DE10326158B4 - Halbleiterspeicherbauelement mit einem vertikalen Zugriffstransistor mit gekrümmtem Kanal und Verfahren zum Ausbilden eines vertikalen Zugriffstransistors für ein Speicherbauelement - Google Patents

Halbleiterspeicherbauelement mit einem vertikalen Zugriffstransistor mit gekrümmtem Kanal und Verfahren zum Ausbilden eines vertikalen Zugriffstransistors für ein Speicherbauelement Download PDF

Info

Publication number
DE10326158B4
DE10326158B4 DE10326158A DE10326158A DE10326158B4 DE 10326158 B4 DE10326158 B4 DE 10326158B4 DE 10326158 A DE10326158 A DE 10326158A DE 10326158 A DE10326158 A DE 10326158A DE 10326158 B4 DE10326158 B4 DE 10326158B4
Authority
DE
Germany
Prior art keywords
memory device
channel
trenches
access transistor
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10326158A
Other languages
English (en)
Other versions
DE10326158A1 (de
Inventor
Raymond Van Roijen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE10326158A1 publication Critical patent/DE10326158A1/de
Application granted granted Critical
Publication of DE10326158B4 publication Critical patent/DE10326158B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

Halbleiterspeicherbauelement, das umfaßt:
einen Halbleiterwafer (212) mit einer Oberfläche;
mehrere im Halbleiterwafer (212) ausgebildete Gräben (214), wobei die Gräben (214) einen oberen Teil und einen unteren Teil aufweisen;
je einen im unteren Teil der Gräben (214) ausgebildeten Speicherkondensator und
je einen im oberen Teil der Gräben ausgebildeten Zugriffstransistor (240), wobei jeder Zugriffstransistor (240) ein Kanalgebiet (230) enthält, das senkrecht zur Oberfläche des Halbleiterwafers (240) angeordnet ist und eine Grenzfläche zu einem Gateoxid (226) besitzt, das neben dem Kanalgebiet (230) angeordnet ist, und wobei jeder Zugriffstransistor (240) im Halbleiterwafer (212) ein Sourcegebiet (220) und ein Draingebiet (222) umfaßt, zwischen denen das Kanalgebiet (230) angeordnet ist,
dadurch gekennzeichnet, daß
die Grenzfläche zwischen dem Kanalgebiet (230) und dem Gateoxid (226) so gekrümmt ist, daß sie nach außen in Richtung von einer Grabenmitte weg gekrümmt ist und einen Krümmungsradius (b) zu einem außerhalb des Grabens (214) befindlichen...

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf die Herstellung integrierter Schaltungen (IC's) und insbesondere auf die Herstellung von Speicher-ICs.
  • ALLGEMEINER STAND DER TECHNIK
  • Halbleiterbauelemente werden in einer Vielzahl elektronischer Anwendungen eingesetzt, wie etwa In PCs und in Mobiltelefonen. Ein derartiges Halbleiterprodukt, das in elektronischen Systemen zum Speichern von Daten breite Anwendung findet, ist ein Halbleiterspeicher, und ein gewöhnlicher Typ von Halbleiterspeichern ist ein dynamischer Direktzugriffsspeicher (DRAM). Ein DRAM enthält in der Regel Millionen oder Milliarden einzelner DRAM-Zellen, die in einem Array angeordnet sind, wobei jede Zelle dafür ausgelegt ist, ein Datenbit zu speichern. Eine DRAM-Speicherzelle enthält in der Regel einen Zugriffsfeldeffekttransistor (FET) und einen Speicherkondensator. Der Zugriffs-FET gestattet die Übertragung von Datenladungen zu und vom Speicherkondensator beim Lesen und Schreiben. Außerdem werden die Datenladungen auf dem Speicherkondensator während eines Auffrischvorgangs periodisch aufgefrischt.
  • DRAM-Speicherkondensatoren werden in der Regel durch Ätzen tiefer Gräben in ein Halbleitersubstrat und Abscheiden und Strukturieren mehrerer Schichten aus leitenden und isolierenden Materialien über dem Substrat ausgebildet, um einen Speicherkondensator zu erzeugen, der dafür ausgelegt ist, durch eine Eins oder eine Null dargestellte Daten zu speichern. DRAM-Designs des Stands der Technik umfassen in der Regel einen Zugriffs-FET, der in einer später abgeschiedenen Schicht angeordnet ist, die über dem Speicherkondensator und seitlich von diesem angeordnet ist.
  • Die Halbleiterindustrie wird allgemein davon angetrieben, die Größe von Halbleiterbauelementen auf integrierten Schaltungen zu verringern. Um die steigende Dichte von Schaltungen unterzubringen, die für die heutigen Halbeiterprodukte erforderlich ist, ist allgemein eine Miniaturisierung erforderlich. Durch die Reduzierung der Größe von DRAMs ergeben sich Herausforderungen bei deren Herstellung.
  • Bei den jüngsten DRAM-Designs wird der Zugriffs-FET direkt über dem Speicherkondensator angeordnet, was manchmal als ein vertikales DRAM bezeichnet wird, was durch Einsparung von Oberfläche Platz spart, wodurch man auf einem einzigen Chip mehr DRAM-Zellen anordnen kann. Bei der Vertikal-DRAM-Technologie ist der Zugriffs-FET in vertikaler Weise und Ausrichtung am oberen Teil eines tiefen Grabens positioniert.
  • US 6,188,096 B1 und US 4,830,978 A offenbaren Halbleiterspeicherbauelemente, bei denen die Gräben für Speicherkondensatoren, nicht jedoch die Gräben für Zugriffstransistoren in besonderer Weise ausgebildet sind.
  • EP 1 071 129 A2 offenbart, einen Graben mit zunächst elliptischem Querschnitt selektiv hinsichtlich der Kristallorientierungen zu atzen, bis ein Grabenquerschnitt entsteht, der keine gekrümmten Wandungsteile mehr aufweist.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Das erfindungsgemäße Halbleiterbauelement ist im Anspruch 1 beansprucht, wobei ein Halbleiterspeicherbauelement gemäß dem Oberbegriff des Anspruchs 1 aus der US 4 830 978 A bekannt ist; ein erfindungsgemäßes Herstellungsverfahren ist im Anspruch 6 beansprucht.
  • Ausführungsformen der vorliegenden Erfindung ergeben technische Vorteile, und zwar im Zusammenhang mit einem vertikalen Zugriffstransistor für ein Halbleiterspeicherbauelement mit einem gekrümmten Kanal. Indem der gekrümmte Kanal gemäß Ausführungsformen der Erfindung verwendet wird, kann eine Vielzahl von Parametern des FET geändert werden, wie etwa ein Erhöhen oder Senken der Schwellenspannung und/oder des Substratsteuerfaktors, ohne daß die Dotierungsdiffusion geändert wird oder zusätzliche Maskierungsschritte für zusätzliche Diffusionen erforderlich sind.
  • Bei einer Ausführungsform enthält ein Halbleiterspeicherbauelement einen Halbleiterwafer mit einer Oberfläche und mehrere im Halbleiterwafer ausgebildete Gräben, wobei die Gräben einen oberen Teil enthalten. Im oberen Teil des Gra bens wird ein vertikaler Zugriffstransistor ausgebildet, wobei der Transistor einen Kanal enthält, der im wesentlichen senkrecht zur Oberfläche des Halbleiterwafers angeordnet ist, und wobei der Kanal gekrümmt ist.
  • Bei einer weiteren Ausführungsform enthält ein vertikaler Zugriffstransistor für ein Halbeiterspeicherbauelement einen gekrümmten Kanal.
  • Zu den weiteren Vorteilen von Ausführungsformen der Erfindung zählen das Erhöhen oder Senken der Schwellenspannung und des Substratsteuerfaktors des Transistors, ohne dass andere Parameter beeinflußt oder Prozeßschritte geändert werden. Mit dem gekrümmten Kanal kann das elektrische Feld am Gateoxid geändert werden, um zum Beispiel die Zuverlässigkeit zu verbessern. Zudem wird die Herstellbarkeit verbessert, indem man bei der Wahl der Tateoxiddicke und der Dotierkonzentrationen des Kanals mehr Flexibilität erhält.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen Merkmale von Ausführungsformen der Erfindung lassen sich bei Betrachtung der folgenden Beschreibung in Verbindung mit beiliegenden Zeichnungen besser verstehen. Es zeigen:
  • 1 eine Querschnittsansicht eines vertikalen Zugriffstransistors für ein DRAM des Stands der Technik;
  • 2 eine Draufsicht auf den in 1a gezeigten vertikalen DRAM-Zugriffstransistors;
  • 3 eine Draufsicht auf einen vertikalen Zugriffstransistor, der einen konkav gekrümmten Kanal aufweist;
  • 4a eine Draufsicht auf einen erfindungsgemäß ausgebildeten vertikalen Zugriffstransistor mit einem konvex gekrümmten Kanal;
  • 4b eine Draufsicht auf eine Ausführungsform eines erfindungsgemäß ausgebildeten vertikalen Zugriffstransistor, bei dem ein Teil des Substrats an der Oberseite des Grabens vor der Ausbildung des vertikalen Zugriffstransistors mit einem konvex gekrümmten Kanal entfernt wird;
  • 5 eine Querschnittsansicht der in den 4a und 4b gezeigten Ausführungsform.
  • Entsprechende Zahlen und Symbole in den verschiedenen Figuren beziehen sich auf entsprechende Teile, es sei denn, etwas anderes ist angegeben. Die Figuren sind so gezeichnet, daß sie relevante Aspekte der bevorzugten Ausführungsformen deutlich veranschaulichen, und sie sind nicht notwendigerweise maßstabsgetreu gezeichnet.
  • AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Es werden vertikale DRAMs des Stands der Technik erläutert, worauf sich eine Beschreibung einiger bevorzugter Ausführungsformen der vorliegenden Erfindung und einiger Vorteile davon anschließt. In jeder Figur ist eine Speicherzelle gezeigt, obwohl in den gezeigten Halbleiterbauelementen viele weitere Speicherzellen und Komponenten von Speicherzellen vorhanden sein können.
  • 1 zeigt eine Querschnittsansicht eines vertikalen DRAMs 10 des Stands der Technik, welche einen Kanal 24 aufweist, der vertikal an der Seitenwand eines geätzten Grabens 14 über einen Tiefgrabenkondensator 18 angeordnet ist. Der Tiefgraben 14 wird vor dem Abscheidendes Materials des Kondensators 18 mit einem Isolator 16 ausgekleidet. Der Transistorstrom wird in einer senkrecht zur Waferoberfläche 11 verlaufenden Richtung durch den vertikalen Kanal 24 geleitet, anstatt parallel zur Oberfläche 11, wie bei horizontalen MOSFET-Transistoren.
  • Der in 1 gezeigte Vertikaltransistor 10 umfaßt beispielsweise einen NMOS-Transistor. 2 zeigt eine Draufsicht auf den in 1 gezeigten geätzten Graben.
  • Der Transistor ähnelt einem herkömmlichen horizontalen NMOS-Transistor, wobei eine n-dotierte Sourceelektrode 20 in der Nähe der oberen Oberfläche des Substrats 12 und eine n-dotierte Drainelektrode 22 unterhalb des Kanals 24 angeordnet ist. Die Drainelektrode 22 wird oftmals auch beispielsweise als ein Buried Strap (vergrabene Brücke) bezeichnet. Die Seitenwand des Grabens 14 enthält den p-dotierten Kanal 24, der zwischen der Sourceelektrode 20 und der Drainelektrode 22 angeordnet ist. Ein Gateoxid 26 ist neben dem und angrenzend an den Kanal 24 angeordnet. Ein beispielsweise Polysiliziummaterial umfassender Gateleiter 28 ist angren zend an das Gateoxid 26 angeordnet. Alternativ kann ein einziger Tateleiter 29 neben dem Tateoxid angeordnet sein und sich zwischen den beiden Gateoxiden 26 auf beiden Seiten der Grabenseitenwände erstrecken, wie in Umrissen gezeigt. Die Eigenschaften eines Vertikaltransistors 10 ähneln denen eines herkömmlichen Horizontaltransistors, wobei er ähnliche Abmessungen und Diffusionseigenschaften aufweist.
  • Das Gate 28, das Gateoxid 26 und der Kanal 24 von vertikalen Zugriffs-FETs 10 des Stands der Technik weisen wie gezeigt eine im wesentlichen rechteckige Form auf. Wenngleich der Graben 14 eine im wesentlich elliptische oder ovale Form aufweist, sind die Grabenseitenwände, in dem Gebiet, in dem der vertikale Zugriffstransistor 10 ausgebildet ist, relativ gerade. Die mit einer gestrichelten Linie angegebene Breite d gibt die Breite des Verarmungsgebiets oder -kanals im p-Silizium an. Um die Eigenschaften von vertikalen FETs des Stands der Technik zu ändern, muß die Konzentration der Diffusion geändert werden, was zusätzliche Herstellungsschritte und Maskenebenen erfordert.
  • Ausführungsformen der vorliegenden Erfindung liefern technische Vorteile als ein DRAM mit einem vertikalen Zugriffstransistor mit einem gekrümmten Kanal. Der Kanal des vertikalen Zugriffstransistors ist konvex. Die Grabenseitenwände können vor der Ausbildung des Gateoxids und des Gates des vertikalen Transistors gekrümmt werden. Beispielsweise kann das Design des Grabens selbst gekrümmt sein, Material, das gekrümmt ist, kann zur Grabenseitenwand hinzugefügt werden, oder Material kann von der Grabenseitenwand entfernt werden, um die Kurve und die Krümmung zu erzeugen, wie weiter unten erörtert wird.
  • 3 zeigt eine Draufsicht auf ein Speicherbauelement, das einen vertikalen, nicht erfindungsgemäß ausgebildeten Zugriffstransistor 110 mit einem konkav gekrümmten Kanal 130 aufweist. Der Ausdruck "konkav", wie er hier verwendet wird, bezieht sich auf eine Krümmung in einem Kanal, die sich nach innen in Richtung der Mitte des Grabens 114 krümmt. Bei dieser Bauweise weist der Graben 114 eine Form auf, bei der die Seitenwände in dem Gebiet gekrümmt sind, in dem das Gateoxid 126 und der Gateleiter 128 ausgebildet werden.
  • Als nächstes wird ein Prozeß zur Herstellung des vertikalen DRAM-Bauelements 110 von 3 beschrieben. Ein ein Substrat umfassender Halbleiterwafer 112 wird als Werkstück bereitgestellt. Das Werkstück 112 umfaßt in der Regel ein Halbleitermaterial wie etwa ein einkristallines Silizium, und es kann andere leitende Schichten oder andere Halbleiterelemente enthalten, wie etwa Transistoren oder Dioden. Das Werkstück 112 kann aber auch Halbleiter wie etwa GaAs, InP, Si/Ge, SiC oder andere Verbundhalbleiter umfassen.
  • Ein nicht gezeigtes Padnitrid kann über dem Halbleitersubstrat 112 abgeschieden werden. Das Padnitrid umfaßt bevorzugt ein mit einer Dicke von beispielsweise 100 bis 300 nm abgeschiedenes Siliziumnitrid. Das Padnitrid kann aber auch beispielsweise andere Nitride oder Oxide umfassen.
  • Eine Vielzahl von Gräben 114 ist im Werkstück 112 ausgebildet. Die Gräben 114 können ein großes Seitenverhältnis aufweisen, zum Beispiel kann die Tiefe viel größer als die Breite sein. Beispielsweise können die Gräben 114 100 nm breit sein und sich bis auf 10 μm tief unter die obere Oberfläche des Werkstücks 112 erstrecken. Die Gräben 114 weisen bei Betrachtung von der oberen Oberfläche des Wafers aus eine ovale oder elliptische Form auf, obwohl die Gräben 114 andere Formen umfassen können. Die Gräben 114 bilden Speicherknoten oder Kondensatoren von Speicherzellen, wie beispielsweise für ein DRAM.
  • Eine vergrabene Platte und ein Knotendielektrikum werden ausgebildet (nicht gezeigt). Die Gräben werden mit einem Kragenoxid gefüllt, und die Gräben werden mit einem Halbleitermaterial 118 wie etwa Polysilizium gefüllt, um die innere Kondensatorplatte und den Buried Strap (vergrabene Brücke) auszubilden. Das Halbleitermaterial 118 wird auf eine vorbestimmte Entfernung unter der Oberfläche des Werkstücks 112 zurückgeätzt.
  • Ein isolierendes Material wird über dem Polysilizium in den Graben abgeschieden, um die Seitenwände zu bedecken. Das isolierende Material umfaßt bevorzugt ein Oxid wie etwa beispielsweise SiO2. Ein leitendes Material wie etwa ein Halbleitermaterial wird über dem isolierenden Material abgeschieden. Das leitende Material kann beispielsweise Polysilizium umfassen, obwohl andere leitende Materialien verwendet werden können. Das Halbleitermaterial und das isolierende Material werden strukturiert und geätzt, um den Gateleiter 128 bzw. das Gateoxid 126 neben dem gekrümmten Kanal 130 auszubilden. Der Gateleiter 129 kann sich aber auch zwischen den beiden Gateoxiden 126 auf beiden Seiten des Grabens 114 erstrecken, wie im Umriß gezeigt.
  • Bei dieser Bauweise sind die Gräben 114 so ausgelegt, daß die Seitenwände im Gebiet 132 gekrümmt sind, wo das Gateoxid 126 und das Gate 128 ausgebildet werden. Das gekrümmte Substrat 112 erzeugt einen gekrümmten Kanal und eine gekrümmte Verarmungsschicht 130. Die in 3 gezeigte Struktur zeigt einen konkaven Kanal 130 mit einer Breite d.
  • Der gekrümmte Kanal 130 gemäß dieser Bauweise führt zu einer anderen Schwellenspannung und einem anderen Substratsteuerfaktor als der Schwellenspannung und dem Substratsteuerfaktor für eine in den 1 und 2 gezeigte Struktur des Stands der Technik mit geradem Kanal. Der Substratsteuerfaktor ist die Empfindlichkeit eines Transistors 140, wenn eine Spannung zum Beispiel vom Substrat 112 aus angelegt wird.
  • Für einen in 3 gezeigten konkaven Kanal 130 kann der Effekt der Krümmung auf die NMOS-Eigenschaften qualitativ als der Effekt einer Vergrößerung des elektrischen Felds verstanden werden, wie im Fall einer scharfen leitenden Spitze. Ein konkaver Kanal 130 führt zudem zu einer effektiven Vergrößerung der Dotierkonzentration (zum Beispiel der Ladung im Gebiet) im Verarmungsgebiet d.
  • Somit führt ein konkaver Kanal 130 zu einer Erhöhung der Schwellenspannung und des Substratsteuerfaktors des Transistors. Ein konkaver Kanal 130 stärkt auch das elektrische Feld an der Grenzfläche von Oxid zu Silizium.
  • Als nächstes wird eine Analyse des Effekts eines konkav gekrümmten Kanals 130 auf den Transistor 140 erläutert. Mit einer zahlenmäßigen Berechnung kann die Änderung der Schwellenspannung und des Substratsteuerfaktors als Ergebnis des gekrümmten Kanals 130 von Ausführungsformen der vorliegenden Erfindung bestimmt werden. Unter Bezugnahme auf 3 ist der Krümmungsradius von einem Mittelpunkt c der Kurve zur Oxid-Silizium-Grenzfläche durch die Entfernung a angegeben. Der Krümmungsradius vom Mittelpunkt c zur äußeren Kante des Kanals 130 mit einer Breite d ist durch die Entfernung b angegeben.
  • Die Beziehung zwischen dem Potential und dem elektrischen Feld kann für die Verarmungsschicht 130 eines MOSFET durch Gleichung 1 dargestellt werden: d2V/dx2 = dE/dx = qN/ε Gleichung 1wobei V das Potential, E das elektrische Feld, q die Elementarladung, N die Dotierkonzentration im Silizium und ε die Dielektrizitätskonstante des Materials des Substrats 112, zum Beispiel Silizium, ist.
  • Für einen Transistor 140 mit einem konkaven Kanal 130 kann das elektrische Feld E durch Gleichung 2 berechnet werden: E = ∫dE/dxdx = 1/a∫qNr/εdr Gleichung 2oder: E = 1/aqN/ε[(b2 – a2)/2] Gleichung 3wobei a einen Radius von einem Mittelpunkt c der Kurve zur Oxid/Silizium-Grenzfläche und b den Radius vom Krümmungsmittelpunkt c zur Kante der Verarmungsschicht oder des Kanals 130 im Substrat 112 darstellt, wie in 3 gezeigt.
  • Das Potential ist das Integral des Felds, dargestellt durch Gleichung 4: Ψ = ∫Edr = ∫1/aqN/ε[(r2 – a2)/2]dr = 1/aqN/ε[1/6r3 – 1/2ra2]b a Gleichung 4oder: Ψ = qN/ε(1/6b3/a – ba/2 + a2/3) Gleichung 5.
  • Falls die Breite d der Verarmungsschicht viel geringer ist als der Radius a, dann gilt: b = a + d => Ψ = qN/ε(d3/6a + d2/2) Gleichung 6.
  • Beim Schwellenwert ist das Potential gleich dem doppelten der Flachbandspannung ϕf, und die Dicke dth der Verarmungsschicht kann anhand von Gleichung 7 bestimmt werden: dth: qN/ε(d3/6a + d2/2) = 2ϕf Gleichung 7.
  • Die Spannung über dem Oxid wird angegeben durch Gleichung 8:
    Figure 00120001
    Gleichung 8
  • Falls d << a ist, entspricht der Substratsteuerfaktor K etwa dem in Gleichung 9 Dargestelltem:
    Figure 00120002
    Gleichung 9
  • Wobei COX die Kapazität des Gateoxids 126 ist, die durch COX = εA/t berechnet werden kann, wobei A die Fläche des Gateoxids 126 und t die Dicke des Oxids ist. Der Substratsteuerfaktor K für einen konkaven Kanal 130 ist höher als der Substratsteuerfaktor K für einen herkömmlichen flachen (zum Beispiel geraden) Kanal, der berechnet werden kann durch Gleichung 10:
    Figure 00120003
    Gleichung 10
  • Die Gleichungen können numerisch gelöst werden, ohne daß zum Beispiel d << a sein muß. Bei einem typischen Beispiel ergeben die Berechnungen bei einer Dicke des Gateoxids 126 von 6,6 nm und einer Dotierkonzentration im Kanal 130 von 7·1017 cm–3 und einem Krümmungsradius b von 100 nm einen Substratsteuerfaktor K von 1,02 V1/2 und eine Schwellenspannung Vth von 0,42 V. Ein vergleichbarer konventioneller flacher Kanal würde beispielsweise einen Substratfaktor K von 0,92 V1/2 und eine Schwellenspannung Vth von 0,34 V aufweisen. Mit einem vertikalen Zugriffstransistor 140, der einen konkav gekrümmten Kanal 130 aufweist, wie in 3 gezeigt, können somit der Substratsteuerfaktor und die Schwellenwertspannung erhöht werden.
  • Eine Ausführungsform eines vertikalen, erfindungsgemäß ausgebildeten Zugriffstransistors 240 mit einem konvex gekrümmten Kanal 230 ist in 4a in einer Draufsicht gezeigt. Wenn der Graben 214 unter Verwendung von Lithographie ausgebildet wird, enthält die Form des Grabens 214 bevorzugt einen konvex gekrümmten Kanal 230. Zur Herstellung des gekrümmten Kanals 230 sind somit keine zusätzlichen Bearbeitungsschritte erforderlich. Das Gateoxid 226 und der Gateleiter 229 werden neben dem Kanal 230 ausgebildet. Bei der gezeigten Ausführungsform erstreckt sich der Gateleiter 229 auf beiden Seiten des Grabens 214 vollständig zwischen den Gateoxiden 226. Der Gateleiter erstreckt sich möglicherweise aber nicht vollständig zwischen den Gateoxiden 226 (als Beispiel).
  • Auch das Gateoxid 226 und der Gateleiter 228 umfassen eine konvexe Kurve, und zum Beispiel krümmen sich der Kanal 230, das Gateoxid 226 und der Gateleiter 229 vom Graben 214 weg um einen Mittelpunkt c nach außen. Der Krümmungsradius b umfaßt die Breite d des Kanals 230 oder des Verarmungsgebiets und die Entfernung a zwischen dem Mittelpunkt c der Kurve und der Kante des Kanals 230.
  • Zur Ausbildung des gekrümmten Kanals 230 kann aber auch ein Teil des Substrats 212 zum Beispiel bei 234 entfernt werden, wie in 4b gezeigt. Das Gateoxid 226 und der Gateleiter 228 werden ähnlich dem für 4a beschriebenen Prozeß neben dem Kanal 230 ausgebildet. Das Gateoxid 226 und der Gateleiter 228 umfassen ebenfalls eine konvexe Kurve, zum Beispiel krümmen sich der Kanal 230, das Gateoxid 226 und der Gateleiter 228 nach außen von dem Graben 214 weg um einen Mittelpunkt c. Bei der gezeigten Ausführungsform erstreckt sich der Gateleiter 228 nicht vollständig zwischen den Gateoxiden 226, obwohl sich der Gateleiter aber auch vollständig zwischen den Gateoxiden 226 erstrecken kann, wie in 4a gezeigt. Wiederum umfaßt der Krümmungsradius b die Breite d des Kanals 230 oder des Verarmungsgebiets und die Entfernung a zwischen dem Mittelpunkt c der Kurve und dem Rand des Kanals 230.
  • Die Gleichungen für einen vertikalen Zugriffstransistor 240 mit einem konvex gekrümmten Kanal 230 ähneln denen für einen konkav gekrümmten Kanal 130 von 3, aber mit einem anderen Vorzeichen. Das Potential beispielsweise kann mit Gleichung 11 berechnet werden: Ψ = qN/ε(d2/2 – d3/6a) Gleichung 11
  • Und der Substratsteuerfaktor kann mit Gleichung 12 berechnet werden:
    Figure 00140001
    Gleichung 12
  • 5 zeigt eine Querschnittsansicht der in den 4a und 4b gezeigten, erfindungsgemäße Ausführungsformen. Die n-Gebiete 220 und 230 kann mit einem p-Material dotiert sein. Ein nicht gezeigter Speicherkondensator ist im unteren Teil des Grabens 214 ausgebildet.
  • Bei einem in den 4a und 4b gezeigten konvexen Kanal 230 liefern die Berechnungen für einen Krümmungsradius b von 100 nm einen Substratsteuerfaktor K von 0,80 V1/2 und eine Schwellenspannung Vth von 0,25 V. Beim Vergleich dieser Werte mit denen eines herkömmlichen flachen Kanals können somit der Substratsteuerfaktor und die Schwellenspannung bei Einsatz eines gekrümmten Kanals gesenkt werden.
  • Die weitere Bearbeitung wird fortgesetzt, um das vertikale DRAM-Bauelement 110/210 fertigzustellen. Es kann beispielsweise ein isolierendes Material abgeschieden werden, um die Gräben 114/214 zu füllen und eine flache Grabenisolation (STI) auszubilden. Nachfolgende Materialschichten können abgeschieden und strukturiert werden.
  • Der Krümmungsradius b wird bevorzugt so ausgewählt, daß der Effekt auf den Substratsteuerfaktor K beispielsweise für einen konvexen Kanal zwischen etwa –0,04 und –0,20 V1/2 und beispielsweise für einen konkaven Kanal zwischen etwa +0,02 und +0,20 V1/2 liegt. Der Effekt auf die Schwellenspannung Vth liegt bevorzugt beispielsweise zwischen etwa –0,015 und –0,18 V (für einen konvexen Kanal), und bevorzugt zwischen etwa +0,03 und +0,15 V (für einen konkaven Kanal). Für einen konvexen Kanal liegt zudem der Krümmungsradius b bevorzugt zwischen etwa 60 und 250 nm.
  • Ausführungsformen der vorliegenden Erfindung liefern technische Vorteile, indem sie einen gekrümmten Kanal 230 bereitstellen, der dafür ausgelegt ist, die Schwellenspannung und den Substratsteuerfaktor eines vertikalen Zugriffstransistors 240 zu erhöhen oder zu senken.
  • Durch einen Vertikaltransistor mit einem gekrümmten Kanal erhält man bei der Auslegung von Bauelementen mit spezifischen Eigenschaften mehr Freiheit für die Designs von Speicherzellen oder anderen Anwendungen. Beispielsweise kann die Schwellenspannung ohne Änderung der Kanaldotierung geändert werden. Bauelemente mit verschiedenen Schwellenspannungen können hergestellt werden, ohne daß zusätzliche Maskierungsschritte für zusätzliche Diffusionen erforderlich sind. Vorteilhafterweise kann das elektrische Feld am Gateoxid geändert werden, um die Zuverlässigkeit zu verbessern. Wegen der größeren Flexibilität beim Festlegen der Dicke des Gateoxids und/oder der Kanaldotierungskonzentration, die durch Ausführungsformen der vorliegenden Erfindung bereitgestellt werden, wird die Herstellbarkeit verbessert.
  • Da sich der Kanal 230 anstatt auf der Oberfläche eines Wafers, wie bei der Horizontal-DRAM-Technologie, an der Seitenwand des Grabens 214 befindet, kann der Kanal 230 gemäß Ausführungsformen der vorliegenden Erfindung eine gekrümmte Form erhalten.
  • Wenngleich Ausführungsformen der vorliegenden Erfindung hier unter Bezugnahme auf DRAM-Bauelemente beschrieben sind, so finden sie auch eine nützliche Anwendung in anderen Halbleiterbauelementen. Ausführungsformen der vorliegenden Erfindung lassen sich in Speicherbauelementen anwenden, die N-MOSFET- und P-MOSFET-Transistoren verwenden (als Beispiele).
  • Außerdem kann die Reihenfolge der Prozeßschritte umgeordnet werden.

Claims (12)

  1. Halbleiterspeicherbauelement, das umfaßt: einen Halbleiterwafer (212) mit einer Oberfläche; mehrere im Halbleiterwafer (212) ausgebildete Gräben (214), wobei die Gräben (214) einen oberen Teil und einen unteren Teil aufweisen; je einen im unteren Teil der Gräben (214) ausgebildeten Speicherkondensator und je einen im oberen Teil der Gräben ausgebildeten Zugriffstransistor (240), wobei jeder Zugriffstransistor (240) ein Kanalgebiet (230) enthält, das senkrecht zur Oberfläche des Halbleiterwafers (240) angeordnet ist und eine Grenzfläche zu einem Gateoxid (226) besitzt, das neben dem Kanalgebiet (230) angeordnet ist, und wobei jeder Zugriffstransistor (240) im Halbleiterwafer (212) ein Sourcegebiet (220) und ein Draingebiet (222) umfaßt, zwischen denen das Kanalgebiet (230) angeordnet ist, dadurch gekennzeichnet, daß die Grenzfläche zwischen dem Kanalgebiet (230) und dem Gateoxid (226) so gekrümmt ist, daß sie nach außen in Richtung von einer Grabenmitte weg gekrümmt ist und einen Krümmungsradius (b) zu einem außerhalb des Grabens (214) befindlichen Krümmungsmittelpunkt (c) besitzt.
  2. Halbleiterspeicherbauelement nach Anspruch 1, wobei neben jedem Gateoxid (226) ein Gateleiter (228) angeordnet ist.
  3. Halbleiterspeicherbauelement nach Anspruch 1 oder 2, wobei die Speicherkondensatoren und die Zugriffstransistoren (240) gemeinsam jeweils dynamische Speicherzellen für einen Direktzugriffsspeicher bilden.
  4. Halbleiterspeicherbauelement nach einem der Ansprüche 1 bis 3, wobei die Zugriffstransistoren (240) vertikale Zugriffstransistoren sind, bei denen das Draingebiet (222) jeweils tiefer im Halbleiterwafer (212) angeordnet ist als das Source-Gebiet (220).
  5. Halbleiterspeicherbauelement nach einem der Ansprüche 1 bis 4, wobei der Krümmungsradius (b) zwischen 50 und 300 nm beträgt.
  6. Verfahren zum Ausbilden mindestens eines vertikalen Zugriffstransistors für ein Speicherbauelement, wobei das Verfahren folgendes umfaßt: Bereitstellen eines Halbleiterwafers (212) und Ausbilden einer Vielzahl von Gräben (214) im Halbleiterwafer (212), wobei die Gräben (214) einen oberen Teil mit einem Kanalgebiet (230) für den vertikalen Zugriffstransistor aufweisen, wobei jedes Kanalgebiet (230) eine Grenzfläche zu einem Gateoxid (226) besitzt, das neben dem Kanalgebiet (230) angeordnet ist, und wobei die Grenzfläche zwischen dem Kanalgebiet (230) und dem Gateoxid (226) nach außen in Richtung von einer Grabenmitte weg gekrümmt ist und einen Krümmungsradius (b) zu einem außerhalb des Grabens (214) befindlichen Krümmungsmittelpunkt (c) besitzt.
  7. Verfahren nach Anspruch 6, wobei für jeden Zugriffstransistor (240) im Halbleiterwafer (212) ein Sourcegebiet (220) und ein Draingebiet (222) ausgebildet werden, wobei das Draingebiet (222) jeweils tiefer im Halbleiterwafer (212) ausgebildet wird als das Source-Gebiet (220).
  8. Verfahren nach Anspruch 6 oder 7, wobei die Zugriffstransistoren so ausgebildet werden, dass die Grenzfläche zwischen dem Kanalgebiet (230) und dem Gateoxid (226) jeweils einen Krümmungsradius von zwischen 50 und 300 nm aufweist.
  9. Verfahren nach einem der Ansprüche 6 bis 8, wobei das Ausbilden der Vielzahl von Gräben umfaßt: Abscheiden von Halbleitermaterial am oberen Teil des jeweiligen Grabens, um das jeweilige Kanalgebiet (230) bereitzustellen.
  10. Verfahren nach einem der Ansprüche 6 bis 9, wobei neben jedem Gateoxid (226) ein Gateleiter (228) ausgebildet wird.
  11. Verfahren nach einem der Ansprüche 6 bis 10, wobei in einem unteren Teil der Gräben (214) Speicherkondensatoren ausgebildet werden.
  12. Verfahren nach einem der Ansprüche 6 bis 11, wobei das Speicherbauelement ein vertikales dynamisches Direktzugriffsspeicherbauelement umfaßt.
DE10326158A 2002-06-12 2003-06-10 Halbleiterspeicherbauelement mit einem vertikalen Zugriffstransistor mit gekrümmtem Kanal und Verfahren zum Ausbilden eines vertikalen Zugriffstransistors für ein Speicherbauelement Expired - Fee Related DE10326158B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/171,255 US6894336B2 (en) 2002-06-12 2002-06-12 Vertical access transistor with curved channel
US10/171,255 2002-06-12

Publications (2)

Publication Number Publication Date
DE10326158A1 DE10326158A1 (de) 2004-01-22
DE10326158B4 true DE10326158B4 (de) 2008-09-04

Family

ID=29732732

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10326158A Expired - Fee Related DE10326158B4 (de) 2002-06-12 2003-06-10 Halbleiterspeicherbauelement mit einem vertikalen Zugriffstransistor mit gekrümmtem Kanal und Verfahren zum Ausbilden eines vertikalen Zugriffstransistors für ein Speicherbauelement

Country Status (2)

Country Link
US (1) US6894336B2 (de)
DE (1) DE10326158B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005227719A (ja) * 2004-02-16 2005-08-25 Fuji Xerox Co Ltd 画像形成装置
US20080061363A1 (en) * 2006-09-08 2008-03-13 Rolf Weis Integrated transistor device and corresponding manufacturing method
US7642586B2 (en) * 2006-09-08 2010-01-05 Qimonda Ag Integrated memory cell array
EP2686882A4 (de) 2011-03-15 2014-11-12 Hewlett Packard Development Co Speicherzelle mit struktur einer geschlossenen kurve
US10297507B2 (en) * 2017-10-17 2019-05-21 International Business Machines Corporation Self-aligned vertical field-effect transistor with epitaxially grown bottom and top source drain regions
CN111244161B (zh) * 2020-01-21 2023-08-11 中国科学院微电子研究所 C形沟道部半导体装置及包括其的电子设备
CN111261700A (zh) 2020-01-21 2020-06-09 中国科学院微电子研究所 C形沟道部半导体器件及其制造方法及包括其的电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830978A (en) * 1987-03-16 1989-05-16 Texas Instruments Incorporated Dram cell and method
DE4215010C2 (de) * 1991-05-10 1996-05-02 Mitsubishi Electric Corp Halbleitereinrichtung und Verfahren zu deren Herstellung
EP1071129A2 (de) * 1999-07-22 2001-01-24 Infineon Technologies North America Corp. DRAM über einer zur kristallografischen Achse vertikal ausgerichteten Seitenwand und Verfahren zu dessen Herstellung
US6188096B1 (en) * 1999-06-09 2001-02-13 International Business Machines Corporation DRAM cell capacitor having increased trench capacitance

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4901128A (en) * 1982-11-04 1990-02-13 Hitachi, Ltd. Semiconductor memory
US5225697A (en) * 1984-09-27 1993-07-06 Texas Instruments, Incorporated dRAM cell and method
JP3745392B2 (ja) * 1994-05-26 2006-02-15 株式会社ルネサステクノロジ 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830978A (en) * 1987-03-16 1989-05-16 Texas Instruments Incorporated Dram cell and method
DE4215010C2 (de) * 1991-05-10 1996-05-02 Mitsubishi Electric Corp Halbleitereinrichtung und Verfahren zu deren Herstellung
US6188096B1 (en) * 1999-06-09 2001-02-13 International Business Machines Corporation DRAM cell capacitor having increased trench capacitance
EP1071129A2 (de) * 1999-07-22 2001-01-24 Infineon Technologies North America Corp. DRAM über einer zur kristallografischen Achse vertikal ausgerichteten Seitenwand und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US6894336B2 (en) 2005-05-17
DE10326158A1 (de) 2004-01-22
US20030230774A1 (en) 2003-12-18

Similar Documents

Publication Publication Date Title
DE69324880T2 (de) Vertikal-MOSFET mit einem Graben, der mit Mehrschichten-Gatefilm bedeckt ist
DE69100789T2 (de) Verfahren zur Herstellung einer Mesatransistor-Grabenkondensator-Speicherzellenstruktur.
DE102004032703B4 (de) Verfahren zum Ausbilden von Isolationsgebieten eines Halbleiterbauelements und Halbleiterbauelemente
DE19930748C2 (de) Verfahren zur Herstellung von EEPROM- und DRAM-Grabenspeicherzellbereichen auf einem Chip
DE69737172T2 (de) Herstellungsverfahren für einen Feldeffekttransistor mit isoliertem Gate
DE19929684B4 (de) Verfahren für die Ausbildung eines von einem Schmalkanaleffekt freien Transistors durch Verwendung einer in die Flachgrabenisolation eingebetteten, leitenden Abschirmung
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE102013101113A1 (de) Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor
DE102008028519A1 (de) Integrierter Schaltkreis mit Feldeffekttransistor mit bezüglich der Austrittsarbeit mehrteiliger Gateelektrode
DE102013103470A1 (de) Struktur und Verfahren für einen Feldeffekttransistor
DE102016201156B4 (de) Halbleitervorrichtungsstruktur und Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE102004009597A1 (de) Verfahren zur Herstellung einer Halbleiterbaugruppe
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
DE102005047058A1 (de) Herstellungsverfahren für einen Graben-Transistor und entsprechender Graben-Transistor
DE102005030875A1 (de) Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts
DE4332074A1 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE10214743A1 (de) Struktur und Verfahren zur verbesserten Isolation in Grabenspeicherzellen
DE102011053147A1 (de) Grabenstrukturen in direktem kontakt
DE10330070A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102006055334A1 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE10236217B4 (de) Verfahren zur Herstellung einer Speicherzelle, Verfahren zur Herstellung einer vergrabenen Brücke (buried strap) für einen vertikalen DRAM ohne TTO Abscheidung sowie Verfahren zur Bearbeitung eines Halbleiterbauelements
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE102005040847A1 (de) Single-Poly-EPROM-Baustein und Verfahren zur Herstellung
DE102011054784A1 (de) Integrierte Schaltungstechnologie mit verschiedenen Bauelementepitaxialschichten
DE102014110450A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee