DE10320420B4

DE10320420B4 - Anordnung und Verfahren zur digitalen Vorverzerrung eines komplexen Basisband-Eingangssignals

Info

Publication number: DE10320420B4
Application number: DE10320420A
Authority: DE
Inventors: Björn Dr. Jelonnek
Original assignee: Siemens AG
Current assignee: Provenance Asset Group LLC
Priority date: 2003-05-07
Filing date: 2003-05-07
Publication date: 2005-05-25
Anticipated expiration: 2023-05-08
Also published as: CN1784879A; US7415252B2; WO2004100482A1; US20070063769A1; DE10320420A1

Abstract

Anordnung zur Bildung eines vorverzerrten Signals y(k) aus einem interpolierten breitbandigen Signal x(k) im Basisband für einen Sendeleistungsverstärker (AMP2), mit insgesamt n kaskadierten Zweigen (Z1, Z2, Zp),
– bei der mit 2 ≤ j ≤ n–1 jeder j-te Zweig eine Verzerrungseinrichtung (D11, D21, D31) beinhaltet, an deren Ausgang ein geschätztes Ausgangssignal (output signal) des Sendeleistungsverstärkers anliegt, wobei das geschätzte Ausgangssignal (output signal) unter Berücksichtigung von Gedächtniseffekten des Sendeleistungsverstärkers gebildet wird,
– bei der mit 2 ≤ j ≤ n ein j-ter Zweig (Z2, Z3, Zp) einen ersten Addierer (AT21, AT31, ATp1), einen zweiten Addierer (AT22, AT32, ATp2) eine Verzögerungseinrichtung (DV21, DV31, DVp1) und ein digitales Filter (T21, T31, Tp1) aufweist, die derart geschaltet sind, dass dem ersten Addierer (AT21, AT31, ATp1) zur Bildung eines Fehlersignals (error) eingangsseitig sowohl das Signal x(k) über die Verzögerungseinrichtung (DV21, DV31, DVp1) als auch das geschätzte Ausgangssignal (output signal) des j–1ten Zweigs...

Description

Die Erfindung betrifft eine Anordnung und ein Verfahren zur digitalen Vorverzerrung eines komplexen Basisband-Eingangssignals, das zur Erzeugung eines hochfrequenten Mehrträger-Sendesignals einem Sendeleistungsverstärker zugeführt wird.

Bei neu eingeführten Funkkommunikationssystemen, wie beispielsweise beim EDGE- oder beim UMTS-Mobilfunksystem, werden lineare Modulationsformen verwendet, bei denen auf eine konstante Momentanleistung eines Sendesignals verzichtet wird. Eine dabei auftretende Sendesignal-Maximalamplitude liegt dabei typischerweise wesentlich über dem Mittelwert einer zugehörigen Sendeleistung.

Zusätzlich wird bei den neu eingeführten Funkkommunikationssystemen der Einsatz von Mehrträger-Übertragungsverfahren (Multicarrier-Ansatz) geplant, bei dem mehrere Sendesignale mit unterschiedlichen Trägerfrequenzen mit einem hohem Trägerfrequenzabstand moduliert und einem Sendeverstärker zugeführt werden. Durch eine kohärente Überlagerung aller Sendesignale treten dabei Maximalamplituden auf, die deutlich über dem Mittelwert der zugehörigen Sendeleistung liegen. Ein Sendeleistungsverstärker muss somit entsprechenden Leistungsreserven für einen linearen Verstärkerbetrieb vorhalten.

Nichtlinearitäten des Sendeleistungsverstärkers beeinflussen den Wirkungsgrad des gesamten Funkkommunikationssystems. Nachteilig entstehen durch die Nichtlinearitäten Intermodulationsprodukte, deren Trägerfrequenzen als Interferenzen zu nutzende Trägerfrequenzen stören. Diese störenden Interferenzen werden unterdrückt, indem eine als "Predistortion" bezeichnete Vorverzerrung eines Leistungsverstärker-Eingangssignals durchgeführt wird. Zu unterscheiden ist hier zwischen einer sogenannten "analogen" und einer "digitalen Vorverzerrung", wobei die digitale Vorverzerrung eine einfache Reproduzierbarkeit und eine höhere Flexibilität bietet.

Ein prinzipielles Blockschaltbild gemäß dem Stand der Technik wird beispielsweise in 13 gezeigt.

Ein komplexes digitales Basisband-Eingangssignal BBIS ist sowohl an eine Einrichtung zur Vorverzerrung PRE eines Vorwärtszweiges als auch an eine Einrichtung zur Parameterschätzung PPRE angeschaltet. Der Vorwärtszweig beinhaltet neben der Einrichtung zur Vorverzerrung PRE eine seriell nachgeschaltete Kompensationseinrichtung COM, einen Digital-Analog-Wandler DAC, ein lineare Verzerrungen verursachendes Sendefilter TxF, einen Modulator MOD und einen Sendeleistungsverstärker AMP.

Am Ausgang des Sendeleistungsverstärkers AMP liegt ein breitbandiges hochfrequentes Mehrträgersendesignal vor. Der Sendeleistungsverstärker AMP ist ausgangsseitig mit einem in einem Rückkoppelzweig angeordneten Demodulator DEM verbunden. Der Rückkoppelzweig weist einen seriell auf den Demodulator DEM folgendes Empfangsfilter RxF und einen Analog-Digital-Wandler ADC auf, der ausgangsseitig mit der Einrichtung zur Parameterschätzung PPRE verbunden ist.

Die Einrichtung zur Parameterschätzung PPRE bildet Parameter für eine durchzuführende Vorverzerrung des Basisband-Eingangssignals BBIS, wobei die gebildeten Parameter an die Einrichtung zur Vorverzerrung PRE übermittelt werden. Mit Hilfe der Kompensationseinrichtung COM werden lineare Verzerrungen des Sendefilters TxF, des Modulators MOD und teilweise des Sendeleistungsverstärkers AMP ausgeglichen.

Bei der durchzuführenden digitalen Vorverzerrung ist eine Einschränkung einer Sendesignal-Bandbreite notwendig, da bei der Einrichtung zur Vorverzerrung PRE eine statische Nichtlinearität des Sendeleistungsverstärkers AMP angenommen und invertiert nachgebildet wird. Zur genauen Realisierung der digitalen Vorverzerrung ist unter Berücksichtigung der statischen Nichtlinearität des Sendeleistungsverstärkers AMP zumindest eine Wiedergabe einer dritten bzw. fünften Harmonischen des Mehrträger-Sendesignals notwendig, wodurch für den verwendeten D/A-Wandler DAC im Vorwärtszweig mindestens eine dreifache Bandbreite des Mehrträger-Sendesignals benötigt wird.

Gleiches gilt für den A/D-Wandler ADC im Rückkoppelzweig, dem ein breitbandig vorverzerrtes Ausgangssignal der Einrichtung zur Vorverzerrung PRE über die nachfolgenden Baugruppen (COM, DAC, TxF, MOD, AMP, DEM und RxF) zugeführt wird. Bei einem Mehrträger-Sendesignal mit einer Bandbreite von 60 MHz, entsprechend dem UMTS-Standard, werden somit sehr breitbandige und kostenintensive A/D-Wandler bzw. D/A-Wandler benötigt.

Dabei ist abschließend noch zu erwähnen, dass sowohl die Parameterschätzung PPRE als auch die Vorverzerrung PRE mit einer Abtastfrequenz durchgeführt wird, die durch eine Taktfrequenz des verwendeten D/A-Wandlers DAC bzw. des A/D-Wandlers ADC bestimmt wird.

Aus WO 02/39687 A1 ist ein Verfahren zur Kompensation von Interferenzen für einen so genannten Multipfad-Empfang bekannt. Bei einer in 10 gezeigten Struktur eines Entzerrers durchläuft ein zu entzerrendes Signal eine erste Kette seriell aufeinanderfolgender Verzögerungsglieder und gelangt über einen Summierer an eine zweite Kette seriell aufeinaderfolgender Verzögerungsglieder. Dabei ist die Anzahl der jeweiligen Verzögerungsglieder in den beiden Ketten jeweils gleich einer Sequenzlänge einer für eine Messung bzw. Schätzung einer Kanalimpulsantwort benutzten Präambelsequenz.

Aus US 2002/0181549 A1 ist ein so genannter „multicarrier receiver" mit einem Kanalschätzer bekannt. Dabei wird ein Multicarrier-Signal, das eine Vielzahl von Sub-Carriern aufweist, dem Receiver zugeführt. Zugleich wird dieses Signal einer FFT-Transformation unterzogen und gelangt nachfolgend an einen Equalizer, dem gleichzeitig das Ausgangssignal des Kanalschätzers zugeführt ist. Das Ausgangssignal des Equalizer gelangt an einen so genannten „slicer", der ausgangsseitig mit dem Kanalschätzer verbunden ist. Mit Hilfe des Kanalschätzers werden Amplituden der Sub-Carrier geschätzt, wobei insbesondere geschätzte Zeitabweichungen der Amplituden festgestellt werden. Mit Hilfe des Equalizer werden so genannte Intercarrier-Interferenzen reduziert. Mit Hilfe des Kanalschätzers bzw. des Equalizers wird eine Amplitudenkorrelation zwischen den Amplituden der verschiedenen Sub-Carrier durchgeführt.

Es ist Aufgabe der vorliegenden Erfindung, eine Anordnung und ein Verfahren für eine digitale Vorverzerrung eines komplexen Basisband-Eingangssignals, das zur Erzeugung eines hochfrequenten Mehrträger-Sendesignals einem Sendeleistungsverstärker zugeführt wird, derart zu realisieren, dass das Mehrträger-Sendesignal kostengünstig erzeugt wird und dabei sowohl in einem Nutzfrequenzband Interferenzen unterdrückt werden und in einem Umgebungsfrequenzbereich nur geringfügige Klirrkomponenten auftreten.

Die Aufgabe der Erfindung wird durch die Merkmale des Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.

Mit Hilfe der vorliegenden Erfindung wird ein Signal x(k) durch eine nichtlineare Funktion, die Gedächtniseffekte eines Sendeleistungsverstärkers berücksichtigt, mit Hilfe einer Einrichtung zur breitbandigen Vorverzerrung digital vorverzerrt. Derartige Gedächtniseffekte, sogenannte "Memory-Effekte", entstehen beispielsweise durch hohe Aussteuerungen des Sendeleistungsverstärkers bzw. durch schnelle Zustandswechsel im Übertragungssystem.

Besonders vorteilhaft wird bei der vorliegenden Erfindung eine digitale Signalverarbeitung zur breitbandigen Vorverzerrung mit einer hohen digitalen Abtastfrequenz vorgenommen, während ein nachfolgender D/A-Wandler im Vorwärtszweig bzw. A/D-Wandler im Rückkoppelzweig im Gegensatz dazu eine schmälere Bandbreite benötigt.

Durch die vorliegende Erfindung wird ermöglicht, dass innerhalb eines vom D/A-Wandler abgedeckten Nutzbandes eine Auslöschung eines durch Nichtlinearitäten des Sendeleistungsver stärkers erzeugten Fehlersignals erreicht wird. Damit wird ermöglicht, beim D/A-Wandler mit einer nur ein- bis zweifachen Abtastrate im Vergleich zur digitalen Abtastfrequenz zu arbeiten.

Die Erfindung findet beispielsweise Anwendung bei konventionellen Heterodyn- oder Superheterodyn-Konzepten mit nachfolgendem Leistungsverstärker und Filter bzw. findet standardübergreifend Verwendung bei Sendeleistungsverstärkern, die zur Verstärkung eines hochfrequenen Mehrträger-Sendesignals verwendet werden.

Im Folgenden wird die Erfindung anhand einer Zeichnung näher erläutert. Dabei zeigt:
1 ein prinzipielles Blockschaltbild zur Anwendung der erfindungsgemäßen Anordnung,
2 vergleichend zu 1 ein vereinfachtes prinzipielles Blockschaltbild als zeitdiskretes Ersatzsystem zur Anwendung der erfindungsgemäßen Anordnung,
3 ein auf einer Laurent-Reihenentwicklung basierendes Ersatzschaltbild des in 2 dargestellten Sendeleistungsverstärkers,
4 vergleichend mit 3 ein auf einer vereinfachten Laurent-Reihenentwicklung basierendes Ersatzschaltbild,
5 ein Implementierungsbeispiel mit Formeln zu einer in
4 beschriebenen Parameterschätzung,
6 ein prinzipielles Blockschaltbild der erfindungsgemäßen Anordnung,
7 ein auf einer vereinfachten Laurent-Reihenentwicklung basierendes Ersatzschaltbild einer in 6 dargestellten Verzerrungseinrichtung,
8 ein prinzipielles Blockschaltbild der erfindungsgemäßen Anordnung unter Verzicht einer in 6 vorgenommenen Vorverzerrung von Fehlersignalen,
9 ein prinzipielles Blockschaltbild der erfindungsgemäßen Anordnung unter Verzicht einer in 8 vorgenommenen Vorverzerrung des Eingangssignals,
10 ein prinzipielles Blockschaltbild mit zwei Sendeleistungsverstärkern zur Anwendung der erfindungsgemäßen Anordnung,
11 vergleichend zu 10 ein vereinfachtes prinzipielles Blockschaltbild als zeitdiskretes Ersatzsystem zur Anwendung der erfindungsgemäßen Anordnung,
12 ein prinzipielles Blockschaltbild der erfindungsgemäßen Anordnung bei Verwendung zweier Sendeleistungsverstärker, und
13 das in der Beschreibungseinleitung beschriebene prinzipielle Blockschaltbild gemäß dem Stand der Technik.
1 zeigt ein prinzipielles Blockschaltbild zur Anwendung der erfindungsgemäßen Anordnung.
Ein komplexes digitales Basisband-Eingangssignal BBIS gelangt über eine Interpolationseinrichtung INT1 als Signal x(k) sowohl an eine Einrichtung zur breitbandigen Vorverzerrung PRE1 eines Hauptzweiges als auch an eine Einrichtung zur breitbandigen Parameterschätzung PPRE1.
Der Einrichtung zur breitbandigen Vorverzerrung PRE1 ist eine Serienschaltung mit einer Kompensationseinrichtung COM1 zur Kompensation linearer Verzerrungen, mit einem D/A-Wandler DAC1, mit einem lineare Verzerrungen verursachenden Sendefilter TxF1, mit einem Modulator MOD1 und mit dem Sendeleistungsverstärker AMP1 nachgeschaltet.
Am Ausgang des Modulators MOD1 liegt ein Signal y(t) an, das über den Sendeleistungsverstärker AMP1 als hochfrequentes Mehrträgersendesignal z(t) einem Rückkoppelzweig zugeführt wird. Der Rückkoppelzweig weist seriell aufeinanderfolgend einen Demodulator DEM1, ein breitbandiges Empfangsfilter RxF1 und einen A/D-Wandler ADC1 auf, der ausgangsseitig an die Einrichtung zur breitbandigen Parameterschätzung PPRE1 angeschaltet ist. Die Einrichtung zur breitbandigen Parameterschätzung PPRE1 ist mit der Einrichtung zur breitbandigen Vorverzerrung PRE1 verbunden, wodurch geschätzte Parameter an die Einrichtung zur breitbandigen Verzerrung PRE1 gelangen.
Die digitale Signalverarbeitung erfolgt mit einer höheren digitalen Abtastfrequenz, während als D/A-Wandler DAC1 bzw. beim A/D-Wandler ADC1 Wandlertypen mit einer geringen Abtastfrequenz verwendbar sind.
Außerhalb eines gewünschten Sendesignal-Nutzbands werden entstehende Mischprodukte durch ein zusätzliches analoges, dem Sendeleistungsverstärker AMP1 nachgeschaltetes Bandpass-Filter BPF1 in ihrer Amplitude reduziert.
Die Einrichtung zur breitbandigen Vorverzerrung PRE1 benötigt breitbandige Informationen über Verzerrungen des gesamten in 1 als Blockschaltbild dargestellten Übertragungssystems.
Dabei stellen die Bandbreiten und Abtastfrequenzen des verwendeten A/D-Wandlers ADC1 bzw. des D/A-Wandlers DAC1 ein prinzipielles Problem dar. Nachfolgend wird deshalb die Bandbreite des Empfangsfilters RxF1 derart modifiziert, dass höhere Nyquistfrequenzen beim A/D-Wandler ADC1 verwendet wer den, wodurch die Abtastfrequenz des A/D-Wandlers ADC1 reduziert werden kann.
Ein hierfür benötigter Algorithmus wird nachfolgend bei einer Modellierung des Sendeleistungsverstärkers AMP1 beschrieben, wobei ein gedächtnisbehaftetes, nichtlineares Übertragungssystem vorausgesetzt wird.
2 zeigt vergleichend zu 1 ein vereinfachtes prinzipielles Blockschaltbild als zeitdiskretes Ersatzsystem zur Anwendung der erfindungsgemäßen Anordnung.
Im Vergleich zu 1 wird nachfolgend angenommen, dass das Basisbandeingangssignal BBIS derart abgetastet wird, dass maximale Frequenzkomponenten des analogen Mehrträgersendesignals z(k) ausreichend gut beschrieben werden. Weiterhin wird vorausgesetzt, dass der Demodulator DEM1 eine Bandpassfilterung um ein gewünschtes Nutzfrequenzband vornimmt.
Weiterhin werden Entzerrungen linearer Impulsantworten des D/A-Wandlers DAC1, des Sendefilters TxF1 und des Sendeleistungsverstärkers AMP1 zusammengefasst und durch die Kompensationseinrichtung COM1 als kompensiert betrachtet. Auftretende Nichtlinearitäten des D/A-Wandlers DAC1 und des Modulators MOD1 werden mit Nichtlinearitäten des Sendeleistungsverstärkers AMP1 zusammengefasst.
Unter den oben genannten Voraussetzungen ergibt sich das in 2 dargestellte vereinfachte Blockschaltbild zu 1 im äquivalenten zeitdiskreten Basisband.
Dabei gelangt ein durch Interpolation mittels einer Interpolationseinrichtung INT2 gebildetes Signal x(k) als Eingangs signal sowohl an eine Einrichtung zur breitbandigen Vorverzerrung PRE2 als auch an eine Einrichtung zur breitbandigen Parameterschätzung PPRE2. Die Einrichtung zur breitbandigen Vorverzerrung PRE2 ist ausgangsseitig mit einem Sendeleistungsverstärker AMP2 verbunden, dem ein in das komplexe Basisband transformiertes Bandpassfilter BPF2 nachgeschaltet ist.
Der Sendeleistungsverstärker AMP2 ist ausgangsseitig an ein breitbandiges Empfangsfilter RxF2 angeschaltet, dem wiederum die Einrichtung zur breitbandigen Parameterschätzung PPRE2 nachgeschaltet ist.
Der Sendeleistungsverstärker AMP2, dem von der Einrichtung zur breitbandigen Vorverzerrung PRE2 ein Signal y(k) zugeführt wird, bildet daraus ein Signal z(k) als hochfrequentes Mehrträger-Sendesignal, das in dieser Darstellung im komplexen Basisband betrachtet wird. Über den breitbandigen Empfangsfilter RxF2 gelangt das Signal z(k) an die Einrichtung zur breitbandigen Parameterschätzung PPRE2.
3 zeigt ein auf einer Laurent-Reihenentwicklung basierendes Ersatzschaltbild des in 2 dargestellten Sendeleistungsverstärkers AMP2. Dabei wird ein mittels breitbandigem Empfangsfilter RxF2 realisierter Messempfänger mit berücksichtigt.
Mit Hilfe einer nachfolgend geschilderten Parameterschätzung wird das in 2 dargestellte Signal z(k) mit Hilfe eines ebenfalls in 2 dargestellten messbaren Signals z(k) auf Grundlage bekannter Signalwerte des Signals y(k) modelliert.
Es gilt als Voraussetzung bzw. als Zielfunktion:
Dabei ist z ^(k) als Nachbildung von z(k) zu betrachten.
Eine auf Parametern basierende Nachbildung von z ^(k) wird beispielsweise mit Hilfe einer Laurent-Reihenentwicklung durchgeführt:
Für ein kausales System ist eine Verzögerungszeit m entsprechend wählbar.
Zur Reduzierung eines benötigten Realisierungsaufwands bzw. zur Reduzierung von Berechnungszeiten ist es vorteilhaft, nur bestimmte Teile der gezeigten Laurent-Reihenentwicklung zu verwenden, da vergleichend mit 1 nur ein bestimmter Frequenzbereich des Ausgangssignals z(t) des Leistungsverstärkers AMP1 linearisiert werden soll.
Durch quadratische Nichtlinearitäten des in 1 dargestellten Sendeleistungsverstärkers AMP1 werden Mischfrequenzprodukte erzeugt, die jedoch durch Bandpasseigenschaften der durchzuführenden Modulation im Vorwärtszweig (MOD1, AMP1) bzw. Demodulation im Rückwärtszweig (DEM1, RxF1) unterdrückt werden.
Somit treten bei einer idealen Modulation im Vorwärtszweig bzw. Demodulation mit Bandpassfilterung im Rückwärtszweig keine quadratischen Harmonischen im demodulierten komplexen Basisbandsignal auf, wobei diese Betrachtung für alle geradzahligen Harmonischen gilt.
Parasitäre Effekte, wie beispielsweise ein Übersprechen einer Mischfrequenz in einem Mischer-Ausgangssignal, führen zu geradzahligen Harmonischen beim Ausgangssignal der Demodulation, die allerdings eine sehr geringe Amplitude aufweisen. Soll nun eine Reduzierung der Gliederanzahl bei der Laurentreihenentwicklung für eine praktische Implementierung durchgeführt werden, ist es vorteilhaft, sich auf die ungeraden Harmonischen zu beschränken.
Es gilt dann:
3 zeigt nun ein auf dieser im Aufwand reduzierten Laurent-Reihenentwicklung basierendes Ersatzschaltbild.
Dabei gelangt das Eingangssignal y(k) einerseits direkt über ein FIR-Filter FIR00 an einen Addierer ADD10 und andererseits über mehrere Betragsbildungs/Multiplikations-Einrichtungen BBE01 bis BBE0i an weitere FIR-Filter FIR01 bis FIR0i, die den Betragsbildungs/Multiplikations-Einrichtungen BBE01 bis BBE0i einzeln nachgeschaltet sind. Die weiteren FIR-Filter FIR01 bis FIR0i sind ausgangsseitig mit dem Addierer ADD10 verbunden, mit dessen Hilfe das Signal z ^(k–m) gebildet wird.
Das Signal z(k) steht für einen in der Einrichtung zur breitbandigen Parameterschätzung PPRE2 implementierten Schätzalgorithmus nicht direkt zur Verfügung. Nichtideale Empfangsfilter, Mischer und A/D-Wandler verursachen zumindest teilweise einen linearen Frequenzgang beim Messempfänger, der gemäß 2 Teil des breitbandigen Empfangsfilters ist.
Aus diesen Gründen wird statt der oben für eine Modellierung des Sendeleistungsverstärkers dargestellten Zielfunktion die Modellierung auf Grundlage empfangener, messbarer Signalwerte des Signals z(k) durchgeführt.
Für eine Adaption der Parameter wird als Zielfunktion verwendet.
Damit werden Eigenschaften des Sendeleistungsverstärkers bezogen auf seinen linearen Frequenzgang ausgeblendet. Es wird so verfahren, als ob ein Frequenzgang des Sendeleistungsverstärkers konstant über einen betrachteten Frequenzbereich wäre. Ziel der hier verwendeten Modellierung ist im wesentlichen die Modellierung und spätere Reduzierung nichtlinearer Eigenschaften des Sendeleistungsverstärkers AMP2.
Wie nachfolgend dargestellt, werden dabei exakte Kenntnisse seiner linearen Eigenschaften nicht benötigt, weshalb lineare Gedächtniseffekte von nichtlinearen Gedächtniseffekten getrennt werden.
Es ergibt sich eine modifizierte Laurent-Reihenentwicklung, die in den nachfolgenden Formeln wieder beispielhaft auf die im wesentlichen ungeraden Harmonischen beschränkt wird:
Aufgrund der durchgeführten Zerlegung ist die Anzahl der zu adaptierenden Parameter des Sendeleistungsverstärker-Modells reduziert. Mit dem Einsetzen von z ~(k) in die Gleichung von z ^(k) erhält man ein nichtlineares Gleichungssystem, bezogen auf die Parameter α und β.
4 zeigt nun vergleichend mit 3 ein auf dieser Laurent-Reihenentwicklung basierendes Ersatzschaltbild.
Dabei gelangt das Eingangssignal y(k) einerseits direkt über eine Verzögerungseinrichtung VZE21 an einen Addierer ADD20 und andererseits über mehrere Betragsbildungs/Multiplikations-Einrichtungen BBE21 bis BBE2i an FIR-Filter FIR21 bis FIR2i, die den Betragsbildungs/Multiplikations-Einrichtungen BBE21 bis BBE2i einzeln nachgeschaltet sind. Die FIR-Filter FIR21 bis FIR2i sind ausgangsseitig mit dem Addierer ADD20 verbunden, mit dessen Hilfe ein Signal z ~(k – m) gebildet wird. Dieses Signal z ~(k – m) gelangt an ein dem Addierer ADD20 nachgeschaltetes FIR-Filter FIR20, mit dessen Hilfe lineare Verzerrungen im Messempfänger berücksichtigt werden. Mittels dem FIR-Filter FIR20 wird letztendlich das Signal z ^(k – m) gebildet.
Vergleichend mit 3 beinhaltet die hier. dargestellte vereinfachte Laurent-Reihenentwicklung in einem sogenannten direkten Zweig lediglich die Verzögerungseinrichtung VZE21, mit deren Hilfe eine Zeitverzögerung um L Zeiteinheiten realisiert wird.
Aufgrund der oben dargestellten Zielfunktion im Sinne eines minimalen Fehlerquadrats werden bei gegebenen Parametern α die Parameter β durch Lösen eines linearen Gleichungssystems bestimmt.
Die Parameter α sind beispielsweise durch einen Iterationsprozess bestimmbar. Nachfolgend werden zwei beispielhafte Lösungsansätze beschrieben.
In einem ersten Lösungsansatz wird eine lineare Rx-Impulsantwort direkt geschätzt. Dabei stellt ein zusätzlicher Index i einen i-ten Schritt des Iterationsprozesses dar. Durch eckige Klammern werden verwendete Basisvektoren markiert.
Es gilt:
Dieses Gleichungssystem kann mit einer Faltungsmatrix
dargestellt werden:
Parameter enthält.
Vektoren und Matrizen werden unterstrichen dargestellt. Damit ist die Lösung im Sinne eines minimalen Fehlerquadrates gegeben durch:
Dabei ist
eine Kreuzkorrelationsmatrix und
ein Kreuzkorrelationsvektor. Zur Lösung des oben stehenden Gleichungssystems sind verschiedene iterative oder blockorientierte Verfahren einsetzbar.
Sind die Parameter α _i bestimmt, so werden sie zur Verbesserung einer Faltungsmatrix
verwendet.
Bei der bisherigen Betrachtung wurde implizit eine Abtastrate des A/D-Wandlers vorausgesetzt, die der des interpolierten Signals entspricht. Ist jedoch der A/D-Wandler in seiner maximalen Abtastrate beschränkt, so sind nur bestimmte Zeilen aus dem oben angegebenen Gleichungssystem verfügbar. Ungeachtet dessen erfolgt die Berechnung der Parameter anhand obiger Darstellung, da das verwendete Gleichungssystem vollständig bestimmt bleibt.
Die Parameter bleiben auch vollständig bestimmt, wenn nur ein reeller A/D-Wandler vorliegt, also nur ein unterabgetasteter Realteil des oben genannten Gleichungssystems verwendet wird.
Bei einem alternativen zweiten Lösungsansatz wird mit geringerem Implementierungsaufwand folgende Beziehung zugrunde gelegt:
wobei mit dem Vektor
ebenfalls eine Lösung im Sinne eines minimalen Fehlerquadrats bestimmbar ist.
Mit der Faltungsbeziehung
sind die Parameter α _μ,i berechenbar. Da es sich bei den Parametern α ~(k) nur um Abweichungen der geschätzten Impulsantwort des Empfangsfilters handelt, ist hier eine Schätzung weniger Parameter ausreichend.
Wesentlich ist, dass bei beiden Lösungsansätzen ein linearer Teil des durch die Parameter β beschriebenen Modells auf eine einfache Zeitverzögerung reduziert wird und dass die Schätzung auch mit einer reduzierten Abtastrate des A/D-Wandlers durchführbar ist.
Durch den obigen Iterationsprozess wird ein linearer Amplitudenfaktor auf einen Wert = 1 normiert und in die Parameter α überführt. Als Ergebnis ergibt sich das in 4 dargestellte Modell einer gedächtnisbehafteten Nichtlinearität.
Beispielhaft wurde als Basisfunktion eine Laurentreihe besonders vorteilhaft verwendet, wobei jedoch auch andere Basisfunktionen als Polynome ohne Einschränkungen verwendbar sind.
Dabei sind anstelle der kombinierten Betragsbildungs/Multiplikations-Einrichtungen BBE21 bis BBE2i je nach Reihenentwicklung auch getrennte Betragsbildungs- und/oder Multiplikations-Einrichtungen verwendbar.
5 zeigt ein Implementierungsbeispiel mit Formeln zur in 4 beschriebenen Parameterschätzung.
Dabei werden Hilfssignale y ‿₀(k) bis y ‿₇(k) folgendermaßen berechnet: Das digitale Eingangssignal y(k) gelangt einerseits direkt und andererseits über Betragsbildungs-/Multiplikationsstufen zu FIR-Filtern.
Alle Parameter α _η der verwendeten FIR-Filter sind jeweils gleich und stellen eine Approximation des Frequenzganges des Empfangsfilters RxF2 dar. Unterschiedlich zeitverzögert werden sie zusammen mit dem bestimmbaren Ausgangssignal z(k) in einer Matrix-Vektor-Berechnungseinheit verwendet, wobei eine Autokorrelationsmatrix
bzw. ein Kreuzkorrelationsvektor
berechnet wird. Es wird ein Unterabtastfaktor u eingeführt, mit dem die Abtastfrequenz des A/D-Wandlers gegenüber der Abtastfrequenz des D/A-Wandlers reduziert betrieben werden kann.
6 zeigt ein prinzipielles Blockschaltbild der erfindungsgemäßen Anordnung.
Vergleichend zu 2 gelangt das Basisbandeingangssignal BBIS über eine Interpolationseinrichtung INT01 als Eingangssignal x_i(k) sowohl an einen als Hauptzweig bezeichneten ersten Zweig ZW1 als auch an weitere dazu parallele, als Nebenzweige bezeichnete Zweige ZW2 bis ZWn.
Der Hauptzweig und die Nebenzweige repräsentieren dabei die in 2 beschriebene Einrichtung zur Vorverzerrung PRE2.
Mit j = 1 beinhaltet der erste Zweig ZW1 seriell aufeinanderfolgend eine Vorverzerrungseinrichtung PRE11, die keine Gedächtniseffekte bzw. Memory-Effekte des Sendeleistungsverstärkers berücksichtigt, ein digitales Tiefpassfilter TPF11 und eine Verzerrungseinrichtung DIS11, die Memory-Effekte berücksichtigt. Das Eingangssignal x_i(k) gelangt über die Vorverzerrungseinrichtung PRE11 als Signal x_ip(k) an das Tiefpassfilter TPF11. Dessen Ausgangssignal gelangt als Signal x_ipl0(k) über die Verzerrungseinrichtung DIS11 als Signal ŷ₀(k) an einen zweiten Zweig ZW2.
Mit 2 ≤ j ≤ n–1 weist ein j-ter Zweig ZWj jeweils seriell aneinandergeschaltet folgende Komponenten auf: eine Verzögerungseinrichtung DELj1, einen ersten Addierer ADj1, eine Vorverzerrungseinrichtung PREj1, die keine Memory-Effekte berücksichtigt, ein digitales Tiefpassfilter TPFj1, einen zweiten Addierer ADj2 und eine Verzerrungseinrichtung DISj1, die Memory-Effekte berücksichtigt.
Mit j = n beinhaltet der n-te Zweig ZWn lediglich eine Serienschaltung mit einer Verzögerungseinrichtung DELn1, einem ersten Addierer ADn1, eine Vorverzerrungseinrichtung PREn1, die keine Memory-Effekte berücksichtigt, ein digitales Tiefpassfilter TPFn1 und einen zweiten Addierer ADn2.
Mit 2 ≤ j ≤ n ist das Eingangssignal xi(k) eingangsseitig an die Verzögerungseinrichtung DELj1 des j-ten Zweiges ZWj angeschaltet. Die Verzögerungseinrichtung DELj1 ist ausgangsseitig mit einem ersten Eingang des ersten Addierers ADj1 verbunden, wobei hier durch Addition ein Fehlersignal gebildet wird. Der erste Addierer ADj1 ist ausgangsseitig mit einem ersten Eingang der Vorverzerrungseinrichtung PREj1 verbunden, dem das gebildete Fehlersignal zugeführt wird. Der Vorverzerrungseinrichtung PREj1 ist ausgangsseitig das Tiefpassfilter TPFj1 nachgeschaltet, das ausgangsseitig mit einem ersten Eingang des zweiten Addierers ADj2 verbunden ist.
Mit 2 ≤ j ≤ n ist der zweite Addierer ADj2 des j-ten Zweiges ZWj ausgangsseitig einerseits direkt mit einem zweiten Eingang des zweiten Addierers AD(j+1)2 eines nachfolgenden Zweigs ZWj+1 und mit einem zweiten Eingang der Vorverzerrungseinrichtung PRE(j+1)1 des nachfolgenden j+1ten Zweiges ZWj+1 verbunden. Andererseits ist er über die Verzerrungseinrichtung DISj1 des j-ten Zweiges ZWj mit einem zweiten Eingang des ersten Addierers AD (j+1)1 des j+1ten Zweiges ZWj+1 verbunden.
Mit j = 2 ist beim j-ten Zweig ZWj der zweite Eingang des zweiten Addierers ADj2 und der zweite Eingang der Vorverzerrungseinrichtung PREj1 mit einem Ausgang des Tiefpassfilters TPF11 des ersten Zweiges ZW1 verbunden, während der zweite Eingang des ersten Addierers ADj1 mit einem Ausgang der Verzerrungseinrichtung DIS11 des ersten Zweiges ZW1 verbunden ist.
Mit 1 ≤ j ≤ n–1 wird durch die Verzerrungseinrichtungen DISj1 eines j-ten Zweigs ZWj ein negiertes Schätzsignal des Sendeleistungsverstärkers gebildet und an den zweiten Eingang des ersten Addierers AD(j+1)1 des jeweils nachfolgenden Zweigs übergeben.
Ein mittels zweiten Addierer ADn2 des n-ten Zweiges ZWn gebildetes Summensignal gelangt über ein digitales Tiefpassfilter TPFout als vorverzerrtes Signal y(k) an den nachfolgenden Sendeleistungsverstärker. Benötigt der verwendete D/A-Wandler eine geringe Abtastrate, so kann hier eine Dezimation der Abtastrate vorgenommen werden.
Die hier gezeigten Vorverzerrungseinrichtungen PRE11 bis PREnl realisieren im Hinblick auf eine einfache Implementie rung eine statische Vorverzerrung mit einer nichtlinearen Kennlinie. Dabei werden Gedächtniseffekte des Sendeleistungsverstärkers nicht berücksichtigt. Die Kennlinie der statischen Vorverzerrung wird durch die oben genannten Parameter β bestimmt.
Beispielsweise ist mit
eine Potenzreihenentwicklung berechenbar, die eine mittlere AM-AM und AM-PM-Charakteristik des Sendeleistungsverstärkers beispielsweise bei einer Mittenfrequenz beschreibt.
Diese Kennlinie wird beispielsweise invertiert auf die interpolierten Eingangsdaten x_i(k) angewendet.
Das vorverzerrte Signal x_ip(k) hat typischerweise eine höhere Bandbreite als ein einzusetzender D/A-Wandler. Deshalb wird die Bandbreite des vorverzerrten Ausgangssignals y(k) aus 6 auf die Bandbreite des zu sendenden Mehrträgersignals zuzüglich einem Frequenzbereich an den Bandgrenzen reduziert. Besonders vorteilhaft werden hierzu die oben genannten Tiefpassfilter TPF11 bis TPFn1 mit gleichem Frequenzgang wie ein später zur Bandbegrenzung des Eingangssignals verwendeter D/A-Wandler verwendet.
Durch die Bandbegrenzung erfährt das vorverzerrte Signal x_ip(k) eine Degradation. Insbesondere höhere Frequenzanteile werden nicht korrekt vorverzerrt. Das oben beschrieben Fehlersignal wird anhand einer geschätzten gedächtnisbehafteten Übertragungsfunktion des Sendeleistungsverstärkers im Vergleich mit dem gesendeten und dem entsprechend zeitverzögerten Signal ermittelt.
Abschließend betrachtet, werden durch die ersten Addierer AD21 bis ADn1 jeweils Fehlersignale "error signal" gebildet, die letztendlich dem jeweiligen zweiten Addierer AD22 bis ADn2 des zugeordneten Zweiges zugeführt werden. Die Verzerrungseinrichtungen DIS11 bis DIS31 hingegen bilden ein geschätztes Ausgangssignal "output signal" des Sendeleistungsverstärkers, wobei das geschätzte Ausgangssignal "output signal" unter Berücksichtigung von Gedächtniseffekten des Sendeleistungsverstärkers gebildet wird. Die zweiten Addierer AD22 bis ADn2 bilden ausgangsseitig ein anteiliges Signal y(k), das kaskadenförmig bis zum letzten Zweig ZWn jeweils durch Addition ergänzt wird, wobei nach der ausgangsseitigen Filterung mittels Tiefpassfilter TPFout das Signal y(k) gebildet wird. Dabei wird das gezeigte Signal x_ipl0(k) des ersten Zweigs ZW1 ebenfalls als anteiliges Signal y(k) betrachtet, das an den nachfolgenden Zweig ZW2 übergeben wird.
Hier bzw. nachfolgend als Tiefpassfilter ausgestaltete digitale Filter können ebenso als Bandpassfilter ausgestaltet sein.
7 zeigt ein auf einer vereinfachten Laurent-Reihenentwicklung basierendes Ersatzschaltbild der in 6 dargestellten Verzerrungseinrichtungen DISj1 mit 1 ≤ j ≤ n–1.
Wie in 4 beschrieben wird hier vorausgesetzt, dass bei der gedächtnisbehafteten Modellierung des Sendeleistungsverstärkers ein linearer Anteil abtrennbar ist und bei der Beschreibung eines nichtlinearen Anteils eine einfache Zeitverzögerung verwendet wird. Diese wird mittels einer Verzögerungseinrichtung VZE31 realisiert, die um insgesamt L Zeiteinheiten verzögert.
Stellvertretend für alle anderen Verzerrungseinrichtungen DISj1 betrachtet, gelangt bei der Verzerrungseinrichtung DIS11 des ersten Zweiges ZW1 ein Eingangssignal x_ipl0(k) einerseits direkt über die Verzögerungseinrichtung VZE31 an einen Addierer ADD30 und andererseits über mehrere Betragsbildungs- und/oder Multiplikations-Einrichtungen BBE31 bis BBE3i an FIR-Filter FIR31 bis FIR3i, die den Betragsbildungs- und/oder Multiplikations-Einrichtungen BBE31 bis BBE3i einzeln nachgeschaltet sind.
Die FIR-Filter FIR31 bis FIR3i sind ausgangsseitig mit dem Addierer ADD30 verbunden, mit dessen Hilfe das in 6 dargestellte Signal ŷ₀(k) gebildet wird. Zur Berechnung des Signals ŷ₀(k) wird auf die in 4 beschriebenen entsprechenden Formeln verwiesen.
Dadurch, dass der lineare Anteil des Sendeleistungsverstärkers gemäß 6 und 7 nur als Zeitverzögerungseinrichtung VZE31 realisiert wird, ist sichergestellt, dass sich lineare Signalanteile auslöschen.
Verbleibende nichtlinearen Signalanteile sind wesentlich kleiner als die linearen Signalanteile, weshalb eine Kleinsignalnäherung vorausgesetzt wird. Abhängig von einer Amplitude des durch die Vorverzerrungseinrichtungen vorverzerrten Signals ändert sich die Verstärkung des Fehlersignals in der jeweils nachfolgenden Vorverzerrungseinrichtung bzw. Verzerrungseinrichtung, wobei das Fehlersignal zum ursprünglich vorverzerrten Signal addiert wird – im Vergleich mit den Vorverzerrungseinrichtungen PREj1, j = 2, ..., n, aus 6.
8 zeigt ein prinzipielles Blockschaltbild der erfindungsgemäßen Anordnung unter Verzicht einer in 6 vorgenommenen Vorverzerrung von Fehlersignalen, unter der Annahme einer Anzahl von m Zweigen mit m ≥ n.
Vergleichend zu 6 gelangt das Basisbandeingangssignal BBIS über eine Interpolationseinrichtung INT01 als Eingangssignal x_i(k) sowohl an einen als Hauptzweig bezeichneten ersten Zweig ZWG1 als auch an weitere dazu parallele, als Nebenzweige bezeichnete Zweige ZWG2 bis ZWGm.
Mit j = 1 beinhaltet der erste Zweig ZWG1 seriell aufeinanderfolgend eine Vorverzerrungseinrichtung PR11, die als zeitinvariante Vorverzerrung realisiert wird, ein digitales Tiefpassfilter TP11 und eine Verzerrungseinrichtung DS11, die Memory-Effekte berücksichtigt. Das Eingangssignal x_i(k) gelangt über die Vorverzerrungseinrichtung PR11 als Signal x_ip(k) an das Tiefpassfilter TP11. Dessen Ausgangssignal gelangt als Signal x_ipl0(k) über die Verzerrungseinrichtung DS11 als Signal ŷ₀(k) an einen zweiten Zweig ZWG2.
Mit 2 ≤ j ≤ m–1 weist ein j-ter Zweig ZWGj jeweils eine Verzögerungseinrichtung DLj1, einen ersten Addierer Aj1, einen zweiten Addierer Aj2, ein digitales Tiefpassfilter TPj1 und eine Verzerrungseinrichtung DSj1, die Memory-Effekte berücksichtigt, auf.
Mit j = m beinhaltet der m-te Zweig ZWm lediglich eine Verzögerungseinrichtung DLm1, einen ersten und einen zweiten Addierer Am1 bzw. Am2 und ein digitales Tiefpassfilter TPm1.
Mit 2 ≤ j ≤ m ist das Eingangssignal xi(k) eingangsseitig an die Verzögerungseinrichtung DLj1 des j-ten Zweiges ZWGj angeschaltet. Die Verzögerungseinrichtung DLj1 ist ausgangsseitig mit einem ersten Eingang des ersten Addierers Aj1 verbunden, der durch Addition ein Fehlersignal bildet. Der erste Addierer Aj1 ist ausgangsseitig mit einem Eingang des Tiefpassfilters TPj1 verbunden, dem das gebildete Fehlersignal zugeführt wird. Der Tiefpassfilter TPj1 ist ausgangsseitig mit einem ersten Eingang des zweiten Addierers Aj2 verbunden.
Mit 2 ≤ j ≤ m–1 ist der zweite Addierer Aj2 des j-ten Zweiges ZWGj ausgangsseitig einerseits direkt mit einem zweiten Eingang des zweiten Addierers A(j+1)2 eines nachfolgenden j+1ten Zweiges ZWGj+1 verbunden. Andererseits ist er über die Verzerrungseinrichtung DSj1 des j-ten Zweiges ZWGj mit einem zweiten Eingang des ersten Addierers A(j+1)1 des j+1ten Zweiges ZWGj+1 verbunden.
Mit j = 2 ist beim j-ten Zweig ZWGj der zweite Eingang deszweiten Addierers Aj2 mit einem Ausgang des Tiefpassfilters TP11 des ersten Zweiges ZWG1 verbunden, während der zweite Eingang des ersten Addierers Aj1 mit einem Ausgang der Verzerrungseinrichtung DS11 des ersten Zweiges ZWG1 verbunden ist.
Mit 1 ≤ j ≤ m–1 wird durch die Verzerrungseinrichtungen DSj1 eines j-ten Zweigs ZWj ein negiertes Schätzsignal des Sendeleistungsverstärkers gebildet und an den jeweils nachfolgenden j+1ten Zweig ZWj+1 übergeben.
Ein mittels des zweiten Addierers Am2 des m-ten Zweiges ZWm gebildetes Summensignal gelangt über ein digitales Tiefpassfilter TPout als vorverzerrtes Signal y(k) an den nachfolgen den Sendeleistungsverstärker. Eine Dezimation bzw. Reduzierung der Abtastrate ist hier für den Fall durchführbar, dass der D/A-Wandler eine geringe Abtastrate aufweisen soll.
Abschließend betrachtet, werden durch die ersten Addierer A21 bis Am1 jeweils Fehlersignale "error signal" gebildet, die letztendlich dem jeweiligen zweiten Addierer A22 bis Am2 des zugeordneten Zweiges zugeführt werden. Die Verzerrungseinrichtungen DS11 bis DS31 hingegen bilden ein geschätztes Ausgangssignal "output signal" des Sendeleistungsverstärkers, wobei das geschätzte Ausgangssignal "output signal" unter Berücksichtigung von Gedächtniseffekten des Sendeleistungsverstärkers gebildet wird. Die zweiten Addierer A22 bis Am2 bilden ausgangsseitig ein anteiliges Signal y(k), das kaskadenförmig bis zum letzten Zweig ZWGm jeweils durch Addition ergänzt wird, wobei nach der ausgangsseitigen Filterung mittels Tiefpassfilter TPout das Signal y(k) gebildet wird. Dabei wird das gezeigte Signal x_ipl0(k) des ersten Zweigs ZWG1 ebenfalls als anteiliges Signal y(k) betrachtet, das an den nachfolgenden Zweig ZWG2 übergeben wird.
9 zeigt ein prinzipielles Blockschaltbild der erfindungsgemäßen Anordnung unter Verzicht einer in 7 vorgenommenen Vorverzerrung des Eingangssignals, unter der Annahme einer Anzahl von p Zweigen mit p ≥ m.
Abschließend betrachtet, werden durch die ersten Addierer AT21 bis ATp1 jeweils Fehlersignale "error signal" gebildet, die letztendlich dem jeweiligen zweiten Addierer AT22 bis ATp2 des zugeordneten Zweiges zugeführt werden. Die Verzerrungseinrichtungen D11 bis D31 hingegen bilden ein geschätztes Ausgangssignal "output signal" des Sendeleistungsverstärkers, wobei das geschätzte Ausgangssignal "output signal" un ter Berücksichtigung von Gedächtniseffekten des Sendeleistungsverstärkers gebildet wird. Die zweiten Addierer AT22 bis ATp2 bilden ausgangsseitig ein anteiliges Signal y(k), das kaskadenförmig bis zum letzten Zweig Zp jeweils durch Addition ergänzt wird, wobei nach der ausgangsseitigen Filterung mittels Tiefpassfilter Tout das Signal y(k) gebildet wird. Dabei wird das gezeigte Signal x_i(k) des ersten Zweigs Z1 ebenfalls als anteiliges Signal y(k) betrachtet, das an den nachfolgenden Zweig Z2 übergeben wird.
10 zeigt ein prinzipielles Blockschaltbild mit zwei Sendeleistungsverstärkern zur Anwendung der erfindungsgemäßen Anordnung.
Die oben beschriebenen Vorgehensweisen sind anhand eines Systems mit einem Ausgangssignal dargestellt worden. Sie lassen sich ohne Einschränkung auf ein System mit mehreren Leistungsverstärkern verallgemeinern.
11 zeigt vergleichend zu 10 ein vereinfachtes prinzipielles Blockschaltbild als zeitdiskretes Ersatzsystem zur Anwendung der erfindungsgemäßen Anordnung.
Analog zu der in 10 dargestellten Ableitung wird ein erweitertes Gleichungssystem bestimmt, das Parameter des Modells für die beiden in 10 dargestellten Leistungsverstärker identifiziert.
Es gilt:
Die Lösung dieses Gleichungssystems beschreibt das Optimum im Sinne eines minimalen Fehlerquadrates. Der oben dargestellte Iterationsprozeß zur Optimierung der Parameter α wird entsprechend durchgeführt.
12 zeigt ein prinzipielles Blockschaltbild der erfindungsgemäßen Anordnung bei Verwendung zweier Sendeleistungsverstärker.
Wie hier dargestellt, wird das komplexe digitale Basisbandeingangssignal geteilt, es werden nachfolgend je zwei Verbindungslinien angegeben. Zu den hier dargestellten Funktionsblöcken ist folgendes anzumerken:
Funktionsblock "predistortion, no memory effects":
Das Verhalten ist völlig analog zum in 6 geschilderten eindimensionalen Fall. Lediglich sind abweichend dazu zwei Parametersätze berechenbar, mit deren Hilfe aus zwei Eingangssignalen zwei Ausgangssignale berechnet werden.
Funktionsblöcke "interpolation", "digital low pass filter" und "decimation":
Die Berechnung für die zwei Eingangssignale und für die zwei Ausgangssignale erfolgt in zwei voneinander unabhängigen Tiefpassfiltern, die einen gleichen Frequenzgang aufweisen.
Funktionsblock "distortion including memory effects":
Ein Gesamtmodell kombiniert die beiden Eingangssignale zu einem gemeinsamen Ausgangssignal.
Darüber hinaus wird ein neuer Funktionsblock "signal partitioning" eingeführt, mit dessen Hilfe das Fehlersignal auf die beiden Leistungsverstärker aufgeteilt wird.
Dabei ist besonders vorteilhaft, wenn ein erster Sendeleistungsverstärker mit hoher Eingangsleistung und mit hohem Wirkungsgrad realisiert wird, wodurch starke Verzerrungen erzeugt werden, während ein zweiter Sendeleistungsverstärker mit geringerem Wirkungsgrad betrieben wird, der nur Spitzenwerte zur Korrektur des Fehlersignals übernimmt.
Vereinfachungen, wie sie in den Figuren 8 und 9 dargestellt sind, sind analog durchzuführen.
Zusätzlich ist es besonders vorteilhaft, geschätzte Parameter zur Vorverzerrung abhängig von bestimmten Kenngrößen, wie beispielsweise der Leistung des Eingangssignals, der Temperatur des Leistungsverstärkers oder der Betriebsspannung, in eine Tabelle abzuspeichern. Diese Parameter stehen somit situationsabhängig durch einen Ladevorgang jederzeit schnell zur Verfügung.

Claims

Anordnung zur Bildung eines vorverzerrten Signals y(k) aus einem interpolierten breitbandigen Signal x(k) im Basisband für einen Sendeleistungsverstärker (AMP2), mit insgesamt n kaskadierten Zweigen (Z1, Z2, Zp), – bei der mit 2 ≤ j ≤ n–1 jeder j-te Zweig eine Verzerrungseinrichtung (D11, D21, D31) beinhaltet, an deren Ausgang ein geschätztes Ausgangssignal (output signal) des Sendeleistungsverstärkers anliegt, wobei das geschätzte Ausgangssignal (output signal) unter Berücksichtigung von Gedächtniseffekten des Sendeleistungsverstärkers gebildet wird, – bei der mit 2 ≤ j ≤ n ein j-ter Zweig (Z2, Z3, Zp) einen ersten Addierer (AT21, AT31, ATp1), einen zweiten Addierer (AT22, AT32, ATp2) eine Verzögerungseinrichtung (DV21, DV31, DVp1) und ein digitales Filter (T21, T31, Tp1) aufweist, die derart geschaltet sind, dass dem ersten Addierer (AT21, AT31, ATp1) zur Bildung eines Fehlersignals (error) eingangsseitig sowohl das Signal x(k) über die Verzögerungseinrichtung (DV21, DV31, DVp1) als auch das geschätzte Ausgangssignal (output signal) des j–1ten Zweigs zugeführt ist, dass dem zweiten Addierer (AT22, AT32, ATp2) zur anteiligen Bildung des Signals y(k) eingangsseitig sowohl das Fehlersignal (error signal) über das Filter (T21, T31, Tp1) als auch das anteilig gebildete Signal y(k) des j–1ten Zweigs zugeführt ist, – bei der das Signal x(k) als anteiliges Signal y(k) dem zweiten Addierer des zweiten Zweigs eingangsseitig zugeführt ist, – bei der mit 2 ≤ j ≤ n–1 beim j-ten Zweig der zweite Addierer (AT22, AT32, ATp2) ausgangsseitig mit dem Eingang der Verzerrungseinrichtung (D21, D31) verbunden ist, und – bei der das Signal x(k) als anteiliges Signal y(k) der Verzerrungseinrichtung (D11) des ersten Zweigs (Z1) eingangsseitig zugeführt ist.
Anordnung nach Anspruch 1, bei der der zweite Addierer des n-ten Zweigs ausgangsseitig mit einem nachgeschalteten Filter (TPout) verbunden ist, der das vorverzerrte Signal y(k) bildet.
Anordnung nach Anspruch 2, bei der das nachgeschaltete Filter (TPout) zur Dezimation einer Abtastrate des vorverzerrten Signals y(k) ausgestaltet ist.
Anordnung nach einem der vorhergehenden Ansprüche, bei der im ersten Zweig (ZW1) eine Serienschaltung, bestehend aus einer Vorverzerrungseinrichtung (PRE11) und aus einem digitalen Filter (TPF11), angeordnet ist, über die das Signal x(k) an die Verzerrungseinrichtung (DIS11) als anteiliges Signal y(k) gelangt, und bei der die Vorverzerrungseinrichtung (PRE11) eine statische Kennlinie ohne Berücksichtigung von Gedächtniseffekten des Sendeleistungsverstärkers (AMP1) aufweist.
Anordnung nach einem der vorhergehenden Ansprüche, bei der jeweils zwischen dem ersten Addierer (AD21, AD31, ADn1) und dem nachfolgendem digitalen Filter (TPF21, TPF31, TPFn1) eine Vorverzerrungseinrichtung (PRE21, PRE31, PREn1) mit einer statischen Kennlinie ohne Berücksichtigung von Gedächtniseffekten angeordnet ist, die über einen zusätzlichen Eingang mit dem Eingang der Verzerrungseinrichtung (DIS11, DIS21, DIS31) des vorhergehenden Zweigs verbunden ist.
Anordnung nach einem der vorhergehenden Ansprüche, bei der das jeweilige digitale Filter (TPF21, TPF31, TPFn1) als Tiefpassfilter oder Bandpassfilter ausgebildet ist.
Anordnung nach einem der vorhergehenden Ansprüche, – bei der die jeweilige Verzerrungseinrichtung in einem ersten Zweig eine erste Verzögerungseinrichtung zur Verzögerung um L Zeiteinheiten sowie in weiteren Zweigen jeweils eine Serienschaltung mit einer Betragsbildungs- und/oder Multiplikationseinrichtung und mit einem FIR-Filter beinhaltet und den Zweigen eingangsseitig jeweils ein Eingangssignal der Verzerrungseinrichtung zugeführt ist, und – bei der die Zweige ausgangsseitig mit einem Addierer zur Bildung eines Ausgangssignals der Verzerrungseinrichtung verbunden sind.
Anordnung nach Anspruch 7, bei der die Verzerrungseinrichtung anhand folgender reduzierter Laurent-Reihenentwicklung dimensioniert ist:
mit y als Eingangssignal der Verzerrungseinrichtung, k als Zeiteinheit, β als Parameter und mit z ~(k – m₁) als Ausgangssignal der Verzerrungseinrichtung.
Anordnung nach Anspruch 8, bei der ein Iterationsprozeß mit mehrfacher Lösung im Sinne eines minimalen Fehlerquadrates mit Parametern α und β bestimmt ist durch:
Anordnung nach Anspruch 8, bei der ein Iterationsprozeß mit mehrfacher Lösung im Sinne eines minimalen Fehlerquadrates mit Parametern α und β durch:
und einer Faltungsbeziehung
bestimmt ist.
Anordnung nach einem der Ansprüche 8 bis 10, bei der die statische Kennlinie jeder Vorverzerrungseinrichtung durch die Parameter β derart bestimmt ist, dass eine Sendeleistungsverstärker-Charakteristik bei einer Mittenfrequenz invertiert beschrieben wird.
Anordnung nach einem der vorhergehenden Ansprüche, bei der Ausgangssignale mehrerer Sendeleistungsverstärker zu einem Gesamtausgangssignal zusammengefasst sind, das zur Generierung bandbegrenzter Ansteuersignale verwendet wird.
Verfahren zur Bildung eines vorverzerrten Signals y(k) aus einem interpolierten breitbandigen Signal x(k) im Basisband für einen Sendeleistungsverstärker, mit insgesamt n kaskadierten Zweigen, – bei dem bei einem ersten Zweig das Signal x(k) als anteiliges Signal y(k) einer Signalverzerrung zur Bildung eines geschätzten Ausgangssignals des ersten Zweigs zugeführt wird, wobei die Signalverzerrung unter Berücksichtigung von Gedächtniseffekten des Sendeleistungsverstärkers erfolgt, – bei dem mit 2 ≤ j ≤ n in einem j-ten Zweig ein geschätztes Ausgangssignal (output signal) eines vorhergehenden j–1ten Zweigs mit dem zeitverzögerten Signal x(k) zu einem Fehlersignal (error signal) aufaddiert wird, – bei dem mit 2 ≤ j ≤ n in einem j-ten Zweig das Fehlersignal (error signal) gefiltert und mit einem anteilig gebildeten Signal y(k) eines vorhergehenden j–1ten Zweigs zu einem anteiligen Signal y(k) des j-ten Zweigs aufaddiert wird, und – bei dem mit 2 ≤ j ≤ n–1 in einem j-ten Zweig das anteilig gebildete Signal y(k) des j-ten Zweigs einer Signalverzerrung zur Bildung des geschätzten Ausgangssignals des j-ten Zweigs zugeführt wird, wobei die Signalverzerrung unter Berücksichtigung von Gedächtniseffekten des Sendeleistungsverstärkers erfolgt.
Verfahren nach Anspruch 13, bei dem beim n-ten Zweig das anteilige Signal y(k) gefiltert wird.
Verfahren nach Anspruch 13 oder 14, bei dem im ersten Zweig das Signal x(k) zur Bildung des anteiligen Signals y(k) vorverzerrt und gefiltert wird, wobei die Vorverzer rung ohne Berücksichtigung von Gedächtniseffekten des Sendeleistungsverstärkers durchgeführt wird.
Verfahren nach einem der Ansprüche 13 bis 15, bei dem jedes Fehlersignal (error signal) ohne Berücksichtigung von Gedächtniseffekten des Sendeleistungsverstärkers vorverzerrt zur Addition mit dem anteiligen Signal y(k) gelangt.
Verfahren nach einem der Ansprüche 13 bis 16, bei dem die Verzerrung anhand folgender reduzierter Laurent-Reihenentwicklung durchgeführt wird:
mit y als zu verzerrendes Eingangssignal, k als Zeiteinheit, mit β als Parameter und mit z ~(k – m₁) als verzerrtes Ausgangssignal.
Verfahren nach Anspruch 17, bei dem ein Iterationsprozeß mit mehrfacher Lösung im Sinne eines minimalen Fehlerquadrates mit Parametern α und β bestimmt wird durch:
Verfahren nach Anspruch 17, bei dem ein Iterationsprozeß mit mehrfacher Lösung im Sinne eines minimalen Fehlerquadrates mit Parametern α und β durch:
und einer Faltungsbeziehung
bestimmt wird.
Verfahren nach einem der Ansprüche 17 bis 19, bei dem die statische Kennlinie jeder Vorverzerrungseinrichtung durch die Parameter β derart bestimmt wird, dass eine Sendeleistungsverstärker-Charakteristik bei einer Mittenfrequenz invertiert beschrieben wird.