CN102780665A

CN102780665A - 一种数字预失真处理方法

Info

Publication number: CN102780665A
Application number: CN2012102605546A
Authority: CN
Inventors: 杨俊�
Original assignee: South China University of Technology SCUT
Current assignee: South China University of Technology SCUT
Priority date: 2012-07-25
Filing date: 2012-07-25
Publication date: 2012-11-14

Abstract

本发明公开了一种数字预失真处理方法，包括以下步骤：（1）并行处理器控制ADC连续抓取功放输入信号z(n)和功放输出信号y(n)，执行时间对齐；（2）并行处理器计算功放输出信号y(n)的自相关矩阵R_yy的元素；计算功放输入信号z(n)和功放输出信号y(n)的互相关矩阵R_yz的元素并生成互相关矩阵R_yz；并R_yy的元素及R_yz传输给串行处理器；（3）串行处理器接收R_yy的元素R_yz后，首先生成R_yy，再对自相关矩阵R_yy求逆得到，最后将与R_yz相乘计算预失真系数：（4）并行处理器接收预失真系数后，进行预失真处理。本发明给出并行处理器件计算自相关矩阵元素的简化方法，增加了计算预失真系数的数据长度，提高了预失真处理的效果。

Description

一种数字预失真处理方法

技术领域

本发明涉及功放线性化的处理方法，特别涉及一种数字预失真处理方法。

背景技术

随着无线通信的发展，信号带宽越来越宽，其包络起伏和峰均比也越来越大，这对宽带发信通道，尤其是混频器和功放提出了更高的线性要求。这主要是因为半导体器件在大信号下具有不可避免的非线性特性，当宽带发信机工作在非线性区时，会产生严重的互调分量，在带内就可以造成信号间的相互干扰。

如何提高系统的线性度是宽带系统需要解决的一个重要问题，为了解决线性度的问题，可以采用三种方法：一种是选择合适的超线性半导体器件，设计出符合性能要求的宽带发信机，不过这种方法花费巨大，且技术难度很高；第二种方法是将整个发射通道进行功率回退，使发射通道工作在线性区，这种方法大大降低了系统的工作效率；第三种方法是采用线性化技术，即采用适当的外围电路，对发信通道的非线性进行校正，从而在电路整体上呈现对输入信号的线性放大效果，这种方法成本低，器件选择也比较灵活，是目前来看最适合的方法。而线性化方法中，又以数字预失真（DPD）技术最为简单有效。在DPD系统中，信号首先通过一个预失真器进行校正，然后在再送到功放进行放大输出，预失真器产生的信号失真特性与发信通道的失真特性相反，从而可以抵消失真分量，得到无失真的信号输出。

数字预失真处理通常是基于一定的功放模型，首先通过抓取功放的输出和输出信号，基于该功放模型使用浮点方式计算预失真系数，再将该系数用于预失真处理，预失真处理可以是定点方式，在获取预失真系数之前，还需要将功放输入和输出信号在时间上对齐，消除增益，而计算预失真系数一般是采用最小均方算法（least square,简称LS算法）等,如申请号为CN201010127161.9就公布了一种上述处理流程的专利。数字预失真处理的整个过程通常在数字硬件上实现，数字硬件通常包括并行处理器件和串行处理器件，并行处理器件一般是指FPGA或ASIC，而串行处理器件一般是指DSP等或者在并行处理器件中的软核，如申请号为CN200810114051.1的专利所述。由于并行处理器件速度较高，但只能定点运算，而串行处理器件速度较慢，但可以进行浮点运算，所以对应上述功能一般是预失真处理和通过ADC抓取功放输入和输出数据在并行处理器件中进行，再将数据传送给串行处理器件，在串行处理器件中执行时间对齐，消除频差和增益，计算LS算法所需的自相关矩阵和互相关矩阵以及预失真系数，最后将预失真系数发送给并行处理器件。该实现方式最大的缺点是由于并行处理器件存储空间以及与串行处理器件传输速度的限制，计算预失真系数只能采集一小段信号给串行处理器件计算预失真系数，而并行处理器件的预失真处理对象却是一个数据流，因此存在计算预失真系数的信号与预失真处理的信号不对应或者对应程度较差导致预失真效果下降的问题。

发明内容

为了克服现有技术的上述缺点与不足，本发明的目的在于提供一种数字预失真处理方法，在并行处理器件中实现对自相关矩阵和互相关矩阵的计算，实现对数据流的连续累加，从而提高计算预失真系数的数据长度，以提高预失真的效果。

本发明的技术目的通过以下技术方案实现：

一种数字预失真处理方法，包括以下步骤：

（1）并行处理器控制模数转换器（ADC）连续抓取功放输入信号z(n)和功放输出信号y(n)，执行时间对齐；

（2）并行处理器计算功放输出信号y(n)的自相关矩阵R_yy的元素；计算功放输入信号z(n)和功放输出信号y(n)的互相关矩阵R_yz的元素并生成互相关矩阵R_yz；并将自相关矩阵R_yy的元素及互相关矩阵R_yz传输给串行处理器；其中R_yy为（K*L）*（K*L）的二维矩阵；R_yz为（K*L）*1的一维矩阵；

（3）串行处理器接收自相关矩阵R_yy的元素及互相关矩阵R_yz后，首先生成自相关矩阵R_yy，再对自相关矩阵R_yy求逆，根据下式计算预失真系数矩阵：

A = R_{yy}^{- 1} R_{yz};

预失真系数矩阵是（K*L）*1的一维矩阵。

（4）并行处理器接收预失真系数后，利用预失真系数进行预失真处理。

步骤（1）所述执行时间对齐，具体为：将功放输入信号z(n)和功放输出信号y(n)进行延时相关运算，最大的相关运算值对应的时延即为功放输入信号和输出信号的时延，按照时延将功放输入和输出信号在时间上对齐。

步骤（2）所述并行处理器计算功放输出信号y(n)的自相关矩阵R_yy的元素，具体为：

只计算1~K行元素，且对于第p行，只计算q=1,…,p个元素，其中p=1~K；

设R_yy(p,q)为R_yy的第p行，第q列的元素，则

R_{yy} (p, q) = Σ_{n = 1}^{N} y * (n + l_{p}) {| y (n + l_{p}) |}^{k_{p}} * y (n + l_{q}) {| y (n + l_{q}) |}^{k_{q}}

其中，l_p=[p/K]，表示l_p等于p/K的整数部分；k_p=mod(p,K)，表示k_p等于p/K的余数；l_q=[q/K]，k_q=mod(q,K)。

所述互相关矩阵R_yz的元素由下式计算：

设R_yz(p)为R_yz的第p行的元素，则

R_{yz} (p) = Σ_{n = 1}^{N} y * (n + l_{p}) {| y (n + l_{p}) |}^{k_{p}} * z (n)

其中l_p=[p/K]，表示l_p等于p/K的整数部分；k_p=mod(p,K)，表示k_p等于p/K的余数；l_q=[q/K]，k_q=mod(q,K)。

步骤（3）所述生成自相关矩阵R_yy，具体为根据下列方法生成自相关矩阵R_yy：

（3-1）令R_yy(p′+K,q′+K)=R_yy(p′,q′)，

其中p′=1,…,(L-1)*K，q′=1,…,(L-1)*K；

（3-2）令

R_{yy} (p, q) = R_{yy}^{*} (q, p),

其中p=1,2,…,L*K，对于第p行，q=p+1,p+2,…,L*K；

表示R_yy(q,p)的共轭复数。

步骤（4）利用预失真系数进行预失真处理，具体为：

按照下式对数字信号x（n）进行处理：

本发明的原理如下：通过并行处理器件执行功放输入和输出信号的采集，去除时延和LS算法所需的自相关矩阵和互相关矩阵的计算，再将自相关矩阵和互相关矩阵传递给串行处理器件计算预失真系数；针对自相关矩阵计算量大的问题，提出了简化方法，从而减少了并行处理器件实现上述功能所耗费的资源。

与现有技术相比，本发明具有以下优点和有益效果：

（1）通过并行处理器件执行功放输入和输出信号的采集，去除时延和LS算法所需的自相关矩阵和互相关矩阵的计算，可以实现数据的连续计算，使得功放模型的系数计算更准确，预失真效果更好；

（2）由于实际无线通信系统信号变化很大，对于传统利用串行处理器件实现自相关矩阵和互相关矩阵计算的方法，预失真系数更新速度往往无法满足要求，本发明利用并行处理器件代替实现串行处理器件上述功能，使得预失真系数的更新速度大为提高，更能满足实际通信系统的需要。

（3）对于并行处理器件而言，所执行功能的计算量越大，成本也就越高，本发明提出了自相关矩阵的简化方法，大大节约了资源，降低了成本。

附图说明

图1为本发明的数字预失真处理的流程框图。

具体实施方式

下面结合实施例及附图，对本发明作进一步地详细说明，但本发明的实施方式不限于此。

实施例

本实施例采用如下式所示的功放模型

z (n) = Σ_{k = 1}^{K} Σ_{l = 0}^{L - 1} a_{kl} y (n + l) {| y (n + 1) |}^{2 k - 1}

其中，z(n)为功放输入信号，y(n)为功放输出信号，a_kl为预失真系数。

如图1所示，本发明的数字预失真处理方法，包括以下步骤：

（1）并行处理器件控制模数转换器（ADC）连续抓取功放输入信号z(n)和功放输出信号y(n)，执行时间对齐；所述执行时间对齐，具体为：将功放输入信号z(n)和功放输出信号y(n)进行延时相关运算，最大的相关运算值对应的时延即为功放输入信号和输出信号的时延，按照时延将功放输入和输出信号在时间上对齐。

所述并行处理器计算功放输出信号y(n)的自相关矩阵R_yy的元素，具体为：

只计算1~K行元素，且对于第p行，只计算q＝1,…,p个元素，其中p=1~K；

设R_yy(p,q)为R_yy的第p行，第q列的元素，则

R_{yy} (p, q) = Σ_{n = 1}^{N} y * (n + l_{p}) {| y (n + l_{p}) |}^{k_{p}} * y (n + l_{q}) {| y (n + l_{q}) |}^{k_{q}}

其中，l_p=[p/K]，表示l_p等于p/K的整数部分；k_p=mod(p,K)，表示k_p等于p/K的余数；l_q=[q/K]，k_q=mod(q,K)；

所述互相关矩阵R_yz的元素由下式计算：

设R_yz(p)为R_yz的第p行的元素，则

R_{yz} (p) = Σ_{n = 1}^{N} y * (n + l_{p}) {| y (n + l_{p}) |}^{k_{p}} * z (n)

（3）串行处理器接收自相关矩阵R_yy的元素及互相关矩阵R_yz后，首先生成自相关矩阵R_yy，，再对自相关矩阵R_yy求逆，根据下式计算预失真系数矩阵：

A = R_{yy}^{- 1} R_{yz};

所述生成自相关矩阵R_yy的方法如下：

（3-1）R_yy(p′+K,q′+K)=R_yy(p′,q′)，

其中p′=1,…,(L-1)*K，q′=1,…,(L-1)*K；

（3-2）

R_{yy} (p, q) = R_{yy}^{*} (q, p)

其中p=1,2,…,L*K，对于第p行，q=p+1,p+2,…,L*K；

表示R_yy(q,p)的共轭复数。

（4）并行处理器接收预失真系数后，按照下式对数字信号x（n）进行处理：

其中x(n+1)表示第n+1时刻的信号；a_kl为预失真系数，表示预失真系数矩阵的第l·K+k行元素。

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims

1.一种数字预失真处理方法，其特征在于，包括以下步骤：

（1）并行处理器控制模数转换器连续抓取功放输入信号z(n)和功放输出信号y(n)，执行时间对齐；

A = R_{yy}^{- 1} R_{yz};

2.根据权利要求1所述的数字预失真处理方法，其特征在于，步骤（1）所述执行时间对齐，具体为：将功放输入信号z(n)和功放输出信号y(n)进行延时相关运算，最大的相关运算值对应的时延即为功放输入信号和输出信号的时延，按照时延将功放输入和输出信号在时间上对齐。

3.根据权利要求1所述的数字预失真处理方法，其特征在于，步骤（2）所述并行处理器计算功放输出信号y(n)的自相关矩阵R_yy的元素，具体为：

设R_yy(p,q)为R_yy的第p行，第q列的元素，则

R_{yy} (p, q) = Σ_{n = 1}^{N} y * (n + l_{p}) {| y (n + l_{p}) |}^{k_{p}} * y (n + l_{q}) {| y (n + l_{q}) |}^{k_{q}}

4.根据权利要求1所述的数字预失真处理方法，其特征在于，所述互相关矩阵R_yz的元素由下式计算：

设R_yz(p)为R_yz的第p行的元素，则

R_{yz} (p) = Σ_{n = 1}^{N} y * (n + l_{p}) {| y (n + l_{p}) |}^{k_{p}} * z (n)

5.根据权利要求3所述的数字预失真处理方法，其特征在于，步骤（3）所述生成自相关矩阵R_yy，具体为根据下列方法生成自相关矩阵R_yy：

（3-1）令R_yy(p′+K,q′+K)=R_yy(p′,q′)，

其中p′=1,…,(L-1)*K，q′=1,…,(L-1)*K；

（3-2）令

R_{yy} (p, q) = R_{yy}^{*} (q, p),

其中p=1,2,…,L*K，对于第p行，q=p+1,p+2,…,L*K；

表示R_yy(q,p)的共轭复数。

6.根据权利要求1所述的数字预失真处理方法，其特征在于，步骤（4）利用预失真系数进行预失真处理，具体为：

按照下式对数字信号x（n）进行处理：