DE10303933B4 - Halbleiterbauelement mit verringerter anschlussbedingter parasitärer Induktivität und/oder Kapazität - Google Patents
Halbleiterbauelement mit verringerter anschlussbedingter parasitärer Induktivität und/oder Kapazität Download PDFInfo
- Publication number
- DE10303933B4 DE10303933B4 DE10303933A DE10303933A DE10303933B4 DE 10303933 B4 DE10303933 B4 DE 10303933B4 DE 10303933 A DE10303933 A DE 10303933A DE 10303933 A DE10303933 A DE 10303933A DE 10303933 B4 DE10303933 B4 DE 10303933B4
- Authority
- DE
- Germany
- Prior art keywords
- housing
- legs
- contact surface
- mounting plate
- connecting legs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/40247—Connecting the strap to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4801—Structure
- H01L2224/48011—Length
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/2076—Diameter ranges equal to or larger than 100 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
Halbleiterbauelement,
das folgende Merkmale aufweist:
– einen Halbleiterchip (10) mit einer Vorder- und einer Rückseite (11, 12) sowie einer ersten Kontaktfläche an der Rückseite (12) und wenigstens einer zweiten Kontaktfläche (13, 14) an der Vorderseite (11),
– eine Montageplatte (30), auf die die Rückseite des Halbleiterchips (10) aufgebracht ist und mit der die erste Kontaktfläche elektrisch leitend verbunden ist,
– ein Gehäuse (20), bei dem eine dem Halbleiterchip (10) abgewandte Seit (32) der Montageplatte (30) freiliegt, und aus dem Gehäuse (20) heraus ragende Anschlussbeine (31, 41–45, 51, 52), wobei wenigstens eines der Anschlussbeine (31) Teil der Montageplatte (30) ist und wobei wenigstens eine zweite Kontaktfläche (14) elektrisch leitend an wenigstens zwei mit der Montageplatte (30) nicht verbundene erste Anschlussbeine (41-43) angeschlossen ist, die in dem Gehäuse (20) miteinander verbunden sind,
dadurch gekennzeichnet, dass
die wenigstens eine zweite Kontaktfläche (14) elektrisch leitend an wenigstens ein weiteres...
– einen Halbleiterchip (10) mit einer Vorder- und einer Rückseite (11, 12) sowie einer ersten Kontaktfläche an der Rückseite (12) und wenigstens einer zweiten Kontaktfläche (13, 14) an der Vorderseite (11),
– eine Montageplatte (30), auf die die Rückseite des Halbleiterchips (10) aufgebracht ist und mit der die erste Kontaktfläche elektrisch leitend verbunden ist,
– ein Gehäuse (20), bei dem eine dem Halbleiterchip (10) abgewandte Seit (32) der Montageplatte (30) freiliegt, und aus dem Gehäuse (20) heraus ragende Anschlussbeine (31, 41–45, 51, 52), wobei wenigstens eines der Anschlussbeine (31) Teil der Montageplatte (30) ist und wobei wenigstens eine zweite Kontaktfläche (14) elektrisch leitend an wenigstens zwei mit der Montageplatte (30) nicht verbundene erste Anschlussbeine (41-43) angeschlossen ist, die in dem Gehäuse (20) miteinander verbunden sind,
dadurch gekennzeichnet, dass
die wenigstens eine zweite Kontaktfläche (14) elektrisch leitend an wenigstens ein weiteres...
Description
- Die vorliegende Erfindung betrifft ein Halbleiterbauelement gemäß der Merkmale des Oberbegriffs des Anspruchs 1.
- Derartige Bauelemente sind beispielsweise in Application Note, V 1.0, May 2002, APPS071E, "OptiMOS® PowerBondTM", der Infineon Technologies AG, München, beschrieben.
- Bekannte Leistungsgehäuse, bei denen die Montageplatte üblicherweise aus einem gut wärmeleitenden Material, wie beispielsweise Kupfer besteht, und bei denen die Montageplatte an der Rückseite freiliegt, um insbesondere in Verbindung mit einem Kühlkörper eine gute Wärmeabfuhr zu ermöglichen, umfassen üblicherweise drei oder fünf aus dem Gehäuse heraus ragende Anschlussbeine. Bei Verpackung eines Leistungstransitorchips in einem Gehäuse mit drei Anschlussbeinen werden dabei die Lastanschlüsse, nämlich Drain und Source bei einem MOSFET, und der Steueranschluss, nämlich das Gate bei einem MOSFET, an je eines der Anschlussbeine angeschlossen, wobei einer der Lastanschlüsse, üblicherweise der Drain-Anschluss bei einem MOSFET, bereits durch Aufbringen des Halbleiterkörpers auf die Montageplatte (Leadframe) an eines der Anschlussbeine angeschlossen ist und die Kontaktierung der anderen beiden Anschlüsse mittels Bonddrähten erfolgt.
- Bei Verpackung eines Leistungstransistorchips in einem Standardgehäuse mit fünf Anschlussbeinen beispielsweise einem Gehäuse des Typs TO 252-5 ist es bekannt, Drain und Gate an je ein Anschlussbein anzuschließen und Source an zwei Anschlussbeine anzuschließen, wobei das verbleibende Anschlussbein nicht kontaktiert wird.
- Neben der Verpackung eines Leistungsbauelementchips in einem Leistungsgehäuse mit an der Rückseite freiliegendem Leadframe ist es auch bekannt, Leistungsbauelementchips in einem soge nannten Logikgehäuse zu verpacken. Derartige Logikgehäuse zeichnen sich dadurch aus, dass der Halbleiterchip und die Montageplatte vollständig von dem Gehäuse umgeben sind. Die Motivation für eine Integration von Leistungsbauelementen in Logikgehäusen liegt zum Einen in den niedrigeren Kosten für ein Logikgehäuse, die aus der Verwendung einer dünneren, weniger gut wärmeleitenden Montageplatte resultieren, und zum Anderen in dem Wunsch, für bestimmte Anwendungen auch eine Auswerte- oder Ansteuerlogik in dem Gehäuse zu integrieren, die weitere Anschlussbeine erfordert, die bei solchen Gehäusen zur Verfügung stehen.
- Probleme bei der Integration von Leistungsbauelementchips in einem Logikgehäuse bestehen wegen der gegenüber Leistungsgehäusen verschlechterten Wärmeabfuhr. Zur Lösung diese Problems ist in der
US 6,242,800 B1 , die einen in einem Gehäuse integrierten MOSFET beschreibt, vorgeschlagen, mehrere mit der Montageplatte verbundene Anschlussbeine aus dem Gehäuse heraus zu führen, um eine verbesserte Wärmeabfuhr durch die größere Anzahl von Anschlussbeinen zu erreichen. Der Gate-Anschluss des MOSFET ist dabei an ein Anschlussbein und der Source-Anschluss mittels mehrerer Bonddrähte an ein weiteres Anschlussbein angeschlossen. - Die
US 6,066,890 A beschreibt ebenfalls ein in einem Logikgehäuse integriertes Leistungshalbleiterbauelement, bei dem mehrere mit einer Montageplatte verbundene Anschlussbeine und zwei mittels Bonddrähten an weitere Anschlüsse angeschlossene Anschlussbeine aus dem Gehäuse heraus ragen. - Die
US 6,307,272 B1 beschreibt einen Leistungs-MOSFET mit einem Halbleiterchip, dessen den Drain-Anschluss bildende Rückseite auf eine Montageplatte aufgebracht ist. An der Vorderseite des Halbleiterchips sind Anschlusskontakte für den Source-Anschluss und Gate-Anschluss des Bauelements vorhanden. Der Source-Anschlusskontakt ist dabei über mehrere Bonddrähte an zwei Anschlussbeine angeschlossen, die aus einem den Halbleiterchip umgebenden Gehäuse herausragen und die innerhalb des Gehäuses über ein Verbindungsstück miteinander verbunden sind. - Die WO 98/21751 A2 beschreibt ebenfalls einen Leistungs-MOSFET mit einem Halbleiterchip dessen den Drain-Anschluss bildende Rückseite auf einen Leadframe aufgebracht ist. Im Bereich der Vorderseite des Halbleiterchips sind zwei Anschlusskontakte für den Source-Anschluss des Bauelements vorhanden, wobei diese Anschlusskontakte an voneinander getrennte Anschlussbeine angeschlossen sind, die jeweils aus einem den Halbleiterchip umgebenden Gehäuse herausragen. Zwischen diesen Anschlussbeinen liegt ein an den Leadframe angeschlossenes Anschlussbein.
- Ziel der vorliegenden Erfindung ist es, ein Halbleiterbauelement zur Verfügung zu stellen, bei dem eine durch Anschlussbeine des Gehäuses bedingte parasitäre Kapazität reduziert ist und bei dem zudem ein niederohmiger Anschluss des Bauelements über die Anschlussbeine möglich ist.
- Dieses Ziel wird durch ein Halbleiterbauelement gemäß der Merkmale des Anspruchs 1 gelöst.
- Vorteilhafte Ausgestaltungen der Erfindung sind jeweils Gegenstand der Unteransprüche.
- Das erfindungsgemäße Halbleiterbauelement umfasst einen Halbleiterchip mit einer Vorder- und einer Rückseite sowie einer ersten Kontaktfläche an der Rückseite und wenigstens einer zweiten Kontaktfläche an der Vorderseite, eine Montageplatte, auf die die Rückseite des Halbleiterchips aufgebracht ist und mit der die erste Kontaktfläche elektrisch leitend verbunden ist, und ein Gehäuse, bei dem eine dem Halbleiterchip abgewandte Seite der Montageplatte freiliegt. Das Bauelement umfasst weiterhin aus dem Gehäuse heraus ragende Anschlussbeine wobei wenigstens eines der Anschlussbeine Teil der Montageplatte ist. Die wenigstens eine zweite Kontaktfläche ist dabei elektrisch leitend an wenigstens zwei erste mit der Montageplatte nicht verbundene Anschlussbeine angeschlossen, die in dem Gehäuse miteinander verbunden sind.
- Zur Verringerung einer gehäusebedingten Kapazität zwischen dem über die erste Kontaktfläche kontaktierten Anschluss des Bauelements und dem über die zweite Kontaktfläche kontaktierten Anschluss des Bauelements ist vorgesehen, die wenigstens eine zweite Kontaktfläche elektrisch leitend derart an wenigstens ein weiteres Anschlussbein anzuschließen, dass zwischen den beiden in dem Gehäuse miteinander verbundenen ersten Anschlussbeinen und dem weiteren Anschlussbein das an der Montageplatte befestigte Anschlussbein angeordnet ist.
- Die Verbindung der ersten Anschlussbeine in dem Gehäuse erfolgt vorzugsweise dadurch, dass die beiden Anschlussbeine einstückig ausgebildet sind, wobei eine die beiden Anschlussbeine verbindende Brücke in dem Gehäuse liegt.
- Eine Brücke, die die beiden durch eine Kontaktfläche kontaktierten Anschlussbeine verbindet, bietet eine vergrößerte Anschlussfläche, wodurch mehr Bonddrähte zwischen der zweiten Kontaktfläche und den Anschlussbeinen verbondet werden können als bei herkömmlichen Gehäusen, bei denen die zur Verfügung stehende Kontaktfläche an den Anschlussbeinen einen limitierenden Faktor darstellt. Die Erhöhung der Anzahl der parallel geschalteten Bonddrähte verringert den durch die Bonddrähte hervorgerufenen Anteil der parasitären Induktivität und erhöht die Stromtragfähigkeit des Bauelementes. Darüber hinaus sinkt der durch die Anschlussbeine hervorgerufene Anteil der parasitären Induktivität mit steigender Anzahl der an eine Kontaktfläche angeschlossenen Anschlussbeine.
- Neben Bonddrähten kann die zweite Kontaktfläche auch mittels eines Kontaktbügels an die wenigstens zwei Anschlussbeine angeschlossen sein, wobei die direkte Verbindung der Anschlussbeine in dem Gehäuse einen großflächigen Kontakt zwischen dem Kontaktbügel und den Anschlussbeinen ermöglicht, was sich positiv auf die Verringerung der parasitären Induktivität auswirkt.
- Vorzugsweise ist in dem Halbleiterchip ein Leistungstransistor integriert ist, dessen einer Lastanschluss über die erste Kontaktfläche, dessen anderer Lastanschluss über die zweite Kontaktfläche und dessen Steueranschluss über die dritte Kon taktfläche kontaktierbar ist. Bei einer weiteren Ausführungsform ist vorgesehen, dass in dem Halbleiterchip eine Leistungsdiode integriert ist, deren einer Lastanschluss über die erste Kontaktfläche und deren anderer Lastanschluss über die zweite Kontaktfläche kontaktierbar ist.
- Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. In den Figuren zeigt
-
1 ein Halbleiterbauelement in Draufsicht (1A ) und im Querschnitt entlang der in1A dargestellten Schnittebenen A-A, B-B (1B ,1C ), -
2 ein Halbleiterbauelement in Draufsicht, -
3 ein Halbleiterbauelement in Draufsicht, -
4 ein erstes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements, -
5 ein zweites Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements, -
6 ein Halbleiterbauelement. - In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
-
1 zeigt ein Halbleiterbauelement, wobei1A eine Draufsicht auf das Halbleiterbauelement und die1B und1C Querschnitte durch das Halbleiterbauelement in den in1A eingezeichneten Schnittebenen A-A und B-B zeigen. - Das Halbleiterbauelement umfasst einen Halbleiterchip
10 mit einer Vorderseite11 und einer Rückseite12 sowie einer ersten Kontaktfläche an der Rückseite12 des Halbleiterkörpers10 und wenigstens einer zweiten Kontaktfläche13 ,14 an der Vorderseite11 , wobei das Bauelement gemäß1 zwei solcher Kontaktflächen an der Vorderseite11 , nämlich eine zweite Kontaktfläche14 und eine dritte Kontaktfläche13 aufweist. Der Halbleiterchip10 gemäß1 ist beispielhaft als Leistungs-MOSFET-Chip ausgebildet, wobei ein Drain-Anschluss des MOSFET über die Rückseite12 , der Source-Anschluss des MOSFET über die zweite Kontaktfläche14 und der Gate-Anschluss über die dritte Kontaktfläche13 kontaktierbar ist. - Der Halbleiterchip
10 ist derart auf eine Montageplatte30 (Leadframe) aufgebracht, dass die nicht näher dargestellte erste Kontaktfläche an der Rückseite12 elektrisch leitend mit der Montageplatte30 verbunden ist. Hierzu ist der Halbleiterchip10 beispielsweise auf die Montageplatte30 aufgelötet. - Das Bauelement umfasst weiterhin ein Gehäuse
20 , das in den Figuren strichpunktiert dargestellt ist und welches den Halbleiterchip10 und die den Halbleiterchip10 tragende Montageplatte30 derart umgibt, dass eine dem Halbleiterchip10 abgewandte Seite32 der Montagefläche30 an dem Gehäuse20 frei liegt, um die Montageplatte in nicht näher dargestellter Weise beispielsweise auf einen Kühlkörper bringen und zu können dadurch eine gute Wärmeabfuhr zu gewährleisten. Die Montageplatte30 besteht vorzugsweise aus einem gut Wärme leitenden Material, beispielsweise Kupfer. - Aus dem Gehäuse
20 ragen mehrere Anschlussbeine31 ,41 ,42 ,51 heraus, wobei in dem Beispiel ein erstes Anschlussbein31 integraler Bestandteil der Montageplatte30 ist. Dieses Anschlussbein31 ermöglicht eine externe Kontaktierung des Drain-Anschlusses des in dem Chip10 integrierten MOSFET. - Die übrigen Anschlussbeine
41 ,42 ,51 sind nicht mit der Montageplatte30 bzw. dem sich an die Montageplatte30 anschließenden Anschlussbein31 verbunden und dienen zur Kontaktierung der Kontaktflächen13 ,14 an der Vorderseite11 des Halbleiterchips10 . Die Gate-Kontaktfläche13 ist dabei mittels eines Bonddrahtes64 an das Anschlussbein51 gebondet. Die Source-Kontaktfläche14 ist mittels dreier Bonddrähte61 ,62 ,63 an zwei Anschlussbeine41 ,42 gebondet, wobei diese Anschlussbeine41 ,42 in dem Gehäuse20 direkt miteinander verbunden sind. Die beiden Anschlussbeine41 ,42 sind in dem Ausführungsbeispiel als Schenkel einer in Draufsicht U-förmigen Anordnung ausgebildet, wobei die beiden Anschlussbeine41 ,42 in dem Gehäuse20 durch eine Brücke47 , die ebenfalls integraler Bestandteil der U-förmigen Anordnung ist, miteinander verbunden sind. Die Brücke47 zwischen den beiden Anschlussbeinen41 ,42 bietet in dem Gehäuse20 eine vergrößerte Anschlussfläche für Bonddrähte, so dass in dem Gehäuse20 der Raum zwischen den beiden Anschlussbeinen41 ,42 für die Kontaktierung mit Bonddrähten61 ,62 ,63 genutzt werden kann. Hierdurch können mehr Bonddrähte vorgesehen werden, wodurch sich der durch die Bonddrähte hervorgerufene Anteil an der Gesamtinduktivität reduziert. Die Verwendung von zwei Anschlussbeinen41 ,42 reduziert darüber hinaus die durch die Anschlussbeine hervor gerufene Induktivität gegenüber einem Bauelement mit lediglich einem Anschlussbein für den Source-Anschluss. - Die Herstellung des Gehäuses
20 erfolgt in herkömmlicher Weise dadurch, dass die Anordnung mit der Montageplatte20 , dem Halbleiterchip10 und den Anschlussbeinen41 ,42 ,51 nach dem Bonden der Anschlussbeine an die Kontaktflächen13 ,14 in einer geeigneten Form mit der Gehäusemasse umspritzt wird. -
2 zeigt ein Halbleiterbauelement mit einem in dem Halbleiterchip10 integrierten Leistungs-MOSFET, wobei sich dieses von dem in1 dargestellten dadurch unterscheidet, dass neben der Source-Kontaktfläche14 auch die Gate-Kontaktfläche13 an zwei Anschlussbeine51 ,52 angeschlossen ist, die in dem Gehäuse20 mittels einer Brücke57 miteinander verbunden sind. Hierdurch wird neben einer Reduktion der parasitären Induktivität im Bereich des Source-Anschlusses auch eine Reduktion der parasitären Induktivität im Bereich des Gate-Anschlusses erreicht. - Die Vorteile eines derartigen Halbleiterbauelementes gemäß
1 und2 gegenüber einem herkömmlichen Halbleiterbauelement werden anhand der nachfolgenden Tabelle deutlich. - Die erste Spalte dieser Tabelle gibt für ein als Leistungs-MOSFET ausgebildetes Halbleiterbauelement die Anzahl der Source-Anschlussbeine wieder, wobei angenommen ist, dass die Anschlussbeine aus einer Kupfer-Eisen-Legierung bestehen, deren spezifischer Widerstand 0,0192 mΩmm beträgt. Den Ergebnissen in Zeile 2 liegt dabei ein insgesamt drei Anschluss beine umfassendes Gehäuse zugrunde, von denen eines für die Source-Kontaktierung zur Verfügung steht, während den Ergebnissen in den Zeilen 3 und 4 ein Gehäuse mit fünf Anschlussbeinen zugrunde liegt, von denen jeweils zwei für die Source-Kontaktierung verwendet werden. Für die Ergebnisse in Zeile 4 sind diese beiden Anschlussbeine miteinander verbunden. Bei dem dreibeinigen Gehäuse beträgt die Breite der Anschlussbeine jeweils 0,8mm und deren Querschnitt (Größe) jeweils 0,4mm2, während bei dem fünfbeinigen Gehäuse die Breite der Anschlussbeine jeweils 0,6mm und der Querschnitt (die Größe) jeweils 0,3mm2 beträgt. Die zweite Spalte gibt die Anzahl der Bonddrähte wieder, die aus Aluminium mit einem spezifischen Widerstand von 0,0287 mΩmm bestehen, deren Länge 4 mm beträgt und deren Querschnitt 125 μm2 beträgt. Die dritte Spalte gibt die durch die Bonddrähte hervorgerufene Induktivität, die vierte Spalte gibt die durch die Anschlussbeine hervorgerufene Induktivität und die fünfte Spalte gibt die Gesamtinduktivität wieder.
- Die dargestellte Tabelle zeigt, dass die Bonddrahtinduktivität mit steigender Anzahl der Bonddrähte zunimmt, wobei für die Ergebnisse in Zeile 2 ein Bonddraht, für die Ergebnisse in Zeile 3 zwei Bonddrähte und für die Ergebnisse in Zeile 4 drei Bonddrähte angenommen wurden. Entsprechend nimmt die Anschlussbeininduktivität ebenfalls mit zunehmender Anzahl der Anschlussbeine ab, wobei die Verbindung der Anschlussbeine mittels einer Brücke in dem Gehäuse keinen Einfluss auf die Anschlussbeininduktivität besitzt. Allerdings erhöht diese Brücke die zur Verfügung stehende Anschlussfläche für Bonddrähte, so dass hierdurch mehr Bonddrähte an die Anschlussbeine als bei herkömmlichen Bauelementen anschließbar sind, wodurch sich die Gesamtinduktivität verringert.
-
3 zeigt ein weiteres Bauelement das sich von den in den1 und2 dargestellten Beispielen dadurch unterscheidet, dass die beiden in dem Gehäuse20 mittels einer Brücke47 miteinander verbundenen Anschlussbeine41 ,42 durch einen Kontaktbügel60 , anstelle von Bonddrähten (Bezugszeichen61 -63 in den1 und2 ), an die zweite Kontaktfläche14 an der Vorderseite11 des Halbleiterchips10 angeschlossen sind. Die Brücke47 zwischen den Anschlussbeinen41 ,42 erlaubt die Realisierung eines großflächigen Anschlusskontaktes zwischen den Anschlussbeinen41 ,42 und dem Kontaktbügel60 , was sich positiv im Hinblick auf eine Verringerung der parasitären Induktivität auswirkt. - In den
1 bis3 ist die zweite Kontaktfläche14 , über die der Source-Anschluss des MOSFET kontaktierbar ist, an zwei aus dem Gehäuse heraus ragende Anschlussbeine41 ,42 angeschlossen, die in dem Gehäuse miteinander verbunden sind. Selbstverständlich kann diese Kontaktfläche14 an beliebig mehr als zwei Anschlussbeine angeschlossen sein, wie beispielsweise in der noch zu erläuternden4 ist. -
4 zeigt ein erstes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes, das sich von dem in1 dargestellten dadurch unterscheidet, dass die zweite Kontaktfläche neben den Anschlussbeinen41 ,42 , die über die Brücke47 in dem Gehäuse20 miteinander verbunden sind, an ein weiteres aus dem Gehäuse heraus ragendes Anschlussbein44 mittels eines Bonddrahtes66 angeschlossen ist. Die miteinander verbundenen Anschlussbeine41 ,42 , das weitere Anschlussbein44 und das mit der Montageplatte30 verbundene Anschlussbein31 sind dabei räumlich derart angeordnet, dass das mit der Montageplatte30 verbundene Anschlussbein31 zwischen dem weiteren Anschlussbein44 und dem Doppelanschlussbein41 ,42 liegt. Durch diese Anordnung des Anschlussbeins31 für die erste Kontaktfläche, bzw. den Drain-Anschluss bei Verwendung eines MOSFET-Chips, zwischen Anschlussbeinen für die erste Kontaktfläche, bzw. den Source-Anschluss eines MOS-FET, reduziert sich eine durch das Gehäuse hervorgerufene Kapazität zwischen diesen Anschlüssen. -
5 zeigt eine Abwandlung des in4 dargestellten Halbleiterbauelementes, wobei die zweite Kontaktfläche14 mittels Bonddrähten61 –63 an drei Anschlussbeine41 ,42 ,43 angeschlossen ist, die mittels Brücken47 ,48 in dem Gehäuse20 miteinander verbunden sind. Die zweite Kontaktfläche14 ist an zwei weitere Anschlussbeine44 ,45 angeschlossen, die mittels einer Brücke49 in dem Gehäuse20 miteinander verbunden sind. Das mit der Montageplatte20 verbundene Anschlussbein31 liegt dabei zwischen den drei Anschlussbeinen41 ,42 ,43 und den beiden weiteren Anschlussbeinen44 ,45 . Die beiden weiteren Anschlussbeine44 ,45 sind in dem Beispiel mittels zwei Bonddrähten66 ,67 kontaktiert. Es sei darauf hingewiesen, dass die Kontaktierung der Anschlussbeine41 –43 und44 ,45 mittels der dargestellten Bonddrähte61 –63 ,66 ,67 oder auch mittels Kontaktbügeln erfolgen kann, wobei die Verwendung von Kontaktbügeln neben einer Verringerung der parasitären Induktivität auch eine Erhöhung der Stromtragfähigkeit mit sich bringt. - Die Reduktion der gehäusebedingten Kapazität durch Anordnen des mit einem der Lastanschlüsse des Halbleiterbauelements verbundenen Anschlussbeins
31 zwischen Anschlussbeinen41 ,44 , die an den anderen Lastanschluss des Halbleiterbauelements angeschlossen sind, erfordert nicht, dass Anschlussbeine vorhanden sind, die in dem Gehäuse miteinander verbunden sind, wie in6 dargestellt ist. Bei dem in6 dargestellten Halbleiterbauelement ist die Source-Kontaktfläche14 mittels eines Bonddrahtes61 an ein aus dem Gehäuse herausragendes Anschlussbein41 angeschlossen, und über einen weiteren Bonddraht66 an ein weiteres Anschlussbeine44 angeschlossen, wobei das mit der Montageplatte30 verbundene Anschlussbein31 zwischen dem Anschlussbein41 und dem weiteren Anschlussbein44 liegt. - Wenngleich die Erfindung stellenweise unter Bezugnahme auf einen Leistungs-MOSFET beschrieben wurde, sei darauf hinge wiesen, dass die Erfindung selbstverständlich nicht auf solche Bauelemente beschränkt ist. Anstelle von MOSFET können selbstverständlich auch IGBT oder Bipolartransistoren in dem Halbleiterchip integriert sein. Des Weiteren ist die Erfindung auch auf Leistungsdioden anwendbar, wobei bei der Verwendung von vertikalen Leistungsdioden, die Anschlussbeine, die in den
1 bis6 für die Gate-Kontaktfläche13 verwendet wurden, zusätzlich zum Anschließen des sich an der Vorderseite des Halbleiterchips befindenden Diodenanschlusses verwendet werden können. -
- 10
- Halbleiterchip
- 11
- Vorderseite des Halbleiterchips
- 12
- Rückseite des Halbleiterchips
- 13, 14
- Kontaktflächen
- 20
- Gehäuse
- 30
- Montageplatte
- 31
- Anschlussbein
- 32
- dem Halbleiterchip angewandte Seite der Monta
- geplatte
- 41–43
- Anschlussbeine
- 44, 45
- Anschlussbeine
- 47, 48, 49
- Verbindungsbrücken
- 51, 52
- Anschlussbeine
- 57
- Verbindungsbrücke
- 60
- Kontaktbügel
- 61–67
- Bonddrähte
Claims (7)
- Halbleiterbauelement, das folgende Merkmale aufweist: – einen Halbleiterchip (
10 ) mit einer Vorder- und einer Rückseite (11 ,12 ) sowie einer ersten Kontaktfläche an der Rückseite (12 ) und wenigstens einer zweiten Kontaktfläche (13 ,14 ) an der Vorderseite (11 ), – eine Montageplatte (30 ), auf die die Rückseite des Halbleiterchips (10 ) aufgebracht ist und mit der die erste Kontaktfläche elektrisch leitend verbunden ist, – ein Gehäuse (20 ), bei dem eine dem Halbleiterchip (10 ) abgewandte Seit (32 ) der Montageplatte (30 ) freiliegt, und aus dem Gehäuse (20 ) heraus ragende Anschlussbeine (31 ,41 –45 ,51 ,52 ), wobei wenigstens eines der Anschlussbeine (31 ) Teil der Montageplatte (30 ) ist und wobei wenigstens eine zweite Kontaktfläche (14 ) elektrisch leitend an wenigstens zwei mit der Montageplatte (30 ) nicht verbundene erste Anschlussbeine (41 -43 ) angeschlossen ist, die in dem Gehäuse (20 ) miteinander verbunden sind, dadurch gekennzeichnet, dass die wenigstens eine zweite Kontaktfläche (14 ) elektrisch leitend an wenigstens ein weiteres Anschlussbein (44 ,45 ) angeschlossen ist, wobei zwischen den beiden in dem Gehäuse (20 ) miteinander verbundenen ersten Anschlussbeinen (41 –43 ) und dem weiteren Anschlussbein (44 ,45 ) das an der Montageplatte (30 ) befestigte Anschlussbein (31 ) angeordnet ist. - Halbleiterbauelement nach Anspruch 1, bei dem die wenigstens zwei erste Anschlussbeine (
41 –43 ), an die die wenigstens eine zweite Kontaktfläche (14 ) angeschlossen ist, einstückig ausgebildet und in dem Gehäuse (20 ) mittels einer Brücke (47 ,48 ) miteinander verbunden sind. - Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die wenigstens eine zweite Kontaktfläche (
14 ) mittels wenigstens eines Bonddrahtes (61 –63 ) an die miteinander verbundenen Anschlussbeine (41 –43 ) angeschlossen ist. - Halbleiterbauelement nach Anspruch 3, bei dem die Anzahl der Bonddrähte (
61 –63 ) größer ist als die Anzahl der Anschlussbeine (41 –42 ). - Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die wenigstens eine zweite Kontaktfläche (
14 ) mittels eines Kontaktbügels an die miteinander verbundenen Anschlussbeine (41 –43 ) angeschlossen ist. - Halbleiterbauelement nach einem der vorangehenden Ansprüche, das eine zweite Kontaktfläche (
14 ) und eine dritte Kontaktfläche (13 ) aufweist, wobei die dritte Kontaktfläche an wenigstens zwei aus dem Gehäuse heraus ragende Anschlussbeine (51 ) angeschlossen ist die in dem Gehäuse (20 ) miteinander verbunden sind. - Halbleiterbauelement nach einem der Ansprüche 1 bis 6, bei dem das Gehäuse (
20 ) ein Gehäuse des Typs TO252 oder des Typs TO263 ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10303933A DE10303933B4 (de) | 2003-01-31 | 2003-01-31 | Halbleiterbauelement mit verringerter anschlussbedingter parasitärer Induktivität und/oder Kapazität |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10303933A DE10303933B4 (de) | 2003-01-31 | 2003-01-31 | Halbleiterbauelement mit verringerter anschlussbedingter parasitärer Induktivität und/oder Kapazität |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10303933A1 DE10303933A1 (de) | 2004-08-19 |
DE10303933B4 true DE10303933B4 (de) | 2005-08-04 |
Family
ID=32730660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10303933A Expired - Fee Related DE10303933B4 (de) | 2003-01-31 | 2003-01-31 | Halbleiterbauelement mit verringerter anschlussbedingter parasitärer Induktivität und/oder Kapazität |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10303933B4 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005018941B4 (de) | 2005-04-22 | 2010-07-08 | Infineon Technologies Ag | Halbleiterbauteil in einem Standardgehäuse und Verfahren zur Herstellung desselben |
US8253225B2 (en) | 2008-02-22 | 2012-08-28 | Infineon Technologies Ag | Device including semiconductor chip and leads coupled to the semiconductor chip and manufacturing thereof |
DE102012019391A1 (de) * | 2012-10-02 | 2014-04-03 | Infineon Technologies Ag | Leitungshalbleitergehäuse mit redundanter Funktionalität |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998021751A2 (de) * | 1996-11-11 | 1998-05-22 | Siemens Aktiengesellschaft | Optimierung der leistungsverbindung zwischen chip und leiterrahmen für leistungsschalter |
US6066890A (en) * | 1995-11-13 | 2000-05-23 | Siliconix Incorporated | Separate circuit devices in an intra-package configuration and assembly techniques |
DE19960013A1 (de) * | 1998-12-15 | 2000-06-29 | Int Rectifier Corp | Gehäuse für Hochstrom-Bauleiterteile |
US6242800B1 (en) * | 1997-03-12 | 2001-06-05 | International Rectifier Corp. | Heat dissipating device package |
US6307272B1 (en) * | 1998-05-27 | 2001-10-23 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
EP1271648A1 (de) * | 2001-06-22 | 2003-01-02 | Siliconx (Taiwan) Ltd | Leistungshalbleiteranordnung und Verfahren zu Ihrer Herstellung |
-
2003
- 2003-01-31 DE DE10303933A patent/DE10303933B4/de not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6066890A (en) * | 1995-11-13 | 2000-05-23 | Siliconix Incorporated | Separate circuit devices in an intra-package configuration and assembly techniques |
WO1998021751A2 (de) * | 1996-11-11 | 1998-05-22 | Siemens Aktiengesellschaft | Optimierung der leistungsverbindung zwischen chip und leiterrahmen für leistungsschalter |
US6242800B1 (en) * | 1997-03-12 | 2001-06-05 | International Rectifier Corp. | Heat dissipating device package |
US6307272B1 (en) * | 1998-05-27 | 2001-10-23 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
DE19960013A1 (de) * | 1998-12-15 | 2000-06-29 | Int Rectifier Corp | Gehäuse für Hochstrom-Bauleiterteile |
EP1271648A1 (de) * | 2001-06-22 | 2003-01-02 | Siliconx (Taiwan) Ltd | Leistungshalbleiteranordnung und Verfahren zu Ihrer Herstellung |
Also Published As
Publication number | Publication date |
---|---|
DE10303933A1 (de) | 2004-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006008632B4 (de) | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE102005039478B4 (de) | Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben | |
DE10310809B4 (de) | Leistungshalbleitereinrichtung | |
DE102005057401B4 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
DE102005039165B4 (de) | Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung | |
DE102014118836B4 (de) | Halbleiter-packaging-anordnung und halbleiter-package | |
DE102007016061B4 (de) | Modul mit Halbleiterchip und Verfahren | |
DE112008001657T5 (de) | Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung | |
DE102015122259B4 (de) | Halbleitervorrichtungen mit einer porösen Isolationsschicht | |
DE112006002488T5 (de) | Halbleiter-Baueinheit | |
DE102019130778A1 (de) | Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist | |
DE102008046095A1 (de) | Vereinzelter Halbleiterbaustein | |
DE102020106492A1 (de) | Chip -package, verfahren zum bilden eines chip -packages, halbleitervorrichtung, halbleiteranordnung, dreiphasensystem, verfahren zum bilden einer halbleitervorrichtung und verfahren zum bilden einer halbleiteranordnung | |
DE10303463B4 (de) | Halbleiterbauelement mit wenigstens zwei in einem Gehäuse integrierten und durch einen gemeinsamen Kontaktbügel kontaktierten Chips | |
DE19942770A1 (de) | Leistungshalbleiter-Modul | |
DE102020109692A1 (de) | Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips | |
DE102014019946B3 (de) | Hybridhalbleiterpackage und verfahren zur herstellung eines hybridhalbleiterpackage | |
DE10303933B4 (de) | Halbleiterbauelement mit verringerter anschlussbedingter parasitärer Induktivität und/oder Kapazität | |
DE19902462B4 (de) | Halbleiterbauelement mit Chip-on-Chip-Aufbau | |
DE102004047306B4 (de) | Leistungs-Halbleiterbauteil mit mehreren Bauteilkomponenten | |
DE102017207564A1 (de) | Halbleitermodul | |
DE112018005048T5 (de) | Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist | |
DE102005011159B4 (de) | Halbleiterbauteil mit oberflächenmontierbaren Außenkontaktflächen und Verfahren zur Herstellung desselben | |
DE112021002694T5 (de) | Halbleiterbauteil und verfahren zur herstellung des halbleiterbauteils | |
DE112021002959T5 (de) | Montagestruktur für halbleitermodule |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |