DE10297094T5

DE10297094T5 - Aktiver Strom/Erde ESD Trigger

Info

Publication number: DE10297094T5
Application number: DE10297094T
Authority: DE
Inventors: Ronald Brett Hulfachor; Jay Robert Chapin
Original assignee: Fairchild Semiconductor Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 2001-08-02
Filing date: 2002-07-29
Publication date: 2004-08-05
Also published as: WO2003015232A1; JP4037363B2; US7079369B2; JP2004538745A; TW573347B; US20030026054A1

Abstract

ESD Schutzschaltung, angeschlossen zwischen einer Stromschiene und einer Erde, wobei ein Triggerschaltungausgebeknoten ein ESD Schutzbauteil ansteuert, das die ESD Spannung begrenzt und wobei die ESD Spannung zwischen der Strom- und der Erdungsschiene auftritt, wobei die Triggerschaltung folgendes aufweist:
Ein aktives Bauteil mit einem Kontrollknoten, wobei ein erster Knoten an die Vcc Schiene angeschlossen ist, und den Triggerschaltungsausgabeknoten.
Schaltmittel zur Steuerung der Spannung über das aktive Bauteil, zwischen dem Kontrollknoten und Vcc, und zur Steuerung eines ersten Stroms, wobei, wenn die ESD Spannung positiv wird, das aktive Bauteil anschaltet und den ersten Strom an den Triggerschaltungsausgabeknoten liefert und, wenn die ESD Spannung abzufallen beginnt, der erste Strom abgeschaltet wird.

Description

Vorliegende Erfindung betrifft Schaltungen zum Schutz vor elektrostatischen Entladungen (ESD) für integrierte Schaltungen und im speziellen eine Triggerschaltung für eine Halbleiter ESD MOS Schutzvorrichtung.
Im Zuge in dem integrierte Schaltungen (ICs), vorzugsweise CMOS Schaltungen, auf eine Größe im Mikrometer Bereich, mit immer dünneren Oxid Layern, flacheren Sperrschichten, immer leichter dotierten Strukturen und silizidbeschichteten Diffusionsschichten reduziert werden, werden die Strukturen immer anfälliger gegen ESD verursachte Fehler. Die Handhabung durch Menschen oder Maschinen verursacht statische Aufladungen, die in diesen ICs schädliche Fehlfunktionen verursachen können und dies auch tun. Das größte Risiko einer derartigen Fehlfunktion tragen die Bauteile, die mit Anschlussklemmen oder Kontaktflächen elektrisch leitend verbunden sind und von der Leiterplatte wegführen, die die Bauteile trägt. Aktive Bauteile neigen üblicherweise stärker zu ESD Fehlern. Daher sind der Gateanschluss, der Drainanschluss, der Sourceanschluss (und der Basisanschluss, der Kollector und der Emitter) eines CMOS (Complementary Metal Over Silicon) – Buffers und der Drainanschluss, der Sourceanschluss und der Gateanschluss von Vorrichtungen die elektrisch leitend mit Strom- und Erdungsschienen verbunden sind, am empfindlichsten.
Generell versuchen ESD Vorgänge Spannungen die dünne Oxidschichten dauerhaft beschädigen und/oder unregelmäßige Stromdichten, die Sperrschichten und/oder Diffusionsschichtprofile in kleinen Bereichen beschädigen. Diese Mechanismen sind aus dem Stand der Technik bekannt. Als Beispiel dienen hierfür die Schriften "Achieving Uniform NMOS Device Power Distribution for Sub-micron ESD Reliability" von C Duvvury und C. Diaz, und T. Haddock in "IEDM Technical Diggest 1992".
ESD Schutzschaltungen aus dem Stand der Technik beinhalten Vorwiderstände, Filterkondensatoren und Zener- oder ähnliche Durchbruchvorrichtungen, bzw. Durchschlagvorrichtungen, die an den Anschlussklemmen zum Einsatz kommen um die Auswirkungen der ESD Vorgänge zu beschränken. Diese Schutzvorkehrungen sind unter anderem mit geringfügigem Erfolg darauf ausgerichtet, bei Betriebsspannungen wirksam zu werden, die höher sind als die üblichen Betriebsspannungen der Produkte selbst, so dass der ESD Schutz den typischen Betriebsablauf des Produkts nicht beeinflusst.
Aus dem Stand der Technik ist es bekannt NMOS Bauteile zu verwenden, hier im folgenden ESD NMOS genannt, um Schaltungseigenschaften bereitzustellen, die logische Schaltkreise (Functional Circuitry) vor ESD Fehlern schützen. Da dieser Wirkungsmechanismus bekannt ist, wird dieser Schutz im folgenden nur kurz umrissen.
ESD NMOS Elemente zeigen hinsichtlich des Durchschlagens einen Effekt des unerwünschten Klemmens bzw. des Einrastens, der in Folge der fallenden Widerstandscharakteristik der aktuellen v-Spannungskurve des Gerätes als "zurückschnappend" bezeichnet wird. Ein starkes elektrisches Feld über die Sperrzone im Drainsubstrat bewirkt deren Durchbruch. Das spannt die Sourcesperrschicht in Durchlassrichtung vor, der NMOS schnappt auf einen geringen Widerstand zwischen Drain- und Sourceanschluss zurück um den ESD Strom abzuleiten und die ESD Spannung zu verringern. Bipolare Lateraltransistoren (die beispielsweise als parasitäre Transistoren vorhanden sind, siehe Element 30 in 1) können parallel zu den ESD Bauteilen beim ESD Schutz behilflich sein. Schaltungen, die diese Elemente anwenden, weisen zum Auslösen der ESD Bauteile des öfteren Widerstands-Kapazitätsschaltungen (RC) auf. Beispielsweise sei auf das US-Patent US 5,959,488 , erfunden von Shi-Tron Lin verwiesen.
Im besonderen stellen ESD Vorgänge bei Strom (Vcc) und/oder Erde (gnd) ein anhaltendes Problem dar. Insbesondere da die Stromschienen, in Folge der Vielzahl von unterschiedlichen Schaltkreisfamilien und Anwendungen, eine Vielzahl von angeschlossenen Kapazitäten aufweisen können, können die ESD Signalflanken je nach Bedingungen sehr unterschiedlich sein und diese Unterschiede die Wirkung von starren RC-Auslöseschaltungen negativ beeinflussen. Eine RC so auszubilden, dass sie der Vielzahl der Randbedingungen angepasst ist, würde zu viel Platz auf einem Chip benötigen – es ist uneffizient. Zener- und andere Lawinendurchbruchvorrichtungen werden durch Prozessschwankungen negativ beeinflusst und kön nen Lücken aufweisen, unvorschriftsmäßig zusammenbrechen und auf den typischen Arbeitsablauf des Produkts störend einwirken.
Vorliegende Erfindung bietet eine Triggerschaltung, die: Rationell im Platzbedarf auf einem Chip ist, leistungsfähig in Bezug auf die großen Streuungen kapazitärer und anderen Umgebungsvariablen ist; mit ESD NMOS oder NPN Transistoren anwendbar ist; die mit Niederspannungs- und (programmierbaren) Triggerspannungen, die die Produktschaltung schützen, ausgeführt werden kann; und so ausgebildet werden kann, dass sie die normalen Produktfunktionen im Bereich der für das Produkt festgelegten Umgebungsparameter nicht beeinträchtigt.
Die Aufgabe und die oben genannten Vorteile und andere Vorteile werden durch eine Triggerschaltung für ein aktives Schutzbauteil zum Schutz gegen hohe ESD Spannungen, wie sie. auf der Stromschiene (Vcc) in Bezug auf die Erdungsschiene auftreten erreicht.
Das aktive Schutzbauteil bezeichnet einen Kontrollknoten, in einem bevorzugten Beispiel ist das aktive Schutzbauteil ein NMOS FET und der Kontrollknoten dessen Gateanschluss. Ein zweites aktives Schutzbauteil, das einen zweiten Kontrollknoten bezeichnet, ist zwischen Vcc und dem Kontrollknoten angeordnet und derart vorgespannt, so dass bei Auftreten der ESD Spannung dieses zweite aktive Bauteil anschaltet und den Kontrollknoten mit einem kontrollierten Strom versorgt. Ausgelöst weist das Schutzelement eine negative Impedanz oder Rückstellfunktion (snap-back) auf, die die ESD Spannungsauslenkung auf ein akzeptables Niveau begrenzt.
Die Vorspannung des zweiten aktiven Bauelements versorgt den Kontrollknoten mit einem kontrollierten Strom, der stark genug ist das Schutzbauteil auszulösen, und bewirkt ebenfalls auf dem parasitären Transistor, der parallel zum Schutzbauteil angeordnet, ist eine Vorspannung, so dass das parasitäre Bauteil zur Begrenzung der ESD Spannung beiträgt. Wie aus dem Stand der Technik bekannt ist können ESD buried layers verwendet werden, die die Gateladung von FET's und den Basisstrom der parasitären Transistoren beeinflussen. Sind die Randbedingungen bestimmter Anforderungen bekannt, können Fachmänner Schutzschaltungen entwerfen, die die Schaltkreise, unter Verwendung der Rückstellfunktion des Bauteils und des parasitären Transistors, schützen. Ist das Schutzbauteil ein NMOS FET, ist bei einer bevorzugten Ausführungsform der parasitäre Transistor vom NPN Typ.
Ein zweiter Kondensator ist mit dem zweiten Steuerknoten verbunden, wobei beim Nachlassen der ESD Spannung das zweite aktive Bauteil einschaltet und den Stromfluss zum Steuerknoten des Schutzbauteils beendet.
Die Ausbildung des kontrollierten Stroms zum Schutzbauteil und die Vorspannung des zweiten aktiven Bauteils ist derart, dass der Normalbetrieb der Schaltung, über dem gesamten Frequenzgang des Schaltkreises, der erwarteten Betriebsspannung und der Signalspannung, unbeeinflusst ist.
Da ESD Schutz praktisch in allen Computer bezogenen elektronischen Systemen nötig ist, wird vorliegende Erfindung vorteilhafter Weise bei Displays, Speichern, der Datenübertragung, Client/Servern und anderen Computer- oder elektronischen Systemen ihre vorteilhafte Anwendung finden.
Die folgende Beschreibung der Erfindung bezieht sich auf die beiliegenden Zeichnungen. Dabei zeigen:
1A ein Schaltbild, dass die erfindungsgemäße Triggerschaltung beinhaltet;
1B die erfindungsgemäße Schaltung angewendet bei Computersystemen;
2 ein Zeitdiagramm der Triggerschaltung;
3 ein Diagramm, das die unkritische Beschaffenheit des Triggers zeigt, wobei keine ESD Ereignisse auftreten; und
4 den Aufbau eines halben PMOS Triggers, angeordnet auf einer Seite des NESD.
1A zeigt ein ESD NMOS (NESD) Bauteil, wobei dessen Drainanschluss an Vcc und dessen Sourceanschluss an Erde liegt. Natürlich könnte das NESD Bauteil zwischen jeder anderen Stromschiene mit unterschiedlichen Spannungen angeordnet sein. Die Schaltung in 1A gewährt Schutz wenn die Abweichung zwischen Vcc und gnd auf den Anstieg einer ESD Spannung hinweist. Parallel zum NESD Bauteil ist typischer Weise ein bipolarer parasitärerer NPN Transistor 30 angeordnet, der zum Schutz beiträgt. In der Praxis sollten die verbindenden geätzten Leiterbahnen für die Strom- und Erdsignale, innerhalb der Abgrenzungen der betreffenden Anordnung, kurz und breit sein, um induktive und Widerstandsspannungsabfälle entlang der metallischen Leiterbahnen zu vermindern. Übermäßige Spannungsabfälle entlang der Leiterbahnen bewirken Spannungsabfälle entlang einiger zu schützender Schaltkreise, wodurch der Wirkungsgrad des MOS Schutzbauteils verringert wird.
Die Schaltung in 1A beinhaltet zwischen dem Drainanschluss des PMOS 4 und der Erde einen 10K Ohm Widerstand und einen zwischen Vcc und dem Gate des PMOS 4 angeschlossenen 220K Ohm Widerstand, parallel zur der an den PMOS angeschlossenen Diode 6, die als Symbol 7 dargestellt ist. Aus dem Stand der Technik ist bekannt, dass die Größe der sowohl in 1 dargestellten aktiven und passiven Komponenten als auch die anderer aktiver und passiver Komponenten (nicht dargestellt) zur Gewährleistung im wesentlichen der selben Betriebseigenschaften ausgebildet wird. Beispielsweise ist der PMOS 6 ein kleines Bauteil, in dem der Durchgangswiderstand relativ klein ist, so dass der vergleichbare Spannungsabfall an der Diode dieses Bauteils eine signifikante Widerstandsgröße hat. Diese Widerstandsgröße sollte lieber ein Widerstand als ein kleines Bauteil sein. Derartige Bauartnebeneffekte sind aus der Praxis bestens bekannt. "Angeschlossen" bedeutet hier direkt oder durch ein anderes Bauteil verbunden, wobei allerdings das zusätzliche Bauteil die Funktion der Schaltung unterstützt.
Das ESD NMOS Gate 2 verbindet sich mit dem Drainanschluss des PMOS 4 mittels eines geerdeten 10K Widerstandes. Der Sourceanschluss des Treiber-PMOS 4 ist mit der Vcc Schiene, der Gateanschluss mit einem 220 KOhm Widerstand an Vcc und ein 100 pico Farad C1 Kondensator mit der Erde verbunden. Ein anderer PMOS 6 ist über den 220 KOhm Widerstand als eine Diode zwischen Vcc und dem Gateanschluss des Treiber-PMOS 4 angeschlossen.
Wenn an der VCC Schiene eine ESD Spannung bezüglich Erde auftritt, wird das Gate des PMOS Drive 4 durch die mit dem PMOS 6 verbundene Diode ungefähr ein Volt unter Vcc gehalten, ohne dass dies durch das Einwirken des Kondensators C1 beeinflusst wurde. Der Aufbau des Kondensators C1 und des PMOS 6 erlauben es dem PMOS 4 umzuschlagen wenn ein ESD Strom den Gateanschluss des NESD 8 aufschlägt, wobei der NESD ausgelöst wird. Der NESD schnappt zurück und verringert den ESD Spannungsausschlag auf der Vcc Schiene auf ein bestimmtes Niveau. Der mit der Diode verbundene PMOS 6 verringert die Gatespannung des PMOS 4 und steuert so die Gatespannung des NESD. Das Steuern der NESD Gatespannung, wie schon aus dem Stand der Technik bekannt, ist sowohl derart ausgebildet, dass der NESD zurückschnappt als auch so, dass der parasitäre NPN Transistor 30 zur Begrenzung der ESD Spannung wirksam bleibt. Das Auslöseniveau des NESD 8 kann auch durch ESD Implantate (Einbettungsschichten) gesteuert werden, die die Gateladung und die Basissteuerung zu einem NPN Transistor beeinflussen, wie dies aus dem Stand der Technik bekannt ist, damit ebenfalls der NPN bei der Verringerung der ESD Spannung wirksam ist: Sobald die Energie des ESD Ereignisses absinkt, wird der Kondensator C1 geladen, so dass, wenn die ESD Spannung abklingt oder abfällt, das Gate des Treiber PMOS 4 höher liegt als Vcc, wobei der Treiber-PMOS 4 und dadurch der ESD NMOS abgeschaltet wird.
Bei der technischen Anordnung des vorliegenden aktiven Triggers, werden der Treiber-PMOS 4 und die PMOS Diode 6 je zur Hälfte auf jeder Seite des NESD angeordnet, was den Betrieb des NESD ausgleicht und vergleichmäßigt so können eine Vielzahl von NESDs auf einem Chip verwendet werden, um beim ESD Schutz die Problematik von Leiterbahnwiderständen und Spannungsteilerpfaden zu verringern, 4 zeigt eine Hälfte der PMOS Triggerschaltungen. Ein identisches Layout (nicht dargestellt) ist für die andere Hälfte auf der anderen Seite des NESD angeordnet.
1B zeigt die erfindungsgemäße Schaltung, wie sie bei elektronischen Bauteilen und Schaltkreisen eines beliebigen Computersystems angewendet wird. Tatsächlich wird der von der vorliegenden Erfindung dargebotene ESD Schutz bei Stromversorgungen, Computer- und Prozesselektroniken und in allen elektronischen Komponenten zu finden sein, die bei Elektroniken, die mit dem I/O einer Anordnung verbunden sind, angewendet werden. Aus diesem Grund werden Drucker, Display, Speicher, Motorantrieb, Stromversorgungen etc. von der vorliegenden Erfindung profitieren.
2 zeigt Spannungs/Zeitprofile von Punkten der Schaltung nach 1A. Hier findet man einen Anstieg um sieben Volt auf der Vcc Schiene 10 in Bezug auf die Erdungs- (oder Vss-) Schiene. Die Spannung steigt in etwa 20 Nanosekunden an. Die Pull-Up Gatespannung des PMOS 4 über die mit dem PMOS 6 verbundene Diode (siehe 1A) zieht den Vcc Anstieg durch einen Diodenabfall 12 (in der Praxis ungefähr 1 Volt) nach sich, wodurch die Antriebsspannung des NESD Gateanschlusses begrenzt oder beschnitten wird. Die NESD Gatespannung 14 steigt an und schnappt zurück, um den ESD Strom aufzunehmen und die ESD Spannungsschwankung zu begrenzen. Während des Abklingens des ESD Vorgangs, bleibt die Pull-Up PMOS Gatespannung 12, in Folge der Ladung des Kondensators C1, ungefähr 1 Volt über der abnehmenden Vcc Spannung 16. Das garantiert, dass der PMOS 4 ausgeschaltet ist und so der NESD nach dem ESD Ereignis abgeschaltet wird. 3 zeigt, dass die NESD NMOS Gatespannung 18 den ESD NMOS im Aus-Zustand hält und dieser während einer durch die Pull-Up PMOS Gatespannung 20 dargestellten Operation (und so während jeder anderen "normalen" Operation) nicht auf die operative Schaltung einwirkt. Fmax ist ein Standardtransistorparameter wobei das maximale vom NESD Gate über den intrinsischen Kondensator übertragene Signal bei Normalbetrieb als Fmax auftritt. 3 zeigt dass bei Fmax das NESD Gate niedrig bleibt, wodurch normaler Schaltungsbetrieb ermöglicht wird.
Die aktive Beschaffenheit der PMOS Bauteile 4 und 6 verringert den Effekt unterschiedlicher möglicher Kapazitäten auf der Vcc Schiene. Die aktiven PMOS Bauteile bieten nahezu die selbe zeitliche Regulierung und das selbe Schutzniveau mit breiten Unterschieden in Bezug auf die mit der Vcc Schiene verbundenen Kapazitäten. 4 zeigt eine Hälfte eines PMOS Triggers 22 der auf jeder Seite des NESD 24 angeordnet ist.
Der erfindungsgemäße Trigger arbeitet mit dem parasitären NPN Transistor und wird demzufolge mit einem design-in Schutz NPN Transistor arbeiten, wobei der erfindungsgemäße Trigger wie bekannt verändert werden kann, um statt mit ESD NMOS (oder generell N-Type Bauteilen) mit PMOS Schutzbauteilen (oder generell P-Type Bauteilen) zu arbeiten.
ZUSAMMENFASSUNG
ESD Schutztriggerschaltung für eine Triggerschaltung eines Halbleiter ESD Schutzbauteils (8). Die Anordnung dient zum Verfügung stellen eines kontrollierten Stroms an das Schutzbauteil, der das Bauteil (8) auslöst, so dass das Bauteil zurückschnappt und zusätzlich die Auslösevorrichtung dem parasitären Transistor 30 ermöglicht an der Ableitung des ESD Stromes mitzuwirken. Ebenfalls beendet die Triggerschaltung den Strom am Schutzbauteil wenn die ESD Spannung abzufallen beginnt. Die Triggerschaltung kann in jedem computergesteuerten elektronischen System angeordnet werden.

Claims

ESD Schutzschaltung, angeschlossen zwischen einer Stromschiene und einer Erde, wobei ein Triggerschaltungausgebeknoten ein ESD Schutzbauteil ansteuert, das die ESD Spannung begrenzt und wobei die ESD Spannung zwischen der Strom- und der Erdungsschiene auftritt, wobei die Triggerschaltung folgendes aufweist: Ein aktives Bauteil mit einem Kontrollknoten, wobei ein erster Knoten an die Vcc Schiene angeschlossen ist, und den Triggerschaltungsausgabeknoten. Schaltmittel zur Steuerung der Spannung über das aktive Bauteil, zwischen dem Kontrollknoten und Vcc, und zur Steuerung eines ersten Stroms, wobei, wenn die ESD Spannung positiv wird, das aktive Bauteil anschaltet und den ersten Strom an den Triggerschaltungsausgabeknoten liefert und, wenn die ESD Spannung abzufallen beginnt, der erste Strom abgeschaltet wird.
ESD Schutztriggerschaltung nach Anspruch 1, wobei die Schaltmittel zur Steuerung der Spannung und des ersten Stromes folgendes aufweisen: Eine Spannungsabfallvorrichtung, angeordnet zwischen dem Kontrollknoten und Vcc, und ein Kondensator, verbunden zwischen dem Steuerknoten und der Erde, wobei die Kontrollknotenspannung Vcc mit einer Größe folgt, die das aktive Bauteil, beim Ansteigen der ESD Spannung anschaltet und die das aktive Bauteil ausschaltet wenn die ESD Spannung abfällt; wobei der erste Strom das ESD Schutzbauteil in einen Rückschnappzustand bringt und einen parasitären bipolaren Transistor, der parallel zum ESD Schutzbauteil ange ordnet ist, anschaltet.
ESD Schutztriggerschaltung nach Anspruch 1 wobei die Schaltmittel zum Steuern ein mit einer Diode verbundenes Halbleiterbauteil beinhalten, mit dessen Anode verbunden an Vcc und dessen Katode verbunden mit dem Steuerknoten.
ESD Schutztriggerschaltung nach Anspruch 1 wobei die Schaltmittel zum Steuern folgendes aufweisen: einen mit einer Diode verbundenen PMOS Transistor.
ESD Schutztriggerschaltung nach Anspruch 1 wobei das aktive Bauteil einen PMOS Transistor aufweist.
Ein elektronisches Rechner gesteuertes System aus der Gruppe bestehend aus Kommunikations-, Netzwerk-, Routing-, Display-, Speicher- oder Server-/Client-Systemen, mit Computer verarbeitender Elektronik, einem Keyboard und Display oder anderen derartigen Anwender Intefaces, Speiche, Input/Output Controllern und Geräten, das ferner folgendes aufweist: Eine Stromversorgung zum Verfügung stellen von Energie an Vcc und Erdungsschienen, wobei die ESD Spannung zwischen den Strom- und Erdungsschienen auftritt, durch die Vcc- und Erdungsschienen mit Energie versorgte elektronische Schaltungen, ein erstes aktives ESD Schutzbauteil, das die ESD Spannung verringert, wobei das aktive Bauteil einen ersten Steuerknoten definiert, und ein zweites aktives Bauteil mit einem zweiten Steuerknoten, wobei ein erster Knoten mit der Vcc Schiene verbunden ist und der Triggerschaltungsausgabeknoten mit dem ersten Steuerknoten verbunden ist, Schaltmittel zur Steuerung der Spannung über dem aktiven Bauteil, zwischen dem Steuerknoten und Vcc, und einem ersten Strom, wobei, wenn die ESD Schaltung positiv wird, das zweite aktive Bauteil anschaltet und den ersten Strom an den Triggerschaltungsausgabeknoten liefert und, wenn die ESD Spannung abzufallen beginnt, der erste Strom beendet wird.
Elektronisches computergesteuertes System nach Anspruch 6 wobei die Schaltmittel zum Steuern folgendes aufweisen: Ein mit einer Diode verbundenes Halbleiterbauteil, mit dessen Anode verbunden mit Vcc und dessen Katode verbunden mit dem zweiten Steuerknoten, und einem zwischen dem zweiten Steuerknoten und der Erde verbundenen Kondensator, wobei die zweite Kontrollknotenspannung Vcc mit einer Größe folgt, die das erste aktive Bauteil anschaltet wenn die ESD Spannung ansteigt und das erste aktive Bauteil ausschaltet wenn die ESD Spannung abfällt.
Elektronisches computergesteuertes System nach Anspruch 7 mit der ESD Schutztriggerschaltung nach Anspruch 1, wobei das mit der Diode verbundene Halbleiterbauteil und das zweite aktive Bauteil beide PMOS Transistoren sind.