DE10257472B4

DE10257472B4 - Integrierte Schaltkreis-Anordnung

Info

Publication number: DE10257472B4
Application number: DE2002157472
Authority: DE
Inventors: Marc Tiebout
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-12-09
Filing date: 2002-12-09
Publication date: 2005-01-13
Anticipated expiration: 2022-12-10
Also published as: WO2004053668A2; DE10257472A1; WO2004053668A3

Abstract

Integrierte Schaltkreis-Anordnung (300) mit Taktverteilerbaumstruktur,
• mit einer Mehrzahl von Lastelementen (302);
• mit einem Taktgeber (301), der derart eingerichtet ist, dass mit ihm den Lastelementen (302) ein Taktsignal bereitstellbar ist;
• mit mindestens einem zwischen dem Taktgeber (301) und zumindest einem Teil der Lastelemente (302) geschalteten Injection-Locked-Oscillator-Schaltkreis (303).

Description

Die Erfindung betrifft eine integrierte Schaltkreis-Anordnung.

Ein Prozessor bzw. Mikroprozessor ("Central Processing Unit", CPU) ist ein integrierter Schaltkreis, der ein Rechen- und Steuerwerk (arithmetisch-logische Einheit, ALU) und eine Steuereinheit ("Control Unit") aufweist, die den Datenaustausch zwischen dem zumeist separaten Arbeitsspeicher ("Random Access Memory", RAM), der ALU und anderen Prozessorkomponenten wie den Registern (interne Speicherbereiche) regelt.

Ein Prozessor gehört zu der Klasse der Logik-ICs, die aus intern komplex vernetzten elektronischen Schaltelementen aufgebaut sind. Anhand dieser Eigenschaft unterscheidet sich ein Prozessor von einem Speicherchip, welcher rein zur Aufzeichnung von Daten dient und aus intern gleichförmig angeordneten elektronischen Schaltelementen (Speicherzellen) aufgebaut ist.

Ein Prozessor weist in der Regel einen fest vorgegeben Befehlssatz auf, der die vorgegebenen Anweisungen aufweist, die der Prozessor verarbeiten kann. Diese Befehle sind entweder mittels elektronischer Schaltelemente auf dem Prozessor verwirklicht oder mittels Mikroprogrammen, die in einem Prozessor-internen ROM ("Read-Only-Memory") gespeichert sind, festgelegt.

In einem in einem Chip integrierten Schaltkreis wie beispielsweise einem Prozessor, einem Speicher, einem Mobilfunk-Schaltkreis (insbesondere mit Voltage-Controlled-Oszillator und Mischer) oder einem Kommunikations-Schaltkreis ist häufig eine Vielzahl von Lastelementen (Speicherelemente, Logikbausteine, etc.) enthalten, die mittels eines Taktgebers angesteuert werden. Dieser Taktgeber (Master-Clock) stellt den Lastelementen ein Taktsignal einer vorgegebenen Taktfrequenz zur Verfügung, welches die Lastelemente zum Durchführen der ihnen zugewiesenen Funktionalität benötigen.

In einem Chip werden somit üblicherweise hochfrequente (typischerweise einige 100 MHz bis einige GHz und mehr) Taktsignale über elektrisch leitfähige Leitungen an Lastelemente übermittelt. Auf dem Weg von dem zentralen Taktgeber zu den Lastelementen ist ein Taktsignal, das zum Verringern des Energieverbrauchs möglichst eine geringe Amplitude aufweisen soll, vielfachen Störeinflüssen unterworfen, insbesondere einer starken ohmschen Dämpfung. Ein großes Problem bei einer solchen Signalübertragung besteht darin, dass die Dämpfung eines Signals bzw. die Verlustleistung umso größer wird, je höher die Frequenz eines zu übertragenden Signals ist.

Im Weiteren wird bezugnehmend auf 1 eine schematische Ansicht eines Taktverteilerbaums (Clock-Tree) 100 gemäß dem Stand der Technik beschrieben, d.h. der Verschaltung eines Taktgebers mit Lastelementen, die mit einem Taktsignal zu versorgen sind. Entsprechend dem gezeigten Taktverteilerbaum 100 wird, zum Beispiel in einem Prozessor, ein zentrales Taktsignal an unterschiedliche Lastelemente verteilt.

Der in 1 gezeigte Taktverteilerbaum 100 weist einen Taktgeber 101 ("Master-Clock") sowie ein Lastelement 102 oder eine Vielzahl von Lastelementen 102 auf. Der Taktgeber 101 zum Bereitstellen einer Taktfrequenz ist mit den Lastelementen 102 mittels elektrisch leitfähiger Zuleitungen 104 gekoppelt. Zwischen dem Taktgeber 101 und den Lastelementen 102 ist ein Treiber 103 geschaltet.

Das Layout von 1 ist eine sehr einfache Taktgeber-Architektur (Clock-Architektur). Ein Taktgeber-Signal (Clock-Signal) wird unter Verwendung des Taktgeber-Treibers 103 (häufig als CMOS-Inverter realisiert) verstärkt und mittels elektrischer Leiterbahnen 104 über den Chip verteilt. Der Taktgeber-Treiber 103 hat insbesondere die Funktion die angeschlossenen Lastelemente 102 mit einem ausreichend starken Takt-Signal zu versorgen. Der Taktgeber-Treiber 103 wird ferner durch die Zuleitungen 104 und die Eingangs-Kapazitäten aller Schaltungen am Taktverteilerbaum 100 belastet. Um seine Funktionalität zu erfüllen, wird ein Treiber 103 mit einer niedrigen Ausgangsimpedanz verwendet.

In 2 ist ein anderer Taktverteilerbaum 200 gemäß dem Stand der Technik gezeigt.

Bei dem Taktverteilerbaum 200 ist wiederum ein zentraler Taktgeber 101 vorgesehen, der mittels Zuleitungen 104 mit Lastelementen 102 gekoppelt ist. Wiederum sind zentrale Treiber 201 vorgesehen, welche in die Zuleitungen 104 zwischen Taktgeber 101 und jeweils eine Mehrzahl von Lastelementen 102 geschaltet sind und welche zum Verstärken des aufgrund ohmscher Verluste gedämpften Signals des Taktgebers 101 vorgesehen sind. Die zentralen Treiber 201 sind zum Treiben einer jeweiligen Gruppe von Lastelementen 102 vorgesehen und können somit als Gruppen-Treiber bezeichnet werden. Ferner sind individuelle Treiber 202 vor jedes der Lastelemente 102 in die Zuleitungen 104 geschaltet, um das Signal des Taktgebers 101 unmittelbar vor dem Einkoppeln in das jeweilige Lastelement 102 zu verstärken und somit ohmsche Verluste auszugleichen.

Die Taktverteilerbaum-Architektur 200 verwendet verteilte Taktgeber-Treiber 201, 202. Die Verwendung mehrerer Taktgeber-Treiber 201, 202 zwischen dem Taktgeber 101 und den Lastelementen 102 ist insbesondere erforderlich, wenn die Zuleitungen 104 derart lang und dünn und somit so hochohmig sind, dass am Ende der Leitung die Amplitude des Taktgeber-Signals zu klein wäre, um das zugehörige Lastelement präzise zu betreiben.

Ein großes Problem bei aus dem Stand der Technik bekannten, auf Treibern basierenden Taktverteilerbaums ist die hohe Verlustleistung des Schaltkreises. Diese hohe Verlustleistung entsteht in den Treibern mit niedriger Ausgangsimpedanz und infolge des sukzessiven Ladens bzw. Entladens der summierten Kapazität aller Leitungen und Eingänge. Für die Verlustleistung ergibt sich folgende Abhängigkeit: PVerlust ~ Ctot fclock Vclock 2 (1)

In Gleichung (1) steht P_Verlust für die Verlustleistung, C_tot für die gesamte Kapazität, f_clock für die Frequenz des Taktsignals und V_clock für die Spannungsamplitude des Taktsignals. Aus (1) ergibt sich, dass bei einer hohen Kapazität C_tot und insbesondere bei einem hohen Spannungshub V_clock des Taktsignals die Verlustleistung hoch ist.

Auch die Zuleitungen 104 selbst sind problematisch. Eine schmale Taktgeber-Leitung 104 weist eine geringe Kapazität auf, jedoch einen hohen Serienwiderstand. Eine dünne Taktgeber-Leitung belastet somit den Master-Clock-Treiber 101 wenig, allerdings ist die Signalamplitude nach dem Durchlaufen der Zuleitungen aufgrund des hohen ohmschen Serienwiderstands sehr gering. Bei Verwendung einer breiten Taktgeber-Leitung 104 ist zwar deren ohmscher Serienwiderstand gering, allerdings weist die Taktgeber-Leitung 104 dann eine hohe Kapazität auf. Dies kann zu einer Signalverzögerung (RC-Verzögerung) führen. Darüber hinaus ist die Amplitude des Ausgangssignals zwar größer, allerdings auch die Last auf dem Taktgeber-Treiber.

Somit weisen aus dem Stand der Technik bekannte Taktverteilerbaum-Architekturen den Nachteil einer sehr hohen Verlustleistung auf, was insbesondere im Zuge der fortgesetzten Miniaturisierung integrierter Schaltkreise nicht akzeptabel ist.

In [5], [6] sind Delay-Locked-Loop-Architekturen für getaktete Schaltkreise offenbart.

[7] offenbart einen Synchron-Oszillator, der ein freilaufender Oszillator ist, der bei seiner natürlichen Frequenz in Abwesenheit eines extern angelegten Signals oszilliert.

[8] offenbart Clock-Rückgewinnung unter Verwendung eines Injektions-getuneten resonanten Schaltkreises.

Der Erfindung liegt insbesondere das Problem zugrunde, eine integrierte Schaltkreis-Anordnung bereitzustellen, welche als Taktverteilerbaum mit einer verringerten Verlustleistung verwendet werden kann.

Das Problem wird durch eine integrierte Schaltkreis-Anordnung mit den Merkmalen gemäß dem Patentanspruch 1 löst .

Die erfindungsgemäße integrierte Schaltkreis-Anordnung mit Taktverteilerbaumstruktur weist eine Mehrzahl von Lastelementen und einen Taktgeber auf, der derart eingerichtet ist, dass mit ihm den Lastelementen ein Taktsignal bereitstellbar ist. Ferner enthält die integrierte Schaltkreis-Anordnung mindestens einen zwischen dem Taktgeber und zumindest einem Teil der Lastelemente geschalteten Injection-Locked-Oscillator-Schaltkreis.

Eine Grundidee der Erfindung besteht anschaulich darin, anstelle eines herkömmlichen Treibers bzw. Verstärkers zwischen mehreren Lastelementen und einem Taktgeber einen Injection-Locked-Oscillator-Schaltkreis mit höherer Eingangsempfindlichkeit und niedrigerer Eingangskapazität zu schalten und den Schaltkris integriert und mit Taktverteilerbaumstruktur vorzusehen.

Im Weiteren wird erläutert, was im Rahmen dieser Beschreibung unter einem Injection-Locked-Oscillator-Schaltkreis verstanden wird.

Insbesondere bei hohen Frequenzen bzw. einem erwünschten niedrigen Stromverbrauch ist es beim Ausbilden eines Frequenzteilers oder eines Frequenzvervielfachers häufig vorteilhaft, einen Schaltkreis mit einem Oszillator zu verwenden, bei dem aus einem injizierten Eingabesignal einer ersten Frequenz ein Ausgabesignal einer zweiten Frequenz generiert wird, die ein ganzzahliges Vielfaches (Zweifaches, Dreifaches, Vierfaches, ...) oder ein ganzzahliger Bruchteil (Hälfte, Drittel, Viertel, ...) der Frequenz dieses Eingabesignals ist. Basierend auf einer Resonanzfrequenz eines LC-Glieds wird bei Injizieren des Eingabesignals das Ausgabesignal auf eine stabile Frequenz eingeregelt bzw. gelockt. Anschaulich bewirken die physikalisch-technischen Eigenschaften eines Oszillator-Teilschaltkreises (insbesondere seine Resonanz-Frequenz, die von der Induktivität und der Kapazität des Oszillator-Teilschaltkreises abhängt), dass eine bestimmte Frequenz erzwungen wird. Das Prinzip der Verwendung eines Oszillator-Teilschaltkreises in einem Frequenzteiler ist als "Injection-Locked-Oscillator"-Technologie bekannt.

Grundlagen der Injection-Locked-Oscillator-Technologie sind beispielsweise aus [1] bis [4] bekannt.

Anschaulich ist mit der erfindungsgemäßen integrierten Schaltkreis-Anordnung ein verlustleistungsarmer Taktverteilerbaum (Clock-Tree) basierend auf einem Injection-Locked-Oscillator geschaffen, welcher Taktverteilerbaum zum Bereitstellen insbesondere hochfrequenter Taktsignale an Lastelemente dient.

Es wird vorzugsweise ein Injection-Locked-Oscillator-Schaltkreis (ILO-Schaltkreis) mit einer hohen Eingangsempfindlichkeit und einer niedrigen Eingangskapazität verwendet. Eine hohe Eingangsempfindlichkeit beim Einkoppeln des Signals des Taktgebers in den ILO-Schaltkreis hat zur Folge, dass auch ein Taktsignal mit einem geringen Spannungshub verwendet werden kann, wodurch die Verlustleistung gering gehalten werden kann (vgl. Gleichung (1)). Eine niedrige Eingangskapazität des ILO-Schaltkreises hat ebenfalls zur Folge, dass die Verlustleistung gering gehalten werden kann (vgl. Gleichung (1)).

Ein Injection-Locked-Oscillator-Schaltkreis weist vorzugsweise einen Oszillator-Teilschaltkreis aus einer Induktivität und einer Kapazität auf, sowie einen Transistor-Teilschaltkreis mit zwei kreuzweise verschalteten Transistoren als negativer ohmscher Widerstand. Anschaulich ist der Transistor-Teilschaltkreis in der Lage, ohmsche Verluste des Oszillator-Teilschaltkreises nachzuliefern. In einem Injection-Locked-Oscillator-Schaltkreis wird ein Eingabesignal möglichst empfindlich eingekoppelt, wobei basierend auf der Eigenfrequenz des LC-Glieds der ILO-Schaltkreis auf einer vorgebbaren Frequenz einschwingt.

Wichtig für die Funktionalität des erfindungsgemäß verschalteten Injection-Locked-Oscillator-Schaltkreises ist eine möglichst hohe Empfindlichkeit für ein einzukoppelndes Signal und eine niedrige Eingangskapazität, so dass die Eigenfrequenz des Oszillator-Teilschaltkreises durch eine parasitäre Kapazität möglichst wenig beeinflusst wird. Bei Verwendung einer kleinen Eingangskapazität und einer hohen Empfindlichkeit des eingesetzten ILO-Schaltkreises können die Taktgeber-Leitungen dünner vorgesehen werden, wodurch die Kapazität der Taktgeber-Leitungen und somit die Verlustleistung beim Laden bzw. Entladen der Taktgeber-Leitung verringert wird. Dies ergibt sich aus Gleichung (1), da die Verlustleistung P_verlust direkt proportional zur Gesamtkapazität C_tot ist. Somit führt eine verringerte Gesamtkapazität C_tot zu einer verringerten Verlustleistung P_verlust. Anschaulich werden die Eingangskapazitäten der Lastelemente, welche mit dem Takt des Taktgebers an dem Taktverteilerbaum versorgt werden, direkt aus dem Oszillator-Teilschaltkreis des ILO-Schaltkreises getrieben, wodurch erheblich weniger Strom verbraucht wird als bei einem herkömmlichen CMOS-Inverter als Treiber. Anschaulich führt das gemäß dem Stand der Technik erforderliche wiederholte Laden bzw. Entladen einer Kapazität mit einem Inverter zu einer hohen Verlustleistung. Im Gegensatz dazu erfordert das erfindungsgemäße Umladen zwischen kapazitiver und induktiver Energie in dem LC-Glied des Oszillator-Teilschaltkreises des ILO-Schaltkreises lediglich den Ausgleich von Verlusten in dem LC-Glied, wie beispielsweise ohmschen Verlusten.

Ein Kernaspekt der Erfindung besteht darin, dass eine Taktverteilerbaum-Architektur geschaffen ist, bei der anstelle von Treibern oder Verstärkern ein ILO-Schaltkreis verwendet wird. Dieses Prinzip bringt umso größere Vorteile, je empfindlicher das Einkoppeln eines Eingabesignals in den verwendeten ILO-Schaltkreis realisiert ist.

Somit wird in vorteilhafter Weise ein ILO-Schaltkreis zwischen einem jeweiligen Lastelement und einem Taktgeber verwendet, um ein aufgrund ohmscher Verluste gedämpftes Signal des Taktgebers vor dem Injizieren in das jeweilige Lastelement wieder aufzufrischen bzw. zu regenerieren. Da bei der erfindungsgemäßen integrierten Schaltkreis-Anordnung Treiber entbehrlich sind, ist ein sehr verlustarmer Betrieb ermöglicht.

Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.

Vorzugsweise weist die Schaltkreis-Anordnung eine Mehrzahl von Lastelementen auf, denen mittels des Taktgebers das Taktsignal bereitstellbar ist, wobei zwischen dem Taktgeber und zumindest einem Teil der Lastelemente mindestens ein Injection-Locked-Oscillator-Schaltkreis geschaltet ist.

Gemäß dieser Ausgestaltung sind eine Mehrzahl von Lastelementen bereitgestellt, die alle von dem Taktgeber mit einem Taktsignal versorgt werden. Ein ILO-Schaltkreis oder mehrere ILO-Schaltkreise sind zwischen Taktgeber und die Lastelemente geschaltet.

Jedes Lastelement kann zum Erfüllen einer Teilfunktionalität der Schaltkreis-Anordnung eingerichtet sein. Es ist zu betonen, dass die erfindungsgemäße Schaltkreis-Anordnung nicht auf das Anwendungsgebiet eines Prozessors beschränkt ist, sondern bei jeder Art der Verteilung eines zentralen Taktes auf ein Lastelement oder mehrere Lastelemente zum Einsatz kommen kann. Jedes Lastelement ist zum Wahrnehmen einer Teilfunktion der gesamten Schaltkreis-Anordnung eingerichtet.

Zumindest eines der Lastelemente kann eine Steuer-Einheit, ein Modulator, ein Demodulator, einen Mischer, ein Rechenwerk, eine Speicherzellen-Anordnung, ein Encoder, ein Decoder, ein Analog-Digital-Wandler, ein Digital-Analog-Wandler, ein Logik-Schaltkreis oder eine Sende-Empfangs-Einrichtung sein. Als Lastelement kann jedes elektronische Bauelement dienen, welchem zum Erfüllen seiner Funktionalität ein Taktsignal bereitzustellen ist.

Mindestens einer des mindestens einen Injection-Locked-Oscillator-Schaltkreises kann derart eingerichtet sein, dass er dem oder den zugeordneten Lastelementen ein Signal einer Frequenz bereitstellt, die gegenüber einer Frequenz eines dem Injection-Locked-Oscillator-Schaltkreises mittels des Taktgebers bereitgestellten Signals auf das 2ⁿ-fache verändert ist, wobei n eine positive oder negative ganze Zahl ist (insbesondere 2, 1, –1 oder –2) oder Null ist.

Gemäß dieser Ausgestaltung der Erfindung ist es ermöglicht, einen ILO-Schaltkreis simultan als Regenerations-Element zum Wiederauffrischen eines gedämpften, von dem Taktgeber den Lastelementen übermittelten Signals als auch als Frequenzvervielfacher oder Frequenzteiler zu verwenden. Somit kann aufgrund der Funktionalität des ILO-Schaltkreises einem Lastelement ein Signal einer individuellen, flexibel einstellbaren Frequenz vorgegeben werden, die von der Frequenz des Signals des Taktgebers unterschiedlich ist.

Mindestens einer des mindestens einen Injection-Locked-Oscillator-Schaltkreises kann einen Oszillator-Teilschaltkreis mit einer Induktivität und einer Kapazität sowie mit einem externen Signaleingang zum Anlegen eines auf einem Zuführsignal des Taktgebers basierenden Eingabesignals aufweisen. Anders ausgedrückt kann der Taktgeber dem ILO-Schaltkreis ein Zuführsignal bereitstellen, das entweder direkt in den Oszillator-Teilschaltkreis (LC-Tank) an dessen externen Signaleingang als Eingabesignal eingekoppelt wird (in diesem Fall ist das Zuführsignal gleich dem Eingabesignal) oder das vor dem Einkoppeln in den Oszillator-Teilschaltkreis optional eine oder mehrere zusätzliche Bauelemente (z.B. einen Schalt-Transistor) durchläuft und dabei modifiziert wird. In letzterem Fall kann das von dem Taktgeber bereitgestellte Zuführsignal unterschiedlich von dem in den Oszillator-Teilschaltkreis eingekoppelten Eingabesignal sein. Ferner kann der Injection-Locked-Oscillator-Schaltkreis einen Transistor-Teilschaltkreis mit zwei miteinander kreuzweise verschalteten Transistoren enthalten, der mit dem Oszillator-Teilschaltkreis gekoppelt ist. Dem oder den zugehörigen Lastelement oder Lastelementen ist gemäß dieser Ausgestaltung ein Ausgabesignal des Injection-Locked-Oscillator-Schaltkreises bereitstellbar.

Anschaulich ist gemäß dieser Weiterbildung dem Oszillator-Teilschaltkreis des ILO-Schaltkreises ein Eingabesignal basierend auf einem Zuführsignal von einem Taktgeber direkt und unter Vermeidung des Zwischenschaltens des Transistor-Teilschaltkreises zwischen Oszillator-Teilschaltkreis und Eingabesignal zuführbar. Dadurch ist ein Einkoppeln des Eingabesignal an einem besonders empfindlichen Anschluss (bzw. Knoten) des Schaltkreises ermöglicht, so dass auch ein Taktsignal sehr geringer Amplitude sicher in den Injection-Locked-Oscillator-Schaltkreis einkoppelbar ist. Ein Einkoppeln des Eingabesignals mittels eines Transistors als Stromquelle mit einer hohen Eingangskapazität ist gemäß dieser Weiterbildung vermieden, so dass die Vorteile der erfindungsgemäßen Schaltkreis-Anordnung mit dieser Ausgestaltung besonders stark zum Tragen kommen. Auch ist gemäß dieser Ausgestaltung vermieden, dass ein dem ILO- Schaltkreis bereitgestelltes Eingabesignal vor dem unmittelbaren Einkoppeln in den Oszillator-Teilschaltkreis Kanal-Bereiche der kreuzweise gekoppelten Transistoren des Transistor-Teilschaltkreises durchlaufen muss und dabei einer Signaldämpfung unterworfen ist.

Die Schaltkreis-Anordnung kann ein an den externen Signaleingang angeschlossenes Schalt-Element aufweisen, das derart eingerichtet ist, dass mittels des Schalt-Elements dem Oszillator-Teilschaltkreis ein Zuführsignal zum Erzeugen des Eingabesignals bereitstellbar ist. Anschaulich wird mittels eines solchen Schalt-Elements aus einem Zuführsignal des Taktgebers das Eingabesignal des Oszillator-Teilschaltkreises generiert.

Das Schalt-Element kann einen ersten und einen zweiten Schalt-Feldeffekttransistor enthalten, welche Schalt-Feldeffekttransistoren derart verschaltet sind, dass an dem Gate-Anschluss des ersten Schalt-Feldeffekttransistors das Zuführsignal anlegbar ist und an dem Gate-Anschluss des zweiten Schalt-Feldeffekttransistors ein zu dem Zuführsignal komplementäres Zuführsignal anlegbar ist. Ein erster Source-/Drain-Anschluss des ersten Schalt-Feldeffekttransistors ist mit einem ersten Source-/Drain-Anschluss des zweiten Schalt-Feldeffekttransistors und mit dem Oszillator-Teilschaltkreis gekoppelt. Ferner ist ein zweiter Source-/Drain-Anschluss des ersten Schalt-Feldeffekttransistors mit einem zweiten Source-/Drain-Anschluss des zweiten Schalt-Feldeffekttransistors und mit dem Oszillator-Teilschaltkreis gekoppelt.

Das Schalt-Element kann ferner einen dritten und einen vierten Schalt-Feldeffekttransistor aufweisen, wobei der dritte Schalt-Feldeffekttransistor analog wie der erste Schalt-Feldeffekttransistor und wobei der vierte Schalt-Feldeffekttransistor analog wie der zweite Schalt-Feldeffekttransistor verschaltet ist.

Die Schaltkreis-Anordnung kann ferner derart eingerichtet sein, dass den Lastelementen mittels des mindestens einen Injection-Locked-Oscillator-Schaltkreises und mittels des Taktgebers simultan ein Signal und ein dazu komplementäres Signal bereitstellbar ist. Mit dieser Ausgestaltung ist die Schaltkreis-Anordnung differentiell aufgebaut, das heißt, dass das Signal gemeinsam mit dem zu diesem Signal inversen Signals bereitgestellt wird.

Die Schaltkreis-Anordnung kann als integrierte Schaltkreis-Anordnung eingerichtet sein.

Insbesondere kann die Schaltkreis-Anordnung als Prozessor (Mikroprozessor, CPU), als Speicher-Schaltkreis, als Mobilfunk-Schaltkreis oder als Kommunikations-Schaltkreis eingerichtet sein.

Ein Taktverteilerbaum mit einem ILO-Schaltkreis kann einphasig ("single-ended") oder differentiell aufgebaut sein. Im einphasigen Fall wird lediglich ein einziges Signal übermittelt, in dem differentiellen Fall wird ein Signal und ein dazu inverses Signal übermittelt. Je nachdem, ob der ILO-Schaltkreis als Frequenzteiler (zum Erzeugen eines Signals mit der Hälfte, dem Drittel, dem Viertel, ... der Frequenz des Taktgebers), als Frequenzvervielfacher (zum Bereitstellen des doppelten, des dreifachen, des vierfachen, ... der Frequenz des Taktgebers) oder als 1:1-Teiler ohne Veränderung der Frequenz des Taktgebers ausgestaltet ist, ergibt sich die zusätzliche Möglichkeit, die Taktgeber-Frequenz auf dem Taktverteilerbaum unterschiedlich von der benötigten Systemfrequenz an den Lastelementen zu wählen. Bei einer niedrigen Taktverteilerbaum-Frequenz nimmt die Verlustleistung ab. Eine höhere Frequenz kann vorteilhaft verwendet werden, beispielsweise in Mobilfunk-Systemen, um Taktverteilerbaum-Frequenz und Eingabesignal zu trennen und somit Störungen (Übersprechen, Crosstalk) zu minimieren. Dies ist insbesondere bei sogenannten ZERO-IF-Transceivern von Vorteil.

Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
Es zeigen:
1 eine Taktverteilerbaum-Architektur gemäß dem Stand der Technik,
2 eine andere Taktverteilerbaum-Architektur gemäß dem Stand der Technik,
3 eine Schaltkreis-Anordnung gemäß einem bevorzugten Ausführungsbeispiel der Erfindung,
4 einen Injection-Locked-Oscillator-Schaltkreis gemäß einem ersten Ausführungsbeispiel der Erfindung,
5 einen Injection-Locked-Oscillator-Schaltkreis gemäß einem zweiten Ausführungsbeispiel der Erfindung,
6 einen Injection-Locked-Oscillator-Schaltkreis gemäß einem dritten Ausführungsbeispiel der Erfindung;
7 einen Injection-Locked-Oscillator-Schaltkreis gemäß einem vierten Ausführungsbeispiel der Erfindung.
Gleiche oder ähnliche Komponenten in unterschiedlichen Figuren sind mit gleichen Bezugsziffern versehen.
Im Weiteren wird bezugnehmend auf 3 eine Schaltkreis-Anordnung 300 gemäß einem bevorzugten Ausführungsbeispiel der Erfindung beschrieben.
Die Schaltkreis-Anordnung 300 ist als Injection-Locked-Oscillator-Schaltkreis-basierter Taktverteilerbaum ausgestaltet.
Die Schaltkreis-Anordnung 300 weist einen Taktgeber 301 zum Bereitstellen eines Taktsignals einer gemeinsamen Taktfrequenz an eine Vielzahl von Lastelementen 302 auf. Die Lastelemente 302 sind mittels elektrisch leitfähiger Zuleitungen 304 mit dem Taktgeber 301 gekoppelt. Zwischen jeweils einem der Lastelemente 302 und dem Taktgeber 301 ist jeweils ein Injection-Locked-Oscillator-Schaltkreis 303 geschaltet.
Abweichend von der in 3 gezeigten Konfiguration kann auch zwischen einem Teil der Lastelemente 302 und dem Taktgeber 301 kein Injection-Locked-Oscillator-Schaltkreis geschaltet sein. Alternativ können auch mehrere Injection-Locked-Oscillator-Schaltkreise zwischen einem Lastelement 302 und dem Taktgeber 301 geschaltet sein. Weiter alternativ können optional zwischen einzelnen Lastelementen und dem Taktgeber 301 Treiber (Verstärker) geschaltet sein (vgl. 1, 2). Auch ist es möglich, zusätzlich zu den Injection-Locked-Oscillator-Schaltkreisen 303 zwischen Taktgeber 301 und Lastelementen 302 Treiber (z.B. Verstärker) zu schalten. Ein jeweiliger Treiber kann entweder einem einzigen Lastelement zugeordnet sein oder kann einer Mehrzahl von Lastelementen gemeinsam zugeordnet sein.
Bei der Schaltkreis-Anordnung 300 sind die meisten der Lastelemente 302 derart eingerichtet, dass sie zum Erfüllen ihrer Funktionalität ein Taktsignal der Frequenz f des Taktgebers 301 benötigen. Allerdings ist ein erstes Lastelement 302a vorgesehen, welche eine bezogen auf die Frequenz des Signals des Taktgebers 301 doppelte Frequenz benötigt. Um eine solche Frequenz bereitzustellen, ist ein erster Injection-Locked-Oscillator-Schaltkreis 303a zwischen dem ersten Lastelement 302a und dem Taktgeber 301 derart ausgeführt, dass dieser die Frequenz des Taktgebers 301 verdoppelt und ein Signal mit dieser verdoppelten Frequenz dem ersten Lastelement 302a bereitstellt. Ferner ist ein zweites Lastelement 302b vorgesehen, welche mit einem Viertel der Frequenz des Signals des Taktgebers 301 betrieben wird. Daher ist ein zweiter Injection-Locked-Oscillator-Schaltkreis 303b zwischen dem Taktgeber 301 und dem zweiten Lastelement 302b derart eingerichtet, dass er die Frequenz des Signals des Taktgebers 301 in eine um einen Faktor vier erniedrigte Frequenz eines Signals umwandelt, welches dem zweiten Lastelement 303b bereitgestellt wird.
Im Weiteren wird bezugnehmend auf 4 ein Injection-Locked-Oscillator-Schaltkreis 400 gemäß einem ersten bevorzugten Ausführungsbeispiel der Erfindung beschrieben, wie er in der Schaltkreis-Anordnung 300 integriert sein kann.
Der in 4 gezeigte Injection-Locked-Oscillator-Schaltkreis 400 weist einen Oszillator-Teilschaltkreis (LC-Tank) 401 und einen Transistor-Teilschaltkreis 402 auf. An einem Eingabe-Anschluss 403 ist ein Zuführ- oder Eingabesignal F_in bereitgestellt. Der Eingabe-Anschluss 403 ist mit dem Basis-Anschluss 404a eines npn-Bipolartransistors 404 gekoppelt. Der Emitter-Anschluss 404b des npn-Bipolartransistors 404 ist auf das elektrische Massepotential 405 gebracht. Der Kollektor-Anschluss 404c des npn-Bipolartransistors 404 ist mit jeweils ersten Source-/Drain-Anschlüssen 406b, 407b eines ersten und eines zweiten n-MOS-Feldeffekttransistors 406, 407 gekoppelt. Die kreuzweise miteinander verschalteten ersten und zweiten n-MOS-Feldeffekttransistoren 406, 407 bilden den Transistor-Teilschaltkreis 402 und dienen als negativer ohmscher Widerstand, da sie effektiv Verluste des Oszillator-Teilschaltkreises 401 ausgleichen. Der Gate-Anschluss 407a des zweiten n-MOS-Feldeffekttransistors 407 ist mit einem zweiten Source-/Drain-Anschluss 406c des ersten n-MOS-Feldeffekttransistors 406 gekoppelt. Ferner ist der Gate-Anschluss 406a des ersten n-MOS-Feldeffekttransistors 406 mit einem zweiten Source-/Drain-Anschluss 407c des zweiten n-MOS-Feldeffekttransistors 107 gekoppelt. Darüber hinaus sind die zweiten Source-/Drain-Anschlüsse 406c, 407c mit dem aus einer Kapazität 408 und einer Induktivität 409 gebildeten Oscillator-Teilschaltkreis 401 gekoppelt. An die Induktivität 409 ist das Potential der Versorgungsspannung 410 angelegt. An einem ersten Knoten 411 und an einem zweiten Knoten 412 des Oszillator-Teilschaltkreises liegt jeweils ein Ausgabesignal F_out an, welches das Signal ist, das einem angeschlossenen Lastelement (Bezugszeichen 302 in 3) bereitgestellt wird.
Insbesondere das Verwenden des Bipolartransistors 404 zum Einkoppeln des Eingabesignals F_in ermöglicht ein besonders empfindliches Einkoppeln des Eingabesignals, so dass selbst ein Eingabesignal hoher Frequenz- bzw. geringer Amplitude störungsfrei verarbeitet werden kann.
Bei der Verschaltung des Injection-Locked-Oscillator-Schaltkreises 400 in der Schaltkreis-Anordnung 300 wird der Eingabe-Anschluss 403 mit dem Taktgeber 301 gekoppelt, wohingegen zumindest einer der Knoten 411, 412 mit dem zugehörigen Lastelement 302 gekoppelt wird.
Im Weiteren wird bezugnehmend auf 5 ein Injection-Locked-Oscillator-Schaltkreis 500 gemäß einem zweiten bevorzugten Ausführungsbeispiel der Erfindung beschrieben.
Wie der Injection-Locked-Oscillator-Schaltkreis 400 weist auch der Injection-Locked-Oscillator-Schaltkreis 500 einen Oszillator-Teilschaltkreis 401 und einen Transistor-Teilschaltkreis 402 auf. Ein erster Source-/Drain-Anschluss 501b eines dritten n-MOS-Feldeffekttransistors 501 ist auf Massepotential 405. Die ersten Source-/Drain-Anschlüsse 406b, 407b der ersten und zweiten n-MOS-Feldeffekttransistoren 406, 407 sind mit einem zweiten Source-/Drain-Anschluss 501c des dritten n-MOS-Feldeffekttransistors 501 gekoppelt. Anders als bei dem ILO-Schaltkreis 400 wird bei dem ILO-Schaltkreis 500 ein Zuführsignal F_in und ein dazu komplementäres Zuführsignal F _in eines angeschlossenen Taktgebers eingekoppelt, so dass eine differentielle Signalverarbeitung mit dem ILO-Schaltkreis 500 ermöglicht ist. Das Einkoppeln erfolgt mittels eines Schalt-Elements, welches von einem p-MOS-Schalt-Transistor 502 und einem n-MOS-Schalt-Transistor 503 gebildet ist. In den Oszillator-Teilschaltkreis 401 wird ein auf dem Zuführsignal F_in und auf dem dazu inversen Zuführsignal F _in basierendes Eingabesignal und ein dazu inverses Eingabesignal eingekoppelt, wobei das Eingabesignal gegenüber dem Zuführsignal F_in mittels des Schaltelements modifiziert sein kann. An dem Gate-Anschluss 502a des p-MOS-Schalt-Transistors 502 ist das inverse Zuführsignal F _in bereitgestellt, wohingegen an dem Gate-Anschluss 503a des n-MOS-Schalt-Transistors 503 das Zuführsignal F_in bereitgestellt ist. Erste Source-/Drain-Anschlüsse 502b, 503b der Transistoren 502, 503 sind miteinander gekoppelt. Ferner sind zweite Source-/Drain-Anschlüsse 502c, 503c der Transistoren 502, 503 miteinander gekoppelt.
Somit werden das Zuführsignal F_in und das inverse Zuführsignal F _in direkt, d.h. ohne Zwischenschalten des Transistor-Teilschaltkreises 402 in den Oszillator-Teilschaltkreis 401 eingekoppelt. Die Konfiguration von 5 ist eine besonders sensitive Einkopplung des Eingabesignals in den Oszillator-Teilschaltkreis, so dass auch ein Eingabesignal geringer Amplitude eingekoppelt werden kann.
Im Weiteren wird bezugnehmend auf 6 ein Injection-Locked-Oscillator-Schaltkreis 600 gemäß einem dritten Ausführungsbeispiel der Erfindung beschrieben.
Der in 6 gezeigte ILO-Schaltkreis 600 unterscheidet sich von dem in 5 gezeigten ILO-Schaltkreis 500 im Wesentlichen dadurch, dass der n-MOS-Feldeffekttransistor 501 weggelassen ist und dass zusätzlich ein weiterer Transistor- Teilschaltkreis 603 vorgesehen ist. Das Signal wird wie in 5 differentiell unter Verwendung der Schalt-Transistoren 502, 503 eingekoppelt. Der weitere Transistor-Teilschaltkreis 603 ist gebildet aus einem ersten p-MOS-Feldeffekttransistor 601 und einem zweiten p-MOS-Feldeffekttransistor 602, welche kreuzweise miteinander verschaltet sind. Erste Source-/Drain-Anschlüsse 601b, 602b der Transistoren 601 und 602 sind miteinander gekoppelt. Ferner ist der Gate-Anschluss 602a des zweiten p-MOS-Feldeffekttransistor 602 mit einem zweiten Source-/Drain-Anschluss 601c des ersten p-MOS-Feldeffekttransistor 601 gekoppelt. Der Gate-Anschluss 601a des ersten p-MOS-Feldeffekttransistor 601 ist mit einem zweiten Source-/Drain-Anschluss 602c des zweiten p-MOS-Feldeffekttransistor 602 gekoppelt.
Im Weiteren wird bezugnehmend auf 7 ein Injection-Locked-Oscillator-Schaltkreis 700 gemäß einem vierten Ausführungsbeispiel der Erfindung beschrieben.
Der ILO-Schaltkreis 900 unterscheidet sich von dem in 5 gezeigten ILO-Schaltkreis 500 dadurch, dass anstelle des aus zwei Transistoren 502, 503 gebildeten Schalt-Elements bei dem ILO-Schaltkreis 700 ein aus einem ersten p-MOS-Schalt-Transistor 701, einem ersten n-MOS-Schalt-Transistor 702, einem zweiten p-MOS-Schalt-Transistor 703 und einem zweiten n-MOS-Schalt-Transistor 704 gebildetes Schalt-Element bereitgestellt ist. An dem Gate-Anschluss 702a des ersten n-MOS-Schalt-Transistors 702 und an dem Gate-Anschluss 703a des zweiten p-MOS-Schalt-Transistors 703 ist das Zuführsignal F_in bereitgestellt. An dem Gate-Anschluss 701a des ersten p-MOS-Schalt-Transistors 701 sowie an dem Gate-Anschluss 704a des zweiten n-MOS-Schalt-Transistors 704 ist ein dazu komplementäres Zuführsignal F _in bereitgestellt. Erste Source-/Drain-Anschlüsse 701b, 702b des ersten p-MOS-Schalt-Transistors 701 und des ersten n-MOS-Schalt-Transistors 702 sind miteinander gekoppelt. Ferner sind zweite Source-/Drain-Anschlüsse 701c, 702c des ersten p-MOS-Schalt-Transistors 701 und des ersten n-MOS-Schalt-Transistors 702 gekoppelt. Erste Source-/Drain-Anschlüsse 703b, 704b des zweiten p-MOS-Schalt-Transistors 903 und des zweiten n-MOS-Schalt-Transistors 904 sind miteinander gekoppelt. Darüber hinaus sind zweite Source-/Drain-Anschlüsse 703c, 704c des zweiten p-MOS-Schalt-Transistors 703 und des zweiten n-MOS-Schalt-Transistors 704 miteinander gekoppelt.
Die Verschaltung des Oszillator-Teilschaltkreises 401 und des Transistor-Teilschaltkreises 402 ist analog realisiert wie in 5. Bei dem ILO-Schaltkreis 700 ist ein vollsymmetrischer Schalter mit zwei Schalterpaaren verwendet, wodurch eine vollsymmetrische Eingangslast erreicht ist. Bei gleicher Dimensionierung des LC-Kreises synchronisiert der ILO-Schaltkreis 700 ein Eingabesignal derart, dass die Frequenz des Ausgabesignals F_out gleich der Frequenz des Eingabesignals ist.
In diesem Dokument sind folgende Veröffentlichungen zitiert:

[1] Pfaff, D, Huang, Q (1999) "A quarter-micron CMOS, 1 GHz VCO/prescaler-set for very low power applications", Custom Integrated Circuits, S. 649–652
[2] Yuan, J, Svensson, C (1989) "High-Speed CMOS Circuit Technique", IEEE Journal of Solid-State Circuits, Vol. 24, Nr. 1, S. 62–70
[3] Rategh, HR et al. (2000) "A CMOS frequency Synthesizer with an Injection-Locked Frequency Divider for a 5-GHz Wireless LAN Receiver", IEEE Journal of solid-state Circuits, Vol. 35, Nr. 5, S. 780–787
[4] Wu, H, Hajimiri, A (2001) "A 19 GHz 0.5mW 0.35μm CMOS frequency divider with shunt-peaking locking-range enhancement", Digist of Technical Papers, ISSCC 2001, S. 412f, 471
[5] Sidiropoulos, S et al. (1997) "A Semidigital Dual Delay-Locked Loop", IEEE Journal of Solid-State Circuits, Vol. 32, Nr.11, S. 1683–1692
[6] Farjad-rad, R et al. 2002 "A 0.2-2GHz Multiplying DLL for Low-Jitter Clock Synthesis in Highly-Integrated Data Communication Chips" IEEE International Solid-State Circuits Conference, Session 4, Backplane Interconnected ICs, 4.5
[7] Uzunoglu, V, White, MH (1985) "The Synchronous Oscillator: A Synchronization and Tracking Network", IEEE Journal of Solid-State Circuits, Vol. SC-20, Nr. 6, Seiten 1214–1226
[8] US 6, 317, 008 B1

100: Taktverteilerbaum
101: Taktgeber
102: Lastelemente
103: Treiber
104: Zuleitungen
200: Taktverteilerbaum
201: Gruppen-Treiber
202: individuelle Treiber
300: Schaltkreis-Anordnung
301: Taktgeber
302: Lastelemente
302a: erstes Lastelement
302b: zweites Lastelement
303: Injection-Locked-Oscillator-Schaltkreise
303a: erster Injection-Locked-Oscillator-Schaltkreis
303b: zweiter Injection-Locked-Oscillator-Schaltkreis
304: Zuleitungen
400: Injection-Locked-Oscillator-Schaltkreis
401: Oszillator-Teilschaltkreis
402: Transistor-Teilschaltkreis
403: Eingabe-Anschluss
404: npn-Bipolartransistor
404a: Basis-Anschluss
404b: Emitter-Anschluss
404c: Kollektor-Anschluss
405: Massepotential
406: erster n-MOS-Feldeffekttransistor
406a: Gate-Anschluss
406b: erster Source-/Drain-Anschluss
406c: zweiter Source-/Drain-Anschluss
407: zweiter n-MOS-Feldeffekttransistor
407a: Gate-Anschluss
407b: erster Source-/Drain-Anschluss
407c: zweiter Source-/Drain-Anschluss
408: Kapazität
409: Induktivität
410: Versorgungsspannung
411: erster Knoten
412: zweiter Knoten
500: Injection-Locked-Oscillator-Schaltkreis
501: dritter n-MOS-Feldeffekttransistor
501a: Gate-Anschluss
501b: erster Source-/Drain-Anschluss
501c: zweiter Source-/Drain-Anschluss
502: p-MOS-Schalt-Transistor
502a: Gate-Anschluss
502b: erster Source-/Drain-Anschluss
502c: zweiter Source-/Drain-Anschluss
503: n-MOS-Schalt-Transistor
503a: Gate-Anschluss
503b: erster Source-/Drain-Anschluss
503c: zweiter Source-/Drain-Anschluss
600: Injection-Locked-Oscillator-Schaltkreis
601: erster p-MOS-Feldeffekttransistor
601a: Gate-Anschluss
601b: erster Source-/Drain-Anschluss
601c: zweiter Source-/Drain-Anschluss
602: zweiter p-MOS-Feldeffekttransistor
602a: Gate-Anschluss
602b: erster Source-/Drain-Anschluss
602c: zweiter Source-/Drain-Anschluss
603: weiterer Transistor-Teilschaltkreis
700: Injection-Locked-Oscillator-Schaltkreis
701: erster p-MOS-Schalt-Transistor
701a: Gate-Anschluss
701b: erster Source-/Drain-Anschluss
701c: zweiter Source-/Drain-Anschluss
702: erster n-MOS-Schalt-Transistor
702a: Gate-Anschluss
702b: erster Source-/Drain-Anschluss
702c: zweiter Source-/Drain-Anschluss
703: zweiter p-MOS-Schalt-Transistor
703a: Gate-Anschluss
703b: erster Source-/Drain-Anschluss
703c: zweiter Source-/Drain-Anschluss
704: zweiter n-MOS-Schalt-Transistor
704a: Gate-Anschluss
704b: erster Source-/Drain-Anschluss
704c: zweiter Source-/Drain-Anschluss

Claims

Integrierte Schaltkreis-Anordnung (300) mit Taktverteilerbaumstruktur, • mit einer Mehrzahl von Lastelementen (302); • mit einem Taktgeber (301), der derart eingerichtet ist, dass mit ihm den Lastelementen (302) ein Taktsignal bereitstellbar ist; • mit mindestens einem zwischen dem Taktgeber (301) und zumindest einem Teil der Lastelemente (302) geschalteten Injection-Locked-Oscillator-Schaltkreis (303).
Integrierte Schaltkreis-Anordnung (300) nach Anspruch 1, bei der jedes Lastelement (302) zum Erfüllen einer Teilfunktionalität der Schaltkreis-Anordnung (300) eingerichtet ist.
Integrierte Schaltkreis-Anordnung (300) nach Anspruch 1 oder 2, bei der zumindest eines der Lastelemente (302) • eine Steuer-Einheit; • ein Modulator; • ein Demodulator; • ein Mischer; • ein Rechenwerk; • eine Speicherzellen-Anordnung; • ein Kodierer; • ein Dekodierer; • ein Analog-Digital-Wandler; • ein Qigital-Analog-Wandler; • ein Logik-Teilschaltkreis; und/oder • eine Sende-Empfangs-Einrichtung ist.
Integrierte Schaltkreis-Anordnung (300) nach einem der Ansprüche 1 bis 3, bei der mindestens einer des mindestens einem Injection- Locked-Oscillator-Schaltkreises (303) derart eingerichtet ist, dass er dem oder den zugeordneten Lastelementen (302) ein Signal einer solchen Frequenz bereitstellt, die gegenüber einer Frequenz eines dem Injection-Locked-Oscillator-Schaltkreis (303) mittels des Taktgebers (301) bereitgestellten Signals auf das 2ⁿ-fache verändert ist, wobei n eine positive oder negative ganze Zahl oder Null ist.
Integrierte Schaltkreis-Anordnung (300) nach einem der Ansprüche 1 bis 4, bei der zwischen jedem der Lastelemente (302) und dem Taktgeber (301) ein separater Injection-Locked-Oscillator-Schaltkreis (303) geschaltet ist.
Integrierte Schaltkreis-Anordnung (300) nach einem der Ansprüche 1 bis 5, bei der mindestens einer des mindestens einen Injection-Locked-Oscillator-Schaltkreises (303) aufweist: • einen Oszillator-Teilschaltkreis (401) mit – einer Induktivität (409) und mit einer Kapazität (408); – einem externen Signaleingang zum Anlegen eines auf einem Zuführsignal des Taktgebers (301) basierenden Eingabesignals; • einen Transistor-Teilschaltkreis (402) mit zwei miteinander kreuzweise verschalteten Transistoren (406, 407), der mit dem Oszillator-Teilschaltkreis (401) gekoppelt ist; • wobei dem oder den einem Injection-Locked-Oscillator-Schaltkreis (303) zugehörigen Lastelement (302) oder Lastelementen ein Ausgabesignal des Injection-Locked-Oscillator-Schaltkreises (303) bereitstellbar ist.
Integrierte Schaltkreis-Anordnung (300) nach Anspruch 6, mit einem an den externen Signaleingang angeschlossenen Schalt-Element (404; 502, 503), das derart eingerichtet ist, dass mittels des Schalt-Elements (404; 502, 503) dem Oszillator-Teilschaltkreis (401) ein Zuführsignal zum Erzeugen des Eingabesignals bereitstellbar ist.
Integrierte Schaltkreis-Anordnung (300) nach Anspruch 7, bei der das Schalt-Element einen ersten und einen zweiten Schalt-Feldeffekttransistor (502, 503) enthält, welche Schalt-Feldeffekttransistoren (502, 503) derart verschaltet sind, dass • an dem Gate-Anschluss (502a) des ersten Schalt-Feldeffekttransistors (502) das Zuführsignal anlegbar ist; • an dem Gate-Anschluss (503a) des zweiten Schalt-Feldeffekttransistors (503) ein zu dem Zuführsignal komplementäres Zuführsignal anlegbar ist • ein erster Source-/Drain-Anschluss (502b) des ersten Schalt-Feldeffekttransistors (502) mit einem ersten Source-/Drain-Anschluss (503b) des zweiten Schalt-Feldeffekttransistors (503) und mit dem Oszillator-Teilschaltkreis (401) gekoppelt ist; • ein zweiter Source-/Drain-Anschluss (502c) des ersten Schalt-Feldeffekttransistors (502) mit einem zweiten Source-/Drain-Anschluss (503c) des zweiten Schalt-Feldeffekttransistors (503) und mit dem Oszillator-Teilschaltkreis (401) gekoppelt ist.
Integrierte Schaltkreis-Anordnung (300) nach Anspruch 8, bei der das Schalt-Element ferner einen dritten und einen vierten Schalt-Feldeffekttransistor enthält, wobei der dritte Schalt-Feldeffekttransistor analog wie der erste Schalt-Feldeffekttransistor und wobei der vierte Schalt-Feldeffekttransistor analog wie der zweite SchaltFeldeffekttransistor verschaltet ist.
Integrierte Schaltkreis-Anordnung (300) nach einem der Ansprüche 1 bis 9, die derart eingerichtet ist, dass den Lastelementen (302) mittels des mindestens einen Injection-Locked-Oscillator- Schaltkreises (303) und mittels des Taktgebers (301) simultan ein Signal und ein dazu komplementäres Signal bereitstellbar ist.
Verwendung der integrierten Schaltkreis-Anordnung (300) nach einem der Ansprüche 1 bis 10 als • Prozessor; • Speicher-Schaltkreis; • Mobilfunk-Schaltkreis; oder • Kommunikations-Schaltkreis.