DE10255847B3

DE10255847B3 - Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle

Info

Publication number: DE10255847B3
Application number: DE10255847A
Authority: DE
Inventors: Till Schlösser; Jörn LÜTZEN
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-11-29
Filing date: 2002-11-29
Publication date: 2004-07-15
Anticipated expiration: 2022-11-30

Abstract

Die vorliegende Erfindung schafft ein Herstellungsverfahren für einen Grabenkondensator mit den Schritten: Vorsehen von einem Graben (5) in einem Substrat (1) unter Verwendung einer Hartmaske (2, 3) mit einer entsprechenden Maskenöffnung; Vorsehen von einem Kondensatordielektrikum (30) im unteren und mittleren Grabenbereich, einem Isolationskragen (10) im mittleren und oberen Grabenbereich und einer elektrisch leitenden Füllung (20) im unteren und mittleren Grabenbereich, wobei die Oberseite der elektrisch leitenden Füllung (20) im oberen Grabenbereich gegenüber der Oberseite des Substrats (1) eingesenkt ist; vollständiges Auffüllen des oberen Grabenbereichs und der Maskenöffnung unter Verwendung von mindestens einem Hilfsmaterial (3b, 22; 290, 295; 310); Vorsehen einer Maske (222; 298; 390) auf der Hartmaske (2, 3) mit dem gefüllten Graben (5) zum Definieren eines einseitigen Anschlussbereichs (KS; KS1, KS2) oder eines anderseitigen Isolationsbereichs (IS; IS1, IS2) des vergrabenen Kontakts (15a, 15b); Freilegen des einseitigen Anschlussbereichs (KS; KS1, KS2) oder des anderseitigen Isolationsbereichs (IS; IS1, IS2) des vergrabenen Kontakts (15a, 15b) durch teilweises Entfernen des Hilfsmaterials (3b, 22; 290; 310) unter Verwendung der Maske (222; 298; 390); und Auffüllen des einseitigen Anschlussbereichs (KS; KS1, KS2) mit einem leitenden Material (260, 380) oder des anderseitigen Isolationsbereichs (IS; IS1, IS2) mit einem isolierenden Material (299).

Description

Die vorliegende Erfindung betrifft ein Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle gemäss dem Oberbegriff des Anspruchs 1, wie aus der DE 198 43 641 A1 bekannt.

Die EP 1 022 782 A2 offenbart ein Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, wobei wie bei einem allseitig angeschlossenen Kontakt eine Isolationsschicht abgeschieden wird und dann ein Teilbereich der Isolationsschicht und des allseitig angeschlossenen Kontakts entfernt wird.

Die U.S. 6,335,247 B1 offenbart ein Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Halbleitersubstrat elektrisch verbunden ist, wobei der obere Grabenbereich innerhalb des Isolationskragens mit einem leitenden Material aufgefüllt wird und dann ein Teilbereich des leitenden Materials sowie des Isolationskragens entfernt wird, um dort den einseitig angeschlossenen vergrabenen Kontakt zu schaffen.

Obwohl prinzipiell auf beliebige integrierte Schaltungen an- wendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in Bezug auf integrierte Speicherschaltungen in Silizium-Technologie erläutert.

1 zeigt eine schematische Schnittdarstellung einer Halbleiterspeicherzelle mit einem Grabenkondensator und einem damit verbundenen planaren Auswahltransistor (sog. inferner Stand der Technik). In 1 bezeichnet Bezugszeichen 1 ein Silizium-Halbleitersubstrat. Vorgesehen in dem Halbleitersubstrat 1 sind Grabenkondensatoren GK1, GK2, welche Gräben G1, G2 aufweisen, deren elektrisch leitende Füllungen 20a, 20b erste Kondensatorelektroden bilden. Die leitenden Füllungen 20a, 20b sind im unteren und mittleren Grabenbereich durch ein Dielektrikum 30a, 30b gegenüber dem Halbleitersubstrat 1 isoliert, welches seinerseits die zweiten Kondensatorelektroden bildet (ggfs. in Form einer nicht gezeigten Buried Plate).

Im mittleren und oberen Bereich der Gräben G1, G2 sind umlaufende Isolationskrägen 10a, 10b vorgesehen, oberhalb derer vergrabene Kontakte 15a, 15b angebracht sind, die mit den leitenden Füllungen 20a, 20b und dem angrenzenden Halbleitersubstrat 1 in elektrischem Kontakt stehen. Die vergrabenen Kontakte 15a, 15b sind nur einseitig an das Halbleitersubstrat 1 angeschlossen (vgl. 2a,b). Isolationsgebiete 16a, 16b isolieren die andere Substratseite gegenüber den vergrabenen Kontakten 15a, 15b bzw. isolieren die vergrabenen Kontakte 15a, 15b zur Oberseite der Gräben G1, G2 hin.

Dies ermöglicht eine einfache Strukturierung der Grabenkondensatoren GK1, GK2 und der dazu gehörigen Auswahltransistoren mit hoher Packungsdichte, welche nunmehr erläutert werden. Dabei wird hauptsächlich Bezug genommen auf den Auswahltransistor, der zum Grabenkondensator GK2 gehört, da von benachbarten Auswahltransistoren lediglich das Drain-Gebiet D1 bzw. das Source-Gebiet S3 eingezeichnet ist. Der zum Grabenkondensator GK2 gehörige Auswahltransistor weist ein Source-Gebiet S2, ein Kanalgebiet K2 und ein Drain-Gebiet D2 auf. Das Source-Gebiet S2 ist über einen Bitleitungskontakt BLK mit einer oberhalb einer Isolationsschicht I angeordneten (nicht gezeigten) Bit-Leitung verbunden. Das Drain-Gebiet D2 ist einseitig an den vergrabenen Kontakt 15b angeschlossen. Oberhalb des Kanalgebiets K2 läuft eine Wortleitung WL2, die einen Gate-Stapel GS2 und einen diesen umgebenden Gate-Isolator GI2 aufweist. Die Wortleitung WL2 ist für den Auswahltransistor des Grabenkondensators GK2 eine aktive Wortleitung.

Parallel benachbart zur Wortleitung WL2 verlaufen Wortleitungen WLl bestehend aus Gate-Stapel GSl und Gate-Isolator GI1 und Wortleitung WL3 bestehend aus Gate-Stapel GS3 und Gate-Isolator GI3, welche für den Auswahltransistor des Grabenkondensators GK2 passive Wortleitungen sind. Diese Wortleitungen WL1, WL3 dienen zur Ansteuerung von Auswahltransistoren, die in der dritten Dimension gegenüber der gezeigten Schnittdarstellung verschoben sind.

Ersichtlich aus 1 ist die Tatsache, dass der einseitige Anschlusses des vergrabenen Kontakts eine unmittelbare Nebeneinanderanordnung der Gräben und der benachbarten Source-Gebiete bzw. Drain-Gebiete betreffender Auswahltransistoren mit sich bringt. Die Länge einer Speicherzelle kann somit 4F und die Breite 2F betragen, wobei F die minimale technologisch realisierbare Längeneinheit ist (vgl. 2a,b). Ein besonderer Vorteil der somit möglichen Anordnungen liegt in der optimalen Aufweitbarkeit im unteren Grabenbereich.

2A zeigt eine Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß 1 in einer ersten Anordnungsmöglichkeit.

Bezugszeichen DT in 2A bezeichnet Gräben, welche zeilenweise mit einem Abstand von 3 F zueinander angeordnet sind und spaltenweise mit einem Abstand von 2 F. Benachbarte Zeilen sind um 2 F gegeneinander verschoben. UC in 2A bezeichnet die Fläche einer Einheitszelle, welcher 4 F × 2 F = 8 F² beträgt. STI bezeichnet Isolationsgräben, welche in Zeilenrichtung in einem Abstand von 1 F zueinander angeordnet sind und benachbarte aktive Gebiete gegeneinander isolieren. Ebenfalls mit einem Abstand von 1 F zueinander verlaufen Bit-Leitungen BL in Zeilenrichtung, wohingegen die Wortleitungen in Spaltenrichtung mit einem Abstand von 1 F zueinander verlaufen. Bei diesem Anordnungsbeispiel haben alle Gräben DT auf der linken Seite einen Kontaktbereich KS des vergrabenen Kontakts zum Substrat und einen Isolationsbereich IS auf der rechten Seite (Gebiete 15a,b bzw. 16a,b in 1).

2B zeigt eine Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß 1 in einer zweiten Anordnungsmöglichkeit.

Bei dieser zweiten Anordnungsmöglichkeit haben die Zeilen von Gräben alternierende Anschlussgebiete bzw. Isolationsgebiete der vergrabenen Kontakte. So sind in der untersten Reihe von 2B die vergrabenen Kontakte jeweils auf der linken Seite mit einem Kontaktbereich KS1 und auf der rechten Seite mit einem Isolationsbereich IS1 versehen. Hingegen sind in der darüberliegenden Reihe alle Gräben DT auf der linken Seite mit jedem Isolationsbereich IS2 und auf der rechten Seite mit einem Kontaktbereich KS2 versehen. Diese Anordnung ist in Spaltenrichtung alternierend.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein einfaches und sicheres Herstellungsverfahren für einen derartigen einseitig angeschlossenen Grabenkondensator anzugeben.

Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.

Die Vorteile des erfindungsgemäßen Verfahrens liegen insbesondere darin, dass es eine genaue Definition des Anschlussgebietes bzw. des komplementären Isolationsgebietes beim jeweiligen vergrabenen Kontakt des Grabenkondensators ermöglicht. Sowohl eine additive Erstellung des vergrabenen Kontakts (stückweiser Aufbau) als auch eine subtraktive Erstellung (stückweiser Abbau) des vergrabenen Kontakts werden durch das erfindungsgemäße Verfahren ermöglicht.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Herstellungsverfahrens.

Gemäss einer weiteren bevorzugten Weiterbildung besteht der isolierende Seitenwandspacer aus Siliziumnitrid, die leitende Füllung sowie die weitere leitende Füllung aus Polysilizium und der Isolationskragen aus Siliziumoxid. Beim Freilegen wird das Siliziumnitrid selektiv gegenüber dem Polysilizium und dem Siliziumoxid geätzt.

Gemäss einer weiteren bevorzugten Weiterbildung werden das Hilfsmaterial und das Material, das beim Schritt des Auffüllens verwendet wird, nach dem Auffüllen bis unter die Oberseite des Substrats abgesenkt. Anschließend wird der Graben mit einer weiteren isolierenden Füllung gefüllt.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.

Es zeigen:

1 eine schematische Schnittdarstellung einer Halbleiterspeicherzelle mit einem Grabenkondensator und einem damit verbundenen planaren Auswahltransistor;

2A,B eine jeweilige Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß 1 in einer ersten und zweiten Anordnungsmöglichkeit; und

3A-F schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als Ausführungsform der vorliegenden Erfindung.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.

Bei den nachstehend beschriebenen Ausführungsformen wird aus Gründen der Übersichtlichkeit auf eine Schilderung der Herstellung der planaren Auswahltransistoren verzichtet und lediglich die Bildung des einseitig angeschlossenen vergrabenen Kontakts des Grabenkondensators ausführlich erörtert. Die Schritte der Herstellung der planaren Auswahltransistoren sind, falls nicht ausdrücklich anders erwähnt, dieselben wie beim Stand der Technik.

3A-F sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als erste Ausführungsform der vorliegenden Erfindung.
In 3A bezeichnet Bezugszeichen 5 einen Graben, der im Silizium-Halbleitersubstrat 1 vorgesehen ist. Auf der Oberseite OS des Halbleitersubstrats 1 vorgesehen ist eine Hartmaske bestehend aus einer Pad-Oxid-Schicht 2 und einer Pad-Nitrid-Schicht 3. Im unteren und mittleren Bereich des Grabens 5 ist ein Dielektrikum 30 vorgesehen, das eine elektrisch leitende Füllung 20 gegenüber dem umgebenden Halbleitersubstrat 1 isoliert. Im oberen und mittleren Bereich des Grabens 5 ist ein umlaufender Isolationskragen 10 vorgesehen, der auf ungefähr gleiche Höhe wie die leitende Füllung 20 in den Graben 5 eingesenkt ist. Ein beispielhaftes Material für den Isolationskragen 10 ist Siliziumoxid und für die elektrisch leitende Füllung 20 Polysilizium. Doch sind auch selbstverständlich andere Materialkombinationen vorstellbar.
Mit Bezug auf 3B findet anschließend eine Oxidation des im oberen Grabenbereich freiliegenden Substrats zur Bildung eines Pad-Oxid-Bereichs 2a statt und darauffolgend eine Bildung von einem Nitrid-Spacer 3b im oberen Grabenbereich und im Bereich der Hartmaske bestehend aus den Schichten 2, 3. Der Spacer 3b hat bei diesem Beispiel etwa dieselbe Dicke wie der Isolationskragen 10.
Mit Bezug auf 3C wird anschließend Polysilizium über der resultierenden Struktur abgeschieden und planarisiert, so daß der obere Grabenbereich und der Bereich der Schichten 2, 3 im Graben 5 mit einer weiteren leitenden Füllung 22 gefüllt ist, die in elektrischem Kontakt mit der Füllung 20 steht.
Als nächstes können (hier nicht gezeigt) die aktiven Gebiete der zu den Speicherzellen gehörigen Auswahltransistoren sowie die Isolationsgräben STI (vgl. 2a,b) vorgesehen werden.
Mit Bezug auf 3D wird dann eine Maske 222 über der resultierenden Struktur gebildet, so dass nur eine Seite des Nitrid-Spacers 3b durch entsprechende Öffnungen freigelegt ist. An dieser freigelegten Seite wird der Nitrid-Spacer durch einen selektiven Ätzprozess unter Verwendung der Maske 222 bis zur Oberseite des Isolationskragens 10 entfernt.
Anschließend wird, wie in 3E gezeigt, eine Füllung (260) aus Polysilizium über der resultierenden Struktur abgeschieden und planarisiert, um den freigelegten Spacer-Bereich aufzufüllen, nachdem das Pad-Oxid 2A dort entfernt worden ist. Somit ist der vergrabene Kontakt prinzipiell durch die Füllung 260 erstellt.
Abschließend erfolgt noch eine Rückätzung der leitenden Bereiche 22, 260, ein Entfernen des restlichen Spacers 3b sowie ein Abscheiden und Rückätzen einer Oxid-Isolationsschicht 250, um den einseitigen Anschlussbereich KS der Kondensatorfüllung 20 über die Gebiete 22, 260 an das Halbleitersubstrat 1 nach oben und zur Isolationsseite IS hin zu isolieren, wie in 3F gezeigt.
Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
Insbesondere ist die Auswahl der Schichtmaterialien nur beispielhaft und kann in vielerlei Art variiert werden.

Claims

Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen (10; 10a, 10b) in einem Substrat (1), der über einen vergrabenen Kontakt (15a, 15b) einseitig mit dem Substrat (1) elektrisch verbundenen ist, insbesondere für eine Halbleiterspeicherzelle mit einem in dem Substrat (1) vorgesehenen und über den vergrabenen Kontakt (15a, 15b) angeschlossenen Planaren Auswahltransistor, mit den Schritten: Vorsehen von einem Graben (5) in dem Substrat (1) unter Verwendung einer Hartmaske (2, 3) mit einer entsprechenden Maskenöffnung; Vorsehen von einem Kondensatordielektikum (30) im unteren und mittleren Grabenbereich, dem Isolationskragen (10) im mittleren und oberen Grabenbereich und einer elektrisch leitenden Füllung (20) im unteren und mittleren Grabenbereich, wobei die Oberseite der elektrisch leitenden Füllung (20) im oberen Grabenbereich gegenüber der Oberseite des Substrats (1) eingesenkt ist; vollständiges Auffüllen des oberen Grabenbereichs und der Maskenöffnung unter Verwendung von mindestens einem Hilfsmaterial (3b, 22), so dass der aufgefüllte Graben (5) eine gleichmäßige Oberfläche mit der Hartmaske (2, 3) bildet; Vorsehen einer Maske (222) auf der Hartmaske (2, 3) mit dem gefüllten Graben (5) zum Definieren eines einseitigen Anschlussbereichs (KS; KS1, KS2) oder eines anderseitgen Isolationsbereichs (IS; IS1, IS2) des vergrabenen Kontakts (15a, 15b); Freilegen des einseitigen Anschlussbereichs (KS; KS1, KS2) des vergrabenen Kontakts (15a, 15b) durch teilweises Entfer nen des Hilfsmaterials (3b, 22) unter Verwendung der Maske (222); und Auffüllen des einseitigen Anschlussbereichs (KS; KSl, KS2) mit einem leitenden Material (260); dadurch gekennzeichnet , dass das Hilfsmaterial (3b, 22) einen isolierenden Seitenwandspacer (3b) und eine weitere leitende Füllung (22) im Innern umfasst, welche in elektrischem Kontakt mit der leitenden Füllung (20) steht; und ein Freilegen des einseitigen Anschlussbereichs (KS; KS1, KS2) durch teilweises Entfernen des isolierenden Seitenwandspacers (3b) an der Seitenwand durchgeführt wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der isolierende Seitenwandspacer (3b) aus Siliziumnitrid besteht, die leitende Füllung (20) sowie die weitere leitende Füllung (22) aus Polysilizium bestehen und der Isolationskragen (10) aus Siliziumoxid besteht; und beim Freilegen das Siliziumnitrid selektiv gegenüber dem Polysilizium und dem Siliziumoxid geätzt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Hilfsmaterial (3b, 22) und das Material, das beim Schritt des Auffüllens verwendet wird, nach dem Auffüllen bis unter die Oberseite des Substrats (1) abgesenkt werden und anschließend der Graben (5) mit einer weiteren isolierenden Füllung (250) gefüllt wird.