DE10241045A1 - Verfahren zum Durchführen von Testmessungen an elektrischen Bauelementen - Google Patents

Verfahren zum Durchführen von Testmessungen an elektrischen Bauelementen Download PDF

Info

Publication number
DE10241045A1
DE10241045A1 DE10241045A DE10241045A DE10241045A1 DE 10241045 A1 DE10241045 A1 DE 10241045A1 DE 10241045 A DE10241045 A DE 10241045A DE 10241045 A DE10241045 A DE 10241045A DE 10241045 A1 DE10241045 A1 DE 10241045A1
Authority
DE
Germany
Prior art keywords
components
column
transistors
laser
switching matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10241045A
Other languages
English (en)
Other versions
DE10241045B4 (de
Inventor
Peter Schmid
Robert Petter
Elmar Dr. Dröge
Manfred Gewald
Daniel Dr. Reznik
Thomas Käßemodel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10241045A priority Critical patent/DE10241045B4/de
Priority to US10/653,587 priority patent/US20040080309A1/en
Publication of DE10241045A1 publication Critical patent/DE10241045A1/de
Application granted granted Critical
Publication of DE10241045B4 publication Critical patent/DE10241045B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2632Circuits therefor for testing diodes
    • G01R31/2635Testing light-emitting diodes, laser diodes or photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zum Durchführen von Testmessungen an elektrischen Bauelementen. Erfindungsgemäß werden die Bauelemente zunächst einem Alterungsprozess unterworfen, bevor an ihnen die eigentlichen Testmessungen durchgeführt werden. Um dies besonders einfach handhaben zu können, werden die Bauelement zunächst auf einem Träger mit einer Schaltmatrix angeordnet. Die Schaltmatrix ist dabei derart ausgestaltet, dass zur Durchführung des Alterungsprozesses alle Bauteile (L) eingeschaltet werden und zur Durchführung der Testmessungen ausschließlich die auszumessenden Bauelemente (L) - einzeln oder in Teilgruppen - eingeschaltet werden.

Description

  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Durchführen von Testmessungen anzugeben, das sich besonders einfach und schnell durchführen lässt.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen gemäß Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen beschrieben.
  • Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass die Bauelemente vor Durchführung der eigentlichen Testmessungen einem vorgegebenen Alterungsprozess unterworfen werden. Bei diesem Alterungsprozess fallen in erster Linie diejenigen Bauelemente heraus, die bereits bei der Herstellung Fehler aufwiesen und schadhaft waren. Nach Abschluss dieses Alterungsprozesses – bei Lasern bzw. Leuchtdioden auch Burnin – Prozess genannt – sind dann im Wesentlichen nur noch die Bauelemente übrig, die als fehlerfrei anzusehen sind und voraussichtlich ihre zu erwartende Lebensdauer auch erreichen werden. Ein weiterer wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass vorzugsweise alle Bauelemente gleichzeitig dem Alterungsprozess unterworfen werden, um zu erreichen, dass der Alterungsprozess bei den Bauelementen im Wesentlichen identisch ist. Durch das gleichzeitige Durchführen des Alterungsprozesses bei allen Bauelementen wird eine Zeitersparnis gegenüber einem sequenziellen Alterungsprozess erreicht, bei dem die Bauelemente einzeln bzw. nacheinander gealtert werden. Ein dritter wesentlicher Vorteil des erfindungsgemäßen Verfahrens ist in der Verwendung der Schaltmatrix zu sehen. Durch den Einsatz der Schaltmatrix wird nämlich konkret erreicht, dass nach Abschluss des an allen Bauelementen gleichzeitig durchgeführten Alterungsprozesses die Bauelemente nicht individuell kontaktiert werden müssen, da mit Hilfe der Schaltmatrix die Bauelemente einzeln oder in Teilgruppen eingeschaltet bzw. aktiviert werden können, sobald an ihnen Testmessungen durchgeführt werden sollen.
  • Als vorteilhaft wird es angesehen, wenn als Trägermaterial ein Halbleitermaterial verwendet wird. Eine Verwendung von Halbleitermaterial ermöglicht es nämlich in vorteilhafter Weise, dass die Schaltmatrix zumindest teilweise durch Halbleiterschalter gebildet werden kann, die im Halbleitermaterial zumindest teilweise monolithisch integriert sind. Durch die monolithische Integration der Halbleiterschalter im Halbleitermaterial lassen sich erhebliche Kostenvorteile gegenüber einem diskreten Aufbau von Schaltern bzw. Halbleiterschaltern auf einem Träger erreichen.
  • Im Hinblick auf Kostenerwägungen wird es als vorteilhaft angesehen, wenn Silizium als Halbleitermaterial für den Träger verwendet wird.
  • Die Halbleiterschalter lassen sich in einem Halbleitermaterial vorteilhaft durch Transistoren bilden, insbesondere durch Feldeffekttransistoren.
  • Das erfindungsgemäße Verfahren lässt sich in vorteilhafter Weise bei lichtemittierenden elektrischen Bauelementen einsetzen, insbesondere also bei Leuchtdioden und Laserdioden.
  • Um dabei sicherzustellen, dass die Leucht- oder Laserdioden bei der Durchführung des Alterungsprozesses oder bei der Durchführung der Testmessungen nicht beschädigt werden, wird es als vorteilhaft angesehen, wenn vor Durchführung des Alterungsprozesses und/oder vor Durchführung der Testmessungen zu den Leucht- oder Laserdioden jeweils eine Schutzdiode parallel geschaltet wird. Eine Schutzdiode lässt sich an eine Leucht- bzw. Laserdiode beispielsweise derart anschließen, dass die Anode der Schutzdiode mit der Kathode der Leucht- bzw. Laserdiode und die Kathode der Schutzdiode mit der Anode der Leucht- oder Laserdiode verbunden wird.
  • Als vorteilhaft wird es darüber hinaus angesehen, wenn das erfindungsgemäße Verfahren an VCSEL-Lasern (vertical cavity surface emitting laser) durchgeführt wird; dabei werden die VCSEL-Laser vorteilhaft zunächst auf einem Silizium-Träger montiert, der eine elektronische Schaltmatrix aufweist. Die VSEL-Laser werden dann an diese Schaltmatrix angeschlossen; zur Durchführung des Alterungsprozesses wird die Schaltmatrix dann so angesteuert, dass alle VCSEL-Laser gleichzeitig altern. Nach Abschluss des Alterungsprozesses wird die Schaltmatrix dann so umgeschaltet, dass jeder VCSEL-Laser einzeln ausgemessen werden kann. Ein ganz wesentlicher Vorteil dieses Verfahrens besteht darin, dass die VCSEL-Laser auf dem Silizum-Träger sowohl gealtert als auch ausgemessen werden können; ein „Umbau" der Messeinrichtung zur Durchführung der Testmessungen nach dem Alterungsprozess ist also nicht erforderlich, wodurch eine deutliche Zeit- und Kostenersparnis erreicht wird.
  • Zur Erläuterung der Erfindung zeigt eine Figur ein Ausführungsbeispiel für eine Schaltmatrix, die zur Durchführung des erfindungsgemäßen Verfahrens eingesetzt werden kann.
  • Die Figur zeigt eine Schaltmatrix 10, die vier Anschlüsse aufweist, nämlich einen ersten Anschluss P1, einen zweiten Anschluss P2, einen dritten Anschluss P3 und einen vierten Anschluss P4. Die Schaltmatrix 10 ist elektrisch in Spalten und Zeilen unterteilt, was nun anhand der Figur erläutert werden soll unter Verwendung der Begriffe „Spalten" und „Zeilen".
  • Zwischen dem ersten und dem dritten Anschluss P1, P3 sind Spaltentransistoren T11, T12, ... in Reihe geschaltet und bilden eine Spalte 20. Zwischen dem zweiten Anschluss P2 und dem dritten Anschluss P4 sind weitere Spaltentransistoren T21, T22, ... in Reihe geschaltet und bilden eine zweite Spalte 30.
  • Zwischen den beiden Spalten 20 und 30 sind Laserarrays 100, 110 und 120 geschaltet. Jedes Laserarray 100, 110 und 120 weist jeweils 14 Laserdioden L auf, die jeweils mit einem Schalttransistor T1, T2, ..., T14 in Reihe geschaltet sind. Die aus Laserdiode L und Schalttransistor T1, T2 ... bzw. T14 gebildete Reihenschaltung ist an die Spalten 20 und 30 angeschlossen.
  • Elektrisch parallel zu der aus Laserdiode L und Schalttransistor gebildeten Reihenschaltung liegt pro Laserarray jeweils ein „Zeilen-Transistor" T31, T32, ...; die Zeilen-Transistoren T31, T32 usw. trennen jeweils die Laserarrays 100, 110 und 120 in „Zeilen-Richtung" voneinander.
  • Die Basisanschlüsse aller Zeilentransistoren T31, T32, ... sind untereinander elektrisch verbunden und bilden gemeinsam einen Steueranschluss T3 der Schaltmatrix 10.
  • Im Übrigen sind alle Basisanschlüsse der Schalttransistoren T1 jeweils untereinander verbunden und bilden somit einen Steueranschluss S1. Das Gleiche gilt entsprechend für die Schalttransistoren T2, deren Basisanschlüsse untereinander verbunden sind und gemeinsam einen Steueranschluss S2 bilden. In entsprechender Weise sind die übrigen Schalttransistoren T3–T14 der Laserarrays untereinander verbunden unter Bildung von Steueranschlüssen S3–S14. Die Steueranschlüsse S3 bis S14 sind in der Figur der Übersichtlichkeit halber nicht dargestellt.
  • Zum Schutz der Laserdioden L ist zu diesen jeweils eine Schutzdiode LS – mit umgekehrter Polarität – parallel geschaltet. Die Schutzdiode LS dient dazu, eine Überspannung an der Laserdiode L in Sperrrichtung zu verhindern.
  • Mit der Schaltmatrix 10 der Figur lassen sich Testmessungen an den Lasern L durchführen, wie nun erläutert werden soll. Dabei sollen die Laser L zunächst einem Alterungsprozess unterworfen werden. Bei diesem Alterungsprozess werden gleichzeitig alle Bauelemente eingeschaltet und für eine vorgegebene Zeit mit Strom beaufschlagt.
  • Nach Abschluss dieses Alterungsprozesses, der auch Burn-in-Prozess genannt wird, werden dann die einzelnen Laser L jeweils für sich charakterisiert, indem an die Anschlüsse P1–P4 die entsprechenden Testsignale angelegt werden.
  • Nachfolgend soll nun beschrieben werden, wie die Spaltentransistoren und die Reihentransistoren in der Schaltmatrix 10 angesteuert werden müssen, um zum einen den Burn-in- bzw. Alterungsprozess und zum anderen die eigentlichen Testmessungen zu ermöglichen.
  • Zur Durchführung des Burn-in-Prozesses werden alle Laserdioden L gleichzeitig von Strom durchflossen. Um dies zu erreichen, wird an die Anschlüsse P1 und P4 eine positive Spannung angelegt. Gleichzeitig werden alle Spaltentransistoren T11, T12, ... der ersten Spalte 20 sowie alle Schalttransistoren T21, T22, ... der zweiten Spalte 30 ausgeschaltet; die Zeilentransistoren T31, T32, ... werden über ihren Steueranschluss T3 hingegen eingeschaltet.
  • Bei dieser Beschaltung der Zeilen- und Spaltentransistoren ergibt sich ein Stromfluss wie folgt: Zunächst fließt der Strom von dem ersten Kontakt P1 über das erste Laserarray 100 zur zweiten Spalte 30. Da nun der in der Figur oberste Transistor T21 der zweiten Spalte 30 gesperrt ist, fließt der Strom von der zweiten Spalte 30 über den Zeilentransistor T31 zurück zur ersten Spalte 20. Von dort aus gelangt er über das zweite Laserarray 110, d.h. also über alle Schalttransistoren T1–T14 und die zugehörigen Laserdioden L des zweiten Laserarrays 110 wieder zur zweiten Spalte 30.
  • Da der Spaltentransistor T22 der zweiten Spalte 30 wiederum ausgeschaltet ist, muss der Strom von der zweiten Spalte 30 über den Zeilentransistor T32 wieder zur ersten Spalte 20 fließen, von wo er über das Laserarray 120 zurück zur zweiten Spalte 30 fließt. Zusammengefasst fließt der Strom also jeweils von der ersten Spalte 20 zur zweiten Spalte 30 über ein Laserarray und von der zweiten Spalte 30 wieder zurück zur ersten Spalte 20 über einen Zeilentransistor; in dieser Weise wird erreicht, dass alle Laserarrays vom Strom durchflossen werden.
  • Der Stromfluss durch die Laserarrays wird dabei so lange durchgeführt, wie es der vorgegebene Alterungsprozess erforderlich macht. Nach Abschluss dieses Alterungsprozesses werden die Laserdioden dann einzeln charakterisiert. Dies erfordert eine entsprechende Ansteuerung der Spalten- und Zeilentransistoren, die wie folgt erfolgen muss:
    Soll beispielsweise die erste Laserdiode des ersten Laserarrays 100 ausgemessen werden, so wird der erste Steueranschluss S1 mit Spannung beaufschlagt, was zu einem Durchschalten aller Schalttransistoren T1 führt. Die übrigen Schalttransistoren T2 bis T14 sowie die Spaltentransistoren T11, T12, ... der ersten Spalte 20 werden ausgeschaltet, wodurch ein Stromfluss durch diese Transistoren verhindert wird. Die Spaltentransistoren T21, T22, ... der zweiten Spalte 30 werden hingegen eingeschaltet, um einen Stromfluss durch diese Transistoren zu ermöglichen. Die Zeilentransistoren T31, T32, ... werden über ihren Steueranschluss T3 in ihrer Gesamtheit ausgeschaltet.
  • Aufgrund dieser Ansteuerung der Spalten- und Zeilentransistoren wird ein Messstrom vom ersten Anschluss P1 über den durchgeschalteten Transistor T1 sowie über die zugeordnete Laserdiode L zur zweiten Spalte 30 fließen. Von dort aus fließt der Strom über die durchgeschalteten Spaltentransistoren T21, T22, ... der zweiten Spalte 30 zum vierten Anschluss P4 der Schaltmatrix 10 ab.
  • In entsprechender Weise können die übrigen Transistoren T2–T14 des ersten Laserarrays 100 ausgemessen werden, indem die entsprechenden Schalttransistoren T2–T14 aktiviert werden.
  • In entsprechender Weise können auch die übrigen Laserdioden L der übrigen Laserarrays angesteuert werden. Soll beispielsweise die erste Laserdiode L des zweiten Laserarrays 110 ausgemessen werden, so muss der erste Steueranschluss S1 mit Spannung beaufschlagt werden, was zu einem Durchschalten aller Schalttransistoren T1 führt. Außerdem wird der erste Spaltentransistor T11 der ersten Spalte 20 durchgeschaltet.
  • Die übrigen Schalttransistoren T2 bis T14 sowie die übrigen Spaltentransistoren T12, ... der ersten Spalte 20 müssen ausgeschaltet werden. Von den Spaltentransistoren der zweiten Spalte 30 ist der in der Figur oberste Spaltentransistor T21 auszuschalten, wohingegen die übrigen Spaltentransistoren T22, T23, usw. eingeschaltet werden müssen. Dadurch wird erreicht, dass ein Messstrom vom ersten Anschluss P1 über den durchgeschalteten Spaltentransistor T11 und den Schalttransistor T1 durch die erste Laserdiode L des zweiten Laserarrays 110 fließen und die zweite Spalte 30 der Schaltmatrix erreichen kann. Von dort aus gelangt der Mess- bzw. Teststrom dann zu dem vierten Anschluss P4 der Schaltmatrix 10.
  • Abschließend soll nun noch erläutert werden, wie beispielsweise die 14. Laserdiode des zweiten Laserarrays 110 ausgemessen werden kann. Hierzu werden zunächst alle Schalttransistoren T14 der Laserarrays über ihren gemeinsamen Steueranschluss S14, der in der Figur der Übersichtlichkeit halber nicht dargestellt ist, eingeschaltet. Die übrigen Schalttransistoren T1, T2, ..., T13 müssen ausgeschaltet sein. Die übrige Beschaltung der Spalten- und Zeilentransistoren ist genauso, wie sie im Zusammenhang mit der Messung an dem ersten Transistor des zweiten Laserarrays 110 beschrieben worden ist.
  • Es lässt sich mit der Schaltmatrix 10 gemäß der Figur also erreichen, dass jeder Laser L eines jeden Laserarrays einzeln angesteuert werden kann.
  • Außerdem ist es möglich, die Schaltmatrix 10 derart anzusteuern, dass für einen Alterungsprozess bzw. Burn-in-Prozess alle Laserdioden L gleichzeitig mit Strom beaufschlagt werden können.
  • 10
    Schaltmatrix
    20
    Erste Spalte
    30
    Zweite Spalte
    100
    Erstes Laserarray
    110
    Zweites Laserarray
    120
    Drittes Laserarray
    L
    Diode
    LS
    Schutzdiode
    P1
    Anschluss der Schaltmatrix
    P2
    Anschluss der Schaltmatrix
    P3
    Anschluss der Schaltmatrix
    P4
    Anschluss der Schaltmatrix
    S1
    Steueranschluss
    S2
    Steueranschluss
    T3
    Steueranschluss
    T11
    Spaltentransistor der ersten Spalte
    T12
    Spaltentransistor der ersten Spalte
    T21
    Spaltentransistor der zweiten Spalte
    T22
    Spaltentransistor der zweiten Spalte
    T1
    Schalttransistoren
    T2
    Schalttransistoren
    T14
    Schalttransistoren
    T31
    Zeilentransistor
    T32
    Zeilentransistor

Claims (9)

  1. Verfahren zum Durchführen von Testmessungen an elektrischen Bauelementen (L), bei denen die Bauelemente (L) einzeln oder in Teilgruppen ausgemessen werden, nachdem sie zumindest einem für alle Bauelemente (L) gleichzeitig durchgeführten Alterungsprozess unterworfen wurden, bei dem – die Bauelemente (L) zunächst auf einem Träger mit einer Schaltmatrix (10) angeordnet und derart an die Schaltmatrix (10) angeschlossen werden, dass sich die Bauelemente (L) einzeln oder in Gruppen ein- bzw. ausschalten lassen und – die Schaltmatrix (10) derart angesteuert wird, dass zur Durchführung des mindestens einen Alterungsprozesses alle Bauelemente (L) eingeschaltet werden und zur Durchführung der Testmessungen ausschließlich die auszumessenden Bauelemente (L) – einzeln oder in Teilgruppen – eingeschaltet werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Träger ein Halbleitermaterial verwendet wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Schaltmatrix (10) mindestens einen Halbleiterschalter aufweist, der im Halbleitermaterial zumindest teilweise monolithisch integriert sind.
  4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass als Halbleitermaterial ein Siliziumwafer verwendet wird.
  5. Verfahren Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Halbleiterschalter durch Transistoren, insbesondere Feldeffekttransistoren gebildet sind.
  6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als Bauelemente lichtemittierende Bauelemente, insbesondere Leuchtdioden und/oder Laserdioden ausgemessen werden.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass zumindest einer der Leucht- und/oder Laserdioden eine Schutzdiode parallel geschaltet wird.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Anode der Schutzdiode mit der Kathode der Leucht- bzw. Laserdiode und die Kathode der Schutzdiode mit der Anode der Leucht- bzw. Laserdiode verbunden wird.
  9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als Bauelemente VCSEL-Laser gealtert und anschließend ausgemessen werden.
DE10241045A 2002-08-30 2002-08-30 Verfahren zum Durchführen von Testmessungen an lichtemittierenden Bauelementen Expired - Fee Related DE10241045B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10241045A DE10241045B4 (de) 2002-08-30 2002-08-30 Verfahren zum Durchführen von Testmessungen an lichtemittierenden Bauelementen
US10/653,587 US20040080309A1 (en) 2002-08-30 2003-09-02 Method for performing test measurements on electrical components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10241045A DE10241045B4 (de) 2002-08-30 2002-08-30 Verfahren zum Durchführen von Testmessungen an lichtemittierenden Bauelementen

Publications (2)

Publication Number Publication Date
DE10241045A1 true DE10241045A1 (de) 2004-03-11
DE10241045B4 DE10241045B4 (de) 2006-07-20

Family

ID=31502403

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10241045A Expired - Fee Related DE10241045B4 (de) 2002-08-30 2002-08-30 Verfahren zum Durchführen von Testmessungen an lichtemittierenden Bauelementen

Country Status (2)

Country Link
US (1) US20040080309A1 (de)
DE (1) DE10241045B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013221753A1 (de) * 2013-10-25 2015-04-30 Osram Opto Semiconductors Gmbh Schaltungsanordnung, Leuchtdioden-Anordnung und Verfahren zum Ansteuern eines optoelektronischen Bauelements

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170078594A (ko) * 2014-11-05 2017-07-07 라스코 게엠베하 복수의 발광장치들의 전기적 및 광학적 파라미터를 테스트하기 위한 방법 및 어셈블리
CN108120915B (zh) * 2017-12-15 2020-05-05 京东方科技集团股份有限公司 应用于显示面板的老化处理方法及老化处理系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559444A (en) * 1991-06-04 1996-09-24 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
DE10024875A1 (de) * 2000-05-16 2001-11-29 Infineon Technologies Ag Bauteilhalter für Testvorrichtungen und Bauteilhaltersystem
US6329831B1 (en) * 1997-08-08 2001-12-11 Advanced Micro Devices, Inc. Method and apparatus for reliability testing of integrated circuit structures and devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2157837B (en) * 1984-04-16 1988-05-18 Mars Inc Circuit testing apparatus
US5053700A (en) * 1989-02-14 1991-10-01 Amber Engineering, Inc. Method for wafer scale testing of redundant integrated circuit dies
US5025205A (en) * 1989-06-22 1991-06-18 Texas Instruments Incorporated Reconfigurable architecture for logic test system
US5736850A (en) * 1995-09-11 1998-04-07 Teradyne, Inc. Configurable probe card for automatic test equipment
US5966021A (en) * 1996-04-03 1999-10-12 Pycon, Inc. Apparatus for testing an integrated circuit in an oven during burn-in
JP3277914B2 (ja) * 1999-04-30 2002-04-22 日本電気株式会社 プロセスパラメータ測定回路を有する集積回路装置
US6950830B2 (en) * 2000-10-13 2005-09-27 Ciena Corporation Stress-test information database structure and method of use
JP4276373B2 (ja) * 2000-12-07 2009-06-10 セイコーエプソン株式会社 電気光学装置の検査用回路、電気光学装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559444A (en) * 1991-06-04 1996-09-24 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US6329831B1 (en) * 1997-08-08 2001-12-11 Advanced Micro Devices, Inc. Method and apparatus for reliability testing of integrated circuit structures and devices
DE10024875A1 (de) * 2000-05-16 2001-11-29 Infineon Technologies Ag Bauteilhalter für Testvorrichtungen und Bauteilhaltersystem

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013221753A1 (de) * 2013-10-25 2015-04-30 Osram Opto Semiconductors Gmbh Schaltungsanordnung, Leuchtdioden-Anordnung und Verfahren zum Ansteuern eines optoelektronischen Bauelements
DE102013221753B4 (de) * 2013-10-25 2017-11-23 Osram Opto Semiconductors Gmbh Schaltungsanordnung, Leuchtdioden-Anordnung und Verfahren zum Ansteuern eines optoelektronischen Bauelements
US10236987B2 (en) 2013-10-25 2019-03-19 Osram Opto Semiconductors Gmbh Circuit arrangement, light-emitting diode assembly, and method of actuating an optoelectronic component

Also Published As

Publication number Publication date
US20040080309A1 (en) 2004-04-29
DE10241045B4 (de) 2006-07-20

Similar Documents

Publication Publication Date Title
EP0523594B1 (de) Verfahren zur Korpuskularstrahl-Prüfung von Substraten für Flüssigkeitskristallanzeigen (LCD)
DE69030283T2 (de) Halbleitervorrichtung und Verfahren zu deren Einbrennen
DE2319011C2 (de) Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens
DE102006001859A1 (de) Lichtaussendende Vorrichtung
DE102010009079B4 (de) Verfahren und Vorrichtung zum Auffinden leistungsschwacher PV-Module in einer PV-Anlage mittels des Einsatzes von Trennschaltern
DE69932783T2 (de) TFT Matrix Paneel
DE102017100879B4 (de) Elektrische Schaltung und Verfahren zum Betrieb einer elektrischen Schaltung
DE69432016T2 (de) Verfahren zur Herstellung integrierter Schaltungen und erzeugte Halbleiterscheibe
DE2408540C2 (de) Halbleiterbauelement aus einer Vielzahl mindestens annähernd gleicher Schaltungselemente und Verfahren zum Erkennen und Abtrennen defekter Schaltungselemente
DE19860326A1 (de) Lichtemittierende Diodenmatrix
DE102014205441B4 (de) Hintergrundbeleuchtungsmodul und Verfahren zum Erfassen von dessen elektrostatischer Beschädigung
WO2011038708A1 (de) Optoelektronischer halbleiterchip und verfahren zum anpassen einer kontaktstruktur zur elektrischen kontaktierung eines optoelektronischen halbleiterchips
DE10241045B4 (de) Verfahren zum Durchführen von Testmessungen an lichtemittierenden Bauelementen
DE10036283A1 (de) Laserdiodenanordnung
WO2013004547A1 (de) Hochvolt-led-multichip-modul und verfahren zur einstellung eines led-multichip-moduls
WO2004059329A1 (de) Adapter zum testen von leiteranordnungen
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
EP1860447B1 (de) Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung
DE112018004107T5 (de) Strommessvorrichtung
DE19917586A1 (de) Anordnung zur Durchführung von Burn-In-Behandlungen von Halbleitervorrichtungen auf Waferebene
DE10254566B4 (de) Laserdiodenanordnung mit Überbrückungseinheiten
EP0661550A2 (de) Verfahren zum Durchführen von Burn-in-Prozeduren an Halbleiterchips
DE202016101991U1 (de) Mit erhöhter Chipausbeute hergestelltes Leistungshalbleitermodul
EP0133955A1 (de) Teststruktur zur Kennzeichnung von Halbleiterchips und Verfahren zu deren Kennzeichnung
DE102009020818B4 (de) Generatoranschluss einer Photovoltaikanlage

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee