DE10208410A1

DE10208410A1 - Vorrichtung und Verfahren für das Kodieren/Dekodieren von TFCI-Bits in einem Asynchronen CDMA Kommunikationssystem

Info

Publication number: DE10208410A1
Application number: DE2002108410
Authority: DE
Inventors: Sung-Ho Choi; Jae-Yoel Kim; Hyun-Woo Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2001-02-27
Filing date: 2002-02-27
Publication date: 2002-10-31
Anticipated expiration: 2022-02-28
Also published as: WO2002069514A1; JP2002344360A; KR100433904B1; GB2377352A; US7068638B2; EP1237292B1; EP1237292A2; JP3599713B2; AU1872602A; DE10208410B4; KR20020070160A; US20020162073A1; GB2377352B; EP1237292A3; CN1461535A; GB0204593D0; CN1199365C; AU772724B2

Abstract

Es wird ein Verfahren für das Dekodieren empfangener Daten in einem Dekodierer, der Daten von einem Kodierer, der die Länge eines Walsh-Kodes gemäß einer Kodierrate der Übertragungsdaten variiert, empfängt und der eine maximale Anzahl von IFHT-Stufen (Inverse schnelle Hadamard-Transformation) aufweist, der sogar die Daten, die mit einem Walsh-Kode maximaler Länge kodiert sind, dekodieren kann, beschrieben. Das Verfahren umfaßt das Auswählen von mindestens einer IFHT-Stufe unter der maximalen Anzahl der IFHT-Stufen gemäß einer Länge des Walsh-Kodes, der für die empfangenen Daten verwendet wird, und das Durchführen einer inversen schnellen Hadamard-Transformation mit den empfangenen Daten durch die ausgewählte IFHT-Stufe.

Description

PRIORITÄT

Diese Erfindung beansprucht die Priorität einer Anmeldung mit dem Titel "Apparatus and Method for Transmitting TFCI Bits in a CDMA Communication System", die beim koreanischen Patentamt am 27. Februar 2001 eingereicht wurde und der die Seriennum mer 2001-10150 zugewiesen wurde, wobei ihr Inhalt hiermit durch Bezugnahme eingeschlossen wird.

HINTERGRUND DER ERFINDUNG GEBIET DER ERFINDUNG

Die vorliegende Erfindung bezieht sich allgemein auf ein mo biles CDMA-Kommunikationssystem und insbesondere auf eine Vorrichtung und ein Verfahren für das Übertragen von TFCI- Bits (Transport Format Combination Indicator = Transportfor matkombinationsanzeiger), die während der Datenübertragung über einen gemeinsam genutzten Kanal in Abwärtsrichtung in einem mobilen CDMA-Kommunikationssystem verwendet werden.

BESCHREIBUNG DES STANDS DER TECHNIK

In einem mobilen Kommunikationssystem nutzen eine Vielzahl von Benutzern, die sich in derselben Zelle befinden, einen gemeinsam zu nutzenden Kanal in Abwärtsrichtung (DSCH) auf Zeitmultiplexbasis gemeinsam. Der DSCH wird in Verbindung mit einem jedem Benutzer zugewiesenen Kanal (DCH) errichtet. Der DCH umfaßt einen zugewiesenen physikalischen Steuerkanal (DPCCH) und einen zugewiesenen physikalischen Datenkanal (DPDCH). Der DPCCH wird insbesondere auch als ein physikali scher Steuerkanal für den DSCH verwendet. Somit überträgt der DPCCH Steuersignale des zugehörigen DCH und DSCH. Die Steuer signale umfassen einen TFCI (Transportformatkombinationsan zeiger), der durch das Kodieren einer 10-Bit Information in 30 Bits übertragen wird. Das heißt, Information einer Menge von Daten wird durch 10 Bits ausgedrückt, und die 10-Bit In formation wird für die Übertragung über einen physikalischen Kanal in 30 Bits kodiert. Somit sollte der DPCCH gleichzeitig den TFCI für den DCH und den TFCI für den DSCH übertragen. Hier wird ein TFCI für den DCH als ein TFCI Feld#1 oder er ster TFCI bezeichnet, und ein TFCI für den DSCH wird als ein TFCI Feld#2 oder als ein zweiter TFCI bezeichnet.

Ein Verfahren für das gleichzeitige Übertragen des TFCI Feld#1 und des TFCI Feld#2 über den DPCCH wird in zwei Ver fahren unterteilt: ein hartes Aufteilungsverfahren und ein logisches Aufteilungsverfahren.

Im logischen Aufteilungsverfahren wird ein TFCI, der aus ei nem TFCI Feld#1 und einem TFCI Feld#2 in einem spezifischen Verhältnis besteht, in 30 kodierte Symbole mit einem (30,10) punktierten Reed-Muller-Kode (oder einem Reed-Muller-Unter kode zweiter Ordnung) kodiert. Das Verhältnis des TFCI Feld#1 zum TFCI Feld#2 ist eines der Verhältnisse 1 : 9, 2 : 8, 3 : 7, 4 : 6, 5 : 5, 6 : 4, 7 : 3, 8 : 2 und 9 : 1.

Im harten Aufteilungsverfahren werden ein 5-Bit TFCI Feld#1 und ein 5-Bit TFCI Feld#2 mit einem punktierten (15,5) bior thogonalen Kode kodiert und dann in 30 kodierte Symbole ge multiplext.

Fig. 1 zeigt eine Struktur eines Senders, der auf dem harten Aufteilungsverfahren basiert. Betrachtet man die Fig. 1, so kodiert ein biorthogonaler (15,5) Kodierer 100 ein 5-Bit TFCI Feld#1 für den DCH in 15 kodierte Symbole mit einem (15,5) punktierten biorthogonalen Kode, und liefert die 15 kodierten Symbole an einen Multiplexer 110. Zur selben Zeit kodiert ein (15,5) biorthogonaler Kodierer 105 einen 5-Bit TFCI Feld#2 für den DSCH in 15 kodierte Symbole mit dem (15,5) punktier ten biorthogonalen Kode, und er liefert auch die 15 kodierten Symbole an den Multiplexer 110. Der Multiplexer 110 führt dann einen Zeitmultiplex der 15 kodierten Symbole vom Kodie rer 100 und der 15 kodierten Symbole vom Kodierer 105 durch und gibt nach der Anordnung 30 Symbole aus. Ein Multiplexer 120 führt einen Zeitmultiplex der 30 Symbole, die vom Multi plexer 110 ausgegeben werden, und anderer Signale (beispiels weise Übertragungsleistungssteuerbits (TPC), Pilotbits und Datenbits) durch und liefert sein Ausgangssignal an eine Spreizvorrichtung 130. Die Spreizvorrichtung 130 spreizt das Ausgangssignal des Multiplexers 120 mit einem Spreizkode, der von einem Spreizkodegenerator 135 geliefert wird. Eine Ver würfelungsvorrichtung 140 verwürfelt das gespreizte Signal mit einem Verwürfelungskode, der von einem Verwürfelungskode generator 145 geliefert wird.

Fig. 2 zeigt ein Verfahren für das Austauschen von Signali siernachrichten und Daten zwischen einem Knoten B und RNCs (Funknetzwerksteuervorrichtungen) für das harte Aufteilungs verfahren, das im existierenden 3GPP (Partnerschaftsprojekt der dritten Generation) definiert ist. Betrachtet man die Fig. 2, so überträgt in Schritt 101, wenn Sendedaten des DSCH erzeugt werden, eine Funkverbindungssteuervorrichtung (RLC) 11 einer SRNC (bedienende RNC) 10 DSCH-Daten an einen MAC-D (Medium Access Control-Dedicated Channel) 13 des SRNC 10. Ein Grundelement, das in diesem Moment übertragen wird, ist MAC-D-Data-REQ. Im Schritt 102 überträgt der MAC-D 13 der SRNC 10 DSCH-Daten, die von der RLC 11 empfangen werden, an einen MAC-C/SH (MAC-Common/Shared channel = gemeinsamer/gemeinsam genutzter MAC-Kanal) 21 eines CRCN (Steuer-RNC) 20. Ein Grundelement, das in diesem Moment übertragen wird, ist MAC-C/SH-Data-REQ. In Schritt 103 bestimmt (plant) der MAC-C 21 des CRNC 20 eine Übertragungszeit für die DSCH-Daten, die im Schritt 102 vom MAC-D 13 der SRNC 10 empfangen wurden, und überträgt dann die DSCH-Daten zusammen mit seinem zugehörigen TFI (Transportformatanzeiger) an eine L1 (Schicht 1) 30 des Knotens B (nachfolgend bezieht sich der Ausdruck "Knoten B" auf eine Basisstation). Ein Grundelement, das in diesem Mo ment übertragen wird, ist MPHY-Data-REQ. Im Schritt 104 über trägt der MAC-D 13 der SRNC 10 Übertragungsdaten des DCH und seinen zugehörigen TFI an die L1 30 des Knotens B. Ein Grund element, das in diesem Moment übertragen wird, ist MPHY-Data-REQ. Die Daten, die im Schritt 103 übertragen werden, sind unabhängig von den Daten, die im Schritt 104 übertragen wer den, und die L1 30 des Knotens B erzeugt einen TFCI, der in einen TFCI für den DCH und einen TFCI für den DSCH aufgeteilt wird. In den Schritten 103 und 104 werden die Daten und die TFIs unter Verwendung eines Datenrahmenprotokolls übertragen.

Nach dem Empfangen der Daten und der TFIs in den Schritten 103 und 104 überträgt die L1 30 des Knotens B die DSCH-Daten über einen physikalischen DSCH (PDSCH) an eine L1 41 einer UE (Benutzerausrüstung; nachfolgend bezieht sich der Ausdruck "UE" auf eine Mobilstation) 40 in Schritt 105. Im Schritt 106 überträgt die L1 30 des Knotens B den TFCI zur L1 41 der UE 40 unter Verwendung des DPCH. Die L1 30 des Knotens B über trägt die TFCIs, die mit den TFIs, die in den Schritten 103 und 104 empfangen wurden, unter Verwendung der Felder für den DCH und den DSCH geschaffen wurden.

Fig. 3 zeigt ein Verfahren für das Austauschen von Signali siernachrichten und Daten zwischen einem Knoten B und einer RNC für das logisches Aufteilungsverfahren. Betrachtet man die Fig. 3, überträgt, wenn zu übertragende DSCH-Daten er zeugt werden, eine RLC 301 einer RNC 300 die DSCH-Daten an einen MAC-D 303 der RNC 300 in Schritt 201. Ein Grundelement, das in diesem Moment übertragen wird, ist MAC-D-Data-REQ. Nach dem Empfang der DSCH-Daten von der RLC 301 überträgt der MAC-D 303 die DSCH-Daten an einen MAC-C/SH (gemeinsa mer/gemeinsam genutzter MAC-Kanal) 305 in Schritt 202. Ein Grundelement, das in diesem Moment übertragen wird, ist MAC- C/SH-Data-REQ. Nach dem Empfang der DSCH-Daten bestimmt das MAC-C/SH 305 eine Übertragungszeit der DSCH-Daten und über trägt dann einen TFCI, der mit den DSCH-Daten verbunden ist, an den MAC-D 303 in Schritt 203. Nach dem Übertragen des TFCI an den MAC-D 303 in Schritt 203 überträgt der MAC-C/SH 305 die DSCH-Daten an eine L1 307 des Knotens B in Schritt 204. Die DSCH-Daten werden zu der Zeit, die in Schritt 203 be stimmt (geplant) wurde, übertragen. Nach dem Empfang des TFCI für die DSCH-Daten, die vom MAC-C/SH 305 in Schritt 203 über tragen wurden, bestimmt der MAC-D 303 einen TFCI für den DSCH und überträgt den TFCI an die L1 307 des Knotens B in Schritt 205. Ein Grundelement, das zu diesem Moment übertragen wird, ist MPHY-Data-REQ.

Nach dem Übertragen des TFCI für den DSCH bestimmt der MAC-D 303 einen TFCI für den DCH und überträgt die DCH-Daten zusam men mit dem TFCI für den DCH an die L1 307 des Knotens B in Schritt 206. Ein Grundelement, das in diesem Moment übertra gen wird, ist MPHY-Data-REQ. Die DSCH-Daten, die im Schritt 204 übertragen werden, und der TFCI, der im Schritt 205 über tragen wird, stehen in Bezug zur Zeit, die im Schritt 203 be stimmt wurde. Das heißt, der TFCI im Schritt 205 wird zu ei ner UE 310 über den DPCCH in einem Rahmen, direkt bevor die DSCH-Daten im Schritt 204 über den PDSCH übertragen werden, übertragen. In den Schritten 204, 205 und 206 werden die Da ten und die TFCIs unter Verwendung eines Rahmenprotokolls übertragen. Insbesondere wird im Schritt 206 der TFCI durch einen Steuerrahmen übertragen. In Schritt 207 überträgt die L1 307 des Knotens B die DSCH-Daten über den PDSCH an die L1 311 der UE 310. Im Schritt 208 schafft die L1 307 des Knotens B einen TFCI unter Verwendung der jeweiligen TFCIs oder TFIs, die in den Schritten 205 und 206 empfangen werden, und sie überträgt den geschaffenen TFCI an die L1 311 unter Verwen dung des DPCCH.

Wenn man das logische Aufteilungsverfahren zusammenfaßt, so überträgt der MAC-C/SH 305 DSCH-Planungsinformation und TFCI- Information des DSCH an den MAC-D 303 im Schritt 203. Das heißt, um den TFCI für den DSCH und den TFCI für den DCH im selben Kodierverfahren zu kodieren, muß der MAC-D 303 gleich zeitig die DSCH-Planungsinformation und die TFCI-Information zur L1 307 des Knotens B übertragen. Somit tritt, wenn der MAC-D 303 zu übertragende Daten aufweist, eine Verzögerung auf, bis der MAC-D 303 die Planungsinformation und die TFCI- Information vom MAC-C/SH 305 empfängt, nachdem die Daten zum MAC-C/SH 305 übertragen wurden. Zusätzlich werden, wenn der MAC-C/SH 305 vom MAC-D 303 getrennt wird, das heißt, wenn der MAC-C/SH 305 im DRNC (Drift-RNC) existiert, und wenn der MAC-D 303 im SRNC existiert, die Planungsinformation und die TFCI-Information (on the lur) ausgetauscht, was zu einer Zu nahme der Verzögerung führt.

Im Vergleich zum logischen Aufteilungsverfahren kann das harte Aufteilungsverfahren die Verzögerung reduzieren, da eine Informationsübertragung an den MAC-D nach der Zeitpla nung im MAC-C/SH nicht erforderlich ist. Lies ist möglich, da der Knoten B den TFCI für den DCH und den TFCI für den DSCH im harten Aufteilungsverfahren unabhängig kodieren kann. Zu sätzlich wird, wenn der MAC-C/SH vom MAC-D on the lur ge trennt wird, das heißt, wenn der MAC-C/SH im DRNC existiert, und wenn der MAC-D im SRNC existiert, so wird die Zeitsteue rungsinformation nicht on the lur ausgetauscht, was eine Er höhung der Verzögerung verhindert. Gemäß der vorangehenden Beschreibung werden jedoch die Informationsmengen (Bits) der TFCIs für den DCH und den DSCH fest in einem Verhältnis von 5 Bits zu 5 Bits aufgeteilt, so daß es möglich ist, maximal 32 Informationen für den DCH beziehungsweise den DSCH auszudrücken. Wenn es daher mehr als 32 Sorten von Informa tion für den DSCH oder DCH gibt, so kann das harte Auftei lungsverfahren nicht verwendet werden.

ZUSAMMENFASSUNG DER ERFINDUNG

Eine Aufgabe der vorliegenden Erfindung besteht somit darin, eine Vorrichtung und ein Verfahren für das adaptive Berechnen von Korrelation des TFCI für einen DCH und des TFCI für einen DSCH, die in einem unterschiedlichen Verhältnis gemäß den Ko dierraten übertragen werden, bereit zu stellen.

Eine andere Aufgabe der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren für das optimale Empfangen eines TFCIs unter Verwendung eines inversen schnellen Hada mard-Umformers für einen Walsh-Kode bereit zu stellen.

Eine nochmals andere Aufgabe der vorliegenden Erfindung liegt darin, eine Vorrichtung und ein Verfahren für das Messen ei ner Korrelation mit minimalen Berechnungen gemäß einer Menge der empfangenen TFCI-Information bereit zu stellen.

Eine wieder andere Aufgabe der vorliegenden Erfindung liegt darin, eine Vorrichtung und ein Verfahren für das Aufteilen eines Korrelationsberechnungsverfahren durch eine inverse schnelle Hadamard-Transformation in mehrere Schritte und dem anschließenden ausgewählten Durchführen von nur einigen der Schritte in Übereinstimmung mit der Menge der empfangenen In formation bereit zu stellen.

Eine nochmals andere Aufgabe der vorliegenden Erfindung be steht darin, eine Vorrichtung und ein Verfahren für das Auf teilen eines Korrelationsberechnungsverfahrens durch eine in verse schnelle Hadamard-Transformation in mehrere Schritte und das Vereinfachen der Berechnungen, die in den jeweiligen Schritten durchgeführt werden, bereit zu stellen.

Um die obige Aufgabe und andere Aufgaben zu lösen, liefert die vorliegende Erfindung ein Verfahren für das Dekodieren empfangener Daten in einem Dekodierer, der Daten von einem Kodierer empfängt, der eine Länge der kodierten Bits in Über einstimmung mit einer Kodierrate der Übertragungsdaten vari iert, und der Stufen einer maximalen IFHT (Inverse schnelle Hadamard-Transformation) aufweist, die sogar die Daten, die mit einem Kode mit einer gewissen Länge kodiert wurden, deko dieren können. Das Verfahren umfaßt das Auswählen von minde stens einer IFHT-Stufe unter den maximalen IFHT-Stufen in Übereinstimmung mit einer Länge der kodierten Bits, die für die empfangen Daten verwendet wurden, und das Durchführen der schnelle Hadamard-Transformation mit den Empfangenen Daten durch die ausgewählte IFHT-Stufe.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die obige Aufgabe und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detail lierten Beschreibung in Verbindung mit den begleitenden Zeichnungen deutlicher.

Fig. 1 ist ein Diagramm, das eine Struktur eines Senders, der einen (15,5) Kodierer, der auf einer harten Aufteilungs technik basiert, aufweist, in einem allgemeinen mobilen CDMA- Kommunikationssystem zeigt;

Fig. 2 ist ein Flußdiagramm, das ein Verfahren für das Aus tauschen von Signalisiernachrichten und Daten zwischen einem Knoten B und Funknetzwerksteuervorrichtungen (RNCs) für die harte Aufteilungstechnik im allgemeinen mobilen CDMA-Kommuni kationssystem zeigt;

Fig. 3 ist ein Flußdiagramm, das ein Verfahren für das Aus tauschen von Signalisiernachrichten und Daten zwischen einem Knoten B und RNCs für eine logische Aufteilungstechnik in allgemeinen asynchronen mobilen CDMA-Kommunikationssystem zeigt;

Fig. 4 ist ein Blockdiagramm, das eine Struktur eines Sen ders für das Kodieren von TFCI-Bits für den DSCH und TFCI- Bits für den DCH unter Verwendung verschiedener Kodiertechni ken gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;

Fig. 5 ist ein detailliertes Diagramm, das den in Fig. 4 gezeigten Kodierer darstellt;

Fig. 6 ist ein Blockdiagramm, das eine Struktur eines Emp fängers für das Dekodieren kodiertes Symbole gemäß einer Aus führungsform der vorliegenden Erfindung zeigt;

Fig. 7 ist ein detailliertes Diagramm, das den in Fig. 6 gezeigten Dekodierer darstellt;

Fig. 8 ist ein Diagramm, das ein Signaltransportformat für einen DCH in Abwärtsrichtung zeigt;

Fig. 9 ist ein Diagramm, das ein Verfahren für das Multiple xen kodiertes Symbole, die unter Verwendung verschiedener Ko diertechniken kodiert wurden, zeigt;

Fig. 10 ist ein Flußdiagramm, das ein Verfahren für das Aus tauschen von Signalisiernachrichten und Daten zwischen einem Knoten B und RNCs für die logische Aufteilungstechnik zeigt, wobei eine SRNC nicht identisch zu einer DRNC ist;

Fig. 11 ist ein Flußdiagramm, das einen Betrieb der SRNC ge mäß einer Ausführungsform der vorliegenden Erfindung zeigt;

Fig. 12 ist ein Flußdiagramm, das einen Betrieb der DRNC ge mäß einer Ausführungsform der vorliegenden Erfindung zeigt;

Fig. 13 ist ein Diagramm, das eine Struktur eines Steuerrah mens, der Information enthält, die von der DRNC zur SRNC übertragen wird, wie er in Fig. 8 gezeigt ist, zeigt;

Fig. 14 ist ein Diagramm, das eine Struktur eines Dekodie rers gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;

Fig. 15 ist ein Diagramm, das eine Transformationsvorrich tung für eine inverse schnelle Hadamard-Transformation, die eine variable Länge aufweist, gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;

Fig. 16 ist ein Diagramm, das eine allgemeine inverse schnelle Hadamard-Transformationsoperation für kodierte Bits mit einer Länge von 8 zeigt; und

Fig. 17 ist ein Diagramm, das eine Struktur einer Vorrich tung, die in jeder Stufe der Fig. 15 verwendet wird, zeigt.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird hier nachfolgend unter Bezug auf die begleitenden Zeich nungen beschrieben. In der folgenden Beschreibung werden wohl bekannte Funktionen oder Konstruktionen nicht im Detail be schrieben, da sie die Erfindung durch unnötige Details ver hüllen würden.

Im Fall der harten Aufteilungstechnik beträgt die Anzahl der Informationsbits für den DSCH und den DCH insgesamt 10, und die 10 Informationsbits werden in einem Verhältnis von 1 : 9, 2 : 8, 3 : 7, 4 : 6, 5 : 5, 6 : 4, 7 : 3, 8 : 2 oder 9 : 1 für den DSCH und den DCH aufgeteilt und dann einer Kodierung unterworfen.

Ein physikalische Schicht 30 kodiert TFCI-Symbole für einen Rahmen mit einer Kodierrate von 1/3. Wenn die TFCI-Informati onsbits in einem spezifischen Verhältnis aufgeteilt werden, wie das oben ausgeführt wurde, so ist es vorteilhaft, die ko dierten Symbole im selben Verhältnis wie das spezifische Ver hältnis aufzuteilen, um somit die jeweiligen Kodierraten bei zubehalten. Wenn beispielsweise 10 Eingabebits in einem Ver hältnis von 1 : 9 aufgeteilt werden, so werden die 30 Ausgabe symbole in einem Verhältnis von 3 : 27 aufgeteilt. Wenn die 10 Eingabebits in einem Verhältnis von 2 : 8 aufgeteilt werden, so werden die 30 Ausgabesymbole in einem Verhältnis von 6 : 24 aufgeteilt. Wenn die 10 Eingabebits in einem Verhältnis von 3 : 7 aufgeteilt werden, so werden die 30 Ausgabesymbole in ei nem Verhältnis von 9 : 21 aufgeteilt. Wenn die 10 Eingabebits in einem Verhältnis von 4 : 6 aufgeteilt werden, so werden die 30 Ausgabesymbole in einem Verhältnis von 12 : 18 aufgeteilt, und so weiter.

Wenn somit ein Verhältnis der Informationsbits 1 : 9 beträgt, so werden ein (3,1) Kodierer für das Ausgeben von 3 kodierten Symbolen durch das Empfangen eines Eingabebits, und ein (27,9) Kodierer für das Ausgeben von 27 kodierten Symbolen durch das Empfangen von 9 Eingabebits benötigt. Wenn ein Ver hältnis der Informationsbits 2 : 8 beträgt, so werden ein (6,2) Kodierer für das Ausgeben von 6 kodierten Symbolen durch das Empfangen von 2 Eingabebits, und ein (24,8) Kodierer für das Ausgeben von 24 kodierten Symbolen durch das Empfangen von 8 Eingabebits benötigt. Wenn ein Verhältnis der Informations bits 3 : 7 beträgt, so werden ein (9,3) Kodierer für das Ausge ben von 9 kodierten Symbolen durch das Empfangen von 3 Einga bebits, und ein (21,7) Kodierer für das Ausgeben von 21 ko dierten Symbolen durch das Empfangen von 7 Eingabebits benö tigt. Wenn ein Verhältnis der Informationsbits 4 : 6 beträgt, so werden ein (12,4) Kodierer für das Ausgeben von 12 kodier ten Symbolen durch das Empfangen von 4 Eingabebits, und ein (18,6) Kodierer für das Ausgeben von 18 kodierten Symbolen durch das Empfangen von 6 Eingabebits benötigt und so weiter. Damit die 10 Kodierer eine hohe Leistung und eine niedrige Hardwarekomplexität aufweisen, sollen sie in derselben Weise arbeiten.

Im allgemeinen wird die Leistung von linearen Fehlerkorrek turkodes durch die Hamming-Distanz-Verteilung in den Fehler korrekturkodeworten gemessen. Die Hamming-Distanz wird als die Anzahl der nicht aus null bestehenden Symbole in jedem Kodewort definiert. Für ein Kodewort "0111" ist die Hamming-Distanz 3. Die minimale Hamming-Distanz wird als eine Mini mumdistanz d_min bezeichnet. Wenn die Minimumdistanz zunimmt, so weist der lineare Fehlerkorrekturkode eine überragende Fehlerkorrekturleistung auf. Für weitere Details siehe "The Theory of Error-Correcting Codes", F. J. Macwilliams, N. J. A. Sloane, North-Holland.

Zusätzlich zur niedrigen Hardwarekomplexität ist es vorteil haft, einen Kode mit der größten Länge, das heißt einen (32,10) Kode, zu kürzen, um die Kodierer mit verschiedenen Längen in derselben Struktur zu betreiben. Es ist notwendig, das kodierte Symbol zu punktieren, um den (32,10) Kode zu kürzen. Beim Punktieren des (32,10) Kodes unterliegt die Mi nimumdistanz des Kodes einer Änderung in Übereinstimmung mit der Punktierposition. Somit ist es vorteilhaft, die Punktier position so zu berechnen, daß der punktierte Kode eine opti male Minimumdistanz aufweist.

Beispielsweise ist es bei einem optimalen (6,2) Kode am vor teilhaftesten, einen (3,2) Simplexkode zweimal unter den obi gen Kodes in Ausdrücken der Minimumdistanz zu wiederholen. Die Tabelle 1 zeigt die Beziehung zwischen den Eingabeinfor mationsbits des (3,2) Simplexkodes und den ausgegebenen (3,2) Simplexkodeworten.

Tabelle 1

Wenn die (3,2) Simplexkodeworte zweimal wiederholt werden, so ergibt sich die Beziehung der Eingabeinformationsbits und der ausgegebenen (3,2) Simplexkodeworte so, wie das in Tabelle 2 dargestellt ist.

Tabelle 2

Die zweifach wiederholten (3,2) Simplexkodeworte können je doch durch das Kürzen des existierenden (16,4) Reed-Muller-Kodes implementiert werden. Wenn man ein Beispiel des Kür zungsverfahrens beschreiben will, so ist der (16,4) Reed-Mul ler-Kode eine lineare Kombination von 4 Basiskodeworten der Länge 16, wobei "4" die Anzahl der Eingabeinformationsbits ist. Das Empfangen von nur 2 Bits unter den 4 Eingabeinforma tionsbits ist der Verwendung einer linearen Kombination von nur 2 Basiskodeworten unter den 4 Basiskodeworten der Länge 16, ohne die verbleibenden Kodeworte zu verwenden, äquiva lent. Zusätzlich ist es durch das Beschränken der Verwendung der Basiskodeworte und dem anschließenden Punktieren von 10 Symbolen unter den 16 Symbolen möglich, den (16,4) Kodierer als einen (6,2) Kodierer zu betreiben. Die Tabelle 3 zeigt das Kürzungsverfahren.

Tabelle 3

Betrachtet man die Tabelle 3, so ist jedes (16,4) Kodewort eine lineare Kombination der 4 fetten Basiskodeworte der Länge 16. Um den (6,2) Kode zu erhalten, werden nur die obe ren 2 Kodeworte unter den 4 Basiskodeworten verwendet. Dann sind die verbleibenden unteren 12 Kodeworte automatisch unbe nutzt, und nur die oberen 4 Kodeworte werden benutzt. Darü berhinaus ist es notwendig, um die oberen 4 Kodeworte in eine Kodewortlänge 6 umzuwandeln, die 10 Symbole zu punktieren. Es ist möglich, die zweifach wiederholten (3,2) Simplexkode worte, die in Tabelle 2 gezeigt sind, zu erhalten, indem die Symbole, die in Tabelle 3 mit (*) bezeichnet sind, zu punk tieren und dann die verbleibenden 6 kodierten Symbole zu sam meln. Es erfolgt hier eine Beschreibung einer Struktur eines Kodierers für das Erzeugen eines optimalen (3,1) Kodes und eines optimalen (27,9) Kodes, die für das Informations bit(mengen)verhältnis von 1 : 9 verwendet werden, eine Struktur eines Kodierers für das Erzeugen eines optimalen (6,2) Kodes und eines optimalen (24,8) Kodes, die für das Informations bitverhältnis von 2 : 8 verwendet werden, eine Struktur eines Kodierers für das Erzeugen eines optimalen (9,3) Kodes und eines optimalen (21,7) Kodes, die für das Informationsbitver hältnis von 3 : 7 verwendet werden, eine Struktur eines Kodie rers für das Erzeugen eines optimalen (12,4) Kodes und eines optimalen (18,6) Kodes, die für das Informationsbitverhältnis von 4 : 6 verwendet werden, und eine Struktur eines Kodierers für das Erzeugen eines optimalen (15,5) Kodes und eines opti malen (15,5) Kodes, die für das Informationsbitverhältnis von 5 : 5 verwendet werden, durch das Kürzen eines (32,10) Unterko des des Reed-Muller-Kodes zweiter Ordnung. Zusätzlich wird auch eine Struktur eines Dekodierers, die dem Kodierer ent spricht, nachfolgend beschrieben.

1. Struktur und Betrieb des Senders

Eine beispielhafte Ausführungsform der vorliegenden Erfindung liefert eine Vorrichtung und ein Verfahren für das Teilen von 10 Informationsbits in einem Verhältnis von 1 : 9, 2 : 8, 3 : 7, 4 : 6, 5 : 5, 6 : 4, 7 : 3, 8 : 2 oder 9 : 1 vor dem Kodieren sogar in der harten Aufteilungsbetriebsart, so wie das in der logi schen Aufteilungsbetriebsart vorgenommen wurde.

Fig. 4 zeigt eine Struktur eines Senders gemäß einer Ausfüh rungsform der vorliegenden Erfindung. Betrachtet man die Fig. 4, so werden TFCI-Bits für den DSCH und TFCI-Bits für den DCH, die gemäß dem Informationsbitverhältnis aufgeteilt sind, an erste beziehungsweise zweite Kodierer 400 und 405 gelie fert. Hier werden die TFCI-Bits für den DSCH als ein TFCI Feld#1 oder erste TFCI-Bits bezeichnet, während die TFCI-Bits für den DCH als ein TFCI Feld#2 oder zweite TFCI-Bits be zeichnet werden. Die TFCI-Bits für den DSCH werden von einem ersten TFCI-Bitgenerator 450 erzeugt, und die TFCI-Bits für den DCH werden von einem zweiten TFCI-Bitgenerator 455 er zeugt. Die ersten und zweiten TFCI-Bits schaffen neue TFCI- Bits, die die oben angegebenen unterschiedlichen Verhältnisse gemäß ihrem Informationsbitverhältnis aufweisen. Zusätzlich wird ein Steuersignal, das eine Kodelängeninformation an zeigt, das heißt eine Information bezüglich eines Längenwerts des Kodeworts, die gemäß dem Informationsbitverhältnis fest gelegt ist, den ersten und zweiten Kodierern 400 und 405 ge liefert. Die Kodelängeninformation wird von einem Kodelängen informationsgenerator 460 erzeugt, und sie weist einen varia blen Wert in Übereinstimmung mit den Längen der ersten TFCI- Bits und der zweiten TFCI-Bits auf.

Wenn das Informationsbitverhältnis 6 : 4 beträgt, so empfängt der Kodierer 400 den 6-Bit TFCI für den DSCH und gibt 18 ko dierte Symbole in Erwiderung auf ein Steuersignal aus, das es dem Kodierer 400 ermöglicht, als ein (18,6) Kodierer für das Ausgeben eines 18-Symbol-Kodeworts durch das Empfangen von 6 Eingabebits zu arbeiten, während der Kodierer 405 den 4-Bit TFCI für den DCH empfängt und 12 kodierte Symbole in Erwide rung auf ein Steuersignal ausgibt, um es dem Kodierer 405 zu gestatten, als ein (12,4) Kodierer für das Ausgeben eines 12-Symbol-Kodeworts durch das Empfangen von 4 Eingabebits zu ar beiten. Wenn das Informationsbitverhältnis 7 : 3 beträgt, so empfängt der Kodierer 400 den 7-Bit TFCI für den DSCH und gibt 21 kodierte Symbole in Erwiderung auf ein Steuersignal aus, um es dem Kodierer 400 zu gestatten, als ein (21,7) Ko dierer für das Ausgeben eines 21-Symbol-Kodeworts durch das Empfangen von 7 Eingabebits zu arbeiten, während der Kodierer 405 den 3-Bit TFCI für den DCH empfängt und 9 kodierte Sym bole in Erwiderung auf ein Steuersignal ausgibt, um es dem Kodierer 405 zu gestatten als ein (9,3) Kodierer für das Aus geben eines 9-Symbol Kodeworts durch das Empfangen von 3 Ein gabebits zu arbeiten. Wenn das Informationsbitverhältnis 8 : 2 beträgt, so empfängt der Kodierer 400 den 8-Bit TFCI für den DSCH und gibt 24 kodierte Symbole in Erwiderung auf ein Steu ersignal aus, um es dem Kodierer 400 zu gestatten, als ein (24,8) Kodierer für das Ausgeben eines 24-Symbol-Kodeworts durch das Empfangen von 8 Eingabebits zu arbeiten, während der Kodierer 405 den 2-Bit TFCI für den DCH empfängt und 6 kodierte Symbole in Erwiderung auf ein Steuersignal ausgibt, um es dem Kodierer 405 zu gestatten als ein (6,2) Kodierer für das Ausgeben eines 6-Symbol Kodeworts durch das Empfangen von 2 Eingabebits zu arbeiten. Wenn das Informationsbitver hältnis 9 : 1 beträgt, so empfängt der Kodierer 400 den 9-Bit TFCI für den DSCH und gibt 27 kodierte Symbole in Erwiderung auf ein Steuersignal aus, um es dem Kodierer 400 zu gestat ten, als ein (27,9) Kodierer für das Ausgeben eines 27-Sym bol-Kodeworts durch das Empfangen von 9 Eingabebits zu arbei ten, während der Kodierer 405 den 1-Bit TFCI für den DCH emp fängt und 3 kodierte Symbole in Erwiderung auf ein Steuersi gnal ausgibt, um es dem Kodierer 405 zu gestatten als ein (3,1) Kodierer für das Ausgeben eines 3-Symbol Kodeworts durch das Empfangen von einem Eingabebit zu arbeiten, und so weiter.

Fig. 5 zeigt eine detaillierte Struktur der Kodierer 400 und 405. Ein Betrieb der Kodierer wird für die jeweiligen Infor mationsbitverhältnisse beschrieben.

1) Informationsbitverhältnis = 1 : 9

Für das Informationsbitverhältnis 1 : 9 dient der Kodierer 400 als ein (3,1) Kodierer, während der Kodierer 405 als ein (27,9) Kodierer dient. Somit wird der Betrieb der Kodierer 400 und 405 nachfolgend getrennt beschrieben, wobei zunächst der Betrieb des Kodierers 400 beschrieben wird.

Ein Eingabebit wird dem Kodierer 400 als ein Eingabebit a0 geliefert, und zur gleichen Zeit werden die verbleibenden Eingabebits a1, a2, a3, a4, a5, a6, a7, a8 und a9 alle mit "0" gefüllt. Das Eingabebit a0 wird an einen Multiplizierer 510 geliefert, das Eingabebit a1 wird an einen Multiplizierer 512 geliefert, das Eingabebit a2 wird an einen Multiplizierer 514 geliefert, das Eingabebit a3 wird an einen Multiplizierer 516 geliefert, das Eingabebit a4 wird an einen Multiplizierer 518 geliefert, das Eingabebit a5 wird an einen Multiplizierer 520 geliefert, das Eingabebit a6 wird an einen Multiplizierer 522 geliefert, das Eingabebit a7 wird an einen Multiplizierer 524 geliefert, das Eingabebit a8 wird an einen Multiplizierer 526 geliefert, und das Eingabebit a9 wird an einen Multipli zierer 528 geliefert. Zur selben Zeit erzeugt ein Walsh-Kode-Generator 500 ein Basiskodewort W1 =
10101010101010110101010101010100. Der Multiplizierer 510 mul tipliziert dann das Eingabebit a0 mit dem Basiskodewort W1 in einer Symboleinheit und liefert sein Ausgangssignal an ein Exklusiv-Oder-Operator (XOR-Operator) 540. Weiterhin erzeugt der Walsh-Kode-Generator 500 andere Basiskodeworte W2, W4, W8 und W16 und liefert sie an die Multiplizierer 512, 514, 516 beziehungsweise 518. Ein All-1-Kodegenerator 502 erzeugt ein All-1-Basiskodewort und liefert das erzeugte All-1-Basiskode wort an den Multiplizierer 520.

Ein Maskengenerator 504 erzeugt Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a1, a2, a3, a4, a5, a6, a7, a8 und a9, die an die Multiplizierer 512, 514, 516, 518, 520, 522, 524, 526 und 528 gelegt werden, alle 0 sind, geben die Multipli zierer 512, 514, 516, 518, 520, 522, 524, 526 und 528 0 an den Exklusiv-Oder-Operator 540, was die Ausgabe des Exklusiv- Oder-Operators 540 nicht beeinflußt. Das heißt, ein Wert der durch eine Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich dem Ausgabewert des Multiplizierers 510. Die 32 Sym bole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden an eine Punktiervorrichtung 560 gegeben.

In diesem Moment empfängt eine Steuervorrichtung 550 eine Ko delängeninformation und versorgt die Punktiervorrichtung 560 mit einem Steuersignal, das Punktierpositionen, basierend auf der Kodelänge, anzeigt. Die Punktiervorrichtung 560 punktiert dann das 0., 1., 3., 6., 7., 8., 9., 10., 11., 12., 13., 14., 15., 16., 17., 18., 19., 20., 21., 22., 23., 24., 25., 26., 27., 28., 29., 30., 31. kodierte Symbol unter den insgesamt 32 kodierten Symbolen des 0. bis 31. Symbols gemäß dem Steu ersignal, das von der Steuervorrichtung 550 ausgegeben wird. Mit anderen Worten, die Punktiervorrichtung 560 punktiert 29 Symbole unter 32 kodierten Symbolen und gibt somit 3 nicht punktierte kodierte Symbole aus.

Im Betrieb des Kodierers 405 werden neun Eingabebits an den Kodierer 405 als die Eingabebits a0, a1, a2, a3, a4, a5, a6, a7 und a8 geliefert, und zur selben Zeit wird das verblei bende Eingabebit a9 mit "0" gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Mul tiplizierer 516 gelegt, das Eingabebit a4 wird an den Multi plizierer 518 gelegt, das Eingabebit a5 wird an den Multipli zierer 520 gelegt, das Eingabebit a6 wird an den Multiplizie rer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit liefert der Walsh-Kode-Generator 500 an den Multiplizierer 510 das Basiskodewort W1 =
10101010101010110101010101010100, er liefert an den Multipli zierer 512 das Basiskodewort W2 =
01100110011001101100110011001100, er liefert an den Multipli zierer 514 das Basiskodewort W4 =
00011110000111100011110000111100, er liefert an den Multipli zierer 516 das Basiskodewort W8 =
000000011111110000000111111100, und er liefert an den Multi plizierer 518 das Basiskodewort W16 =
00000000000000011111111111111101. Dann multipliziert der Mul tiplizierer 510 das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Ex klusiv-Oder-Operator 540, der Multiplizierer 512 multipli ziert das Basiskodewort W2 mit dem Eingabebit a1 in der Sym boleinheit und liefert sein Ausgangssignal an den Exklusiv- Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 518 multipliziert das Basiskodewort W16 mit dem Eingabebit a4 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Zusätzlich erzeugt der All-1-Kodegenerator 502 ein All-1-Basiskodewort mit einer Länge 32 und liefert das erzeugte All-1-Basiskode wort an den Multiplizierer 520. Der Multiplizierer 520 multi pliziert dann das All-1-Basiskodewort mit dem Eingabebit a5 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540.

Weiterhin liefert der Maskengenerator 504 an den Multiplizie rer 522 das Basiskodewort M1 = 0101 0000 1100 0111 1100 0001 1101 1101, er liefert an den Multiplizierer 524 das Basisko dewort M2 = 0000 0011 1001 1011 1011 0111 0001 1100, und er liefert an den Multiplizierer 526 das Basiskodewort M4 = 0001 0101 1111 0010 0110 1100 1010 1100. Dann multipliziert der Multiplizierer 522 das Basiskodewort M1 mit dem Eingabebit a6 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 524 multipli ziert das Basiskodewort M2 mit dem Eingabebit a7 in der Sym boleinheit und liefert sein Ausgangssignal an den Exklusiv- Oder-Operator 540, und der Multiplizierer 526 multipliziert das Basiskodewort M4 mit dem Eingabebit a8 in der Symbolein heit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Weiterhin erzeugt der Maskengenerator 504 das Basiskodewort M8 und liefert das erzeugte Basiskodewort M8 an den Multiplizierer 528. Da jedoch das Eingabebit a9, das an den Multiplizierer 528 angelegt wird, 0 ist, gibt der Multi plizierer 528 0 an den Exklusiv-Oder-Operator 540 aus, so daß das Ausgangssignal des Exklusiv-Oder-Operators 540 nicht be einflußt wird. Das heißt, ein Wert der durch die Exklusiv- Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524 und 526 durch den Exklusiv- Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524 und 526 bestimmt wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden an die Punktiervorrichtung 560 gegeben.

In diesem Moment empfängt die Steuervorrichtung 550 Kodelän geninformation und sie liefert der Punktiervorrichtung 560 ein Steuersignal, das, basierend auf der Kodelänge, die Punk tierpositionen anzeigt. Die Punktiervorrichtung 560 punktiert dann 0., 2., 8., 19. und 20. kodierte Symbole unter der Ge samtzahl der 32 kodierten Symbole der 0. bis 31. Symbole ge mäß dem Steuersignal, das von der Steuervorrichtung 550 aus gegeben wird. Mit anderen Worten, die Punktiervorrichtung 560 punktiert 5 Symbole unter 32 kodierten Symbolen und gibt so mit 27 nicht punktierte kodierte Symbole aus.

2) Informationsbitverhältnis = 2 : 8

Für das Informationsbitverhältnis 2 : 8 dient der Kodierer 400 als ein (6,2) Kodierer, während der Kodierer 405 als ein (24,8) Kodierer dient. Somit wird der Betrieb der Kodierer 400 und 405 nachfolgend getrennt beschrieben, wobei zunächst der Betrieb des Kodierers 400 beschrieben wird.

Zwei Eingabebits werden dem Kodierer 400 als die Eingabebits a0 und a1 geliefert, und zur gleichen Zeit werden die verbleibenden Eingabebits a2, a3, a4, a5, a6, a7, a8 und a9 alle mit "0" gefüllt. Das Eingabebit a0 wird an den Multipli zierer 510 geliefert, das Eingabebit a1 wird an den Multipli zierer 512 geliefert, das Eingabebit a2 wird an den Multipli zierer 514 geliefert, das Eingabebit a3 wird an den Multipli zierer 516 geliefert, das Eingabebit a4 wird an den Multipli zierer 518 geliefert, das Eingabebit a5 wird an den Multipli zierer 520 geliefert, das Eingabebit a6 wird an den Multipli zierer 522 geliefert, das Eingabebit a7 wird an den Multipli zierer 524 geliefert, das Eingabebit a8 wird an den Multipli zierer 526 geliefert, und das Eingabebit a9 wird an den Mul tiplizierer 528 geliefert. Zur selben Zeit liefert der Walsh-Kode-Generator 500 das Basiskodewort W1 =
10101010101010110101010101010100 an den Multiplizierer 510, und er liefert das Basiskodewort W2 =
01100110011001101100110011001100 an den Multiplizierer 512. Der Multiplizierer 510 multipliziert das Basiskodewort W1 mit dem Eingabebit a0 in einer Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangs signal an den Exklusiv-Oder-Operator 540. Weiterhin erzeugt der Walsh-Kode-Generator 500 andere Basiskodeworte W4, W8 und W16 und liefert sie an die Multiplizierer 514, 516 bezie hungsweise 518. Ein All-1-Kodegenerator 502 erzeugt ein All-1-Basiskodewort und liefert das erzeugte All-1-Basiskodewort an den Multiplizierer 520.

Der Maskengenerator 504 erzeugt die Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a2, a3, a4, a5, a6, a7, a8 und a9, die an die Multiplizierer 514, 516, 518, 520, 522, 524, 526 und 528 gelegt werden, alle 0 sind, geben die Multipli zierer 514, 516, 518, 520, 522, 524, 526 und 528 0 an den Ex klusiv-Oder-Operator 540 aus, was die Ausgabe des Exklusiv- Oder-Operators 540 nicht beeinflußt. Das heißt, ein Wert der durch eine Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Exklusiv-Oder-Verknüp fung der Ausgabewerte der Multiplizierer 510 und 512 bestimmt wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 aus gegeben werden, werden an die Punktiervorrichtung 560 gege ben.

In diesem Moment empfängt die Steuervorrichtung 550 eine Ko delängeninformation und versorgt die Punktiervorrichtung 560 mit einem Steuersignal, das Punktierpositionen, basierend auf der Kodelänge, anzeigt. Die Punktiervorrichtung 560 punktiert dann das 3., 7., 8., 9., 10., 11., 12., 12., 14., 15., 16., 17., 18., 19., 20., 21., 22., 23., 24., 25., 26., 27., 28., 29., 30. und 31. kodierte Symbol unter den insgesamt 32 ko dierten Symbolen des 0. bis 31. Symbols gemäß dem Steuersi gnal, das von der Steuervorrichtung 550 ausgegeben wird. Mit anderen Worten, die Punktiervorrichtung 560 punktiert 26 Sym bole unter 32 kodierten Symbolen und gibt somit 6 nicht punk tierte kodierte Symbole aus.

Im Betrieb des Kodierers 405 werden acht Eingabebits an den Kodierer 405 als die Eingabebits a0, a1, a2, a3, a4, a5, a6 und a7 geliefert, und zur selben Zeit werden die verbleiben den Eingabebit a8 und a9 mit "0" gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Mul tiplizierer 518 gelegt, das Eingabebit a5 wird an den Multi plizierer 520 gelegt, das Eingabebit a6 wird an den Multipli zierer 522 gelegt, das Eingabebit a7 wird an den Multiplizie rer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit liefert der Walsh-Kode-Generator 500 an den Multiplizierer 510 das Basiskodewort W1 =
10101010101010110101010101010100, er liefert an den Multipli zierer 512 das Basiskodewort W2 =
01100110011001101100110011001100, er liefert an den Multipli zierer 514 das Basiskodewort W4 =
00011110000111100011110000111100, er liefert an den Multipli zierer 516 das Basiskodewort W8 =
000000011111110000000111111100, und er liefert an den Multi plizierer 518 das Basiskodewort W16 =
00000000000000011111111111111101. Dann multipliziert der Mul tiplizierer 510 das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Ex klusiv-Oder-Operator 540, der Multiplizierer 512 multipli ziert das Basiskodewort W2 mit dem Eingabebit a1 in der Sym boleinheit und liefert sein Ausgangssignal an den Exklusiv- Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 518 multipliziert das Basiskodewort W16 mit dem Eingabebit a4 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Zusätzlich erzeugt der All-1-Kodegenerator 502 ein All-1-Basiskodewort mit einer Länge 32 und liefert das erzeugte All-1-Basiskode wort an den Multiplizierer 520. Der Multiplizierer 520 multi pliziert dann das All-1-Basiskodewort mit dem Eingabebit a5 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540.

Weiterhin liefert der Maskengenerator 504 an den Multiplizie rer 522 das Basiskodewort M1 = 0101 0000 1100 0111 1100 0001 1101 1101, und er liefert an den Multiplizierer 524 das Ba siskodewort M2 = 0000 0011 1001 1011 1011 0111 0001 1100. Dann multipliziert der Multiplizierer 522 das Basiskodewort M1 mit dem Eingabebit a6 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 524 multipliziert das Basiskodewort M2 mit dem Eingabebit a7 in der Symboleinheit und liefert sein Aus gangssignal an den Exklusiv-Oder-Operator 540. Weiterhin er zeugt der Maskengenerator 504 die Basiskodeworte M4 und M8 und liefert diese erzeugten Basiskodeworte M4 und M8 an die Multiplizierer 526 beziehungsweise 528. Da jedoch die Einga bebits a8 und a9, die an die Multiplizierer 526 und 528 ange legt werden, 0 sind, geben die Multiplizierer 526 und 528 0 an den Exklusiv-Oder-Operator 540 aus, so daß das Ausgangssi gnal des Exklusiv-Oder-Operators 540 nicht beeinflußt wird. Das heißt, ein Wert der durch die Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Ex klusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522 und 524 bestimmt wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden an die Punktiervorrichtung 560 gegeben.

In diesem Moment empfängt die Steuervorrichtung 550 Kodelän geninformation und sie liefert der Punktiervorrichtung 560 ein Steuersignal, das, basierend auf der Kodelänge, die Punk tierpositionen anzeigt. Die Punktiervorrichtung 560 punktiert dann 1., 7., 13., 15., 20., 25., 30. und 31. kodierte Symbole unter der Gesamtzahl der 32 kodierten Symbole der 0. bis 31. Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegeben wird. Mit anderen Worten, die Punktiervorrich tung 560 punktiert 8 Symbole unter 32 kodierten Symbolen und gibt somit 24 nicht punktierte kodierte Symbole aus.

3) Informationsbitverhältnis = 3 : 7

Für das Informationsbitverhältnis 3 : 7 dient der Kodierer 400 als ein (9,3) Kodierer, während der Kodierer 405 als ein (21,7) Kodierer dient. Somit wird der Betrieb der Kodierer 400 und 405 nachfolgend getrennt beschrieben, wobei zunächst der Betrieb des Kodierers 400 beschrieben wird.

Drei Eingabebits werden dem Kodierer 400 als die Eingabebits a0, a1 und a2 geliefert, und zur gleichen Zeit werden die verbleibenden Eingabebits a3, a4, a5, a6, a7, a8 und a9 alle mit "0" gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 geliefert, das Eingabebit a1 wird an den Multiplizierer 512 geliefert, das Eingabebit a2 wird an den Multiplizierer 514 geliefert, das Eingabebit a3 wird an den Multiplizierer 516 geliefert, das Eingabebit a4 wird an den Multiplizierer 518 geliefert, das Eingabebit a5 wird an den Multiplizierer 520 geliefert, das Eingabebit a6 wird an den Multiplizierer 522 geliefert, das Eingabebit a7 wird an den Multiplizierer 524 geliefert, das Eingabebit a8 wird an den Multiplizierer 526 geliefert, und das Eingabebit a9 wird an den Multiplizie rer 528 geliefert. Zur selben Zeit liefert der Walsh-Kode-Ge nerator 500 das Basiskodewort W1 =
10101010101010110101010101010100 an den Multiplizierer 510, er liefert das Basiskodewort W2 =
01100110011001101100110011001100 an den Multiplizierer 512, und er liefert das Basiskodewort W4 =
00011110000111100011110000111100 an den Multiplizierer 514. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangs signal an den Exklusiv-Oder-Operator 540, und der Multipli zierer 514 multipliziert das Basiskodewort W4 mit dem Einga bebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Weiterhin erzeugt der Walsh-Kode-Generator 500 andere Basiskodeworte W8 und W16 und liefert sie an die Multiplizierer 516 beziehungsweise 518. Der All-1-Kodegenerator 502 erzeugt ein All-1-Basiskodewort und liefert das erzeugte All-1-Basiskodewort an den Multipli zierer 520.

Der Maskengenerator 504 erzeugt die Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a3, a4, a5, a6, a7, a8 und a9, die an die Multiplizierer 516, 518, 520, 522, 524, 526 und 528 gelegt werden, alle 0 sind, geben die Multiplizierer 516, 518, 520, 522, 524, 526 und 528 0 an den Exklusiv-Oder-Opera tor 540 aus, was die Ausgabe des Exklusiv-Oder-Operators 540 nicht beeinflußt. Das heißt, ein Wert der durch eine Exklu siv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Ex klusiv-Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgabe werte der Multiplizierer 510, 512 und 514 bestimmt wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden an die Punktiervorrichtung 560 gegeben.

In diesem Moment empfängt die Steuervorrichtung 550 eine Ko delängeninformation und versorgt die Punktiervorrichtung 560 mit einem Steuersignal, das Punktierpositionen, basierend auf der Kodelänge, anzeigt. Die Punktiervorrichtung 560 punktiert dann das 7., 8., 11., 12., 13., 14., 15., 16., 17., 18., 19., 20., 21., 22., 23., 24., 25., 26., 27., 28., 29., 30. und 31. kodierte Symbol unter den insgesamt 32 kodierten Symbolen des 0. bis 31. Symbols gemäß dem Steuersignal, das von der Steu ervorrichtung 550 ausgegeben wird. Mit anderen Worten, die Punktiervorrichtung 560 punktiert 23 Symbole unter 32 kodier ten Symbolen und gibt somit 9 nicht punktierte kodierte Sym bole aus.

Im Betrieb des Kodierers 405 werden sieben Eingabebits an den Kodierer 405 als die Eingabebits a0, a1, a2, a3, a4, a5 und a6 geliefert, und zur selben Zeit werden die verbleibenden Eingabebit a7, a8 und a9 mit "0" gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Mul tiplizierer 518 gelegt, das Eingabebit a5 wird an den Multi plizierer 520 gelegt, das Eingabebit a6 wird an den Multipli zierer 522 gelegt, das Eingabebit a7 wird an den Multiplizie rer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit liefert der Walsh-Kode-Generator 500 an den Multiplizierer 510 das Basiskodewort W1 =
10101010101010110101010101010100, er liefert an den Multipli zierer 512 das Basiskodewort W2 =
01100110011001101100110011001100, er liefert an den Multipli zierer 514 das Basiskodewort W4 =
00011110000111100011110000111100, er liefert an den Multipli zierer 516 das Basiskodewort W8 =
000000011111110000000111111100, und er liefert an den Multi plizierer 518 das Basiskodewort W16 =
00000000000000011111111111111101. Dann multipliziert der Mul tiplizierer 510 das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Ex klusiv-Oder-Operator 540, der Multiplizierer 512 multipli ziert das Basiskodewort W2 mit dem Eingabebit a1 in der Sym boleinheit und liefert sein Ausgangssignal an den Exklusiv- Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 518 multipliziert das Basiskodewort W16 mit dem Eingabebit a4 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Zusätzlich erzeugt der All-1-Kodegenerator 502 ein All-1-Basiskodewort mit einer Länge 32 und liefert das erzeugte All-1-Basiskode wort an den Multiplizierer 520. Der Multiplizierer 520 multi pliziert dann das All-1-Basiskodewort mit dem Eingabebit a5 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540.

Weiterhin liefert der Maskengenerator 504 an den Multiplizie rer 522 das Basiskodewort M1 = 0101 0000 1100 0111 1100 0001 1101 1101. Dann multipliziert der Multiplizierer 522 das Ba siskodewort M1 mit dem Eingabebit a6 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Weiterhin erzeugt der Maskengenerator 504 die Basiskode worte M2, M4 und M8 und liefert diese erzeugte Basiskodeworte M2, M4 und M8 an die Multiplizierer 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a7, a8 und a9, die an die Mul tiplizierer 524, 526 und 528 angelegt werden, 0 sind, geben die Multiplizierer 524, 526 und 528 0 an den Exklusiv-Oder-Operator 540 aus, so daß das Ausgangssignal des Exklusiv- Oder-Operators 540 nicht beeinflußt wird. Das heißt, ein Wert der durch die Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Exklusiv-Oder-Verknüp fung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520 und 522 bestimmt wird. Die 32 Symbole, die vom Ex klusiv-Oder-Operator 540 ausgegeben werden, werden an die Punktiervorrichtung 560 gegeben.

In diesem Moment empfängt die Steuervorrichtung 550 Kodelän geninformation und sie liefert der Punktiervorrichtung 560 ein Steuersignal, das, basierend auf der Kodelänge, die Punk tierpositionen anzeigt. Die Punktiervorrichtung 560 punktiert dann 0., 1., 2., 3., 4., 5., 7., 12., 18., 21., 24. kodierte Symbole unter der Gesamtzahl der 32 kodierten Symbole der 0. bis 31. Symbole gemäß dem Steuersignal, das von der Steuer vorrichtung 550 ausgegeben wird. Mit anderen Worten, die Punktiervorrichtung 560 punktiert 11 Symbole unter 32 kodier ten Symbolen und gibt somit 21 nicht punktierte kodierte Sym bole aus.

4) Informationsbitverhältnis = 4 : 6

Für das Informationsbitverhältnis 4 : 6 dient der Kodierer 400 als ein (12,4) Kodierer, während der Kodierer 405 als ein (18,6) Kodierer dient. Somit wird der Betrieb der Kodierer 400 und 405 nachfolgend getrennt beschrieben, wobei zunächst der Betrieb des Kodierers 400 beschrieben wird.

Vier Eingabebits werden dem Kodierer 400 als die Eingabebits a0, a1, a2 und a3 geliefert, und zur gleichen Zeit werden die verbleibenden Eingabebits a4, a5, a6, a7, a8 und a9 alle mit "0" gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 geliefert, das Eingabebit a1 wird an den Multiplizierer 512 geliefert, das Eingabebit a2 wird an den Multiplizierer 514 geliefert, das Eingabebit a3 wird an den Multiplizierer 516 geliefert, das Eingabebit a4 wird an den Multiplizierer 518 geliefert, das Eingabebit a5 wird an den Multiplizierer 520 geliefert, das Eingabebit a6 wird an den Multiplizierer 522 geliefert, das Eingabebit a7 wird an den Multiplizierer 524 geliefert, das Eingabebit a8 wird an den Multiplizierer 526 geliefert, und das Eingabebit a9 wird an den Multiplizierer 528 geliefert. Zur selben Zeit liefert der Walsh-Kode-Genera tor 500 das Basiskodewort W1 =
10101010101010110101010101010100 an den Multiplizierer 510, er liefert das Basiskodewort W2 =
01100110011001101100110011001100 an den Multiplizierer 512, er liefert das Basiskodewort W4 =
00011110000111100011110000111100 an den Multiplizierer 514 und er liefert das Basiskodewort W8 =
00000001111111100000001111111100 an den Multiplizierer 516.

Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangs signal an den Exklusiv-Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 516 multi pliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklu siv-Oder-Operator 540. Weiterhin erzeugt der Walsh-Kode-Gene rator 500 das andere Basiskodewort W16 und liefert es an die Multiplizierer 518. Der All-1-Kodegenerator 502 erzeugt ein All-1-Basiskodewort und liefert das erzeugte All-1-Basiskode wort an den Multiplizierer 520.

Der Maskengenerator 504 erzeugt die Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a4, a5, a6, a7, a8 und a9, die an die Multiplizierer 518, 520, 522, 524, 526 und 528 gelegt werden, alle 0 sind, geben die Multiplizierer 518, 520, 522, 524, 526 und 528 0 an den Exklusiv-Oder-Operator 540 aus, was die Ausgabe des Exklusiv-Oder-Operators 540 nicht beeinflußt. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Ex klusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514 und 516 bestimmt wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden an die Punktiervorrichtung 560 gegeben.

In diesem Moment empfängt die Steuervorrichtung 550 eine Ko delängeninformation und versorgt die Punktiervorrichtung 560 mit einem Steuersignal, das Punktierpositionen, basierend auf der Kodelänge, anzeigt. Die Punktiervorrichtung 560 punktiert dann das 0., 1., 2., 15., 16., 17., 18., 19., 20., 21., 22., 23., 24., 25., 26., 27., 28., 29., 30. und 31. kodierte Sym bol unter den insgesamt 32 kodierten Symbolen des 0. bis 31. Symbols gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegeben wird. Mit anderen Worten, die Punktiervorrich tung 560 punktiert 20 Symbole unter 32 kodierten Symbolen und gibt somit 12 nicht punktierte kodierte Symbole aus.

Im Betrieb des Kodierers 405 werden sechs Eingabebits an den Kodierer 405 als die Eingabebits a0, a1, a2, a3, a4, und a5 geliefert, und zur selben Zeit werden die verbleibenden Ein gabebits a6, a7, a8 und a9 mit "0" gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Mul tiplizierer 518 gelegt, das Eingabebit a5 wird an den Multi plizierer 520 gelegt, das Eingabebit a6 wird an den Multipli zierer 522 gelegt, das Eingabebit a7 wird an den Multiplizie rer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit liefert der Walsh-Kode-Generator 500 an den Multiplizierer 510 das Basiskodewort W1 =
10101010101010110101010101010100, er liefert an den Multipli zierer 512 das Basiskodewort W2 =
01100110011001101100110011001100, er liefert an den Multipli zierer 514 das Basiskodewort W4 =
00011110000111100011110000111100, er liefert an den Multipli zierer 516 das Basiskodewort W8 =
000000011111110000000111111100, und er liefert an den Multi plizierer 518 das Basiskodewort W16 =
00000000000000011111111111111101. Dann multipliziert der Mul tiplizierer 510 das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Ex klusiv-Oder-Operator 540, der Multiplizierer 512 multipli ziert das Basiskodewort W2 mit dem Eingabebit a1 in der Sym boleinheit und liefert sein Ausgangssignal an den Exklusiv- Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 518 multipliziert das Basiskodewort W16 mit dem Eingabebit a4 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Zusätzlich erzeugt der All-1-Kodegenerator 502 ein All-1-Basiskodewort mit einer Länge 32 und liefert das erzeugte All-1-Basiskode wort an den Multiplizierer 520. Der Multiplizierer 520 multi pliziert dann das All-1-Basiskodewort mit dem Eingabebit a5 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540.

Weiterhin erzeugt der Maskengenerator 504 die Basiskodeworte M1, M2, M4 und M8 und liefert diese erzeugte Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 bezie hungsweise 528. Da jedoch die Eingabebits a6, a7, a8 und a9, die an die Multiplizierer 522, 524, 526 und 528 angelegt wer den, alle 0 sind, geben die Multiplizierer 522, 524, 526 und 528 0 an den Exklusiv-Oder-Operator 540 aus, so daß das Aus gangssignal des Exklusiv-Oder-Operators 540 nicht beeinflußt wird. Das heißt, ein Wert der durch die Exklusiv-Oder-Ver knüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multipli zierer 510, 512, 514, 516, 518 und 520 bestimmt wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben wer den, werden an die Punktiervorrichtung 560 gegeben.

In diesem Moment empfängt die Steuervorrichtung 550 Kodelän geninformation und sie liefert der Punktiervorrichtung 560 ein Steuersignal, das, basierend auf der Kodelänge, die Punk tierpositionen anzeigt. Die Punktiervorrichtung 560 punktiert dann 0., 7., 9., 11., 16., 19., 24., 25., 26., 27., 28, 29., 30. und 31. kodierte Symbole unter der Gesamtzahl der 32 ko dierten Symbole der 0. bis 31. Symbole gemäß dem Steuersi gnal, das von der Steuervorrichtung 550 ausgegeben wird. Mit anderen Worten, die Punktiervorrichtung 560 punktiert 14 Sym bole unter 32 kodierten Symbolen und gibt somit 18 nicht punktierte kodierte Symbole aus.

Oben wurde der Betrieb der Kodierer 400 und 405 für die In formationsbitverhältnisse 9 : 1, 8 : 2, 7 : 3 und 6 : 4 beschrieben. Nach den obigen Operationen werden die kodierten Symbole, die von den Kodierern 400 und 405 ausgegeben werden, durch einen Multiplexer einem Zeitmultiplexverfahren unterzogen, so daß der Multiplexer 410 ein gemultiplextes 30-Symbol-Signal aus gibt.

Als nächstes erfolgt eine Beschreibung, wie der Multiplexer 410 den kodierten DSCH und DCH multiplext. Der Multiplexer 410 multiplext die kodierten Symbole, die von den Kodierern 400 und 405 ausgegeben werden, so daß die 30 kodierten Sym bole möglichst gleichförmig angeordnet sind.

In der folgenden Beschreibung wird angenommen, daß der TFCI für den DCH und der TFCI für den DSCH aus m Bits beziehungs weise n Bits besteht. Ein mögliches Verhältnis von m zu n (m : n) ist 1 : 9, 2 : 8, 3 : 7, 4 : 6, 5 : 5, 6 : 4, 7 : 3, 8 : 2 oder 9 : 1.

Zuerst wird der Fall m < n betrachtet. Sogar wenn n < m ist, ist es möglich, die TFCI-Bits für den DCH und den DSCH durch einen Austausch von n und m in der folgenden Art anzuordnen.

Beim Kodierverfahren, das hier oben beschrieben wurde, be trägt, wenn die TFCIs für den DCH und den DSCH jeweils m Bits und n Bits umfassen, die Anzahl der geschaffenen Bits nach der Kodierung m.3 beziehungsweise n.3. Um somit die Positio nen für das Übertragen der geschaffenen kodierten Symbole auszuwählen, werden die 30 Bits, die über den DPCCH zu über tragen sind, durch 10 Bits geteilt, und dann werden m Bits, die durch das Teilen der m.3 Bits für den DCH in 3 gleiche Teile bestimmt werden, und die n Bits, die durch das Teilen der n.3 Bits in 3 gleiche Teile bestimmt werden, angeordnet.

Als nächstes erfolgt eine Beschreibung eines Verfahrens für das Anordnen der m Bits für den DCH und der n Bits für den DSCH unter Verwendung der gegebenen 10 Bits.

L soll das L. Bit der 10 Bits bezeichnen.
So bestimmen sich F(k) und G(k) folgendermaßen.

F(k) = (m/n).k, k = 0, 1, 2, . . ., n (1)

G(k) = (F(k) - F(k-1))/2 k = 0, 1, 2, . . ., n (2)

In den Gleichungen (1) und (2) bezeichnet x einen Maximal wert unter den ganzen Zahlen, die kleiner oder gleich einem vorgegebenen Wert x sind, und x bezeichnet einen Minimum wert unter den ganzen Zahlen, die größer oder gleich einem vorgegebenen Wert x sind.

In der Gleichung (2) ist F(-1) als Null (0) definiert. Das heißt, F(-1) = 0. Ein Verfahren für das Anordnen der m Bits für den DCH und der n Bits für den DSCH, das die obigen For meln verwendet, wird durch die nachfolgende Gleichung (3) de finiert. Die Bits für den DSCH werden sequentiell zu n L Wer ten unter den 10 L Werten angeordnet.

L = F(l-1) + G(l) + l (3)

In Gleichung (3) bezeichnet l (1 ≦ l ≦ n) ein l-tes Bit unter den n Bits für den DSCH. Somit wird die Gleichung (3) beim Berechnen eines Werts verwendet, der der l-ten Position unter den 10 Bits für den DSCH entspricht.

Die m Bits für den DCH werden in L Werten, die sich von den Werten, die durch die Gleichung (3) gegeben sind, unterschei den, unter den 10 L Werten angeordnet. Dies wird durch die nachfolgende Gleichung (4) definiert.

F(l-2) + G(l-1) + l ≦ L ≦ F(l-1) + G(l) + l - 1 (4)

In der Gleichung (4) liegt der Wert 1 im Bereich von 1 ≦ l≦ n.

Die unten stehende Tabelle 4 zeigt F(k) und G(k) für die je weiligen Fälle m : n = 9 : 1, 8 : 2, 7 : 3, 6 : 4 und 5 : 5.

Tabelle 4

Fig. 9 ist ein Diagramm, das zeigt, wie die TFCI-Bits für den DCH und die TFCI-Bits für den DSCH an die 30 DPCCH-Bits für m : n = 6 : 4 angepaßt werden. Wie in Tabelle 4 gezeigt ist, so entspricht für m : n = 6 : 4 die Position des DSCH dem Fall, bei dem die L Werte 2, 4, 7 und 9 sind.

Die gemultiplexten Signale werden dann an einen Multiplexer 420 angelegt, wo sie einem Zeitmultiplex mit anderen Signa len, wie den Transportleistungssteuerbits (TPC-Bits) und den Pilotbits, unterworfen werden, wie das in Fig. 8 gezeigt ist. Eine Spreizvorrichtung 430 führt eine Kanalspreizung der gemultiplexten Symbole mit einem Spreizkode, der von einem Spreizkodegenerator 435 geliefert wird, in einer Symbolein heit für die Kanaleinteilung durch, und gibt die kanalge spreizten Signale in einer Chipeinheit aus. Eine Verwürfe lungsvorrichtung 440 verwürfelt die kanalgespreizten Signale mit einem Verwürfelungskode, der von einem Verwürfelungskode generator 445 geliefert wird.

2. Struktur und Betrieb des Empfängers

Es folgt nun eine Beschreibung eines Empfängers, der dem Sen der entspricht, der die Kodierung mit einer variablen Kodier rate beim Senden von TFCI-Bits für den DSCH und TFCI-Bits für den DCH in einem spezifischen Verhältnis vornimmt. Der Emp fänger umfaßt einen Dekodierer für das Dekodieren der empfan genen Symbole, die mit der variablen Kodierrate kodiert wur den.

Fig. 6 zeigt ein Struktur eines Empfängers gemäß einer Aus führungsform der vorliegenden Erfindung. Betrachtet man die Fig. 6, so wird ein empfangenes Signal durch eine Entwürfe lungsvorrichtung 640 mit einem Verwürfelungskode, der von ei nem Verwürfelungskodegenerator 645 geliefert wird, entwür felt. Die entwürfelten Symbole werden durch eine Entspreiz vorrichtung 630 mit einem Spreizkode, der von einem Ent spreizkodegenerator 635 geliefert wird, entspreizt. Das ent spreizte empfangene Signal wird durch einen Demultiplexer 620 in die TFCI-Bits und andere Signale, wie die TPC-Bits, Pilot bits und ein Rückkopplungssignal entmultiplext. Die entmulti plexten TFCI-Symbole werden durch den Demultiplexer 610 noch mals in die kodierten TFCI-Symbole für den DSCH und die ko dierten TFCI-Symbole für den DCH in Abhängigkeit von der Ko delängensteuerinformation auf der Basis eines Informations bitverhältnisses der TFCI-Bits für den DSCH zu den TFCI-Bits für den DCH entmultiplext und dann zu zugehörigen Dekodierern 600 beziehungsweise 605 geleitet. Die Dekodierer 600 und 605 dekodieren die kodierten TFCI-Symbole für den DSCH bezie hungsweise die kodierten TFCI-Symbole für den DCH in Abhän gigkeit von der Kodelängensteuerinformation basierend auf dem Informationsbitverhältnis der TFCI-Bits für den DSCH zu den TFCI-Bits für den DCH, und geben dann die TFCI-Bits für den DSCH beziehungsweise die TFCI-Bits für den DCH aus.

Eine Struktur und ein Betrieb eines Dekodierers gemäß einer Ausführungsform der vorliegenden Erfindung wird nachfolgend beschrieben. Die Dekodierer 600 und 605, die in Fig. 6 dar gestellt sind, sollten so strukturiert sein, daß sie die TFCI-Symbole für den DSCH und die TFCI-Symbole für den DCH, die mit den variierenden Kodierraten kodiert wurden, dekodie ren.

Erste Ausführungsform (Dekodierer)

Fig. 7 zeigt eine detaillierte Struktur der Dekodierer 600 und 605. Wenn man Fig. 7 betrachtet, so werden empfangene Symbole r(t) an die Null-Einschiebevorrichtung 700 geliefert, und zur selben Zeit wird die Kodelängeninformation an die Steuervorrichtung 770 geliefert. Die Steuervorrichtung 770 speichert eine Punktierpositionsinformation auf der Basis der Kodelänge der empfangenen Symbole und liefert die gespei cherte Punktierpositionsinformation an die Null-Einschiebe vorrichtung 700. Beispielsweise liefert die Steuervorrichtung 770 an die Null-Einschiebevorrichtung eine Information über 29 Punktierpositionen für eine Kodierrate (3,1), eine Infor mation über 26 Punktierpositionen für eine Kodierrate (6,2), eine Information über 23 Punktierpositionen für eine Kodier rate (9,3), eine Information über 20 Punktierpositionen für eine Kodierrate (12,4), eine Information über 14 Punktierpo sitionen für eine Kodierrate (18,6), eine Information über 11 Punktierpositionen für eine Kodierrate (21,7), eine Informa tion über 8 Punktierpositionen für eine Kodierrate (24,8) und eine Information über 5 Punktierpositionen für eine Kodier rate (27,9). Für die jeweiligen Fälle entsprechen die Punk tierpositionen denen, die in der Beschreibung der Kodierer angegeben wurden. Die Null-Einschiebevorrichtung 700 schiebt Nullen in die Punktierpositionen gemäß der Punktierpositions steuerinformation ein und gibt dann einen Symbolstrom der Länge 32 aus. Der Symbolstrom wird der Transformationsvor richtung für die inverse schnelle Hadamard-Transformation (IFHT) 720 und Multiplizierern 701, 702 und 715 zugeführt. Die Signale, die den Multiplizierern 701, 702 und 715 zuge führt wurden, werden mit Maskierungsfunktionen M1, M2 und M15, die vom Maskengenerator 780 erzeugt werden, multipli ziert. Die Ausgabesymbole der Multiplizierer 701, 702 und 715 werden an Schalter 751, 752 und 765 geliefert. In diesem Mo ment liefert die Steuervorrichtung 770 an die Schalter 751, 752 und 765 Steuerinformation, die die Verwen dung/Nichtverwendung der Maskierungsfunktionen, basierend auf der empfangenen Kodelängeninformation, anzeigt. Für die (3,1), (6,2), (9,3), (12,4) und (18,6) Kodierer, die die Mas kierungsfunktion nicht verwenden, wird bei allen Schaltern 751, 752 und 765 gemäß der Steuerinformation die Verbindung gelöst. Beim (21,7) Kodierer, der nur ein Basiskodewort ver wendet, wird nur der Schalter 751 verbunden und gemäß der An zahl der Maskierungsfunktionen auf der Basis der Kodierrate gesteuert. Dann führen die IFHTs 720 und 751 jeweils eine in verse schnelle Hadamard-Transformation mit den empfangenen 32 Symbolen durch, und sie berechnen Korrelationswerte mit Walsh-Kodes und geben den höchsten Korrelationswert, ein In dex eines Walsh-Kodes, der den höchsten Korrelationswert un ter den Korrelationswerten, die aus der inversen schnellen Hadamard-Transformation erhalten werden, aufweist, und einen Index einer Maskierungsfunktion, die mit dem empfangenen Si gnal multipliziert wird, aus. Da das Signal, das an die IFHT 720 gelegt wird, nicht mit irgend einer Maskierungsfunktion multipliziert wird, weist die IFHT 720 keinen Maskierungsin dex auf (der Maskierungsindex ist null). Die Korrelationsver gleichsvorrichtung 740 vergleicht dann die höchsten Korrela tionswerte, die von jeder der IFHTs geliefert werden, und sie gibt dekodierte Bits durch eine Verkettung des Walsh-Index und des Maskierungsindex korrespondierend zum größten Korre lationswert unter den höchsten Korrelationswerten aus. Bei einer anderen Implementierung geben alle IFHTs alle Korrela tionswerte, die man durch das Durchführen der inversen schnellen Hadamard-Transformation erhalten hat, aus. Und die Vergleichsvorrichtung vergleicht alle Korrelationswerte, die von jeder IFHT ausgegeben werden, bestimmt den höchsten Kor relationswert und gibt den Walsh-Kode-Index und den Maskie rungsindex entsprechend dem höchsten Korrelationswert als de kodierte TFCI-Bits aus.

Zweite Ausführungsform (Dekodierer)

Fig. 14 zeigt eine Struktur der ersten und zweiten Dekodie rer 600 und 605 der Fig. 6. Betrachtet man die Fig. 14, so werden kodierte Symbole r(t), die vom Kodierer empfangen wer den, an eine Null-Einschiebevorrichtung 1400 geliefert, und zur selben Zeit wird eine Information über eine Kodelänge, die vom Kodierer verwendet wird, an eine Steuervorrichtung 1430 gegeben. Die Steuervorrichtung 1430 speichert Informa tion über die Punktierpositionen in Verbindung mit den Kode längen, die für den Kodierer verfügbar sind, und sie liefert in ihr im Zusammenhang mit der Kodelängeninformation gespei cherte Information an die Null-Einschiebevorrichtung 1400. Die Kodelängeninformation bezeichnet die Kodelänge oder die Kodierrate, die in der Kodiervorrichtung verwendet wird, wäh rend die Steuerinformation die Punktierposition bezeichnet. Die Punktierpositionen stellen die Positionen der gekürzten Symbole dar, um eine gewünschte kodierte Symbollänge entspre chend den Bits, die vom Kodierer empfangen werden, zu erhal ten. Beispielsweise zeigt die Tabelle 5 die Punktierpositio nen, die in Verbindung mit den Kodelängen gespeichert sind.

Tabelle 5

Es wird in Tabelle 5 angenommen, daß die Kodelängeninforma tion die Kodierrate, die im Kodierer verwendet wird, bezeich net. Da eine Kodierrate (n, k) anzeigt, daß k Eingabebits in n Symbole kodiert werden, weisen die empfangenen Symbole eine Länge n auf. Weiterhin stellt F_x der Tabelle 5 x Punktie rungsbits dar. Die Punktierpositionen jeder Koderate werden in der obigen Beschreibung beschrieben. Wie man aus der Punk tierposition bestimmen kann, ermöglicht die Steuerinformation es der Null-Einschiebevorrichtung 1400, die Anzahl (32) der Ausgabesymbole unabhängig von der Kodelänge der empfangenen Symbole aufrecht zu halten.

Betrachtet man die Tabelle 5, so gibt die Steuervorrichtung 1430 Kodelängeninformation und Information über 29 Punktier positionen für eine Kodierrate (3,1), Information über 26 Punktierpositionen für eine Kodierrate (6,2), Information über 23 Punktierpositionen für eine Kodierrate (9,3), Infor mation über 20 Punktierpositionen für eine Kodierrate (12,4), Information über 14 Punktierpositionen für eine Kodierrate (18,6), Information über 11 Punktierpositionen für eine Ko dierrate (21,7), Information über 8 Punktierpositionen für eine Kodierrate (24,8) oder Information über 5 Punktierposi tionen für eine Kodierrate (27,9) aus. Bei den jeweiligen Fällen entsprechen die Punktierpositionen den Positionen, die in der Beschreibung der Kodierer angegeben wurden.

Die Null-Einschiebevorrichtung 1400 schiebt Nullen in die Punktierpositionen der empfangenen Symbole ein, um ein Signal mit eingeschobenen Nullen gemäß der Steuerinformation von der Steuervorrichtung 1430 auszubilden, und sie gibt dann einen Symbolstrom der Länge 32 aus. Der Symbolstrom wird einer Transformationsvorrichtung für eine inverse schnelle Hada mard-Transformation (IFHT) 1420 und Multiplizierern 1402, 1404 und 1406 geliefert. Die Signale, die den Multiplizierern 1402, 1404 und 1406 zugeführt wurden, werden mit Maskierungs funktionen M1, M2 und M15, die vom Maskengenerator 1410 er zeugt werden, multipliziert. Die Maskierungsfunktionen, die durch den Maskengenerator 1410 erzeugt werden, sind identisch zu den Maskierungsfunktionen, die in den Kodierern verwendet werden. Die Ausgabesymbole der Multiplizierer 1402, 1404 und 1406 werden an Schalter 1452, 1454 beziehungsweise 1456 ge liefert. In diesem Moment liefert die Steuervorrichtung 1430 an die Schalter 1452, 1454 und 1456 Steuerinformation, die die Verwendung/Nichtverwendung der Maskierungsfunktionen, ba sierend auf der empfangenen Kodelängeninformation, anzeigt.

Als Ergebnis lassen die Schalter 1452, 1454 und 1456 die Aus gabesymbole der Multiplizierer 1402, 1404 beziehungsweise 1406 hindurch. Wenn beispielsweise die Maskierungsfunktionen bei den Kodierraten (3,1), (6,2), (9,3), (12,4) und (18,6) nicht verwendet werden, so wird bei allen Schaltern 1452, 1454 und 1456 gemäß der Steuerinformation die Verbindung ge löst, um somit die Ausgabesymbole der Multiplizierer 1402, 1404 und 1406 zu blockieren. Da nur ein Maskierungssymbol bei der Kodierrate (21,7) verwendet wird, wird nur der Schalter 1452 gemäß der Schaltsteuerinformation verbunden, und die Verbindung der verbleibenden Schalter 1404 und 1406 wird ge löst. Auf diese Weise wird die Anzahl der in der Anwendung befindlichen Maskierungsfunktionen gemäß der Kodierrate be stimmt, und die Schalter werden in Abhängigkeit von der be stimmten Anzahl der verwendeten Maskierungsfunktionen gesteu ert. Wenn somit die ersten und zweiten Kodierer 600 und 605 der Fig. 6 als ein Kodierer (3,1), (6,2), (9,3), (12,4), (15,5) und (18,6) dienen, wird nur die IFHT 1420 freigeschal tet. Die IFHTs 1422, 1424, 1426 können für mehrere Kodelän gen, das heißt mehrere Kodierraten, adaptiv arbeiten.

Die Steuervorrichtung 1430 erzeugt eine Steuerinformation, die eine Kodelänge oder eine Koderate der empfangenen Bits anzeigt, und liefert die Steuerinformation an die IFHT 1420. Dann führen die IFHTs 1420, 1424 und 1426 jeweils eine in verse schnelle Hadamard-Transformation mit den 32 Symbolen, die von der Null-Einschiebevorrichtung 1400 empfangen werden, durch, und sie berechnen Korrelationen zwischen den Symbolen und den Walsh-Kodes, die eine spezifische Länge aufweisen. Die IFHT 1420 liefert an eine Korrelationsvergleichsvorrich tung 1440 einen Index der Maskierungsfunktion, einen höchste Korrelation unter den Korrelationen und einen Index des Walsh-Kodes, der die höchste Korrelation aufweist. Eine "0" wird der Korrelationsvergleichsvorrichtung 1440 als ein Index der Maskierungsfunktion durch die IFHT 1420 geliefert. Das Liefern einer "0" als ein Index der Maskierungsfunktion be deutet, daß die Eingabesymbole mit keinen Maskierungsfunktio nen multipliziert werden. Andere IFHTs 1422, 1424 und 1426 führen eine inverse schnelle Hadamard-Transformation nach dem Empfang der Symbole durch die zugehörigen Schalter 1452, 1454 beziehungsweise 1456 durch. Die Bedeutung der Durchführung einer inversen schnellen Hadamard-Transformation liegt in der Berechnung eines Korrelationswerts mit jedem Walsh-Kode, der eine gewisse Länge aufweist. Nach der Berechnung der Korrela tionen liefern die IFHTs 1422, 1424 und 1426 an jede Korrela tionsvergleichsvorrichtung 1440 einen Index der verwendeten Maskierungsfunktion, eine höchste Korrelation unter den Kor relationen und einen Index des Walsh-Kodes, der die höchste Korrelation aufweist. Die Korrelationsvergleichsvorrichtung 1440 vergleicht dann die Korrelationen, die von den IFHTs ge liefert werden, und kombiniert einen Maskierungsindex, der die höchste Korrelation aufweist, mit dem Walsh-Kode-Index.

Die IFHTs 1420, 1422, 1424 und 1426 in den Dekodierern soll ten adaptiv für die Kodierrate, die in den Kodierern verwen det wird, arbeiten. Es wird Bezug genommen auf eine IFHT, die erforderlich ist, wenn sie in der Dekodiervorrichtung verwen det wird, die einem Walsh-Kodierer, im Sender, der eine va riable Länge aufweist, entspricht. Wenn der Dekodierer in Verbindung mit einem (6,2) Kodierer arbeitet, so wird eine IFHT für einen Walsh-Kodierer mit einer Länge 8 (= 2³) ver wendet. Wenn der Dekodierer in Verbindung mit einem (9,3) Ko dierer arbeitet, so wird eine IFHT für einen Walsh-Kodierer mit einer Länge 16 (= 2⁴) verwendet. Wenn der Dekodierer in Verbindung mit einem (12,4) Kodierer arbeitet, so wird eine IFHT für einen Walsh-Kodierer mit einer Länge 16 (= 2³) ver wendet. Wenn der Dekodierer in Verbindung mit einem (15,5) Kodierer arbeitet, so wird eine IFHT für einen Walsh-Kodierer mit einer Länge 16 (= 2⁴) verwendet. Auch wenn der Dekodierer in Verbindung mit (18,6), (21,7), (24,8), (27,9) und (30,10) Kodierern arbeitet, so wird eine IFHT für einen Walsh-Kodie rer mit einer Länge 32 (= 2⁵) verwendet. Damit die IFHT im Dekodierer arbeiten kann, sollte sie fähig sein, mit einer variablen Länge zu arbeiten. Die vorliegende Erfindung lie fert eine Struktur einer IFHT, die für eine variable Länge betreibbar ist.

Bevor eine detaillierte Beschreibung einer IFHT gemäß einer Ausführungsform der Erfindung angegeben wird, wird der Be trieb einer allgemeinen IFHT unter Bezug auf Fig. 16 be schrieben.

Fig. 16 zeigt den Betrieb einer allgemeinen IFHT für einen Walsh-Kodierer mit einer Länge von 8. Im allgemeinen umfaßt eine IFHT für einen Walsh-Kodierer mit einer Länge von 2ⁿ n Stufen. In jeder Stufe führt die IFHT ein Verfahren der Addi tion oder der Subtraktion von 2 Eingabesignalen, die in Ver bindung mit einer Zeile empfangen wurden, durch.

Betrachtet man die Fig. 16, so empfängt eine Stufe#1 Einga besignale r1, r2, r3, r4, r5, r6, r7 und r8, und sie führt dann eine Addition und eine Subtraktion mit zwei benachbarten Eingabesignalen durch. In einer ersten Zeile berechnet die Stufe#1 Korrelationen zwischen Walsh-Kodes der Länge 2 durch das Durchführen einer Addition und Subtraktion mit den Signa len r1 und r2. In derselben Weise gibt die Stufe#1 r3+r4 und r3-r4 für r3 und r4, r5+r6 und r5-r6 für r5 und r6, r7+r8 und r7-r8 für r7 und r8 aus. Die 8 Ausgabesignale der Stufe#1 werden an eine Stufe#2 geliefert. Die Stufe#2 gibt (r1+r2) + (r3+r4) durch das Addieren r1+r2 und r3+r4 und (r1-r2) + (r3-r4) durch das Addieren von r1-r2 und r3-r4 aus. Weiterhin gibt die Stufe#2 (r1+r2) - (r3+r4) durch das Subtrahieren von r3+r4 von r1+r2, und (r1-r2) - (r3-r4) durch das Subtrahieren von r3-r4 von r1-r2 aus. Die Stufe#2 berechnet Korrelationen unter den Walsh-Kodes der Länge 4 auf der Basis der 4 Ausga bewerte. Zusätzlich gibt die Stufe#2 (r5+r6) + (r7+r8) durch die Addition von r5+r6 und r7+r8 aus. Weiterhin gibt die Stufe#2 (r5+r6) - (r7+r8) durch das Subtrahieren von r7+r8 von r5-r6 aus. Die 8 Ausgabesignale der Stufe#2 werden an eine Stufe#3 geliefert, wo alle Korrelationen unter den Walsh-Kodes der Länge 8 durch das Durchführen derselben Ope rationen, wie sie in der Stufe#1 und der Stufe#2 durchgeführt wurden, berechnet werden.

Beispielsweise kann eine Operation der Ausgabe aller Korrela tionen unter den Walsh-Kodes der Länge 21 durch das Empfangen von Signalen der Länge 2ⁿ folgendermaßen verallgemeinert wer den.

2ⁿ Operationssignale t₁-t_n, die von einer Stufe#(i-1) der IFHT ausgegeben werden, werden an eine Stufe#i gelegt. Die 2ⁿ Operationssignale t₁-t_n werden in 2^n-i Blöcke in der Emp fangsreihenfolge gruppiert, wobei jeder Block 2ⁱ Operations signale aufweist. Das heißt, ein erster Block besteht aus den Operationssignalen t₁ bis t_i, und ein zweiter Block besteht aus den Operationssignalen t_i+1 bis t_2i. Auf diese Weise be steht ein endgültiger (2^n-i)-ter Block aus den Operationssi gnalen t_n-i bis t_n. Für diese Operationssignale, die die je weiligen Blöcke bilden, werden Operationssignale, die einer gewünschten Korrelation entsprechen, durch ein spezifisches Operationsverfahren geliefert. Das spezifische Operationsve 20320 00070 552 001000280000000200012000285912020900040 0002010208410 00004 20201r fahren umfaßt einen Schritt der Addition eines k-ten Operati onssignals unter den Operationssignalen, die einen Block bil den, zu seinem zugehörigen (k+2^i-1)-ten Operationssignal, und einen Schritt der Subtraktion des (k+2^i-1)-ten Operationssi gnal vom k-ten Operationssignal.

Wenn die Stufe#i 2ⁿ Operationssignale t'₁-t'_n durch die in verse schnelle Hadamard-Transformationsoperation ausgibt, weisen die ersten 2ⁱ aufeinander folgenden Operationssignale t'₁-t'_i unter den 2ⁿ Operationssignalen t'₁-t'_n die ge wünschten Korrelationswerte auf. Das heißt, es ist zu beach ten, daß alle Korrelationen zwischen den ersten 2ⁱ Eingabesi gnalen t₁-t_i aus den 2ⁿ Eingabesignalen t₁-t_n und Walsh-Kodes der Länge 2ⁱ sequentiell ausgegeben werden.

Wenn man beispielsweise annimmt, daß die ersten Eingabesi gnale r1, r2, r3, r4, r5, r6, r7 und r8 sind, n = 3 und i = 2 ist, so können die Operationssignale, die in die Stufe#i ein gegeben werden, als "r1+r2", "r1-r2", "r3+r4", "r3-r4", "r5+r6", "r5-r6", "r7+r8" und "r7-r8" definiert werden. Die Eingabeoperationssignale werden in 2^n-i = 2 Blöcke in der Emp fangsreihenfolge gruppiert, wobei jeder Block 2ⁱ = 2² = 4 Eingabesignale einschließt. Somit besteht der erste Block aus "r1+r2", "r1-r2", "r3+r4" und "r3-r4", und der zweite Block besteht aus "r5-r6", "r5-r6", "r7+r8" und "r7-r8". Durch das Addieren und Subtrahieren des k-ten Operationssignals und des (k+2^i-1)-ten Operationssignals in jedem Block, werden 4 Opera tionssignale durch jeden Block ausgegeben. Wenn beispiels weise k = 1, so wird ein erstes Operationssignal "r1+r2" zum (k+2^i-1)-ten Signal addiert und von ihm subtrahiert, das heißt ein drittes Operationssignal "r3+r4", um somit zwei Operati onssignale "r1+r2" und "r1-r2" auszugeben. Somit werden "(r1+r2) + (r3+r4)", "(r1+r2) - (r3+r4)", "(r1-r2) + (r3-r4)" und "(r1-r2) - (r3-r4)" durch "r1+r2", "r1-r2", "r3+r4" und "r3-r4", die den ersten Block bilden, ausgegeben, und "(r5+r6) + (r7+r8)", "(r5+r6) - (r7+r8)", "(r5-r6) + (r7-r8)" und "(r5-r6) - (r7-r8)" durch "r5+r6", "r5-r6", "r7+r8" und "r7-r8", die den zweiten Block bilden, ausgegeben. Unter den 8 Ausgabeoperationssignalen bekommen nur die Operationssi gnale "(r1+r2) + (r3+r4)", "(r1+r2) - (r3+r4)", "(r1-r2) + (r3-r4)" und "(r1-r2) - (r3-r4)", die durch den ersten Block ausgegeben werden, Korrelationswerte durch die inverse schnelle Hadamard-Transformation der Stufe#i.

Fig. 15 zeigt einen Betrieb der IFHT 1420 der Fig. 14, ba sierend auf dem inversen schnellen Hadamard-Transformations verfahren, das in Verbindung mit Fig. 16 beschrieben wurde. Insbesondere zeigt die Fig. 15 ein Gesamtschema für einen Betrieb der IFHT 1420 für die Dekodierer 600 und 605, die als (3,1), (6,2), (9,3), (12,4), (15,5) und (18,6) Dekodierer dienen. Unter Bezug auf Fig. 15 wird eine Struktur und ein Betrieb einer IFHT, die variabel eine inverse schnelle Hadamard-Transformation auf den Walsh-Kodes bis zu einer maxima len Länge 2ⁿ durchführen kann, im Detail, basierend auf den Betriebseigenschaften der IFHT, die in Fig. 16 dargestellt ist, beschrieben.

Sobald 2^t Eingabesignale an eine Stufe#1 der IFHT angelegt werden, wird gleichzeitig ein Längensteuersignal an alle Schalter 1511, 1512 und 152 geliefert. Das Steuersignal wird erzeugt, um die inverse schnelle Hadamard-Transformation mit den 2^t Eingabesignalen nur bis zu einer Stufe#t durchzufüh ren. Somit schalten die Schalter für das Schalten der Ausga besignale der Stufe#1 zu einer Stufe#(t-1) ihre Ausgabesi gnale zu den nächsten Stufen in Erwiderung auf das Steuersi gnal. Ein Schalter für das Schalten eines Ausgabesignals der letzten Stufent wird jedoch so geschaltet, daß er sein Ausga besignal als endgültige Korrelation in Erwiderung auf das Steuersignal liefert, statt daß das Ausgabesignal einer näch sten Stufe#(t+1) zugeführt wird.

Wenn beispielsweise t-1 ist, so werden zwei Eingabesignale an die Stufe#1 angelegt. Die Stufe#1 führt dieselbe Operation durch, wie sie in der Stufe#1 der Fig. 16 durchgeführt wird, um somit 2 Operationssignale auszugeben. Die Operationssi gnale werden an den Schalter 1511 gelegt, um die Ausgabesi gnale der Stufe#1 zur Stufe#2 zu schalten. In diesem Fall gibt der Schalter 1511 die Operationssignale als Korrelatio nen zwischen den beiden Eingabesignalen in Erwiderung auf das Steuersignal aus, statt daß er die Operationssignale an die Stufe#2 liefert.

Mittlerweile werden, wenn t = 3 ist, wie das in Fig. 16 dar gestellt ist, acht Operationssignale, die von der Stufe#1 ausgegeben werden, durch den Schalter 1511 in Erwiderung auf das Steuersignal an die Stufe#2 angelegt. Die Stufe#2 führt dieselbe Operation, wie sie in der Stufe#2 der Fig. 16 durchgeführt wurde, mit den 8 empfangenen Operationssignalen durch und gibt somit 8 Operationssignale aus. Die Operations signale, die von der Stufe#2 ausgegeben werden, werden durch den Schalter 1512 in Erwiderung auf das Steuersignal an die Stufe#3 angelegt. Die Stufe#3 führt dieselbe Operation, wie sie in der Stufe#3 der Fig. 16 durchgeführt wurde, mit den 8 empfangenen Operationssignalen durch. Die 8 Operationssi gnale, die von der Stufe#3 ausgegeben werden, werden an einen Schalter 1513 gelegt. In diesem Fall gibt der Schalter 1513 die Operationssignale als Korrelationen unter den 8 Operati onssignalen in Erwiderung auf das Steuersignal aus, statt daß er die Operationssignale an eine Stufe#4 liefert.

Fig. 17 zeigt eine Hardwarestruktur einer Stufe#k, wie sie in Fig. 15 dargestellt ist, gemäß einer Ausführungsform der vorliegenden Erfindung. Betrachtet man die Fig. 17, so sub trahiert ein Subtrahierer 1700 ein Eingabesymbol von einem Ausgabesymbol eines Speichers 1720. Ein Addierer 1705 addiert das Eingabesymbol zum Ausgabesymbole des Speichers 1720. Ein erster Schalter 1710 schaltet das Eingabesymbol oder ein Aus gabesymbol des Subtrahierers 1700 zu einem Eingabeende des Speichers 1720 in Erwiderung auf ein Steuersignal. Ein zwei ter Schalter 1715 schaltet in Erwiderung auf das Steuersignal das Ausgabesymbol des Speichers 1720 oder ein Ausgabesymbol des Addierers 1705 zum Eingabeende des Speichers 1720. Der Speicher 1720 kann mit einem Puffer, der eine spezielle Länge aufweist, und der sequentiell so viele Symbole, die vom er sten Schalter 1710 empfangen werden, wie er lang ist, spei chert, verwirklicht werden. Die Länge des Speichers 1720 wird in Abhängigkeit von der Anzahl der Symbole, die das Eingabe signal bilden, bestimmt.

Im Betrieb wird ein erstes Symbol unter den 2^k Symbolen, die das Eingabesignal bilden, anfänglich an den Subtrahierer 1700, den Addierer 1705 und den ersten Schalter 1710 gelegt. In diesem Zustand wird der erste Schalter 1710 zu einem Kno ten geschaltet, an den das Eingabesymbol angelegt ist, und er liefert somit das Eingabesymbol an den Speicher 1720. Weiter hin ist ein Ausgabeknoten des Speichers 1720 mit einem end gültigen Ausgabeknoten durch den zweiten Schalter 1715 ver bunden. Als nächstes wird, wenn ein zweites Symbol in die Stufe#k eingegeben wird, das Eingabesymbol an den Subtrahie rer 1700, den Addierer 1705 und den ersten Schalter 1710 an gelegt. Dann wird der erste Schalter 1710 zum Knoten geschal tet, an den das Eingabesymbol angelegt ist. Somit wird das erste Eingabesymbol, das vorher im Speicher 1720 gespeichert wurde, in ein nächstes Speichergebiet verschoben, und zur selben Zeit wird das zweite Eingabesymbol im Speichergebiet gespeichert, in dem das erste Eingabesymbol zuvor gespeichert war.

Wenn ein (2^k-1 + 1)-tes Eingabesymbol empfangen wurde, nachdem 2 Eingabesymbole im Speicher 1720 gespeichert sind, wird das (2^k-1 + 1)-te Eingabesymbol an den Subtrahierer 1700, den Addierer 1705 und den ersten Schalter 1710 gelegt. Dann wird der erste Schalter 1710 an den Subtrahierer 1700 geschaltet, und der zweite Schalter 1715 wird zum Addierer 1705 geschal tet. Weiterhin wird das erste Eingabesymbol, das im Speicher 1720 gespeichert ist, an den Subtrahierer 1700, den Addierer 1705 und den zweiten Schalter 1715 geliefert. Zur selben Zeit werden die 2^k-1 Eingabesymbole, die im Speicher 1720 gespei chert sind, um ein Symbol nach links verschoben. Der Subtra hierer 1700 subtrahiert dann das (2^k-1 + 1)-te neue Eingabe symbol vom ersten Eingabesymbol, das vom Speicher 1720 ausge geben wird, und liefert sein Ausgabesymbol an den Speicher 1720 durch den ersten Schalter 1710. Zur selben Zeit addiert der Addierer 1705 das erste Eingabesymbol, das vom Speicher 1720 empfangen wurde, zum (2^k-1 + 1)-ten neuen Eingabesymbol, und er liefert sein Ausgabesymbol durch den zweiten Schalter 1715 an den endgültigen Ausgabeknoten.

Wenn ein (2^k-1 + 1)-tes Eingabesymbol empfangen wird, nachdem die obige Operation 2^k-1 Mal durchgeführt wurde, wird das (2^k-1+ 1)-te neue Eingabesymbol an den Subtrahierer 1700, den Ad dierer 1705 und den ersten Schalter 1710 gelegt. Zur selben Zeit wird der zweite Schalter 1715 zum Speicher 1720 geschal tet, und der erste Schalter 1710 wird zum Eingabesignalknoten geschaltet. Somit wird ein Symbol, das durch das Subtrahieren des (2^k-1 + 1)-ten Eingabesymbols vom ersten Eingabesymbol, das vom Speicher 1720 geliefert wird, bestimmt ist, durch den zweiten Schalter 1715 ausgegeben. Zur selben Zeit werden die Symbole, die im Speicher 1720 gespeichert sind, um ein Symbol nach links verschoben, und das (2^k-1 + 1)-te neue Eingabesym bol wird dem am weitesten rechts liegenden Speicherbereich des Speichers 1720 durch den ersten Schalter 1710 geliefert. Die Eingabesymbole werden gespeichert, wobei so viele Symbole gespeichert werden können, wie der Puffer lang ist, indem das obige Verfahren wiederholt wird, um somit einen Betrieb der Stufe#k abzuschließen.

Es wird nun ein Verfahren für das Lösen der vierten und fünf ten Aufgaben der vorliegenden Erfindung unter Bezug auf die Fig. 10 bis 13 beschrieben.

Fig. 10 zeigt ein Verfahren für das Austauschen von Signali siernachrichten und Daten zwischen einem Knoten B und RNCs für die logische Aufteilungstechnik. Fig. 11 zeigt einen Be trieb der SRNC gemäß einer Ausführungsform der vorliegenden Erfindung. Fig. 12 zeigt einen Betrieb der DRNC gemäß einer Ausführungsform der vorliegenden Erfindung, und Fig. 13 zeigt eine Struktur eines Steuerrahmens, der Information ein schließt, die von der DRNC zur SRNC übertragen wird, wie das in Fig. 8 gezeigt ist.

Wenn man zuerst die Fig. 10 betrachtet, so überträgt die RLC 11 der SRNC 10, wenn es zu übertragende DSCH-Daten gibt, die DSCH-Daten an die MAC-D 13 der SRNC 10 im Schritt 401. Nach dem Empfang der DSCH-Daten von der RLC 11, überträgt die MAC-D 13 der SRNC 10 die empfangenen DSCH-Daten an die MAC-C/SH 21 der DRNC 20 in einem Schritt 402. In diesem Moment werden die DSCH-Daten unter Verwendung eines Rahmenprotokolls auf der Lur übertragen. Nach dem Empfang der DSCH-Daten bestimmt (plant) die MAC-C/SH 21 der DRNC 20 eine Übertragungszeit der DSCH-Daten und überträgt dann die bestimmte Übertragungszeit information zusammen mit dem TFCI für die DSCH-Daten an die MAC-D 13 der SRNC 10 in Schritt 403. Nach dem Übertragen der Übertragungszeitinformation zusammen mit dem TFCI für die DSCH-Daten an die MAC-D 13 der SRNC 10 in Schritt 403, über trägt die MAC-C/SH 21 der DRNC 20 die DSCH-Daten an L1 30 des Knotens B in Schritt 404. In diesem Moment werden die DSCH- Daten zur bestimmten (geplanten) Übertragungszeit im Schritt 403 übertragen.

Nach dem Empfangen der Übertragungszeitinformation zusammen mit dem TFCI für die DSCH-Daten von der MAC-C/SH 21 der DRNC 20, überträgt in Schritt 405 die MAC-D 13 der SRNC 10 den TFCI zusammen mit der Übertragungszeitinformation an die L1 30 des Knotens B vor der Übertragungszeit. In diesem Moment werden die Daten unter Verwendung eines Steuerrahmens über tragen. Weiter bestimmt die MAC-D 13 der SRNC 10 die DCH-Daten und den TFCI für den DCH und überträgt sie an die L1 30 des Knotens B im Schritt 406. Die im Schritt 404 übertragenen DSCH-Daten und der im Schritt 405 übertragene TFCI werden in Bezug zur Übertragungszeit, die in Schritt 403 bestimmt wurde, gesetzt. Das heißt, der TFCI, der im Schritt 405 über tragen wurde, wird über den DPCCH in einem Rahmen direkt be vor die DSCH-Daten über den PDSCH im Schritt 404 übertragen werden, zur UE übertragen. In den Schritten 404, 405 und 406 werden die Daten und der TFCI unter Verwendung eines Rahmen protokolls übertragen. Insbesondere wird in Schritt 406 der TFCI durch einen Steuerrahmen übertragen. Nach dem Empfang der Daten und des TFCI, die in den Schritten 404, 405 und 406 übertragen wurden, überträgt die L1 30 des Knotens B die DSCH-Daten an die L1 41 der UE über den DPSCH in Schritt 407. Weiterhin überträgt die L1 30 des Knotens B die TFCI zur L1 41 der UE über den DPCH in Schritt 408. In diesem Moment schafft die L1 30 des Knotens B einen TFCI unter Verwendung der TFCIs oder TFIs, die in den Schritten 405 und 406 empfan gen wurden, und überträgt dann den geschaffenen TFCI unter Verwendung des DPCCH.

Fig. 11 zeigt einen Betrieb der SRNC gemäß einer Ausfüh rungsform der vorliegenden Erfindung. Betrachtet man die Fig. 11, so nimmt die SRNC in Schritt 411 Vorbereitungen für die zu übertragenden DSCH-Daten vor. Nach der Vorbereitung der zu übertragenden DSCH-Daten überträgt die SRNC die DSCH- Daten zur DRNC durch die RLC und die MAC-D in Schritt 412. Nach der Übertragung der DSCH-Daten zur DRNC in Schritt 412 empfängt die SRNC in Schritt 413 zeitliche Information für die übertragenden DSCH-Daten, das heißt, die Übertragungs zeitinformation und den TFCI. In diesem Moment kann die Zeit planungsinformation unter Verwendung eines Steuerrahmens emp fangen werden.

Fig. 13 zeigt ein Format eines Steuerrahmens, der mit Infor mation gefüllt ist, die von der DRNC zur SRNC übertragen wird. Betrachtet man die Fig. 13, so bezeichnet eine CFN (Verbindungsrahmennummer) eine eindeutige Nummer des zu über tragenden Rahmens, und dies ist die Information über die Übertragungszeit der DSCH-Daten. Weiterhin bezeichnet der TFCI (Feld#2) der Fig. 13 TFCI-Information für die zu über tragenden DSCH-Daten.

Betrachtet man nochmals die Fig. 11, so überträgt in Schritt 414 die SRNC an den Knoten B einen Steuerrahmen, der mit der Übertragungszeitinformation und der TFCI-Information für den DSCH gefüllt ist. Der Steuerrahmen kommt am Knoten B vor der Übertragungszeit an. In Schritt 415 überträgt die SRNC DCH- Daten zusammen mit dem TFCI für den DCH an den Knoten B.

Fig. 12 zeigt einen Betrieb der DRNC gemäß einer Ausfüh rungsform der vorliegenden Erfindung. Betrachtet man die Fig. 12, so empfängt in Schritt 501 die DRNC die DSCH-Daten, die durch die SRNC in Schritt 413 der Fig. 11 übertragen werden. Nach dem Empfang der DSCH-Daten setzt die DRNC in Schritt 502 Übertragungszeiten der DSCHs, die von einer Viel zahl RNCs empfangen werden, fest. Das heißt, die DRNC be stimmt (plant) Übertragungszeiten, in denen die DSCHs, die von einer Vielzahl der RNCs empfangen werden, und des DSCH, der durch die DRNC selbst geschaffen wird, zu übertragen sind, und sie setzt auch den TFI oder TFCI unter Berücksich tigung eines Kanals, der während der Übertragung zu verwenden ist, fest. Nach der Festlegung der Übertragungszeiten und des TFI oder TFCI in Schritt 502 überträgt die DRNC in Schritt 503 die festgelegte Übertragungszeitinformation und die TFCI- Information an die SRNC unter Verwendung des Steuerrahmens. Der Steuerrahmen, der in diesem Moment übertragen wird, hat die in Fig. 8 gezeigte Struktur. Nach der Übertragung der festgelegten Zeitinformation und der TFCI-Information über trägt in Schritt 504 die DRNC die DSCH-Daten zum Knoten B zur festgelegten Zeit.

Wie oben beschrieben wurden, so kann die Ausführungsform der vorliegenden Erfindung verschiedene Typen der TFCI-Bits unter Verwendung einer einzigen Kodierer/Dekodierer-Struktur kodie ren/dekodieren. Zusätzlich multiplext die Ausführungsform die TFCI-Symbole, die in den verschiedenen Kodiertechniken ko diert sind, so daß die TFCI-Symbole vor der Übertragung gleichförmig verteilt sein sollen. Für die 10 Eingabebits wird die TFCI-Kodierung in einem ausgewählten Verhältnis aus den Verhältnissen 1 : 9, 2 : 8, 3 : 7, 4 : 6, 5 : 5, 6 : 4, 7 : 3, 8 : 2 und 9 : 1 in Abhängigkeit von den Übertragungsdatenbits des DSCH und des DCH durchgeführt. Zusätzlich kann, wenn die SRNC von der DRNC in einem logischen Aufteilungsverfahren getrennt wird, die Ausführungsform der vorliegenden Erfindung Pla nungsinformation von der MAC-C/SH der DRNC zur MAC-D der SNRC übertragen. Zusätzlich kann die Ausführungsform eine Signali siernachricht übertragen, um so getrennt die harte Auftei lungstechnik und die logische Aufteilungstechnik, die ver schiedene Techniken für das Übertragen des TFCI für den DSCH darstellen, zu verwenden. Schließlich wendet die vorliegende Erfindung die inverse schnelle Hadamard-Transformation gemäß den Kodierraten an, um somit ein Verfahren für das Messen der Korrelationen zu vereinfachen.

Während die Erfindung unter bezug auf eine gewisse bevorzugte Ausführungsform gezeigt und beschrieben wurde, so werden Fachleute verstehen, daß verschiedene Änderungen in der Form und den Details daran vorgenommen werden können, ohne vom We sen und dem Umfang der Erfindung, wie sie die durch die ange fügten Ansprüche definiert wird, abzuweichen.

Claims

1. Verfahren für das Dekodieren von TFCI-Bits (Transportfor matkombinationsanzeiger) variabler Länge für einen DSCH (ge meinsam genutzten Kanal in Abwärtsrichtung) oder einen DCH (zugewiesenen Kanal) in einer Empfangsvorrichtung für ein mo biles Kommunikationssystem, die ein Signal der kodierten TFCI-Bits für den DSCH oder der TFCI-Bits für den DCH, die mit orthogonalen Kodes kodiert sind, empfängt, wobei das Ver fahren folgende Schritte umfaßt:
Bestimmen von Stufen der inversen schnellen Hadamard-Transformation (IFHT), basierend auf der Länge der TFCI-Bits;
Einschieben von Nullen in das empfangene Signal an vor bestimmten Positionen, um ein Signal mit eingeschobenen Nul len auszubilden;
sequentielles Durchführen einer inversen schnellen Hada mard-Transformation des Signals mit den eingeschobenen Nul len, bis zu den bestimmten IFHT-Stufen; und
nach der Beendigung der inversen schnellen Hadamard-Transformation durch die bestimmten IFHT-Stufen, Ausgeben ei nes Index eines orthogonalen Kodes, dessen Korrelationswert unter anderen Korrelationswerten, die durch die bestimmte IFHT-Stufe erzielt wurden, der größte ist, als dekodierte TFCI-Bits.

2. Verfahren nach Anspruch 1, wobei die bestimmten IFHT-Stufen n mindestens einen Wert annehmen, der die Beziehung a ≦ 2ⁿ für eine Kodelänge "a" erfüllt.

3. Verfahren nach Anspruch 2, wobei die bestimmte IFHT-Stufe n 1, 2, 3, 4 oder 5 beträgt.

4. Verfahren nach Anspruch 1, wobei die Länge des Signals mit eingeschobenen Nullen identisch einer Länge der Orthogonalko des, die für das Kodieren der TFCI-Bits verwendet wurden, ist.

5. Vorrichtung für das Dekodieren von TFCI-Bits variabler Länge für einen DSCH oder für einen DCH in einer Empfangsvor richtung für ein mobiles Kommunikationssystem, die ein Signal kodierter TFCI-Bits für den DSCH oder TFCI-Bits für den DCH, die mit orthogonalen Kodes kodiert sind, empfängt, wobei die Vorrichtung folgendes umfaßt:
eine Steuervorrichtung für das Geben einer Kodelängenin formation und von Einschiebepositionen von Nullen an eine Einschiebevorrichtung;
eine Einschiebevorrichtung für das Einschieben von Nul len in das empfangene Signal an der Nulleneinschiebeposition, um ein Signal mit eingeschobenen Nullen zu bilden;
eine Transformationsvorrichtung für eine inverse schnelle Hadamard-Transformation (IFHT), die mehrere Be triebsstufen aufweist, für das Berechnen von Korrelationswer ten des Signals mit eingeschobenen Nullen mit den orthogona len Kodes,
wobei die IFHT das Durchführen der inversen schnellen Hadamard-Transformation an einer vorgegebenen Betriebsstufe, die der Kodelängeninformation entspricht, stoppt; und
eine Vergleichsvorrichtung für das Vergleichen der Kor relationswerte und das Ausgeben eines Walsh-Index, der dem höchsten Korrelationswert entspricht.

6. Vorrichtung nach Anspruch 5, wobei die Anzahl der vorgege benen IFHT-Stufen für die Kodelänge "a" mindestens die Bezie hung a ≦ 2ⁿ erfüllt.

7. Vorrichtung nach Anspruch 5, wobei die vorgegebene Stufe die Stufe 1, 2, 3, 4 oder 5 ist.

8. Vorrichtung nach Anspruch 5, wobei die Länge des Signals mit den eingeschobenen Nullen identisch der Länge eines or thogonalen Kodes, der für das Kodieren der TFCI-Bits verwen det wird, ist.