DE10229006B4 - Vorrichtung und Verfahren für das Übertragen von TFCI-Bits für eine Betriebsart mit fester Aufteilung in einem mobilen CDMA Kommunikationssystem - Google Patents

Vorrichtung und Verfahren für das Übertragen von TFCI-Bits für eine Betriebsart mit fester Aufteilung in einem mobilen CDMA Kommunikationssystem Download PDF

Info

Publication number
DE10229006B4
DE10229006B4 DE2002129006 DE10229006A DE10229006B4 DE 10229006 B4 DE10229006 B4 DE 10229006B4 DE 2002129006 DE2002129006 DE 2002129006 DE 10229006 A DE10229006 A DE 10229006A DE 10229006 B4 DE10229006 B4 DE 10229006B4
Authority
DE
Germany
Prior art keywords
bits
puncturing
coded
value
tfci
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2002129006
Other languages
English (en)
Other versions
DE10229006A1 (de
Inventor
Sung-Oh Yongin Hwang
Young-Soo Yongin Park
Kook-Hheui Songnam Lee
Jae-Yoel Kunpo Kim
Yong-Jun Yongin Kwak
Sung-Ho Songnam Choi
Ju-Ho Suwon Lee
Kyeong-Chul Yang
Hyeon-Woo Suwon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10229006A1 publication Critical patent/DE10229006A1/de
Application granted granted Critical
Publication of DE10229006B4 publication Critical patent/DE10229006B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/004—Orthogonal
    • H04J13/0048—Walsh
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H04L1/0069—Puncturing patterns
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H04J13/102—Combining codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
    • H04L1/0025—Transmission of mode-switching indication

Abstract

Kodierverfahren für das Kodieren von Transport Format Combination Indicator Bits, im folgenden TFCI-Bits genannt, für einen zugewiesenen Kanal und von TFCI-Bits für einen gemeinsam genutzten Kanal in Abwärtsrichtung in einem mobilen Kommunikationssystem, das einen Kodierer für das Kodieren von k eingegebenen TFCI-Bits und (10 – k) anderen eingegebenen TFCI-Bits aufweist, wobei das Verfahren folgende Schritte umfasst:
Erzeugen erster kodierten Bits durch das Kodieren der k Eingabebits in 32 Bits, und Ausgeben von (3k + 1) Bits durch das Punktieren der ersten kodierten Bits gemäß einem ersten, spezifischen Maskierungsmuster, das dem k entspricht; und
Erzeugen zweiter kodierter Bits durch das Kodieren der (10 – k) eingegebenen Bits in 32 Bits und Ausgeben von {3·(10 – k) + 1} Bits durch das Punktieren der zweiten kodierten Bits gemäß einem zweiten, spezifischen Maskierungsmuster, wobei k von 1 bis 9 reicht.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf ein mobiles asynchrones CDMA-Kommunikationssystem und insbesondere auf eine Vorrichtung und ein Verfahren für das Übertragen von TFCI-Bits (Transport Format Combination Indicator = Transportformatkombinationsanzeiger), die während einer Datenübertragung über einen gemeinsam genutzten Kanal in Abwärtsrichtung in einem mobilen asynchronen CDMA-Kommunikationssystem verwendet werden.
  • Im allgemeinen wird ein gemeinsam genutzter Kanal in Abwärtsrichtung (DSCH) von einer Vielzahl von Benutzern auf der Basis des Zeitmultiplex gemeinsam genutzt. Der DSCH wird in Verbindung mit einem zugewiesenen Kanal (DCH) für jeden Benutzer errichtet. Der DCH wird über einen zugewiesenen physikalischen Kanal übertragen, und der DPCH wird durch das Kombinieren eines zugewiesenen physikalischen Steuerkanals (DPCCH) und eines zugewiesenen physikalischen Datenkanals (DPDCH) auf einer Zeitmultiplexbasis konstruiert.
  • Der DSCH wird über einen physikalischen gemeinsam genutzten Kanal in Abwärtsrichtung (PDSCH) übertragen, und Kanalsteuerinformation für den PDSCH wird über den DPCCH im DPCH übertragen. Die Steuerinformation, die über den DPCCH übertragen wird, umfasst Information über (i) einen TPC (Transmitted Power Control command = Übertragungsleistungssteuerbefehl) für das Steuern der Übertragungsleistung in Aufwärtsrichtung von einer UE (Benutzereinrichtung), (ii) ein Pilotfeld, das für eine Kanalvariationsschätzung, eine Übertragungsleistungsmessung und den Erwerb einer Schlitzsynchronisation von einem Knoten B zur UE verwendet wird, und (iii) einen TFCI (Transport Format Combination Indicator = Transportformatkombinationsanzeiger). Von diesen Informationen werden der TPC und das Pilotfeld als physikalische Steuerinformation für den PDSCH und den DPCH verwendet, und der TFCI wird verwendet, um Informationseigenschaften (beispielsweise die Informationsübertragungsrate, und Kombinationen verschiedener Informationen, beispielsweise eine Kombination aus Sprachinformation und Paketinformation) der Daten, die über den DSCH und den DPDCH übertragen werden, anzuzeigen.
  • Wie oben angegeben wurde, weist der TFCI, die Steuerinformation, die Informationseigenschaften der Daten, die über die physikalischen Kanäle DSCH und DPDCH übertragen werden, anzeigt, eine Länge von 10 Bit auf und er wird in 32 Bit kodiert. Das heißt, die Information über die Menge der Daten wird mit 10 Bit ausgedrückt, und die 10-Bit Information wird in 32 Bit kodiert, um über den physikalischen Kanal übertragen zu werden.
  • Der TFCI wird über den physikalischen Kanal im folgenden Verfahren, das durch die Technische Spezifikation 25.212 für UMTS (Universal Mobile Telecommunication System) der 3GPP (3. Generation des Partnerschaftsprojekts) spezifiziert wurde, übertragen.
    ak = k-tes Informationsbit der Transportkombinationsinformation (0 ≤ k ≤ 9)
    bl = l-tes kodierte Bit des Transportkombinationsinformation (0 ≤ l ≤ 3l)
    dm = m-tes übertragenes kodiertes Bit der Transportkombinationsinformation
  • Das ak ist eine 10-Bit-Information, die eine Rate, einen Typ und eine Kombination der Daten, die über den DPDCH übertragen werden, anzeigt, das bl besteht aus 32 kodierten Bits, die man durch das Kodieren des ak erhält, und das dm ist ein übertragenes kodiertes Bit, wobei bl über den DPCCH übertragen wird. Hier ist der Wert m in Abhängigkeit von den Zuständen variabel.
  • Die Zustände für das Bestimmen der Anzahl der dm Bits werden auf der Basis einer Übertragungsbetriebsart des DPCCH und einer Datenrate des DPCH bestimmt. Die Übertragungsbetriebsart des DPCCH umfasst eine normale Übertragungsbetriebsart und eine komprimierte Übertragungsbetriebsart. Die komprimierte Übertragungsbetriebsart wird verwendet, wenn eine UE, die einen RF-Transceiver aufweist, beabsichtigt, eine Messung auf einem anderen Frequenzband auszuführen. Der Betrieb in der komprimierten Übertragungsbetriebsart hebt die Übertragung im aktuellen Frequenzband vorübergehend auf und ermöglicht es der UE, eine Messung in einem anderen Frequenzband auszuführen. Die Daten, die in der Zeitdauer während der unterbrochenen Übertragung zu übertragen sind, werden direkt vor und nach der Zeitdauer der unterbrochenen Übertragung komprimiert.
  • Die ”Datenrate des DPCH”, die eine der Bedingungen für das Bestimmen der Anzahl der dm Bit darstellt, bezieht sich auf eine physikalische Datenrate des DPCH und wird gemäß einem Spreizungsfaktor (SF) der Daten bestimmt. Im 3GPP der aktuellen Norm für mobile Kommunikation reicht der SF von 512 bis 4, und die Datenrate reicht von 15 kbps bis 1920 kbps. Wenn der SF höher wird, so wird die Datenrate niedriger. Der Grund dafür, dass die Anzahl der dm Bits gemäß der Datenrate des DPCH bestimmt wird, ergibt sich daraus, dass die Größe (oder Länge) des TFCI-Felds, das die TFCI-Bits über den DPCCH überträgt, gemäß der Datenrate des DPCH variabel ist.
  • Die Anzahl der dm Bits, die für jeden der Zustände für das Bestimmen von dm übertragen wird, berechnet sich folgendermaßen:
  • A1. Normale Übertragungsbetriebsart mit einer Datenrate des DPCH kleiner als 60 kbps
  • In Falle eines Zustands A1 für das Bestimmen der Anzahl der dm Bits, wird die Anzahl der dm Bits 30. In der 3GPP-Norm ist eine Grundübertragungseinheit des physikalischen Kanals ein Funkrahmen. Der Funkrahmen weist eine Länge von 10 ms auf und besteht aus 15 Zeitschlitzen. Jeder Zeitschlitz weist Felder für das Übertragen des TFCI auf. Im Falle von A1 weist jeder Zeitschlitz 2 TFCI-Übertragungsfelder auf, so dass die Anzahl der TFCI-Übertragungskodebits dm, die für einen Funkrahmen übertragen werden können, 30 wird. Somit werden, obwohl die Anzahl der kodierten Bits bl auf der Basis des Informationsbits ak 32 wird, die letzten zwei Transportkombinationsinformationsbits b30 und d31 durch die Begrenzung der Anzahl der TFCI-Felder, die tatsächlich übertragen werden, nicht übertragen.
  • A2. Normale Betriebsart, die Datenrate des DPCH ist höher als 60 kbps
  • Im Falle des Zustands A2 für das Bestimmen der Anzahl der dm Bits, wird die Länge des TFCI-Feldes im Zeitschlitz 8 Bit, und die gesamte Zahl der dm, die über den DPCCH für einen Funkrahmen übertragen werden können, wird 120. Wenn die gesamte Zahl der dm 120 ist, so wird bl wiederholt in der folgenden Weise übertragen.
    d0(b0), ..., d31(b31), d32(b0), ..., d63(b31), ..., d96(b0), ..., d119(b23)
  • Im Fall von A2 werden für die Übertragung die 0-ten bis 23-ten bl Bits viermal wiederholt und die 24-ten bis 31-ten bl Bits werden dreimal wiederholt.
  • A3. Komprimierte Übertragungsbetriebsart, die Datenrate des DPCH ist niedriger als 60 kbps oder gleich 120 kbps
  • Im Falle eines Zustands A3 für das Bestimmen der Anzahl der dm Bits, wird die Länge des TFCI-Feldes im Zeitschlitz 4 Bit, und die Anzahl der TFCI, die über einen Funkrahmen übertragen werden kann, ist in Abhängigkeit von der Anzahl der Zeitschlitze, die in der komprimierten Übertragungsbetriebsart verwendet werden, variabel. In der komprimierten Übertra gungsbetriebsart reicht die Anzahl der Zeitschlitze mit ausgesetzter Übertragung von einem Minimum von 1 bis zu einem Maximum von 7, und die Anzahl der dm Bits liegt zwischen 32 und 56. Die Anzahl der übertragenen kodierten Bits dm ist auf ein Maximum von 32 begrenzt, um somit alle 0-ten bis 31-ten bl Bits mit den geänderten dm zu übertragen, und um nicht die bl Bits mit dem anderen dm zu übertragen.
  • A4. Komprimierten Übertragungsbetriebsart, Datenrate des DPCH ist höher als 120 kbps oder gleich 60 kbps
  • Im Falle eines Zustands A4 für das Bestimmen der Anzahl der dm Bits, wird die Länge des TFCI-Feldes im Zeitschlitz 16 Bit, und die Anzahl der TFCI, die in einem Funkrahmen übertragen werden können, ist in Abhängigkeit von der Anzahl der Zeitschlitze, die in der komprimierten Übertragungsbetriebsart verwendet werden, variabel. In der komprimierten Übertragungsbetriebsart beträgt die Anzahl der Zeitschlitze mit ausgesetzter Übertragung minimal 1 und maximal 7, und die Anzahl der dm Bits reicht von 128 bis 244. Die Anzahl der übertragenen kodierten Bits dm ist auf ein Maximum von 128 begrenzt, um somit die 0-ten bis 31-ten bl Bits vier Mal beim geänderten dm zu übertragen, und nicht die bl Bits beim anderen dm zu übertragen.
  • In der komprimierten Übertragungsbetriebsart A3 und A4 sind die dm Bits in einer Zeitdauer angeordnet, die so weit wie möglich von der Zeitdauer mit der ausgesetzten Übertragung entfernt ist, um die Zuverlässigkeit der Übertragung der dm Bits zu maximieren.
  • Die Zustände A1, A2, A3 und A4 werden verwendet, wenn der TFCI die Transportkombination und den Typ des DPCH anzeigt. Ein Verfahren für das Aufteilen des TFCI in den TFCI für DSCH und den TFCI für DPCH während der Übertragung, kann in zwei getrennte Verfahren unterteilt werden.
  • Ein erstes Verfahren ist ein Verfahren für eine Betriebsart einer harte Aufteilung (HSM), und ein zweites Verfahren ist ein Verfahren für die Betriebsart einer logischen Aufteilung (LSM).
  • Der TFCI für den DCH wird als TFCI(Feld 1) oder als ein erster TFCI bezeichnet, und der TFCI für den DSCH wird als ein TFCI(Feld 2) oder als ein zweiter TFCI bezeichnet.
  • Im LSM-Verfahren sind der TFCI(Feld 1) und der TFCI(Feld 2) als ein TFCI ausgebildet und mit einem (32,10) Unterkode eines Reed-Muller-Kodes zweiter Ordnung kodiert. Der TFCI(Feld 1) und der TFCI(Feld 2) drücken die 10-Bit TFCI-Information in verschiedenen Verhältnissen aus, und die 10 Informationsbits werden mit einem Blockkode, das ist ein (32,10) Unterkode des Reed-Muller-Kodes zweiter Ordnung, gemäß den Zuständen A1, A2, A3 und A4 kodiert, bevor sie übertragen werden. Die Verhältnisse des TFCI(Feld 1) zum TFCI(Feld 2) umfassen 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2 und 9:1.
  • Im HSM-Verfahren werden der TFCI(Feld 1) und der TFCI(Feld 2) jeweils mit 5 Bit ausgedrückt, und jede Information wird unter Verwendung eines (16,5) Biorthogonalkodes ausgegeben, und dann werden die 16 Bits für den TFCI(Feld 1) und den TFCI(Feld 2) wechselnd in Übereinstimmung mit den Zuständen A1, A2, A3 und A4 übertragen.
  • 1 zeigt eine Struktur eines Senders, der auf dem konventionellen HSM-Verfahren basiert. Betrachtet man die 1, so kodiert ein (16,5) Biorthogonalkodierer 100 einen 5-Bit TFCI(Feld 1) für den DCH in 16 kodierte Symbole und liefert die 16 kodierten Symbole an einen Multiplexer 110. Zur selben Zeit kodiert ein (16,5) Biorthogonalkodierer 105 einen 5-Bit TFCI(Feld 2) für den DSCH in 16 kodierte Symbole und liefert die 16 kodierten Symbole an den Multiplexer 110. Der Multiplexer 110 führt dann ein Zeitmultiplex der 16 kodierten Symbole vom Kodierer 100 und der 16 kodierten Symbole vom Kodierer 105 aus, und gibt die 32 Symbole nach einer Anordnung aus. Ein Multiplexer 120 führt einen Zeitmultiplex der 32 Symbole, die vom Multiplexer 110 ausgegeben werden, und anderer Signale aus und liefert sein Ausgangssignal an eine Spreizvorrichtung 130. Die Spreizvorrichtung 130 spreizt das Ausgangssignal des Multiplexer 120 mit einem Spreizkode, der von einem Spreizkodegenerator 135 geliefert wird. Eine Verwürfelungsvorrichtung 140 verwürfelt das gespreizte Signal mit einem Verwürfelungskode, der von einem Verwürfelungskodegenerator 145 geliefert wird.
  • 2 zeigt ein allgemeines Verfahren für das Austauschen von Signalisiernachrichten und Daten zwischen einem Knoten B und RNCs (Funknetzsteuervorrichtungen) für das HSM-Verfahren, das im 3GPP (Partnerschaftsprojekt der 3. Generation) definiert ist. Ein 3GPP RAN (Radio Access Network = Funkzugriffsnetz) besteht aus einer RNC (Funknetzsteuervorrichtung), einem Knoten B, der durch die RNC gesteuert wird, und einer UE (Benutzereinrichtung). Die RNC steuert den Knoten B, der Knoten B dient als eine Basisstation, und die UE dient als eine Endeinrichtung. Die RNC kann in eine SRNC (Serving Radio Network Controller) und eine CRNC (Control Radio Network Controller) gemäß den Beziehungen mit der UE aufgeteilt werden. Die SRNC, eine RNC, wo die UE registriert ist, verarbeitet Daten, die zur UE übertragen und von der UE empfangen werden, und sie steuert die UE. Die CRNC, eine RNC, mit der die UE aktuell verbunden ist, verbindet die UE mit der SRNC.
  • Betrachtet man die 2, so überträgt, wenn Übertragungsdaten des DSCH erzeugt werden, eine Funkverbindungssteuervor richtung (RLC) 11 einer SRNC (bedienende RNC) 10 die DSCH-Daten zu einem MAC-D (Medium Access Control-Dedicated channel) 13 der SRNC 10 in Schritt 101. Ein Grundelement, das in diesem Moment übertragen wird, ist MAC-D-Data-REQ. In Schritt 102 überträgt der MAC-D 13 des SRNC 10 die DSCH-Daten, die vom RLC 11 empfangen werden, an einen MAC-C/SH (gemeinsamer/gemeinsam genutzter MAC-Kanal) 21 einer CRNC (Steuer-RRNC) 20. Ein Grundelement, das in diesem Moment übertragen wird, ist MAC-C/SH-Data-REQ. Im Schritt 103 bestimmt der MAC-C/SH 21 der CRNC 20 (legt zeitlich fest) eine Übertragungszeit für die DSCH-Daten, die im Schritt 102 vom MAC-D 13 der SRNC 10 empfangen werden, und überträgt dann die DSCH-Daten zusammen mit dem zugehörigen TFI (Transportformatanzeiger) an eine L1 (Schicht 1) 30 eines Knotens B (nachfolgend bezieht sich die Bezeichnung ”Knoten B” auf eine Basisstation). Ein Grundelement, das in diesem Moment übertragen wird ist MPHY-DATA-REQ. Im Schritt 104 überträgt der MAC-D 13 des SRNC 10 Übertragungsdaten des DCH und seinen zugehörigen TFI an die L1 30 des Knotens B. Ein Grundelement, das in diesem Moment übertragen wird, ist MPHY-Data-REQ. Die Daten, die im Schritt 103 übertragen werden, sind unabhängig von den Daten, die im Schritt 104 übertragen werden, und die L1 30 des Knotens B erzeugt einen TFCI, der in einen TFCI für den DCH und einen TFCI für den DSCH aufgeteilt wird. In den Schritten 103 und 104 werden die Daten und die TFIs unter Verwendung eines Datenrahmenprotokolls übertragen. Nach dem Empfangen der Daten und der TFIs in den Schritten 103 und 104 überträgt die L1 30 des Knoten B die DSCH-Daten über einen physikalischen DSCH (PDSCH) an die L1 41 der UE (Benutzereinrichtung; nachfolgend bezieht sich der Ausdruck ”UE” auf eine Mobilstation) 40 in Schritt 105. Danach überträgt in Schritt 106 die L1 30 des Knotens B die TVCIs, die mit den TFIs, die in den Schritten 103 und 104 empfangen wurden, geschaffen wurden, unter Verwendung der Felder für den DCH und den DSCH.
  • 3 zeigt ein allgemeines Verfahren für das Austauschen von Signalisiernachrichten und Daten zwischen einem Knoten B und RNCs für das LSM-Verfahren. Betrachtet man die 3, so überträgt, wenn zu übertragende DSCH-Daten erzeugt werden, eine RLC 301 einer RNC 300 die DSCH-Daten zu einem MAC_D 303 der RNC 300 in Schritt 201. Ein Grundelement, das in diesem Moment übertragen wird, ist MAC-D-Data-REQ. Nach dem Empfang des DSCH-Daten von der RLC 301 überträgt der MAC-D 303 die DSCH-Daten an einen MAC-C/SH (gemeinsamer/gemeinsam genutzter MAC-Kanal) 305 in Schritt 202. Ein Grundelement, das in diesem Moment übertragen wird, ist MAC-C/SH-Data-RQ. Nach dem Empfang der DSCH-Daten bestimmt (legt zeitlich fest) der MAC-C/SH 305 eine Übertragungszeit der DSCH-Daten und überträgt dann einen TFCI, der mit den DSCH-Daten verbunden ist, an den MAC-D 303 in Schritt 203. Nach dem Übertragen des TFCI an den MAC-D 303 in Schritt 203 überträgt der MAC-C/SH 305 die DSCH-Daten an die L1 307 des Knotens B in Schritt 204. Die DSCH-Daten werden zu der Zeit, die in Schritt 203 bestimmt (zeitlich festgelegt) wurde, übertragen. Nach dem Empfang des TFCI für die DSCH-Daten, die vom MAC-C/SH 305 in Schritt 203 übertragen wurden, bestimmt der MAC-D 303 einen TFCI für den DSCH und überträgt den TFCI an die L1 307 des Knotens B in Schritt 205. Ein Grundelement, das in diesem Moment übertragen wird, ist MPHY-Data-REQ. Nach dem Übertragen des TFCI für den DSCH bestimmt der MAC-D 303 einen TFCI für den DCH und überträgt die DCH-Daten zusammen mit dem TFCI für den DCH an die L1 307 des Knotens B in Schritt 206. Ein Grundelement, das in diesem Moment übertragen wird, ist MPHY-Data-REQ. Die DSCH-Daten, die in Schritt 204 übertragen wurden, und der TFCI, der in Schritt 205 übertragen wurde, stehen in Bezug zur Zeit, die in Schritt 203 bestimmt wurde. Das heißt, der TFCI in Schritt 205 wird zu einer UE 310 über den DPCCH in einem Rahmen, direkt bevor DSCH-Daten im Schritt 204 über den PDSCH übertragen werden, übertragen. In den Schritten 204, 205 und 206 werden die Daten und die TFCIs unter Verwendung eines Rahmen protokolls übertragen. Insbesondere wird im Schritt 206 die TFCI durch einen Steuerrahmen übertragen. In Schritt 207 überträgt die L1 307 des Knotens B die DSCH-Daten über den PDSCH an die L1 311 der UE 310. Im Schritt 208 schafft die L1 307 des Knotens B eine TFCI unter Verwendung der jeweiligen TFCIs oder TFIs, die in den Schritten 205 und 206 empfangen wurden, und überträgt die geschaffene TFCI an die L1 311 unter Verwendung des DPCCH.
  • Wenn man das LSM-Verfahren zusammenfasst, so überträgt der MAC-C/SH 305 DSCH-Zeitplanungsinformation und TFCI-Information des DSCH an den MAC-D 303 in Schritt 203. Das wird gemacht, da um den TFCI für den DSCH und den TFCI für den DCH im selben Kodierverfahren zu kodieren, der MAC-D 303 gleichzeitig die DSCH-Zeitplanungsinformation und die TFCI-Information zur L1 307 des Knotens B übertragen muss. Wenn somit der MAC-D 303 Daten zu übertragen hat, so tritt eine Verzögerung auf, bis der MAC-D 303 die Zeitplanungsinformation und die TFCI-Information vom MAC-C/SH 305 empfängt, nachdem die Daten an den MAC-C-SH 305 übertragen wurden. Zusätzlich werden, wenn der MAC-C/SH 305 vom MAC-D 303 an the lur getrennt wird, das heißt, wenn der MAC-C/SH 305 in der DRNC (Drift-RNC) existiert, und der MAC-D 303 in der SRNC existiert, die Zeitplanungsinformation und die TFCI-Information an the lur ausgetauscht, was eine Erhöhung der Verzögerung verursacht.
  • Im Vergleich zum LSM-Verfahren kann das HSM-Verfahren die Verzögerung reduzieren, da eine Informationsübertragung zum MAC-D nach der Zeitplanung im MAC-C/SH nicht notwendig ist. Dies ist möglich, da der Knoten B den TFCI für den DCH und den TFCI für den DSCH im HSM-Verfahren unabhängig kodieren kann. Wenn zusätzlich der MAC-C/SH vom MAC-D an the lur getrennt wird, das heißt, wenn der MAC-C/SH in der DRNC existiert, und wenn der MAC-D in der SRNC existiert, muss die Zeitplanungsinformation nicht an the lur ausgetauscht werden.
  • Somit ist es in einigen Fallen nicht möglich, die LSM zu verwenden, die die Zeitplanungsinformation erkennen muss. Im aktuellen 3GPP HSM werden jedoch die Informationsmengen (Bits) der TFCIs für den DCH und den DSCH fest in einem Verhältnis von 5 Bit zu 5 Bit aufgeteilt, so dass es möglich ist, ein Maximum von 32 TFCIs für den DCH und den DSCH auszudrücken. Wenn somit 32 TFCIs für den DSCH existieren, kann das HSM-Verfahren nicht verwendet werden. Zusätzlich kann es sein, dass wenn das LSM verwendet wird, das heißt, wenn der MACC/SH vom MAC-D an the lur getrennt wird, der TFCI für den DCH und der TFCI für den DSCH nicht korrekt übertragen werden.
  • Eine Aufgabe der vorliegenden Erfindung besteht somit darin, eine verbesserte Vorrichtung und ein verbessertes Verfahren für das Übertragen von TFCI-Information in einem drahtlosen Kommunikationssystem bereit reit zu stellen.
  • Diese Aufgabe wird durch die vorliegende Erfindung und insbesondere durch den Gegenstand der unabhängigen Ansprüche gelöst. Bevorzugte Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
  • Ein Aspekt der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren für das Empfangen von TFCI-Information unter Verwendung eines Umformers für eine inverse schnelle Hadamard-Transformation für einen Walsh-Kodierer, der eine variable Länge aufweist, bereit zu stellen.
  • Ein weiterer Aspekt der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren für das Variieren einer Länge der TFCI-Information, die in einer harten Aufteilungsbetriebsart verwendet wird, bereit zu stellen.
  • Ein nochmals anderer Aspekt der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren für das Ändern der Anordnung tatsächlich übertragener kodierter Bits durch das Variieren einer Länge der TFCI-Information, die in einer harten Aufteilungsbetriebsart verwendet wird, bereit zu stellen.
  • Ein nochmals anderer Aspekt der vorliegenden Erfindung besteht darin, ein Verfahren für das Übertragen einer Signalisiernachricht bereit zu stellen, so dass getrennt eine harte Aufteilungsbetriebsart und eine logische Aufteilungsbetriebsart verwendet werden können.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Kodierverfahren für einen DCH-Kodierer (DCH = zugewiesener Kanal) und einen DSCH-Kodierer (DSCH = gemeinsam genutzter Kanal in Abwärtsrichtung) in einem Sender für ein mobiles Kommunikationssystem, das den DCH-Kodierer für das Kodieren von k Bits unter 10 eingegebenen TFCI-Bits (TFCI = Transportformatkombinationsanzeiger) und den DSCH-Kodierer für das Kodieren der verbleibenden (10 – k) Bits unter den eingegebenen TFCI-Bits aufweist. Das Verfahren umfasst das Erzeugen eines ersten kodierten Bitstroms durch den DCH-Kodierer durch das Kodieren der k Eingabebits in 32 Bits und das Ausgeben eines (3k + 1) Bitstroms durch das Punktieren des ersten kodierten Bitstroms gemäß einem spezifischen Maskierungsmuster, das dem k-Wert entspricht; und das Erzeugen eines zweiten kodierten Bitstroms durch den DSCH-Kodierer durch das Kodieren der (10 –k) Eingabebits in 32 Bits, und das Ausgeben eines {3·(10 –k) + 1)-Bitstroms durch das Punktieren des zweiten kodierten Bitstroms gemäß einem spezifischen Maskierungsmuster, das dem (10 – k)-Wert entspricht.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird eine Vorrichtung für das Kodieren von zwei TFCI-Bitströmen (TFCI = Transportformatkombinationsanzeiger), die in k-Bits und (10 – k)-Bits gemäß einem Bitverhältnis von zwei eingegebenen TFCI getrennt wurden, in einem mobilen Kommunikationssystem angegeben. Die Vorrichtung umfasst einen DCH-Kodierer (DCH = zugewiesener Kanal) für das Erzeugen eines ersten kodierten Bitstroms durch das Kodieren der k Eingabebits in 32 Bits und das Ausgeben eins (3k + 1) Bitstroms durch das Punktieren des ersten kodierten Bitstroms gemäß einem spezifischen Maskierungsmuster, das dem k-Wert entspricht; und einen DSCH-Kodierer (DSCH = gemeinsam genutzter Kanal in Abwärtsrichtung) für das Erzeugen eines zweiten kodierten Bitstroms durch das Kodieren der (10 – k) Eingabebits in 32 Bits und das Ausgeben eines {3·(10 – k) + 1}-Bitstroms durch das Punktieren des zweiten kodierten Bitstroms gemäß einem spezifischen Maskierungsmuster, das dem (10 – k)-Wert entspricht.
  • Gemäß einem dritten Aspekt der vorliegenden Erfindung wird ein Verfahren für das Dekodieren von k ersten TFCI-Bits und (10 – k) zweiten TFCI-Bits in einer Empfangsvorrichtung für ein mobiles Kommunikationssystem für das Empfangen eines Stroms von (3k + 1) ersten TFCI-Bits für einen DCH (zugewiesener Kanal) und einen Strom von {3·(10 – k) + 1} zweiten TFCI-Bits für einen DSCH (gemeinsam genutzter Kanal in Abwärtsrichtung), der über einen DPCH (zugewiesenen physikalischen Kanal) von einer Sendevorrichtung in einem Informationsbitverhältnis von (3k + 1) Bits zu {3·(10 – k) + 1} Bits, nachdem diese gemultiplext wurden, übertragen wird, bereit gestellt. Das Verfahren umfasst das Ausgeben eines 32-Bit Stroms durch das Einschieben von Nullen in den Strom der (3k + 1) ersten TFCI-Bits gemäß einem spezifischen Maskierungsmuster, das dem k-Wert entspricht, und das Dekodieren der k ersten TFCI-Bits aus dem 32-Bit Strom; und das Ausgeben eines 32-Bit Stroms durch das Einschieben von Nullen in den Strom von {3·(10 – k) + 1} zweiten TFCI-Bits gemäß einem spezifischen Maskierungsmuster, das dem (10 – k)-Wert entspricht, und das Dekodieren (10 – k) zweiten TFCI-Bits vom 32-Bit Strom.
  • Gemäß einem vierten Aspekt der vorliegenden Erfindung wird eine Vorrichtung für das Dekodieren von k ersten TFCI-Bits und (10 – k) zweiten TFCI-Bits in einer Empfangsvorrichtung für ein mobiles Kommunikationssystem für das Empfangen eines Stroms von (3k + 1) ersten TFCI-Bits für einen DCH (zugewiesener Kanal) und eines Stroms von {3·(10 – k) + 1} zweiten TFCI-Bits für einen DSCH (gemeinsam genutzter Kanal in Abwärtsrichtung), der über einen DPCH (zugewiesenen physikalischen Kanal) von einer Sendevorrichtung in einem Informationsbitverhältnis von (3k + 1) Bits zu {3·(10 – k) + 1} Bits, nachdem diese gemultiplext wurden, übertragen wird, bereit gestellt. Die Vorrichtung umfasst einen DCH-Dekodierer für das Ausgeben eines 32-Bit Stroms durch das Einschieben von Nullen in den Strom der (3k + 1) ersten TFCI-Bits gemäß einem spezifischen Maskierungsmuster, das dem k-Wert entspricht, und das Dekodieren der k ersten TFCI-Bits aus dem 32-Bit Strom; und einen DSCH-Dekodierer für das Ausgeben eines 32-Bit Stroms durch das Einschieben von Nullen in den Strom von {3·(10 – k) + 1} zweiten TFCI-Bits gemäß einem spezifischen Maskierungsmuster, das dem (10 – k)-Wert entspricht, und das Dekodieren (10 – k) zweiter TFCI-Bits vom 32-Bit, Strom.
  • Gemäß einem fünften Aspekt der vorliegenden Erfindung wird ein Kodierverfahren für einen ersten Kodierer und einen zweiten Kodierer in einer Sendevorrichtung für ein mobiles Kommunikationssystem, das den ersten Kodierer für das Kodieren von k Bits unter 10 eingegebenen TFCI-Bits und den zweiten Kodierer für das Kodieren der verbleibenden (10 – k) Bits unter den eingegebenen TFCI-Bits einschließt, angegeben. Das Verfahren umfasst das Erzeugen eines ersten kodierten Bitstroms durch den ersten Kodierer durch das Kodieren der k Eingabebits in 32 Bits und das Ausgeben eines 3k-Bitstroms durch das Punktieren des ersten kodierten Bitstroms gemäß einem spezifischen Maskierungsmuster, das dem k-Wert entspricht, und das Erzeugen eines zweiten kodierten Bitstroms durch den zweiten Kodierer durch das Kodieren der (10 – k) Eingabebits in 32 Bits und das Ausgeben eines {3·(10 – k) + 1} Bitstroms durch das Punk tieren des zweiten kodierten Bitstroms gemäß einem spezifischen Maskierungsmuster, das dem (10 – k) Wert entspricht.
  • Gemäß einem sechsten Aspekt der vorliegenden Erfindung wird eine Vorrichtung für das Kodieren von zwei TFCI-Bitströmen (Transportformatkombinationsanzeiger), die in k Bits und (10 –k) Bits gemäß einem Informationsbitverhältnis der 10 eingegebenen TFCI-Bits aufgeteilt werden, in einem mobilen Kommunikationssystem bereit gestellt. Die Vorrichtung umfasst einen ersten Kodierer für das Erzeugen eines kodierten Bitstroms durch das Kodieren der k Eingabebits in 32 Bits und das Ausgeben eines 3k-Bitstroms durch das Punktieren des ersten kodierten Bitstroms gemäß einem spezifischen Maskierungsmuster, das dem k-Wert entspricht, und einen zweiten Kodierer für das Erzeugen eines zweiten kodierten Bitstroms durch das Kodieren der (10 – k) Eingabebits in 32 Bits und das Ausgeben eines {3·(10 – k) + 1} Bitstroms durch das Punktieren des zweiten kodierten Bitstroms gemäß einem spezifischen Maskierungsmuster, das dem (10 – k) Wert entspricht.
  • Gemäß einem siebten Aspekt der vorliegenden Erfindung wird ein Verfahren für das Dekodieren von k ersten TFCI-Bits und (10 – k) zweiten TFCI-Bits in einer Empfangsvorrichtung für ein mobiles Kommunikationssystem für das Empfangen eines Stroms von 3k ersten TFCI-Bits für einen DCH (zugewiesener Kanal) und einen Strom von {3·(10 – k) + 2} zweiten TFCI-Bits für einen DSCH (gemeinsam genutzter Kanal in Abwärtsrichtung), der über einen DPCH (zugewiesenen physikalischen Kanal) von einer Sendevorrichtung in einem Informationsbitverhältnis von 3k Bits zu {3·(10 – k) + 2} Bits, nachdem diese gemultiplext wurden, übertragen wird, bereit gestellt. Das Verfahren umfasst das Ausgeben eines 32-Bit Stroms durch das Einschieben von Nullen in den Strom der 3k ersten TFCI-Bits gemäß einem spezifischen Maskierungsmuster, das dem k-Wert entspricht, und das Dekodieren der k ersten TFCI-Bits aus dem 32-Bit Strom; und das Ausgeben eines 32-Bit Stroms durch das Einschieben von Nullen in den Strom von {3·(10 – k) + 2} zweiten TFCI-Bits gemäß einem spezifischen Maskierungsmuster, das dem (10 – k)-Wert entspricht, und das Dekodieren von (10 – k) zweiten TFCI-Bits aus dem 32-Bit Strom.
  • Gemäß einem achten Aspekt der vorliegenden Erfindung wird eine Vorrichtung für das Dekodieren von k ersten TFCI-Bits und (10 – k) zweiten TFCI-Bits in einer Empfangsvorrichtung für ein mobiles Kommunikationssystem für das Empfangen eines Stroms von 3k ersten TFCI-Bits für einen DCH (zugewiesener Kanal) und eines Stroms von {3·(10 – k) + 2} zweiten TFCI-Bits für einen DSCH (gemeinsam genutzter Kanal in Abwärtsrichtung), der über einen DPCH (zugewiesenen physikalischen Kanal) von einer Sendevorrichtung in einem Informationsbitverhältnis von 3k Bits zu {3·(10 – k) + 2} Bits, nachdem diese gemultiplext wurden, übertragen wird, bereit gestellt. Die Vorrichtung umfasst einen ersten Dekodierer für das Ausgeben eines 32-Bit Stroms durch das Einschieben von Nullen in den Strom der 3k ersten TFCI-Bits gemäß einem spezifischen Maskierungsmuster, das dem k-Wert entspricht, und das Dekodieren der k ersten TFCI-Bits aus dem 32-Bit Strom; und einen zweiten Dekodierer für das Ausgeben eines 32-Bit Stroms durch das Einschieben von Nullen in den Strom von {3·(10 – k) + 2} zweiten TFCI-Bits gemäß einem spezifischen Maskierungsmuster, das dem (10 – k)-Wert entspricht, und das Dekodieren (10 – k) zweiter TFCI-Bits vom 32-Bit Strom.
  • Die obigen Aufgaben Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung, wenn diese in Verbindung mit den begleitenden Zeichnungen gesehen wird, deutlicher.
  • 1 zeigt eine Struktur eines konventionellen Senders, der auf einer harten Aufteilungsbetriebsart (HSM) basiert;
  • 2 zeigt ein allgemeines Verfahren für das Austauschen von Signalisiernachrichten und Daten zwischen einem Knoten B und Funknetzsteuervorrichtungen (RNCs) in der harten Aufteilungsbetriebsart;
  • 3 zeigt ein allgemeines Verfahren für das Austauschen von Signalisiernachrichten und Daten zwischen einem Knoten B und RNCs in einer logischen Aufteilungsbetriebsart (LSM);
  • 4 zeigt eine Struktur eines Senders in einem mobilen Kommunikationssystem gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 5 zeigt eine detaillierter Struktur des Kodierers, der in 4 dargestellt ist;
  • 6 zeigt ein Verfahren für das Multiplexen kodierter Symbole, die unter Verwendung verschiedener Kodiertechniken kodiert wurden;
  • 7 zeigt ein Signaltransportformat eines DCH in Abwärtsrichtung gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 8 zeigt eine Struktur eines Empfängers in einem mobilen Kommunikationssystem gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 9 zeigt eine detaillierte Struktur des Dekodierers, der in 8 dargestellt ist;
  • 10 zeigt eine allgemeine inverse schnelle Hadamardtransformation für einen Walsh-Kode mit einer Länge von 8;
  • 11 zeigt eine modifizierte Struktur des Dekodierers gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 12 zeigt eine Vorrichtung für eine inverse schnelle Hadamardtransformation, die eine variable Länge aufweist, gemäß einer Ausführungsform der vorliegenden Erfindung; und
  • 13 zeigt eine detaillierte Struktur der Vorrichtung, die in jeder Stufe der 12 verwendet wird.
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird hier nachfolgend unter Bezug auf die begleitenden Zeichnungen beschrieben. In der folgenden Beschreibung werden wohl bekannte Funktionen oder Konstruktionen nicht im Detail beschrieben, da sie die Erfindung durch unnötige Details verbergen würden.
  • Im HSM-Verfahren beträgt die Anzahl der Informationsbits für den DSCH und den DCH insgesamt 10, und die 10 Informationsbits werden in einem Verhältnis von 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2 oder 9:1 für den DSCH und den DCH aufgeteilt und dann einer Kodierung unterworfen.
  • Ein Funkrahmen überträgt 30, 120, 32 und 128 TFCI kodierte Symbole gemäß den Zuständen A1, A2, A3 beziehungsweise A4. In jedem Fall, wobei die wiederholte Übertragung ausgeschlossen wird, beträgt die Grundkodierrate 10/32, und im Zustand A1 wird die Kodierrate durch die begrenzte Übertragung des phy sikalischen Kanals zu 10/30. Wenn somit die TFCI-Informationsbits für den DSCH und die TFCI-Informationsbits für den DCH in einem speziellen Verhältnis von 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2 oder 9:1 aufgeteilt werden, ist es natürlich, die Kodierrate durch das Teilen der kodierten Symbole in den obigen Verhältnissen beizubehalten. Das Beibehalten der Kodierrate bedeutet das Beibehalten einer Grundkodierrate von (32,10). Im HSM besteht der Grund für das Beibehalten eines Kodiergewinns des unterschiedlich kodierten TFCI für den DSCH und des TFCI für den DCH darin, einen Kodiergewinn durch das ähnliche Aufrechthalten der Kodierrate von (32,10) aufrecht zu halten, obwohl der TFCI für den DSCH und der TFCI für den DCH getrennt kodiert werden. Ein Beispiel der Aufteilung der kodierten Bits gemäß dem Verhältnis der Eingabebits wird unter Annahme der Zustands A1 beschrieben.
  • Im Zustand A1 werden, wenn 10 Eingabeinforationsbits in einem Verhältnis von 1:9 geteilt werden, die 30 kodierten Ausgabesymbole in einem Verhältnis von 3:27 geteilt, und wenn die 10 Eingabeinformationsbits in einem Verhältnis von 2:8 geteilt werden, dann werden die 30 kodierten Ausgabesymbole in einem Verhältnis von 6:24 geteilt. Weiterhin werden, wenn die 10 Eingabeinformationsbits in einem Verhältnis von 3:7 geteilt werden, die 30 kodierten Ausgabesymbole im Verhältnis von 9:21 geteilt, und wenn die 10 Eingabeinformationsbits in einem Verhältnis von 4:6 geteilt werden, so werden die 30 kodierten Ausgabesymbole im Verhältnis 12:18 geteilt. In den Zuständen A2, A3 und A4 werden jedoch die 32 kodierten Symbole alle übertragen, oder die 32 kodierten Symbole werden wiederholt übertragen, so dass die kodierten Symbole nicht korrekt geteilt werden können, wie im Zustand A1.
  • Somit können in der Ausführungsform der vorliegenden Erfindung die Kodierrate der kodierten Symbole, die in Verbindung mit den Eingabebits definiert werden, so ausgedrückt werden, wie das in Tabelle 1 gezeigt ist. Tabelle 1
    Verhältnis der Eingabebits Verhältnis der kodierten Symbole Verwendete Kodierrate
    Kodierrate des 1. TFCI Kodierrate des 2. TFCI
    1:9 3:29 (3:1) (29:9)
    4:28 (4:1) (28:9)
    5:27 (5:1) (27:9)
    2:8 6:26 (6:2) (26:8)
    7:25 (7:2) (25:8)
    8:24 (8:2) (24:8)
    3:7 9:23 (9:3) (23:7)
    10:22 (10:3) (22:7)
    11:21 (11:3) (21:7)
    4:6 12:20 (12:4) (20:6)
    13:19 (13:4) (19:6)
    14:18 (14:4) (18:6)
    6:4 18:14 (18:6) (14:4)
    19:13 (19:6) (13:14)
    20:12 (20:6) (12:4)
    7:3 21:11 (21:7) (11:3)
    22:10 (22:7) (10:3)
    23:9 (23:7) (9:3)
    8:2 24:8 (24:8) (8:2)
    25:7 (25:8) (7:2)
    26:6 (26:8) (6:2)
    9:1 27:5 (27:9) (5:1)
    28:4 (28:9) (4:1)
    29:3 (29:9) (3:1)
  • Ein Kriterium für das Bestimmen der Kodierraten in Tabelle 1 gemäß dem Verhältnis der Eingabebits wird nachfolgend hier beschrieben. Die Ausführungsform der vorliegenden Erfindung setzt die Summe der kodierten Symbole auf 30 fest, indem sie den minimal erforderlichen Wert auf die wesentliche Kodierrate (30,10) für den am häufigsten verwendeten Fall A1 unter den Zuständen A1, A2, A3 und A4 festsetzt, und indem sie die Kodierrate des ersten TFCI und die Kodierrate des zweiten TFCI auf ein Minimum von 1/3 festsetzt und dann die verbleibenden 2 kodierten Symbole dem kodierten Symbol des ersten TFCI beziehungsweise dem kodierten Symbol des zweiten TFCI zuordnet. Somit erhöht die Ausführungsform der vorliegenden Erfindung sowohl die Kodierrate des ersten TFCI als auch die Kodierrate des zweiten TFCI, oder sie erhöht entweder die Kodierrate des ersten TFCI oder die Kodierrate des zweiten TFCI unter Verwendung der verbleibenden 2 kodierten Symbole als kodierte Symbole des ersten TFCI oder kodierte Symbole des zweiten TFCI. Die Ausführungsform erhöht die Kodierrate entweder des ersten TFCI oder des zweiten TFCI unter dem Kriterium für das Bestimmen der Kodierraten, wenn es notwendig ist, die Leistung zu erhöhen, indem nur die Kodierrate des ersten TFCI oder die Kodierrate des zweiten TFCI unter der Bedingung erhöht wird, dass die Summe der Anzahl der kodierten Symbole für den ersten TFCI und der Anzahl der kodierten Symbole für den zweiten TFCI 32 werden sollte.
  • Wenn ein Verhältnis der Eingabebits in Tabelle 1 bestimmt ist, so wird eines der drei Kodierverfahren gemäß dem Verhältnis der kodierten Symbole verwendet.
  • Von den drei Kodierverfahren besteht ein erstes Kodierverfahren in der Erhöhung sowohl der Kodierrate des ersten TFCI als auch der Kodierrate des zweiten TFCI, ein zweites Kodierverfahren ist ein Verfahren, bei dem nur die Kodierrate des ers ten TFCI erhöht wird, und ein drittes Kodierverfahren ist ein Verfahren, bei dem nur die Kodierrate des zweiten TFCI erhöht wird.
  • Zuerst wird das Verfahren zur Erhöhung der Kodierraten des ersten TFCI und der Kodierrate des zweiten TFCI unter Bezug auf Tabelle 1 beschrieben. Wenn ein Verhältnis der Eingabebits (oder ein Verhältnis der Informationsmengen, das ist ein Verhältnis der ersten TFCI-Bits und der zweiten TFCI-Bits), 1:9 beträgt, so wird das Verhältnis der kodierten Symbole 4:28. Wenn das Verhältnis der Eingabebits 2:8 ist, so wird das Verhältnis der kodierten Symbole 7:25, und wenn das Verhältnis der Eingabebits 3:7 ist, so wird das Verhältnis der kodierten Symbole 10:22. Wenn das Verhältnis der Eingabebits 4:6 ist, so wird das Verhältnis der kodierten Symbole 13:19, und wenn das Verhältnis der Eingabebits 5:5 ist, so wird das Verhältnis der kodierten Symbole 16:16. Wenn das Verhältnis der Eingabebits 6:4 ist, so wird das Verhältnis der kodierten Symbole 19:13, und wenn das Verhältnis der Eingabebits 7:3 ist, so wird das Verhältnis der kodierten Symbole 22:10. Wenn das Verhältnis der Eingabebits 8:2 ist, so wird das Verhältnis der kodierten Symbole 25:7, und wenn das Verhältnis der Eingabebits 9:1 ist, so wird das Verhältnis der kodierten Symbole 28:4. Somit sollte, wie das in Tabelle 1 dargestellt ist, die Kodierrate des ersten TFCI und die Kodierrate des zweiten TFCI in Verbindung mit dem Verhältnis der Eingabebits und dem Verhältnis der kodierten Symbole definiert werden. Um weiter eine ausgezeichnete Leistung zu sichern, während die Hardwarekomplexität vermindert wird, ist es notwendig, 10 unterschiedliche Kodierraten unter Verwendung eines Kodierers zu ermöglichen. Die 10 unterschiedlichen Kodierraten umfassen die 8 Kodierraten (4,1), (7,2), (10,3), (13,4), (19,6), (22,7), (25,8) und (28,9), wie sie in Tabelle 1 gezeigt sind, und eine Kodierraten (16,5), die erforderlich ist, wenn das Verhältnis der Eingabebits 5:5 ist, und eine Kodierrate (32,10), die erforderlich ist, wenn nur die ersten TFCI-Bits oder die zweiten TFCI-Bits empfangen werden.
  • Als nächstes wird das Verfahren zur Erhöhung der Kodierraten entweder des ersten TFCI oder des zweiten TFCI unter Bezug auf Tabelle 1 beschrieben. Wenn ein Verhältnis der Eingabebits (oder ein Verhältnis der Informationsmengen, das ist ein Verhältnis der ersten TFCI-Bits und der zweiten TFCI-Bits) 1:9 beträgt, so wird das Verhältnis der kodierten Symbole 3:29 oder 5:27. Wenn das Verhältnis der Eingabebits 2:8 ist, so wird das Verhältnis der kodierten Symbole 6:26 oder 8:24, und wenn das Verhältnis der Eingabebits 3:7 ist, so wird das Verhältnis der kodierten Symbole 9:23 oder 11:21. Wenn das Verhältnis der Eingabebits 4:6 ist, so wird das Verhältnis der kodierten Symbole 12:20 oder 14:18, und wenn das Verhältnis der Eingabebits 5:5 ist, so wird das Verhältnis der kodierten Symbole 15:17 oder 17:15. Wenn das Verhältnis der Eingabebits 6:4 ist, so wird das Verhältnis der kodierten Symbole 18:14 oder 20:12, und wenn das Verhältnis der Eingabebits 7:3 ist, so wird das Verhältnis der kodierten Symbole 21:11 oder 23:9. Wenn das Verhältnis der Eingabebits 8:2 ist, so wird das Verhältnis der kodierten Symbole 24:8 oder 26:6, und wenn das Verhältnis der Eingabebits 9:1 ist, so wird das Verhältnis der kodierten Symbole 25:7 oder 29:3. Somit sind, wenn das Verhältnis der Eingabebits 1:9 ist, ein {(3,1)-Kodierer und ein (29,9)-Kodierer} oder ein {(5,1)-Kodierer und ein (27,9)-Kodierer} erforderlich. Wenn das Verhältnis der Eingabebits 2:8 ist, dann sind ein {(6,2)-Kodierer und ein (26,8)-Kodierer} oder ein {(8,2)-Kodierer und ein (24,8)-Kodierer} erforderlich. Wenn das Verhältnis der Eingabebits 3:7 ist, dann sind ein {(9,3)-Kodierer und ein (23,7)-Kodierer} oder ein {(11,3)-Kodierer und ein (21,7)-Kodierer} erforderlich. Wenn das Verhältnis der Eingabebits 4:6 ist, dann sind ein {(12,4)-Kodierer und ein (20,6)-Kodierer} oder ein {(14,4)-Kodierer und ein (18,6)-Kodierer} erforderlich. Wenn man somit die 16 Kodierer und den aktuell verwendeten (16,5)-Kodierer und den (32,10)-Kodierer betrachtet, besteht ein Bedürfnis nach einem Kodierer, der als 18 Kodierer mit nur einer einzigen Struktur dienen kann, um die Leistung zu erhöhen und die Hardwarekomplexität zu erniedrigen.
  • Im allgemeinen kann die Hammingdistanzverteilung für Kodeworte der Fehlerkorrekturkodes als ein Maß, das die Leistung der linearen Fehlerkorrekturkodes anzeigt, dienen. Die ”Hammingdistanz” bezeichnet die Anzahl der Symbole in einem Kodewort, bei denen es sich nicht um Nullen handelt. Das heißt, für ein gewisses Kodewort ”0111” ist die Anzahl der Einser, die im Kodewort enthalten sind, 3, so dass die Hammingdistanz 3 ist. Der kleinste Wert unter den Werten der Hammingdistanz wird als eine ”minimale Distanz dmin” bezeichnet, und eine Zunahme bei der minimalen Distanz des Kodeworts verbessert die Fehlerkorrekturleistung der Fehlerkorrekturkodes. Mit anderen Worten, der ”optimale Kode” bezeichnet einen Kode, der die optimale Fehlerkorrekturleistung aufweist. Dies ist detailliert in der Veröffentlichung ”The Theory of Error-Correctin Codes”, F. J. Macwilliams, N. J. A. Sloane, Nord-Holland beschrieben.
  • Zusätzlich ist es, um eine einzige Kodiererstruktur für die Kodierer, die verschiedene Länge aufweisen, zu verwenden, um die Hardwarekomplexität zu reduzieren, vorteilhaft, den Kode mit der längsten Länge, das ist der (32,10) Kode, zu kürzen. Für das Kürzen ist es notwendig, die kodierten Symbole zu punktieren. Während der Punktierung variiert jedoch die minimale Distanz des Kodes gemäß den Punktierpositionen. Somit ist es vorteilhaft, die Punktierpositionen so zu berechnen, dass der punktierte Kode die minimale Distanz aufweist.
  • Es wird nun der Betrieb eines Kodierers und seines zugehörigen Dekodierers im Detail in Verbindung mit jedem der drei Kodierverfahren beschrieben. Unter den drei Kodierverfahren ist das Kodier/Dekodier-Verfahren, bei dem die Kodierrate entweder des ersten TFCI oder des zweiten TFCI vor der Übertragung erhöht wird, aus Gründen der Vereinfachung unter der Annahme beschrieben, dass nur die Kodierrate des ersten TFCI erhöht wird.
  • A. Verfahren zur Erhöhung der Kodierraten eines ersten TFCI und eines zweiten TFCI
  • Im Hinblick auf die minimale Distanz ist es vorteilhaft, einen (3,2) Simplexkode drei Mal zu wiederholen und dann die letzten zwei kodierten Symbole zu punktieren, um einen (7,2) Kode zu erhalten, einen optimalen Kode, der eine der Kodierraten aufweist, die benötigt werden, um die Kodierraten sowohl des ersten TFCI als auch des zweiten TFCI zu erhöhen. Die Tabelle 2 zeigt die Beziehung zwischen den Eingabeinformationsbits (3,2) des Simplexkodes und den (3,2) Simplexkodeworten, die auf der Basis der Eingabeinformationsbits ausgegeben werden. Tabelle 2
    Eingabeinformationsbits (3,2)-Simplexkodeworte
    00 000
    01 101
    10 011
    11 110
  • Tabelle 3 zeigt die Beziehung zwischen den Eingabeinformationsbits und den (7,2) Simplexkodeworten, die man durch das dreimalige Wiederholen des (3,2) Simplexkodeworts und der anschließenden Punktierung der letzten zwei kodierten Symbole erhält. Tabelle 3
    Eingabeinformationsbits (7,2)-Simplexkodeworte
    00 000 000 0
    01 101 101 1
    10 011 011 0
    11 110 110 1
  • Die (8,2) Simplexkodeworte, die man durch das dreifache Wiederholen des (3,2) Simplexkodewortes und das anschließende Punktieren der letzten zwei kodierten Symbole erhält, können jedoch durch das Verkürzen des existierenden (16,4) Reed-Muller-Kodes implementiert werden.
  • Die Beschreibung eines Beispiels des Verkürzungsverfahrens des (16,4) Reed-Muller-Kodes stellt eine lineare Kombination von vier Basiskodeworten der Länge 16 dar, wobei ”4” die Anzahl der Eingabeinformationsbits ist. Das Empfangen von nur 2 Bits unter den 16 Eingabeinformationsbits ist äquivalent zur Verwendung einer linearen Kombination von nur 2 Basiskodeworten unter den 4 Basiskodeworten der Länge 16 und dem Nichtverwenden der verbleibenden Kodeworte. Zusätzlich ist es durch das Einschränken der Verwendung der Basiskodeworte und dem anschließenden Punktieren von 9 Symbolen unter 16 Symbolen möglich, einen (7,2) Kodierer unter Verwendung des (16,4) Kodierers zu verwirklichen. Die Tabelle 4 zeigt das Verkürzungsverfahren. Tabelle 4
    Eingabeinfobits Kodeworte
    0000 0(*) 0 0 0 0(*) 0 0 0 0(*) 0 0(*) 0(*) 0(*) 0(*) 0(*) 0(*)
    0001 0(*) 1 0 1 0(*) 1 0 1 0(*) 1 0(*) 1(*) 0(*) 1(*) 0(*) 1(*)
    0010 0(*) 0 1 1 0(*) 0 1 1 0(*) 0 1(*) 1(*) 0(*) 0(*) 1(*) 1(*)
    0011 0(*) 1 1 0 0(*) 1 1 0 0(*) 1 1(*) 0(*) 0(*) 1(*) 1(*) 0(*)
    0100 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
    0101 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0
    0110 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0
    0111 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1
    1000 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
    1001 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0
    1010 0 0 1 1 0 0 1 1 1 1 0 0 1 1 0 0
    1011 0 11 1 0 0 1 1 0 1 0 0 1 1 0 0 1
    1100 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0
    1101 0 1 0 1 1 0 1 0 1 0 1 0 0 1 0 1
    1110 0 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1
    1111 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0
  • Betrachtet man die Tabelle 4, so ist jedes (16,4) Kodewort eine lineare Kombination von den vier fetten Basiskodeworten der Länge 16. Um den (7,2) Kode zu erhalten, werden nur die oberen 2 Basiskodeworte unter den 4 Basiskodeworten verwendet. Dann bleiben die verbleibenden unteren 12 Kodeworte automatisch ohne Verwendung. Somit werden nur die oberen 4 Kodeworte verwendet. Daneben ist es, um ein Basiskodewort der Länge 7 unter den 4 Kodeworten der Länge 16 zu erzeugen, notwendig, 9 Symbole zu punktieren. Es ist möglich, die (7,2) Simplexkodeworte der Tabelle 3 durch das Punktieren der Symbole, die in Tabelle 4 mit einem (*) bezeichnet sind, und dem anschließenden Sammeln der verbleibenden 7 kodierten Symbole zu erhalten.
  • Es wird hier eine Beschreibung der Struktur eines Kodierers für das Schaffen eines {(4,1) optimalen Kodes und eines (28,9) optimalen Kodes}, der für das Informationsbitverhältnis von 1:9 verwendet wird, einer Struktur eines Kodierers für das Schaffen eines {(7,2) optimalen Kodes und eines (25,8) optimalen Kodes}, der für das Informationsbitverhältnis von 2:8 verwendet wird, einer Struktur eines Kodierers für das Schaffen eines {(10,3) optimalen Kodes und eines (22,7) optimalen Kodes}, der für das Informationsbitverhältnis von 3:7 verwendet wird, einer Struktur eines Kodierers für das Schaffen eines {(13,4) optimalen Kodes und eines (16,9) optimalen Kodes}, der für das Informationsbitverhältnis von 4:6 verwendet wird, und einer Struktur eines Kodierers für das Schaffen eines {(16,5) optimalen Kodes und eines (32,10) optimalen Kodes}, der für das Informationsbitverhältnis von 5:5 verwendet wird, durch das Kürzen eines (32,10) Unterkodes des Reed-Muller-Kodes zweiter Ordnung gegeben. Zusätzlich wird eine Struktur eines Dekodierers, der dem Kodierer entspricht, ebenfalls nachfolgend beschrieben.
  • A1. Struktur und Betrieb des Senders
  • Eine Ausführungsform der vorliegenden Erfindung liefert eine Vorrichtung und ein Verfahren für das Aufteilen von 10 Informationsbits in einem Verhältnis von 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2 oder 9:1 vor dem Kodieren in der harten Aufteilungsbetriebsart, wie es in der logischen Aufteilungsbetriebsart vorgenommen wird, wenn das Verhältnis der Eingabeinformationsbits 5:5 beträgt. Zusätzlich wird hier angenommen, dass die Kodierrate des ersten TFCI, der den TFCI für den DSCH überträgt, und die Kodierrate des zweiten TFCI, der den TFCI für den DCH überträgt, beide erhöht werden, bevor sie übertragen werden. Das heißt, wenn das Verhältnis des DCH-Informationsbits zu den DSCH-Informationsbits 1:9 beträgt, so werden ein (4,1) Kode und ein (28,9) Kode verwendet. Wenn das Verhältnis der DCH-Informationsbits zu den DSCH-Informationsbits 2:8 beträgt, so werden ein (7,2) Kode und ein (25,8) Kode verwendet. Wenn das Verhältnis der DCH-Informationsbits zu den DSCH-Informationsbits 3:7 beträgt, so werden ein (10,3) Kode und ein (22,7) Kode verwendet. Wenn das Verhältnis der DCH-Informationsbits zu den DSCH-Informationsbits 4:6 beträgt, so werden ein (13,4) Kode und ein (19,6) Kode verwendet. Wenn das Verhältnis der DCH-Informationsbits zu den DSCH-Informationsbits 6:4 beträgt, so werden ein (19,6) Kode und ein (13,4) Kode verwendet. Wenn das Verhältnis der DCH-Informationsbits zu den DSCH-Informationsbits 7:3 beträgt, so werden ein (22,7) Kode und ein (10,3) Kode verwendet. Wenn das Verhältnis der DCH-Informationsbits zu den DSCH-Informationsbits 8:2 beträgt, so werden ein (25,8) Kode und ein (7,2) Kode verwendet. Wenn das Verhältnis der DCH-Informationsbits zu den DSCH-Informationsbits 9:1 beträgt, so werden ein (28,9) Kode und ein (4,1) Kode verwendet.
  • 4 zeigt eine Struktur eines Senders gemäß einer Ausführungsform der vorliegenden Erfindung. Betrachtet man die 4, so werden TFCI-Bits für den DSCH und TFCI-Bits für den DCH, die gemäß dem Informationsbitverhältnis aufgeteilt wurden, an die ersten beziehungsweise zweiten Kodierer 400 und 405 geliefert. Hier werden die TFCI-Bits für den DSCH als ein TFCI(Feld 1) oder erste TFCI-Bits bezeichnet, während die TFCI-Bits für den DCH als ein TFCI(Feld 2) oder zweite TFCI-Bits bezeichnet werden. Die TFCI-Bits für den DSCH werden von einem ersten TFCI-Bitgenerator 450 erzeugt, und die TFCI-Bits für den DCH werden von einem zweiten TFCI-Bitgenerator 455 erzeugt. Die ersten und zweiten TFCI-Bits weisen die unter schiedlichen Verhältnisse, die oben angegeben wurden, gemäß ihrem Informationsbitverhältnis auf. Zusätzlich wird ein Steuersignal, das die Kodelängeninformation anzeigt, das heißt die Information über einen Längenwert des Kodeworts, der gemäß dem Informationsbitverhältnis eingestellt wurde, an die ersten und zweiten Kodierer 400 und 405 geliefert. Die Kodelängeninformation wird von einem Kodelängeninformationsgenerator 460 erzeugt, und sie weist einen Wert auf, der gemäß den Längen der ersten TFCI-Bits und der zweiten TFCI-Bits variabel ist.
  • Wenn das Informationsbitverhältnis 6:4 beträgt, empfängt der Kodierer 400 das 6-Bit TFCI für den DSCH und gibt 19 kodierte Symbole in Erwiderung auf ein Steuersignal aus, um es dem Kodierer 400 zu ermöglichen, als ein (19,6) Kodierer zu arbeiten, während der Kodierer 405 das 4-Bit TFCI für den DCH empfängt und 13 kodierte Symbole in Erwiderung auf ein Steuersignal ausgibt, um es dem Kodierer 405 zu ermöglichen, als ein (13,4) Kodierer zu arbeiten. Wenn das Informationsbitverhältnis 7:3 beträgt, empfängt der Kodierer 400 das 7-Bit TFCI für den DSCH und gibt 22 kodierte Symbole in Erwiderung auf ein Steuersignal aus, um es dem Kodierer 400 zu ermöglichen, als ein (22,7) Kodierer zu arbeiten, während der Kodierer 405 das 3-Bit TFCI für den DCH empfängt und 10 kodierte Symbole in Erwiderung auf ein Steuersignal ausgibt, um es dem Kodierer 405 zu ermöglichen, als ein (10,3) Kodierer zu arbeiten. Wenn das Informationsbitverhältnis 8:2 beträgt, empfängt der Kodierer 400 das 8-Bit TFCI für den DSCH und gibt 25 kodierte Symbole in Erwiderung auf ein Steuersignal aus, um es dem Kodierer 400 zu ermöglichen, als ein (28,5) Kodierer zu arbeiten, während der Kodierer 405 das 2-Bit TFCI für den DCH empfängt und 5 kodierte Symbole in Erwiderung auf ein Steuersignal ausgibt, um es dem Kodierer 405 zu ermöglichen, als ein (7,2) Kodierer zu arbeiten. Wenn das Informationsbitverhältnis 9:1 beträgt, empfängt der Kodierer 400 das 9-Bit TFCI für den DSCH und gibt 28 kodierte Symbole in Erwiderung auf ein Steuersignal aus, um es dem Kodierer 400 zu ermöglichen, als ein (28,9) Kodierer zu arbeiten, während der Kodierer 405 das 1-Bit TFCI für den DCH empfängt und 4 kodierte Symbole in Erwiderung auf ein Steuersignal ausgibt, um es dem Kodierer 405 zu ermöglichen, als ein (4,1) Kodierer zu arbeiten.
  • 5 zeigt eine detaillierte Struktur der Kodierer 400 und 405. In 4 sind getrennte Kodierer für den ersten TFCI und den zweiten TFCI vorgesehen. Wenn jedoch die ersten TFCI-Kodeworte und die zweiten TFCI-Kodeworte mit einer Zeitverzögerung erzeugt werden, so kann das Erzeugen der ersten und zweiten TFCI-Kodeworte mit einem einzigen Kodierer verwirklicht werden. Ein Betrieb des Kodierers gemäß einer Ausführungsform der vorliegenden Erfindung wird im Detail unter Bezug auf 5 beschrieben.
  • 1) Informationsbitverhältnis des ersten TFCI zum zweiten TFCI beträgt 1:9
  • Für das Informationsbitverhältnis von 1:9 dient der Kodierer als ein (4,1) Kodierer, während der Kodierer 405 als ein (28,9) Kodierer dient. Der Betrieb des (4,1) Kodierers und des (28,9) Kodierers wird nachfolgend getrennt unter Bezug auf 5 beschrieben.
  • Zuerst wird der Betrieb des (4,1) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so wird ein Eingabebit a0 normalerweise an den Kodierer geliefert, und die verbleibenden Eingabebits a1, a2, a3, a4, a5, a6, a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an einen Mul tiplizierer 516 gelegt, das Eingabebit a4 wird an einen Multiplizierer 518 gelegt, das Eingabebit a5 wird an einen Multiplizierer 520 gelegt, das Eingabebit a6 wird an einen Multiplizierer 522 gelegt, das Eingabebit a7 wird an einen Multiplizierer 524 gelegt, das Eingabebit a8 wird an einen Multiplizierer 526 gelegt, und das Eingabebit a9 wird an einen Multiplizierer 528 gelegt. Zur selben Zeit erzeugt ein Walsh-Kode-Generator 500 ein Basiskodewort W1 = 10101010101010110101010101010100 und liefert das erzeugte Basiskodewort W1 an den Multiplizierer 510. Der Multiplizierer 510 multipliziert dann das Eingabebit a0 mit dem Basiskodewort W1 in einer Symboleinheit und liefert sein Ausgangssignal an einen Exklusiv-Oder-(XOR)-Operator 540. Weiterhin erzeugt der Walsh-Kode-Generator 500 andere Basiskodeworte W2, W4, W8 und W16 und liefert sie an die Multiplizierer 512, 514, 516 beziehungsweise 518. Ein Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes erzeugt ein ausschließlich aus Einern bestehendes Basiskodewort (oder eine ausschließlich aus Einern bestehende Sequenz) und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Ein Maskengenerator 504 erzeugt Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da die Eingabebits a1, a2, a3, a4, a5, a6, a7, a8 und a9, die an die Multiplizierer 512, 514, 516, 518, 520, 522, 524, 526 und 528 gelegt werden, alle 0 sind, geben die Multiplizierer 512, 514, 516, 518, 520, 522, 524, 526 und 528 0 an den Exklusiv-Oder-Operator 540 aus, so dass das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht beeinflusst wird. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich dem Ausgangswert des Multiplizierers 510. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden einer Punktiervorrichtung 560 geliefert. In diesem Moment empfängt eine Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigen. Der Punktierer 560 punktiert dann die 1-ten, 3-ten, 5-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem ausgegebenen Steuersignal von der Steuervorrichtung 550. Mit anderen Worten, der Punktierer 560 punktiert 28 Symbole unter den 32 kodierten Symbolen und gibt somit 4 nicht punktierte kodierte Symbole aus.
  • Als nächstes wird der Betrieb des (28,9) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden neun Eingabebit a0, a1, a2, a3, a4, a5, a6, a7 und a8 normalerweise an den Kodierer geliefert, und das verbleibende Eingabebit a9 wird mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit versorgt der Walsh-Kode-Generator 500 den Multiplizierer 510 mit dem Basiskodewort W1 = 10101010101010110101010101010100, den Multiplizierer 512 mit dem Basiskodewort W2 = 0110011001100101100110011001100, den Multiplizierer 514 mit dem Basiskodewort W4 = 0001110000111000111100011110000111100, den Multiplizierer 516 mit dem Basiskodewort W8 = 00000001111111100000001111111100, und den Multiplizierer 518 mit dem Basiskodewort W16 = 00000000000000011111111111111101. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 518 multipliziert dann das Basiskodewort W16 mit dem Eingabebit a4 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Opeator 540. Zusätzlich erzeugt der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes ein ausschließlich aus Einern bestehendes Basiskodewort der Länge 32 und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Multiplizierer 520 multipliziert dann das aus lauter Einer bestehende Basiskodewort mit dem Eingabebit a5 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Der Maskengenerator 504 versorgt den Multiplizierer 522 mit dem Basiskodewort M1 = 0101 0000 1100 0111 1100 0001 1101 1101, den Multiplizierer 524 mit dem Basiskodewort M2 = 0000 0011 1001 1011, 1011 0111 0001 1100, und den Multiplizierer 526 mit dem Basiskodewort M4 = 0001 0101 1111 0010 0110 1100 1010 1100. Dann multipliziert der Multiplizierer 522 das Basiskodewort M1 mit dem Eingabebit a6 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Generator 540, der Multiplizierer 524 multipliziert das Basiskodewort M2 mit dem Eingabebit a7 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Generator 540, und der Multiplizierer 526 multipliziert das Basiskodewort M4 mit dem Eingabebit a8 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Generator 540. Weiterhin erzeugt der Maskengenerator 504 das Basiskodewort M8 und liefert das erzeugte Basiskodewort M8 an den Multiplizierer 528. da jedoch das Eingabebit a9, das an den Multiplizierer 528 angelegt wird, 0 ist, gibt der Multiplizierer 528 0 an den Exklusiv-Oder-Generator 540 aus, um somit das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht zu beeinflussen. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich dem Wert, der durch die Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524 und 526 bestimmt wurde. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 6-ten, 10-ten, 11-ten und 30-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem ausgegebenen Steuersignal von der Steuervorrichtung 550. Mit anderen Worten, der Punktierer 560 punktiert 4 Symbole unter den 32 kodierten Symbolen und gibt somit 28 nicht punktierte kodierte Symbole aus.
  • 2) Informationsbitverhältnis des ersten TFCI zum zweiten TFCI beträgt 2:8
  • Für das Informationsbitverhältnis von 2:8 dient der Kodierer 400 als ein (7,2) Kodierer, während der Kodierer 405 als ein (25,8) Kodierer dient. Der Betrieb des (7,2) Kodierers und des (25,8) Kodierers wird nachfolgend getrennt unter Bezug auf 5 beschrieben.
  • Zuerst wird der Betrieb des (7,2) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden zwei Eingabebits a0 und a1 normalerweise an den Kodierer 400 geliefert, und die verbleibenden Eingabebits a2, a3, a4, a5, a6, a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit liefert der Walsh-Kode-Generator 500 das Basiskodewort W1 = 10101010101010110101010101010100 an den Multiplizierer 510 und er liefert das Basiskodewort W2 = 01100110011001101100110011001100 an den Multiplizierer 512. Der Multiplizierer 510 multipliziert das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-(XOR)-Operator 540, und der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-(XOR)-Operator 540. Weiterhin erzeugt der Walsh-Kode-Generator 500 andere Basiskodeworte W4, W8 und W16 und liefert sie an die Multiplizierer 514, 516 beziehungsweise 518. Der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes erzeugt ein ausschließlich aus Einern bestehendes Basiskodewort und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Maskengenerator 504 erzeugt die Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da die Eingabebits a2, a3, a4, a5, a6, a7, a8 und a9, die an die Multiplizierer 514, 516, 518, 520, 522, 524, 526 und 528 gelegt werden, alle 0 sind, geben die Multiplizierer 514, 516, 518, 520, 522, 524, 526 und 528 0 an den Exklusiv-Oder-Operator 540 aus, so dass das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht beeinflusst wird. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510 und 512 bestimmt wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 3-ten, 7-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegebenen wird. Mit anderen Worten, der Punktierer 560 punktiert 25 Symbole unter den 32 kodierten Symbolen und gibt somit 7 nicht punktierte kodierte Symbole aus.
  • Als nächstes wird der Betrieb des (25,8) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden acht Eingabebit a0, a1, a2, a3, a4, a5, a6 und a7 normalerweise an den Kodierer geliefert, und die verbleibenden Eingabebits a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit versorgt der Walsh-Kode-Generator 500 den Multiplizierer 510 mit dem Basiskodewort W1 = 10101010101010110101010101010100, den Multiplizierer 512 mit dem Basiskodewort W2 = 0110011001100101100110011001100, den Multiplizierer 514 mit dem Basiskodewort W4 = 0001110000111000111100011110000111100, den Multiplizierer 516 mit dem Basiskodewort W8 = 00000001111111100000001111111100, und den Multiplizierer 518 mit dem Basiskodewort W16 = 00000000000000011111111111111101. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 518 multipliziert das Basiskodewort W16 mit dem Eingabebit a4 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Opeator 540. Zusätzlich erzeugt der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes ein ausschließlich aus Einern bestehendes Basiskodewort der Länge 32 und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Multiplizierer 520 multipliziert dann das aus lauter Einer bestehende Basiskodewort mit dem Eingabebit a5 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Der Maskengenerator 504 versorgt weiter den Multiplizierer 522 mit dem Basiskodewort M1 = 0101 0000 1100 0111 1100 0001 1101 1101, und den Multiplizierer 524 mit dem Basiskodewort M2 = 0000 0011 1001 1011, 1011 0111 0001 1100. Dann multipliziert der Multiplizierer 522 das Basiskodewort M1 mit dem Eingabebit a6 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Generator 540, und der Multiplizierer 524 multipliziert das Basiskodewort M2 mit dem Eingabebit a7 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Generator 540. Weiterhin erzeugt der Maskengenerator 504 die Basiskodeworte M4 und M8 und liefert die erzeugten Basiskodeworte M4 und M8 an die Multiplizierer 526 beziehungsweise 528. Da jedoch die Eingabebits a8 und a9, die an die Multiplizierer 526 und 528 angelegt werden, alle 0 sind, geben die Multiplizierer 526 und 528 0 an den Exklusiv-Oder-Generator 540 aus, um somit das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht zu beeinflussen. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich dem Wert, der durch die Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522 und 524 bestimmt wurde. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 4-ten, 11-ten, 14-ten, 15-ten, 20-ten, 21-ten und 22-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegeben wird. Mit anderen Worten, der Punktierer 560 punktiert 7 Symbole unter den 32 kodierten Symbolen und gibt somit 25 nicht punktierte kodierte Symbole aus.
  • 3) Informationsbitverhältnis des ersten TFCI zum zweiten TFCI beträgt 3:7
  • Für das Informationsbitverhältnis von 3:7 dient der Kodierer 400 als ein (10,3) Kodierer, während der Kodierer 405 als ein (22,7) Kodierer dient. Der Betrieb des (10,3) Kodierers und des (22,7) Kodierers wird nachfolgend getrennt unter Bezug auf 5 beschrieben.
  • Zuerst wird der Betrieb des (10,3) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden drei Eingabebits a0, a1 und a2 normalerweise an den Kodierer 400 geliefert, und die verbleibenden Eingabebits a3, a4, a5, a6, a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit liefert der Walsh-Kode-Generator 500 das Basiskodewort W1 = 10101010101010110101010101010100 an den Multiplizierer 510, er liefert das Basiskodewort W2 = 01100110011001101100110011001100 an den Multiplizierer 512, und er liefert das Basiskodewort W4 = 00011110000111100011110000111100 an den Multiplizierer 514. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Weiterhin erzeugt der Walsh-Kode-Generator 500 andere Basiskodeworte W8 und W16 und liefert sie an die Multiplizierer 516 beziehungsweise 518. Der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes erzeugt ein ausschließlich aus Einern bestehendes Basiskodewort und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Maskengenerator 504 erzeugt die Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da die Eingabebits a3, a4, a5, a6, a7, a8 und a9, die an die Multiplizierer 516, 518, 520, 522, 524, 526 und 528 gelegt werden, alle 0 sind, geben die Multiplizierer 516, 518, 520, 522, 524, 526 und 528 0 an den Exklusiv-Oder-Operator 540 aus, so dass das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht beeinflusst wird. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512 und 514 bestimmt wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 ge liefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 7-ten, 10-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegebenen wird. Mit anderen Worten, der Punktierer 560 punktiert 22 Symbole unter den 32 kodierten Symbolen und gibt somit 10 nicht punktierte kodierte Symbole aus.
  • Als nächstes wird der Betrieb des (22,7) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden sieben Eingabebits a0, a1, a2, a3, a4, a5 und a6 normalerweise an den Kodierer geliefert, und die verbleibenden Eingabebits a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizieret 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit versorgt der Walsh-Kode-Generator 500 den Multiplizierer 510 mit dem Basiskodewort W1 = 10101010101010110101010101010100, den Multiplizierer 512 mit dem Basiskodewort W2 = 0110011001100101100110011001100, den Multiplizierer 514 mit dem Basiskodewort W4 = 0001110000111000111100011110000111100, den Multiplizierer 516 mit dem Basiskodewort W8 = 00000001111111100000001111111100, und den Multiplizierer 518 mit dem Basiskodewort W16 = 00000000000000011111111111111101. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 518 multipliziert das Basiskodewort W16 mit dem Eingabebit a4 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Opeator 540. Zusätzlich erzeugt der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes ein ausschließlich aus Einern bestehendes Basiskodewort der Länge 32 und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Multiplizierer 520 multipliziert dann das aus lauter Einer bestehende Basiskodewort mit dem Eingabebit a5 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Der Maskengenerator 504 versorgt weiter den Multiplizierer 522 mit dem Basiskodewort M1 = 0101 0000 1100 0111 1100 0001 1101 1101. Dann multipliziert der Multiplizierer 522 das Basiskodewort M1 mit dem Eingabebit a6 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Generator 540. Weiterhin erzeugt der Maskengenerator 504 die Basiskodeworte M2, M4 und M8 und liefert die erzeugten Basiskodeworte M2, M4 und M8 an die Multiplizierer 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a7, a8 und a9, die an die Multiplizierer 524, 526 und 528 angelegt werden, alle 0 sind, geben die Multiplizierer 524, 526 und 528 0 an den Exklusiv-Oder-Gene rator 540 aus, um somit das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht zu beeinflussen. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich dem Wert, der durch die Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520 und 522 bestimmt wurde. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 8-ten, 12-ten, 16-ten, 18-ten, 19-ten, 23-ten, 26-ten, 27-ten, 30-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegeben wird. Mit anderen Worten, der Punktierer 560 punktiert 10 Symbole unter den 32 kodierten Symbolen und gibt somit 22 nicht punktierte kodierte Symbole aus.
  • 4) Informationsbitverhältnis des ersten TFCI zum zweiten TFCI beträgt 4:6
  • Für das Informationsbitverhältnis von 4:6 dient der Kodierer 400 als ein (13,4) Kodierer, während der Kodierer 405 als ein (19,6) Kodierer dient. Der Betrieb des (13,4) Kodierers und des (19,6) Kodierers wird nachfolgend getrennt unter Bezug auf 5 beschrieben.
  • Zuerst wird der Betrieb des (13,4) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden vier Eingabebits a0, a1, a2 und a3 normalerweise an den Kodierer 400 geliefert, und die verbleibenden Eingabebits a4, a5, a6, a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit liefert der Walsh-Kode-Generator 500 das Basiskodewort W1 = 10101010101010110101010101010100 an den Multiplizierer 510, er liefert das Basiskodewort W2 = 01100110011001101100110011001100 an den Multiplizierer 512, er liefert das Basiskodewort W4 = 00011110000111100011110000111100 an den Multiplizierer 514 und er liefert das Basiskodewort W8 = 00000001111111100000001111111100 an den Multiplizierer 516. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Weiterhin erzeugt der Walsh-Kode-Generator 500 das andere Basiskodewort W16 und liefert es an den Multiplizierer 518. Der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes erzeugt ein aus schließlich aus Einern bestehendes Basiskodewort und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Maskengenerator 504 erzeugt die Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da die Eingabebits a4, a5, a6, a7, a8 und a9, die an die Multiplizierer 518, 520, 522, 524, 526 und 528 gelegt werden, alle 0 sind, geben die Multiplizierer 518, 520, 522, 524, 526 und 528 0 an den Exklusiv-Oder-Operator 540 aus, so dass das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht beeinflusst wird. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514 und 516 bestimmt wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 0-ten, 1-ten, 2-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegebenen wird. Mit anderen Worten, der Punktierer 560 punktiert 19 Symbole unter den 32 kodierten Symbolen und gibt somit 13 nicht punktierte kodierte Symbole aus.
  • Als nächstes wird der Betrieb des (19,6) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden sechs Eingabebits a0, a1, a2, a3, a4 und a5 normalerweise an den Kodierer geliefert, und die verbleibenden Eingabebits a6, a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit versorgt der Walsh-Kode-Generator 500 den Multiplizierer 510 mit dem Basiskodewort W1 = 10101010101010110101010101010100, den Multiplizierer 512 mit dem Basiskodewort W2 = 0110011001100101100110011001100, den Multiplizierer 514 mit dem Basiskodewort W4 = 0001110000111000111100011110000111100, den Multiplizierer 516 mit dem Basiskodewort W8 = 00000001111111100000001111111100, und den Multiplizierer 518 mit dem Basiskodewort W16 = 00000000000000011111111111111101. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 518 multipliziert das Basiskodewort W16 mit dem Eingabebit a4 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Opeator 540. Zusätzlich erzeugt der Generator 502 zur Erzeu gung eines ausschließlich aus Einern bestehenden Kodes ein ausschließlich aus Einern bestehendes Basiskodewort der Länge 32 und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Multiplizierer 520 multipliziert dann das aus lauter Einer bestehende Basiskodewort mit dem Eingabebit a5 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Der Maskengenerator 504 erzeugt weiter die Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a6, a7, a8 und a9, die an die Multiplizierer 522, 524, 526 und 528 angelegt werden, alle 0 sind, geben die Multiplizierer 522, 524, 526 und 528 0 an den Exklusiv-Oder-Generator 540 aus, um somit das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht zu beeinflussen. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich dem Wert, der durch die Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518 und 520 bestimmt wurde. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 6-ten, 10-ten, 11-ten, 13-ten, 14-ten, 16-ten, 17-ten, 19-ten, 20-ten, 22-ten, 24-ten, 26-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegeben wird. Mit anderen Worten, der Punktierer 560 punktiert 13 Symbole unter den 32 kodierten Symbolen und gibt somit 19 nicht punktierte kodierte Symbole aus.
  • Obwohl der Betrieb der Kodierer 400 und 405 für die Informationsbitverhältnis 9:1, 8:2, 7:3 und 6:4 beschrieben wurde, würde es für Fachleute offensichtlich sein, dass der Betrieb der Kodierer 400 und 405 in ähnlicher Weise bei den anderen Informationsbitverhältnissen 5:5, 4:6, 3:7, 2:8 und 1:9 durchgeführt werden kann.
  • Nach den obigen Vorgängen werden die kodierten Symbole, die von den Kodierern 400 und 405 ausgegeben werden, durch den Multiplexer 410 einem Zeitmultiplexverfahren unterworfen, und es wird somit ein gemultiplextes 32-Symbol-Signal erzeugt.
  • Als nächstes erfolgt eine Beschreibung einer Multiplexoperation des Multiplexers 410. Der Multiplexer 410 multiplext die kodierten Symbole, die von den Kodierern 400 und 405 ausgegeben werden, so dass die kodierten Symbole so gleichmäßig wie möglich in einem Funkrahmen angeordnet sind. Das heißt, der Multiplexer 410 bildet die Informationsbits ak
  • Auf die kodierten Bits, die bl Bits, die in der Beschreibung des Stands der Technik definiert wurden, ab. Die bl Bits werden auf die dn Bits abgebildet, bevor sie über den tatsächlichen Funkrahmen für die jeweiligen Fälle der Zustände A1, A2, A3 und A4 übertragen werden. In den Zuständen A2, A3 und A4 werden alle 32 bl Bits übertragen. Im Zustand A1 werden jedoch die Bits d30(b30) und d31(b31) nicht übertragen, so dass der Kodierer, der in den obigen verschiedenen Kodierraten arbeitet, das letzte kodierte Symbol auf das Bit d30(b30) oder d31(b31) abbilden sollte. Wenn der (32,10) Kode verwendet wird, sollte der Kodierer die letzten kodierten Symbole auf die Bits d30(b30) und d31(b31) abbilden.
  • Wenn der zweite TFCI-Kodierer im Zustand A1 verwendet wird, weisen alle 10 verfügbaren Kodierer eine tatsächliche Kodierrate von 1/3 auf. Die 10 Kodierer, die durch die Erfindung vorgeschlagen werden, sind, obwohl sie die Kodierrate 1/3 aufweisen, so gestaltet, dass sie eine optimale Leistung bei der Kodierrate 1/3 aufweisen.
  • Bevor eine Beschreibung des Verfahrens zur Abbildung der Informationsbits ak auf die kodierten Bits bl erfolgt, wird angenommen, dass die Summe der m TFCI Bits für den DCH (das heißt die ersten TFCI Bits) und der n TFCI Bits für den DSCH (das heißt die zweiten TFCI Bits) zu m + n = 10 wird. Zusätzlich werden, wie das oben angegeben wurde, die letzten kodierten Symbole der jeweiligen Kodierer auf die Bits d30(b30) und d31(b31) abgebildet. Die vorliegende Erfindung wird für die Verhältnisse m:n von 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2 und 9:1 beschrieben. Der (32,10) Kodierer ordnet die kodierten Symbole sequentiell an.
  • Es erfolgt zuerst eine Beschreibung eines Falls, bei dem der Wert von m größer als der Wert von n ist. Sogar wenn der Wert n größer als der Wert m ist, ist es möglich, die kodierten TFCI-Symbole für den DCH und die kodierten TFCI-Symbole für den DSCH durch das Vertauschen des Wertes n und des Wertes m in der folgenden Weise anzuordnen.
  • Im hier oben beschriebenen Kodierverfahren beträgt die Zahl der kodierten Bits, die durch das Kodieren der m TFCI-Bits für den DCH und der n TFCI-Bits für den DSCH geschaffen werden (m·3 + 1) beziehungsweise (n·3 – 1). Somit verwenden, um die Positionen für das Übertragen der geschaffenen kodierten Symbole auszuwählen, die Zustände A1, A2, A3 und A4 verschiedene Verfahren. Im Fall von A1 werden die letzten kodierten Symbole des zweiten TFCI-Kodierers auf d30(b30) und d31(b31) abgebildet, 30 bl Bits werden durch 10 geteilt, und dann werden m kodierte Symbole, die durch das Teilen der m·3 kodierten Symbole für den ersten TFCI-Kodierer mit Ausnahme des letzten kodierten Symbols in 3 gleiche Teile und der n kodierten Symbole, die durch das Teilen der n·3 kodierten Symbole für den zweiten TFCI-Kodierer mit Ausnahme des letzten kodierten Symbols in 3 gleiche Teile bestimmt wurden, angeordnet. Im Zustand A2 werden die 32 bl Bits, die im Zustand A1 angeordnet wurden, sequentiell drei Mal wiederholt und dann nochmals von b0 bis b23 wiederholt, um sie auf insgesamt 120 dm Bits abzubilden. Im Zustand A3 werden die 32 bl Bits, die im Zustand A1 angeordnet wurden, auf die dm Bits während der Übertragung abgebildet. Im Zustand A4 werden die 32 bl Bits, die im Zustand A1 angeordnet wurden, vier Mal wiederholt und auf die 128 dm Bitpositionen während der Übertragung abgebildet. Somit liefert die vorliegende Erfindung im Zustand A1 ein Verfahren zur Abbildung der kodierten Symbole auf die bl Bits. In den Zustanden A2, A3 und A4 liefert die Erfindung ein Verfahren zur Abbildung der kodierten Symbole unter Verwendung der bl Bits, die im Zustand A1 angeordnet wurden.
  • Es wird eine Beschreibung eines Verfahrens für das Anordnen der m kodierten Symbole für den DCH und der n kodierten Symbole für den DSCH in die 10 kodierten Symbolpositionen gegeben.
  • L soll ein L-tes kodiertes Symbol der 10 kodierten Symbole bezeichnen. F(k) = ⌊m/n·k⌋, k = 0, 1, 2, ..., n (1) G(k) = ⌈(F(k) – F(k – 1))/2⌉, k = 0, 1, 2, ..., n (2)
  • In den Gleichungen (1) und (2) bezeichnet ⌊x⌋ einen maximalen Wert unter den ganzen Zahlen, die kleiner oder gleich einem vorgegebenen Wert x sind, und ⌈x⌉ bezeichnet einen minmalen Wert unter den ganzen zahlen, die größer als oder gleich einem vorgegebenen Wert x sind.
  • In Gleichung (2) ist F(–1) als null (0) definiert. Das heißt, F(–1) = 0. Ein Verfahren für das Anordnen der m Bits für den DCH und der n Bits für den DSCH utner Verwendung der obigen Formeln wird durch Gleichung (3) definiert. Die Bits für den DSCH werden sequentiell zu n L Werten unter den 10 L Werten angeordnet. L = F(l – 1) + G(l) + l (3)
  • In Gleichung (3) bezeichnet l(1 ≤ l ≤ n) ein l-tes Bit unter den n Bits für den DSCH. Somit wird die Gleichung (3) bei der Berechnung eines Werts, der der l-ten Position unter den 10 Bits für den DSCH entspricht, verwendet.
  • Die m Bits für den DCH werden zu L Werten angeordnet, wobei es sich um andere Werte als sie durch die Gleichung (3) vorgegeben werden, handelt. Dies wird durch Gleichung (4) definiert. F(l – 2) + G(l – 1) + l ≤ L ≤ F(l – 1) + G(l) + l – 1 (4)
  • Die nachfolgende Tabelle 5 zeigt F(k) und G(k) für die jeweiligen Fälle von m:n = 9:1, 8:2, 7:3, 6:4 und 5:5. In Tabelle 5 weisen kodierte Symbolpositionen des DSCH einen Wert (l – 1) bei bl auf. Im Zustand A1 bildet die vorliegende Erfindung zwei bl Bits auf zwei dm Bits vor der Übertragung über einen Zeitschlitz ab. Die Positionen, die in Tabelle 5 definiert sind, werden 3 Mal an den bl Bits geteilt durch 10 wiederholt, und nach der Wiederholung werden das letzte kodierte Symbol des ersten TFCI-Kodierers und das letzte kodierte Symbol des zweiten TFCI-Kodierers auf die letzten zwei Bits b30 und b31 abgebildet. Tabelle 5
    m:n F(k) F(1) F(2) F(3) F(4) F(5)
    G(k) G(1) G(2) G(3) G(4) G(5)
    DSCH Position
    5:5 1 2 3 4 5
    1 1 1 1 1
    2 4 6 8 10
    6:4 1 3 4 6
    1 1 1 1
    2 4 7 9
    7:3 2 4 7
    1 1 1
    2 5 8
    8:2 4 8
    2 2
    3
    9:1 9
    4
    5
  • 6 ist ein Diagramm, das zeigt, wie man die 18 kodierten TFCI-Symbole für den DCH und die 12 kodierten TFCI-Symbole für den DSCH an ein 30-Bit TFCI-Feld des DPCCH für m:n = 6:4 im Falle des Zustands A1 anpasst. Wie in Tabelle 5 gezeigt ist, entsprechen für m:n = 6:4 die Positionen des DSCH dem Fall, bei dem die L Werte 2, 4, 7 und 9 sind. Das heißt, d1(b1), d3(b3), d6(b6), d8(b8), d11(b11), d13(b13), d16(b16), d18(b18), d21(b21), d23(b3), d26(b26) und d28(b28) werden übertragen.
  • Die gemultiplexten kodierten TFCI-Symbole werden dann an einen Multiplexer 420 der 4 angelegt, wo sie einem Zeitmultiplex mit den Transportleistungssteuerbits (TPC-Bits), den Pilotbits und physikalischer Information unterworfen werden.
  • 7 zeigt eine Rahmenstruktur des DPCCH, der vom Knoten B zur UE übertragen wird, wobei der obere Teil eine Struktur eines Zeitschlitzes zeigt, wobei der mittlere Teil eine Struktur eines Funkrahmens zeigt, und wobei der untere Teil eine Struktur der aufeinander folgend übermittelten Funkrahmen zeigt. Der gemultiplexte DPCCH wird mit dem DPDCH in den DPCH auf einer Zeitmultiplexbasis gemultiplext, wie das in 7 gezeigt ist. Eine Spreizvorrichtung 430 führt eine Kanalspreizung der gemultiplexten Symbole mit einem Spreizkode, der von einem Spreizkodegenerator 435 geliefert wird, in eine Symboleinheit für eine Kanalisierung durch, und gibt die kanal-gespreizten Signale in einer Chipeinheit aus. Eine Verwürfelungsvorrichtung 440 verwürfelt die kanal-gespreizten Signale mit einem Verwürfelungskode, der von einem Verwürfelungskodegenerator 445 geliefert wird.
  • A2. Struktur und Betrieb des Empfängers
  • Es erfolgt nun eine Beschreibung eines Empfängers, der dem Sender entspricht, der das Kodieren mit verschiedenen Kodierraten beim Übertragen von TFCI-Bits für den DSCH und TFCI-Bits für den DCH in einem speziellen Verhältnis durchführt. Der Empfänger umfasst einen Dekodierer für das Dekodieren der empfangenen Symbole, die mit der variablen Kodierrate kodiert wurden.
  • 8 zeigt eine Struktur eines Empfängers, der dem Sender, der in 4 dargestellt ist, entspricht, gemäß einer Ausführungsform der vorliegenden Erfindung. Betrachtet man die 8, so wird ein DPCH in Abwärtsrichtung, der vom Knoten B an die UE übertragen wird, durch eine Entwürfelungsvorrichtung 840 mit einem Verwürfelungskode, der von einem Verwürfelungskodegenerator 845 geliefert wird, entwürfelt. Der entwürfelte DPCH in Abwärtsrichtung wird durch eine Entspreizvorrichtung 830 mit einem Spreizkode, der von einem Entspreizkodegenerator 835 geliefert wird, in eine Symboleinheit entspreizt. Die entspreizten DPCH-Symbole werden durch einen Demultiplexer 820 in DPDCH, TPC-Bits, Pilotbits und kodierte TFCI-Symbole entmultiplext. Die kodierten TFCI-Symbole werden nochmals durch einen Demultiplexer 810 in kodierte TFCI-Symbole für den DSCH und kodierte TFCI-Symbole für den DCH in Abhängigkeit von der Kodelängensteuerinformation auf der Basis eines Informationsbitverhältnisses der TFCI-Bits für den DSCH zu den TFCI-Bits für den DCH entmultiplext und dann an zugehörige Dekodierer 800 beziehungsweise 805 gegeben. Die Dekodierer 800 und 805 dekodieren die kodierten TFCI-Symbole für den DSCH und die kodierten TFCI-Symbole für den DCH in Abhängigkeit von der Kodelängensteuerinformation auf der Basis des Informationsbitverhältnisses der TFCI-Bits für den DSCH zu den TFCI-Bits für den DCH und geben dann die TFCI-Bits für den DSCH beziehungsweise die TFCI-Bits für den DCH aus.
  • Eine Struktur und ein Betrieb eines Dekodierers gemäß verschiedener Ausführungsformen der vorliegenden Erfindung werden hier nachfolgend beschrieben. Die Dekodierer 800 und 805, die in 8 dargestellt sind, sollten strukturiert sein, um die kodierten TFCI-Symbole für den DSCH und die kodierten TFCI-Symbole für den DCH, die in verschiedenen Kodierraten kodiert sind, zu dekodieren.
  • Erste Ausführungsform (Dekodierer)
  • 9 zeigt eine detaillierte Struktur der Dekodierer 800 und 805, die in 8 dargestellt sind. Betrachtet man die 9 so werden empfangene Symbole r(t) einer Null-Einschiebevorrichtung 900 geliefert, und zur selben Zeit wird Kodelängeninformation an die Steuervorrichtung 930 gegeben. Die Steuervorrichtung 930 bestimmt Punktierpositionen auf der Basis der Kodelängeninformation und liefert Steuerinformation für die bestimmten Punktierpositionen an die Null-Einschiebevorrichtung 900. Die Kodelängeninformation bezeichnet die Kodelänge oder die Kodierrate, die im Kodierer verwendet wird, während die Steuerinformation, die Punktierpositionen bezeichnet. Die Punktierpositionen stellen die Positionen der Symbole, die gestutzt wurden, um eine gewünschte kodierte Symbollänge, die den Bits entspricht, die vom Kodierer empfangen wurden, zu erhalten, dar. Die Tabelle 6 zeigt die Punktierpositionen, die in Verbindung mit den Kodelängen gespeichert sind. Tabelle 6
    Kodierlängeninfo (Kodierrate) Punktierposition
    (4,1) F_28
    (7,2) F_25
    (10,3) F_22
    (13,4) F_19
    (16,5) F_16
    (19,6) F_13
    (22,7) F_10
    (25,8) F_7
    (28,9) F_4
  • Es wird in Tabelle 6 angenommen, dass die Kodelängeninformation die Kodierrate, die im Kodierer verwendet wird, anzeigt. Da eine Kodierrate (k,n) anzeigt, dass n Eingabebits in k Symbole kodiert werden, weisen die empfangenen Symbole eine Kodierlänge k auf. Weiterhin stellt F_n der Tabelle 6 n Punktierpositionen dar. Wie aus Tabelle 6 bestimmt werden kann, ermöglicht es die Steuerinformation (Punktierposition) der Null-Einschiebevorrichtung 900, die Anzahl (32) ausgegebener Symbole unabhängig von der Kodelänge der empfangenen Symbole aufrecht zu halten.
  • Betrachtet man die Tabelle 6, so gibt die Steuervorrichtung 930 Information über 28 Punktierpositionen für eine Kodierrate (4,1), eine Information über 25 Punktierpositionen für eine Kodierrate (7,2), eine Information über 22 Punktierpositionen für eine Kodierrate (10,3), eine Information über 19 Punktierpositionen für eine Kodierrate (13,4), eine Information über 13 Punktierpositionen für eine Kodierrate (19,6), eine Information über 10 Punktierpositionen für eine Kodierrate (22,7), eine Information über 7 Punktierpositionen für eine Kodierrate (25,8), und eine Information über 4 Punktierpositionen für eine Kodierrate (28,9). Für die jeweiligen Fälle sind die Punktierpositionen dieselben, wie sie in der Beschreibung der Kodierer angegeben wurden.
  • Die Null-Einschiebevorrichtung 900 schiebt Nullen in die Punktierpositionen der empfangenen Symbole gemäß der Steuerinformation ein, und gibt dann einen Symbolstrom der Länge 32 aus. Der Symbolstrom wird einer Transformationsvorrichtung 920 für eine inverse schnelle Hadamardtransformation (IFHT) und Multiplizierern 902, 904 und 906 geliefert. Der Symbolstrom, der den Multiplizierern 902, 904 und 906 geliefert wurde, wird durch Maskierungsfunktionen M1, M2 und M15, die vom Maskengenerator 910 erzeugt werden, multipliziert. Die ausgegebenen Symbole der Multiplizierer 902, 904 und 906 werden an Schalter 952, 954 beziehungsweise 956 gegeben. In diesem Moment liefert die Steuervorrichtung an die Schalter 952, 954 und 956 die Schaltsteuerinformation, die die Verwendung/Nichtverwendung der Maskierungsfunktionen anzeigt, auf der Basis der Kodelängeninformation. Da beispielsweise die (4,1), (7,2), (10,3), (13,4) und (19,6) Kodierer die Maskierungsfunktionen nicht verwenden, wird die Verbindung der Schalter 952, 954 und 956 gemäß der Schaltsteuerinformation gelöst. Da jedoch die (22,7) und (23,7) Kodierer eine Basismaskierungsfunktion verwenden, wird nur der Schalter 952 verbunden. Auf diese Weise steuert die Steuervorrichtung 930 die Schalter 952, 954 und 956 gemäß der Anzahl der verwendeten Maskierungsfunktionen auf der Basis der Kodierrate. Dann führen die IFHTs 920, 922, 924 und 926 jeweils eine inverse schnelle Hadamard-Transformation mit den 32 Symbolen, die von der Null-Einschiebevorrichtung 900 empfangen werden, durch und berechnen Korrelationen zwischen den Symbolen und allen Walsh-Kodes, die im Sender verwendet werden können. Weiterhin bestimmen die IFHTs eine höchste Korrelation unter den Korrelationen und einen Index des Walsh-Kodes, der die höchste Korrelation aufweist. Somit versorgen die IFHTs 920, 922, 924 und 926 jeweils die Korrelationsvergleichsvorrichtung 940 mit einem Index der Maskierungsfunktion, die mit dem empfangenen Signal multipliziert wurde, der höchsten Korrelation und einem Index des Walsh-Kodes, der die höchste Korrelation aufweist. Da das Signal, das an die IFHT 920 geliefert wird, mit keiner der Maskierungsfunktionen multipliziert wird, wird der Bezeichner der Maskierungsfunktionen '0'. Die Korrelationsvergleichsvorrichtung 940 bestimmt die höchste Korrelation durch das Vergleichen der Korrelationen, die von den IFHTs geliefert werden, und kombiniert einen Index einer Maskierungsfunktion, die die höchste Korrelation aufweist, mit einem Index eines Walsh-Kodes.
  • Zweite Ausführungsform (Dekodierer)
  • Ein Dekodierer für das adaptive Durchführen einer Dekodieroperation gemäß dem Kode mit einer variablen Länge, der im Kodierer verwendet wurde, wird beschrieben.
  • Zuerst erfolgt eine Beschreibung einer IFHT, die erforderlich ist, wenn der Dekodierer als ein Dekodierer funktioniert, der einem Walsh-Kodierer entspricht, der eine variable Länge aufweist. Wenn der Dekodierer in Verbindung mit einem (7,2) Kodierer arbeitet, so wird eine IFHT für einen Walsh-Kodierer mit einer Länge von 4 (= 22) verwendet. Wenn der Dekodierer in Verbindung mit einem (10,3) Kodierer arbeitet, so wird eine IFHT für einen Walsh-Kodierer mit einer Länge von 8 (= 23) verwendet. Wenn der Dekodierer in Verbindung mit einem (13,4) Kodierer arbeitet, so wird eine IFHT für einen Walsh-Kodierer mit einer Länge von 16 (= 24) verwendet. Wenn der Dekodierer in Verbindung mit einem (16,5) Kodierer arbeitet, so wird eine IFHT für einen Walsh-Kodierer mit einer Länge von 32 (= 25) verwendet. Auch wenn der Dekodierer in Verbindung mit (19,6), (22,7), (25,8), (28,9) und (32,10) Kodierern arbeitet, so wird eine IFHT für einen Walsh-Kodierer mit einer Länge von 32 (= 25) verwendet. Um im Dekodierer zu arbeiten, sollte der IFHT bei einer variablen Länge arbeiten können. Die vorliegende Erfindung liefert eine Struktur eines IFHT, der für eine variable Länge betreibbar ist.
  • 11 zeigt eine Struktur der ersten und zweiten Dekodierer 800 und 805, die in 8 dargestellt sind. Betrachtet man die 11, so werden kodierte Symbole r(t), die vom Kodierer empfangen werden, an die Null-Einschiebevorrichtung 1100 gegeben, und zur selben Zeit wird eine Information über eine Kodelänge, die vom Kodierer beim Kodieren der empfange nen Symbole verwendet wird, an eine Steuervorrichtung 1130 gegeben. Die Steuervorrichtung 1130 speichert Information über Punktierpositionen in Verbindung mit den Kodelängen, die für den Kodierer verfügbar sind, und liefert die hier in Verbindung mit der Längeninformation gespeicherte Steuerinformation an die Null-Einschiebevorrichtung 1100. Die Punktierpositionen, die in Verbindung mit den Kodelängen gespeichert sind, sind in der obigen Tabelle 6 dargestellt.
  • Betrachtet man die Tabelle 6, so gibt die Steuervorrichtung 1130 Information über 28 Punktierpositionen für eine Kodierrate (4,1), eine Information über 25 Punktierpositionen für eine Kodierrate (7,2), eine Information über 22 Punktierpositionen für eine Kodierrate (10,3), eine Information über 19 Punktierpositionen für eine Kodierrate (13,4), eine Information über 13 Punktierpositionen für eine Kodierrate (19,6), eine Information über 10 Punktierpositionen für eine Kodierrate (22,7), eine Information über 7 Punktierpositionen für eine Kodierrate (25,8), und eine Information über 4 Punktierpositionen für eine Kodierrate (28,9) aus. Für die jeweiligen Fälle sind die Punktierpositionen dieselben, wie sie in der Beschreibung der Kodierer angegeben wurden.
  • Die Null-Einschiebevorrichtung 1100 schiebt Nullen in die Punktierpositionen der empfangenen Symbole gemäß der Steuerinformation von der Steuervorrichtung 1130 ein, und gibt dann einen Symbolstrom der Länge 32 aus. Der Symbolstrom wird einer Transformationsvorrichtung 1120 für eine inverse schnelle Hadamardtransformation (IFHT) und Multiplizierern 1102, 1104 und 1106 geliefert. Die Signale, die den Multiplizierern 1102, 1104 und 1106 geliefert wurden, werden durch Maskierungsfunktionen M1, M2 und M15, die vom Maskengenerator 1110 erzeugt werden, multipliziert. Die Maskierungsfunktionen, die durch Maskengenerator 1110 erzeugt werden, sind identisch zu den Maskierungsfunktionen, die in den Kodierern verwendet wurden. Die ausgegebenen Symbole der Multiplizierer 1102, 1104 und 1106 werden an Schalter 1152, 1154 beziehungsweise 1156 gegeben. In diesem Moment liefert die Steuervorrichtung 1130 an die Schalter 1152, 1154 und 1156 die Schaltsteuerinformation, die die Verwendung/Nichtverwendung der Maskierungsfunktionen anzeigt, auf der Basis der Kodelängeninformation. Als Ergebnis lassen die Schalter 1152, 1154 und 1156 die ausgegebenen Symbole der Multiplizierer 1102, 1104 und 1106 hindurch. Da beispielsweise die Maskierungsfunktionen bei den Kodierraten (4,1), (7,2), (10,3), (13,4) und (19,6) nicht verwendet werden, wird die Verbindung der Schalter 1152, 1154 und 1154 gemäß der Schaltsteuerinformation gelöst, um somit die Ausgabesymbole der Multiplizierer 1102, 1104 und 1106 zu blockieren. Da nur ein Maskierungssymbol bei der Kodierrate (22,7) verwendet wird, wird nur der Schalter 1152 gemäß der Schaltsteuerinformation verbunden, und die Verbindung der verbleibenden Schalter 1104 und 1106 bleibt gelöst. Auf diese Weise wird die Anzahl der verwendeten Maskierungsfunktionen gemäß der Kodierrate bestimmt, und die Schalter werden in Abhängigkeit von der bestimmten Anzahl der verwendeten Maskierungsfunktionen gesteuert. Wenn somit die ersten und zweiten Kodierer 800 und 805, die in 8 dargestellt sind, als (4,1), (7,2), (10,3), (13,4), (16,5) und (19,6) Dekodierer dienen, so wird nur der IFHT 1120 freigeschaltet. Die ersten und zweiten Kodierer 800 und 805 dienen als (4,1), (7,2), (10,3), (13,4), (16,5) und (19,6) Dekodierer, wenn die Anzahl der Eingabeinformationsbits kleiner als 18 ist. Somit sollte der IFHT 1120 adaptiv für mehrere Kodelängen, das heißt mehrere Kodierraten, arbeiten. Die Steuervorrichtung 1130 erzeugt Steuerinformation, die eine Kodelänge eines zugehörigen Walsh-Kodierers anzeigt und liefert die Steuerinformation an den IFHT 1120. Dann führen alle IFHTs 1120, 1124 und 1126 eine inverse schnelle Hadamard-Transformation mit den 32 Symbolen, die von der Null-Einschiebevorrichtung 1100 empfangen werden, durch und berechnen Korrelationen zwischen den Symbolen und den Walsh-Kodes, die eine spezifische Länge aufweisen. Der IFHT 1120 liefert einer Korrelationsvergleichsvorrichtung 1140 einen Index der Maskierungsfunktion, eine höchste Korrelation unter den Korrelationen und einen Index des Walsh-Kodes, der die höchste Korrelation aufweist. '0' wird der Korrelationsvergleichsvorrichtung 1140 als ein Index der Maskierungsfunktion durch den IFHT 1120 geliefert. Das Liefern von '0' als ein Index der Maskierungsfunktion bedeutet, dass die Eingabesymbole mit keiner Maskierungsfunktion multipliziert werden.
  • Andere IFHTs 1122, 1124 und 1126 führen eine inverse schnelle Hadamard-Transformation nach dem Empfang der Symbole durch zugehörige Schalter 1152, 1154 beziehungsweise 1156 durch, und sie berechnen Korrelationen unter den mit einer inversen Hadamard-Transformation transformierten Walsh-Kodes. Nach der Berechnung der Korrelationen liefern die IFHTs 1122, 1124 und 1126 jeweils an die Korrelationsvergleichsvorrichtung 1140 einen Index der verwendeten Maskierungsfunktion, eine höchste Korrelation unter den Korrelationen und einen Index des Walsh-Kodes, der die höchste Korrelation aufweist. Die Korrelationsvergleichsvorrichtung 1140 vergleicht dann die Korrelationen, die von den IFHTs geliefert werden, und kombiniert einen Maskierungsindex, der die höchste Korrelation aufweist, mit dem Walsh-Kode-Index.
  • 12 zeigt einen Betrieb des IFHT 1120, der in 11 gezeigt ist, auf der Basis des Verfahrens zur inversen schnellen Hadamard-Transformation, das in Verbindung mit 10 beschrieben wird. Insbesondere zeigt 12 ein allgemeines Schema für einen Betrieb des IFHT 1120 für die Dekodierer 800 und 805, die als (4,1), (7,2), (10,3), (13,4, (16,5) und (19,6) Dekodierer dienen.
  • B. Verfahren zur Erhöhung der Kodierraten nur eines ersten TFCI
  • Im Hinblick auf die minimale Distanz ist es vorteilhaft, einen (3,2) Simplexkode drei Mal zu wiederholen und dann das letzte kodierte Symbol zu punktieren, um einen (8,2)-Kode zu erhalten, einen optimalen Kode, der eine der Kodierraten aufweist, die benötigt werden, um die Kodierrate nur des ersten TFCI zu erhöhen. Die Tabelle 7 zeigt die Beziehung zwischen den Eingabeinformationsbits (3,2) des Simplexkodes und den (3,2) Simplexkodeworten, die auf der Basis der Eingabeinformationsbits ausgegeben werden. Tabelle 7
    Eingabeinformationsbits (3,2)-Simplexkodeworte
    00 000
    01 101
    10 011
    11 110
  • Tabelle 8 zeigt die Beziehung zwischen den Eingabeinformationsbits und den (8,2) Simplexkodeworten, die man durch das dreimalige Wiederholen des (3,2) Simplexkodeworts und der anschließenden Punktierung des letzten kodierten Symbols erhält. Tabelle 8
    Eingabeinformationsbits (8,2)-Simplexkodeworte
    00 000 000 00
    01 101 101 10
    10 011 011 01
    11 110 110 11
  • Die (8,2) Simplexkodeworte, die man durch das dreifache Wiederholen des (3,2) Simplexkodewortes und das anschließende Punktieren des letzten kodierten Symbols erhält, können jedoch durch das Verkürzen des existierenden (16,4) Reed-Muller-Kodes implementiert werden.
  • Die Beschreibung eines Beispiels des Verkürzungsverfahrens des (16,4) Reed-Muller-Kodes stellt eine lineare Kombination von vier Basiskodeworten der Länge 16 dar, wobei ”4” die Anzahl der Eingabeinformationsbits ist. Das Empfangen von nur 2 Bits unter den 16 Eingabeinformationsbits ist äquivalent zur Verwendung einer linearen Kombination von nur 2 Basiskodeworten unter den 4 Basiskodeworten der Länge 16 und dem Nichtverwenden der verbleibenden Kodeworte. Zusätzlich ist es durch das Einschränken der Verwendung der Basiskodeworte und dem anschließenden Punktieren von 8 Symbolen unter 16 Symbolen möglich, einen (8,2) Kodierer unter Verwendung des (16,4) Kodierers zu verwirklichen. Die Tabelle 9 zeigt das Verkürzungsverfahren. Tabelle 9
    Eingabeinfobits Kodeworte
    0000 0(*) 0 0 0 0(*) 0 0 0 0(*) 0 0 0(*) 0(*) 0(*) 0(*) 0(*)
    0001 0(*) 1 0 1 0(*) 1 0 1 0(*) 1 0 1(*) 0(*) 1(*) 0(*) 1(*)
    0010 0(*) 0 1 1 0(*) 0 1 1 0(*) 1 1 1(*) 0(*) 0(*) 1(*) 1(*)
    0011 0(*) 1 1 0 0(*) 1 1 0 0(*) 1 1 0(*) 0(*) 1(*) 1(*) 0(*)
    0100 0 0 0 0 1 1 1 1 0 0 0 0 1 1 11 1
    0101 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0
    0110 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0
    0111 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1
    1000 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
    1001 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0
    1010 0 0 1 1 0 0 1 1 1 1 0 0 1 1 0 0
    1011 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 1
    1100 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1
    1101 0 1 0 1 1 0 1 0 1 0 1 0 0 1 0 1
    1110 0 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1
    1111 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0
  • Betrachtet man die Tabelle 9, so ist jedes (16,4) Kodewort eine lineare Kombination von den vier fetten Basiskodeworten der Länge 16. Um den (8,2) Kode zu erhalten, werden nur die oberen 2 Basiskodeworte unter den 4 Basiskodeworten verwendet. Dann bleiben die verbleibenden unteren 12 Kodeworte automatisch ohne Verwendung. Somit werden nur die oberen 4 Kodeworte verwendet. Daneben ist es, um ein Basiskodewort der Länge 8 unter den 4 oberen Basiskodeworten zu erzeugen, notwendig, 8 Symbole zu punktieren. Es ist möglich, die (8,2) Simplexkodeworte der Tabelle 8 durch das Punktieren der Sym bole, die in Tabelle 9 mit einem (*) bezeichnet sind, und dem anschließenden Sammeln der verbleibenden 8 kodierten Symbole zu erhalten.
  • Es wird hier eine Beschreibung einer Struktur eines Kodierers für das Schaffen eines {(3,1) optimalen Kodes und eines (29,9) optimalen Kodes}, eines {(4,1) optimalen Kodes und eines (28,9) optimalen Kodes} und eines {(5,1) optimalen Kodes und eines (27,9) optimalen Kodes}, die für das Informationsbitverhältnis von 1:9 verwendet werden, einer Struktur eines Kodierers für das Schaffen eines {(6,2) optimalen Kodes und eines (26,8) optimalen Kodes}, eines {(7,2) optimalen Kodes und eines (25,8) optimalen Kodes} und eines {(8,2) optimalen Kodes und eines (24,8) optimalen Kodes}, die für das Informationsbitverhältnis von 2:8 verwendet werden, einer Struktur eines Kodierers für das Schaffen eines {(9,3) optimalen Kodes und eines (23,7) optimalen Kodes}, eines {(10,3) optimalen Kodes und eines (22,7) optimalen Kodes} und eines {(11,3) optimalen Kodes und eines (21,7) optimalen Kodes}, die für das Informationsbitverhältnis von 3:7 verwendet werden, einer Struktur eines Kodierers für das Schaffen eines {(12,4) optimalen Kodes und eines (20,6) optimalen Kodes}, eines {(13,4) optimalen Kodes und eines (19,6) optimalen Kodes} und eines {(14,4) optimalen Kodes und eines (18,6) optimalen Kodes), die für das Informationsbitverhältnis von 4:6 verwendet werden, und einer Struktur eines Kodierers für das Schaffen eines {(16,5) optimalen Kodes und eines (32,10) optimalen Kodes}, der für das Informationsbitverhältnis von 5:5 verwendet wird, durch das Kürzen eines (32,10) Unterkodes des Reed-Muller-Kodes zweiter Ordnung angegeben. Zusätzlich wird eine Struktur eines Dekodierers, der dem Kodierer entspricht, ebenfalls nachfolgend beschrieben.
  • B1. Struktur und Betrieb des Senders
  • Eine Ausführungsform der vorliegenden Erfindung liefert eine Vorrichtung und ein Verfahren für das Aufteilen von 10 Informationsbits in einem Verhältnis von 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2 oder 9:1 vor dem Kodieren in der harten Aufteilungsbetriebsart, wie es in der logischen Aufteilungsbetriebsart vorgenommen wird, wenn das Verhältnis der Eingabeinformationsbits 5:5 beträgt. Zusätzlich wird hier angenommen, dass die Kodierrate des ersten TFCI, der den TFCI für den DSCH überträgt, erhöht wird, bevor er übertragen wird. Das heißt, wenn das Verhältnis der DCH-Informationsbits zu den DSCH-Informationsbits 1:9 beträgt, so werden ein (3,1) Kode und ein (29,9) Kode verwendet. Wenn das Verhältnis der DCH-Informationsbits zu den DSCH-Informationsbits 2:8 beträgt, so werden ein (6,2) Kode und ein (26,8) Kode verwendet. Wenn das Verhältnis der DCH-Informationsbits zu den DSCH-Informationsbits 3:7 beträgt, so werden ein (9,3) Kode und ein (23,7) Kode verwendet. Wenn das Verhältnis der DCH-Informationsbits zu den DSCH-Informationsbits 4:6 beträgt, so werden ein (12,4) Kode und ein (20,6) Kode verwendet. Wenn das Verhältnis der DCH-Informationsbits zu den DSCH-Informationsbits 6:4 beträgt, so werden ein (18,6) Kode und ein (14,4) Kode verwendet. Wenn das Verhältnis der DCH-Informationsbits zu den DSCH-Informationsbits 7:3 beträgt, so werden ein (21,7) Kode und ein (11,3) Kode verwendet. Wenn das Verhältnis der DCH-Informationsbits zu den DSCH-Informationsbits 8:2 beträgt, so werden ein (26,8) Kode und ein (6,2) Kode verwendet. Wenn das Verhältnis der DCH-Informationsbits zu den DSCH-Informationsbits 9:1 beträgt, so werden ein (27,9) Kode und ein (5,1) Kode verwendet.
  • 4 zeigt eine Struktur eines Senders gemäß einer Ausführungsform der vorliegenden Erfindung. Betrachtet man die 4, so werden TFCI-Bits für den DSCH und TFCI-Bits für den DCH, die gemäß dem Informationsbitverhältnis aufgeteilt wur den, an die ersten beziehungsweise zweiten Kodierer 400 und 405 geliefert. Hier werden die TFCI-Bits für den DSCH als ein TFCI(Feld 1) oder erste TFCI-Bits bezeichnet, während die TFCI-Bits für den DCH als ein TFCI(Feld 2) oder zweite TFCI-Bits bezeichnet werden. Die TFCI-Bits für den DSCH werden von einem ersten TFCI-Bitgenerator 450 erzeugt, und die TFCI-Bits für den DCH werden von einem zweiten TFCI-Bitgenerator 455 erzeugt. Die ersten und zweiten TFCI-Bits weisen die unterschiedlichen Verhältnisse, die oben angegeben wurden, gemäß ihrem Informationsbitverhältnis auf. Zusätzlich wird ein Steuersignal, das die Kodelängeninformation anzeigt, das heißt die Information über einen Längenwert des Kodeworts, der gemäß dem Informationsbitverhältnis eingestellt wurde, an die ersten und zweiten Kodierer 400 und 405 geliefert. Die Kodelängeninformation wird von einem Kodelängeninformationsgenerator 460 erzeugt, und sie weist einen Wert auf, der gemäß den Längen der ersten TFCI-Bits und der zweiten TFCI-Bits variabel ist.
  • Wenn das Informationsbitverhältnis 6:4 beträgt, empfängt der Kodierer 400 das 6-Bit TFCI für den DSCH und gibt 20 kodierte Symbole in Erwiderung auf ein Steuersignal aus, um es dem Kodierer 400 zu ermöglichen, als ein (20,6) Kodierer zu arbeiten, während der Kodierer 405 das 4-Bit TFCI für den DCH empfängt und 12 kodierte Symbole in Erwiderung auf ein Steuersignal ausgibt, um es dem Kodierer 405 zu ermöglichen, als ein (12,4) Kodierer zu arbeiten. Wenn das Informationsbitverhältnis 7:3 beträgt, empfängt der Kodierer 400 das 7-Bit TFCI für den DSCH und gibt 23 kodierte Symbole in Erwiderung auf ein Steuersignal aus, um es dem Kodierer 400 zu ermöglichen, als ein (23,7) Kodierer zu arbeiten, während der Kodierer 405 das 3-Bit TFCI für den DCH empfängt und 9 kodierte Symbole in Erwiderung auf ein Steuersignal ausgibt, um es dem Kodierer 405 zu ermöglichen, als ein (9,3) Kodierer zu arbeiten. Wenn das Informationsbitverhältnis 8:2 beträgt, empfängt der Ko dierer 400 das 8-Bit TFCI für den DSCH und gibt 26 kodierte Symbole in Erwiderung auf ein Steuersignal aus, um es dem Kodierer 400 zu ermöglichen, als ein (26,8) Kodierer zu arbeiten, während der Kodierer 405 das 2-Bit TFCI für den DCH empfängt und 6 kodierte Symbole in Erwiderung auf ein Steuersignal ausgibt, um es dem Kodierer 405 zu ermöglichen, als ein (6,2) Kodierer zu arbeiten. Wenn das Informationsbitverhältnis 9:1 beträgt, empfängt der Kodierer 400 das 9-Bit TFCI für den DSCH und gibt 29 kodierte Symbole in Erwiderung auf ein Steuersignal aus, um es dem Kodierer 400 zu ermöglichen, als ein (29,9) Kodierer zu arbeiten, während der Kodierer 405 das 1-Bit TFCI für den DCH empfängt und 3 kodierte Symbole in Erwiderung auf ein Steuersignal ausgibt, um es dem Kodierer 405 zu ermöglichen, als ein (3,1) Kodierer zu arbeiten.
  • 5 zeigt eine detaillierte Struktur der Kodierer 400 und 405. In 4 sind getrennte Kodierer für den ersten TFCI und den zweiten TFCI vorgesehen. Wenn jedoch die ersten TFCI-Kodeworte und die zweiten TFCI-Kodeworte mit einer Zeitverzögerung erzeugt werden, so kann das Erzeugen der ersten und zweiten TFCI-Kodeworte mit einem einzigen Kodierer verwirklicht werden. Ein Betrieb der Kodierer gemäß einer Ausführungsform der vorliegenden Erfindung wird im Detail unter Bezug auf 5 beschrieben.
  • 1) Informationsbitverhältnis des ersten TFCI zum zweiten TFCI beträgt 1:9
  • Für das Informationsbitverhältnis von 1:9 dient der Kodierer 400 als ein (3,1) Kodierer, während der Kodierer 405 als ein (29,9) Kodierer dient. Der Betrieb des (3,1) Kodierers und des (29,9) Kodierers wird nachfolgend getrennt unter Bezug auf 5 beschrieben.
  • Zuerst wird der Betrieb des (3,1) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so wird ein Eingabebit a0 normalerweise an den Kodierer geliefert, und die verbleibenden Eingabebits a1, a2, a3, a4, a5, a6, a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an einen Multiplizierer 516 gelegt, das Eingabebit a4 wird an einen Multiplizierer 518 gelegt, das Eingabebit a5 wird an einen Multiplizierer 520 gelegt, das Eingabebit a6 wird an einen Multiplizierer 522 gelegt, das Eingabebit a7 wird an einen Multiplizierer 524 gelegt, das Eingabebit a8 wird an einen Multiplizierer 526 gelegt, und das Eingabebit a9 wird an einen Multiplizierer 528 gelegt. Zur selben Zeit erzeugt ein Walsh-Kode-Generator 500 ein Basiskodewort W1 = 10101010101010110101010101010100 und liefert das erzeugte Basiskodewort W1 an den Multiplizierer 510. Der Multiplizierer 510 multipliziert dann das Eingabebit a0 mit dem Basiskodewort W1 in einer Symboleinheit und liefert sein Ausgangssignal an einen Exklusiv-Oder-(XOR)-Operator 540. Weiterhin erzeugt der Walsh-Kode-Generator 500 andere Basiskodeworte W2, W4, W8 und W16 und liefert sie an die Multiplizierer 512, 514, 516 beziehungsweise 518. Ein Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes erzeugt ein ausschließlich aus Einern bestehendes Basiskodewort (oder eine ausschließlich aus Einern bestehende Sequenz) und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Ein Maskengenerator 504 erzeugt Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da die Eingabebits a1, a2, a3, a4, a5, a6, a7, a8 und a9, die an die Multiplizierer 512, 514, 516, 518, 520, 522, 524, 526 und 528 gelegt werden, alle 0 sind, geben die Multiplizierer 512, 514, 516, 518, 520, 522, 524, 526 und 528 '0' an den Exklusiv-Oder-Operator 540 aus, so dass das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht beeinflusst wird. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich dem Ausgangswert des Multiplizierers 510. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden einer Punktiervorrichtung 560 geliefert. In diesem Moment empfängt eine Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigen. Der Punktierer 560 punktiert dann die 1-ten, 3-ten, 5-ten, 6-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem ausgegebenen Steuersignal von der Steuervorrichtung 550. Mit anderen Worten, der Punktierer 560 punktiert 29 Symbole unter den 32 kodierten Symbolen und gibt somit 3 nicht punktierte kodierte Symbole aus.
  • Als nächstes wird der Betrieb des (29,9) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden neun Eingabebits a0, a1, a2, a3, a4, a5, a6, a7 und a8 normalerweise an den Kodierer geliefert, und das verbleibende Eingabebit a9 wird mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Mul tiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit versorgt der Walsh-Kode-Generator 500 den Multiplizierer 510 mit dem Basiskodewort W1 = 10101010101010110101010101010100, den Multiplizierer 512 mit dem Basiskodewort W2 = 0110011001100101100110011001100, den Multiplizierer 514 mit dem Basiskodewort W4 = 0001110000111000111100011110000111100, den Multiplizierer 516 mit dem Basiskodewort W8 = 00000001111111100000001111111100, und den Multiplizierer 518 mit dem Basiskodewort W16 = 00000000000000011111111111111101. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 518 multipliziert dann das Basiskodewort W16 mit dem Eingabebit a4 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Opeator 540. Zusätzlich erzeugt der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes ein ausschließlich aus Einern bestehendes Basiskodewort der Länge 32 und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Multiplizierer 520 multipliziert dann das aus lauter Einer bestehende Basiskodewort mit dem Eingabebit a5 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Der Maskengenerator 504 versorgt den Multiplizierer 522 mit dem Basiskodewort M1 = 0101 0000 1100 0111 1100 0001 1101 1101, den Multiplizierer 524 mit dem Basiskodewort M2 = 0000 0011 1001 1011, 1011 0111 0001 1100, und den Multiplizierer 526 mit dem Basiskodewort M4 = 0001 0101 1111 0010 0110 1100 1010 1100. Dann multipliziert der Multiplizierer 522 das Basiskodewort M1 mit dem Eingabebit a6 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Generator 540, der Multiplizierer 524 multipliziert das Basiskodewort M2 mit dem Eingabebit a7 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Generator 540, und der Multiplizierer 526 multipliziert das Basiskodewort M4 mit dem Eingabebit a8 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Generator 540. Weiterhin erzeugt der Maskengenerator 504 das Basiskodewort M8 und liefert das erzeugte Basiskodewort M8 an den Multiplizierer 528. Da jedoch das Eingabebit a9, das an den Multiplizierer 528 angelegt wird, 0 ist, gibt der Multiplizierer 528 0 an den Exklusiv-Oder-Generator 540 aus, um somit das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht zu beeinflussen. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich dem Wert, der durch die Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524 und 526 bestimmt wurde. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 6-ten, 10-ten und 11-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegeben wird. Mit anderen Worten, der Punktierer 560 punktiert 3 Symbole unter den 32 kodierten Symbolen und gibt somit 29 nicht punktierte kodierte Symbole aus.
  • 2) Informationsbitverhältnis des ersten TFCI zum zweiten TFCI beträgt 2:8
  • Für das Informationsbitverhältnis von 2:8 dient der Kodierer 400 als ein (6,2) Kodierer, während der Kodierer 405 als ein (26,8) Kodierer dient. Der Betrieb des (6,2) Kodierers und des (26,8) Kodierers werden nachfolgend getrennt unter Bezug auf 5 beschrieben.
  • Zuerst wird der Betrieb des (6,2) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden zwei Eingabebit a0 und a1 normalerweise an den Kodierer 400 geliefert, und die verbleibenden Eingabebits a2, a3, a4, a5, a6, a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit liefert der Walsh-Kode-Generator 500 das Basiskodewort W1 = 10101010101010110101010101010100 an den Multiplizierer 510 und er liefert das Basiskodewort W2 = 01100110011001101100110011001100 an den Multiplizierer 512. Der Multiplizierer 510 multipliziert das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-(XOR)-Operator 540, und der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-(XOR)-Operator 540. Weiterhin erzeugt der Walsh-Kode-Generator 500 andere Basiskodeworte W4, W8 und W16 und liefert sie an die Multiplizierer 514, 516 beziehungsweise 518. Der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes erzeugt ein ausschließlich aus Einern bestehendes Basiskodewort und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Maskengenerator 504 erzeugt die Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a2, a3, a4, a5, a6, a7, a8 und a9, die an die Multiplizierer 514, 516, 518, 520, 522, 524, 526 und 528 gelegt werden, alle 0 sind, geben die Multiplizierer 514, 516, 518, 520, 522, 524, 526 und 528'0' an den Exklusiv-Oder-Operator 540 aus, so dass das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht beeinflusst wird. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510 und 512 bestimmt wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 3-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegebenen wird. Mit anderen Worten, der Punktierer 560 punktiert 26 Symbole unter den 32 kodierten Symbolen und gibt somit 6 nicht punktierte kodierte Symbole aus.
  • Als nächstes wird der Betrieb des (26,8) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden acht Eingabebits a0, a1, a2, a3, a4, a5, a6 und a7 normalerweise an den Kodierer geliefert, und die verbleibenden Eingabebits a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit versorgt der Walsh-Kode-Generator 500 den Multiplizierer 510 mit dem Basiskodewort W1 = 10101010101010110101010101010100, den Multiplizierer 512 mit dem Basiskodewort W2 = 0110011001100101100110011001100, den Multiplizierer 514 mit dem Basiskodewort W4 = 0001110000111000111100011110000111100, den Multiplizierer 516 mit dem Basiskodewort W8 = 00000001111111100000001111111100, und den Multiplizierer 518 mit dem Basiskodewort W16 = 00000000000000011111111111111101. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 518 multipliziert das Basiskodewort W16 mit dem Eingabebit a4 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Opeator 540. Zusätzlich erzeugt der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes ein ausschließlich aus Einern bestehendes Basiskodewort der Länge 32 und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Multiplizierer 520 multipliziert dann das aus lauter Einer bestehende Basiskodewort mit dem Eingabebit a5 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Der Maskengenerator 504 versorgt weiter den Multiplizierer 522 mit dem Basiskodewort M1 = 0101 0000 1100 0111 1100 0001 1101 1101, und den Multiplizierer 524 mit dem Basiskodewort M2 = 0000 0011 1001 1011, 1011 0111 0001 1100. Dann multipliziert der Multiplizierer 522 das Basiskodewort M1 mit dem Eingabebit a6 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Generator 540, und der Multiplizierer 524 multipliziert das Basiskodewort M2 mit dem Eingabebit a7 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Generator 540. Weiterhin erzeugt der Maskengenerator 504 die Basiskodeworte M4 und M8 und liefert die erzeugten Basiskodeworte M4 und M8 an die Multiplizierer 526 beziehungsweise 528. Da jedoch die Eingabebits a8 und a9, die an die Multiplizierer 526 und 528 angelegt werden, alle '0' sind, geben die Multiplizierer 526 und 528 '0' an den Exklusiv-Oder-Generator 540 aus, um somit das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht zu beeinflussen. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich dem Wert, der durch die Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522 und 524 bestimmt wurde. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 7-ten, 13-ten, 15-ten, 20-ten, 25-ten und 30-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegeben wird. Mit anderen Worten, der Punktierer 560 punktiert 6 Symbole unter den 32 kodierten Symbolen und gibt somit 26 nicht punktierte kodierte Symbole aus.
  • 3) Informationsbitverhältnis des ersten TFCI zum zweiten TFCI beträgt 3:7
  • Für das Informationsbitverhältnis von 3:7 dient der Kodierer 400 als ein (9,3) Kodierer, während der Kodierer 405 als ein (23,7) Kodierer dient. Der Betrieb des (9,3) Kodierers und des (23,7) Kodierers werden nachfolgend getrennt unter Bezug auf 5 beschrieben.
  • Zuerst wird der Betrieb des (9,3) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden drei Eingabebits a0, a1 und a2 normalerweise an den Kodierer geliefert, und die verbleibenden Eingabebits a3, a4, a5, a6, a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Mul tiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit liefert der Walsh-Kode-Generator 500 das Basiskodewort W1 = 10101010101010110101010101010100 an den Multiplizierer 510, er liefert das Basiskodewort W2 = 01100110011001101100110011001100 an den Multiplizierer 512, und er liefert das Basiskodewort W4 = 00011110000111100011110000111100 an den Multiplizierer 514. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Weiterhin erzeugt der Walsh-Kode-Generator 500 andere Basiskodeworte W8 und W16 und liefert sie an die Multiplizierer 516 beziehungsweise 518. Der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes erzeugt ein ausschließlich aus Einern bestehendes Basiskodewort und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Maskengenerator 504 erzeugt die Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a3, a4, a5, a6, a7, a8 und a9, die an die Multiplizierer 516, 518, 520, 522, 524, 526 und 528 gelegt werden, alle '0' sind, geben die Multiplizierer 516, 518, 520, 522, 524, 526 und 528 '0' an den Exklusiv-Oder-Operator 540 aus, so dass das Ausgangssignal des Exklu siv-Oder-Generators 540 nicht beeinflusst wird. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512 und 514 bestimmt wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 7-ten, 8-ten 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegebenen wird. Mit anderen Worten, der Punktierer 560 punktiert 23 Symbole unter den 32 kodierten Symbolen und gibt somit 9 nicht punktierte kodierte Symbole aus.
  • Als nächstes wird der Betrieb des (23,7) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden sieben Eingabebits a0, a1, a2, a3, a4, a5 und a6 normalerweise an den Kodierer geliefert, und die verbleibenden Eingabebits a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit versorgt der Walsh-Kode-Generator 500 den Multiplizierer 510 mit dem Basiskodewort W1 = 10101010101010110101010101010100, den Multiplizierer 512 mit dem Basiskodewort W2 = 0110011001100101100110011001100, den Multiplizierer 514 mit dem Basiskodewort W4 = 0001110000111000111100011110000111100, den Multiplizierer 516 mit dem Basiskodewort W8 = 00000001111111100000001111111100, und den Multiplizierer 518 mit dem Basiskodewort W16 = 00000000000000011111111111111101. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 518 multipliziert das Basiskodewort W16 mit dem Eingabebit a4 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Opeator 540. Zusätzlich erzeugt der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes ein ausschließlich aus Einern bestehendes Basiskodewort der Länge 32 und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Multiplizierer 520 multipliziert dann das aus lauter Einer bestehende Basiskodewort mit dem Eingabebit a5 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Der Maskengenerator 504 versorgt weiter den Multiplizierer 522 mit dem Basiskodewort M1 = 0101 0000 1100 0111 1100 0001 1101 1101. Dann multipliziert der Multiplizierer 522 das Basisko dewort M1 mit dem Eingabebit a6 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Generator 540. Weiterhin erzeugt der Maskengenerator 504 die anderen Basiskodeworte M2, M4 und M8 und liefert die erzeugten Basiskodeworte M2, M4 und M8 an die Multiplizierer 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a7, a8 und a9, die an die Multiplizierer 524, 526 und 528 angelegt werden, alle '0' sind, geben die Multiplizierer 524, 526 und 528 '0' an den Exklusiv-Oder-Generator 540 aus, um somit das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht zu beeinflussen. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich dem Wert, der durch die Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520 und 522 bestimmt wurde. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 3-ten, 8-ten, 9-ten, 12-ten, 16-ten, 18-ten, 23-ten, 24-ten und 30-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegeben wird. Mit anderen Worten, der Punktierer 560 punktiert 9 Symbole unter den 32 kodierten Symbolen und gibt somit 23 nicht punktierte kodierte Symbole aus.
  • 4) Informationsbitverhältnis des ersten TFCI zum zweiten TFCI beträgt 4:6
  • Für das Informationsbitverhältnis von 4:6 dient der Kodierer 400 als ein (12,4) Kodierer, während der Kodierer 405 als ein (20,6) Kodierer dient. Der Betrieb des (12,4) Kodierers und des (20,6) Kodierers wird nachfolgend getrennt unter Bezug auf 5 beschrieben.
  • Zuerst wird der Betrieb des (12,4) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden vier Eingabebits a0, a1, a2 und a3 normalerweise an den Kodierer 400 geliefert, und die verbleibenden Eingabebits a4, a5, a6, a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit liefert der Walsh-Kode-Generator 500 das Basiskodewort W1 = 10101010101010110101010101010100 an den Multiplizierer 510, er liefert das Basiskodewort W2 = 01100110011001101100110011001100 an den Multiplizierer 512, er liefert das Basiskodewort W4 = 00011110000111100011110000111100 an den Multiplizierer 514 und er liefert das Basiskodewort W8 = 00000001111111100000001111111100 an den Multiplizierer 516. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Weiterhin erzeugt der Walsh-Kode-Generator 500 das andere Basiskodewort W16 und liefert es an den Multiplizierer 518. Der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes erzeugt ein ausschließlich aus Einern bestehendes Basiskodewort und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Maskengenerator 504 erzeugt die Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a4, a5, a6, a7, a8 und a9, die an die Multiplizierer 518, 520, 522, 524, 526 und 528 gelegt werden, alle '0' sind, geben die Multiplizierer 518, 520, 522, 524, 526 und 528 '0' an den Exklusiv-Oder-Operator 540 aus, so dass das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht beeinflusst wird. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514 und 516 bestimmt wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 0-ten, 1-ten, 2-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 ko dierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegebenen wird. Mit anderen Worten, der Punktierer 560 punktiert 20 Symbole unter den 32 kodierten Symbolen und gibt somit 12 nicht punktierte kodierte Symbole aus.
  • Als nächstes wird der Betrieb des (20,6) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden sechs Eingabebits a0, a1, a2, a3, a4 und a5 normalerweise an den Kodierer geliefert, und die verbleibenden Eingabebits a6, a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit versorgt der Walsh-Kode-Generator 500 den Multiplizierer 510 mit dem Basiskodewort W1 = 10101010101010110101010101010100, den Multiplizierer 512 mit dem Basiskodewort W2 = 0110011001100101100110011001100, den Multiplizierer 514 mit dem Basiskodewort W4 = 0001110000111000111100011110000111100, den Multiplizierer 516 mit dem Basiskodewort W8 00000001111111100000001111111100, und den Multiplizierer 518 mit dem Basiskodewort W16 = 00000000000000011111111111111101. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 518 multipliziert das Basiskodewort W16 mit dem Eingabebit a4 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Opeator 540. Zusätzlich erzeugt der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes ein ausschließlich aus Einern bestehendes Basiskodewort der Länge 32 und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Multiplizierer 520 multipliziert dann das aus lauter Einer bestehende Basiskodewort mit dem Eingabebit a5 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Der Maskengenerator 504 erzeugt weiter die Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a6, a7, a8 und a9, die an die Multiplizierer 522, 524, 526 und 528 angelegt werden, alle '0' sind, geben die Multiplizierer 522, 524, 526 und 528 '0' an den Exklusiv-Oder-Generator 540 aus, um somit das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht zu beeinflussen. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich dem Wert, der durch die Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518 und 520 bestimmt wurde. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängen information anzeigt. Der Punktierer 560 punktiert dann die 10-ten, 12-ten, 13-ten, 14-ten, 19-ten, 20-ten, 21-ten, 23-ten, 24-ten, 27-ten, 28-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegeben wird. Mit anderen Worten, der Punktierer 560 punktiert 12 Symbole unter den 32 kodierten Symbolen und gibt somit 20 nicht punktierte kodierte Symbole aus.
  • 5) Informationsbitverhältnis des ersten TFCI zum zweiten TFCI beträgt 6:4
  • Für das Informationsbitverhältnis von 6:4 dient der Kodierer 400 als ein (18,6) Kodierer, während der Kodierer 405 als ein (14,4) Kodierer dient. Der Betrieb des (18,6) Kodierers und des (14,4) Kodierers wird nachfolgend getrennt unter Bezug auf 5 beschrieben.
  • Zuerst wird der Betrieb des (18,6) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden sechs Eingabebits a0, a1, a2, a3, a4, a5 und a6 normalerweise an den Kodierer 400 geliefert, und die verbleibenden Eingabebits a6, a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit liefert der Walsh-Kode-Generator 500 das Basiskodewort W1 = 10101010101010110101010101010100 an den Multiplizierer 510, er liefert das Basiskodewort W2 = 01100110011001101100110011001100 an den Multiplizierer 512, er liefert das Basiskodewort W4 = 00011110000111100011110000111100 an den Multiplizierer 514, er liefert das Basiskodewort W8 = 00000001111111100000001111111100 an den Multiplizierer 516, und er liefert das Basiskodewort W16 = 00000000000000011111111111111101 an den Multiplizierer 518. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 518 multipliziert das Basiskodewort W16 mit dem Eingabebit a4 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes erzeugt ein ausschließlich aus Einern bestehendes Basiskodewort und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Multiplizierer 520 multipliziert dann das nur aus Einer bestehende Basiskodewort mit dem Eingabebit a5 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Der Maskengenerator 504 erzeugt die Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a6, a7, a8 und a9, die an die Multiplizierer 522, 524, 526 und 528 gelegt werden, alle '0' sind, geben die Mul tiplizierer 522, 524, 526 und 528 '0' an den Exklusiv-Oder-Operator 540 aus, so dass das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht beeinflusst wird. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518 und 520 bestimmt wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 0-ten, 7-ten, 9-ten, 11-ten, 16-ten, 19-ten, 24-ten, 25-ten 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegebenen wird. Mit anderen Worten, der Punktierer 560 punktiert 14 Symbole unter den 32 kodierten Symbolen und gibt somit 18 nicht punktierte kodierte Symbole aus.
  • Als nächstes wird der Betrieb des (14,4) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden vier Eingabebits a0, a1, a2, und a3 normalerweise an den Kodierer geliefert, und die verbleibenden Eingabebits a4, a5, a6, a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Mul tiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit versorgt der Walsh-Kode-Generator 500 den Multiplizierer 510 mit dem Basiskodewort W1 = 10101010101010110101010101010100, den Multiplizierer 512 mit dem Basiskodewort W2 = 0110011001100101100110011001100, den Multiplizierer 514 mit dem Basiskodewort W4 = 0001110000111000111100011110000111100, und den Multiplizierer 516 mit dem Basiskodewort W8 = 00000001111111100000001111111100. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Zusätzlich liefert der Walsh-Kode-Generator 500 dem Multiplizierer 518 das andere Basiskodewort W16, und der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes ein ausschließlich aus Einern bestehendes Basiskodewort der Länge 32 und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Maskengenerator 504 erzeugt weiter die Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a4, a5, a6, a7, a8 und a9, die an die Multiplizierer 518, 520, 522, 524, 526 und 528 angelegt werden, alle '0' sind, geben die Multiplizierer 518, 520, 522, 524, 526 und 528 '0' an den Exklusiv-Oder-Generator 540 aus, um somit das Ausgangssignal des Exklusiv-Oder-Gene rators 540 nicht zu beeinflussen. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich dem Wert, der durch die Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514 und 516 bestimmt wurde. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 0-ten, 1-ten, 2-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegeben wird. Mit anderen Worten, der Punktierer 560 punktiert 18 Symbole unter den 32 kodierten Symbolen und gibt somit 14 nicht punktierte kodierte Symbole aus.
  • 6) Informationsbitverhältnis des ersten TFCI zum zweiten TFCI beträgt 7:3
  • Für das Informationsbitverhältnis von 7:3 dient der Kodierer 400 als ein (21,7) Kodierer, während der Kodierer 405 als ein (11,3) Kodierer dient. Der Betrieb des (21,7) Kodierers und des (11,3) Kodierers wird nachfolgend getrennt unter Bezug auf 5 beschrieben.
  • Zuerst wird der Betrieb des (21,7) Kodierers unter Bezug auf 5 beschrieben. Betrachtet man die 5, so werden sieben Eingabebits a0, a1, a2, a3, a4, a5 und a6 normalerweise an den Kodierer 400 geliefert, und die verbleibenden Eingabebits a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit liefert der Walsh-Kode-Generator 500 das Basiskodewort W1 = 10101010101010110101010101010100 an den Multiplizierer 510, er liefert das Basiskodewort W2 = 01100110011001101100110011001100 an den Multiplizierer 512, er liefert das Basiskodewort W4 = 00011110000111100011110000111100 an den Multiplizierer 514, er liefert das Basiskodewort W8 = 00000001111111100000001111111100 an den Multiplizierer 516, und er liefert das Basiskodewort W16 = 00000000000000011111111111111101 an den Multiplizierer 518. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 518 multipliziert das Basiskodewort W16 mit dem Eingabebit a4 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder- Operator 540. Der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes erzeugt ein ausschließlich aus Einern bestehendes Basiskodewort und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Multiplizierer 520 multipliziert dann das nur aus Einer bestehende Basiskodewort mit dem Eingabebit a5 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Der Maskengenerator 504 erzeugt das Basiskodewort M1 = 0101 0000 1100 0111 1100 0001 1101 1101 und liefert das erzeugte Basiskodewort an den Multiplizierer 522. Der Multiplizierer 522 multipliziert dann das Basiskodewort M1 mit dem Eingabebit a6 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-oder-Operator 540. Weiterhin erzeugt der Maskengenerator 504 die anderen Basiskodeworte M2, M4 und M8, und liefert die erzeugten Basiskodeworte M2, M4 und M8 an die Multiplizierer 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a7, a8 und a9, die an die Multiplizierer 524, 526 und 528 gelegt werden, alle '0' sind, geben die Multiplizierer 524, 526 und 528 '0' an den Exklusiv-Oder-Operator 540 aus, so dass das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht beeinflusst wird. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520 und 522 bestimmt wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 0-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 7-ten, 12-ten, 18-ten, 21-ten und 24-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegebenen wird. Mit anderen Worten, der Punktierer 560 punktiert 11 Symbole unter den 32 kodierten Symbolen und gibt somit 21 nicht punktierte kodierte Symbole aus.
  • Als nächstes wird der Betrieb des (11,3) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden drei Eingabebits a0, a1 und a2 normalerweise an den Kodierer geliefert, und die verbleibenden Eingabebits a3, a4, a5, a6, a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit versorgt der Walsh-Kode-Generator 500 den Multiplizierer 510 mit dem Basiskodewort W1 = 10101010101010110101010101010100, den Multiplizierer 512 mit dem Basiskodewort W2 = 0110011001100101100110011001100, und den Multiplizierer 514 mit dem Basiskodewort W4 = 0001110000111000111100011110000111100. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder- Operator 540. Weiterhin erzeugt der Walsh-Kode-Generator 500 die anderen Basiskodeworte W8 und W16 und liefert die erzeugten Basiskodeworte W8 und W16 an die Multiplizierer 516 beziehungsweise 518. Der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes ein ausschließlich aus Einern bestehendes Basiskodewort der Länge 32 und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Maskengenerator 504 erzeugt weiter die Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a3, a4, a5, a6, a7, a8 und a9, die an die Multiplizierer 516, 518, 520, 522, 524, 526 und 528 angelegt werden, alle '0' sind, geben die Multiplizierer 516, 518, 520, 522, 524, 526 und 528 '0' an den Exklusiv-Oder-Generator 540 aus, um somit das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht zu beeinflussen. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich dem Wert, der durch die Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, und 514 bestimmt wurde. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 7-ten, 8-ten, 9-ten, 10-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegeben wird. Mit anderen Worten, der Punktierer 560 punktiert 21 Symbole unter den 32 kodierten Symbolen und gibt somit 11 nicht punktierte kodierte Symbole aus.
  • 7) Informationsbitverhältnis des ersten TFCI zum zweiten TFCI beträgt 8:2
  • Für das Informationsbitverhältnis von 8:2 dient der Kodierer 400 als ein (24,8) Kodierer, während der Kodierer 405 als ein (8,2) Kodierer dient. Der Betrieb des (24,8) Kodierers und des (8,2) Kodierers wird nachfolgend getrennt unter Bezug auf 5 beschrieben.
  • Zuerst wird der Betrieb des (24,8) Kodierers unter Bezug auf 5 beschrieben. Betrachtet man die 5, so werden acht Eingabebits a0, a1, a2, a3, a4, a5, a6 und a7 normalerweise an den Kodierer geliefert, und die verbleibenden Eingabebits a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit liefert der Walsh-Kode-Generator 500 das Basiskodewort W1 = 10101010101010110101010101010100 an den Multiplizierer 510, er liefert das Basiskodewort W2 = 01100110011001101100110011001100 an den Multiplizierer 512, er liefert das Basiskodewort W4 = 00011110000111100011110000111100 an den Multiplizierer 514, er liefert das Basiskodewort W8 = 00000001111111100000001111111100 an den Multiplizierer 516, und er liefert das Basiskodewort W16 = 00000000000000011111111111111101 an den Multiplizierer 518. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 518 multipliziert das Basiskodewort W16 mit dem Eingabebit a4 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes erzeugt ein ausschließlich aus Einern bestehendes Basiskodewort und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Multiplizierer 520 multipliziert dann das nur aus Einer bestehende Basiskodewort mit dem Eingabebit a5 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Der Maskengenerator 504 versorgt den Multiplizierer 522 mit dem Basiskodewort M1 = 0101 0000 1100 0111 1100 0001 1101 1101, und den Multiplizierer 524 mit dem Basiskodewort M2 = 0000 0011 1001 1011 1011 0111 0001 1100. Dann multipliziert der Multiplizierer 522 das Basiskodewort M1 mit dem Eingabebit a6 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-oder-Operator 540 und der Multiplizierer 524 multipliziert das Basiskodewort M1 mit dem Eingabebit a7 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-oder-Operator 540. Weiterhin erzeugt der Maskengenerator 504 die anderen Basiskodeworte M4 und M8, und liefert die erzeugten Basisko deworte M4 und M8 an die Multiplizierer 526 und 528. Da jedoch die Eingabebits a8 und a9, die an die Multiplizierer 526 und 528 gelegt werden, alle '0' sind, geben die Multiplizierer 526 und 528 '0 an den Exklusiv-Oder-Operator 540 aus, so dass das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht beeinflusst wird. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522 und 524 bestimmt wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 1-ten, 7-ten, 13-ten, 15-ten, 20-ten, 25-ten, 30-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegebenen wird. Mit anderen Worten, der Punktierer 560 punktiert 8 Symbole unter den 32 kodierten Symbolen und gibt somit 24 nicht punktierte kodierte Symbole aus.
  • Als nächstes wird der Betrieb des (8,2) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so werden zwei Eingabebits a0 und a1 normalerweise an den Kodierer geliefert, und die verbleibenden Eingabebits a2, a3, a4, a5, a6, a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Mul tiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit versorgt der Walsh-Kode-Generator 500 den Multiplizierer 510 mit dem Basiskodewort W1 = 10101010101010110101010101010100, und den Multiplizierer 512 mit dem Basiskodewort W2 = 0110011001100101100110011001100. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Weiterhin erzeugt der Walsh-Kode-Generator 500 die anderen Basiskodeworte W4, W8 und W16 und liefert die erzeugten Basiskodeworte W4, W8 und W16 an die Multiplizierer 514, 516 beziehungsweise 518. Der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes ein ausschließlich aus Einern bestehendes Basiskodewort der Länge 32 und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Maskengenerator 504 erzeugt weiter die Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a2, a3, a4, a5, a6, a7, a8 und a9, die an die Multiplizierer 514, 516, 518, 520, 522, 524, 526 und 528 angelegt werden, alle '0' sind, geben die Multiplizierer 514, 516, 518, 520, 522, 524, 526 und 528 '0' an den Exklusiv-Oder-Generator 540 aus, um somit das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht zu beeinflussen. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich dem Wert, der durch die Exklusiv-Oder-Verknüpfung der Ausgabewerte der Multiplizierer 510 und 512 bestimmt wurde. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 3-ten, 7-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegeben wird. Mit anderen Worten, der Punktierer 560 punktiert 24 Symbole unter den 32 kodierten Symbolen und gibt somit 8 nicht punktierte kodierte Symbole aus.
  • 8) Informationsbitverhältnis des ersten TFCI zum zweiten TFCI beträgt 9:1
  • Für das Informationsbitverhältnis von 9:1 dient der Kodierer 400 als ein (27,9) Kodierer, während der Kodierer 405 als ein (5,1) Kodierer dient. Der Betrieb des (27,9) Kodierers und des (5,1) Kodierers wird nachfolgend getrennt unter Bezug auf 5 beschrieben.
  • Zuerst wird der Betrieb des (27,9) Kodierers unter Bezug auf 5 beschrieben. Betrachtet man die 5, so werden neun Eingabebits a0, a1, a2, a3, a4, a5, a6, a7 und a8 normalerweise an den Kodierer geliefert, und das verbleibende Eingabebit a9 wird mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Mul tiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit liefert der Walsh-Kode-Generator 500 das Basiskodewort W1 = 10101010101010110101010101010100 an den Multiplizierer 510, er liefert das Basiskodewort W2 = 01100110011001101100110011001100 an den Multiplizierer 512, er liefert das Basiskodewort W4 =, 00011110000111100011110000111100 an den Multiplizierer 514, er liefert das Basiskodewort W8 = 00000001111111100000001111111100 an den Multiplizierer 516, und er liefert das Basiskodewort W16 = 00000000000000011111111111111101 an den Multiplizierer 518. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 512 multipliziert das Basiskodewort W2 mit dem Eingabebit a1 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 514 multipliziert das Basiskodewort W4 mit dem Eingabebit a2 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, der Multiplizierer 516 multipliziert das Basiskodewort W8 mit dem Eingabebit a3 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540, und der Multiplizierer 518 multipliziert das Basiskodewort W16 mit dem Eingabebit a4 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes erzeugt ein ausschließlich aus Einern bestehendes Basiskodewort und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Multiplizierer 520 multipliziert dann das nur aus Einer bestehende Basiskodewort mit dem Eingabebit a5 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Der Maskengenerator 504 versorgt den Multiplizierer 522 mit dem Basiskodewort M1 = 0101 0000 1100 0111 1100 0001 1101 1101, den Multiplizierer 524 mit dem Basiskodewort M2 = 0000 0011 1001 1011 1011 0111 0001 1100 und den Multiplizierer 526 mit dem Basiskodewort M4 = 0001 0101 1111 0010 0110 1100 1010 1100. Dann multipliziert der Multiplizierer 522 das Basiskodewort M1 mit dem Eingabebit a6 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-oder-Operator 540, der Multiplizierer 524 multipliziert das Basiskodewort M2 mit dem Eingabebit a7 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-oder-Operator 540, und der Multiplizierer 526 multipliziert das Basiskodewort M4 mit dem Eingabebit a8 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-oder-Operator 540. Weiterhin erzeugt der Maskengenerator 504 das andere Basiskodeworte M8, und liefert das erzeugte Basiskodeworte M8 an den Multiplizierer 528. Da jedoch das Eingabebit a9, das an den Multiplizierer 528 gelegt wird, '0' ist, gibt der Multiplizierer 528 '0' an den Exklusiv-Oder-Operator 540 aus, so dass das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht beeinflusst wird. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich einem Wert, der durch eine Exklusiv-oder-Verknüpfung der Ausgabewerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524 und 526 bestimmt wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängen information anzeigt. Der Punktierer 560 punktiert dann die 0-ten, 2-ten, 8-ten, 19-ten und 20-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegebenen wird. Mit anderen Worten, der Punktierer 560 punktiert 5 Symbole unter den 32 kodierten Symbolen und gibt somit 27 nicht punktierte kodierte Symbole aus.
  • Als nächstes wird der Betrieb des (5,1) Kodierers in Bezug auf 5 beschrieben. Betrachtet man die 5, so wird ein Eingabebit a0 normalerweise an den Kodierer geliefert, und die verbleibenden Eingabebits a1, a2, a3, a4, a5, a6, a7, a8 und a9 werden alle mit '0' gefüllt. Das Eingabebit a0 wird an den Multiplizierer 510 gelegt, das Eingabebit a1 wird an den Multiplizierer 512 gelegt, das Eingabebit a2 wird an den Multiplizierer 514 gelegt, das Eingabebit a3 wird an den Multiplizierer 516 gelegt, das Eingabebit a4 wird an den Multiplizierer 518 gelegt, das Eingabebit a5 wird an den Multiplizierer 520 gelegt, das Eingabebit a6 wird an den Multiplizierer 522 gelegt, das Eingabebit a7 wird an den Multiplizierer 524 gelegt, das Eingabebit a8 wird an den Multiplizierer 526 gelegt, und das Eingabebit a9 wird an den Multiplizierer 528 gelegt. Zur selben Zeit erzeugt der Walsh-Kode-Generator 500 das Basiskodewort W1 = 10101010101010110101010101010100 und liefert das erzeugte Basiskodewort an den Multiplizierer 510. Der Multiplizierer 510 multipliziert dann das Basiskodewort W1 mit dem Eingabebit a0 in der Symboleinheit und liefert sein Ausgangssignal an den Exklusiv-Oder-Operator 540. Weiterhin erzeugt der Walsh-Kode-Generator 500 die anderen Basiskodeworte W2, W4, W8 und W16 und liefert die erzeugten Basiskodeworte W2, W4, W8 und W16 an die Multiplizierer 512, 514, 516 beziehungsweise 518. Der Generator 502 zur Erzeugung eines ausschließlich aus Einern bestehenden Kodes erzeugt ein ausschließlich aus Einern bestehendes Basiskodewort der Länge 32 und liefert das erzeugte aus lauter Einern bestehende Basiskodewort an den Multiplizierer 520. Der Maskengenerator 504 erzeugt weiter die Basiskodeworte M1, M2, M4 und M8 und liefert die erzeugten Basiskodeworte M1, M2, M4 und M8 an die Multiplizierer 522, 524, 526 beziehungsweise 528. Da jedoch die Eingabebits a1, a2, a3, a4, a5, a6, a7, a8 und a9, die an die Multiplizierer 512, 514, 516, 518, 520, 522, 524, 526 und 528 angelegt werden, alle '0' sind, geben die Multiplizierer 512, 514, 516, 518, 520, 522, 524, 526 und 528 '0' an den Exklusiv-Oder-Generator 540 aus, um somit das Ausgangssignal des Exklusiv-Oder-Generators 540 nicht zu beeinflussen. Das heißt, ein Wert, der durch eine Exklusiv-Oder-Verknüpfung der Ausgangswerte der Multiplizierer 510, 512, 514, 516, 518, 520, 522, 524, 526 und 528 durch den Exklusiv-Oder-Operator 540 bestimmt wird, ist gleich dem Wert, der durch den Multiplizierer 510 ausgegeben wird. Die 32 Symbole, die vom Exklusiv-Oder-Operator 540 ausgegeben werden, werden der Punktiervorrichtung 560 geliefert. In diesem Moment empfängt die Steuervorrichtung 550 eine Kodelängeninformation und liefert dem Punktierer 560 ein Steuersignal, das die Punktierpositionen auf der Basis der Kodelängeninformation anzeigt. Der Punktierer 560 punktiert dann die 1-ten, 3-ten, 5-ten, 7-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten kodierten Symbole unter der Gesamtheit der 32 kodierten Symbole der 0-ten bis 31-ten Symbole gemäß dem Steuersignal, das von der Steuervorrichtung 550 ausgegeben wird. Mit anderen Worten, der Punktierer 560 punktiert 27 Symbole unter den 32 kodierten Symbolen und gibt somit 5 nicht punktierte kodierte Symbole aus.
  • Obwohl das Verfahren zur Erhöhung nur der Kodierrate des ersten TFCI beschrieben wurde, würde es für einen Fachmann offensichtlich sein, dass das Verfahren zur Erhöhung nur der Kodierrate des zweiten TCFI in ähnlicher Weise ausgeführt werden kann.
  • Nach den obigen Operationen werden die kodierten Symbole, die von den Kodierern 400 und 405 ausgegeben werden, durch einen Multiplexer 410, einem Zeitmultiplexverfahren unterworfen, wobei ein gemultiplextes 32-Symbol-Signal erzeugt wird.
  • Es erfolgt als nächstes eine Beschreibung der Multiplexoperation des Multiplexers 410. Der Multiplexer multiplext die kodierten Symbole, die von den Kodierern 400 und 405 ausgegeben werden, so dass die kodierten Symbole so gleichförmig wie möglich in einem Funkrahmen angeordnet werden. Das heißt, der Multiplexer 410 bildet die Informationsbits ak auf die kodierten Bits, die bl Bits, die in der Beschreibung des Stands der Technik definiert sind, ab. Die bl Bits werden auf die dm Bits abgebildet, bevor sie über den tatsächlichen Funkrahmen für die jeweiligen Zustände A1, A2, A3 und A4 übertragen werden. In den Zuständen A2, A3 und A4 werden alle 32 bl Bits übertragen. Im Zustand A1 werden jedoch die Bits d30(b30) und d31(b31) nicht übertragen, so dass es notwendig ist, die kodierten Symbole, die auf die Bits d30(b30) und d31(b31) abgebildet werden sollen, zu bestimmen. Die Regeln für das Abbilden der kodierten Symbole, die vom Kodierer ausgegeben werden, auf die Bits d30(b30) und d31(b31) werden nachfolgend angegeben.
    • Regel 1: die letzten kodierten Symbole der jeweiligen Kodierer werden auf d30(b30) und d31(b31) abgebildet.
    • Regel 2: beliebig kodierte Symbole der jeweiligen Kodierer werden auf d30(b30) und d31(b31) abgebildet.
    • Regel 3: zwei beliebig kodierte Symbole von einem Kodierer mit einer erhöhten Kodierrate werden auf d30(b30) und d31(b31) abgebildet.
    • Regel 4: zwei beliebig kodierte Symbole von einem Kodierer mit einer hohen Kodierrate werden auf d30(b30) und d31(b31) abgebildet.
    • Regel 5: zwei beliebig kodierte Symbole von einem anderen Kodierer als dem Kodierer mit der erhöhten Kodierrate werden auf d30(b30) und d31(b31) abgebildet.
  • Beim Anwenden der Regel 1, Regel 2, Regel 3, Regel 4 und Regel 5 sollten folgendes beachtet werden. Das heißt, wenn ein oder zwei kodierte Symbole jedes Kodes nicht übertragen werden, so sollte betrachtet werden, wie (1) die Leistung des Kodes, der für den ersten TFCI oder den zweiten TFCI verwendet wird, geändert werden wird, (2) welcher TFCI unter dem ersten TFCI und dem zweiten TFCI in seiner Zuverlässigkeit (oder Leistung) erhöht werden sollte, (3) welche kodierten Symbole, die von den jeweiligen Kodierern ausgegeben werden, auf d30(b30) und d31(b31) abgebildet werden sollten, um die Leistungsverschlechterung der Kodes zu minimieren, und (4) welcher TFCI unter dem ersten TFCI und dem zweiten TFCI während des Übertragens belastet werden sollte.
  • In der folgenden Beschreibung der Regel 1, Regel 2, Regel 3 und Regel 5 wird angenommen, dass das Informationsbitverhältnis der ersten TFCI zum zweiten TFCI im HSM 3:7 beträgt. Weiterhin wird bei der Beschreibung der Regel 4 angenommen, dass das Informationsbitverhältnis des ersten TFCI zum zweiten TFCI im Zustand A1 3:7 beträgt.
  • Eine Beschreibung der Regel 1 wird nachfolgend anhand eines Beispiels angegeben. Ein (9,3) Kode und ein (23,7) Kode, oder ein (11,3) Kode und ein (21,7) Kode sind gemäß dem Informationsbitverhältnis des ersten TFCI zum zweiten TFCI verfügbar. Der (9,3) Kode und der (23,7) Kode werden verwendet, um die Kodeleistung des zweiten TFCI zu erhöhen, während der (11,3) Kode und der (21,7) Kode verwendet werden, um die Kodeleis tung des ersten TFCI zu erhöhen. Wenn die Regel 1 angewandt wird, so wird das letzte kodierte Symbol des (9,3) Kodes nicht übertragen, so dass die tatsächliche Kodierrate des (9,3) Kodes zu (8,3) wird; das letzte kodierte Symbol des (23,7) Kodes wird nicht übertragen, so dass die tatsächliche Kodierrate des (23,7) Kodes zu (22,7) wird; das letzte kodierte Symbol des (11,3) Kodes wird nicht übertragen, so dass die tatsächliche Kodierrate des (11,3) Kodes zu (10,3) wird; und das letzte kodierte Symbol des (21,7) Kodes wird nicht übertragen, so dass die tatsächliche Kodierrate des (21,7) Kodes zu (20,7) wird. In der Regel 1 bilden die Kodierer die letzten kodierten Symbole auf d30(b30) und d31(b31) ab, was zu einer Vereinfachung der Abbildung beiträgt. Im Zustand A1 wird jedoch die tatsächliche Kodierrate des ersten TFCI zum zweiten TFCI erniedrigt, was zu einer Reduktion in der Kodeleistung des ersten TFCI und des zweiten TFCI führt.
  • Eine Beschreibung der Regel 2 wird nachfolgend anhand eines Beispiels angegeben. Ein (9,3) Kode und ein (23,7) Kode, oder ein (11,3) Kode und ein (21,7) Kode sind gemäß dem Informationsbitverhältnis des ersten TFCI zum zweiten TFCI verfügbar. Wenn die Regel 2 angewandt wird, so wird ein beliebiges kodiertes Symbol des (9,3) Kodes nicht übertragen, so dass die tatsächliche Kodierrate des (9,3) Kodes zu (8,3) wird; ein beliebiges kodiertes Symbol des (23,7) Kodes wird nicht übertragen, so dass die tatsächliche Kodierrate des (23,7) Kodes zu (22,7) wird; ein beliebiges kodiertes Symbol des (11,3) Kodes wird nicht übertragen, so dass die tatsächliche Kodierrate des (11,3) Kodes zu (10,3) wird; und ein beliebiges kodiertes Symbol des (21,7) Kodes wird nicht übertragen, so dass die tatsächliche Kodierrate des (21,7) Kodes zu (20,7) wird. Die beliebigen kodierten Symbole können aus den 4 Kodes so ausgewählt werden, dass die tatsächlichen Kodeleistungen nicht erniedrigt werden, obwohl die tatsächlichen Kodierraten der jeweiligen Kodes erniedrigt werden. Es kann jedoch sein, dass mehrere Kodes in der Leistung abnehmen, unabhängig von den beliebig kodierten Symbolen. Die Regel 2 ist komplexer als die Regel 1 in Bezug auf das Abbildungsverfahrens. Im Zustand A1 ist es jedoch möglich, die Kodeleistungen des ersten TFCI und des zweiten TFCI unabhängig von der Reduktion in der tatsächlichen Kodierrate der Kodierer für den ersten TFCI und den zweiten TFCI beizubehalten.
  • Eine Beschreibung der Regel 3 wird nachfolgend anhand eines Beispiels angegeben. Ein (9,3) Kode und ein (23,7) Kode, oder ein (11,3) Kode und ein (21,7) Kode sind gemäß dem Informationsbitverhältnis des ersten TFCI zum zweiten TFCI verfügbar. Wenn die Regel 3 angewandt wird, so werden zwei beliebiges kodierte Symbole des (23,7) Kodes nicht übertragen, so dass die tatsächliche Kodierrate des (23,7) Kodes zu (21,7) wird; und zwei beliebige kodierte Symbole des (11,3) Kodes werden nicht übertragen, so dass die tatsächliche Kodierrate des (11,3) Kodes zu (9,3) wird. Die beliebigen kodierten Symbole können so ausgewählt werden, dass die tatsächlichen Kodeleistungen nicht erniedrigt werden, obwohl die tatsächlichen Kodierraten der jeweiligen Kodes erniedrigt werden. Die meisten der Kodes nehmen jedoch in ihrer Leistung ab. In der Regel 3 wird die tatsächliche Kodierrate der jeweiligen Kodes (9,3) oder (21,7), um somit die Leistung der TFCI-Kodeworte mit einer tatsächlichen Datenrate von 1/3 für den Fall des Zustands A1 zu erfüllen. Der Anstieg in der Anzahl er TFCI-Symbole bewirkt jedoch eine Abnahme der Leistung des Kodes, für den die kodierten Symbole in ihrer Anzahl erhöht wurden, obwohl es beabsichtigt war, die Leistung des ersten TFCI oder des zweiten TFCI zu erhöhen. Die Regel 3 kann nach beliebigen Symbolen suchen, die die Leistung der Kodes nicht erniedrigen. Wie die Regel 2 weist auch die Regel 3 ein komplexes Abbildungsverfahren auf. Um das Abbildungsverfahren zu vereinfachen, werden die letzten zwei Symbole unter den kodierten Symbolen, die vom Kodierer ausgegeben werden, der die erhöhte Anzahl der kodierten Symbole aufweist, auf d30(b30) und d31(b31) abgebildet.
  • Eine Beschreibung der Regel 4 wird nachfolgend anhand eines Beispiels angegeben. Ein (23,7) Kode und ein (9,3) Kode, oder ein (21,7) Kode und ein (11,3) Kode sind gemäß dem Informationsbitverhältnis des ersten TFCI zum zweiten TFCI verfügbar. Der (21,7) Kode und der (11,3) Kode werden verwendet, um die Kodierrate des zweiten TFCI zu erhöhen, während der (23,7) Kode und der (9,3) Kode verwendet werden, um die Kodierrate des ersten TFCI zu erhöhen. Wenn die Regel 4 angewandt wird, so werden die letzten zwei kodierten Symbole des (23,7) Kodes nicht übertragen, so dass die tatsächliche Kodierrate des (23,7) Kodes zu (21,7) wird und die Kodierrate des (9,3) Kodes ungeändert bleibt; und die zwei letzten kodierten Symbole des (21,7) Kodes werden nicht übertragen, so dass die tatsächliche Kodierrate des (21,7) Kodes zu (19,7) wird, und die Kodierrate des (11,3) Kodes unverändert bleibt. Wenn die Regel 4 angewandt wird, bildet der Kodierer, der die große Anzahl von Kodeworten aufweist, die letzten zwei Symbole oder beliebige zwei Symbole von den jeweiligen Kodierern auf d30(b30) und d31(b31) ab. In der Regel 4 werden zwei kodierte Symbole des Kodes, die ein längeres Kodewort aufweisen, nicht übertragen, so dass die Leistung des Kodes, der das längere Kodewort aufweist, reduziert wird, wobei die Leistung des Kodes, der das kürzere Kodewort aufweist, gesichert wird.
  • Eine Beschreibung der Regel 5 wird nachfolgend anhand eines Beispiels gegeben. Wenn angenommen wird, dass die Informationsbitrate des ersten TFCI zum zweiten TFCI 3:7 ist, und die Leistung des Kodeworts, das das zweite TFCI überträgt, erhöht wird, so sind ein (9,3) Kode und ein (23,7) Kode verfügbar. In der Regel 5 werden, um den zweiten TFCI mit einer hohen Zuverlässigkeit zu übertragen, zwei beliebig kodierte Symbole des (9,3) Kodes auf d30(b30) und d31(b31) abgebildet, so dass die tatsächliche Kodierrate zu (7,3) wird. In der Regel 5 wird die Leistung des ersten TFCI-Kodierers reduziert, aber die kodierten Symbole für den zweiten TFCI werden nicht beschädigt, so dass es möglich ist, das zweite TFCI-Kodewort sicher zu übertragen.
  • In der vorangehenden Beschreibung der Regel 1, Regel 2, Regel 3 und Regel 4 werden die ak Bits nur im Zustand A1 auf die bl Bits abgebildet. Im Zustand A2, A3 und A4 werden jedoch alle 32 kodierten Symbole übertragen, oder es werden die 32 kodierten Symbole durch eine Wiederholung übertragen, so dass eine getrennte Abbildungsregel nicht erforderlich ist, und die intakten Abbildungsregeln, die für den Zustand A1 verwendet werden, verwendet werden können. Zusätzlich können die Regel 1, Regel 2, Regel 3, Regel 4 und Regel 5 passend gemäß den Umständen verwendet werden.
  • Die vorliegende Erfindung liefert ein Verfahren zur Abbildung der ak Bits auf die bl Bits anhand eines Beispiels. Im folgenden Beispiel bilden ein erster TFCI-Kodierer und ein zweiter TFCI-Kodierer, das heißt ein {(3,1)-Kodierer und ein (29,9)-Kodierer}, ein {(6,2)-Kodierer und ein (26,8)-Kodierer}, ein {(9,3)-Kodierer und ein (23,7)-Kodierer}, ein {(12,4)-Kodierer und ein (20,6)-Kodierer}, ein {(18,6)-Kodierer und ein (14,4)-Kodierer}, ein {(21,7)-Kodierer und ein (11,3)-Kodierer}, ein {(24,8)-Kodierer und ein (8,2)-Kodierer}, ein {(27,9)-Kodierer und ein (5,1)-Kodierer} und ein (32,10)-Kodierer die letzten zwei kodierten Symbole des zweiten TFCI-Kodierers auf d30(b30) und d31(b31) ab. Zusätzlich werden, da der konventionelle (16,5)-Kodierer, der im 3GPP verwendet wird, in gleicher Weise arbeiten kann, die zwei letzten kodierten Symbole des (16,5)-Kodierers auch auf d30(b30) und d31(b31) abgebildet, und die letzten zwei kodieren Symbole des (32,10)-Kodierers werden auch auf d30(b30) und d31(b31) abgebildet.
  • Wenn der zweite TFCI-Kodierer im Zustand A1 verwendet wird, weisen alle 9 verfügbaren Kodierer eine tatsächliche Kodierrate von 1/3 auf. Die 9 Kodierer, die durch die Erfindung vorgeschlagen werden, obwohl sie die Kodierrate 1/3 aufweisen, werden jedoch so gestaltet, dass sie eine optimale Leistung bei der Kodierrate 1/3 aufweisen. Zusätzlich ist, sogar im Verfahren zur Erhöhung der Anzahl der kodierten Symbole für den ersten TFCI der Kodierer so gestaltet, dass er eine optimale Leistung bei der tatsächlichen Kodierrate 1/3 aufweist, obwohl zwei kodierte Symbole nicht übertragen werden.
  • Vor einer Beschreibung des Verfahrens zum Abbilden der Informationsbits ak auf die kodierten Bits bl wird angenommen, dass die Summe der m TFCI-Bits für den DCH (das heißt der ersten TFCI-Bits) und der n TFCI-Bits für den DSCH (das heißt der zweiten TFCI-Bits) zu m + n = 10 wird. Zusätzlich wird, wie das oben angegeben ist, angenommen, dass die letzten kodierten Symbole des zweiten TFCI-Kodierers auf d30(b30) und d31(b31) abgebildet werden, und der (16,5) Kodierer die letzten kodierten Symbole auf d30(b30) und d31(b31) an den jeweiligen Kodierern abbildet. Die vorliegende Erfindung wird für die Verhältnis m:n von 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2 und 9:1 beschrieben. Der (32,10)-Kodierer ordnet die kodierten Symbole sequentiell an.
  • Es erfolgt zunächst eine Beschreibung für einen Fall, bei dem der m Wert größer als der n Wert ist. Sogar wenn der n Wert größer als der m Wert ist, ist es möglich, die kodierten TFCI-Symbole für den DCH und die kodierten TFCI-Symbole für den DSCH in der folgenden Weise durch das Vertauschen des n Werts und des m Werts anzuordnen.
  • Im Kodierverfahren, das hier oben beschrieben ist, ist die Anzahl der kodierten Bits, die durch das Kodieren der m TFCI- Bits für den DCH und der n TFCI-Bits für den DSCH geschaffen werden (m·3) beziehungsweise (m·3 – 2). Um somit die Positionen für das Übertragen der geschaffenen kodierten Symbole auszuwählen, verwenden die Zustände A1, a2, A3 und A4 verschiedene Verfahren. Im Zustand A1 werden die letzten kodierten Symbole des zweiten TFCI-Kodierers auf d30(b30) und d31(b31) abgebildet, 30 bl Bits werden durch 10 geteilt und dann werden die m kodierten Symbole, die durch das Teilen der m·3 kodierten Symbole für den ersten TFCI-Kodierer in 3 gleiche Teile bestimmt werden, und die n kodierten Symbole, die durch das Teilen der n·3 kodierten Symbole für den zweiten TFCI-Kodierer bestimmt werden, mit Ausnahme der letzten zwei kodierten Symbole in drei gleiche Teile bestimmt werden, angeordnet. Im Zustand A2 werden die 32 bl Bits, die im Zustand A1 angeordnet wurden, sequentiell drei Mal wiederholt und dann nochmals von b0 bis b23 wiederholt, um sie auf eine Gesamtzahl von 120 dm Bits abzubilden. Im Zustand A3 werden die 32 bl Bits, die im Zustand A1 angeordnet wurden, auf die dm Bits während der Übertragung abgebildet. Somit liefert im Zustand A1 die vorliegende Erfindung ein Verfahren zur Abbildung der kodierten Symbole auf die bl Bits. Im Zustand A2, A3 und A4 liefert die Erfindung ein Verfahren zur Abbildung der kodierten Symbole unter Verwendung der bl Bits, die im Zustand A1 angeordnet wurden.
  • Es erfolgt eine Beschreibung eines Verfahrens für das Anordnen der m kodierten Symbole für den DCH und der n kodierten Symbole für den DSCH auf die 10 kodierten Symbolpositionen.
  • L soll ein L-tes kodiertes Symbol der 10 kodierten Symbole anzeigen. F(k) = ⌊m/n·k⌋, k = 0, 1, 2, ..., n (5) G(k) = ⌈F(k) – F(k – 1))/2⌉, k = 0, 1, 2, ..., n (6)
  • In den Gleichungen (5) und (6) bezeichnet ⌊x⌋ einen maximalen Wert unter den ganzen Zahlen, die kleiner oder gleich einem vorgegebenen Wert x sind, und ⌈x⌉ bezeichnet einen minimalen Wert unter den ganzen Zahlen, die größer als oder gleich einem vorgegebenen Wert x sind.
  • In Gleichung (6) ist F(–1) als null (0) definiert. Das heißt, F(–1) = 0. Ein Verfahren für das Anordnen der m Bits für den DCH und der n Bits für den DSCH unter Verwendung der obigen Formeln wird durch Gleichung (7) definiert. Die Bits für den DSCH werden sequentiell zu n L Werten unter den 10 L Werten angeordnet. L = F(l – 1) + G(l) + l (7)
  • In Gleichung (7) bezeichnet l(1 ≤ l ≤ n) ein l-tes Bit unter den n Bits für den DSCH. Somit wird die Gleichung (7) bei der Berechnung eines Werts, der der l-ten Position unter den 10 Bits für den DSCH entspricht, verwendet.
  • Die m Bits für den DCH werden zu L Werten angeordnet, wobei es sich um andere Werte als sie durch die Gleichung (7) vorgegeben werden, handelt. Dies wird durch Gleichung (8) definiert. F(l – 2) + G(l – 1) + l ≤ L ≤ F(l – 1) + G(1) + l – 1 (8)
  • Die nachfolgende Tabelle 10 zeigt F(k) und G(k) für die jeweiligen Fälle von m:n = 9:1, 8:2, 7:3, 6:4 und 5:5. In Tabelle 10 weisen kodierte Symbolpositionen des DSCH einen Wert (l – 1) bei bl auf. Im Zustand A1 bildet die vorliegende Erfindung zwei bl Bits auf zwei dm Bits vor der Übertragung über einen Zeitschlitz ab. Die Positionen, die in Tabelle 10 definiert sind, werden 3 Mal an den bl Bits geteilt durch 10 wiederholt, und nach der Wiederholung werden die letzten beiden kodierten Symbole des zweiten TFCI-Kodierers auf die letzten zwei Bits b30 und b31 abgebildet. Tabelle 10
    m:n F(k) F(1) F(2) F(3) F(4) F(5)
    G(k) G(1) G(2) G(3) G(4) G(5)
    DSCH Position
    5:5 1 2 3 4 5
    1 1 1 1 1
    2 4 6 8 10
    6:4 1 3 4 6
    1 1 1 1
    2 4 7 9
    7:3 2 4 7
    1 1 1
    2 5 8
    8:2 4 8
    2 2
    3 8
    9:1 9
    4
    5
  • 6 ist ein Diagramm, das zeigt, wie man die 18 kodierten TFCI-Symbole für den DCH und die 12 kodierten TFCI-Symbole für den DSCH an ein 30-Bit TFCI-Feld des DPCCH für m:n = 6:4 im Falle des Zustands Al anpasst. Wie in Tabelle 10 gezeigt ist, entsprechen für m:n = 6:4 die Positionen des DSCH dem Fall, bei dem die L Werte 2, 4, 7 und 9 sind. Das heißt, d1(b1), d3(b3), d6(b6), d8(b8), d11(b11), d13(b13), d16(b16), d18(b18), d21(b21), d23(b23), d26(b26) und d28(b28) werden übertragen.
  • Die gemultiplexten kodierten TFCI-Symbole werden dann an einen Multiplexer 420 der 4 angelegt, wo sie einem Zeitmultiplex mit den Transportleistungssteuerbits (TPC-Bits), den Pilotbits und physikalischer Information unterworfen werden.
  • 7 zeigt eine Rahmenstruktur des DPCCH, der vom Knoten B zur UE übertragen wird, wobei der obere Teil eine Struktur eines Zeitschlitzes zeigt, wobei der mittlere Teil eine Struktur eines Funkrahmens zeigt, und wobei der untere Teil eine Struktur von aufeinander folgend übermittelten Funkrahmen zeigt. Der gemultiplexte DPCCH wird mit dem DPDCH in den DPCH auf einer Zeitmultiplexbasis gemultiplext, wie das in 7 gezeigt ist. Eine Spreizvorrichtung 430 führt eine Kanalspreizung der gemultiplexten Symbole mit einem Spreizkode, der von einem Spreizkodegenerator 435 geliefert wird, in eine Symboleinheit für eine Kanalisierung durch, und gibt die kanal-gespreizten Signale in einer Chipeinheit aus. Eine Verwürfelungsvorrichtung 440 verwürfelt die kanal-gespreizten Signale mit einem Verwürfelungskode, der von einem Verwürfelungskodegenerator 445 geliefert wird.
  • B2. Struktur und Betrieb des Empfängers
  • Es erfolgt nun eine Beschreibung eines Empfängers, der dem Sender entspricht, der das Kodieren mit einer variablen Kodierrate beim Übertragen von TFCI-Bits für den DSCH und TFCI-Bits für den DCH in einem speziellen Verhältnis durchführt. Der Empfänger umfasst einen Dekodierer für das Dekodieren der empfangenen Symbole, die mit der variablen Kodierrate kodiert wurden.
  • 8 zeigt eine Struktur eines Empfängers, der dem Sender, der in 4 dargestellt ist, entspricht, gemäß einer Aus führungsform der vorliegenden Erfindung. Betrachtet man die 8, so wird ein DPCH in Abwärtsrichtung, der vom Knoten B an die UE übertragen wird, durch eine Entwürfelungsvorrichtung 840 mit einem Verwürfelungskode, der von einem Verwürfelungskodegenerator 845 geliefert wird, entwürfelt. Der entwürfelte DPCH in Abwärtsrichtung wird durch eine Entspreizvorrichtung 830 mit einem Spreizkode, der von einem Entspreizkodegenerator 835 geliefert wird, in eine Symboleinheit entspreizt. Die entspreizten DPCH-Symbole werden durch einen Demultiplexer 820 in DPDCH, TPC-Bits, Pilotbits und kodierte TFCI-Symbole entmultiplext. Die kodierten TFCI-Symbole werden nochmals durch einen Demultiplexer 810 in kodierte TFCI-Symbole für den DSCH und kodierte TFCI-Symbole für den DCH in Abhängigkeit von der Kodelängensteuerinformation auf der Basis eines Informationsbitverhältnisses der TFCI-Bits für den DSCH zu den TFCI-Bits für den DCH entmultiplext und dann an zugehörige Dekodierer 800 beziehungsweise 805 gegeben. Die Dekodierer 800 und 805 dekodieren die kodierten TFCI-Symbole für den DSCH und die kodierten TFCI-Symbole für den DCH in Abhängigkeit von der Kodelängensteuerinformation auf der Basis des Informationsbitverhältnisses der TFCI-Bits für den DSCH zu den TFCI-Bits für den DCH und geben dann die TFCI-Bits für den DSCH beziehungsweise die TFCI-Bits für den DCH aus.
  • Eine Struktur und ein Betrieb eines Dekodierers gemäß verschiedener Ausführungsformen der vorliegenden Erfindung wird hier nachfolgend beschrieben. Die Dekodierer 800 und 805, die in 8 dargestellt sind, sollten strukturiert sein, um die kodierten TFCI-Symbole für den DSCH und die kodierten TFCI-Symbole für den DCH, die in verschiedenen Kodierraten kodiert sind, zu dekodieren.
  • Erste Ausführungsform (Dekodierer)
  • 9 zeigt eine detaillierte Struktur der Dekodierer 800 und 805, die in 8 dargestellt sind. Betrachtet man die 9 so werden empfangene Symbole r(t) einer Null-Einschiebevorrichtung 900 geliefert, und zur selben Zeit wird Kodelängeninformation an die Steuervorrichtung 930 gegeben. Die Steuervorrichtung 930 bestimmt Punktierpositionen auf der Basis der Kodelängeninformation und liefert Steuerinformation für die bestimmten Punktierpositionen an die Null-Einschiebevorrichtung 900. Die Kodelängeninformation bezeichnet die Kodelänge oder die Kodierrate, die im Kodierer verwendet wird, während die Steuerinformation die Punktierpositionen bezeichnet. Die Punktierpositionen stellen die Positionen der Symbole, die gestutzt wurden, um eine gewünschte kodierte Symbollänge, die den Bits entspricht, die vom Kodierer empfangen wurden, zu erhalten, dar. Die Tabelle 11 zeigt die Punktierpositionen, die in Verbindung mit den Kodelängen gespeichert sind. Tabelle 11
    Kodierlängeninfo (Kodierrate) Punktierposition
    (3,1) F_29
    (5,1) F_27
    (6,2) F_26
    (8,2) F_24
    (9,3) F_23
    (11,9) F_21
    (12,4) F_20
    (14,4) F_18
    (18,6) F_14
    (20,6) F_12
    (21,7) F_11
    (23,7) F_9
    (24,8) F_8
    (26,8) F_6
    (27,9) F_5
    (29,9) F_3
  • Es wird in Tabelle 11 angenommen, dass die Kodelängeninformation die Kodierrate, die im Kodierer verwendet wird, anzeigt. Da eine Kodierrate (k,n) anzeigt, dass n Eingabebits in k Symbole kodiert werden, weisen die empfangenen Symbole eine Kodierlänge k auf. Weiterhin stellt F_n der Tabelle 11 n Punktierpositionen dar. Wie aus Tabelle 11 bestimmt werden kann, ermöglicht es die Steuerinformation (Punktierposition) der Null-Einschiebevorrichtung 900 die Anzahl (32) ausgegebener Symbole unabhängig von der Kodelänge der empfangenen Symbole aufrecht zu halten.
  • Betrachtet man die Tabelle 11, so gibt die Steuervorrichtung 930 Information über 29 Punktierpositionen für eine Kodier rate (3,1), eine Information über 27 Punktierpositionen für eine Kodierrate (5,1), eine Information über 26 Punktierpositionen für eine Kodierrate (6,2), eine Information über 24 Punktierpositionen für eine Kodierrate (8,2), eine Information über 23 Punktierpositionen für eine Kodierrate (9,3), eine Information über 21 Punktierpositionen für eine Kodierrate (11,9), eine Information über 20 Punktierpositionen für eine Kodierrate (12,4), eine Information über 18 Punktierpositionen für eine Kodierrate (14,4), eine Information über 14 Punktierpositionen für eine Kodierrate (18,6), eine Information über 12 Punktierpositionen für eine Kodierrate (20,6), eine Information über 11 Punktierpositionen für eine Kodierrate (21,7), eine Information über 9 Punktierpositionen für eine Kodierrate (23,7), eine Information über 8 Punktierpositionen für eine Kodierrate (24,8), eine Information über 6 Punktierpositionen für eine Kodierrate (26,8), eine Information über 5 Punktierpositionen für eine Kodierrate (27,9), und eine Information über 3 Punktierpositionen für eine Kodierrate (29,9). Für die jeweiligen Fälle sind die Punktierpositionen dieselben, wie sie in der Beschreibung der Kodierer angegeben wurden.
  • Die Null-Einschiebevorrichtung 900 schiebt Nullen in die Punktierpositionen der empfangenen Symbole gemäß der Steuerinformation ein, und gibt dann einen Symbolstrom der Länge 32 aus. Der Symbolstrom wird einer Transformationsvorrichtung 920 für eine inverse schnelle Hadamardtransformation (IFHT) und Multiplizierern 902, 904 und 906 geliefert. Der Symbolstrom, der den Multiplizierern 902, 904 und 906 geliefert wurde, wird mit Maskierungsfunktionen M1, M2 und M15, die vom Maskengenerator 910 erzeugt werden, multipliziert. Die ausgegebenen Symbole der Multiplizierer 902, 904 und 906 werden an Schalter 952, 954 beziehungsweise 956 gegeben. In diesem Moment liefert die Steuervorrichtung 930 an die Schalter 952, 954 und 956 die Schaltsteuerinformation, die die Verwen dung/Nichtverwendung der Maskierungsfunktionen anzeigt, auf der Basis der Kodelängeninformation. Da beispielsweise die (3,1), (5,1), (6,2), (8,2), (9,3), (11,3), (12,4), (14,4), (18,6) und (20,6) Kodierer die Maskierungsfunktionen nicht verwenden, wird die Verbindung der Schalter 952, 954 und 956 gemäß der Schaltsteuerinformation gelöst. Da jedoch die (21,7) und (23,7) Kodierer eine Basismaskierungsfunktion verwenden, wird nur der Schalter 952 verbunden. Auf diese Weise steuert die Steuervorrichtung 930 die Schalter 952, 954 und 956 gemäß der Anzahl der verwendeten Maskierungsfunktionen auf der Basis der Kodierrate. Dann führen die IFHTs 920, 922, 924 und 926 jeweils eine inverse schnelle Hadamard-Transformation mit den 32 Symbolen, die von der Null-Einschiebevorrichtung 900 empfangen werden, durch und berechnen Korrelationen zwischen den Symbolen und alle Walsh-Kodes, die im Sender verwendet werden können. Weiterhin bestimmen die IFHTs eine höchste Korrelation unter den Korrelationen und einen Index des Walsh-Kodes, der die höchste Korrelation aufweist. Somit versorgen die IFHTs 920, 922, 924 und 926 jeweils die Korrelationsvergleichsvorrichtung 940 mit einem Index der Maskierungsfunktion, die mit dem empfangenen Signal multipliziert wurde, der höchsten Korrelation und einem Index des Walsh-Kodes, der die höchste Korrelation aufweist. Da das Signal, das an die IFHT 920 geliefert wird, mit keiner der Maskierungsfunktionen multipliziert wird, wird der Bezeichner der Maskierungsfunktionen '0'. Die Korrelationsvergleichsvorrichtung 940 bestimmt die höchste Korrelation durch das Vergleichen der Korrelationen, die von den IFHTs geliefert werden, und kombiniert einen Index einer Maskierungsfunktion, die die höchste Korrelation aufweist, mit einem Index eines Walsh-Kodes.
  • Zweite Ausführungsform (Dekodierer)
  • Ein Dekodierer für das adaptive Durchführen einer Dekodieroperation gemäß dem Kode mit einer variablen Länge, der im Kodierer verwendet wurde, wird beschrieben.
  • Zuerst erfolgt eine Beschreibung einer IFHT, die erforderlich ist, wenn der Dekodierer als ein Dekodierer funktioniert, der einem Walsh-Kodierer entspricht, der eine variable Länge aufweist. Wenn der Dekodierer in Verbindung mit einem (6,2) Kodierer und einem (8,2) Kodierer arbeitet, so wird eine IFHT für einen Walsh-Kodierer mit einer Länge von 4 (= 22) verwendet. Wenn der Dekodierer in Verbindung mit einem (9,3) Kodierer und einem (11,3) Kodierer arbeitet, so wird eine IFHT für einen Walsh-Kodierer mit einer Länge von 8 (= 23) verwendet. Wenn der Dekodierer in Verbindung mit einem (12,4) Kodierer und einem (14,4) Kodierer arbeitet, so wird eine IFHT für einen Walsh-Kodierer mit einer Länge von 16 (= 24) verwendet. Wenn der Dekodierer in Verbindung mit einem (16,5) Kodierer arbeitet, so wird eine IFHT für einen Walsh-Kodierer mit einer Länge von 32 (= 25) verwendet. Auch wenn der Dekodierer in Verbindung mit (18,6), (20,6), (21,7), (23,7), (24,8), (26,8), (27,9), (29,9) und (32,10) Kodierern arbeitet, so wird eine IFHT für einen Walsh-Kodierer mit einer Länge von 32 (= 25) verwendet. Um im Dekodierer zu arbeiten, sollte der IFHT bei einer variablen Länge arbeiten können. Die vorliegende Erfindung liefert eine Struktur eines IFHT, der für eine variable Länge betreibbar ist.
  • Bevor eine detaillierte Beschreibung eines IFHT gemäß einer Ausführungsform der vorliegenden Erfindung gegeben wird, wird ein Betrieb eines allgemeinen IFHT unter Bezug auf 10 beschrieben.
  • Die 10 zeigt den Betrieb eines allgemeinen IFHT für einen Walsh-Kodierer mit einer Länge von 8. Im allgemeinen umfasst ein IFHT für einen Walsh-Kodierer mit einer Länge von 2n n Stufen. In jeder Stufe führt der IFHT ein Verfahrendes Hinzufügens oder Subtrahierens von 2 Eingabesignalen, die in Verbindung mit einer Reihe empfangen werden, durch.
  • Betrachtet man die 10, so empfängt eine Stufe#1 die Eingabesignale r1, r2, r3, r4, r5, r6, r7 und r8 und führt dann eine Addition und eine Subtraktion auf zwei benachbarten Eingabesignalen durch. In einer ersten Reihe berechnet die Stufe#1 Korrelationen zwischen den Walsh-Kodes der Länge 2 durch das Durchführen einer Addition und einer Subtraktion auf den Signalen r1 und r2. In derselben Art gibt die Stufe#1 r3 + r4 und r3 – r4 für r3 und r4 aus, r5 + r6 und r5 – r6 für r5 und r6, und r7 + r8 und r7 – r8 für r7 und r8. Die 8 ausgegebenen Signale der Stufe#1 werden an die Stufe#2 geliefert. Die Stufe#2 gibt (r1 + r2) + (r3 + r4) durch das Addieren von r1 + r2 und r3 + r4, und (r1 – r2) + (r3 – r4) durch das Addieren von r1 – r2 und r3 – r4 aus. Weiterhin gibt die Stufe#2 (r1 + r2) – (r3 + r4) durch das Subtrahieren von r3 + r4 von r1 + r2, und (r1 – r2) – (r3 – r4) durch das Subtrahieren von r3 – r4 von r1 – r2 aus. Die Stufe#2 berechnet Korrelationen unter den Walsh-Kodes der Länge 4 auf der Basis der 4 Ausgabewerte. Zusätzlich gibt die Stufe#2 (r5 + r6) + (r7 + r8) durch das Addieren von r5 + r6 und r7 + r8, und (r5 – r6) + (r7 – r8) durch das Addieren von r5 – r6 und r7 – r8 aus. Weiterhin gibt die Stufe#2 (r5 + r6) – (r7 + r8) durch das Subtrahieren von r7 + r8 von r5 + r6, und (r5 – r6) – (r7 – r8) durch das Subtrahieren von r7 – r8 von r5 – r6 aus. Die 8 ausgegebenen Signale der Stufe#2 werden einer Stufe#3 geliefert, wo alle Korrelationen unter den Walsh-Kodes der Länge 8 durch das Durchführen derselben Operationen, wie sie in der Stufe#1 und Stufe#2 durchgeführt wurden, berechnet werden.
  • Beispielsweise kann ein Betrieb der Ausgabe aller Korrelationen unter den Walsh-Kodes der Länge 2i durch das Empfangen von Signalen der Länge 2n folgendermaßen verallgemeinert werden.
  • 2n Betriebssignale tl – tn, die von einer Stufe#(i – 1) des IFHT ausgegeben werden, werden an eine Stufe#i angelegt. Die 2n Betriebssignale tl – tn werden in 2n-1 Blöcke in der Empfangsreihenfolge gruppiert, wobei jeder Block 2i Betriebssignale aufweist. Das heißt, ein erster Block besteht aus Betriebssignalen tl bis ti und ein zweiter Block besteht aus Betriebssignalen ti+1 bis t2i. Auf diese Weise besteht ein letzter (2n-i)-ter Block aus Betriebssignalen tn-i bis tn. Für die Betriebssignale, die die jeweiligen Blöcke bilden, werden Betriebssignale, die einer gewünschten Korrelation entsprechen, durch ein spezifisches Betriebsverfahren geliefert. Das spezifische Betriebsverfahren umfasst den Schritt der Hinzufügung eines k-ten Betriebssignals unter den Betriebssignalen, die einen Block bilden, zu seinem zugehörigen (k + 2i-1)-ten Betriebssignal und einen Schritt der Subtraktion des (k + 2i-1)-ten Betriebssignals vom k-ten Betriebssignal.
  • Wenn die Stufe#i 2n Betriebssignale t'l – t'n durch die inverse schnelle Hadamard-Transformation ausgibt, so werden die ersten 2i aufeinanderfolgenden Betriebssignale t'l – t'i unter den 2n Betriebssignalen t'l – t'n zu den gewünschten Korrelationswerten. Das heißt, es ist zu beachten, dass alle Korrelationswerte zwischen den ersten 2i Eingabesignalen tl – ti aus den 2n Eingabesignalen tl – tn und den Walsh-Kodes der Länge 2i sequentiell ausgegeben werden.
  • Wenn beispielsweise angenommen wird, dass die erste Eingabesignale r1, r2, r3, r4, r5, r6, r7 und r8 sind, und n = 3 und i = 2, dann können die Betriebssignale, die in die Stufe#i eingegeben werden, als ”r1 + r2”, ”r1 – r2”, ”r3 + r4”, ”r3 – r4”, ”r5 + r6”, ”r5 – r6”, ”r7 + r8” und ”r7 – r8” definiert werden. Die Eingabebetriebssignale werden in 2n-1 = 2 Blöcke in der Empfangsreihenfolge gruppiert, wobei jeder Block 2i = 22 = 4 Eingabesignale umfasst. Somit besteht der erste Block aus ”r1 + r2”, ”r1 – r2”, ”r3 + r4” und ”r3 – r4”, und der zweite Block besteht aus ”r5 + r6”, ”r5 – r6”, ”r7 + r8” und ”r7 – r8”. Durch das Addieren und Subtrahieren des k-ten Betriebssignals und des (k + 2i-1)-ten Betriebssignals in jedem Block werden 4 Betriebssignale durch jeden Block ausgegeben. Wenn beispielsweise k = 1, so wird ein erstes Betriebssignal ”r1 + r2” zum (k + 2i-1)-ten Signal, das heißt einem dritten Betriebssignal ”r3 + r4”, addiert und von diesem subtrahiert, um zwei Betriebssignale ”r1 + r2” und ”r1 – r2” auszugeben. Somit werden ”(r1 + r2) + (r3 + r4)”, ”(r1 + r2) – (r3 + r4)”, ”(r1 – r2) + (r3 – r4)” und ”(r1 – r2) – (r3 – r4)” durch ”r1 + r2”, ”r1 – r2”, ”r3 + r4” und ”r3 –r4”, die den ersten Block bilden ausgegeben, und ”(r5 + r6) + (r7 + r8)”, ”(r5 + r6) – (r7 + r8)”, ”(r5 – r6) + (r7 – r8)” und ”(r5 – r6) – (r7 – r8)” durch ”r5 + r6”, ”r7 – r8”, ”r5 + r6” und ”r7–r8”, die den zweiten Block bilden, ausgegeben. Unter den 8 ausgegebenen Betriebssignalen werden jedoch nur die 4 Betriebssignale ”(r1 + r2) + (r3 + r4)”, ”(r1 + r2) – (r3 + r4)”, ”(r1 –r2) + (r3 – r4)” und ”(r1 – r2) – (r3 – r4)”, die durch den ersten Block ausgegeben werden, Korrelationswerte durch die inverse schnelle Hadamard-Transformation der Stufe#i.
  • 11 zeigt eine Struktur der ersten und zweiten Dekodierer 800 und 805, die in 8 dargestellt sind. Betrachtet man die 11, so werden kodierte Symbole r(t), die vom Kodierer empfangen werden, an die Null-Einschiebevorrichtung 1100 gegeben, und zur selben Zeit wird eine Information über eine Kodelänge, die vom Kodierer beim Kodieren der empfangenen Symbole verwendet wird, an eine Steuervorrichtung 1130 gegeben. Die Steuervorrichtung 1130 speichert Information über Punktierpositionen in Verbindung mit den Kodelängen, die für den Kodierer verfügbar sind, und liefert die hier in Verbindung mit der Längeninformation gespeicherte Steuerinformation an die Null-Einschiebevorrichtung 1100. Die Punktierpositionen, die in Verbindung mit den Kodelängen gespeichert sind, sind in der obigen Tabelle 11 dargestellt.
  • Betrachtet man die Tabelle 11, so gibt die Steuervorrichtung 1130 Information über 29 Punktierpositionen für eine Kodierrate (3,1), eine Information über 27 Punktierpositionen für eine Kodierrate (5,1), eine Information über 26 Punktierpositionen für eine Kodierrate (6,2), eine Information über 24 Punktierpositionen für eine Kodierrate (8,2), eine Information über 23 Punktierpositionen für eine Kodierrate (9,3), eine Information über 21 Punktierpositionen für eine Kodierrate (11,9), eine Information über 20 Punktierpositionen für eine Kodierrate (12,4), eine Information über 18 Punktierpositionen für eine Kodierrate (14,4), eine Information über 14 Punktierpositionen für eine Kodierrate (18,6), eine Information über 12 Punktierpositionen für eine Kodierrate (20,6), eine Information über 11 Punktierpositionen für eine Kodierrate (21,7), eine Information über 9 Punktierpositionen für eine Kodierrate (23,7), eine Information über 8 Punktierpositionen für eine Kodierrate (24,8), eine Information über 6 Punktierpositionen für eine Kodierrate (26,8), eine Information über 5 Punktierpositionen für eine Kodierrate (27,9), und eine Information über 3 Punktierpositionen für eine Kodierrate (29,9) aus. Für die jeweiligen Fälle sind die Punktierpositionen dieselben, wie sie in der Beschreibung der Kodierer angegeben wurden.
  • Die Null-Einschiebevorrichtung 1100 schiebt Nullen in die Punktierpositionen der empfangenen Symbole gemäß der Steuerinformation von der Steuervorrichtung 1130 ein, und gibt dann einen Symbolstrom der Länge 32 aus. Der Symbolstrom wird einer Transformationsvorrichtung 1120 für eine inverse schnelle Hadamardtransformation (IFHT) und Multiplizierern 1102, 1104 und 1106 geliefert. Die Signale, die den Multiplizierern 1102, 1104 und 1106 geliefert wurden, werden durch Maskierungsfunktionen M1, M2 und M15, die von einem Maskengenerator 1110 erzeugt werden, multipliziert. Die Maskierungsfunktio nen, die durch den Maskengenerator 1110 erzeugt werden, sind identisch zu den Maskierungsfunktionen, die in den Kodierern verwendet wurden. Die ausgegebenen Symbole der Multiplizierer 1102, 1104 und 1106 werden an Schalter 1152, 1154 beziehungsweise 1156 gegeben. In diesem Moment liefert die Steuervorrichtung 1130 an die Schalter 1152, 1154 und 1156 die Schaltsteuerinformation, die die Verwendung/Nichtverwendung der Maskierungsfunktionen anzeigt, auf der Basis der Kodelängeninformation. Als Ergebnis lassen die Schalter 1152, 1154 und 1156 die ausgegebenen Symbole der Multiplizierer 1102, 1104 beziehungsweise 1106 hindurch. Da beispielsweise die Maskierungsfunktionen bei den Kodierraten (3,1), (5,1), (6,2), (8,2), (9,3), (11,3), (12,4), (14,4), (18,6) und (20,6) nicht verwendet werden, wird die Verbindung der Schalter 1152, 1154 und 1154 gemäß der Schaltsteuerinformation gelöst, um somit die Ausgabesymbole der Multiplizierer 1102, 1104 und 1106 zu blockieren. Da nur ein Maskierungssymbol bei der Kodierrate (21,7) und (23,7) verwendet wird, wird nur der Schalter 1152 gemäß der Schaltsteuerinformation verbunden, und die Verbindung der verbleibenden Schalter 1104 und 1106 bleibt gelöst. Auf diese Weise wird die Anzahl der verwendeten Maskierungsfunktionen gemäß der Kodierrate bestimmt, und die Schalter werden in Abhängigkeit von der bestimmten Anzahl der verwendeten Maskierungsfunktionen gesteuert. Wenn somit die ersten und zweiten Kodierer 800 und 805, die in 8 dargestellt sind, als (3,1), (5,1), (6,2), (8,2), (9,3), (11,3), (12,4), (14,4), (18,6) und (20,6) Dekodierer dienen, so wird nur der IFHT 1120 freigeschaltet. Die ersten und zweiten Kodierer 600 und 605 dienen als (3,1), (5,1), (6,2), (8,2), (9,3), (11,3), (12,4), (14,4), (18,6) und (20,6) Dekodierer, wenn die Anzahl der Eingabeinformationsbits kleiner als 6 ist. Somit sollte der IFHT 1120 adaptiv für mehrere Kodelänge, das heißt mehrere Kodierraten, arbeiten. Die Steuervorrichtung 1130 erzeugt Steuerinformation, die eine Kodelänge eines zugehörigen Walsh-Kodierers anzeigt und liefert die Steuerinformation an den IFHT 1120. Dann führen die IFHTs 1120, 1124 und 1126 jeweils eine inverse schnelle Hadamard-Transformation mit den 32 Symbolen, die von der Null-Einschiebevorrichtung 1100 empfangen werden, durch, und berechnen Korrelationen zwischen den Symbolen und den Walsh-Kodes, die eine spezifische Länge aufweisen. Der IFHT 1120 liefert einer Korrelationsvergleichsvorrichtung 1140 einen Index der Maskierungsfunktion, eine höchste Korrelation unter den Korrelationen und einen Index des Walsh-Kodes, der die höchste Korrelation aufweist. '0' wird der Korrelationsvergleichsvorrichtung 1140 als ein Index der Maskierungsfunktion durch den IFHT 1120 geliefert. Das Liefern von '0' als ein Index der Maskierungsfunktion bedeutet, dass die Eingabesymbole mit keiner Maskierungsfunktion multipliziert werden.
  • Andere IFHTs 1122, 1124 und 1126 führen eine inverse schnelle Hadamard-Transformation nach dem Empfang der Symbole durch zugehörige Schalter 1152, 1154 beziehungsweise 1156 durch, und sie berechnen Korrelationen unter den mit einer inversen Hadamard-Transformation transformierten Walsh-Kodes. Nach der Berechnung der Korrelationen liefern die IFHTs 1122, 1124 und 1126 jeweils an die Korrelationsvergleichsvorrichtung 1140 einen Index der verwendeten Maskierungsfunktion, eine höchste Korrelation unter den Korrelationen und einen Index des Walsh-Kodes, der die höchste Korrelation aufweist. Die Korrelationsvergleichsvorrichtung 1140 vergleicht dann die Korrelationen, die von den IFHTs geliefert werden, und kombiniert einen Maskierungsindex, der die höchste Korrelation aufweist, mit dem Walsh-Kode-Index.
  • 12 zeigt einen Betrieb des IFHT 1120, der in 11 gezeigt ist, auf der Basis des Verfahrens zur inversen schnellen Hadamard-Transformation, das in Verbindung mit 10 beschrieben wird. Insbesondere zeigt 12 ein allgemeines Schema für einen Betrieb des IFHT 1120 für die Deko dierer 800 und 805, die als (3,1), (5,1), (6,2), (8,2), (9,3), (11,3), (12,4), (14,4), (18,6) und (20,6) Dekodierer dienen.
  • Unter Bezug auf 12 wird eine Struktur und ein Betrieb eines IFHT, der eine inverse schnelle Hadamard-Transformation mit Walsh-Kodes bis zu einer maximalen Länge von 2n in variabler Weise durchführen kann, im Detail, basierend auf den Betriebseigenschaften des IFHT, die in 10 gezeigt sind, beschrieben.
  • Sobald 2l Eingabesignale an eine Stufe#1 des IFHT angelegt sind, wird ein Längensteuersignal gleichzeitig an alle Schalter 1211, 1212 und 1213 geliefert. Das Steuersignal wird erzeugt, um eine inverse schnelle Hadamard-Transformation mit den 2l Eingabesignale nur bis zu einer Stufe#t durchzuführen. Somit schalten die Schalter für das Schalten der Ausgangssignale der Stufe#1 zu einer Stufe#(t – 1) in Erwiderung auf das Steuersignal ihre Ausgangssignale zu nächsten Stufen. Ein Schalter für das Schalten eines Ausgangssignals der letzten Stufe#t wird jedoch so geschaltet, dass er sein Ausgangssignal als letzte Korrelation in Erwiderung auf das Steuersignal liefert, statt dass er das Ausgangssignal an eine nächste Stufe#(t + 1) liefert.
  • Wenn beispielsweise t = 1, so werden zwei Eingabesignale an die Stufe#1 1201 angelegt. Die Stufe#1 führt dieselbe Operation durch, wie sie in der Stufe#1 der 10 durchgeführt wird, um so 2 Betriebssignale auszugeben. Die Betriebssignale werden an den Schalter 1211 geliefert, um die Ausgänge der Stufe#1 1201 zur Stufe#2 1202 zu schalten. In diesem Fall gibt der Schalter 1211 die Betriebssignale als Korrelationen zwischen den zwei Eingabesignalen in Erwiderung auf das Steuersignal aus, statt die Betriebssignale an die Stufe#2 1202 zu liefern.
  • Mittlerweile werden, wenn t = 3, wie das in 10 gezeigt ist, acht Betriebssignale, die von der Stufe#1 1201 ausgegeben werden, durch den Schalter 1211 in Erwiderung auf ein Steuersignal an die Stufe#2 1202 angelegt. Die Stufe#2 1202 führt dieselbe Operation, wie sie in Stufe#2 12 der 10 mit den 8 empfangenen Betriebssignalen durchgeführt wurde, durch, und gibt somit 8 Betriebssignale aus. Die Betriebssignale, die von der Stufe#2 1202 ausgegeben werden, werden durch den Schalter 1212 in Erwiderung auf das Steuersignal an eine Stufe#3 1203 angelegt. Die Stufe#3 1203 führt dieselbe Operation, wie sie in Stufe#3 der 10 ausgeführt wurde, mit den 8 empfangenen Betriebssignalen durch. Die 8 Betriebssignale, die von der Stufe#3 1203 ausgegeben werden, werden an einen Schalter 1213 geliefert. In diesem Fall gibt der Schalter 1213 die Betriebssignale als Korrelationen unter den 8 Betriebssignalen in Erwiderung auf das Steuersignal aus, statt dass er die Betriebssignale an eine Stufe#4 liefert.
  • 13 zeigt eine Hardwarestruktur einer Stufe#k, wie sie in 12 gezeigt ist, gemäß einer Ausführungsform der vorliegenden Erfindung. Betrachtet man die 13, so subtrahiert ein Subtrahierer 1300 ein Eingabesymbol von einem Ausgabesymbol eines Speichers 1320. Ein Addierer 1305 addiert das Eingabesymbol zum Ausgabesymbol des Speichers 1320. Ein erster Schalter 1310 schaltet das Eingabesymbol oder ein Ausgabesymbol des Subtrahierers 1300 an ein Eingabeende des Speichers 1320 in Erwiderung auf ein Steuersignal. Ein zweiter Schalter 1315 schaltet das Ausgabesymbol des Speichers 1320 oder ein Ausgabesymbol des Addierers 1305 an das Eingabeende des Speichers 1320 in Erwiderung auf das Steuersignal. Der Speicher 1320 kann mit einem Puffer verwirklicht werden, der eine spezielle Länge aufweist und der sequentiell so viele Symbole, die er vom ersten Schalter 1310 empfängt, speichert, wie er lang ist. Die Länge des Speichers 1320 wird in Abhängigkeit von der Anzahl der Symbole, die das Eingabesignal bilden, bestimmt.
  • Im Betrieb wird ein erstes Symbol unter 2k Symbolen, die das Eingabesignal bilden, anfänglich an den Subtrahierer 1300, den Addierer 1305 und den ersten Schalter 1310 gelegt. In diesem Zustand ist der erste Schalter 1310 zu einem Knoten geschaltet, an den das Eingabesymbol angelegt wird, und er liefert somit das Eingabesymbol an den Speicher 1320. Weiterhin ist ein Ausgabeknoten des Speichers 1320 mit einem letzten Ausgabeknoten durch den zweiten Schalter 1315 verbunden. Als nächstes wird, wenn ein zweites Symbol in die Stufe#k eingegeben wird, das Eingabesymbol an den Subtrahierer 1300, den Addierer 1305 und den ersten Schalter 1310 gelegt. Dann wird der erste Schalter 1310 zum Knoten, an den das Eingabesymbol angelegt ist, geschaltet. Somit wird das erste Eingabesymbol, das vorher im Speicher 1320 gespeichert wurde, in ein nächstes Speichergebiet verschoben, und zur selben Zeit wird das zweite Eingabesymbol im Speichergebiet, in dem das erste Eingabesymbol vorher gespeichert war, gespeichert. Wenn ein (2k-1 + 1)-tes Eingabesymbol empfangen wird, nachdem 2k-1 Eingabesymbole im Speicher 1320 in dieser Weise gespeichert wurden, so wird das (2k-1 + 1)-te Eingabesymbol dem Subtrahierer 1300, dem Addierer 1305 und dem ersten Schalter 1310 geliefert. Dann wird der erste Schalter 1310 zum Subtrahierer 1300 geschaltet, und der zweite Schalter 1315 wird zum Addierer 1305 geschaltet. Weiterhin wird das erste Eingabesymbol, das im Speicher 1320 gespeichert ist, dem Subtrahierer 1300, dem Addierer 1305 und dem zweiten Schalter 1315 geliefert. Zur selben Zeit werden die 2k-1 Eingabesymbole, die im Speicher 1320 gespeichert sind, um ein Symbol nach links geschoben. Der Subtrahierer 1300 subtrahiert dann das (2k-1 + 1)-te neue Eingabesymbol vom ersten Eingabesymbol, das aus dem Speicher 1320 ausgegeben wird, und liefert sein Ausgabesymbol durch den Schalter 1310 an den Speicher 1320. Zur selben Zeit ad diert der Addierer 1305 das erste Eingabesymbol, das vom Speicher 1320 empfangen wurden, zum (2k-1 + 1)-ten neue Eingabesymbol und liefert sein Ausgabesymbol an den letzten Ausgabekonten durch den zweiten Schalter 1315. Wenn ein (2k-1 + 1)-tes Eingabesymbol empfangen wird, nachdem die obige Operation 2k-1 Mal durchgeführt wurde, so wird das (2k-1 + 1)-te neue Eingabesymbol dem Subtrahierer 1300, dem Addierer 1305 und dem ersten Schalter 1310 geliefert. Zur selben Zeit wird der zweite Schalter 1315 zum Speicher 1320 geschaltet, und der erste Schalter 1310 wird zum Eingabesignalknoten geschaltet. Somit wird ein Symbol, das durch das Subtrahieren des (2k-1 + 1)-ten Eingabesymbols vom ersten Eingabesymbol, das vom Speicher 1320 geliefert wurde, bestimmt wurde, durch den zweiten Schalter 1315 ausgegeben. Zur selben Zeit werden die Symbole, die im Speicher 1320 gespeichert sind, um ein Symbol nach links geschoben, und das (2k-1 + 1)-te neue Eingabesymbol wird dem am weitesten rechts liegenden Speichergebiet des Speichers 1320 durch den ersten Schalter 1310 geliefert. Die Eingabesymbole werden gespeichert, wobei die Zahl der gespeicherten Eingabesymbole abhängig von der Pufferlänge ist, indem das obige Verfahren wiederholt wird, um somit einen Betrieb der Stufe#k zu vollenden.
  • Wie oben beschrieben wurde, kann die Ausführungsform der vorliegenden Erfindung verschiedene Typen der TFCI-Bits unter Verwendung einer einzigen Kodierer/Dekodierer-Struktur mit einer Vielzahl von Punktiermustern kodieren/dekodieren. Und die Ausführungsform der vorliegenden Erfindung kann die Lösung liefern, dass der existierende TFCI-Kodierer (32,10) eine Vielzahl Kodierungen durch die Verwendung einer Vielzahl von Punktiermustern erzeugen kann. Zusätzlich multiplext die Ausführungsform die TFCI-Symbole, die in den verschiedenen Kodiertechniken kodiert sind, so dass die TFCI-Symbole gleichförmig verteilt sein sollten, bevor sie übertragen werden. Für die 10 Eingabeinformationsbits wird die TFCI-Kodie rung in einem aus den Verhältnissen 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2, 9:1 ausgewählten Verhältnis in Abhängigkeit vom Typ und den Eigenschaften der Daten, die über den DSCH und den DCH übertragen werden, durchgeführt, um somit zur Flexibilität der HSM, die in Bezug auf die Signalisierung und die Zeitverzögerung der LSM überlegen ist, beizutragen.
  • Während die Erfindung unter Bezug auf eine gewisse bevorzugte Ausführungsform beschrieben wurde, werden Fachleute verstehen, dass verschiedene Änderungen in der Form und in Details vorgenommen werden können, ohne vom Wesen und Umfang der Erfindung, wie sie durch die angefügten Ansprüche definiert ist, abzuweichen. Obwohl wir zwei Kodierer gemäß dem TFCI-Bitverhältnis beschrieben haben, kann auch ein Kodierer alle beschriebenen Kodierfälle in unterschiedlichen Zeiten erzeugen.

Claims (104)

  1. Kodierverfahren für das Kodieren von Transport Format Combination Indicator Bits, im folgenden TFCI-Bits genannt, für einen zugewiesenen Kanal und von TFCI-Bits für einen gemeinsam genutzten Kanal in Abwärtsrichtung in einem mobilen Kommunikationssystem, das einen Kodierer für das Kodieren von k eingegebenen TFCI-Bits und (10 – k) anderen eingegebenen TFCI-Bits aufweist, wobei das Verfahren folgende Schritte umfasst: Erzeugen erster kodierten Bits durch das Kodieren der k Eingabebits in 32 Bits, und Ausgeben von (3k + 1) Bits durch das Punktieren der ersten kodierten Bits gemäß einem ersten, spezifischen Maskierungsmuster, das dem k entspricht; und Erzeugen zweiter kodierter Bits durch das Kodieren der (10 – k) eingegebenen Bits in 32 Bits und Ausgeben von {3·(10 – k) + 1} Bits durch das Punktieren der zweiten kodierten Bits gemäß einem zweiten, spezifischen Maskierungsmuster, wobei k von 1 bis 9 reicht.
  2. Kodierverfahren nach Anspruch 1, wobei das erste, spezifische Maskierungsmuster für das Punktieren des 1-ten, 3-ten, 5-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der ersten kodierten Bits und das zweite, spezifische Maskierungsmuster für das Punktieren des 6-ten, 10-ten, 11-ten und 30-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 1 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  3. Kodierverfahren nach Anspruch 1, wobei das erste, spezifische Maskierungsmuster für das Punktieren des 3-ten, 7-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der ersten kodierten Bits und das zweite, spezifische Maskierungsmuster für das Punktieren des 4-ten, 11-ten, 14-ten, 15-ten, 20-ten, 21-ten und 22-ten der zweiten kodierten Bits ist, falls der Wert für k gleich 2 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  4. Kodierverfahren nach Anspruch 1, wobei das erste, spezifische Maskierungsmuster für das Punktieren des 7-ten, 10-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der ersten kodierten Bits und das zweite, spezifische Maskierungsmuster für das Punktieren des 8-ten, 12-ten, 16-ten, 18-ten, 19-ten, 23-ten, 26-ten, 27-ten, 30-ten und 31-ten der zweiten kodierten Bits ist, falls der Wert für k gleich 3 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  5. Kodierverfahren nach Anspruch 1, wobei das erste, spezifische Maskierungsmuster für das Punktieren des 0-ten, 1-ten, 2-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der ersten kodierten Bits das zweite, spezifische Maskierungsmuster für das Punktieren des 6-ten, 10-ten, 11-ten, 13-ten, 14-ten, 16-ten, 17-ten, 19-ten, 20-ten, 22-ten, 24-ten, 26-ten und 31-ten der zweiten kodierten Bits ist, falls der Wert für k gleich 4 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  6. Kodierverfahren nach Anspruch 1, wobei das erste, spezifische Maskierungsmuster für das Punktieren des 6-ten, 10-ten, 11-ten, 13-ten, 14-ten, 16-ten, 17-ten, 19-ten, 20-ten, 22-ten, 24-ten, 26-ten und 31-ten Bits der ersten kodierten Bits das zweite, spezifische Maskierungsmuster für das Punktieren des 0-ten, 1-ten, 2-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten der zweiten kodierten Bits ist, falls der Wert für k gleich 6 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  7. Kodierverfahren nach Anspruch 1, wobei das erste, spezifische Maskierungsmuster für das Punktieren des 8-ten, 12-ten, 16-ten, 18-ten, 19-ten, 23-ten, 26-ten, 27-ten, 30-ten und 31-ten Bits der ersten kodierten Bits und das zweite, spezifische Maskierungsmuster für das Punktieren des 7-ten, 10-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten der zweiten kodierten Bits ist, falls der Wert für k gleich 7 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  8. Kodierverfahren nach Anspruch 1, wobei das erste, spezifische Maskierungsmuster für das Punktieren des 4-ten, 11-ten, 14-ten, 15-ten, 20-ten, 21-ten und 22-ten Bits der ersten kodierten Bits und das zweite, spezifische Maskierungsmuster für das Punktieren des 3-ten, 7-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten der zweiten kodierten Bits ist, falls der Wert für k gleich 8 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  9. Kodierverfahren nach Anspruch 1, wobei das erste, spezifische Maskierungsmuster für das Punktieren des 6-ten, 10-ten, 11-ten und 30-ten Bits der ersten kodierten Bits und das zweite, spezifische Maskierungsmuster für das Punktieren des 1-ten, 3-ten, 5-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 9 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  10. Vorrichtung für das Kodieren von einem Transport Format Combination Indicator, der in k Bits für einen zugewiesenen Kanal und (10 – k) Bits für einen gemeinsam genutzten Kanal in Abwärtsrichtung aufgeteilt ist, in einem mobilen Kommunikationssystem, umfassend: einen Kodierer für das Erzeugen eines ersten kodierten Bitstroms durch das Kodieren der k eingegebenen Bits in 32 Bits, und das Ausgeben eines (3k + 1) Bitstroms durch das Punktieren des ersten kodierten Bits gemäß einem ersten, spezifischen Maskierungsmuster; und einen Kodierer für das Erzeugen eines zweiten kodierten Bitstroms durch das Kodieren der (10 – k) eingegebenen Bits in 32 Bits, und das Ausgeben eines {3·(10 – k) + 1} Bitstroms durch das Punktieren des zweiten kodierten Bits gemäß einem zweiten, spezifischen Maskierungsmuster, wobei k von 1 bis 9 reicht.
  11. Vorrichtung nach Anspruch 10, wobei das erste, spezifische Maskierungsmuster für das Punktieren des 1-ten, 3-ten, 5-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der ersten kodierten Bits und das zweite, spezifische Maskierungsmuster für das Punktieren des 6-ten, 10-ten, 11-ten und 30-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 1 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  12. Vorrichtung nach Anspruch 10, wobei das erste, spezifische Maskierungsmuster für das Punktieren des 3-ten, 7-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der ersten kodierten Bits und das zweite, spezifische Maskierungsmuster für das Punktieren des 4-ten, 11-ten, 14-ten, 15-ten, 20-ten, 21-ten und 22-ten der zweiten kodierten Bits ist, falls der Wert für k gleich 2 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  13. Vorrichtung nach Anspruch 10, wobei das erste, spezifische Maskierungsmuster für das Punktieren des 7-ten, 10-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der ersten kodierten Bits und das zweite, spezifische Maskierungsmuster für das Punktieren des 8-ten, 12-ten, 16-ten, 18-ten, 19-ten, 23-ten, 26-ten, 27-ten, 30-ten und 31-ten der zweiten kodierten Bits ist, falls der Wert für k gleich 3 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  14. Vorrichtung nach Anspruch 10, wobei das erste, spezifische Maskierungsmuster für das Punktieren des 0-ten, 1-ten, 2-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der ersten kodierten Bits das zweite, spezifische Maskierungsmuster für das Punktieren des 6-ten, 10-ten, 11-ten, 13-ten, 14-ten, 16-ten, 17-ten, 19-ten, 20-ten, 22-ten, 24-ten, 26-ten und 31-ten der zweiten kodierten Bits ist, falls der Wert für k gleich 4 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  15. Vorrichtung nach Anspruch 10, wobei das erste, spezifische Maskierungsmuster für das Punktieren des 6-ten, 10-ten, 11-ten, 13-ten, 14-ten, 16-ten, 17-ten, 19-ten, 20-ten, 22-ten, 24-ten, 26-ten und 31-ten Bits der ersten kodierten Bits das zweite, spezifische Maskierungsmuster für das Punktieren des 0-ten, 1-ten, 2-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten der zweiten kodierten Bits ist, falls der Wert für k gleich 6 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  16. Vorrichtung nach Anspruch 10, wobei das erste, spezifische Maskierungsmuster für das Punktieren des 8-ten, 12-ten, 16-ten, 18-ten, 19-ten, 23-ten, 26-ten, 27-ten, 30-ten und 31-ten Bits der ersten kodierten Bits und das zweite, spezifische Maskierungsmuster für das Punktieren des 7-ten, 10-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten der zweiten kodierten Bits ist, falls der Wert für k gleich 7 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  17. Vorrichtung nach Anspruch 10, wobei das erste, spezifische Maskierungsmuster für das Punktieren des 4-ten, 11-ten, 14-ten, 15-ten, 20-ten, 21-ten und 22-ten Bits der ersten kodierten Bits und das zweite, spezifische Maskierungsmuster für das Punktieren des 3-ten, 7-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten der zweiten kodierten Bits ist, falls der Wert für k gleich 8 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  18. Vorrichtung nach Anspruch 10, wobei das erste, spezifische Maskierungsmuster für das Punktieren des 6-ten, 10-ten, 11-ten und 30-ten Bits der ersten kodierten Bits und das zweite, spezifische Maskierungsmuster für das Punktieren des 1-ten, 3-ten, 5-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 9 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  19. Verfahren für das Dekodieren k erster Transport Format Combination Indicator Bits, im folgenden TFCI-Bits genannt, und (10 – k) zweiter TFCI-Bits in einer Empfangsvorrichtung für ein mobiles Kommunikationssystem für das Empfangen von (3k + 1) ersten TFCI-Symbolen für einen zugewiesener Kanal und von {3·(10 – k) + 1} zweiten TFCI-Symbolen für einen gemeinsam genutzten Kanal in Abwärtsrichtung, wobei das Verfahren die folgenden Schritte umfasst: Ausgeben eines ersten 32-Bitstroms durch das Einschieben von Nullen in punktierte Positionen der (3k + 1) ersten TFCI-Symbole gemäß einem ersten, korrespondierenden Punktierungsmuster; Dekodieren der k ersten TFCI-Bits von dem ersten 32 Bitstrom; Ausgeben eines 32-Bitstroms durch das Einschieben von Nullen in punktierte Positionen der {3·(10 – k) + 1} zweiten TFCI-Symbole gemäß einem zweiten, korrespondierenden Punktierungsmuster; Dekodieren der (10 – k) zweiten TFCI-Bits von dem zweiten 32-Bitstrom, wobei k von 1 bis 9 reicht.
  20. Verfahren nach Anspruch 19, wobei das erste, korrespondierende Punktierungsmuster für das Punktieren des 1-ten, 3-ten, 5-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits erster kodierter Bits und das zweite, korrespondierende Punktierungsmuster für das Punktieren des 6-ten, 10-ten, 11-ten und 30-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 1 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  21. Verfahren nach Anspruch 19, wobei das erste, korrespondierende Punktierungsmuster für das Punktieren des 3-ten, 7-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits erster kodierter Bits und das zweite, korrespondierende Punktierungsmuster für das Punktieren des 4-ten, 11-ten, 14-ten, 15-ten, 20-ten, 21-ten und 22-ten zweiter kodierter Bits ist, falls der Wert für k gleich 2 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  22. Verfahren nach Anspruch 19, wobei das erste, korrespondierende Punktierungsmuster für das Punktieren des 7-ten, 10-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits erster kodierter Bits und das zweite, korrespondierende Punktierungsmuster für das Punktieren des 8-ten, 12-ten, 16-ten, 18-ten, 19-ten, 23-ten, 26-ten, 27-ten, 30-ten und 31-ten zweiter kodierter Bits ist, falls der Wert für k gleich 3 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  23. Verfahren nach Anspruch 19, wobei das erste, korrespondierende Punktierungsmuster für das Punktieren des 0-ten, 1-ten, 2-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits erster kodierter Bits das zweite, korrespondierende Punktierungsmuster für das Punktieren des 6-ten, 10-ten, 11-ten, 13-ten, 14-ten, 16-ten, 17-ten, 19-ten, 20-ten, 22-ten, 24-ten, 26-ten und 31-ten zweiter kodierter Bits ist, falls der Wert für k gleich 4 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  24. Verfahren nach Anspruch 19, wobei das erste, korrespondierende Punktierungsmuster für das Punktieren des 6-ten, 10-ten, 11-ten, 13-ten, 14-ten, 16-ten, 17-ten, 19-ten, 20-ten, 22-ten, 24-ten, 26-ten und 31-ten Bits erster kodierter Bits das zweite, korrespondierende Punktierungsmuster für das Punktieren des 0-ten, 1-ten, 2-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten zweiter kodierter Bits ist, falls der Wert für k gleich 6 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  25. Verfahren nach Anspruch 19, wobei das erste, korrespondierende Punktierungsmuster für das Punktieren des 8-ten, 12-ten, 16-ten, 18-ten, 19-ten, 23-ten, 26-ten, 27-ten, 30-ten und 31-ten Bits erster kodierter Bits und das zweite, korrespondierende Punktierungsmuster für das Punktieren des 7-ten, 10-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten zweiter kodierter Bits ist, falls der Wert für k gleich 7 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  26. Verfahren nach Anspruch 19, wobei das erste, korrespondierende Punktierungsmuster für das Punktieren des 4-ten, 11-ten, 14-ten, 15-ten, 20-ten, 21-ten und 22-ten Bits erster kodierter Bits und das zweite, korrespondierende Punktierungsmuster für das Punktieren des 3-ten, 7-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten zweiter kodierter Bits ist, falls der Wert für k gleich 8 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  27. Verfahren nach Anspruch 19, wobei das erste, korrespondierende Punktierungsmuster für das Punktieren des 6-ten, 10-ten, 11-ten und 30-ten Bits erster kodierter Bits und das zweite, korrespondierende Punktierungsmuster für das Punktieren des 1-ten, 3-ten, 5-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 9 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  28. Vorrichtung für das Dekodieren von k ersten Transport Format Combination Indicator Bits, im folgenden TFCI-Bits genannt, und (10 – k) zweiten TFCI-Bits in einer Empfangsvorrichtung für ein mobiles Kommunikationssystem für das Empfangen von (3k + 1) ersten TFCI-Symbolen für einen zugewiesener Kanal und von {3·(10 – k) + 1} zweiten TFCI-Symbolen für einen gemeinsam genutzter Kanal in Abwärtsrichtung, wobei die Vorrichtung folgendes umfasst: einen Dekodierer für das Ausgeben eines ersten 32-Bit-Stroms durch das Einschieben von Nullen in punktierte Positionen der (3k + 1) ersten TFCI-Symbole gemäß einem ersten, korrespondierenden Punktierungsmuster, und das Dekodieren der k ersten TFCI-Bits aus dem ersten 32-Bit-Strom; und einen Dekodierer für das Ausgeben eines zweiten 32-Bit-Stroms durch das Einschieben von Nullen in punktierte Positionen der {3·(10 – k) + 1} zweiten TFCI-Symbole gemäß einem zweiten, korrespondierenden Punktierungsmuster, und das Dekodieren der (10 – k) zweiten TFCI-Bits aus dem zweiten 32-Bit-Strom, wobei k von 1 bis 9 reicht.
  29. Vorrichtung nach Anspruch 28, wobei das erste, korrespondierende Punktierungsmuster für das Punktieren des 1-ten, 3-ten, 5-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits erster kodierter Bits und das zweite, korrespondierende Punktierungsmuster für das Punktieren des 6-ten, 10-ten, 11-ten und 30-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 1 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  30. Vorrichtung nach Anspruch 28, wobei das erste, korrespondierende Punktierungsmuster für das Punktieren des 3-ten, 7-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits erster kodierter Bits und das zweite, korrespondierende Punktierungsmuster für das Punktieren des 4-ten, 11-ten, 14-ten, 15-ten, 20-ten, 21-ten und 22-ten zweiter kodierter Bits ist, falls der Wert für k gleich 2 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  31. Vorrichtung nach Anspruch 28, wobei das erste, korrespondierende Punktierungsmuster für das Punktieren des 7-ten, 10-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits erster kodierter Bits und das zweite, korrespondierende Punktierungsmuster für das Punktieren des 8-ten, 12-ten, 16-ten, 18-ten, 19-ten, 23-ten, 26-ten, 27- ten, 30-ten und 31-ten zweiter kodierter Bits ist, falls der Wert für k gleich 3 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  32. Vorrichtung nach Anspruch 28, wobei das erste, korrespondierende Punktierungsmuster für das Punktieren des 0-ten, 1-ten, 2-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits erster kodierter Bits das zweite, korrespondierende Punktierungsmuster für das Punktieren des 6-ten, 10-ten, 11-ten, 13-ten, 14-ten, 16-ten, 17-ten, 19-ten, 20-ten, 22-ten, 24-ten, 26-ten und 31-ten zweiter kodierter Bits ist, falls der Wert für k gleich 4 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  33. Vorrichtung nach Anspruch 28, wobei das erste, korrespondierende Punktierungsmuster für das Punktieren des 6-ten, 10-ten, 11-ten, 13-ten, 14-ten, 16-ten, 17-ten, 19-ten, 20-ten, 22-ten, 24-ten, 26-ten und 31-ten Bits erster kodierter Bits das zweite, korrespondierende Punktierungsmuster für das Punktieren des 0-ten, 1-ten, 2-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten zweiter kodierter Bits ist, falls der Wert für k gleich 6 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  34. Vorrichtung nach Anspruch 28, wobei das erste, korrespondierende Punktierungsmuster für das Punktieren des 8-ten, 12-ten, 16-ten, 18-ten, 19-ten, 23-ten, 26-ten, 27-ten, 30-ten und 31-ten Bits erster kodierter Bits und das zweite, korrespondierende Punktierungsmuster für das Punktieren des 7-ten, 10-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten zweiter kodierter Bits ist, falls der Wert für k gleich 7 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  35. Vorrichtung nach Anspruch 28, wobei das erste, korrespondierende Punktierungsmuster für das Punktieren des 4-ten, 11-ten, 14-ten, 15-ten, 20-ten, 21-ten und 22-ten Bits erster kodierter Bits und das zweite, korrespondierende Punktierungsmuster für das Punktieren des 3-ten, 7-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten zweiter kodierter Bits ist, falls der Wert für k gleich 8 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  36. Vorrichtung nach Anspruch 28, wobei das erste, korrespondierende Punktierungsmuster für das Punktieren des 6-ten, 10-ten, 11-ten und 30-ten Bits erster kodierter Bits und das zweite, korrespondierende Punktierungsmuster für das Punktieren des 1-ten, 3-ten, 5-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 9 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  37. Kodierverfahren für einen ersten Kodierer und einen zweiten Kodierer in einer Sendevorrichtung für ein mobiles Kommunikationssystem, das den ersten Kodierer für das Kodieren von k Bits unter 10 eingegebenen Transport Format Combination Indicator Bits, im folgenden TFCI-Bits genannt, und den zweiten Kodierer für das Kodieren der verbleibenden (10 – k) Bits unter den eingegebenen TFCI-Bits einschließt, wobei es folgende Schritte umfasst: Erzeugen eines ersten kodierten Bitstroms durch den ersten Kodierer durch das Kodieren der k Eingabebits in 32 Bits, und Ausgeben eines 3k-Bit-Stroms durch das Punktieren des ersten kodierten Bitstroms gemäß einem ersten spezifischen Maskierungsmuster; und Erzeugen eines zweiten kodierter Bitstroms durch den zweiten Kodierer durch das Kodieren der (10 – k) eingegebenen Bits in 32 Bits und Ausgeben eines {3·(10 – k) + 2} Bitstroms durch das Punktieren des zweiten kodierten Bitstroms gemäß einem zweiten spezifischen Maskierungsmuster, wobei k von 1 bis 9 reicht.
  38. Kodierverfahren nach Anspruch 37, wobei das erste, spezifische Maskierungsmuster für die Punktierung des 1-ten, 3-ten, 5-ten, 6-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28- ten, 29-ten, 30-ten und 31-ten Bits der ersten kodierten Bits ist, falls der Wert für k gleich 1 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  39. Kodierverfahren nach Anspruch 37, wobei das zweite, spezifische Maskierungsmuster für die Punktierung des 6-ten, 10-ten und 11-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 1 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  40. Kodierverfahren nach Anspruch 37, wobei das erste, spezifische Maskierungsmuster für die Punktierung des 3-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der ersten kodierten Bits ist, falls der Wert für k gleich 2 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  41. Kodierverfahren nach Anspruch 37, wobei das zweite, spezifische Maskierungsmuster für die Punktierung des 7-ten, 13-ten, 15-ten, 20-ten, 25-ten und 30-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 2 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  42. Kodierverfahren nach Anspruch 37, wobei das erste, spezifische Maskierungsmuster für die Punktierung des 7-ten, 8-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der ersten kodierten Bits ist, falls der Wert für k gleich 3 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  43. Kodierverfahren nach Anspruch 37, wobei das zweite, spezifische Maskierungsmuster für die Punktierung des 3-ten, 8-ten, 9-ten, 12-ten, 16-ten, 18-ten, 23-ten, 24-ten und 30-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 3 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  44. Kodierverfahren nach Anspruch 37, wobei das erste, spezifische Maskierungsmuster für die Punktierung des 0-ten, 1-ten, 2-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der ersten kodierten Bits ist, falls der Wert für k gleich 4 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  45. Kodierverfahren nach Anspruch 37, wobei das zweiten, spezifische Maskierungsmuster für die Punktierung des 10-ten, 12-ten, 13-ten, 14-ten, 19-ten, 20-ten, 21-ten, 23-ten, 24-ten, 27-ten, 28-ten, und 31-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 4 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  46. Kodierverfahren nach Anspruch 37, wobei das erste, spezifische Maskierungsmuster für die Punktierung des 0-ten, 7-ten, 9-ten, 11-ten, 16-ten, 19-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten ersten kodierten Bits, falls der Wert für k gleich 6 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  47. Kodierverfahren nach Anspruch 37, wobei das zweite, spezifische Maskierungsmuster für die Punktierung des 0-ten, 1-ten, 2-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der zweiten kodierten Bits, falls der Wert für k gleich 6 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  48. Kodierverfahren nach Anspruch 37, wobei das erste, spezifische Maskierungsmuster für die Punktierung des 0-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 7-ten, 12-ten, 18-ten, 21-ten und 24-ten Bits der ersten kodierten Bits ist, falls der Wert für k gleich 7 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  49. Kodierverfahren nach Anspruch 37, wobei das zweite, spezifische Maskierungsmuster für die Punktierung des 7-ten, 8-ten, 9-ten, 10-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 7 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  50. Kodierverfahren nach Anspruch 37, wobei das erste, spezifische Maskierungsmuster für die Punktierung des 1-ten, 7-ten, 13-ten, 15-ten, 20-ten, 25-ten, 30-ten und 31-ten Bits der ersten kodierten Bits ist, falls der Wert für k gleich 8 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  51. Kodierverfahren nach Anspruch 37, wobei das zweite, spezifische Maskierungsmuster für die Punktierung des 3-ten, 7-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 8 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  52. Kodierverfahren nach Anspruch 37, wobei das erste, spezifische Maskierungsmuster für die Punktierung des 0-ten, 2-ten, 8-ten, 19-ten und 20-ten Bits der ersten kodierten Bits ist, falls der Wert für k gleich 9 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  53. Kodierverfahren nach Anspruch 37, wobei wenn der (10 – k) Wert 1 ist, das zweite, spezifische Maskierungsmuster für die Punktierung des 1-ten, 3-ten, 5-ten, 7-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 9 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  54. Vorrichtung für das Kodieren von zwei Transport Format Combination Indicator, im folgenden TFCI genannt, Bit-Strömen, die in k Bits und (10 – k) Bits gemäß einem Informationsbitverhältnis von 10 eingegebenen TFCI-Bits aufgeteilt sind, in einem mobilen Kommunikationssystem, umfassend: einen ersten Kodierer für das Erzeugen eines ersten kodierten Bitstroms durch das Kodieren der k eingegebenen Bits in 32 Bits und das Ausgeben eines 3k-Bit-Stroms durch das Punktieren des ersten kodierten Bitstroms gemäß einem ersten, spezifischen Maskierungsmuster; und einen zweiten Kodierer für das Erzeugen eines zweiten kodierten Bitstroms durch das Kodieren der (10 – k) eingegebenen Bits in 32 Bits und das Ausgeben eines {3·(10 – k) + 2}-Bit-Stroms durch das Punktieren des zweiten kodierten Bitstroms gemäß einem zweiten, spezifischen Maskierungsmuster, wobei k von 1 bis 9 reicht.
  55. Vorrichtung nach Anspruch 54, wobei das erste, spezifische Maskierungsmuster für die Punktierung des 1-ten, 3-ten, 5-ten, 6-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der ersten kodierten Bits ist, falls der Wert für k gleich 1 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  56. Vorrichtung nach Anspruch 54, wobei das zweite, spezifische Maskierungsmuster für die Punktierung des 6-ten, 10-ten und 11-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 1 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  57. Vorrichtung nach Anspruch 54, wobei das erste, spezifische Maskierungsmuster für die Punktierung des 3-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der ersten kodierten Bits ist, falls der Wert für k gleich 2 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  58. Vorrichtung nach Anspruch 54, wobei das zweite, spezifische Maskierungsmuster für die Punktierung des 7-ten, 13-ten, 15-ten, 20-ten, 25-ten und 30-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 2 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  59. Vorrichtung nach Anspruch 54, wobei das erste, spezifische Maskierungsmuster für die Punktierung des 7-ten, 8-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der ersten kodierten Bits ist, falls der Wert für k gleich 3 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  60. Vorrichtung nach Anspruch 54, wobei das zweite, spezifische Maskierungsmuster für die Punktierung des 3-ten, 8-ten, 9-ten, 12-ten, 16-ten, 18-ten, 23-ten, 24-ten und 30-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 3 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  61. Vorrichtung nach Anspruch 54, wobei das erste, spezifische Maskierungsmuster für die Punktierung des 0-ten, 1-ten, 2-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der ersten kodierten Bits ist, falls der Wert für k gleich 4 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  62. Vorrichtung nach Anspruch 54, wobei das zweiten, spezifische Maskierungsmuster für die Punktierung des 10-ten, 12-ten, 13-ten, 14-ten, 19-ten, 20-ten, 21-ten, 23-ten, 24-ten, 27-ten, 28-ten, und 31-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 4 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  63. Vorrichtung nach Anspruch 54, wobei das erste, spezifische Maskierungsmuster für die Punktierung des 0-ten, 7-ten, 9-ten, 11-ten, 16-ten, 19-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten ersten kodierten Bits, falls der Wert für k gleich 6 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  64. Vorrichtung nach Anspruch 54, wobei das zweite, spezifische Maskierungsmuster für die Punktierung des 0-ten, 1-ten, 2-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der zweiten kodierten Bits, falls der Wert für k gleich 6 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  65. Vorrichtung nach Anspruch 54, wobei das erste, spezifische Maskierungsmuster für die Punktierung des 0-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 7-ten, 12-ten, 18-ten, 21-ten und 24-ten Bits der ersten kodierten Bits ist, falls der Wert für k gleich 7 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  66. Vorrichtung nach Anspruch 54, wobei das zweite, spezifische Maskierungsmuster für die Punktierung des 7-ten, 8-ten, 9-ten, 10-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 7 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  67. Vorrichtung nach Anspruch 54, wobei das erste, spezifische Maskierungsmuster für die Punktierung des 1-ten, 7-ten, 13-ten, 15-ten, 20-ten, 25-ten, 30-ten und 31-ten Bits der ersten kodierten Bits ist, falls der Wert für k gleich 8 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  68. Vorrichtung nach Anspruch 54, wobei das zweite, spezifische Maskierungsmuster für die Punktierung des 3-ten, 7-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 8 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  69. Vorrichtung nach Anspruch 54, wobei das erste, spezifische Maskierungsmuster für die Punktierung des 0-ten, 2-ten, 8-ten, 19-ten und 20-ten Bits der ersten kodierten Bits ist, falls der Wert für k gleich 9 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  70. Vorrichtung nach Anspruch 54, wobei wenn der (10 – k) Wert 1 ist, das zweite, spezifische Maskierungsmuster für die Punktierung des 1-ten, 3-ten, 5-ten, 7-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits der zweiten kodierten Bits ist, falls der Wert für k gleich 9 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  71. Verfahren zur Dekodierung k erster Transport Format Combination Indicator Bits, im folgenden TFCI-Bits genannt, und (10 – k) zweiter TFCI-Bits in einer Empfangsvorrichtung für ein mobiles Kommunikationssystem für das Empfangen eines Stroms von 3k ersten TFCI-Symbolen für einen zugewiesener Kanal und eines Stroms von {3·(10 – k) + 2} zweiten TFCI- Symbolen für einen gemeinsam genutzter Kanal in Abwärtsrichtung, der über einen zugewiesener physikalischer Kanal von einer Sendevorrichtung in einem Informationssymbolverhältnis von 3k Symbolen bis {3·(10 – k) + 2} Symbolen übertragen wird, nachdem er gemultiplext wurde, wobei das Verfahren die folgenden Schritte umfasst: Ausgeben eines ersten 32-Bit-Stroms durch das Einschieben von Nullen in punktierte Positionen des empfangenen Stroms der 3k ersten TFCI-Symbole gemäß einem ersten, korrespondierenden Punktierungsmuster und Dekodieren der k ersten TFCI-Bits vom ersten 32-Bit-Strom; und Ausgeben eines zweiten 32-Bit-Stroms durch das Einschieben von Nullen in punktierte Positionen des empfangenen Stroms der {3·(10 – k) + 2} zweiten TFCI-Symbole gemäß einem zweiten, korrespondierenden Punktierungsmuster und Dekodieren der (10 – k) zweiten TFCI-Bits vom zweiten 32-Bit-Strom, wobei k von 1 bis 9 reicht.
  72. Verfahren nach Anspruch 71, wobei das erste, korrespondierenden Punktierungsmuster für das Punktieren des 1-ten, 3-ten, 5-ten, 6-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten Bits erster kodierter Bits ist, falls der Wert für k gleich 1 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  73. Verfahren nach Anspruch 71, wobei das zweite, korrespondierenden Punktierungsmuster für das Punktieren des 6-ten, 10-ten und 11-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 1 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  74. Verfahren nach Anspruch 71, wobei das erste, korrespondierenden Punktierungsmuster für das Punktieren des 3-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits erster kodierter Bits ist, falls der Wert für k gleich 2 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  75. Verfahren nach Anspruch 71, wobei das zweite, korrespondierenden Punktierungsmuster für das Punktieren des 7-ten, 13-ten, 15-ten, 20-ten, 25-ten und 30-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 2 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  76. Verfahren nach Anspruch 71, wobei das erste, korrespondierenden Punktierungsmuster für das Punktieren des 7-ten, 8-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits erster kodierter Bits ist, falls der Wert für k gleich 3 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  77. Verfahren nach Anspruch 71, wobei das zweite, korrespondierenden Punktierungsmuster für das Punktieren des 3-ten, 8-ten, 9-ten, 12-ten, 16-ten, 18-ten, 23-ten, 24-ten und 30-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 3 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  78. Verfahren nach Anspruch 71, wobei das erste, korrespondierenden Punktierungsmuster für das Punktieren des 0-ten, 1-ten, 2-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits erster kodierter Bits ist, falls der Wert für k gleich 4 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  79. Verfahren nach Anspruch 71, wobei das zweite, korrespondierenden Punktierungsmuster für das Punktieren des 10-ten, 12-ten, 13-ten, 14-ten, 19-ten, 20-ten, 21-ten, 23-ten, 24-ten, 27-ten, 28-ten und 31-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 4 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  80. Verfahren nach Anspruch 71, wobei das erste, korrespondierenden Punktierungsmuster für das Punktieren des 0-ten, 7-ten, 9-ten, 11-ten, 16-ten, 19-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits erster kodierter Bits ist, falls der Wert für k gleich 6 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  81. Verfahren nach Anspruch 71, wobei, das zweite, korrespondierenden Punktierungsmuster für das Punktieren des 0-ten, 1-ten, 2-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 6 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  82. Verfahren nach Anspruch 71, wobei das erste, korrespondierenden Punktierungsmuster für das Punktieren des 0-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 7-ten, 12-ten, 18-ten, 21-ten und 24-ten Bits erster kodierter Bits ist, falls der Wert für k gleich 7 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  83. Verfahren nach Anspruch 71, wobei das zweite, korrespondierenden Punktierungsmuster für das Punktieren des 7-ten, 8-ten, 9-ten, 10-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 7 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  84. Verfahren nach Anspruch 71, wobei das erste, korrespondierenden Punktierungsmuster für das Punktieren des 1-ten, 7-ten, 13-ten, 15-ten, 20-ten, 25-ten, 30-ten und 31-ten Bits erster kodierter Bits ist, falls der Wert für k gleich 8 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  85. Verfahren nach Anspruch 71, wobei das zweite, korrespondierenden Punktierungsmuster für das Punktieren des 3-ten, 7-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 8 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  86. Verfahren nach Anspruch 71, wobei das erste, korrespondierenden Punktierungsmuster für das Punktieren des 0-ten, 2-ten, 8-ten, 19-ten und 20-ten Bits erster kodierter Bits ist, falls der Wert für k gleich 9 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  87. Verfahren nach Anspruch 71, wobei das zweite, korrespondierenden Punktierungsmuster für das Punktieren des 1-ten, 3-ten, 5-ten, 7-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 9 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  88. Vorrichtung für das Dekodieren von k ersten Transport Format Combination Indicator Bits, im folgenden TFCI-Bits genannt, und (10 – k) zweiten TFCI-Bits in einer Empfangsvorrichtung für ein mobiles Kommunikationssystem für das Empfangen eines Stroms von 3 k ersten TFCI-Symbolen für einen zugewiesener Kanal und eines Stroms von {3·(10 – k) + 2} zweiten TFCI-Symbolen für einen gemeinsam genutzter Kanal in Abwärtsrichtung, die über einen zugewiesener physikalischer Kanal von einer Sendevorrichtung in einem Informationssymbolverhältnis von 3k Symbolen zu {3·(10 – k) + 2} Symbolen übertragen werden, nachdem sie gemultiplext wurden, umfassend: einen erste Dekodierer für das Ausgeben eines ersten 32-Bit-Stroms durch das Einschieben von Nullen in punktierte Positionen des empfangenen Stroms der 3k ersten TFCI-Symbole gemäß einem ersten, korrespondierenden Punktierungsmuster und das Dekodieren der k ersten TFCI-Bits vom ersten 32-Bit-Strom; und einen zweiten Dekodierer für das Ausgeben eines zweiten 32-Bit-Stroms durch das Einschieben von Nullen in punktierte Positionen des empfangenen Stroms der {3·(10 – k) + 2} zweiten TFCI-Symbole gemäß einem ersten, korrespondierenden Punktierungsmuster und das Dekodieren der (10 – k) zweiten TFCI-Bits vom zweiten 32-Bit-Strom, wobei k von 1 bis 9 reicht.
  89. Vorrichtung nach Anspruch 88, wobei das erste, korrespondierenden Punktierungsmuster für das Punktieren des 1-ten, 3-ten, 5-ten, 6-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28- ten, 29-ten, 30-ten Bits erster kodierter Bits ist, falls der Wert für k gleich 1 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  90. Vorrichtung nach Anspruch 88, wobei das zweite, korrespondierenden Punktierungsmuster für das Punktieren des 6-ten, 10-ten und 11-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 1 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  91. Vorrichtung nach Anspruch 88, wobei das erste, korrespondierenden Punktierungsmuster für das Punktieren des 3-ten, 7-ten, 8-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits erster kodierter Bits ist, falls der Wert für k gleich 2 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  92. Vorrichtung nach Anspruch 88, wobei das zweite, korrespondierenden Punktierungsmuster für das Punktieren des 7-ten, 13-ten, 15-ten, 20-ten, 25-ten und 30-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 2 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  93. Vorrichtung nach Anspruch 88, wobei das erste, korrespondierenden Punktierungsmuster für das Punktieren des 7-ten, 8-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits erster kodierter Bits ist, falls der Wert für k gleich 3 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  94. Vorrichtung nach Anspruch 88, wobei das zweite, korrespondierenden Punktierungsmuster für das Punktieren des 3-ten, 8-ten, 9-ten, 12-ten, 16-ten, 18-ten, 23-ten, 24-ten und 30-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 3 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  95. Vorrichtung nach Anspruch 88, wobei das erste, korrespondierenden Punktierungsmuster für das Punktieren des 0-ten, 1-ten, 2-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits erster kodierter Bits ist, falls der Wert für k gleich 4 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  96. Vorrichtung nach Anspruch 88, wobei das zweite, korrespondierenden Punktierungsmuster für das Punktieren des 10-ten, 12-ten, 13-ten, 14-ten, 19-ten, 20-ten, 21-ten, 23-ten, 24-ten, 27-ten, 28-ten und 31-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 4 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  97. Vorrichtung nach Anspruch 88, wobei das erste, korrespondierenden Punktierungsmuster für das Punktieren des 0-ten, 7-ten, 9-ten, 11-ten, 16-ten, 19-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits erster kodierter Bits ist, falls der Wert für k gleich 6 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  98. Vorrichtung nach Anspruch 88, wobei, das zweite, korrespondierenden Punktierungsmuster für das Punktieren des 0-ten, 1-ten, 2-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 6 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  99. Vorrichtung nach Anspruch 88, wobei das erste, korrespondierenden Punktierungsmuster für das Punktieren des 0-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 7-ten, 12-ten, 18-ten, 21-ten und 24-ten Bits erster kodierter Bits ist, falls der Wert für k gleich 7 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  100. Vorrichtung nach Anspruch 88, wobei das zweite, korrespondierenden Punktierungsmuster für das Punktieren des 7-ten, 8-ten, 9-ten, 10-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 7 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  101. Vorrichtung nach Anspruch 88, wobei das erste, korrespondierenden Punktierungsmuster für das Punktieren des 1-ten, 7-ten, 13-ten, 15-ten, 20- ten, 25-ten, 30-ten und 31-ten Bits erster kodierter Bits ist, falls der Wert für k gleich 8 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  102. Vorrichtung nach Anspruch 88, wobei das zweite, korrespondierenden Punktierungsmuster für das Punktieren des 3-ten, 7-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 8 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  103. Vorrichtung nach Anspruch 88, wobei das erste, korrespondierenden Punktierungsmuster für das Punktieren des 0-ten, 2-ten, 8-ten, 19-ten und 20-ten Bits erster kodierter Bits ist, falls der Wert für k gleich 9 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
  104. Vorrichtung nach Anspruch 88, wobei das zweite, korrespondierenden Punktierungsmuster für das Punktieren des 1-ten, 3-ten, 5-ten, 7-ten, 9-ten, 10-ten, 11-ten, 12-ten, 13-ten, 14-ten, 15-ten, 16-ten, 17-ten, 18-ten, 19-ten, 20-ten, 21-ten, 22-ten, 23-ten, 24-ten, 25-ten, 26-ten, 27-ten, 28-ten, 29-ten, 30-ten und 31-ten Bits zweiter kodierter Bits ist, falls der Wert für k gleich 9 ist, und wobei die 32 Bits von 0 bis 31 durchnummeriert sind.
DE2002129006 2001-06-28 2002-06-28 Vorrichtung und Verfahren für das Übertragen von TFCI-Bits für eine Betriebsart mit fester Aufteilung in einem mobilen CDMA Kommunikationssystem Expired - Fee Related DE10229006B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR2001/42669 2001-06-28
KR20010042669 2001-06-28
KR2001/40714 2001-07-07
KR20010040714 2001-07-07

Publications (2)

Publication Number Publication Date
DE10229006A1 DE10229006A1 (de) 2003-02-13
DE10229006B4 true DE10229006B4 (de) 2010-10-21

Family

ID=36424040

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002129006 Expired - Fee Related DE10229006B4 (de) 2001-06-28 2002-06-28 Vorrichtung und Verfahren für das Übertragen von TFCI-Bits für eine Betriebsart mit fester Aufteilung in einem mobilen CDMA Kommunikationssystem

Country Status (11)

Country Link
US (2) US7426680B2 (de)
EP (4) EP1418681B1 (de)
JP (3) JP2004531177A (de)
KR (1) KR100458053B1 (de)
CN (1) CN1223103C (de)
AU (1) AU768041B2 (de)
CA (1) CA2391841C (de)
DE (1) DE10229006B4 (de)
GB (4) GB2387304B (de)
RU (1) RU2251797C2 (de)
WO (1) WO2003003602A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2391841C (en) * 2001-06-28 2006-05-16 Samsung Electronics Co., Ltd. Apparatus and method for transmitting tfci bits for a hard split mode in a cdma mobile communication system
KR20040085545A (ko) * 2003-03-31 2004-10-08 삼성전자주식회사 통신 시스템에서 오류 정정 부호의 복호 장치 및 방법
KR100548346B1 (ko) 2003-05-13 2006-02-02 엘지전자 주식회사 이동통신 시스템에서의 ｔｆｃｉ 전송 방법
JP4116925B2 (ja) * 2003-05-13 2008-07-09 松下電器産業株式会社 無線基地局装置、制御局装置、通信端末装置、送信信号生成方法、受信方法及び無線通信システム
US7721179B2 (en) * 2004-09-15 2010-05-18 Samsung Electronics Co., Ltd. Method and apparatus for encoding/decoding transmission information in mobile telecommunication system
CN100411476C (zh) * 2004-09-20 2008-08-13 华为技术有限公司 一种宽带码分多址系统中上行增强链路信令编码方法
KR20070014895A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 광대역 무선 접속 통신 시스템에서 채널 품질 정보 송수신시스템 및 방법
KR100929077B1 (ko) * 2005-08-09 2009-11-30 삼성전자주식회사 무선 통신 시스템에서 가상 회선 교환 방식을 이용한 통신자원 할당 방법과 장치 및 단말의 데이터 송수신 방법
US8948393B2 (en) 2006-04-28 2015-02-03 Qualcomm Incorporated Uninterrupted transmission during a change in ciphering configuration
EP2051403A4 (de) * 2006-08-09 2013-05-15 Fujitsu Ltd Drahtloses endgerät
US20080186855A1 (en) * 2007-02-06 2008-08-07 Viasat, Inc. Reservation request system for controlling access to a shared communication medium
KR101422014B1 (ko) * 2007-05-10 2014-07-23 엘지전자 주식회사 기본 코드 반복 방식에 의한 긴 코드 생성 방법 및 이를이용한 제어 정보 전송 방법
US7940790B2 (en) * 2007-06-11 2011-05-10 Viasat, Inc. Multiple request intervals
US7953060B2 (en) * 2007-06-11 2011-05-31 Viasat, Inc. Quasisynchronous reservation requests
US8144680B2 (en) * 2007-11-30 2012-03-27 Viasat, Inc. Contention-based communications
WO2009075484A2 (en) 2007-12-12 2009-06-18 Lg Electronics Inc. Method for physical control format indicator channel mapping
KR101443641B1 (ko) * 2007-12-12 2014-09-23 엘지전자 주식회사 물리 제어 포맷 지시 채널 매핑 방법
KR101449766B1 (ko) * 2008-04-23 2014-10-14 엘지전자 주식회사 Ｔｄｄ 방식에 따른 통신 방법
US8331504B2 (en) * 2009-05-04 2012-12-11 Qualcomm Incorporated Method and system for multi-user interference cancellation
US8615030B2 (en) * 2009-05-04 2013-12-24 Qualcomm Incorporated Method and system for multi-user detection using two-stage processing
US8494098B2 (en) * 2009-05-04 2013-07-23 Qualcomm Incorporated Method and system for inter-cell interference cancellation
US8494029B2 (en) 2009-05-04 2013-07-23 Qualcomm Incorporated Method and system for multi-user detection in the presence of multiple spreading factors
US8451963B2 (en) * 2009-06-09 2013-05-28 Qualcomm Incorporated Method and system for interference cancellation
NO345607B1 (en) 2019-06-27 2021-05-10 Altus Intervention Tech As Wireline clean-out tool having improved capacity
US11438551B2 (en) * 2020-09-15 2022-09-06 At&T Intellectual Property I, L.P. Virtual audience using low bitrate avatars and laughter detection

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69232202T2 (de) * 1991-06-11 2002-07-25 Qualcomm Inc Vocoder mit veraendlicher bitrate
GB9520445D0 (en) * 1995-10-06 1995-12-06 British Telecomm Convolutional codes
KR100595147B1 (ko) * 1998-12-09 2006-08-30 엘지전자 주식회사 트랜스포트 채널 멀티플렉싱 정보 송수신 방법 및 이를 위한 송수신 장치
ES2228562T7 (es) * 1999-07-06 2014-11-26 Samsung Electronics Co., Ltd. Aparato de codificación de un indicador de combinación de formato de transporte para un sistema de comunicación móvil CDMA.
DE10030407B4 (de) * 1999-07-14 2011-09-01 Lg Electronics Inc. Verfahren zur optimalen Ratenanpassung in einem Mobilkommunikationssystem
US6781970B1 (en) * 1999-08-27 2004-08-24 Telefonaktiebolaget Lm Ericsson (Publ) Transport format combination indicator mapping for telecommunications
DE60044759D1 (de) 1999-11-18 2010-09-09 Lg Electronics Inc Verfahren zur Kodierung und Übertragung von Formatkombinationsindikatoren
KR100407942B1 (ko) * 1999-11-19 2003-12-01 엘지전자 주식회사 이동통신 시스템에서 전송 포맷 조합 지시자를 전송하는 방법
DE20023936U1 (de) * 2000-05-17 2007-09-27 Matsushita Electric Works, Ltd. Hybride ARQ-Sende- und Empfangsvorrichtung
KR100421164B1 (ko) * 2000-06-12 2004-03-04 삼성전자주식회사 이동통신시스템에서 전송율 정보 부호화 및 복호화 장치 및 방법
US7283502B1 (en) * 2000-09-21 2007-10-16 Lucent Technologies Inc. Enhancement of framing protocol frame format to support quality of service
EP1195934A3 (de) * 2000-10-09 2006-05-24 Samsung Electronics Co., Ltd. Gerät und Verfahren zum Kodieren/Dekodieren von TFCI Bits in einem asynchronen CDMA Kommunikationssystem
US7020126B2 (en) * 2000-10-09 2006-03-28 Samsung Electronics Co., Ltd. Apparatus and method for transmitting TFCI bits in a CDMA communication system
JP3399923B2 (ja) * 2000-11-29 2003-04-28 松下電器産業株式会社 通信端末装置および通信端末装置における復号化方法
JP3599713B2 (ja) 2001-02-27 2004-12-08 三星電子株式会社 分割モードによる伝送形式組合せ表示ビットの伝送装置及び方法
CA2391841C (en) * 2001-06-28 2006-05-16 Samsung Electronics Co., Ltd. Apparatus and method for transmitting tfci bits for a hard split mode in a cdma mobile communication system
GB2380105B (en) * 2001-07-09 2003-12-10 Samsung Electronics Co Ltd Apparatus and method for symbol mapping tfci bits for a hard split mode in a cdma mobile communication system
US7532723B2 (en) * 2003-11-24 2009-05-12 Interdigital Technology Corporation Tokens/keys for wireless communications

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
3GPP (Hrsg.): 3G TR 25.870 V5.0.0, 3rd Generation Partnership Project, Technical Specification Group Radio Access Network, Enhancement on the DSCH hard split mode (Release 5), 3GPP, März 2002 *

Also Published As

Publication number Publication date
GB0315355D0 (en) 2003-08-06
EP1418688A2 (de) 2004-05-12
AU5069802A (en) 2003-02-13
RU2251797C2 (ru) 2005-05-10
US7426680B2 (en) 2008-09-16
CN1223103C (zh) 2005-10-12
EP1418688A3 (de) 2012-07-04
KR100458053B1 (ko) 2004-11-26
GB2386809A (en) 2003-09-24
GB2386808B (en) 2004-07-07
CN1466821A (zh) 2004-01-07
JP3863136B2 (ja) 2006-12-27
AU768041B2 (en) 2003-11-27
JP3936384B2 (ja) 2007-06-27
US20080146177A1 (en) 2008-06-19
EP1418681A2 (de) 2004-05-12
CA2391841C (en) 2006-05-16
GB0315469D0 (en) 2003-08-06
EP1418682B1 (de) 2013-12-25
EP1400027A4 (de) 2010-08-18
GB0315315D0 (en) 2003-08-06
GB2379368A (en) 2003-03-05
EP1418681B1 (de) 2013-12-25
US7995552B2 (en) 2011-08-09
EP1418688B1 (de) 2013-12-25
DE10229006A1 (de) 2003-02-13
JP2004135358A (ja) 2004-04-30
EP1400027A1 (de) 2004-03-24
WO2003003602A1 (en) 2003-01-09
EP1418681A3 (de) 2012-06-20
GB0214883D0 (en) 2002-08-07
JP2006314144A (ja) 2006-11-16
EP1418682A2 (de) 2004-05-12
KR20030003096A (ko) 2003-01-09
GB2386809B (en) 2004-06-02
US20030118119A1 (en) 2003-06-26
GB2387304A (en) 2003-10-08
CA2391841A1 (en) 2002-12-28
GB2387304B (en) 2004-07-07
JP2004531177A (ja) 2004-10-07
EP1418682A3 (de) 2012-06-20
GB2386808A (en) 2003-09-24
EP1400027B1 (de) 2012-04-25
GB2379368B (en) 2004-06-02

Similar Documents

Publication Publication Date Title
DE10229006B4 (de) Vorrichtung und Verfahren für das Übertragen von TFCI-Bits für eine Betriebsart mit fester Aufteilung in einem mobilen CDMA Kommunikationssystem
DE10208410B4 (de) Vorrichtung und Verfahren für das Kodieren/Dekodieren von TFCI-Bits in einem asynchronen CDMA Kommunikationssystem
DE10230942B4 (de) Vorrichtung und Verfahren für die Symbolabbildung von TFCI-Bits für einen Hard Split-Modus in einem CDMA-Mobilkommunikationssystem
DE60107800T2 (de) Vorrichtung und verfahren zur tfci-kodierung und dekodierung in einem mobilen kommunikationssystem
DE69434876T2 (de) Verfahren und Anordnung für Datenübertragung mit variabler Rate
DE60014897T3 (de) Vorrichtung zur Kodierung eines Transportformatindikators für ein Kommunikationssystem
DE69835882T2 (de) Detektion der datenrate für cdma übertragungssysteme mit variabler datenrate
DE60314030T2 (de) Verfahren und Vorrichtung zur Kodierung und Dekodierung von Kanalqualitätsindikator Information in einem Kommunikationssystem mit Hochgeschwindigkeits-Abwärtsrichtung-Paket-Zugriff
DE60133562T2 (de) Kanalcodierungs-decodierungsvorrichtung und -verfahren für ein cdma-mobilkommunikationssystem
KR100434470B1 (ko) 분할모드에 따른 전송형식 조합표시 비트의 부호화 장치및 방법
KR100396503B1 (ko) 분할모드에 따른 전송형식 조합표시 비트의 전송장치 및방법
DE69837254T2 (de) Verfahren und Vorrichtung zur Spreizspektrumkodierung durch Setzen der Übertragungsdaten als Ausgangswerte des Folgengenerators

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee