CN1223103C - 移动通信系统中用于进行发送和接收的设备和方法 - Google Patents

Abstract

在用于移动通信系统的发送器中用于DCH(专用信道)编码器和DSCH(下行链路共享信道)编码器的编码方法和设备，该移动通信系统包括编码10个输入TFCI(传输格式组合指示符)位当中的k个位的DCH编码器和编码输入TFCI位当中的其余(10-k)个位的DSCH编码器。所述方法包括通过DCH编码器，把k个输入位编码成32个位，生成第一编码位流，和根据与k值相对应的特定掩码模式，收缩第一编码位流，输出(3k+1)-位流；和通过DSCH编码器，把(10-k)个输入位编码成32个位，生成第二编码位流，和根据与(10-k)值相对应的特定掩码模式，收缩第二编码位流，输出{3*(10-k)+1}-位流。

Description

移动通信系统中用于进行发送和接收的设备和方法

技术领域

本发明一般涉及异步CDMA(码分多址)移动通信系统，尤其涉及在异步CDMA移动通信系统中，在下行链路共享信道上发送在数据发送期间使用的TFCI(传输格式组合指示符)位的设备和方法。

背景技术

一般说来，下行链路共享信道(DSCH)由若干个用户以时分为基础共享。DSCH信道是与用于每个用户的专用信道(DCH)相联系建立起来的。DCH在专用物理信道(DPCH)上发送，和DPCH以时分为基础通过组合专用物理控制信道(DPCCH)和专用物理数据信道(DPDCH)构成。

DSCH在物理下行链路共享信道(PDSCH)上发送，和用于PDSCH的信道控制信息在DPCH中的DPCCH上发送。在DPCCH上发送的控制信息包括与如下有关的信息：(i)控制来自UE(用户设备)的上行链路发送功率的TPC(发送功率控制命令)；(ii)用于信道变化估计、发送功率测量、和从节点B到UE的时隙同步获取的Pilot(导频)字段；和(iii)TFCI(传输格式组合指示符)。在这种信息中，TPC和Pilot用作PDSCH和DPCH的物理控制信息，和TFCI用于指示在DSCH和DPCCH上发送的数据的信息特性(例如，信息传输率、和不同信息的组合，即，语音信息和分组信息的组合)。

如上所述，TFCI，指示在物理信道DSCH和DPCCH上发送的数据的信息特性的控制信息，具有10-位的长度，并且被编码成32个位。也就是说，有关数据量的信息用10个位表示，并且，把10-位信息编码成30个位，在物理信道上发送。

TFCO按照如下在用于UMTS(通用移动电信系统(Universal Mobile Tele-communication System))的3GPP(第3代伙伴计划(3^rd Generation Partner-shipProject)技术规范25.212中规定的方法在物理信道上发送。

a_k＝传输组合信息的第k信息位(0≤k≤9)

b_l＝传输组合信息的第l编码位(0≤l≤9)

d_m＝传输组合信息的第m发送编码位

a_k是指示在DPDCH上发送的数据的速率、类型和组合的10-位信息，b_l由通过编码a_k获得的32个编码位组成，和d_m是在DPCCH上发送b_l的发送编码位。这里，值m是随条件而改变的变量。

确定d_m位的个数的条件是根据DPCCH的发送模式和DPCH的数据速率确定的。DPCCH的发送模式包括正常发送模式和压缩发送模式。压缩发送模式用在含有一个RF(射频)收发器的UE打算在另一个频带上测量的时候。在压缩发送模式下的操作暂时中止在当前频带上的发送，使UE能够在另一个频带上测量。要在发送中止间隔内发送的数据正好在发送中止间隔之前和之后压缩。

“DPCH的数据速率”，确定d_m位的个数的条件之一，指的是DPCH的物理数据速率，并且根据扩展因子(SF)确定。在当前移动通信标准的3GPP中，SF的范围从512到4，和数据速率的范围从15Kbps到1920Kbps。随着SF越来越高，数据速率越来越低。d_m位的个数根据DPCH的数据速率来确定的理由是因为发送DPCCH的TFCI位的TFCI字段的大小(或长度)是随DPCH的数据速率而改变的变量。

对于用于确定d_m的条件的每一个发送的d_m位的个数计算如下。

A1.正常发送模式，DPCH的数据速率低于60Kbps

在用于确定d_m位的个数的条件A1的情况下，d_m位的个数变成30。在3GPP标准中，物理信道的基本发送单位是无线电帧。无线电帧具有10ms的长度，由15个时隙组成。每个时隙含有用于发送TFCI的字段。在A1的情况中，每个时隙含有2个TFCI发送字段，这样，在一个无线电帧内可以发送的TFCI发送代码位d_m的个数变成30。因此，尽管基于信息位a_k的编码位b_l的个数变成32，但是，由于实际发送的TFCI字段的个数的限制，最后两个传输组合信息位b₃₀和b₃₁不发送。

A1.正常发送模式，DPCH的数据速率高于60Kbps

在用于确定d_m位的个数的条件A2的情况下，时隙中TFCI字段的长度变成8个位，并且，在一个无线电帧内可以在DPCCH上发送的d_m的总数变成120。当d_m的总数是120时，按如下重复发送b_l。

d₀(b₀)、...、d₃₁(b₃₁)、d₃₂(b₀)、...、d₆₃(b₃₁)、...、d₉₆(b₀)、...、d₁₁₉(b₂₃)

在A2的情况中，第0到第23b_l重复发送4次，和第24到第31b_l重复发送3次。

A3.压缩发送模式，DPCH的数据速率低于60Kbps或等于120Kbps

在用于确定d_m位的个数的条件A3的情况下，时隙中TFCI字段的长度变成4个位，并且，在一个无线电帧内可以发送的TFCI的个数是随用在压缩发送模式中的时隙的个数而改变的变量。在压缩发送模式下，发送中止时隙的个数的范围从最小1个到最大7个，和d_m位的个数在32与56之间。发送编码位d_m的个数限于最大32个，从而在改变的d_m上发送所有第0到第31b_l位，在其它d_m上不发送b_l。

A4.压缩发送模式，DPCH的数据速率高于120Kbps或等于60Kbps

在用于确定d_m位的个数的条件A4的情况下，时隙中TFCI字段的长度变成16个位，并且，在一个无线电帧内可以发送的TFCI的个数是随用在压缩发送模式中的时隙的个数而改变的变量。在压缩发送模式下，发送中止时隙的个数从最小1个到最大7个，和d_m位的个数在128与244之间。发送编码位d_m的个数限于最大128个，从而在改变的d_m上重复发送第0到第31b_l位4次，在其它d_m上不发送b_l。

在A3和A4的压缩发送模式中，把d_m位安排在离发送中止间隔尽可能远的间隔内，使发送d_m位可靠性达到最大。

A1、A2、A3和A4条件用在TFCI指示DPCH的传输组合和类型的时候。在发送期间把TFCI划分成用于DSCH的TFCI和用于DPCH的TFCI的方法可以划分为两种独立方法。

第一种方法是用于硬分割模式(HSM(hard split mode))的方法，第二种方法是用于逻辑分割模式(LSM(logical split mode))的方法。

用于DCH的TFCI被称为TFCI(字段1)或第一TFCI，和用于DSCH的TFCI被称为TFCI(字段2)或第二TFCI。

在LSM方法中，利用二阶里德-缪勒(Reed-Muller)码的(32，10)子代编码作为一个字段的TFCI(字段1)和TFCI(字段2)。TFCI(字段1)和TFCI(字段2)表示不同比率的10-位TFCI信息，并且，在发送之前，根据A1、A2、A3和A4条件，利用一个块码，即，二阶里德-缪勒码的(32，10)子代编码10个信息位。TFCI(字段1)与TFCI(字段2)的比率包括1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2和9∶1。

在HSM方法中，利用5个位分别固定地表示TFCI(字段1)和TFCI(字段2)，并且，利用(16，5)双正交码输出每个信息，然后，按照A1、A2、A3和A4条件，交替发送用于TFCI(字段1)和TFCI(字段2)的16个位。

图1显示了基于传统HSM方法的发送器的结构。参照图1，(16，5)双正交编码器100把用于DCH的5-位TFCI(字段1)编码成16个编码码元，并且把16个编码码元提供给多路复用器110。同时，(16，5)双正交编码器105把用于DSCH的5-位TFCI(字段2)编码成16个编码码元，并且把16个编码码元也提供给多路复用器110。然后，多路复用器110时分多路复用来自编码器100的16个编码码元和来自编码器105的16个编码码元，并且输出经过排列之后的32个码元。多路复用器120时分多路复用从多路复用器110输出的30个码元和其它信号，并且把它的输出提供给扩展器130。扩展器130利用扩展码发生器135提供的扩展码扩展多路复用器120的输出信号。加扰器140利用加扰码发生器145提供的加扰码加扰扩展信号。

图2显示了对于在3GPP(第三代伙伴计划)中定义的HSM方法，在节点B与RNC(无线电网络控制器)之间交换信令消息和数据的一般过程。3GPPRAN(无线电访问网络)由RNC(无线电网络控制器)、由RNC控制的节点B、和UE(用户设备)组成。RNC控制节点B，节点B用作基站，和UE用作终端。根据与UE的关系，RNC可以分为SRNC(服务无线电网络控制器)和CRNC(控制无线电网络控制器)。SRNC，登记UE的RNC，处理要发送到UE和从UE接收的数据，和控制UE。CRNC，当前连接UE的RNC，将UE与SRNC相连接。

参照图2，如果生成DSCH的发送数据，SRNC(服务RNC)10的无线电链路控制器(RLC)11在步骤101中把DSCH数据发送到SRNC 10的MAC-D(媒体访问控制-专用信道)13。此刻发送的原语是MAC-D-Data-REQ。在步骤102中，SRNC 10的MAC-D 13把从RLC 11接收的DSCH数据发送到CRNC(控制RNC)20的MAC-C/SH(MAC-公用/共享信道)21。此刻发送的原语是MAC-C/SH-Data-REQ。在步骤103中，CRNC 20的MAC-C/SH 21确定(安排)在步骤102中从SRNC 10的MAC-D 13接收的DSCH数据的发送时间，然后，把DSCH数据与它相关的TFI(传输格式指示符)一起发送到节点B(下文把术语“节点B”称为基站)的L1(层1)30。此刻发送的原语是MPHY-Data-REQ。在步骤104中，SRNC 10的MAC-D 13把DCH的发送数据和它相关的TFI发送到节点B的L1 30。此刻发送的原语是MPHY-Data-REQ。在步骤103中发送的数据与在步骤104中发送的数据无关，节点B的L1 30生成分成用于DCH的TFCI和用于DSCH的TFCI的TFCI。在步骤103和104中，数据和TFI是利用数据帧协议发送的。在步骤103和104中接收到数据和TFI之后，在步骤105中，节点B的L1 30在物理DSCH(PDSCH)上把DSCH数据发送到UE(用户设备；下文把术语“UE”称为移动台)40的L1 41。此后，在步骤106中，节点B的L1 30利用DPCH把TFCI发送到UE 40的L1 41。节点B的L1 30利用用于DCH和DSCH的字段，发送利用在步骤103和104中接收的TFI生成的TFCI。

图3显示了对于LSM方法，在节点B与RNC之间交换信令消息和数据的一般过程。参照图3，如果生成要发送的DSCH数据，RNC 300的RLC 301在步骤201中把DSCH数据发送到RNC 300的MAC-D 303。此刻发送的原语是MAC-D-Data-REQ。一旦接收到来自RLC 301的DSCH数据，MAC-D 303就在步骤202中把DSCH数据发送到MAC-C/SH(MAC-公用/共享信道)305。此刻发送的原语是MAC-C/SH-Data-REQ。一旦接收到DSCH数据，MAC-C/SH 305就在步骤203中确定(安排)DSCH数据的发送时间，然后，把与DSCH数据相联系的TFCI发送到MAC-D 303。在步骤203中把TFCI发送到MAC-D 303之后，MAC-C/SH 305在步骤204中把DSCH数据发送到节点B的L1 307。DSCH数据是在在步骤203中确定(安排)的时间发送的。一旦接收到在步骤203中从MAC-C/SH 305发送的用于DSCH的TFCI，MAC-D303就在步骤205中确定用于DSCH的TFIC，并且把TFCI发送到节点B的L1 307。此刻发送的原语是MPHY-Data-REQ。在发送了用于DSCH的TFCI之后，MAC-D 303在步骤206中确定用于DCH的TFCI，并且把DCH数据与用于DCHTFCI一起发送到节点B的L1 307。此刻发送的原语是MPHY-Data-REQ。在步骤204中发送的DSCH数据和在步骤205中发送的TFCI与在步骤203中确定的时间有关。也就是说，正好在在PDSCH上发送步骤204中的DSCH数据之前的帧上，在DPCCH上把步骤205中的TFCI发送到UE 310。在步骤204、205和206中，数据和TFCI是利用帧协议发送的。尤其是，在步骤206中，TFCI是通过控制帧发送的。在步骤207中，节点B的L1 307在PDSCH信道上把DSCH数据发送到UE 310的L1 311。在步骤208中，节点B的L1 307利用在步骤205和206中接收的各个TFCI或TFI生成TFCI，并且利用DPCCH把生成的TFCI发送到L1 311。

概括一下LSM方法，MAC-C/SH 305在步骤203中把DSCH调度信息和DSCH的TFCI信息发送到MAC-D 303。这是因为，为了用相同编码方法编码用于DSCH的TFCI和用于DCH的TFCI，MAC-D 303必须同时把DSCH调度信息和TFCI信息发送到节点B的L1 307。因此，当MAC-D 303含有要发送的数据时，从MAC-D 303把数据发送到MAC-C/SH 305，到从MAC-C/SH305接收到调度信息和TFCI信息，存在延迟。另外，当MAC-C/SH 305在lur上与MAC-D 303分开时，即，当MAC-C/SH 305存在于DRNC(漂移RNC)之中，而MAC-D 303存在于SRNC之中时，在lur上交换调度信息和TFCI信息，造成延迟延长。

与LSM方法相比，HSM方法因在MAC-C/SH中调度之后，不需要把信息发送到MAC-D而使延迟缩短。这是可能的，因为节点B可以用HSM方法独立编码用于DCH的TFCI和用于DSCH的TFCI。另外，当MAC-C/SH 305在lur上与MAC-D 303分开时，即，当MAC-C/SH 305存在于DRNC之中，而MAC-D 303存在于SRNC之中时，在lur上不交换调度信息。因此，在一些情况下，不可能使用必须识别调度信息的LSM。但是，在当前3GPP HSM中，用于DCH和DSCH的TFCI的信息量(位)以5个位对5个位的比率固定地划分，致使可以表示最大32个用于DCH和DSCH的TFCI。因此，当存在32个用于DSCH的TFCI时，不能使用HSM方法。另外，当使用LSM时，即，当MAC-C/SH在lur上与MAC-D分开时，可能不能正确地发送用于DCH的TFCI和用于DSCH的TFCI。

发明内容

因此，本发明的一个目的是提供一种在无线通信系统中发送TFCI信息的设备和方法。

本发明的另一个目的是提供一种通过把快速哈达玛(Hadamard)逆变换器用于长度可变的沃尔什(Walsh)编码器，接收TFCI信息的设备和方法。

本发明的另一个目的是提供一种改变用在硬分割模式中的TFCI信息的长度的设备和方法。

本发明的另一个目的是提供一种通过把通过改变用在硬分割模式中的TFCI信息的长度，改变实际发送编码位的排列的设备和方法。

本发明的另一个目的是提供一种发送信令消息，以便分开使用硬分割模式和逻辑分割模式的设备和方法。

根据本发明的第一方面，本发明提供了一种移动通信系统的发送机中用于在专用信道DCH编码器和下行链路共享信道DSCH编码器中进行编码的发送方法，所述移动通信系统包括用于编码10个输入传输格式组合指示符TFCI位中的k位的DCH编码器和用于编码所述输入TFCI位中的其余(10-k)位的DSCH编码器，其中，k是值的范围为1≤k≤9的整数，所述方法包括如下步骤：由DCH编码器通过把k个输入位编码成32个位，生成第一编码位流，和根据与k值相关的特定掩码模式，收缩第一编码位流，输出(3k+1)-位流；和由DSCH编码器通过把(10-k)个输入位编码成32个位，生成第二编码位流，和根据与(10-k)值相关的特定掩码模式，收缩第二编码位流，输出{3*(10-k)+1}-位流，其中，特定掩码模式指编码位流中将被收缩掉的特定编码位。

根据本发明的第二方面，本发明提供了一种在移动通信系统中的发送设备，用于对根据10个输入传输格式组合指示符TFCI位的信息位比被分解成k个位和(10-k)个位的两个TFCI位流进行编码，其中，k是值的范围为1≤k≤9的整数，所述设备包括：DCH编码器，用于通过把k个输入位编码成32个位，生成第一编码位流，和根据与k值相关的特定掩码模式，收缩第一编码位流，输出(3k+1)-位流；和DSCH编码器，用于通过把(10-k)个输入位编码成32个位，生成第二编码位流，和根据与(10-k)值相关的特定掩码模式，收缩第二编码位流，输出{3*(10-k)+1}-位流，其中，特定掩码模式指编码位流中将被收缩掉的特定编码位。

根据本发明的第三方面，本发明提供了一种移动通信系统的接收设备中用于解码k个第一传输格式组合指示符TFCI位和(10-k)个第二TFCI位的接收方法，所述移动通信系统接收用于专用信道DCH的(3k+1)个第一TFCI位的流和用于下行链路共享信道DSCH的{3*(10-k)+1}个第二TFCI位的流，其中，k是值的范围为1≤k≤9的整数，所述方法包括如下步骤：通过根据与k值相关的特定掩码模式，把0插入所述第一TFCI位的流中的选择的位位置，来输出32-位流，并从所述32-位流解码k个第一TFCI位；通过根据与(10-k)值相关的特定掩码模式，把0插入所述第二TFCI位的流中的选择的位位置，来输出32-位流；和从所述32-位流中解码(10-k)个第二TFCI位，其中，特定掩码模式指编码位流中将被收缩掉的特定编码位。

根据本发明的第四方面，本发明提供了一种移动通信系统的接收设备中用于解码k个第一TFCI位和(10-k)个第二TFCI位的接收设备，所述移动通信系统接收用于专用信道DCH的(3k+1)个第一传输格式组合指示符TFCI位的流和用于下行链路共享信道DSCH的{3*(10-k)+1}个第二TFCI位的流，其中，k是值的范围为1≤k≤9的整数，所述设备包括：DCH解码器，用于根据与k值相关的特定掩码模式，把0插入第一TFCI位的流中的选择的位位置，来输出32-位流，并且从所述32-位流中解码k个第一TFCI位；和DSCH解码器，用于根据与(10-k)值相关的特定掩码模式，把0插入第二TFCI位的流中的选择的位位置，来输出32-位流，和从所述32-位流中解码(10-k)个第二TFCI位，其中，特定掩码模式指编码位流中将被收缩掉的特定编码位。

根据本发明的第五方面，本发明提供了在用于移动通信系统的发送设备中用于第一编码器和第二编码器的编码方法，所述移动通信系统包括编码10个输入TFCI位当中的k个位的第一编码器和编码输入TFCI位当中的其余(10-k)个位的第二编码器。所述方法包括通过第一编码器，把k个输入位编码成32个位，生成第一编码位流，和根据与k值相对应的特定掩码模式，收缩第一编码位流，输出3k-位流；和通过第二编码器，把(10-k)个输入位编码成32个位，生成第二编码位流，和根据与(10-k)值相对应的特定掩码模式，收缩第二编码位流，输出{3*(10-k)+2}-位流。

根据本发明的第六方面，本发明提供了在移动通信系统中，编码根据两个输入10个输入TFCI(传输格式组合指示符)位的信息位比分解成k个位和(10-k)个位的两个TFCI位流的设备。所述设备包括第一编码器，用于通过把k个输入位编码成32个位，生成第一编码位流，和根据与k值相对应的特定掩码模式，收缩第一编码位流，输出3k-位流；和第二编码器，用于通过把(10-k)个输入位编码成32个位，生成第二编码位流，和根据与(10-k)值相对应的特定掩码模式，收缩第二编码位流，输出{3*(10-k)+2}-位流。

根据本发明的第七方面，本发明提供了在用于移动通信系统的接收设备中解码k个第一TFCI位和(10-k)个第二TFCI位的方法，所述移动通信系统接收在多路复用之后，以3k个位与{3*(10-k)+2}个位的信息位比，在DPCH(专用物理信道)上从发送设备发送的、用于DCH(专用信道)的一串3k个第一TFCI位和用于DSCH(下行链路共享信道)的一串{3*(10-k)+2}个第二TFCI位。所述方法包括根据与k值相对应的特定掩码模式，把0插入该串3k个第一TFCI位中，输出32-位流，和从32-位流中解码k个第一TFCI位；和根据与(10-k)值相对应的特定掩码模式，把0插入该串{3*(10-k)+2}个第二TFCI位中，输出32-位流，和从32-位流中解码(10-k)个第二TFCI位。

根据本发明的第八方面，本发明提供了在用于移动通信系统的接收设备中解码k个第一TFCI位和(10-k)个第二TFCI位的设备，所述移动通信系统接收在多路复用之后，以3k个位与{3*(10-k)+2}个位的信息位比，在DPCH(专用物理信道)上从发送设备发送的、用于DCH(专用信道)的一串3k个第一TFCI位和用于DSCH(下行链路共享信道)的一串{3*(10-k)+2}个第二TFCI位。所述设备包括第一解码器，用于根据与k值相对应的特定掩码模式，把0插入该串3k个第一TFCI位中，输出32-位流，和从32-位流中解码k个第一TFCI位；和第二解码器，用于根据与(10-k)值相对应的特定掩码模式，把0插入该串{3*(10-k)+2}个第二TFCI位中，输出32-位流，和从32-位流中解码(10-k)个第二TFCI位。

附图说明

通过结合附图，进行如下详细描述，本发明的上面和其它目的、特征和优点将更加清楚，在附图中：

图1显示了基于硬分割模式(HSM)的传统发送器的结构；

图2显示了在硬分割模式下，在节点B与无线电网络控制器(RNC)之间交换信令消息和数据的一般过程；

图3显示了在逻辑分割模式(LSM)下，在节点B与RNC之间交换信令消息和数据的一般过程；

图4显示了根据本发明实施例的、在移动通信系统中的发送器的结构；

图5显示了图4所示的编码器的详细结构；

图6显示了多路复用利用不同编码技术编码的编码码元的方法；

图7显示了根据本发明实施例的下行链路DCH的信号传输格式；

图8显示了根据本发明实施例的、在移动通信系统中的接收器的结构；

图9显示了图8所示的解码器的详细结构；

图10显示了对长度为8的沃尔什码的一般快速哈达玛逆变换操作；

图11显示了根据本发明实施例的解码器的改进结构；

图12显示了根据本发明实施例的、长度可变的快速哈达玛逆变换器；

图13显示了用在图12的每一级中的器件的详细结构。

具体实施方式

下文参照附图描述本发明的优选实施例。在如下的描述中，对那些众所周知的功能或结构将不作详细描述，否则的话，本发明的重点将不突出。

在HSM方法中，用于DSCH和DCH的信息位的个数总共是10，把10个信息位按1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2和9∶1的比率分配给DSCH和DCH，然后加以编码。

一个无线电帧分别根据A1、A2、A3和A4，发送30、120、32和128个TFCI编码码元。在除了重复发送之外的每种情况中，基本编码率是10/32，并且，在条件A1的情况中，由于物理信道的有限发送，编码率变成10/30。因此，当用于DSCH的TFCI信息和用于DCH的TFCI信息按1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2和9∶1的特定比率划分时，通过按上面比率划分编码码元来保持编码率是自然的事。保持编码率意味着保持(32，10)的基本编码率。在HSM中，保持不同编码的用于DSCH的TFCI和用于DCH的TFCI的编码增益的理由是，尽管用于DSCH的TFCI和用于DCH的TFCI是分开编码的，但是，通过相似地保持(32，10)的基本编码率来保持编码增益。根据输入位的比率划分编码位的例子将在条件A1的假设下加以描述。

在条件A1下，如果10个输入信息位按1∶9的比率划分，那么，30个编码输出码元按3∶37的比率划分，如果10个输入信息位按2∶8的比率划分，那么，30个编码输出码元按6∶24的比率划分。此外，如果10个输入信息位按3∶7的比率划分，那么，30个编码输出码元按9∶21的比率划分，如果10个输入信息位按4∶6的比率划分，那么，30个编码输入码元按12∶18的比率划分。但是，在条件A2、A3和A4下，发送所有32个编码码元，或重复发送32个编码码元，因此，不能像在条件A1下那样正确地划分编码码元。

因此，在本发明的实施例中，与输入位相联系定义的编码码元的编码率可以表示成如表1所示那样。

表1

输入位的比率	编码码元的比率	使用的编码率
				第一TFCI的编码率	第二TFCI编码率
		1∶9	3∶29			(3∶1)	(29∶9)
4∶28	(4∶1)			(28∶9)

	5∶27	(5∶1)	(27∶9)
				2∶8	6∶26	(6∶2)	(26∶8)
7∶25	(7∶2)	(25∶8)
			8∶24		(8∶2)	(24∶8)
3∶7	9∶23	(9∶3)					(23∶7)
			10∶22	(10∶3)	(22∶7)
	11∶21	(11∶3)				(21∶7)
			4∶6	12∶20	(12∶4)		(20∶6)
13∶19	(13∶4)	(19∶6)
				14∶18	(14∶4)	(18∶6)
6∶4	18∶14	(18∶6)					(14∶4)
			19∶13	(19∶6)	(13∶4)
	20∶12	(20∶6)				(12∶4)
			7∶3	21∶11	(21∶7)		(11∶3)
22∶10	(22∶7)	(10∶3)
				23∶9	(23∶7)	(9∶3)
8∶2	24∶8	(24∶8)					(8∶2)
			25∶7	(25∶8)	(7∶2)
	26∶6	(26∶8)				(6∶2)
			9∶1	27∶5	(27∶9)		(5∶1)
28∶4	(28∶9)	(4∶1)
				29∶3	(29∶9)	(3∶1)

从现在开始描述根据输入位的比率确定表1中的编码率的准则。本发明的实施例通过把最小所需值应用于用于在条件A1、A2、A3和A4当中最常用的情况A1的基本编码率(30，10)，和把第一TFCI的编码率和第二TFCI的编码率设置成最小值1/3，把编码码元的总和设置成30，然后，把其余2个编码码元分别分配给第一TFCI的编码码元和第二TFCI的编码码元。因此，本发明的实施例既提高了第一TFCI的编码率，又提高了第二TFCI的编码率，或者，把其余2个编码码元用作第一TFCI的编码码元或第二TFCI的编码码元，提高了第一TFCI的编码率，或提高了第二TFCI的编码率。当有必要在用于第一TFCI的编码码元的个数和用于第二TFCI的编码码元的个数之和应该成为32的条件下，只提高第一TFCI的编码率或第二TFCI的编码率来提高性能时，本实施例在确定编码率的准则下，提高了第一TFCI或第二TFCI的编码率。

一旦表1中输入位的比率得到确定，根据编码码元的比率，可使用3种编码方法之一。

在这3种编码方法中，第一种编码方法是提高第一TFCI的编码率和第二TFCI的编码率两者的方法，第二种编码方法是只提高第一TFCI的编码率的方法，和第三种编码方法是只提高第二TFCI的编码率的方法。

首先，参照表1描述提高第一TFCI的编码率和第二TFCI的编码率两者的方法。如果输入位的比率(或，信息量的比率，即，第一TFCI位与第二TFCI位的比率)是1∶9，那么，编码码元的比率变成4∶28。如果输入位的比率是2∶8，那么，编码码元的比率变成7∶25，和如果输入位的比率是3∶7，那么，编码码元的比率变成10∶22。如果输入位的比率是4∶6，那么，编码码元的比率变成13∶19，和如果输入位的比率是5∶5，那么，编码码元的比率变成16∶16。如果输入位的比率是6∶4，那么，编码码元的比率变成19∶13，和如果输入位的比率是 7∶3，那么，编码码元的比率变成22∶10。如果输入位的比率是8∶2，那么，编码码元的比率变成25∶7，和如果输入位的比率9∶1，那么，编码码元的比率变成28∶4。因此，如表1所示，应该与输入位的比率和编码码元的比率相联系地定义第一TFCI的编码率和第二TFCI的编码率。此外，为了在降低硬件复杂性的同时，保证极好的性能，有必要利用一个编码器来满足10个不同编码率。这10个不同编码率包括表1所示的(4，1)、(7，2)、(10，3)、(13，4)、(19，6)、(22，7)、(25，8)和(28，9)的8个编码率，加上当输入位的比率是5∶5时所需的编码率(16，5)和当只接收到第一TFCI或第二TFCI时所需的编码率(32，10)。

接着，参照表1描述提高第一TFCI的编码率或第二TFCI的编码率的方法。如果输入位的比率(或，信息量的比率，即，第一TFCI位与第二TFCI位的比率)是1∶9，那么，编码码元的比率变成3∶29或5∶27。如果输入位的比率是2∶8，那么，编码码元的比率变成6∶26或8∶24，和如果输入位的比率是3∶7，那么，编码码元的比率变成9∶23或11∶21。如果输入位的比率是4∶6，那么，编码码元的比率变成12∶20或14∶18，和如果输入位的比率是5∶5，那么，编码码元的比率变成15∶17或17∶15。如果输入位的比率是6∶4，那么，编码码元的比率变成18∶14或20∶12，和如果输入位的比率是7∶3，那么，编码码元的比率变成21∶11或23∶9。如果输入位的比率是8∶2，那么，编码码元的比率变成24∶8或26∶6，和如果输入位的比率9∶1，那么，编码码元的比率变成27∶5或29∶3。因此，如果输入位的比率是1∶9，那么，需要{(3，1)编码器和(29，9)编码器}或{(5，1)编码器和(27，9)编码器}。如果输入位的比率是2∶8，那么，需要{(6，2)编码器和(26，8)编码器}或{(8，2)编码器和(24，8)编码器}。如果输入位的比率是3∶7，那么，需要{(9，3)编码器和(23，7)编码器}或{(11，3)编码器和(21，7)编码器}。如果输入位的比率是4∶6，那么，需要{(12，4)编码器和(20，6)编码器}或{(14，4)编码器和(18，6)编码器}。因此，考虑到16个编码器和当前使用的(16，5)编码器和(32，10)编码器，需要一种能够把单一结构用作18种编码器，以便提高性能和降低硬件复杂性的编码器。

一般来说，用于纠错码的码字的汉明(Hamming)距离分布可以用作指示线性纠错码的性能的量度。“汉明距离”指的是每个码字中非零码元的个数。也就是说，对于某个码字“0111”，包含在码字中的“1”的个数是3，因此汉明距离是3。汉明值距离当中的最小值被称为“最小距离d_min”，和码字的最小距离的增大提高线性纠错码的纠错性能。换句话说，“最佳码”指的是具有最佳纠错性能的代码。有关细节公开在F.J.Macwilliams和N.J.A.Sloane发表的论文《纠错码理论》中(The Theory of Error Correcting Codes，F.J.Macwilliams，N.J.A.Sloane，North-Holland)。

另外，为了把单编码器结构用于具有不同长度的编码器，以降低硬件复杂性，最好缩短长度最长的代码，即(32，10)代码。为了缩短，有必要收缩编码码元。但是，在收缩期间，代码的最小距离随收缩位置而改变。因此，最好计算收缩位置，以便使收缩代码具有最小距离。

现在，结合3种编码方法的每一种详细描述编码器和它相关的解码器的操作。在这3种编码方法中，为了简便起见，在只提高第一TFCI的编码率的假设下，描述在发送之前提高第一TFCI或第二TFCI的编码率的编码/解码方法。

A.提高第一TFCI和第二TFCI两者的编码率的方法

就最小距离而言，最好重复(3，2)单工码3次，然后，收缩最后两个编码码元，以便获取(7，2)代码，一种具有提高第一TFCI和第二TFCI两者的编码率所需的编码率之一的最佳码。表2显示了(3，2)单工码的输入信息位和根据输入信息位输出的(3，2)单工码字之间的关系。

表2

输入信息位	(3，2)单工码字
		00	000
01	101
		10	011
11	110

表3显示了输入信息位与重复(3，2)单工码3次，然后，收缩最后两个编码码元获取的(7，2)码字之间的关系。

表3

输入信息位	(7，2)单工码字
		00	000 000 0
01	101 101 1
		10	011 011 0
11	110 110 1

但是，重复(3，2)单工码字3次，然后，收缩最后两个编码码元获得的(7，2)单工码字可以通过缩短现有(16，4)Reed-Muller码来实现。

下面描述缩短方法的例子。(16，4)Reed-Muller码是长度为16的4个基码字的线性组合，此处，‘4’是输入信息位的个数。只接收16个输入信息位当中的2个位等效于只使用长度为16的4个基码字当中的2个基码字的线性组合，而不使用其余的码字。另外，通过限制基码字的使用，然后，收缩16个码元当中的9个码元，就可以利用(16，4)编码器来实现(7，2)编码器。表4显示了缩短方法。

表4

输入信息位	码字
																	0000	0(*)	0	0	0	0(*)	0	0	0	0(*)	0	0(*)	0(*)	0(*)	0(*)	0(*)	0(*)
0001	0(*)	1	0	1	0(*)	1	0	1	0(*)	1	0(*)	1(*)	0(*)	1(*)	0(*)	1(*)
																	0010	0(*)	0	1	1	0(*)	0	1	1	0(*)	0	1(*)	1(*)	0(*)	0(*)	1(*)	1(*)
0011	0(*)	1	1	0	0(*)	1	1	0	0(*)	1	1(*)	0(*)	0(*)	1(*)	1(*)	0(*)
																	0100	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
0101	0	1	0	1	1	0	1	0	0	1	0	1	1	0	1	0
																	0110	0	0	1	1	1	1	0	0	0	0	1	1	1	1	0	0
0111	0	1	1	0	1	0	0	1	0	1	1	0	1	0	0	1
																	1000	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
1001	0	1	0	1	0	1	0	1	1	0	1	0	1	0	1	0
																	1010	0	0	1	1	0	0	1	1	1	1	0	0	1	1	0	0
1011	0	1	1	0	0	1	1	0	1	0	0	1	1	0	0	1
																	1100	0	0	0	0	1	1	1	1	1	1	1	1	0	0	0	0
1101	0	1	0	1	1	0	1	0	1	0	1	0	0	1	0	1
																	1110	0	0	1	1	1	1	0	0	1	1	0	0	0	0	1	1
1111	0	1	1	0	1	0	0	1	1	0	0	1	0	1	1	0

参照表4，每个(16，4)码字都是长度为16的4个粗线基码字的线性组合。为了获取(7，2)代码，只使用了4个基码字当中的上面2个基码字。然后，其余的下面12个码字就自动不用了。因此，只使用了上面4个码字。此外，为了从长度为16的4个码字当中，生成长度为7的基码字，有必要收缩掉9个码元。通过收缩由表4中(^*)表示的码元，然后，把其余的7个编码码元集中在一起，可以获得表3所示的(7，2)单工码字。

在这里，将描述通过缩短二阶Reed-Muller码的(32，10)子代码，生成用于1∶9的信息位比的{(4，1)最佳码和(28，9)最佳码}的编码器的结构、生成用于2∶8的信息位比的{(7，2)最佳码和(25，8)最佳码}的编码器的结构、生成用于3∶7的信息信比的{(10，3)最佳码和(22，7)最佳码}的编码器的结构、生成用于4∶6的信息位比的{(13，4)最佳码和(19，6)最佳码}的编码器的结构、生成用于5∶5的信息信比的{(16，5)最佳码和(32，10)最佳码}的编码器的结构。另外，下面还将描述与这些编码器相对应的解码器的结构。

A1.发送器的结构和操作

本发明的实施例提供了像在输入信息位的比率是5∶5的逻辑分割模式下所作的那样，在硬分割模式下，在编码之前，按1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2和9∶1的比率划分10个信息位的设备和方法。另外，这里还假设发送用于DSCH的TFCI的第一TFCI的编码率和发送用于DCH的TFCI的第二TFCI的编码率在发送之前两者都提高了。也就是说，如果DCH信息位与DSCH信息位之比是1∶9，那么，使用(4，1)代码和(28，9)代码。如果DCH信息位与DSCH信息位之比是2∶8，那么，使用(7，2)代码和(25，8)代码。如果DCH信息位与DSCH信息位之比是3∶7，那么，使用(10，3)代码和(22，7)代码。如果DCH信息位与DSCH信息位之比是4∶6，那么，使用(13，4)代码和(19，6)代码。如果DCH信息位与DSCH信息位之比是6∶4，那么，使用(19，6)代码和(13，4)代码。如果DCH信息位与DSCH信息位之比是7∶3，那么，使用(22，7)代码和(10，3)代码。如果DCH信息位与DSCH信息位之比是8∶2，那么，使用(25，8)代码和(7，2)代码。如果DCH信息位与DSCH信息位之比是9∶1，那么，使用(29，9)代码和(4，1)代码。

图4显示了根据本发明实施例的发送器的结构。参照图4，把根据信息位比划分的用于DSCH的TFCI和用于DCH的TFCI分别提供给第一和第二编码器400和405。这里，用于DSCH的TFCI被称为TFCI(字段1)或第一TFCI位，和用于DCH的TFCI被称为TFCI(字段2)或第二TFCI位。用于DSCH的TFCI是由第一TFCI位发生器450生成的，和用于DCH有关的TFCI是由第二TFCI位发生器455生成的。第一和第二TFCI位根据它们的信息位比，具有如上所述不同的速率。另外，把指示码长信息的控制信号，即，有关根据信息位比设置的码字的长度值的信息，提供给第一和第二编码器400和405。码长信息是由码长信息发生器460生成的，并且具有随第一TFCI位和第二TFCI位的长度而改变的值。

当信息位比是6∶4时，编码器400响应使编码器400起(19，6)编码器作用的控制信号，接收用于DSCH的6-位TFCI和输出19个编码码元，而编码器405响应使编码器405起(13，4)编码器作用的控制信号，接收用于DCH的4-位TFCI和输出13个编码码元。当信息位比是7∶3时，编码器400响应使编码器400起(22，7)编码器作用的控制信号，接收用于DSCH的7-位TFCI和输出22个编码码元，而编码器405响应使编码器405起(10，3)编码器作用的控制信号，接收用于DCH的3-位TFCI和输出10个编码码元。当信息位比是8∶2时，编码器400响应使编码器400起(25，8)编码器作用的控制信号，接收用于DSCH的8-位TFCI和输出25个编码码元，而编码器405响应使编码器405起(7，2)编码器作用的控制信号，接收用于DCH的2-位TFCI和输出5个编码码元。当信息位比是9∶1时，编码器400响应使编码器400起(28，9)编码器作用的控制信号，接收用于DSCH的9-位TFCI和输出28个编码码元，而编码器405响应使编码器405起(4，1)编码器作用的控制信号，接收用于DCH的1-位TFCI和输出4个编码码元。

图5显示了编码器400和405的详细结构。在图4中，为第一TFCI和第二TFCI提供了分离的编码器。但是，当生成第一TFCI码字和第二TFCI码字之间存在时间延迟时，生成第一和第二TFCI码字可以用单个编码器来实现。下面参照图5详细描述根据本发明实施例的编码器的操作。

1)第一TFCI与第二TFCI的信息位比是1∶9

对于1∶9的信息位比，编码器400用作(4，1)编码器，而编码器405用作(28，9)编码器。下面参照图5分开描述(4，1)编码器和(28，9)编码器的操作，

首先，参照图5描述描述(4，1)编码器的操作。参照图5，把一个输入位a0正常地提供给编码器，并且，其余的输入位a1、a2、a3、a4、a5、a6、a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500生成基码字W1＝10101010101010110101010101010100，并且把生成的基码字W1提供给乘法器510。然后，乘法器510以码元为单位将输入位a0乘以基码字W1，并且把它的输出提供给异或(XOR)运算器540。并且，沃尔什码发生器500生成其它基码字W2、W4、W8和W16，并且把它们分别提供给乘法器512、514、516和518。全1代码发生器502生成全1基码字(或全1序列)，并且把生成的全1基码字提供给乘法器520。掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器512、514、516、518、520、522、524、526和528的输入位a1、a2、a3、a4、a5、a6、a7、a8和a9都是0，乘法器512、514、516、518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于乘法器510的输出值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第1、3、5、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的28个码元，因此，输出4个未收缩编码码元。

接着，参照图5描述(28，9)编码器的操作。把九个输入位a0、a1、a2、a3、a4、a5、a6、a7和a8正常地提供给编码器，并且，其余的输入位a9用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，把基码字W2＝01100110011001101100110011001100提供给乘法器512，把基码字W4＝00011110000111100011110000111100提供给乘法器514，把基码字W8＝00000001111111100000001111111100提供给乘法器516，和把基码字W16＝00000000000000011111111111111101提供给乘法器518。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的输出提供给异或运算器540。乘法器518以码元为单位将基码字W16乘以输入位a4，并且把它的输出提供给异或运算器540。另外，全1代码发生器502生成长度为32的全1基码字，并且把生成的全1基码字提供给乘法器520。然后，乘法器520以码元为单位将全1基码字乘以输入位a5，并且把它的输出提供给异或运算器540。掩码发生器504把基码字M1＝0101 0000 1100 0111 1100 0001 1101 1101提供给乘法器522，把基码字M2＝0000 0011 1001 1011 1011 0111 0001 1100提供给乘法器524，和把基码字M4＝0001 0101 1111 0010 0110 1100 1010 1100提供给乘法器526。然后，乘法器522以码元为单位将基码字M1乘以输入位a6，并且把它的输出提供给异或运算器540。乘法器524以码元为单位将基码字M2乘以输入位a7，并且把它的输出提供给异或运算器540。乘法器526以码元为单位将基码字M4乘以输入位a8，并且把它的输出提供给异或运算器540。并且，掩码发生器504生成基码字M8，并且把生成的基码字M8提供给乘法器528。但是，由于施加给乘法器528的输入位a9是0，乘法器528把0输出到异或运算器540，因此，不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514、516、518、520、522、524和526的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第6、10、11和30编码码元。换句话说，收缩器560收缩掉32个编码码元当中的4个码元，因此，输出28个未收缩编码码元。

2)第一TFCI与第二TFCI的信息位比是2∶8

对于2∶8的信息位比，编码器400用作(7，2)编码器，而编码器405用作(25，8)编码器。下面参照图5分开描述(7，2)编码器和(25，8)编码器的操作，

首先，参照图5描述(7∶2)编码器的操作。参照图5，把两个输入位a0和a1正常地提供给编码器400，并且，其余的输入位a2、a3、a4、a5、a6、a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，和把基码字W2＝01100110011001101100110011001100提供给乘法器512。乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或(XOR)运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或(XOR)运算器540。并且，沃尔什码发生器500生成其它基码字W4、W8和W16，并且把它们分别提供给乘法器514、516和518。全1代码发生器502生成全1基码字，并且把生成的全1基码字提供给乘法器520。掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器514、516、518、520、522、524、526和528的输入位a2、a3、a4、a5、a6、a7、a8和a9都是0，乘法器514、516、518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510和512的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第3、7、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的25个码元，因此，输出7个未收缩编码码元。

接着，参照图5描述(25，8)编码器的操作。参照图5，把八个输入位a0、a1、a2、a3、a4、a5、a6和a7正常地提供给编码器，并且，其余的输入位a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，把基码字W2＝01100110011001101100110011001100提供给乘法器512，把基码字W4＝00011110000111100011110000111100提供给乘法器514，把基码字W8＝0000 0001111111100000001111111100提供给乘法器516，和把基码字W16＝0000 0000000000011111111111111101提供给乘法器518。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的输出提供给异或运算器540。乘法器518以码元为单位将基码字W16乘以输入位a4，并且把它的输出提供给异或运算器540。另外，全1代码发生器502生成长度为32的全1基码字，并且把生成的全1基码字提供给乘法器520。然后，乘法器520以码元为单位将全1基码字乘以输入位a5，并且把它输出提供给异或运算器540。并且，掩码发生器504把基码字M1＝0101 0000 1100 0111 11000001 1101 1101提供给乘法器522，和把基码字M2＝0000 0011 1001 1011 10110111 0001 1100提供给乘法器524。然后，乘法器522以码元为单位将基码字M1乘以输入位a6，并且把它的输出提供给异或运算器540。乘法器524以码元为单位将基码字M2乘以输入位a7，并且把它的输出提供给异或运算器540。并且，掩码发生器504生成基码字M4和M8，并且把生成的基码字M4和M8分别提供给乘法器526和528。但是，由于施加给乘法器526和528的输入位a8和a9都是0，乘法器526和528把0输出到异或运算器540，因此，不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514、516、518、520、522和524的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第4、11、14、15、20、21和22编码码元。换句话说，收缩器560收缩掉32个编码码元当中的7个码元，因此，输出25个未收缩编码码元。

3)第一TFCI与第二TFCI的信息位比是3∶7

对于3∶7的信息位比，编码器400用作(10，3)编码器，而编码器405用作(22，7)编码器。下面参照图5分开描述(10，3)编码器和(22，7)编码器的操作。

首先，参照图5描述(10，3)编码器的操作。参照图5，把三个输入位a0、a1和a2正常地提供给编码器，并且，其余的输入位a3、a4、a5、a6、a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101 010101010100提供给乘法器510，把基码字W2＝011001100110011011001100 11001100提供给乘法器512，和把基码字W4＝000111100001111000111100 00111100提供给乘法器514。乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或(XOR)运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或(XOR)运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或(XOR)运算器540。并且，沃尔什码发生器500生成其它基码字W8和W16，并且把它们分别提供给乘法器516和518。全1代码发生器502生成全1基码字，并且把生成的全1基码字提供给乘法器520。掩码发生器4生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器516、518、520、522、524、526和528的输入位a3、a4、a5、a6、a7、a8和a9都是0，乘法器516、518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512和514的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第3 1码元组成的总共32个编码码元当中，收缩掉第7、10、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的22个码元，因此，输出10个未收缩编码码元。

接着，参照图5描述(22，7)编码器的操作，参照图5，把七个输入位a0、a1、a2、a3、a4、a5、和a6正常地提供给编码器，并且，其余的输入位a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，把基码字W2＝01100110011001101100110011001100提供给乘法器512，把基码字W4＝00011110000111100011110000111100提供给乘法器514，把基码字W8＝00000001111111100000001111111100提供给乘法器516，和把基码字W16＝0000 0000000000011111111111111101提供给乘法器518。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，开且把它的输出提供给异或运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的输出提供给异或运算器540。乘法器518以码元为单位将基码字W16乘以输入位a4，并且把它的输出提供给异或运算器540。另外，全1代码发生器502生成长度为32的全1基码字，并且把生成的全1基码字提供给乘法器520。然后，乘法器520以码元为单位将全1基码字乘以输入位a5，并且把它的输出提供给异或运算器540。并且，掩码发生器504把基码字M1＝0101 0000 1100 01111100 0001 1101 1101提供给乘法器522。然后，乘法器522以码元为单位将基码字M1乘以输入位a6，并且把它的输出提供给异或运算器540。并且，掩码发生器504生成基码字M2、M4和M8，并且把生成的基码字M2、M4和M8分别提供给乘法器524、526和528。但是，由于施加给乘法器524、526和528的输入位a7、a8和a9都是0，乘法器524、526和528把0输出到异或运算器540，因此，不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514、516、518、520、和522的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第8、12、16、18、19、23、26、27、30和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的10个码元，因此，输出22个未收缩编码码元。

4)第一TFCI与第二TFCI的信息位比是4∶6

对于4∶6的信息位比，编码器400用作(13，4)编码器，而编码器405用作(19，6)编码器。下面参照图5分开描述(13，4)编码器和(19，6)编码器的操作。

首先，参照图5描述(13，4)编码器400的操作。参照图5，把四个输入位a0、a1、a2和a3正常地提供给编码器，并且，其余的输入位a4、a5、a6、a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010 101010110101010101010100提供给乘法器510，把基码字W2＝01100110011001101100110011001100提供给乘法器512，把基码字W4＝00011110000111100011110000111100提供给乘法器514，和把基码字W8＝00000001111111100000001111111100提供给乘法器516。乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或(XOR)运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或(XOR)运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或(XOR)运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的输出提供给异或(XOR)运算器540。并且，沃尔什码发生器500生成其它基码字W16，并且把它提供给乘法器518。全1代码发生器502生成全1基码字，并且把生成的全1基码字提供给乘法器520。掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器518、520、522、524、526和528的输入位a4、a5、a6、a7、a8和a9都是0，乘法器518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514和516的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，和根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第3 1码元组成的总共32个编码码元当中，收缩掉第0、1、2、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的19个码元，因此，输出13个未收缩编码码元。

接着，参照图5描述(19，6)编码器的操作。参照图5，把六个输入位a0、a1、a2、a3、a4和a5正常地提供给编码器，并且，其余的输入位a6、a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101 010101010100提供给乘法器510，把基码字W2＝0110011001100110110011001 1001100提供给乘法器512，把基码字W4＝0001 111000011110001111000011 1100提供给乘法器514，把基码字W8＝0000 0001111111100000001111111100提供给乘法器516，和把基码字W16＝0000 0000000000011111111111111101提供给乘法器518。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的输出提供给异或运算器540。乘法器518以码元为单位将基码字W16乘以输入位a4，并且把它的输出提供给异或运算器540。另外，全1代码发生器502生成长度为32的全1基码字，并且把生成的全1基码字提供给乘法器520。然后，乘法器520以码元为单位将全1基码字乘以输入位a5，并且把它的输出提供给异或运算器540。并且，掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器522、524、526和528的输入位a6、a7、a8和a9都是0，乘法器522、524、526和528把0输出到异或运算器540，因此，不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514、516、518和520的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第6、10、11、13、14、16、17、19、20、22、24、26和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的13个码元，因此，输出19个未收缩编码码元。

尽管上面针对9∶1、8∶2、7∶3和6∶4的信息位比，描述了编码器400和405的操作，但是，对于本领域的普通技术人员来说，显而易见，对于5∶5、4∶6、3∶7、2∶8和1∶9的其它信息位比可以类似地执行编码器400和405的操作。

经过上面这些操作之后，从编码器400和405输出的编码码元由多路复用410进行时分多路复用，生成多路复用的30-码元信号。

接着，对多路复用410的多路复用编码操作加以描述。多路复用器410多路复用从编码器400和405输出的编码码元，以便在一个无线电帧内尽可能均匀地排列编码码元。也就是说，多路复用器410把信息位a_k映射成在现有技术的描述中定义的编码位b₁位。对于条件A1、A2、A3和A4的各种情况，在实际无线电帧上发送之前把b₁位映射成d_m位。在条件A2、A3和A4下，发送所有32个b₁位。但是，在条件A1下，不发送d₃₀(b₃₀)和d₃₁(b₃₁)，因此，在上面各种编码率下操作的编码器应该把最后编码码元映射成位d₃₀(b₃₀)或d₃₁(b₃₁)。当利用(32，10)代码时，编码器应该把最后编码码元映射成位d₃₀(b₃₀)和d₃₁(b₃₁)。

当在条件A1下使用第二TFCI编码器时，所有10个可用编码器都具有1/3的实际编码率。但是，本发明提出的10个编码器，尽管它们具有编码率1/3，但是被设计成在编码率1/3上具有最佳性能。

在描述把信息位a_k映射成编码位b₁的方法之前，先假设用于DCH的m个TFCI位(即，第一TFCI位)和用于DSCH的n个TFCI位(即，第二TFCI位)之和变成m+n＝10。另外，如上所述，各种编码器的最后编码码元被映射成位d₃₀(b₃₀)和d₃₁(b₃₁)。下面将针对1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2或9∶1的m∶n比对本发明加以描述。(32，10)编码器依次排列编码码元。

首先，对m值大于n值的情况加以描述。即使n值大于m值，也可以以如下通过交换n值和m值的方式排列用于DCH的TFCI编码码元和用于DSCH的TFCI编码码元。

在如上所述的编码方法中，编码用于DCH的m个TFCI位和用于DSCH的n个TFCI位生成的编码位的个数分别是(m*3+1)和(n*3+1)。因此，为了选择发送生成的编码码元的位置，条件A1、A2、A3和A4使用不同的方法。在A1的情况下，把第二TFCI编码器的最后编码码元映射成d₃₀(b₃₀)和d₃₁(b₃₁)，将30个b₁位除以10，然后，排列将除了最后编码码元之外用于第一TFCI编码器的m*3个编码码元分成3等分确定的m个编码码元和将除了最后编码码元之外用于第二TFCI编码器的n*3个编码码元分成3等分确定的n个编码码元。在条件A2下，依次重复在条件A1下排列的32个b₁位3次，然后，将b₀到b₂₃多重复1次，因此，将它们映射成总共120个d_m位。在条件A3下，在发送期间把在条件A1下排列的32个b₁位映射成d_m位。在条件A4下，在发送期间将在条件A1下排列的32个b₁位重复4次，将它们映射成128个d_m个位。因此，在条件A1下，本发明提供了把编码码元映射成b₁位的方法。在条件A2、A3和A4下，本发明提供了利用在条件A1下排列的b₁位映射编码码元的方法。

下面对把用于DCH的m个编码码元和用于DSCH的n个编码码元排列到10个编码码元位置上的方法加以描述。

设L表示10个编码码元的第L编码码元。

在方程(1)和(2)中， 表示小于或等于给定值x的整数当中的最大值，和表示大于或等于给定值x的整数当中的最小值。

在方程(2)，F(-1)被定义为零(0)。也就是说，F(-1)＝0。利用上述公式排列用于DCH的m个位和用于DSCH的n个位的方法由如下方程(3)定义。把用于DSCH的位依次排列成1OL个值当中的nL个值。

L＝F(l-1)+G(l)+l.........(3)

在方程(3)中，l(1≤l≤n)表示用于DSCH的n个位当中的第1位。因此，方程(3)用在计算与用于DSCH的1O个位当中的第1位置相对应的值中。

把用于DCH的m个位排列成1OL个值当中除了方程(3)给出那些值之外的L值。这通过如下方程(4)定义。

F(l-2)+G(l-1)+l≤L≤F(l-1)+G(l)+l-1.........(4)

下表5显示了对于m∶n＝9∶1、8∶2、7∶3、6∶4和5∶5的各种情况的F(k)和G(k)。在表5中，DSCH的编码码元位置在b_l上具有值(l-1)。在条件A1下，本发明在一个时隙上发送之前把两个b_l位映射成两个d_m位。在除以10的b_l位上重复在表5中定义的位置3次，并且，在重复之后，把第一TFCI编码器的最后编码码元和第二TFCI编码器的最后编码码元映射成最后两个位b₃₀和b₃₁。

表5

m∶n	F(k)	F(1)	F(2)	F(3)	F(4)	F(5)
							G(k)	G(1)	G(2)	G(3)	G(4)	G(5)
	DSCH位置
							5∶5		1	2	3	4	5
1	1	1	1	1
					2	4			6	8	10
6∶4		1	3	4								6
					1	1	1	1
		2	4	7						9
					7∶3		2	4	7
1	1	1
							2	5	8
8∶2		4	8
					2	2
		3	8
					9∶1		9
4
							5

图6是显示在条件A1的情况下，对于m∶n＝6∶4，如何将用于DCH的18个TFCI编码码元和用于DSCH的12个TFCI编码码元与DPCCH的30-位TFCI字段相匹配的图形。如表5所示，对于m∶n＝6∶4，DSCH的位置对应于L值是2、4、7和9的情况。也就是说，发送d₁(b₁)、d₃(b₃)、d₆(b₆)、d₈(b₈)、d₁₁(b₁₁)、d₁₃(b₁₃)、d₁₆(b₁₆)、d₁₈(b₁₈)、d₂₁(b₂₁)、d₂₃(b₂₃)、d₂₆(b₂₆)、和d₂₈(b₂₈)。

然后，把多路复用的TFCI编码码元施加给图4的多路复用器420，在多路复用器420中，将它们与传输功率控制(TPC)位、导频位、和物理信息进行时分多路复用。

图7显示了从节点B发送到UE的DPCCH的帧结构，其中，上部显示了时隙的结构，中部显示了无线电帧的结构，和下部显示了相继发送的无线电帧的结构。如图7所示，以时分为基础将多路复用的DPCCH与DPDCH多路复用成DPCH。为了信道化，扩展器430以码元为单元，利用扩展码发生器435提供的扩展码，信道扩展多路复用码元，并且以码片为单位输出信道扩展信号。加扰器440利用加扰码发生器445提供的加扰码，加扰信道扩展信号。

A2.接收器的结构和操作

现在描述与在以特定比率发送用于DSCH的TFCI位和用于DCH的TFCI位的过程中，以可变编码率进行编码的发送器相对应的接收器。接收器包括解码以可变编码率编码的接收码元的解码器。

图8显示了根据本发明实施例的与如图4所示的发送器相对应的接收器的结构。参照图8，从节点B发送到UE的下行链路DPCH由解扰器840利用加扰码发生器845提供的加扰码解扰。解扰下行链路DPCH由解扩器830以码元为单位利用扩展码发生器835提供的扩展码解扩。解扩的DPCH码元由多路分用器820多路分用成DPDCH、TPC位、导频位和TFCI编码码元。TFCI编码码元码元由多路分用器810根据用于DSCH的TFCI与用于DCH的TFCI的信息位比，再次多路分用成取决于码长控制信息的用于DSCH的编码TFCI码元和用于DCH的编码TFCI码元，然后分别提供给相关解码器800和805。取决于基于用于DSCH的TFCI位与用于DCH的TFCI位的信息位比的码长控制信息，解码器800和805分别解码用于DSCH的编码TFCI码元和用于DCH的编码TFCI码元，然后，分别输出用于DSCH的TFCI位和用于DCH的TFCI位。

从现在开始描述根据本发明几个实施例的解码器的结构和操作。图8所示的解码器800和805应该被构造成解码以可变编码率编码的、用于DSCH的TFCI编码码元和用于DCH的TFCI编码码元。

第一实施例(解码器)

图9显示了如图8所示的解码器800和805的详细结构。参照图9，把接收码元r(t)提供给零插入器900，同时，把码长信息提供给控制器930。控制器930根据码长信息确定确定收缩位置，并且把用于确定收缩位置的控制信息提供给零插入器900。码长信息表示用在编码器中的码长或编码率，而控制信息表示收缩位置。收缩位置代表为了获得与从编码器接收的位相对应的所需编码码元长度而删除掉的码元的位置。表6显示了与码长相联系存储的收缩位置。

表6

码长信息(编码率)	收缩位置
		(4，1)	F_28
(7，2)	F_25
		(10，3)	F_22
(13，4)	F_19
		(16，5)	F_16
(19，6)	F_13
		(22，7)	F_10

(25，8)	F_7
		(28，9)	F_4

在表6中，假设码长信息表示用在编码器中的编码率。当编码率(k，n)表示把n个输入位编码成k个码元时，接收码元具有编码长度k。并且，表6的F_n代表n个收缩位。从表6可以确定，控制信息(收缩位置)使零插入器900能够与接收码元的码长无关地保持输出码元的个数(32)。

参照表6，控制器930对于编码率(4，1)输出与28个收缩位置有关的信息、对于编码率(7，2)输出与25个收缩位置有关的信息、对于编码率(10，3)输出与22个收缩位置有关的信息、对于编码率(13，4)输出与19个收缩位置有关的信息、对于编码率(19，6)输出与13个收缩位置有关的信息、对于编码率(22，7)输出与10个收缩位置有关的信息、对于编码率(25，8)输出与7个收缩位置有关的信息、和对于编码率(28，9)输出与4个收缩位置有关的信息。对于各种情况，收缩位置与在编码器的描述中给出的收缩位置相同。

零插入器900根据控制信息，把0插入接收码元的收缩位置中，然后，输出长度为32的码元流。把码元流提供给快速哈达玛逆变换器(IFHT)920和乘法器902、904和906。提供给乘法器902、904和906的码元流分别与掩码发生器910提供的掩码函数M1、M2和M15相乘。把乘法器902、904和906的输出码元分别提供给切换器952、954和956。此刻，控制器930根据码长信息，把表示使用/不使用掩码函数的切换控制信息提供给切换器952、954和956。例如，由于(4，1)、(7，2)、(10，3)、(13，4)和(19，6)编码器不使用掩码函数，根据切换控制信息，切换器952、954和956全都断开。但是，由于(22，7)和(23，7)编码器使用一个基码字时，只有切换器952是连接的。这样，控制器930依照根据编码率使用的掩码函数的个数，控制切换器952、954和956。然后，IFHT 922、924和926分别对从零插入器900接收的32个码元进行快速哈达玛逆变换，并且，计算码元与可以用在发送器中的所有沃尔什码之间的相关值。并且，IFHT确定相关值当中的最高相关值、和具有最高相关值的沃尔什码的指标。因此，IFHT 920、922、924和926分别把乘以接收信号的掩码函数的指标、最高相关值、和具有最高相关值的沃尔什码的指标提供给相关值比较器940。由于提供给IFHT 920的信号没有被任何掩码函数所乘，因此，掩码函数的标识符变成‘0’。相关值比较器940通过比较IFHT提供的相关值，确定最高相关值，并且把具有最高相关值的掩码指标的指标与沃尔什码的指标组合在一起。

第二实施例(解码器)

下面描述根据用在编码器中长度可变的代码自适应地进行解码操作的解码器。

首先，对解码器起与长度可变的沃尔什编码器相对应的解码器作用时所需的IFHT加以描述。当解码器与(7，2)编码器联系在一起进行操作时，使用与长度为4(2²)的沃尔什编码器有关的IFHT。当解码器与(10，3)编码器联系在一起进行操作时，使用与长度为8(2³)的沃尔什编码器有关的IFHT。当解码器与(13，4)编码器联系在一起进行操作时，使用与长度为16(2⁴)的沃尔什编码器有关的IFHT。当解码器与(16，5)编码器联系在一起进行操作时，使用与长度为32(2⁵)的沃尔什编码器有关的IFHT。此外，当解码器与(19，6)、(22，7)、(25，8)、(28，9)和(32，10)编码器联系在一起进行操作时，使用与长度为32(2⁵)的沃尔什编码器有关的IFHT。为了在解码器中进行操作，IFHT应该能够对可变长度进行操作。本发明提供了可对可变长度进行操作的IFHT的结构。

图11显示了图8所示的第一和第二解码器800和805的结构。参照图11，把从编码器接收的编码码元r(t)提供给零插入器1100，同时，把有关编码器在编码接收码元时使用的码长的信息提供给控制器1130。控制器1130与适合于编码器的码长相联系地存储有关收缩位置的信息，并且把与码长信息相联系存储在其中的控制信息提供给零插入器1100。与码长相联系存储的收缩位置显示在上表6中。

参照表6，控制器1130对于编码率(4，1)输出与28个收缩位置有关的信息、对于编码率(7，2)输出与25个收缩位置有关的信息、对于编码率(10，3)输出与22个收缩位置有关的信息、对于编码率(13，4)输出与19个收缩位置有关的信息、对于编码率(19，6)输出与13个收缩位置有关的信息、对于编码率(22，7)输出与10个收缩位置有关的信息、对于编码率(25，8)输出与7个收缩位置有关的信息、和对于编码率(28，9)输出与4个收缩位置有关的信息。对于各种情况，收缩位置与在编码器的描述中给出的收缩位置相同。

零插入器1100根据来自控制器1130的控制信息，把0插入接收码元的收缩位置中，然后，输出长度为32的码元流。把码元流提供给快速哈达玛逆变换器(IFHT)1120和乘法器1102、1104和1106。提供给乘法器1102、1104和1106的信号分别与掩码发生器910提供的掩码函数M1、M2和M15相乘。掩码发生器1110生成的掩码函数与用在编码器中的掩码函数相同。把乘法器1102、1104和1106的输出码元分别提供给切换器1152、1154和1156。此刻，控制器1130根据接收的码长信息，把表示使用/不使用掩码函数的切换控制信息提供给切换器1152、1154和1156。其结果是，切换器1152、1154和1156分别让乘法器1102、1104和1106的输出码元通过。例如，掩码函数没有以编码率(4，1)、(7，2)、(10，3)、(13，4)和(19，6)使用，根据切换控制信息，切换器1152、1154和1156全都断开，从而，阻断乘法器1102、1104和1106的输出码元。由于只有一个掩码码元以编码率(22，7)使用，因此，根据切换控制信息，只有切换器1152是连接的，而其余的切换器1104和1106是断开的。这样，根据编码率确定正在使用之中的掩码函数的个数，和取决于正在使用之中的掩码函数的个数，控制切换器。因此，当图8所示的第一和第二解码器800和805用作(4，1)、(7，2)、(10，3)、(13，4)、(16，5)和(19，6)解码器时，只启用IFHT1120。当输入信息位的个数小于18时，第一和第二解码器800和805用作(4，1)、(7，2)、(10，3)、(13，4)、(16，5)和(19，6)解码器。因此，IFHT 11应该自适应地对几种码长，即几种编码率进行操作。控制器1130生成表示相关沃尔什编码器的码长的控制信息，并且把控制信息提供给IFHT 1120。然后，IFHT 1120、1124和1126分别对从零插入器1100接收的32个码元进行快速哈达玛逆变换，并且计算码元与具有特定长度的沃尔什码之间的相关值。IFHT 1120把掩码函数的指标、相关值当中的最高相关值、和具有最高相关值的沃尔什码的指标提供给相关值比较器1140。IFHT 1120把‘0’提供给相关值比较器1140，作为掩码函数的指标。提供‘0’作为掩码函数的指标意味着，输入码元没有被掩码函数所乘。

一旦通过相关切换器1152、1154和1156接收到码元，其它IFHT 1122、1124和1126就分别进行快速哈达玛逆变换。并且计算经过快速哈达玛逆变换的沃尔什码之间的相关值。在计算了相关值之后，IFHT 1122、1124和1126每一个都把所使用的掩码函数的指标、相关值当中的最高相关值、和具有最高相关值的沃尔什码的指标提供给相关值比较器1140。然后，相关值比较器1140比较IFHT提供的相关值，并且，把具有最高相关值的掩码指标与沃尔什码指标组合在一起。

图12显示了基于结合图10所述的快速哈达玛逆变换处理的、图11所示的IFHT 1120进行的操作。具体地说，图12显示了为了让解码器800和805用作(4，1)、(7，2)、(10，3)、(13，4)、(16，5)和(19，6)解码器，IFHT 1120进行操作的总体方案。

B.只提高第一TFCI的编码率的方法

就最小距离而言，最好重复(3，2)单工码3次，然后，收缩最后一个编码码元，以便获取(8，2)代码，一种具有只提高第一TFCI的编码率所需的编码率之一的最佳码。表7显示了(3，2)单工码的输入信息位和根据输入信息位输出的(3，2)单工码字之间的关系。

表7

输入信息位	(3，2)单工码字
		00	000
01	101
		10	011
11	110

表8显示了输入信息位与重复(3，2)单工码3次，然后，收缩最后一个编码码元获取的(8，2)单工码字之间的关系。

表8

输入信息位	(8，2)单工码字
		00	000 000 00
01	101 101 10
		10	011 011 01
11	110 110 11

但是，重复(3，2)单工码字3次，然后，收缩最后一个编码码元获得的(8，2)单工码字可以通过缩短现有(16，4)Reed-Muller码来实现。

下面描述缩短方法的例子。(16，4)Reed-Muller码是长度为16的4个基码字的线性组合，此处，‘4’是输入信息位的个数。只接收16个输入信息位当中的2个位等效于只使用长度为16的4个基码字当中的2个基码字的线性组合，而不使用其余的码字。另外，通过限制基码字的使用，然后，收缩16个码元当中的8个码元，就可以利用(16，4)编码器来实现(8，2)编码器。表9显示了缩短方法。

表9

输入信息位	码字
																	0000	0(*)	0	0	0	0(*)	0	0	0	0(*)	0	0	0(*)	0(*)	0(*)	0(*)	0(*)
0001	0(*)	1	0	1	0(*)	1	0	1	0(*)	1	0	1(*)	0(*)	1(*)	0(*)	1(*)
																	0010	0(*)	0	1	1	0(*)	0	1	1	0(*)	0	1	1(*)	0(*)	0(*)	1(*)	1(*)
0011	0(*)	1	1	0	0(*)	1	1	0	0(*)	1	1	0(*)	0(*)	1(*)	1(*)	0(*)
																	0100	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1

0101	0	1	0	1	1	0	1	0	0	1	0	1	1	0	1	0
																	0110	0	0	1	1	1	1	0	0	0	0	1	1	1	1	0	0
0111	0	1	1	0	1	0	0	1	0	1	1	0	1	0	0	1
																	1000	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
1001	0	1	0	1	0	1	0	1	1	0	1	0	1	0	1	0
																	1010	0	0	1	1	0	0	1	1	1	1	0	0	1	1	0	0
1011	0	1	1	0	0	1	1	0	1	0	0	1	1	0	0	1
																	1100	0	0	0	0	1	1	1	1	1	1	1	1	0	0	0	0
1101	0	1	0	1	1	0	1	0	1	0	1	0	0	1	0	1
																	1110	0	0	1	1	1	1	0	0	1	1	0	0	0	0	1	1
1111	0	1	1	0	1	0	0	1	1	0	0	1	0	1	1	0

参照表9，每个(16，4)码字都是长度为16的4个粗线基码字的线性组合。为了获取(8，2)代码，只使用了4个基码字当中的上面2个基码字。然后，其余的下面12个码字就自动不用了。因此，只使用了上面4个码字。此外，为了从长度为16的4个码字当中，生成长度为8的基码字，有必要收缩掉8个码元。通过收缩由表4中(^*)表示的码元，然后，把其余的8个编码码元集中在一起，可以获得表3所示的(8，2)单工码字。

在这里，将描述通过缩短二阶Reed-Muller码的(32，10)子代码，生成用于1∶9的信息位比的{(3，1)最佳码和(29，9)最佳码}、{(4，1)最佳码和(28，9)最佳码}、和{(5，1)最佳码和(27，9)最佳码}的编码器的结构、生成用于2∶8的信息位比的{(6，2)最佳码和(26，8)最佳码}、{(7，2)最佳码和(25，8)最佳码}、和{(8，2)最佳码和(24，8)最佳码}的编码器的结构、生成用于3∶7的信息信比的{(9，3)最佳码和(23，7)最佳码}、{(10，3)最佳码和(22，7)最佳码}、和{(11，3)最佳码和(21，7)最佳码}的编码器的结构、生成用于4∶6的信息位比的{(12，4)最佳码和(20，6)最佳码}、{(13，4)最佳码和(19，6)最佳码}、和{(14，4)最佳码和(18，6)最佳码}的编码器的结构、生成用于5∶5的信息信比的{(16，5)最佳码和(32，10)最佳码}的编码器的结构。另外，下面还将描述与编码器相对应的解码器的结构。

B1.发送器的结构和操作

本发明的实施例提供了像在输入信息位的比率是5∶5的逻辑分割模式下所作的那样，在硬分割模式下，在编码之前，按1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2和9∶1的比率划分10个信息位的设备和方法。另外，这里还假设发送用于DSCH的TFCI的第一TFCI的编码率和发送用于DCH的TFCI的第二TFCI的编码率在发送之前都提高了。也就是说，如果DCH信息位与DSCH信息位之比是1∶9，那么，使用(3，1)代码和(29，9)代码。如果DCH信息位与DSCH信息位之比是2∶8，那么，使用(6，2)代码和(26，8)代码。如果DCH信息位与DSCH信息位之比是3∶7，那么，使用(9，3)代码和(23，7)代码。如果DCH信息位与DSCH信息位之比是4∶6，那么，使用(12，4)代码和(20，6)代码。如果DCH信息位与DSCH信息位之比是6∶4，那么，使用(18，6)代码和(14，4)代码。如果DCH信息位与DSCH信息位之比是7∶3，那么，使用(21，7)代码和(11，3)代码。如果DCH信息位与DSCH信息位之比是8∶2，那么，使用(26，8)代码和(6，2)代码。如果DCH信息位与DSCH信息位之比是9∶1，那么，使用(27，9)代码和(5，1)代码。

图4显示了根据本发明实施例的发送器的结构。参照图4，把根据信息位比划分的用于DSCH的TFCI位和用于DCH的TFCI位分别提供给第一和第二编码器400和405。这里，用于DSCH的TFCI位被称为TFCI(字段1)或第一TFCI位，和用于DCH的TFCI位被称为TFCI(字段2)或第二TFCI位。用于DSCH的TFCI位是由第一TFCI位发生器450生成的，和用于DCH有关的TFCI位是由第二TFCI位发生器455生成的。第一和第二TFCI位根据它们的信息位比，具有如上所述不同的速率。另外，把指示码长信息的控制信号，即，有关根据信息位比设置的码字的长度值的信息，提供给第一和第二编码器400和405。码长信息是由码长信息发生器460生成的，并且具有随第一TFCI位和第二TFCI位的长度而改变的值。

当信息位比是6∶4时，编码器400响应使编码器400起(20，6)编码器作用的控制信号，接收用于DSCH的6-位TFCI和输出20个编码码元，而编码器405响应使编码器405起(12，4)编码器作用的控制信号，接收用于DCH的4-位TFCI和输出12个编码码元。当信息位比是7∶3时，编码器400响应使编码器400起(23，7)编码器作用的控制信号，接收用于DSCH的7-位TFCI和输出23个编码码元，而编码器405响应使编码器405起(9，3)编码器作用的控制信号，接收用于DCH的3-位TFCI和输出9个编码码元。当信息位比是8∶2时，编码器400响应使编码器400起(26，8)编码器作用的控制信号，接收用于DSCH的8-位TFCI和输出26个编码码元，而编码器405响应使编码器405起(6，2)编码器作用的控制信号，接收用于DCH的2-位TFCI和输出6个编码码元。当信息位比是9∶1时，编码器400响应使编码器400起(29，9)编码器作用的控制信号，接收用于DSCH的9-位TFCI和输出29个编码码元，而编码器405响应使编码器405起(3，1)编码器作用的控制信号，接收用于DCH的1-位TFCI和输出3个编码码元。

图5显示了编码器400和405的详细结构。在图4中，为第一TFCI和第二TFCI提供了分离的编码器。但是，当生成第一TFCI码字和第二TFCI码字之间存在时间延迟时，生成第一和第二TFCI码字可以用单个编码器来实现。下面参照图5详细描述根据本发明实施例的编码器的操作。

1)第一TFCI与第二TFCI的信息位比是1∶9

对于1∶9的信息位比，编码器400用作(3，1)编码器，而编码器405用作(29，9)编码器。下面参照图5分开描述(3，1)编码器和(29，9)编码器的操作，

首先，参照图5描述描述(3，1)编码器的操作。参照图5，把一个输入位a0正常地提供给编码器，并且，其余的输入位a1、a2、a3、a4、a5、a6、a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500生成基码字W1＝10101010101010110101010101010100，并且把生成的基码字W1提供给乘法器510。然后，乘法器510以码元为单位将输入位a0乘以基码字W1，并且把它的输出提供给异或(XOR)运算器540。并且，沃尔什码发生器500生成其它基码字W2、W4、W8和W16，并且把它们分别提供给乘法器512、514、516和518。全1代码发生器502生成全1基码字(或全1序列)，并且把生成的全1基码字提供给乘法器520。掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器512、514、516、518、520、522、524、526和528的输入位a1、a2、a3、a4、a5、a6、a7、a8和a9都是0，乘法器512、514、516、518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于乘法器510的输出值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第1、3、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的29个码元，因此，输出3个未收缩编码码元。

接着，参照图5描述(29，9)编码器的操作。参照图5，把九个输入位a0、a1、a2、a3、a4、a5、a6、a7和a8正常地提供给编码器，并且，其余的输入位a9用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝1010101010101011010101010101 0100提供给乘法器510，把基码字W2＝01100110011001101100110011001100提供给乘法器512，把基码字W4＝00011110000111100011110000111100提供给乘法器514，把基码字W8＝00000001111111100000001111111100提供给乘法器516，和把基码字W1 6＝00000000000000011111111111111101提供给乘法器518。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的输出提供给异或运算器540。乘法器518以码元为单位将基码字W16乘以输入位a4，并且把它的输出提供给异或运算器540。另外，全1代码发生器502生成长度为32的全1基码字，并且把生成的全1基码字提供给乘法器520。然后，乘法器520以码元为单位将全1基码字乘以输入位a5，并且把它的输出提供给异或运算器540。掩码发生器504把基码字M1＝0101 0000 1100 0111 1100 00011101 1101提供给乘法器522，把基码字M2＝0000 0011 1001 1011 1011 01110001 1100提供给乘法器524，和把基码字M4＝0001 0101 1111 0010 0110 11001010 1100提供给乘法器526。然后，乘法器522以码元为单位将基码字M1乘以输入位a6，并且把它的输出提供给异或运算器540。乘法器524以码元为单位将基码字M2乘以输入位a7，并且把它的输出提供给异或运算器540。乘法器526以码元为单位将基码字M4乘以输入位a8，并且把它的输出提供给异或运算器540。并且，掩码发生器504生成基码字M8，并且把生成的基码字M8提供给乘法器528。但是，由于施加给乘法器528的输入位a9是0，乘法器528把0输出到异或运算器540，因此，不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514、516、518、520、522、524和526的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第6、10、和11编码码元。换句话说，收缩器560收缩掉32个编码码元当中的3个码元，因此，输出29个未收缩编码码元。

2)第一TFCI与第二TFCI的信息位比是2∶8

对于2∶8的信息位比，编码器400用作(6，2)编码器，而编码器405用作(26，8)编码器。下面参照图5分开描述(6，2)编码器和(26，8)编码器的操作。

首先，参照图5描述(6∶2)编码器的操作。参照图5，把两个输入位a0和a1正常地提供给编码器400，并且，其余的输入位a2、a3、a4、a5、a6、a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，和把基码字W2＝01100110 011001101100110011001100提供给乘法器512。乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或(XOR)运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或(XOR)运算器540。并且，沃尔什码发生器500生成其它基码字W4、W8和W16，并且把它们分别提供给乘法器514、516和518。全1代码发生器502生成全1基码字，并且把生成的全1基码字提供给乘法器520。掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器514、516、518、520、522、524、526和528的输入位a2、a3、a4、a5、a6、a7、a8和a9都是0，乘法器514、516、518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510和512的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第3、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的26个码元，因此，输出6个未收缩编码码元。

接着，参照图5描述(26，8)编码器的操作。参照图5，把八个输入位a0、a1、a2、a3、a4、a5、a6和a7正常地提供给编码器，并且，其余的输入位a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101 010101010100提供给乘法器510，把基码字W2＝011001100110011011001100 11001100提供给乘法器512，把基码字W4＝0001111000011110001111000011 1100提供给乘法器514，把基码字W8＝00000001111111100000001111111100提供给乘法器516，和把基码字W16＝00000000000000011111111111111101提供给乘法器518。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的输出提供给异或运算器540。乘法器518以码元为单位将基码字W16乘以输入位a4，并且把它的输出提供给异或运算器540。另外，全1代码发生器502生成长度为32的全1基码字，并且把生成的全1基码字提供给乘法器520。然后，乘法器520以码元为单位将全1基码字乘以输入位a5，并且把它输出提供给异或运算器540。并且，掩码发生器504把基码字M1＝0101 0000 1100 0111 11000001 1101 1101提供给乘法器522，和把基码字M2＝0000 0011 1001 1011 10110111 0001 1100提供给乘法器524。然后，乘法器522以码元为单位将基码字M1乘以输入位a6，并且把它的输出提供给异或运算器540。乘法器524以码元为单位将基码字M2乘以输入位a7，并且把它的输出提供给异或运算器540。并且，掩码发生器504生成基码字M4和M8，并且把生成的基码字M4和M8分别提供给乘法器526和528。但是，由于施加给乘法器526和528的输入位a8和a9都是0，乘法器526和528把0输出到异或运算器540，因此，不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514、516、518、520、522和524的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第7、13、15、20、25和30编码码元。换句话说，收缩器560收缩掉32个编码码元当中的6个码元，因此，输出26个未收缩编码码元。

3)第一TFCI与第二TFCI的信息位比是3∶7

对于3∶7的信息位比，编码器400用作(9，3)编码器，而编码器405用作(23，7)编码器。下面参照图5分开描述(9，3)编码器和(23，7)编码器的操作。

首先，参照图5描述(9，3)编码器的操作。参照图5，把三个输入位a0、a1和a2正常地提供给编码器，并且，其余的输入位a3、a4、a5、a6、a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101 010101010100提供给乘法器510，把基码字W2＝011001100110011011001100 11001100提供给乘法器512，和把基码字W4＝00011110 0001111000111100 00111100提供给乘法器514。乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或(XOR)运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或(XOR)运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或(XOR)运算器540。并且，沃尔什码发生器500生成其它基码字W8和W16，并且把它们分别提供给乘法器516和518。全1代码发生器502生成全1基码字，并且把生成的全1基码字提供给乘法器520。掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器516、518、520、522、524、526和528的输入位a3、a4、a5、a6、a7、a8和a9都是0，乘法器516、518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512和514的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第7、8、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的23个码元，因此，输出9个未收缩编码码元。

接着，参照图5描述(23，7)编码器的操作，参照图5，把七个输入位a0、a1、a2、a3、a4、a5、和a6正常地提供给编码器，并且，其余的输入位a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，把基码字W2＝01100110011001101100110011001100提供给乘法器512，把基码字W4＝00011110000111100011110000111100提供给乘法器514，把基码字W8＝00000001111111100000001111111100提供给乘法器516，和把基码字W16＝0000 0000000000011111111111111101提供给乘法器518。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的输出提供给异或运算器540。乘法器518以码元为单位将基码字W16乘以输入位a4，并且把它的输出提供给异或运算器540。另外，全1代码发生器502生成长度为32的全1基码字，并且把生成的全1基码字提供给乘法器520。然后，乘法器520以码元为单位将全1基码字乘以输入位a5，并且把它的输出提供给异或运算器540。并且，掩码发生器504把基码字M1＝0101 00001100 0111 1100 0001 1101 1101提供给乘法器522。然后，乘法器522以码元为单位将基码字M1乘以输入位a6，并且把它的输出提供给异或运算器540。并且，掩码发生器504生成基码字M2、M4和M8，并且把生成的基码字M2、M4和M8分别提供给乘法器524、526和528。但是，由于施加给乘法器524、526和528的输入位a7、a8和a9都是0，乘法器524、526和528把0输出到异或运算器540，因此，不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514、516、518、520、和522的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第3、8、9、12、16、18、23、24和30编码码元。换句话说，收缩器560收缩掉32个编码码元当中的9个码元，因此，输出23个未收缩编码码元。

4)第一TFCI与第二TFCI的信息位比是4∶6

对于4∶6的信息位比，编码器400用作(12，4)编码器，而编码器405用作(20，6)编码器。下面参照图5分开描述(12，4)编码器和(20，6)编码器的操作。

首先，参照图5描述(12，4)编码器的操作。参照图5，把四个输入位a0、a1、a2和a3正常地提供给编码器，并且，其余的输入位a4、a5、a6、a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到来法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010 101010110101010101010100提供给乘法器510，把基码字W2＝01100110011001101100110011001100提供给乘法器512，把基码字W4＝00011110000111100011110000111100提供给乘法器514，和把基码字W8＝00000001111111100000001111111100提供给乘法器516。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或(XOR)运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或(XOR)运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或(XOR)运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的输出提供给异或(XOR)运算器540。并且，沃尔什码发生器500生成其它基码字W16，并且把它提供给乘法器518。全1代码发生器502生成全1基码字，并且把生成的全1基码字提供给乘法器520。掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器518、520、522、524、526和528的输入位a4、a5、a6、a7、a8和a9都是0，乘法器518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514和516的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，和根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第0、1、2、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的20个码元，因此，输出12个未收缩编码码元。

接着，参照图5描述(20，6)编码器的操作。参照图5，把六个输入位a0、a1、a2、a3、a4和a5正常地提供给编码器，并且，其余的输入位a6、a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101 010101010100提供给乘法器510，把基码字W2＝0110011001100110110011001 1001100提供给乘法器512，把基码字W4＝0001111000011110001111000011 1100提供给乘法器514，把基码字W8＝0000 0001111111100000001111111100提供给乘法器516，和把基码字W16＝00000000000000011111111111111101提供给乘法器518。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的输出提供给异或运算器540。乘法器518以码元为单位将基码字W16乘以输入位a4，并且把它的输出提供给异或运算器540。另外，全1代码发生器502生成长度为32的全1基码字，并且把生成的全1基码字提供给乘法器520。然后，乘法器520以码元为单位将全1基码字乘以输入位a5，并且把它的输出提供给异或运算器540。并且，掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器522、524、526和528的输入位a6、a7、a8和a9都是0，乘法器522、524、526和528把0输出到异或运算器540，因此，不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514、516、518和520的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第10、12、13、14、19、20、21、23、24、27、28和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的12个码元，因此，输出20个未收缩编码码元。

5)第一TFCI与第二TFCI的信息位比是6∶4

对于6∶4的信息位比，编码器400用作(1 8，6)编码器，而编码器405用作(14，4)编码器。下面参照图5分开描述(18，6)编码器和(14，4)编码器的操作。

首先，参照图5描述(12，4)编码器的操作。参照图5，把六个输入位a0、a1、a2、a3、a4和a5正常地提供给编码器，并且，其余的输入位a6、a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101 010101010100提供给乘法器510，把基码字W2＝0110011001100110110011001 1001100提供给乘法器512，把基码字W4＝0001111000011110001111000011 1100提供给乘法器514，把基码字W8＝0000 0001111111100000001111111100提供给乘法器516，和把基码字W16＝00000000000000011111111111111101提供给乘法器518。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的输出提供给异或运算器540。乘法器518以码元为单位将基码字W16乘以输入位a4，并且把它的输出提供给异或运算器540。全1代码发生器502生成长度为32的全1基码字，并且把生成的全1基码字提供给乘法器520。然后，乘法器520以码元为单位将全1基码字乘以输入位a5，并且把它的输出提供给异或运算器540。掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字MI、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器522、524、526和528的输入位a6、a7、a8和a9都是0，乘法器522、524、526和528把0输出到异或运算器540，因此，不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514、516、518和520的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第0、7、9、11、16、19、24、25、26、27、28、29、30和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的14个码元，因此，输出18个未收缩编码码元。

接着，参照图5描述(14，4)编码器的操作。参照图5，把四个输入位a0、a1、a2和a3正常地提供给编码器，并且，其余的输入位a4、a5、a6、a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010 10101010101010101010100提供给乘法器510，把基码字W2＝01100110011001101100110011001100提供给乘法器512，把基码字W4＝00011110000111100011110000111100提供给乘法器514，和把基码字W8＝00000001111111100000001111111100提供给乘法器516。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或(XOR)运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或(XOR)运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或(XOR)运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的输出提供给异或(XOR)运算器540。并且，沃尔什码发生器500把其它基码字W16提供给乘法器518，和全I代码发生器502生成长度为32的全1基码字，并且把生成的全1基码字提供给乘法器520。并且，掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器518、520、522、524、526和528的输入位a4、a5、a6、a7、a8和a9都是0，乘法器518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514和516的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，和根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第0、1、2、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的18个码元，因此，输出14个未收缩编码码元。

6)第一TFCI与第二TFCI的信息位比是7∶3

对于7∶3的信息位比，编码器400用作(21，7)编码器，而编码器405用作(11，3)编码器。下面参照图5分开描述(21，7)编码器和(11，3)编码器的操作。

首先，参照图5描述(21，7)编码器的操作。参照图5，把七个输入位a0、a1、a2、a3、a4、a5、和a6正常地提供给编码器，并且，其余的输入位a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，把基码字W2＝01100110011001101100110011001100提供给乘法器512，把基码字W4＝00011110000111100011110000111100提供给乘法器514，把基码字W8＝00000001111111100000001111111100提供给乘法器516，和把基码字W16＝0000 0000000000011111111111111101提供给乘法器518。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的输出提供给异或运算器540。乘法器518以码元为单位将基码字W16乘以输入位a4，并且把它的输出提供给异或运算器540。全1代码发生器502生成全1基码字，并且把生成的全1基码字提供给乘法器520。然后，乘法器520以码元为单位将全1基码字乘以输入位a5，并且把它的输出提供给异或运算器540。掩码发生器504把基码字M1＝0101 0000 1100 0111 1100 0001 11011101提供给乘法器522。然后，乘法器522以码元为单位将基码字M1乘以输入位a6，并且把它的输出提供给异或运算器540。并且，掩码发生器504生成基码字M2、M4和M8，并且把生成的基码字M2、M4和M8分别提供给乘法器524、526和528。但是，由于施加给乘法器524、526和528的输入位a7、a8和a9都是0，乘法器524、526和528把0输出到异或运算器540，因此，不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514、516、518、520、和522的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第0、1、2、3、4、5、7、12、18、21、和24编码码元。换句话说，收缩器560收缩掉32个编码码元当中的11个码元，因此，输出21个未收缩编码码元。

接着，参照图5描述(11，3)编码器的操作，参照图5，把三个输入位a0、a1和a2正常地提供给编码器，并且，其余的输入位a3、a4、a5、a6、a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，把基码字W2＝011001100110011011001100 11001100提供给乘法器512，和把基码字W4＝00011110 0001111000111100 00111100提供给乘法器514。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或(XOR)运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或(XOR)运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或(XOR)运算器540。并且，沃尔什码发生器500生成其它基码字W8和W16，并且把生成的基码字W8和W16分别提供给乘法器516和518。全1代码发生器502生成长度为32的全1基码字，并且把生成的全1基码字提供给乘法器520。掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器516、518、520、522、524、526和528的输入位a3、a4、a5、a6、a7、a8和a9都是0，乘法器516、518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512和514的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第7、8、9、10、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的21个码元，因此，输出11个未收缩编码码元。

7)第一TFCI与第二TFCI的信息位比是8∶2

对于8∶2的信息位比，编码器400用作(24，8)编码器，而编码器405用作(8，2)编码器。下面参照图5分开描述(24，8)编码器和(8，2)编码器的操作。

首先，参照图5描述(24∶8)编码器的操作。参照图5，把八个输入位a0、a1、a2、a3、a4、a5、a6和a7正常地提供给编码器，并且，其余的输入位a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101 010101010100提供给乘法器510，把基码字W2＝011001100110011011001100 11001100提供给乘法器512，把基码字W4＝0001111000011110001111000011 1100提供给乘法器514，把基码字W8＝00000001111111100000001111111100提供给乘法器516，和把基码字W16＝00000000000000011111111111111101提供给乘法器518。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的输出提供给异或运算器540。乘法器518以码元为单位将基码字W16乘以输入位a4，并且把它的输出提供给异或运算器540。全1代码发生器502生成全1基码字，并且把生成的全1基码字提供给乘法器520。然后，乘法器520以码元为单位将全1基码字乘以输入位a5，并且把它输出提供给异或运算器540。掩码发生器504把基码字M1＝0101 0000 1100 0111 1100 0001 1101 1101提供给乘法器522，和把基码字M2＝0000 0011 1001 1011 1011 0111 0001 1100提供给乘法器524。然后，乘法器522以码元为单位将基码字M1乘以输入位a6，并且把它的输出提供给异或运算器540。乘法器524以码元为单位将基码字M2乘以输入位a7，并且把它的输出提供给异或运算器540。并且，掩码发生器504生成基码字M4和M8，并且把生成的基码字M4和M8分别提供给乘法器526和528。但是，由于施加给乘法器526和528的输入位a8和a9都是0，乘法器526和528把0输出到异或运算器540，因此，不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514、516、518、520、522和524的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第1、7、13、15、20、25、30、和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的8个码元，因此，输出24个未收缩编码码元。

接着，参照图5描述(8，2)编码器的操作。参照图5，把两个输入位a0和a1正常地提供给编码器400，并且，其余的输入位a2、a3、a4、a5、a6、a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，和把基码字W2＝01100110011001101100110011001100提供给乘法器512。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或(XOR)运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或(XOR)运算器540。并且，沃尔什码发生器500生成其它基码字W4、W8和W16，并且把生成的基码字W4、W8和W16分别提供给乘法器514、516和518。全1代码发生器502生成全1基码字，并且把生成的全1基码字提供给乘法器520。并且，掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器514、516、518、520、522、524、526和528的输入位a2、a3、a4、a5、a6、a7、a8和a9都是0，乘法器514、516、518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510和512的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第3、7、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的24个码元，因此，输出8个未收缩编码码元。

8)第一TFCI与第二TFCI的信息位比是9∶1

对于9∶1的信息位比，编码器400用作(29，7)编码器，而编码器405用作(5，1)编码器。下面参照图5分开描述(29，7)编码器和(5，1)编码器的操作，

首先，参照图5描述描述(27，9)编码器的操作。参照图5，把九个输入位a0、a1、a2、a3、a4、a5、a6、a7和a8正常地提供给编码器，并且，其余的输入位a9用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，把基码字W2＝01100110011001101100110011001100提供给乘法器512，把基码字W4＝00011110000111100011110000111100提供给乘法器514，把基码字W8＝00000001111111100000001111111100提供给乘法器516，和把基码字W16＝00000000000000011111111111111101提供给乘法器518。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的输出提供给异或运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的输出提供给异或运算器540。乘法器518以码元为单位将基码字W16乘以输入位a4，并且把它的输出提供给异或运算器540。全1代码发生器502生成全1基码字，并且把生成的全1基码字提供给乘法器520。然后，乘法器520以码元为单位将全1基码字乘以输入位a5，并且把它的输出提供给异或运算器540。掩码发生器504把基码字M1＝0101 0000 1100 0111 1100 0001 11011101提供给乘法器522，把基码字M2＝0000 0011 1001 1011 1011 0111 00011100提供给乘法器524，和把基码字M4＝0001 0101 1111 0010 0110 1100 10101100提供给乘法器526。然后，乘法器522以码元为单位将基码字M1乘以输入位a6，并且把它的输出提供给异或运算器540。乘法器524以码元为单位将基码字M2乘以输入位a7，并且把它的输出提供给异或运算器540。乘法器526以码元为单位将基码字M4乘以输入位a8，并且把它的输出提供给异或运算器540。并且，掩码发生器504生成基码字M8，并且把生成的基码字M8提供给乘法器528。但是，由于施加给乘法器528的输入位a9是0，乘法器528把0输出到异或运算器540，因此，不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514、516、518、520、522、524和526的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第0、2、8、19、和20编码码元。换句话说，收缩器560收缩掉32个编码码元当中的5个码元，因此，输出27个未收缩编码码元。

接着，参照图5描述(5，1)编码器的操作。参照图5，把一个输入位a0正常地提供给编码器，并且，其余的输入位a1、a2、a3、a4、a5、a6、a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。同时，沃尔什码发生器500生成基码字W1＝10101010101010110101010101010100，并且把生成的基码字W1提供给乘法器510。然后，乘法器510以码元为单位将输入位a0乘以基码字W1，并且把它的输出提供给异或(XOR)运算器540。并且，沃尔什码发生器500生成其它基码字W2、W4、W8和W16，并且把生成的基码字W2、W4、W8和W16分别提供给乘法器512、514、516和518。全1代码发生器502生成长度为32的全1基码字，并且把生成的全1基码字提供给乘法器520。并且，掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器512、514、516、518、520、522、524、526和528的输入位a1、a2、a3、a4、a5、a6、a7、a8和a9都是0，乘法器512、514、516、518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于乘法器510的输出值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第1、3、5、7、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的27个码元，因此，输出5个未收缩编码码元。

尽管已经描述了只提高第一TFCI的编码率的方法，但是，对于本领域的普通技术人员来说，显而易见，可以类似地执行只提高第二TFCI的编码率的方法。

经过上面这些操作之后，从编码器400和405输出的编码码元由多路复用410进行时分多路复用，生成多路复用的30-码元信号。

接着，对多路复用410的多路复用编码操作加以描述。多路复用器410多路复用从编码器400和405输出的编码码元，以便在一个无线电帧内尽可能均匀地排列编码码元。也就是说，多路复用器410把信息位a_k映射成在现有技术的描述中定义的编码位b₁位。对于条件A1、A2、A3和A4的各种情况，在实际无线电帧上发送之前把b₁位映射成d_m位。在条件A2、A3和A4下，发送所有32个b₁位。但是，在条件A1下，不发送d₃₀(b₃₀)和d₃₁(b₃₁)，因此，有必要确定要被映射成位d₃₀(b₃₀)和d₃₁(b₃₁)的编码码元。下面给出把从编码器输出的编码码元映射成位d₃₀(b₃₀)和d₃₁(b₃₁)的规则。

规则1：把各自编码器的最后编码码元映射成d₃₀(b₃₀)和d₃₁(b₃₁)。

规则2：把各自编码器的任意一个编码码元映射成d₃₀(b₃₀)和d₃₁(b₃₁)。

规则3：把来自编码率增加了的一个编码器的两个任意编码码元映射成d₃₀(b₃₀)和d₃₁(b₃₁)。

规则4：把来自具有高编码率的一个编码器的两个任意编码码元映射成d₃₀(b₃₀)和d₃₁(b₃₁)。

规则4：把来自除了编码率增加了的一个编码器之外的另一个编码器的两个任意编码码元映射成d₃₀(b₃₀)和d₃₁(b₃₁)。

在应用规则1、规则2、规则3、规则4和规则5的过程中，应该考虑如下情况。也就是说，当不发送每个代码的一个或两个编码码元时，应该考虑(1)用于第一TFCI或第二TFCI的代码的性能将如何改变？(2)第一TFCI和第二TFCI当中的哪个TFCI在可靠性(或性能)方面应该提高？(3)从各种编码器输出的哪个编码码元应该被映射成d₃₀(b₃₀)和d₃₁(b₃₁)，以使代码的性能变差降低最低程度？和(4)在发送期间应该强调第一TFCI和第二TFCI当中的哪个TFCI？

在如下规则1、规则2、规则3、规则4和规则5的描述中，假设在HSM下，第一TFCI与第二TFCI的信息位比是3∶7。并且，在规则4的描述中，假设对于条件A1，第一TFCI与第二TFCI的信息位比是3∶7。

下面结合一个例子给出规则1的描述。根据第一TFCI与第二TFCI的信息位比，(9，3)代码和(23，7)代码或(11，3)代码和(21，7)代码是适用的。(9，3)代码和(23，7)代码用于提高第二TFCI的代码性能，而(11，3)代码和(21，7)代码用于提高第一TFCI的代码性能。当应用规则1时，不发送(9，3)代码的最后编码码元，因此，(9，3)代码的实际编码率变成(8，3)；不发送(23，7)代码的最后编码码元，因此，(23，7)代码的实际编码率变成(22，7)；不发送(11，3)代码的最后编码码元，因此，(11，3)代码的实际编码率变成(10，3)；和不发送(21，7)代码的最后编码码元，因此，(21，7)代码的实际编码率变成(20，7)。在规则1中，编码器把最后编码码元映射成d₃₀(b₃₀)和d₃₁(b₃₁)，有助于映射的简化。但是，在条件A1下，第一TFCI与第二TFCI的实际编码率下降了，导致第一TFCI和第二TFCI的代码性能变差。

下面结合一个例子给出规则2的描述。根据第一TFCI与第二TFCI的信息位比，(9，3)代码和(23，7)代码或(11，3)代码和(21，7)代码是适用的。当应用规则2时，不发送(9，3)代码的任意一个编码码元，因此，(9，3)代码的实际编码率变成(8，3)；不发送(23，7)代码的任意一个编码码元，因此，(23，7)代码的实际编码率变成(22，7)；不发送(11，3)代码的任意一个编码码元，因此，(11，3)代码的实际编码率变成(10，3)；和不发送(21，7)代码的任意一个编码码元，因此，(21，7)代码的实际编码率变成(20，7)。任意一个编码码元可以从4个代码中选择出来，以便尽管各自代码的实际编码率下降了，但实际代码性能并没有变差。但是，几个代码可能与所选任意编码码元无关地使性能变差。在映射方法方面规则2比规则1更复杂。但是，在条件A1下，对于第一TFCI与第二TFCI，可以与编码器的实际编码率下降无关地保持第一TFCI和第二TFCI的代码性能。

下面结合一个例子给出规则3的描述。根据第一TFCI与第二TFCI的信息位比，(9，3)代码和(23，7)代码或(11，3)代码和(21，7)代码是适用的。当应用规则3时，不发送(23，7)代码的两个任意编码码元，因此，(23，7)代码的实际编码率变成(21，7)；和不发送(11，3)代码的两个任意编码码元，因此，(11，3)代码的实际编码率变成(9，3)。可以选择任意编码码元，以便尽管各自代码的实际编码率下降了，但实际代码性能并没有变差。但是，大多数代码都使性能变差了。在规则3中，各自代码的实际编码率变成(9，3)或(21，7)，因此，对于条件A1的情况，满足了TFCI码字具有实际编码率1/3的性能。然而，尽管本来打算提高第一TFCI或第二TFCI的性能，但是，TFCI码元的个数的增加反而使编码码元在数量上增加了的代码的性能变差。规则3可以搜索不降低代码性能的任意码元。与规则2一样，规则3也具有复杂的映射方法。为了简化映射方法，把来自编码码元的个数增加了的编码器的编码码元当中的最后两个码元映射成d₃₀(b₃₀)和d₃₁(b₃₁)。

下面结合一个例子给出规则4的描述。根据第一TFCI与第二TFCI的信息位比，(23，7)代码和(9，3)代码或(21，7)代码和(11，3)代码是适用的。(21，7)代码和(11，3)代码用于提高第二TFCI的编码率，而(23，7)代码和(9，3)代码用于提高第一TFCI的编码率。当应用规则4时，不发送(23，7)代码的最后两个编码码元，因此，(23，7)代码的实际编码率变成(21，7)和(9，3)代码的编码率保持不变；和不发送(21，7)代码的最后两个编码码元，因此，(21，7)代码的实际编码率变成(19，7)和(11，3)代码的编码率保持不变。当应用规则4时，码字个数大的编码器把来自各自编码器的最后两个码元或任意两个码元映射成d₃₀(b₃₀)和d₃₁(b₃₁)。在规则4中，不发送码字较长的代码的两个编码码元，因此，码字较长的代码的性能变差了，但是，保证了码字较短的代码的性能。

下面结合一个例子给出规则5的描述。如果假设第一TFCI与第二TFCI的信息位比是3∶7和发送第二TFCI的码字的性能提高了，那么，(9，3)代码和(23，7)代码是适用的。在规则5中，为了高可靠性地发送第二TFCI，把(9，3)代码的两个任意编码码元映射成d₃₀(b₃₀)和d₃₁(b₃₁)，因此，实际编码率变成(7，3)。在规则5中，第一TFCI编码器的性能变差了，但是用于第二TFCI的编码码元没有受到损害，因此，可以安全地发送第二TFCI码字。

在上面规则1、规则2、规则3和规则4的描述中，只有在条件A1下把a_k位映射成b_l位。但是，在条件A2、A3和A4下，发送所有32个编码码元，或通过重复发送32个编码码元，因此，不需要独立的映射规则，可以原封不动地使用用于条件A1的映射规则。另外，可以根据环境适当地应用规则1、规则2、规则3、规则4和规则5。

本发明通过举例提供了把a_k位映射成b_l位的方法。在如下的例子中，第一TFCI编码器和第二TFCI编码器，即，{(3，1)编码器和(29，9)编码器}、{(6，2)编码器和(26，8)编码器}、{(9，3)编码器和(23，7)编码器}、{(12，4)编码器和(20，6)编码器}、{(18，6)编码器和(14，4)编码器}、{(21，7)编码器和(11，3)编码器}、{(24，8)编码器和(8，2)编码器}、{(27，9)编码器和(5，1)编码器}，把第二TFCI编码器的最后两个编码码元映射成d₃₀(b₃₀)和d₃₁(b₃₁)。另外，由于用在3GPP中的传统(16，5)编码器可以等效地操作，(16，5)编码器的最后两个编码码元也被映射成d₃₀(b₃₀)和d₃₁(b₃₁)和(32，10)编码器的最后两个编码码元也被映射成d₃₀(b₃₀)和d₃₁(b₃₁)。

当在条件A1下使用第二TFCI编码器时，所有9个可用编码器都具有1/3的实际编码率。但是，本发明提出的9个编码器，尽管它们具有编码率1/3，但是被设计成在编码率1/3上具有最佳性能。另外，甚至在增加用于第一TFCI的编码码元的个数的方法中，编码器也被设计成尽管不发送两个编码码元，但是在编码率1/3上也具有最佳性能。

在描述把信息位a_k映射成编码位b_l的方法之前，先假设用于DCH的m个TFCI位(即，第一TFCI位)和用于DSCH的n个TFCI位(即，第二TFCI位)之和变成m+n＝10。另外，如上所述，第二TFCI编码器的最后编码码元被映射成d₃₀(b₃₀)和d₃₁(b₃₁)，和在各自编码器上，(16，5)编码器把最后编码码元被映射成d₃₀(b₃₀)和d₃₁(b₃₁)。下面将针对1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2和9∶1的m∶n比对本发明加以描述。(32，10)编码器依次排列编码码元。

首先，对m值大于n值的情况加以描述。即使n值大于m值，也可以以如下通过交换n值和m值的方式排列用于DCH的TFCI编码码元和用于DSCH的TFCI编码码元。

在如上所述的编码方法中，编码用于DCH的m个TFCI位和用于DSCH的n个TFCI位生成的编码位的个数分别是(m*3)和(n*3+3)。因此，为了选择发送生成的编码码元的位置，条件A1、A2、A3和A4使用不同的方法。在条件A1下，把第二TFCI编码器的最后编码码元映射成d₃₀(b₃₀)和d₃₁(b₃₁)，将30个b_l位除以10，然后，排列将用于第一TFCI编码器的m*3个编码码元分成3等分确定的m个编码码元和将除了最后两个编码码元之外用于第二TFCI编码器的n*3个编码码元分成3等分确定的n个编码码元。在条件A2下，依次重复在条件A1下排列的32个b_l位3次，然后，将b₀到b₂₃多重复1次，因此，将它们映射成总共120个d_m位。在条件A3下，在发送期间把在条件A1下排列的32个b_l位映射成d_m位。在条件A4下，在发送期间将在条件A1下排列的32个b_l位重复4次，将它们映射成128个d_m个位。因此，在条件A1下，本发明提供了把编码码元映射成b_l位的方法。在条件A2、A3和A4下，本发明提供了利用在条件A1下排列的b_l位映射编码码元的方法。

下面对把用于DCH的m个编码码元和用于DSCH的n个编码码元排列到10个编码码元位置上的方法加以描述。

设L表示10个编码码元的第L编码码元。

在方程(5)和(6)中， 表示小于或等于给定值x的整数当中的最大值，和表示大于或等于给定值x的整数当中的最小值。

在方程(6)中，F(-1)被定义为零(0)。也就是说，F(-1)＝0。利用上述公式排列用于DCH的m个位和用于DSCH的n个位的方法由如下方程(7)定义。把用于DSCH的位依次排列成10L个值当中的nL个值。

L＝F(l-1)+G(l)+l.........(7)

在方程(7)中，1(1≤1≤n)表示用于DSCH的n个位当中的第1位。因此，方程(7)用在计算与用于DSCH的10个位当中的第1位置相对应的值中。

把用于DCH的m个位排列成10L个值当中除了方程(7)给出那些值之外的L值。这通过如下方程(8)定义。

F(l-2)+G(l-1)+l≤L≤F(l-1)+G(l)+l-1.........(8)

下表10显示了对于m∶n＝9∶1、8∶2、7∶3、6∶4和5∶5的各种情况的F(k)和G(k)。在表10中，DSCH的编码码元位置在b_l上具有值(l-1)。在条件A1下，本发明在一个时隙上发送之前把两个b_l位映射成两个d_m位。在除以10的b_l位上重复在表10中定义的位置3次，并且，在重复之后，把第二TFCI编码器的最后两个编码码元映射成最后两个位b₃₀和b₃₁。

表10

m∶n	F(k)	F(1)	F(2)	F(3)	F(4)	F(5)
							G(k)	G(1)	G(2)	G(3)	G(4)	G(5)
	DSCH位置
							5∶5		1	2	3	4	5
1	1	1	1	1
					2	4			6	8	10
6∶4		1	3	4								6
					1	1	1	1
		2	4	7						9
					7∶3		2	4	7
1	1	1
							2	5	8
8∶2		4	8
					2	2
		3	8
					9∶1		9
4
							5

图6是显示在条件A1的情况下，对于m∶n＝6∶4，如何将用于DCH的18个TFCI编码码元和用于DSCH的14个TFCI编码码元与DPCCH的30-位TFCI字段相匹配的图形。如表10所示，对于m∶n＝6∶4，DSCH的位置对应于L值是2、4、7和9的情况。也就是说，发送d₁(b₁)、d₃(b₃)、d₆(b₆)、d₈(b₈)、d₁₁(b₁₁)、d₁₃(b₁₃)、d₁₆(b₁₆)、d₁₈(b₁₈)、d₂₁(b₂₁)、d₂₃(b₂₃)、d₂₆(b₂₆)、和d₂₈(b₂₈)。

然后，把多路复用的TFCI编码码元施加给图4所示的多路复用器420，在多路复用器420中，将它们与传输功率控制(TPC)位、导频位、和物理信息进行时分多路复用。

图7显示了从节点B发送到UE的DPCCH的帧结构，其中，上部显示了时隙的结构，中部显示了无线电帧的结构，和下部显示了相继发送的无线电帧的结构。如图7所示，以时分为基础将多路复用的DPCCH与DPDCH多路复用成DPCH。为了信道化，扩展器430以码元为单元，利用扩展码发生器435提供的扩展码，信道扩展多路复用码元，并且以码片为单位输出信道扩展信号。加扰器440利用加扰码发生器445提供的加扰码，加扰信道扩展信号。

B2.接收器的结构和操作

现在描述与在以特定比率发送用于DSCH的TFCI位和用于DCH的TFCI位的过程中，以可变编码率进行编码的发送器相对应的接收器。接收器包括解码以可变编码率编码的接收码元的解码器。

图8显示了根据本发明实施例的与如图4所示的发送器相对应的接收器的结构。参照图8，从节点B发送到UE的下行链路DPCH由解扰器840利用加扰码发生器845提供的加扰码解扰。解扰下行链路DPCH由解扩器830以码元为单位利用扩展码发生器835提供的扩展码解扩。解扩的DPCH码元由多路分用器820多路分用成DPDCH、TPC位、导频位和TFCI编码码元。TFCI编码码元码元由多路分用器810根据用于DSCH的TFCI与用于DCH的TFCI的信息位比，再次多路分用成取决于码长控制信息的用于DSCH的编码TFCI码元和用于DCH的编码TFCI码元，然后分别提供给相关解码器800和805。取决于基于用于DSCH的TFCI位与用于DCH的TFCI位的信息位比的码长控制信息，解码器800和805分别解码用于DSCH的编码TFCI码元和用于DCH的编码TFCI码元，然后，分别输出用于DSCH的TFCI位和用于DCH的TFCI位。

从现在开始描述根据本发明几个实施例的解码器的结构和操作。图8所示的解码器800和805应该被构造成解码以可变编码率编码的、用于DSCH的TFCI编码码元和用于DCH的TFCI编码码元。

第一实施例(解码器)

图9显示了如图8所示的解码器800和805的详细结构。参照图9，把接收码元r(t)提供给零插入器900，同时，把码长信息提供给控制器930。控制器930根据码长信息确定确定收缩位置，并且把用于确定收缩位置的控制信息提供给零插入器900。码长信息表示用在编码器中的码长或编码率，而控制信息表示收缩位置。收缩位置代表为了获得与从编码器接收的位相对应的所需编码码元长度而删除掉的码元的位置。表11显示了与码长相联系存储的收缩位置。

表11

码长信息(编码率)	收缩位置
		(3，1)	F_29
(5，1)	F_27
		(6，2)	F_26
(8，2)	F_24

(9，3)	F_23
		(11，3)	F_21
(12，4)	F_20
		(14，4)	F_18
(18，6)	F_14
		(20，6)	F_12
(21，7)	F_11
		(23，7)	F_9
(24，8)	F_8
		(26，8)	F_6
(27，9)	F_5
		(29，9)	F_3

在表11中，假设码长信息表示用在编码器中的编码率。当编码率(k，n)表示把n个输入位编码成k个码元时，接收码元具有编码长度k。并且，表11的Fn代表n个收缩位。从表11可以确定，控制信息(收缩位置)使零插入器900能够与接收码元的码长无关地保持输出码元的个数(32)。

参照表11，控制器930对于编码率(3，1)输出与29个收缩位置有关的信息、对于编码率(5，1)输出与27个收缩位置有关的信息、对于编码率(6，2)输出与26个收缩位置有关的信息、对于编码率(8，2)输出与24个收缩位置有关的信息、对于编码率(9，3)输出与23个收缩位置有关的信息、对于编码率(11，3)输出与21个收缩位置有关的信息、对于编码率(12，4)输出与20个收缩位置有关的信息、对于编码率(14，4)输出与18个收缩位置有关的信息、对于编码率(18，6)输出与14个收缩位置有关的信息、对于编码率(20，6)输出与12个收缩位置有关的信息、对于编码率(21，7)输出与11个收缩位置有关的信息、对于编码率(23，7)输出与9个收缩位置有关的信息、对于编码率(24，8)输出与8个收缩位置有关的信息、对于编码率(26，8)输出与6个收缩位置有关的信息、对于编码率(27，9)输出与5个收缩位置有关的信息、和对于编码率(29，9)输出与3个收缩位置有关的信息。对于各种情况，收缩位置与在编码器的描述中给出的收缩位置相同。

零插入器900根据控制信息，把0插入接收码元的收缩位置中，然后，输出长度为32的码元流。把码元流提供给快速哈达玛逆变换器(IFHT)920和乘法器902、904和906。提供给乘法器902、904和906的码元流分别与掩码发生器910提供的掩码函数M1、M2和M15相乘。把乘法器902、904和906的输出码元分别提供给切换器952、954和956。此刻，控制器930根据码长信息，把表示使用/不使用掩码函数的切换控制信息提供给切换器952、954和956。例如，由于(3，1)、(5，1)、(6，2)、(8，2)、(9，3)、(11，3)、(12，4)、(14，4)、(18，6)和(20，6)编码器不使用掩码函数，根据切换控制信息，切换器952、954和956全都断开。但是，由于(21，7)和(23，7)编码器使用一个基掩码函数时，只有切换器952是连接的。这样，控制器930依照根据编码率使用的掩码函数的个数，控制切换器952、954和956。然后，IFHT 920、922、924和926分别对从零插入器900接收的32个码元进行快速哈达玛逆变换，并且，计算码元与可以用在发送器中的所有沃尔什码之间的相关值。并且，IFHT确定相关值当中的最高相关值、和具有最高相关值的沃尔什码的指标。因此，IFHT920、922、924和926分别把乘以接收信号的掩码函数的指标、最高相关值、和具有最高相关值的沃尔什码的指标提供给相关值比较器940。由于提供给IFHT 920的信号没有被任何掩码函数所乘，因此，掩码函数的标识符变成‘0’。相关值比较器940通过比较IFHT提供的相关值，确定最高相关值，并且把具有最高相关值的掩码指标的指标与沃尔什码的指标组合在一起。

第二实施例(解码器)

下面描述根据用在编码器中长度可变的代码自适应地进行解码操作的解码器。

首先，对解码器起与长度可变的沃尔什编码器相对应的解码器作用时所需的IFHT加以描述。当解码器与(6，2)编码器和(8，2)编码器联系在一起进行操作时，使用与长度为4(＝22)的沃尔什编码器有关的IFHT。当解码器与(9，3)编码器和(11，3)编码器联系在一起进行操作时，使用与长度为8(＝23)的沃尔什编码器有关的IFHT。当解码器与(12，4)编码器和(14，4)编码器联系在一起进行操作时，使用与长度为16(＝24)的沃尔什编码器有关的IFHT。当解码器与(16，5)编码器联系在一起进行操作时，使用与长度为32(＝25)的沃尔什编码器有关的IFHT。此外，当解码器与(18，6)、(20，6)、(21，7)、(23，7)、(24，8)、(26，8)、(27，9)、(29，9)、和(32，10)编码器联系在一起进行操作时，使用与长度为32(25)的沃尔什编码器有关的IFHT。为了在解码器中进行操作，IFHT应该能够对可变长度进行操作。本发明提供了可对可变长度进行操作的IFHT的结构。

在给出根据本发明实施例的IFHT的详细描述之前，先参照图10描述一般IFHT的操作。

图10显示了与长度为8的沃尔什编码器有关的一般IFHT的操作。一般说来，与长度为2ⁿ的沃尔什编码器有关的IFHT包括n个级。在每一级中，IFHT进行与一行相联系接收的2个输入信号相加或相减的处理。

参照图10，第1级接收输入信号r1、r2、r3、r4、r5、r6、r7和r8，然后，对两个相邻输入信号进行相加和相减。在第1行中，第1级通过对信号r1和r2进行相加和相减，计算长度为2的沃尔什码之间的相关值。类似地，第1级对于r3和r4，输出r3+r4和r3-r4；对于r5和r6，输出r5+r6和r5-r6；和对于r7和r8，输出r7+r8和r7-r8。把第1级的8个输出信号提供给第2级。第2级通过相加r1+r2和r3+r4，输出(r1+r2)+(r3+r4)，和通过相加r1-r2和r3-r4，输出(r1-r2)+(r3-r4)。并且，第2级通过相减r1+r2和r3+r4，输出(r1+r2)-(r3+r4)，和通过相减r1-r2和r3-r4，输出(r1-r2)-(r3-r4)。第2级根据这4个输出计算长度为4的沃尔什码之间的相关值。另外，第2级通过相加r5+r6和r7+r8，输出(r5+r6)+(r7+r8)，和通过相加r5-r6和r7-r8，输出(r5-r6)+(r7-r8)。并且，第2级通过相减r5+r6和r7+r8，输出(r5+r6)-(r7+r8)，和通过相减r5-r6和r7-r8，输出(r1-r2)-(r3-r4)。把第2级的8个输出信号提供给第3级，在第3级中，通过进行与在第1级和第2级中进行的相同运算，计算长度为8的沃尔什码之间的所有相关值。

例如，通过接收长度为2ⁿ的信号，输出长度为2ⁱ的沃尔什码当中的所有相关值的操作可以概括如下。

把从IFHT的第(i-1)级输出的2ⁿ个工作信号t₁-t_n施加到第i级上。按接收顺序把2ⁿ个工作信号t₁-t_n分组成2^n-i个块，每个块含有2ⁱ个工作信号。也就是说，第1块由工作信号t₁到t_i组成，第2块由工作信号t_i-1到t_2i组成。这样，最后第2^n-i块由工作信号t_n-i到t_n组成。对于构成各个块的工作信号，通过特定的操作处理提供与所需相关值对应的工作信号。特定的操作处理包括把构成一个块的工作信号当中的第k工作信号加入与它相关的第(k+2^i-1)工作信号中的步骤和从第k工作信号中减去第(k+2^i-1)工作信号的步骤。

当第i级通过快速哈达玛逆变换操作输出2ⁿ个工作信号t₁′-t_n′时，2ⁿ个工作信号t₁′-t_n′当中的前面2ⁱ个相继工作信号t₁′-t_i′成为所需的相关值。也就是说，请注意，依次输出2ⁿ个输入信号t₁-t_n当中的前面2ⁱ个输入信号t₁-t_i与长度为2ⁱ的沃尔什码之间的所有相关值。

例如，如果假定前面输入信号是r1、r2、r3、r4、r5、r6、r7和r8，n＝3，和i＝2，那么，输入第i级的工作信号可以定义为“r1+r2”、“r1-r2”、“r3+r4”、“r3-r4”、“r5+r6”、“r5-r6”、“r7+r8”、和“r7-r8”。按接收顺序把输入工作信号分组成2^n-i＝2个块，每个块包括2ⁱ＝2²＝4个输入信号。因此，第1块由“r1+r2”、“r1-r2”、“r3+r4”、和“r3-r4”组成，和第2块由“r5+r6”、“r5-r6”、“r7+r8”、和“r7-r8”组成。通过相加和相关每个块中的第k工作信号和第(k+2^i-1)工作信号，每个块输出4个工作信号。例如，如果k＝1，把第1工作信号“r1+r2”与第(k+2^i-1)工作信号，即第3工作信号“r3+r4”相加和相减，从而输出两个工作信号“(r1+r2)+(r3+r4)”和“(r1+r2)-(r3+r4)”。因此，通过构成第1块的“r1+r2”、“r1-r2”、“r3+r4”、和“r3-r4”，输出“(r1+r2)+(r3+r4)”、“(r1+r2)-(r3+r4)”、“(r1-r2)+(r3-r4)”、和“(r1-r2)-(r3-r4)”，和通过构成第2块的“r5+r6”、“r5-r6”、“r7+r8”、和“r7-r8”，输出“(r5+r6)+(r7+r8)”、“(r5+r6)-(r7+r8)”、“(r5-r6)+(r7-r8)”、和“(r5-r6)-(r7-r8)”。但是，在这8个输出工作信号当中，通过第i级的快速哈达玛逆变换，只有由第1块输出的4个工作信号“(r1+r2)+(r3+r4)”、“(r1+r2)-(r3+r4)”、“(r1-r2)+(r3-r4)”、和“(r1-r2)-(r3-r4)”变成相关值。

图11显示了图8所示的第一和第二解码器800和805的结构。参照图11，把从编码器接收的编码码元r(t)提供给零插入器1100，同时，把有关编码器在编码接收码元时使用的码长的信息提供给控制器1130。控制器1130与适合于编码器的码长相联系地存储有关收缩位置的信息，并且把与码长信息相联系存储在其中的控制信息提供给零插入器1100。与码长相联系存储的收缩位置显示在上表11中。

参照表11，控制器1130对于编码率(3，1)输出与29个收缩位置有关的信息、对于编码率(5，1)输出与29个收缩位置有关的信息、对于编码率(6，2)输出与26个收缩位置有关的信息、对于编码率(8，2)输出与24个收缩位置有关的信息、对于编码率(9，3)输出与23个收缩位置有关的信息、对于编码率(11，3)输出与21个收缩位置有关的信息、对于编码率(12，4)输出与20个收缩位置有关的信息、对于编码率(14，4)输出与18个收缩位置有关的信息、对于编码率(18，6)输出与14个收缩位置有关的信息、对于编码率(20，6)输出与12个收缩位置有关的信息、对于编码率(21，7)输出与11个收缩位置有关的信息、对于编码率(23，7)输出与9个收缩位置有关的信息、对于编码率(24，8)输出与8个收缩位置有关的信息、对于编码率(26，8)输出与6个收缩位置有关的信息、对于编码率(27，9)输出与5个收缩位置有关的信息、和对于编码率(29，9)输出与3个收缩位置有关的信息。对于各种情况，收缩位置与在编码器的描述中给出的收缩位置相同。

零插入器1100根据来自控制器1130的控制信息，把0插入接收码元的收缩位置中，然后，输出长度为32的码元流。把码元流提供给快速哈达玛逆变换器(IFHT)1120和乘法器1102、1104和1106。提供给乘法器1102、1104和1106的信号分别与掩码发生器1110生成的掩码函数M1、M2和M15相乘。掩码发生器1110生成的掩码函数与用在编码器中的掩码函数相同。把乘法器1102、1104和1106的输出码元分别提供给切换器1152、1154和1156。此刻，控制器1130根据接收的码长信息，把表示使用/不使用掩码函数的切换控制信息提供给切换器1152、1154和1156。其结果是，切换器1152、1154和1156分别让乘法器1102、1104和1106的输出码元通过。例如，由于掩码函数没有以编码率(3，1)、(5，1)、(6，2)、(8，2)、(9，3)、(11，3)、(12，4)、(14，4)、(18，6)、和(20，6)使用，根据切换控制信息，切换器1152、1154和1156全都断开，从而，阻断乘法器1102、1104和1106的输出码元。由于只有一个掩码码元以编码率(21，7)和(23，7)使用，因此，根据切换控制信息，只有切换器1152是连接的，而其余的切换器1104和1106是断开的。这样，根据编码率确定正在使用之中的掩码函数的个数，和取决于正在使用之中的掩码函数的个数，控制切换器。因此，当图8所示的第一和第二解码器800和805用作(3，1)、(5，1)、(6，2)、(8，2)、(9，3)、(11，3)、(12，4)、(14，4)、(18，6)、和(20，6)解码器时，只启用IFHT 1120。当输入信息位的个数小于6时，第一和第二解码器800和805用作(3，1)、(5，1)、(6，2)、(8，2)、(9，3)、(11，3)、(12，4)、(14，4)、(18，6)、和(20，6)解码器。因此，IFHT 11应该自适应地对几种码长，即几种编码率进行操作。控制器1130生成表示相关沃尔什编码器的码长的控制信息，并且把控制信息提供给IFHT 1120。然后，IFHT 1120、1124和1126分别对从零插入器1100接收的32个码元进行快速哈达玛逆变换，并且计算码元与具有特定长度的沃尔什码之间的相关值。IFHT 1120把掩码函数的指标、相关值当中的最高相关值、和具有最高相关值的沃尔什码的指标提供给相关值比较器1140。IFHT1120把‘0’提供给相关值比较器1140，作为掩码函数的指标。提供‘0’作为掩码函数的指标意味着，输入码元没有被掩码函数所乘。

一旦通过相关切换器1152、1154和1156接收到码元，其它IFHT 1122、1124和1126就分别进行快速哈达玛逆变换。并且计算经过哈达玛逆变换的沃尔什码之间的相关值。在计算了相关值之后，IFHT 1122、1124和1126每一个都把所使用的掩码函数的指标、相关值当中的最高相关值、和具有最高相关值的沃尔什码的指标提供给相关值比较器1140。然后，相关值比较器1140比较IFHT提供的相关值，并且，把具有最高相关值的掩码指标与沃尔什码指标组合在一起。

图12显示了基于结合图10所述的快速哈达玛逆变换处理的、图11所示的IFHT 1120进行的操作。具体地说，图12显示了为了让解码器800和805用作(3，1)、(5，1)、(6，2)、(8，2)、(9，3)、(11，3)、(12，4)、(14，4)、(18，6)、和(20，6)解码器，IFHT 1120进行操作的总体方案。

参照图12，根据如图10所示的IFHT的工作特性详细描述能够对直到最大长度2ⁿ的沃尔什码可变地进行快速哈达玛逆变换的IFHT的结构和操作。

一旦把2^t个输入信号施加到IFHT的第1级上，就同时把长度控制信号提供给所有切换器1211、1212和1213。生成控制信号是为了只有达到第t级才对2^t个输入信号进行快速哈达玛逆变换。因此，切换第1级到第(t-1)级的输出的切换器响应控制信号，把它们的输出切换到下一级。但是，切换最后第t级的输出的切换器响应控制信号，切换成提供它的输出作为最后相关值，而不是把它的输出提供给下一个第(t+1)级。

例如，如果t＝1。把两个输入信号施加到第1级1201上。第1级进行与在图10的第1级中进行的操作相同的操作，从而输出2个工作信号。把工作信号提供给用于把第1级1201的输出切换到第2级1202的切换器1211。在这种情况下，切换器1211响应控制信号，输出工作信号作为两个输入信号之间的相关值，而不是把工作信号提供给第2级1202。

同时，如果像图10所示的那样，t＝3，那么，切换器1211响应控制信号，把从第1级1201输出的八个工作信号施加到第2级1202上。第2级1202进行与在图10的第2级中对接收的8个工作信号进行的操作相同的操作，从而输出8个工作信号。切换器1212响应控制信号，把从第2级1202输出的工作信号施加到第3级1203上。第3级1203进行与在图10的第3级中对接收的8个工作信号进行的操作相同的操作。把从第3级输出的8个工作信号提供给切换器1213。在这种情况下，切换器1213响应控制信号，输出工作信号作为8个输入信号之间的相关值，而不是把工作信号提供给第4级。

图13显示了根据本发明实施例的、如图12所示的第k级的硬件结构。参照图13，减法器1300从存储器1320的输出码元中减去输入码元。加法器1305把输入码元加入存储器1320的输出码元中。第一切换器1310响应控制信号，把输入码元或减法器1300的输出码元切换到存储器1320的输入端。第二切换器1315响应控制信号，把存储器1320的输出码元或加法器1305的输出码元切换到存储器1320的输入端。存储器1320可以用具有特定长度的缓冲器来实现，并且依次存储从第一切换器1310接收的、与它的长度一样多的码元。存储器1320的长度依构成输入信号的码元的个数而定。

在操作过程中，首先把构成输入信号的2^k个码元的第1个码元施加在减法器1300、加法器1305和第一切换器1310上。在这种状态下，第一切换器1310切换到把输入码元施加在上面的节点，从而把输入码元提供给存储器1320。并且，存储器1320的输出节点通过第二切换器1315与最后输出节点相连接。接着，当把第2个码元输入第k级时，把输入码元施加在减法器1300、加法器1305和第一切换器1310上。然后，第一切换器1310切换到把输入码元施加在上面的节点。因此，以前存储在存储器1320中的第1个输入码元被移动到下一个存储区，同时，把第2个输入码元存储在以前存储第1个输入码元的存储区中。当按照这种方式，把2^k-1个输入码元存储在存储器1320中之后，接收到第(2^k-1+1)个输入码元时，把第(2^k-1+1)个输入码元提供给减法器1300、加法器1305和第一切换器1310上。然后，第一切换器1310切换到减法器1300，和第二切换器1315切换到加法器1305。并且，把存储在存储器1320中的第1个输入码元提供给减法器1300、加法器1305和第二切换器1315。同时，把存储在存储器1320中的第2^k-1个输入码元左移一个码元。然后，减法器1300将从存储器1320输出的第1个输入码元与第(2^k-1+1)个新输入码元相减，并且通过第一切换器1310把它的输出码元提供给存储器1320。同时，加法器1305把从存储器1320接收的第1个输入码元加入第(2^k-1+1)个新输入码元中，并且通过第二切换器1315把它的输出码元提供给最后输出节点。当在上述操作被执行了2^k-1次之后接收到第(2^k-1+1)个输入码元时，把第(2^k-1+1)个新输入码元提供给减法器1300、加法器1305和第一切换器1310上。同时，第二切换器1315切换到存储器1320，和第一切换器1310切换到输入信号节点。因此，从存储器1320提供的第1个输入码元中减去第(2^k-1+1)个输入码元确定的码元通过第二切换器1315输出。同时，把存储在存储器1320中的码元左移一个码元，和通过第一切换器1310把第(2^k-1+1)个新输入码元提供给存储器1320的最右边存储区。通过重复上述处理，存储输入码元，使码元数达到缓冲区长度那么多，从而完成第k级的操作。

如上所述，本发明的实施例利用具有多种收缩模式的单个编码器/解码器结构，可以编码/解码各种类型的TFCI位。并且，本发明的实施例可以提供现有TFCI(32，10)通过利用多种收缩模式，可以生成多种编码的解决方案。另外，该实施例多路复用利用不同编码技术编码的TFCI码元，致使TFCI码元在发送之前，应该是均匀分布的。对于10个输入信息位，取决于在DSCH和DCH上发送的数据的类型和特性，以1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2和9∶1的比率的所选那一个进行TFCI编码，从而有助于就信令和时间延迟而言，优于LSM的HSM的灵活性。

虽然通过参照本发明的某些优选实施例，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种各样的改变，而不偏离所附权利要求书所限定的本发明的精神和范围。虽然我们描述了基于TFCI位比的两个编码器，但是，只有一个编码器可以在不同时间出现所有所述编码情况。

Claims (36)

1.一种移动通信系统的发送机中用于在专用信道DCH编码器和下行链路共享信道DSCH编码器中进行编码的发送方法，所述移动通信系统包括用于编码10个输入传输格式组合指示符TFCI位中的k位的DCH编码器和用于编码所述输入TFCI位中的其余(10-k)位的DSCH编码器，其中，k是值的范围为1≤k≤9的整数，所述方法包括如下步骤：

由DCH编码器通过把k个输入位编码成32个位，生成第一编码位流，和根据与k值相关的特定掩码模式，收缩第一编码位流，输出(3k+1)-位流；和

由DSCH编码器通过把(10-k)个输入位编码成32个位，生成第二编码位流，和根据与(10-k)值相关的特定掩码模式，收缩第二编码位流，输出{3*(10-k)+1}-位流，

其中，特定掩码模式指编码位流中将被收缩掉的特定编码位。

2.根据权利要求1所述的发送方法，其中，如果k值或(10-k)值是1，那么，特定掩码模式包括第1、3、5、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码位。

3.根据权利要求1所述的发送方法，其中，如果k值或(10-k)值是9，那么，特定掩码模式包括第6、10、11、和30编码位。

4.根据权利要求1所述的发送方法，其中，如果k值或(10-k)值是2，那么，特定掩码模式包括第3、7、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码位。

5.根据权利要求1所述的发送方法，其中，如果k值或(10-k)值是8，那么，特定掩码模式是第4、11、14、15、20、21、和22编码位。

6.根据权利要求1所述的发送方法，其中，如果k值或(10-k)值是3，那么，特定掩码模式是第7、10、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码位。

7.根据权利要求1所述的发送方法，其中，如果k值或(10-k)值是7，那么，特定掩码模式是第8、12、16、18、19、23、26、27、30、和31编码位。

8.根据权利要求1所述的发送方法，其中，如果k值或(10-k)值是4，那么，特定掩码模式是第0、1、2、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码位。

9.根据权利要求1所述的发送方法，其中，如果k值或(10-k)值是6，那么，特定掩码模式是第6、10、11、13、14、16、17、19、20、22、24、26、和31编码位。

10.一种在移动通信系统中的发送设备，用于对根据10个输入传输格式组合指示符TFCI位的信息位比被分解成k个位和(10-k)个位的两个TFCI位流进行编码，其中，k是值的范围为1≤k≤9的整数，所述设备包括：

DCH编码器，用于通过把k个输入位编码成32个位，生成第一编码位流，和根据与k值相关的特定掩码模式，收缩第一编码位流，输出(3k+1)-位流；和

DSCH编码器，用于通过把(10-k)个输入位编码成32个位，生成第二编码位流，和根据与(10-k)值相关的特定掩码模式，收缩第二编码位流，输出{3*(10-k)+1}-位流，

其中，特定掩码模式指编码位流中将被收缩掉的特定编码位。

11.根据权利要求10所述的设备，其中，如果k值或(10-k)值是1，那么，特定掩码模式包括第1、3、5、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码位。

12.根据权利要求10所述的设备，其中，如果k值或(10-k)值是9，那么，特定掩码模式包括第6、10、11、和30编码位。

13.根据权利要求10所述的设备，其中，如果k值或(10-k)值是2，那么，特定掩码模式包括第3、7、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码位。

14.根据权利要求10所述的设备，其中，如果k值或(10-k)值是8，那么，特定掩码模式包括第4、11、14、15、20、21、和22编码位。

15.根据权利要求10所述的设备，其中，如果k值或(10-k)值是3，那么，特定掩码模式包括第7、10、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码位。

16.根据权利要求10所述的设备，其中，如果k值或(10-k)值是7，那么，特定掩码模式包括第8、12、16、18、19、23、26、27、30、和31编码位。

17.根据权利要求10所述的设备，其中，如果k值或(10-k)值是4，那么，特定掩码模式包括第0、1、2、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码位。

18.根据权利要求10所述的设备，其中，如果k值或(10-k)值是6，那么，特定掩码模式包括第6、10、11、13、14、16、17、19、20、22、24、26、和31编码位。

19.一种移动通信系统的接收设备中用于解码k个第一传输格式组合指示符TFCI位和(10-k)个第二TFCI位的接收方法，所述移动通信系统接收用于专用信道DCH的(3k+1)个第一TFCI位的流和用于下行链路共享信道DSCH的{3*(10-k)+1}个第二TFCI位的流，其中，k是值的范围为1≤k≤9的整数，所述方法包括如下步骤：

通过根据与k值相关的特定掩码模式，把0插入所述第一TFCI位的流中的选择的位位置，来输出32-位流，并从所述32-位流解码k个第一TFCI位；

通过根据与(10-k)值相关的特定掩码模式，把0插入所述第二TFCI位的流中的选择的位位置，来输出32-位流；和

从所述32-位流中解码(10-k)个第二TFCI位，

其中，特定掩码模式指编码位流中将被收缩掉的特定编码位。

20.根据权利要求19所述的方法，其中，如果k值或(10-k)值是1，那么，特定掩码模式包括第1、3、5、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码位。

21.根据权利要求19所述的方法，其中，如果k值或(10-k)值是9，那么，特定掩码模式包括第6、10、11、和30编码位。

22.根据权利要求19所述的方法，其中，如果k值或(10-k)值是2，那么，特定掩码模式包括第3、7、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码位。

23.根据权利要求19所述的方法，其中，如果k值或(10-k)值是8，那么，特定掩码模式包括第4、11、14、15、20、21、和22编码位。

24.根据权利要求19所述的方法，其中，如果k值或(10-k)值是3，那么，特定掩码模式包括第7、10、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码位。

25.根据权利要求19所述的方法，其中，如果k值或(10-k)值是7，那么，特定掩码模式包括第8、12、16、18、19、23、26、27、30、和31编码位。

26.根据权利要求19所述的方法，其中，如果k值或(10-k)值是4，那么，特定掩码模式包括第0、1、2、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码位。

27.根据权利要求19所述的方法，其中，如果k值或(10-k)值是6，那么，特定掩码模式包括第6、10、11、13、14、16、17、19、20、22、24、26、和31编码位。

28.一种移动通信系统的接收设备中用于解码k个第一TFCI位和(10-k)个第二TFCI位的接收设备，所述移动通信系统接收用于专用信道DCH的(3k+1)个第一传输格式组合指示符TFCI位的流和用于下行链路共享信道DSCH的{3*(10-k)+1}个第二TFCI位的流，其中，k是值的范围为1≤k≤9的整数，所述设备包括：

DCH解码器，用于根据与k值相关的特定掩码模式，把0插入第一TFCI位的流中的选择的位位置，来输出32-位流，并且从所述32-位流中解码k个第一TFCI位；和

DSCH解码器，用于根据与(10-k)值相关的特定掩码模式，把0插入第二TFCI位的流中的选择的位位置，来输出32-位流，和从所述32-位流中解码(10-k)个第二TFCI位，

其中，特定掩码模式指编码位流中将被收缩掉的特定编码位。

29.根据权利要求28所述的设备，其中，如果k值或(10-k)值是1，那么，特定掩码模式包括第1、3、5、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码位。

30.根据权利要求28所述的设备，其中，如果k值或(10-k)值是9，那么，特定掩码模式包括第6、10、11、和30编码位。

31.根据权利要求28所述的设备，其中，如果k值或(10-k)值是2，那么，特定掩码模式包括第3、7、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码位。

32.根据权利要求28所述的设备，其中，如果k值或(10-k)值是8，那么，特定掩码模式包括第4、11、14、15、20、21、和22编码位。

33.根据权利要求28所述的设备，其中，如果k值或(10-k)值是3，那么，特定掩码模式包括第7、10、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码位。

34.根据权利要求28所述的设备，其中，如果k值或(10-k)值是7，那么，特定掩码模式包括第8、12、16、18、19、23、26、27、30、和31编码位。

35.根据权利要求28所述的设备，其中，如果k值或(10-k)值是4，那么，特定掩码模式包括第0、1、2、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码位。

36.根据权利要求28所述的设备，其中，如果k值或(10-k)值是6，那么，特定掩码模式包括第6、10、11、13、14、16、17、19、20、22、24、26、和31编码位。

Images