KR100458053B1 - 부호분할이동통신시스템에서 경분할모드를 위한 전송형식조합표시 비트의 전송 장치 및 방법 - Google Patents

부호분할이동통신시스템에서 경분할모드를 위한 전송형식조합표시 비트의 전송 장치 및 방법 Download PDF

Info

Publication number
KR100458053B1
KR100458053B1 KR10-2002-0036986A KR20020036986A KR100458053B1 KR 100458053 B1 KR100458053 B1 KR 100458053B1 KR 20020036986 A KR20020036986 A KR 20020036986A KR 100458053 B1 KR100458053 B1 KR 100458053B1
Authority
KR
South Korea
Prior art keywords
bits
value
mask pattern
code
input
Prior art date
Application number
KR10-2002-0036986A
Other languages
English (en)
Other versions
KR20030003096A (ko
Inventor
황승오
이현우
이국희
김재열
양경철
박영수
곽용준
이주호
최성호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20030003096A publication Critical patent/KR20030003096A/ko
Application granted granted Critical
Publication of KR100458053B1 publication Critical patent/KR100458053B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/004—Orthogonal
    • H04J13/0048—Walsh
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H04L1/0069—Puncturing patterns
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H04J13/102—Combining codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
    • H04L1/0025—Transmission of mode-switching indication

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 비동기 이동통신시스템에 있어 전송형식 조합표시 비트를 전송하는 장치 및 방법에 관한 것이다. 본 발명에서는 이동통신시스템에서 전용채널을 위한 전송형식조합표시 비트들과 순방향 공유채널을 위한 전송형식조합표시 비트들을 부호화하는 장치 및 방법을 제안하고 있다. 즉, 입력하는 k 비트에 대하여 32비트로 부호화하여 제1부호화 비트들을 발생하고, 상기 k 값에 대응하여 특정된 마스크 패턴에 의해 상기 제1부호화 비트들을 천공하여 3k+1 비트들을 출력한다. 또한, 입력하는 10-k 비트에 대하여 32비트로 부호화된 제2부호화 비트들을 발생하고, 상기 10-k 값에 대응하여 특정된 마스크 패턴에 의해 상기 제2부호화 비트들을 천공하여 3(10-k)+1 비트들을 출력한다.

Description

부호분할이동통신시스템에서 경분할모드를 위한 전송형식 조합표시 비트의 전송 장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING TFCI BITS FOR A HARD SPLIT MODE IN A CDMA MOBILE COMMUNICATION SYSTEM}
본 발명은 비동기 이동통신 방식에서 사용하는 채널중에 하향공유채널의 데이터 전송시 사용되는 전송형식 조합표시 비트를 전송하는 장치 및 방법에 관한 것이다.
통상적으로 하향 공유채널(Downlink Shared Channel, 이하 "DSCH"라 칭한다)은 여러 사용자가 시간을 분할하여 사용하는 공유채널이다. 상기 DSCH는 각 사용자마다 전용 채널(Dedicated Channel: 이하 "DCH"라 칭한다.)과 함께 설정된다. 상기 DCH는 물리 채널(Physical Channel)인 DPDCH(Dedicated Physical Data Channel :이하 DPCH라 칭함)로 전송되며, 상기 DPCH는 전용 물리 제어 채널( Dedicated Physical Control Channel : 이하 DPCCH라 칭함)과 전용 물리 데이터 채널(Dedicated Physical Data Channel :이하 DPDCH라 칭함)이 시분할(Time Division)로 결합한 형태로 구성되어 있다.
상기 DSCH는 물리 하향 공유 채널(Physical Downlink Shared Channel :이하 "PDSCH"라 칭함)로 전송되고, 상기 PDSCH를 위한 채널 제어 정보는 상기 DPCH중의 DPCCH로 전송된다. 상기 DPCCH로 전송되는 제어 정보는 단말기로부터의 상향 송신 전력을 제어하는 전력 제어 명령어(Transmitted Power Control command : 이하 "TPC"라 칭함), 기지국으로부터 단말기로의 채널 변화 추정, 송신 전력의 측정, 슬랏 동기 획득에 사용되는 파일럿필드(Pilot Field) 및 전송형식 조합 표시 비트 (Transport Format Combination Indicator: 이하 "TFCI"라 칭함)에 대한 정보가 있다. 상기 정보들 중에 TPC 및 파일럿(Pilot)은 PDSCH 및 DPCH의 물리 제어 정보로 사용되고, 상기 정보들 중 TFCI는 DSCH 및 DPDCH로 전송되는 데이터의 정보 특성(예를 들면, 정보 전송 속도, 서로 다른 정보의 조합, 즉 음성 정보와 패킷 정보의 조합전송 등)을 나타내는데 사용한다.
상기에서 말한 바와 같이 TFCI는 물리채널(DSCH, DPDCH)로 전송되는 데이터의 정보 특성을 나타내는 제어정보로서 10비트의 길이를 가지고 있고, 32 비트로 부호화되어 나타내어진다. 즉, 데이터 정보량에 관한 정보는 10비트로 표현되고, 이를 물리 채널로 전송 시에는 32비트로 구성하여 전송하게 된다.
상기 TFCI가 물리 채널로 전송되는 방법은 하기의 설명과 같다. 이는 비동기이동통신 방식(UMTS)의 표준인 3GPP의 Technical Specification 25.212에 기술되어 있는 내용이다.
상기 TFCI가 물리 채널로 전송되는 방법에 대한 설명의 편의를 돕기 위해 하기의 용어를 정의한다.
ak= 전송 조합 정보 k번째 비트(Information Bits) (0 ≤k ≤9)
bI= 전송 조합 정보 l번째 부호 비트(Coded Bit)(0 ≤l ≤31)
dm= 전송 조합 전송 m번째 부호 비트(Transmitted coded Bit)
상기 ak는 상기 DPDCH로 전송되는 데이터의 전송률 및 데이터의 종류와 조합을 나타내는 정보로 10비트로 이루어지며, 상기 bI은 상기 ak를 부호화 한 비트로 32비트로 이루어지고, 상기 dm은 상기 bI가 DPCCH를 통해서 전송되는 비트로서 조건에 따라 m의 값이 달라진다.
상기 dm의 수가 결정되는 조건은 DPCCH의 전송 모드, DPCH의 전송율에 의해 결정된다. 상기 DPCCH의 전송 모드라 함은 정상 전송 모드(Normal transmission mode)와 압축 전송 모드(Compressed transmission mode)가 있다. 상기 압축 전송 모드는 하나의 RF송수신기를 가지는 단말기가 다른 주파수 대역에서 측정을 하고자 하는 경우 사용된다. 상기 압축 전송모드의 동작은 현재 주파수 대역에서 전송을 잠시 중단하여, 다른 주파수 대역에서 단말기가 측정을 할 수 있도록 한다. 상기 전송 휴지 기간동안 전송될 데이터를 전송 휴지기간 전 혹은 그 직후에 압축해서전송한다.
상기 dm의 수를 결정하는 조건들 중 하나인 DPCH의 전송율이라 함은 DPCH의 물리 전송 속도를 말하는 것으로서 데이터의 확산율(Spreading Factor : 이하 "SF"라 칭함)에 의해 결정된다. 현재 비동기 이동통신 표준인 3GPP에서 상기 SF의 범위는 512부터 4까지이며, 상기 전송율은 15 Kbps에서 1920 Kbps까지이다. 상기 SF가 클수록 데이터 전송율은 작아진다. 상기 DPCH의 전송율에 의해 dm의 수가 결정되는 이유는 상기 DPCH의 전송율에 따라 DPCCH의 TFCI비트가 전송되는 TFCI 필드의 크기가 달라지기 때문이다.
상기에서 설명한 dm의 수의 결정조건들 각각에 대해서 전송되는 dm의 수를 구해보면 하기와 같다.
A1. 정상 전송 모드이고, DPCH의 전송율이 60 kbps보다 작은 경우
상기 dm의 수를 결정하는 조건이 상기 A1과 같은 경우 dm의 수는 30이 된다. 3GPP의 표준에서 물리채널의 기본 전송단위는 무선 프레임(Radio Frame)이다. 상기 무선 프레임은 10ms길이를 가지고, 15개의 타임 슬랏(time slot)으로 구성되어 있다. 상기 각 타임 슬랏에는 TFCI를 전송하는 필드가 있는데, 상기 A1의 경우에는 각 타임 슬랏에 있는 TFCI 전송 필드의 수가 2개이므로, 하나의 무선 프레임동안 전송될 수 있는 TFCI 전송 부호 비트의 수는 30이 된다. 따라서 전송 조합 정보 비트 ak에 따른 전송 조합 부호 비트 bI의 수가 32가 되더라도, 실제 전송되는 TFCI필드의 제약으로 인해 b30과 d31의 마지막 두 전송 조합 정보 비트는 전송되지 않는다.
A2. 정상 전송 모드이고, DPCH의 전송율이 60 kbps보다 높은 경우
상기 dm의 수를 결정하는 조건이 상기 A2와 같은 경우에는 하나의 타임 슬랏내의 TFCI 필드의 길이가 8비트로 이며, 하나의 무선 프레임동안 DPCCH로 전송될 수 있는 dm의 총 수는 120이 된다. 상기 dm의 총수가 120인 경우에 bI이 dm에 반복적으로 전송되게 된다. 즉 하기와 같은 형태로 전송된다.
상기 A2와 같은 경우 0번부터 23번까지의 bI비트는 4번 반복되고, 24번부터 31번까지의 bI비트는 3번 반복되어 전송된다.
A3. 압축 전송 모드이고, DPCH의 전송율이 60bkps 이하인 경우와 전송율이 120kbps인 경우 일부.
상기 dm의 수를 결정하는 조건이 상기 A3의 경우에는 하나의 타임 슬랏에서 TFCI 필드의 길이가 4비트이며, 압축 전송 모드에 사용되는 타임 슬랏의 수에 따라 하나의 무선 프레임에 전송될 수 있는 TFCI의 수가 달라지게 된다. 상기 압축전송 모드에서 전송 휴지가 되는 타임 슬랏의 수는 최소 1에서 최대 7개이고, dm의 수는32에서 56이다. 상기 변화되는 dm에서 실제로 전송 조합 부호 비트가 전송될 dm의 수를 최대 32로 제한하여, 0부터 31까지의 bI모두가 전송될 수 있도록 하였으며, 그 외의 dm에서는 bI을 전송하지 않도록 처리한다.
A4. 압축 전송 모드이고, DPCH의 전송율이 120kbps이상이거나, 전송율이 60kbs인 경우의 일부
상기 dm의 수를 결정하는 조건이 상기 A4의 경우에서는 하나의 타임 슬랏에서 TFCI 필드의 길이는 16비트이며, 압축 전송 모드에 사용되는 타임 슬랏의 수에 따라 하나의 무선 프레임에 전송될 수 있는 TFCI의 수가 달라지게 된다. 상기 압축전송 모드에서 전송 휴지가 되는 타임 슬랏의 수는 최소 1에서 최대 7개이고, dm의 수는 128에서 244이다. 상기 변화되는 dm에서 실제로 전송 조합 부호 비트가 전송될 dm의 수를 최대 128로 제한하여, 0부터 31까지의 bI이 4 번 반복되어 전송될 수 있도록 하였으며, 그 외의 dm에서는 bI을 전송하지 않도록 처리한다.
상기 A3과 상기 A4의 압축 모드 전송에서는 전송 휴지기간에서 최대한 떨어진 구간에 dm을 배치하여 상기 dm의 전송이 최대한 신뢰도를 가질 수 있도록 한다.
상기 A1, A2, A3, A4와 같은 경우는 TFCI가 DPCH의 데이터 전송 조합과 종류를 가리키는 경우에 사용하는 방법이다. 상기 DPCH와 PDSCH를 전송하게 되어, 상기 TFCI가 DSCH를 위한 TFCI와 DPCH를 위한 TFCI로 나뉘어 전송하게 되는 방법은 크게두 가지로 나뉘어 질 수 있다.
첫 번째 방법이 경분할모드(Hard Split Mode : 이하 "HSM"이라 칭함)에 대한 방법이고, 두 번째 방법이 논리 분할모드(Logical Split Mode : 이하 "LSM"이라 칭함)에 대한 방법이다.
상기 DCH를 위한 TFCI는 TFCI(field 1) 또는 제1TFCI라 칭하고, DSCH를 위한 TFCI는 TFCI(field 2) 또는 제2 TFCI라 칭한다.
상기 LSM 방법의 경우 상기 TFCI(field 1)과 TFCI(field 2)를 하나의 TFCI로 하여 (32,10)리드뮬러 코드(sub-code sencond order Reed Muller Code)로 부호화(coding)하여 전송한다. 상기 TFCI(field 1)와 TFCI(field 2)는 전송형식 조합표시 정보 10 비트(bit)를 다양한 비율로서 나타낸 후, 10 비트(bit)를 하나의 블록 코딩(block coding), 즉 (32,10) 리드뮬러 코드(sub-code second order Reed Muller Code)로 부호화하여 상기 A1, A2, A3, A4 각각의 경우에 맞게 전송한다. 상기 다양한 비율은 1:9 또는 2:8 또는 3:7 또는 4:6 또는 5:5 또는 6:4 또는 7:3 또는 8:2 또는 9:1 등이 될 수 있다.
상기 HSM 방법의 경우 상기 TFCI(field 1)와 TFCI(field 2)는 각각 5 비트씩으로 나타내어지고, 각각의 정보는 (16,5) 이중직교부호(Bi-Orthogonal code)를 이용하여 출력한 후, 상기 각각의 16 비트들을 번갈아 가며 상기 A1, A2, A3, A4의 경우에 맞게 전송한다.
도 1은 종래의 HSM 방법에 따른 송신기의 구조를 나타내는 도면이다.
먼저, 5비트의 DCH를 위한 TFCI(field 1)비트들이 (16,5)Bi-Orthogonal 부호기 100에 입력되면 상기 부호기 100은 상기 5비트의 DCH를 위한 TFCI(field 1)비트들을 부호화하여 16심볼의 부호화 심볼들을 멀티플렉서 110으로 출력한다. 동시에 5비트의 DSCH를 위한 TFCI(field 2) 비트들이 (16,5)Bi-Orthogonal 부호기 105에 입력되면 상기 부호기 105는 상기 5비트의 DSCH를 위한 TFCI(field 2) 비트들을 부호화하여 16 심볼의 부호화 심볼들을 상기 멀티플렉서 110으로 출력한다. 그러면, 상기 멀티플렉서 110은 상기 부호기 100에서 출력된 16 심볼의 부호화 심볼들과 상기 부호기 105에서 출력된 16 심볼의 부호화 심볼들을 시간적으로 다중화하여 32 심볼을 배열하여 출력한다. 그러면, 상기 출력된 32심볼은 다시 멀티플렉서 120으로 입력되어, 동시에 입력된 기타신호들과 시간적으로 다중화 되어진 후 확산기 130으로 출력된다. 상기 기타신호는 TPC, 파일럿 등이 될 것이다. 상기 확산기 130은 확산부호 생성기 135로부터 입력되어진 확산부호로 확산하여 출력한다. 상기와 같은 확산되어진 신호들은 다시 스크램블러 140에 입력되고, 상기 스크램블러 140은 스크램블링 부호 생성기 145로부터 입력되어진 스크램블링 부호로 스크램블되어 출력되어진다.
도 2는 기존의 3GPP(3RD Generation Partner Ship Project)에서 정의한 상기 HSM 방법을 위한 기지국간의 신호메시지 및 데이터 전송을 나타내는 도면이다. 상기 3GPP의 무선 전송망(Radio Access Network :이하 RAN이라 칭함)은 RNC(Radio Network controller : 이하 RNC라 칭함)와 RNC의 제어를 받는 node B 및 가입자장치(User Equipment :이하 UE라 칭함)로 구성된다. 상기 RNC는 기지국 제어기의 역할을 하고, 상기 node B는 기지국의 역할을 하며, 상기 UE는 단말기의 역할을 한다. 상기 RNC는 UE와의 관계에 따라 SRNC(Serving Radio Network Controller : 이하 "SRNC"라 칭한다)와 CRNC(Control Radio Network Controller :이하 CRNC라 칭함)로 나뉠 수 있다. 상기 S-RNC는 UE가 등록되어 있는 RNC로서 UE에게 보낼 데이터나 UE로부터 송신된 데이터를 처리하고, UE를 제어하는 역할을 한다. 상기 C-RNC는 UE가 현재 연결되어 있는 RNC로서 UE와 S-RNC를 연결해 주는 역할을 한다.
상기 도 2의 단계 1에서 SRNC의 무선링크제어부(Radio Link Control, 이하 "RLC"라 칭한다)는 SRNC의 Mac-d에 전송할 데이터(data)를 전송한다. 이 때 전송되는 프리미티브(primitive)는 Mac-d data-req이다. 상기 도 2의 단계 2에서 SRNC의 Mac-d는 CRNC의 Mac-c에 상기 RLC로부터 수신한 데이터(data)를 전송한다. 이 때 전송되는 프리미티브(primitive)는 Mac-c/sh-data-req이다. 상기 도 2의 단계 3에서 상기 CRNC는 단계 2에서 상기 SRNC의 Mac-d에서 수신한 데이터(data)를 위한 전송시간을 결정한 후 스케줄링 데이터(scheduling data)와 해당 TFI를 함께 Node B의 L1로 전송한다. 이 때 전송되는 프리미티브(primitive)는 Mphy-data-req이다. 상기 도 2의 단계 4에서 상기 SRNC의 Mac-d에서 상기 Node B의 L1로 전송될 DCH의 데이터(data)와 해당 TFI를 전송한다. 이 때 전송되는 프리미티브(primitive)는 Mphy-data-req이다. 상기 도 2의 단계 3과 단계 4에서 전송되는 데이터(data)들은 서로 독립적으로 전송되며 Node-B 의 L1은 DCH와 DSCH용으로 분할되어 있는 TFCI를 생성한다. 상기 도 2의 단계 3과 단계 4에서 데이터(data)와 TFI는 데이터 프레임 프로토콜(data frame protocol)을 이용하여 전송된다. 상기 도 2의 단계 5에서 Node B의 L1(Layer 1 :Physical layer 즉, 물리 계층을 말함)은 UE의 L1로 DSCH 데이터(data)를 PDSCH로 전송한다. 상기 도 2의 단계 6에서 Node B의 L1은 UE의 L1로 DPCH를 이용하여 TFCI를 전송한다. 이때 상기 단계 3과 단계 4에서 수신한 TFI를 이용하여 생성한 TFCI를 각각 DCH용과 DSCH용 필드(field)를 이용하여 전송한다.
도 3은 상기 LSM방법을 위한 기지국간의 신호메시지 및 데이터 전송을 나타내는 도면이다.
상기 도 3의 단계 1에서 RNC의 RLC는 RNC의 Mac-d에 전송할 DSCH 데이터(data)를 전송한다. 이 때 전송되는 프리미티브(primitive)는 Mac-d data-req이다. 상기 도 3의 단계 2에서 RNC의 Mac-d는 RNC의 Mac-c에 RLC로부터 수신한 데이터(data)를 전송한다. 이 때 전송되는 프리미티브(primitive)는 Mac-c/sh-data-req이다. 상기 도 3의 단계 3에서는 단계 2에서 RNC의 Mac-d에서 수신한 데이터(data)를 위한 전송시간을 결정(scheduling)한 후 해당 TFCI를 RNC의 Mac-d로 전송한다. 상기 도 3의 단계 4에서 RNC의 Mac-c는 Node B의 L1로 DSCH 데이터를 전송한다. 이 때 전송되는 DSCH 데이터는 단계 3에서 미리 결정(scheduled)된 시간에 전송된다. 상기 도 3의 단계 5에서 RNC의 Mac-d에서 Node B의 L1로 DSCH를 위한 TFCI를 결정하여 전송한다. 이 때 전송되는 프리미티브(primitive)는 Mphy-data-req이다. 상기 도 3의 단계 6에서 RNC의 Mac-d에서 Node B의 L1로 전송될 DCH의 데이터(data)와 DCH를 위한 TFCI를 결정하여 전송한다. 이 때 전송되는 프리미티브(primitive)는 Mphy-data-req이다. 상기 도 3의 단계 4에서 전송되는 DSCH 데이터(data)와 단계 5에서 전송되는 TFCI는 상기 단계 3에서 결정된 시간과 관계를 갖는다. 즉 단계 5에서 전송되는 TFCI는 단계 4에서 전송되는 DSCH 데이터가 PDSCH로 전송되기 직전 프레임(Frame)에 DPCCH로 UE에게 전송되어 진다. 상기 도 3의 단계 4와 단계 5와 단계 6에서 전송되는 데이터 및 TFCI는 프레임 프로토콜(Frame protocol)을 이용하여 전송된다. 특히 단계 6에서 전송되는 TFCI는 제어 프레임(Control frame)을 통하여 전송된다. 상기 도 3의 단계 7에서 Node B의 L1은 UE의 L1로 DSCH 데이터를 PDSCH를 사용하여 전송한다. 상기 도 3의 단계 8에서 Node B의 L1은 UE의 L1로 DPCH를 이용하여 TFCI를 전송한다. 이때 상기 단계 5와 단계 6에서 수신한 각각의 TFCI 또는 TFI를 이용하여 하나의 TFCI를 생성하여 DPCCH를 이용하여 전송한다.
상기 설명에 의하면 LSM 방법의 경우 Mac-c는 Mac-d에 DSCH 스케줄링(scheduling) 정보 및 해당 DSCH의 TFCI 정보를 전송한다. 이것은 DSCH와 DCH에 관한 TFCI를 하나의 코딩 방법으로 부호화하기 때문에 Mac-d에서 DSCH와 DCH의 TFCI 정보를 동시에 노드 B(Node B)의 L1로 보내야 하기 때문이다. 따라서 Mac-d에 전송할 데이터가 있는 경우 데이터를 Mac-c로 전송한 후 Mac-c로부터의 스케줄링(Scheduling) 정보 및 TFCI 정보를 수신할 때까지 지연이 생길 수 있다. 또한 Mac-c와 Mac-d가 Iur(RNC 간의 interface를 칭함)상에 분리되어 있는 경우 즉 Mac-c는 DRNC에 Mac-d는 SRNC에 있는 경우 Iur상으로 스케줄링 정보 및 TFCI 정보를 주고받기 때문에 더 큰 지연이 생길 수 있다.
상기 설명에 의하면, HSM 방법은 LSM 방법에 비해 Mac-c에서의 스케줄링 이후에 Mac-d로의 정보 전송이 필요하지 않아 지연(delay)을 줄일 수 있다. 이것은 HSM의 경우 Node B에서 DCH용 TFCI와 DSCH용 TFCI를 각각 독립적으로 코딩할 수 있기 때문에 가능하다. 또한 Mac-c와 Mac-d가 Iur 상에 분리되어 있는 경우 즉 Mac-c는 DRNC에 Mac-d는 SRNC에 있는 경우 Iur상으로 스케줄링(scheduling) 정보를 주고받지 않기 때문에 스케줄링 정보를 알아야 하는 LSM은 사용할 수 없는 경우가 발생한다. 그러나, 현재 3GPP의 HSM은 DCH용과 DSCH용 TFCI의 정보량이 각각 5 비트(bit)로 고정되어서 32개의 정보를 나타낼 수 있게 할당되어 있으므로, DCH나 DSCH를 위한 전송형식 조합표시 정보가 더 필요한 경우에는 HSM 방법을 사용할 수 없다. 또한 LSM을 사용하는 경우 즉, Mac-c와 Mac-d가 Iur 상에 분리되어 있는 경우, DCH를 위한 TFCI 및 DSCH를 위한 TFCI가 올바르게 전송될 수 없는 상황이 발생한다.
본 발명의 목적은 무선 통신 시스템에서 전송형식 조합표시 정보를 송신하는 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 가변적인 길이를 가지는 월시 부호기에 대한 역 하다마드 변환기를 사용하여, 전송형식 조합표시 정보를 수신하는 장치 및 방법을 최적화함에 있다.
본 발명의 또 다른 목적은 경분할모드에서 전송형식 조합표시 정보의 길이를 가변적으로 사용할 수 있는 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 경분할모드에서 전송형식 조합표시 정보의 길이를 가변적으로 사용함으로서 실제 전송되는 비트의 배열을 변화시킬 수 있는 장치 및방법을 제공함에 있다.
본 발명의 또 다른 목적은 경분할모드와 논리 분할모드를 구분하여 사용하도록 하는 신호 메시지의 전송방법을 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위한 제1견지에 있어, 본 발명은 k 비트의 전송형식조합표시비트(TFCI) 비트들과 (10-k) 비트의 전송형식조합표시(TFCI) 비트들을 부호화하는 부호화기를 포함하는 이동통신시스템에서 전용채널을 위한 전송형식조합표시 비트들과 순방향 공유채널을 위한 전송형식조합표시 비트들을 부호화하는 방법에 있어서, 상기 입력하는 k 비트에 대하여 32비트로 부호화하여 제1부호화 비트들을 발생하고, 상기 k 값에 대응하여 특정된 마스크 패턴에 의해 상기 제1부호화 비트들을 천공하여 3k+1 비트들을 출력하는 과정과, 상기 입력하는 10-k 비트에 대하여 32비트로 부호화된 제2부호화 비트들을 발생하고, 상기 10-k 값에 대응하여 특정된 마스크 패턴에 의해 상기 제2부호화 비트들을 천공하여 3(10-k)+1 비트들을 출력하는 과정을 포함함을 특징한다.
상기한 바와 같은 목적을 달성하기 위한 제2견지에 있어, 본 발명은 이동통신시스템에서 k 비트와 10-k 비트로 분리되어 입력되는 두 개의 전송형식조합표시(TFCI) 비트들을 부호화하는 장치에 있어서, 상기 입력하는 k 비트에 대하여 32비트로 부호화하여 제1부호화 비트들을 발생하고, 상기 제1부호화 비트들을 상기 k 값에 대응하여 특정된 마스크 패턴에 의해 천공하여 3k+1 비트들을 출력하는 제1부호화기와, 상기 입력하는 10-k 비트에 대하여 32비트로 부호화하여 제2부호화 비트들을 발생하고, 상기 제2부호화 비트들을 상기 10-k 값에 대응하여 특정된 마스크 패턴에 의해 천공하여 3(10-k)+1 비트열을 출력하는 제2부호화기를 포함함을 특징으로 한다.
상기한 바와 같은 목적을 달성하기 위한 제3견지에 있어, 본 발명은 전용채널을 위한 3k+1 비트의 제1전송형식조합표시 비트들과 하향 공유채널을 위한 3(10-k)+1 비트의 제2전송형식표시부호 비트들을 수신하는 이동통신시스템의 수신장치에서 k 비트의 제1전송형식표시 비트들과 10-k 비트의 제2전송형식표시 비트들을 복호하는 방법에 있어서, 상기 3k+1 비트의 제1전송형식조합표시 비트들에 상기 k 값에 대응하여 특정된 마스크 패턴에 따른 0을 삽입하여 32비트의 비트열을 출력하고, 상기 32 비트들로부터 상기 k 비트의 제1전송형식표시 비트를 복호하는 과정과, 상기 3(10-k)+1 비트의 제2전송형식조합표시 비트들에 상기 10-k 값에 대응하여 특정된 마스크 패턴에 따른 0을 삽입하여 32비트의 비트들을 출력하고, 상기 32 비트들로부터 상기 10-k 비트의 제2전송형식표시 비트를 복호하는 과정을 포함함을 특징으로 한다.
상기한 바와 같은 목적을 달성하기 위한 제4견지에 있어, 본 발명은 전용채널을 위한 3k+1 비트의 제1전송형식조합표시 비트들과 하향 공유채널을 위한 3(10-k)+1 비트의 제2전송형식표시부호 비트들을 수신하는 이동통신시스템의 수신장치에서 k 비트의 제1전송형식표시 비트들과 10-k 비트의 제2전송형식표시 비트들을 복호하는 장치에 있어서, 상기 3k+1 비트의 제1전송형식조합표시 비트들에 상기 k 값에 대응하여 특정된 마스크 패턴에 따른 0을 삽입하여 32비트의 비트들을 출력하고, 상기 32 비트들로부터 상기 k 비트의 제1전송형식표시 비트를 복호하는 제1복호화기와, 상기 3(10-k)+1 비트의 제2전송형식조합표시 비트들에 상기 10-k 값에 대응하여 특정된 마스크 패턴에 따른 0을 삽입하여 32비트의 비트들을 출력하고, 상기 32 비트들로부터 상기 10-k 비트의 제2전송형식표시 비트를 복호하는 제2복호화기를 포함함을 특징으로 한다.
상기한 바와 같은 목적을 달성하기 위한 제5견지에 있어, 본 발명은 k 비트의 전송형식조합표시비트(TFCI) 비트들과 (10-k) 비트의 전송형식조합표시(TFCI) 비트들을 부호화하는 부호화기를 포함하는 이동통신시스템에서 전용채널을 위한 전송형식조합표시 비트들과 순방향 공유채널을 위한 전송형식조합표시 비트들을 부호화하는 방법에 있어서, 상기 입력하는 k 비트에 대하여 32비트로 부호화하여 제1부호화 비트들을 발생하고, 상기 k 값에 대응하여 특정된 마스크 패턴에 의해 상기 제1부호화 비트들을 천공하여 3k 비트들을 출력하는 과정과, 상기 입력하는 10-k 비트에 대하여 32비트로 부호화된 제2부호화 비트들을 발생하고, 상기 10-k 값에 대응하여 특정된 마스크 패턴에 의해 상기 제2부호화 비트들을 천공하여 3(10-k)+2 비트들을 출력하는 과정을 포함함을 특징으로 한다.
상기한 바와 같은 목적을 달성하기 위한 제6견지에 있어, 본 발명은 이동통신시스템에서 k 비트와 10-k 비트로 분리되어 입력되는 두 개의 전송형식조합표시(TFCI) 비트들을 부호화하는 장치에 있어서, 상기 입력하는 k 비트에 대하여 32비트로 부호화하여 제1부호화 비트들을 발생하고, 상기 제1부호화 비트들을 상기 k 값에 대응하여 특정된 마스크 패턴에 의해 천공하여 3k 비트들을 출력하는 제1부호화기와, 상기 입력하는 10-k 비트에 대하여 32비트로 부호화하여제2부호화 비트들을 발생하고, 상기 제2부호화 비트들을 상기 10-k 값에 대응하여 특정된 마스크 패턴에 의해 천공하여 3(10-k)+2 비트열을 출력하는 제2부호화기를 포함함을 특징으로 한다.
상기한 바와 같은 목적을 달성하기 위한 제7견지에 있어, 본 발명은 전용채널을 위한 3k 비트의 제1전송형식조합표시 비트들과 하향 공유채널을 위한 3(10-k)+2 비트의 제2전송형식표시부호 비트들을 수신하는 이동통신시스템의 수신장치에서 k 비트의 제1전송형식표시 비트들과 10-k 비트의 제2전송형식표시 비트들을 복호하는 방법에 있어서, 상기 3k 비트의 제1전송형식조합표시 비트들에 상기 k 값에 대응하여 특정된 마스크 패턴에 따른 0을 삽입하여 32비트의 비트열을 출력하고, 상기 32 비트들로부터 상기 k 비트의 제1전송형식표시 비트를 복호하는 과정과, 상기 3(10-k)+2 비트의 제2전송형식조합표시 비트들에 상기 10-k 값에 대응하여 특정된 마스크 패턴에 따른 0을 삽입하여 32비트의 비트들을 출력하고, 상기 32 비트들로부터 상기 10-k 비트의 제2전송형식표시 비트를 복호하는 과정을 포함함을 특징으로 한다.
상기한 바와 같은 목적을 달성하기 위한 제8견지에 있어, 본 발명은 전용채널을 위한 3k 비트의 제1전송형식조합표시 비트들과 하향 공유채널을 위한 3(10-k)+2 비트의 제2전송형식표시부호 비트들을 수신하는 이동통신시스템의 수신장치에서 k 비트의 제1전송형식표시 비트들과 10-k 비트의 제2전송형식표시 비트들을 복호하는 장치에 있어서, 상기 3k 비트의 제1전송형식조합표시 비트들에 상기 k 값에 대응하여 특정된 마스크 패턴에 따른 0을 삽입하여 32비트의 비트들을 출력하고,상기 32 비트들로부터 상기 k 비트의 제1전송형식표시 비트를 복호하는 제1복호화기와, 상기 3(10-k)+2 비트의 제2전송형식조합표시 비트들에 상기 10-k 값에 대응하여 특정된 마스크 패턴에 따른 0을 삽입하여 32비트의 비트들을 출력하고, 상기 32 비트들로부터 상기 10-k 비트의 제2전송형식표시 비트를 복호하는 제2복호화기를 포함함을 특징으로 한다.
도 1은 종래의 경분할모드(HSM:Hard Split Mode)에 따른 송신기의 구조를 도시한 도면.
도 2는 통상적인 경분할모드에서 기지국간의 신호메시지 및 데이터 전송을 나타내는 도면.
도 3은 통상적인 논리 분할모드에서 기지국간의 신호메시지 및 데이터 전송을 나타내는 도면.
도 4는 본 발명의 실시 예에 따른 이동통신시스템의 송신기 구성을 도시한 도면.
도 5는 도4에서 보이고 있는 부호기의 상세 구성을 도시한 도면.
도 6은 본 발명의 실시 예에 따라 서로 다른 방법으로 코딩된 부호화 심볼을 다중화하는 방법을 나타내고 있는 도면.
도 7은 본 발명의 실시 예에 따른 다운링크 전용채널의 신호 전송 포맷을 나타내는 도면.
도 8은 본 발명의 실시 예에 따른 이동통신시스템의 수신기를 도시하고 있는 도면.
도 9는 도 8에서 보이고 있는 복호기의 상세 구성을 도시한 도면.
도 10은 길이 8인 월시부호에 따른 일반적인 역하다마드 연산과정을 나타내는 도면.
도 11은 본 발명에 실시 예에 따른 복호기 구조의 다른 예를 나타내는 도면.
도 12는 본 발명에 실시 예에 따른 가변적인 길이를 가지는 역하다마드 변환기를 도시하는 도면.
도 13은 도 12에서 각각의 단계에 대한 장치를 나타내는 도면.
이하 본 발명의 일 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
한편, 본 발명의 실시 예는 본 발명의 주된 내용을 구체화하기 위하여 필요한 것이며, 본 발명의 내용을 제한하지는 않는다. 또한, 본 발명의 실시 예를 설명함에 있어 앞에서 설명한 구성요소와 동일한 동작을 하는 다른 도면의 구성요소는 이전과 동일한 도면 참조번호를 사용하고 있음에 주의하여야 할 것이다.
본 발명은 HSM방법의 경우 총 10 비트(bit)의 정보비트들을 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2, 9:1 등의 비율로 DCH를 위한 정보비트와 DSCH를 위한 정보비트로 나누어서 나타낸 후 각각에 대하여 코딩(coding)을 적용할 수 있도록 하는 장치 및 방법을 제공함에 있다.
하나의 무선 프레임에서는 전술한 조건들인 A1,A2,A3,A4의 경우에 따라 각각 30개, 120개, 32개, 128개의 TFCI 부호 심볼이 전송된다. 상기 경우들에 있어서 반복 전송되는 경우를 제외하면 기본 부호율은 10/32이며, A1의 경우는 물리 채널의전송 제약에 따라 부호율이 10/30이 된다. 따라서 상기의 DSCH용 TFCI 정보비트와 DCH용 TFCI정보비트가 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2, 9:1 등의 일정 비로 나누어질 때, 상기와 같은 비율로 부호 심볼의 개수를 나누어 부호율을 일정하게 유지시키는 것이 자연스럽다. 상기 부호율을 일정하게 유지시키는 것은 (32,10)의 기본 부호율을 유지시켜 주는 방법이다. 상기 HSM에서 서로 다르게 부호화되는 DSCH용 TFCI와 DCH용 TFCI의 부호이득을 유지될 수 있도록 하는 것은 상기 DSCH용 TFCI와 DCH용 TFCI가 각각 부호화되더라도, (32,10)의 부호율을 유사하게 유지시켜 줌으로서 부호이득을 일정하게 유지시켜 주려는 것에 이유가 있다. 상기와 같이 입력비트들의 비율에 따라 부호비트의 수를 일정하게 나누어주는 예를 A1의 조건을 가정하여 설명하면 하기와 같다.
상기 A1의 경우, 10비트의 정보비트들이 1:9로 나누어질 경우, 30 부호심볼의 출력 심볼은 3:27로 나누어지고, 10비트의 정보비트들이 2:8로 나누어질 경우, 30 부호심볼의 출력 심볼은 6:24로 나누어진다. 또한, 10비트의 정보비트들이 3:7로 나누어질 경우, 30 부호심볼의 출력 심볼은 9:21로 나누어지고, 10비트의 정보비트들이 4:6으로 나누어질 경우, 30 부호심볼 출력 심볼은 12:18로 나누어지는 것이 바람직하다. 하지만 상기의 A2,A3,A4의 조건인 경우는 32 부호 심볼이 모두 전송되거나 32 부호심볼이 반복적으로 전송되기 때문에 상기의 A1과 같이 부호심볼들이 정확하게 나누어 질 수 없다.
따라서 본 발명의 실시 예에서는 입력비트의 비들에 대응하여 정의되는 부호심볼의 부호율들을 하기 <표 1>과 같이 나타낼 수 있다.
입력비트의 비 부호심볼의 비 사용되는 부호율
제1TFCI의 부호율 제2TFCI의 부호율
1:9 3:29 (3:1) (29:9)
4:28 (4:1) (28:9)
5:27 (5:1) (27:9)
2:8 6:26 (6:2) (26:8)
7:25 (7:2) (25:8)
8:24 (8:2) (24:8)
3:7 9:23 (9:3) (23:7)
10:22 (10:3) (22:7)
11:21 (11:3) (21:7)
4:6 12:20 (12:4) (20:6)
13:19 (13:4) (19:6)
14:18 (14:4) (18:6)
6:4 18:14 (18:6) (14:4)
19:13 (19:6) (13:4)
20:12 (20:6) (12:4)
7:3 21:11 (21:7) (11:3)
22:10 (22:7) (10:3)
23:9 (23:7) (9:3)
8:2 24:8 (24:8) (8:2)
25:7 (25:8) (7:2)
26:6 (26:8) (6:2)
9:1 27:5 (27:9) (5:1)
28:4 (28:9) (4:1)
29:3 (29:9) (3:1)
상기 전술한 <표 1>에서 입력비트의 비에 따라 결정되는 부호율의 결정 기준은 하기의 설명과 같다. 상기 전술한 A1, A2, A3, A4 중에서 제일 많이 사용되는 경우인 A1의 실질적인 부호율 (30,10)에 최소 요구치를 두어 제1TFCI의 부호율과 제2TFCI의 부호율을 최소 1/3로 하여 부호 심볼의 합을 30으로 한 후, 남는 두 개의 부호 심볼들을 제1TFCI의 부호 심볼과 제2TFCI의 부호 심볼에 각각 할당시킨다. 따라서, 제1TFCI의 부호율과 제2TFCI의 부호율을 동시에 증가시키거나 혹은 남는 두 개의 부호화 심볼을 제1TFCI의 부호 심볼 혹은 제2TFCI의 부호 심볼로 하여 제1TFCI의 부호율 혹은 제2TFCI의 부호율을 증가시킨다. 상기 부호율의 결정 기준 중에서 제1TFCI 혹은 제2TFCI의 부호율만을 증가시키는 경우는 제1TFCI의 부호율만을 높여 성능을 높여주거나 혹은 제2TFCI의 부호의 성능을 높일 필요가 있는 경우 사용되며, 제약 조건은 제1TFCI부호 심볼의 수와 제2TFCI 부호 심볼의 수의 총 합이 32가 되어야 한다는 것이다.
상기 <표 1>에 보이는 부호 중 입력 비트의 비가 결정되면 부호 심볼의 비에 따라 3가지의 부호 방법들 중 한가지가 사용되게 된다.
그 첫 번째 부호화 방법은 상기 제1TFCI와 상기 제2TFCI의 부호율을 동시에 높이는 방법이며, 그 두 번째 부호화 방법은 상기 제1TFCI의 부호율만을 높이는 방법이며, 마지막으로 세 번째 부호화 방법은 상기 제2TFCI의 부호율만을 높이는 방법이다.
먼저, 상기 <표 1>을 참조하여 상기 제1TFCI와 상기 제2TFCI의 부호율을 동시에 높이는 방법에 대해 살펴보면, 입력비트의 비(정보량의 비, 즉 제1TFCI 비트와 제2TFCI 비트의 비)가 1:9인 경우에는 부호 심볼의 비가 4:28이 되도록 한다. 상기 입력비트의 비가 2:8인 경우에는 부호 심볼의 비가 7:25가 되도록 하며, 상기 입력비트의 비가 3:7인 경우에는 부호 심볼의 비가 10:22가 되도록 한다. 상기 입력비트의 비가 4:6인 경우에는 부호 심볼의 비가 13:19가 되도록 하며, 상기 입력비트의 비가 5:5인 경우에는 부호 심볼의 비가 16:16이 되도록 한다. 상기 입력비트의 비가 6:4인 경우에는 부호 심볼의 비가 19:13이 되도록 하며, 상기 입력비트의 비가 7:3인 경우에는 부호 심볼의 비가 22:10이 되도록 한다. 상기 입력비트의 비가 8:2인 경우에는 부호 심볼의 비가 25:7이 되도록 하며, 상기 입력비트의 비가 9:1인 경우에는 부호 심볼의 비가 28:4가 되도록 한다. 따라서, 상기 <표 1>에서도보이고 잇는 바와 같이 상기 입력비트의 비와 상기 부호심벌의 비 각각에 대응하여 상기 제TFCI 부호율과 상기 제2TFCI의 부호율은 정의되어야 할 것이다. 또한, 하드웨어의 복잡도를 중이면서 우수한 성능을 보장하기 위해서는 하나의 부호기를 사용하여 서로 다른 10가지의 부호율들을 만족하도록 하여야 한다. 상기 서로 다른 10가지의 부호율들은 상기 <표 1>에서 보이고 있는 (4,1), (7,2), (10,3), (13,4), (19,6), (22,7), (25,8), (28,9)의 8가지와 입력비트의 비가 5:5인 경우 요구되는 (16,5) 및 상기 제1TFCI 비트들 또는 상기 제2TFCI 비트들만이 입력되는 경우 요구되는 (32,10)을 포함한다.
다음으로, 상기 <표 1>을 참조하여 상기 제1TFCI 또는 상기 제2TFCI의 부호율만을 높이는 방법에 대해 살펴보면, 입력비트의 비(정보량의 비, 즉 제1TFCI 비트와 제2TFCI 비트의 비)가 1:9인 경우에는 부호 심볼의 비가 3:29 또는 5:27이 되도록 한다. 상기 입력비트의 비가 2:8인 경우에는 부호 심볼의 비가 6:26 또는 8:24가 되도록 하며, 상기 입력비트의 비가 3:7인 경우에는 부호 심볼의 비가 9:23 또는 11:21이 되도록 한다. 상기 입력비트의 비가 4:6인 경우에는 부호 심볼의 비가 12:20 또는 14:18이 되도록 하며, 상기 입력비트의 비가 5:5인 경우에는 부호 심볼의 비가 15:17 또는 17:15가 되도록 한다. 상기 입력비트의 비가 6:4인 경우에는 부호 심볼의 비가 18:14 또는 20:12이 되도록 하며, 상기 입력비트의 비가 7:3인 경우에는 부호 심볼의 비가 21:11 또는 23:9가 되도록 한다. 상기 입력비트의 비가 8:2인 경우에는 부호 심볼의 비가 24:8 또는 26:6이 되도록 하며, 상기 입력비트의 비가 9:1인 경우에는 부호 심볼의 비가 27:5 또는 29:3이 되도록 한다.
따라서, 본 발명에서는 정보량의 비율이 1:9일 경우, {(3,1)부호기, (29,9)부호기} 혹은 {(5,1)부호기, (27,9)부호기}가 필요하다. 정보량의 비율이 2:8일 경우, {(6,2)부호기, (26,8)부호기} 혹은 {(8,2)부호기, (24,8)부호기}가 필요하다. 정보량의 비율이 3:7일 경우, {(9,3)부호기, (23,7)부호기} 혹은 {(11,3)부호기, (21,7)부호기}가 필요하다. 정보량의 비율이 4:6일 경우, {(12,4)부호기, (20,6)부호기}, {(13,4)부호기 혹은 {(14,4)부호기, (18,6)부호기}가 필요하다. 따라서, 상기 16가지의 부호기들과 현재 사용하고 있는 (16,5)부호기와 (32,10)부호기 등을 고려해서, 성능 면에서 우수하고, 하드웨어의 복잡도를 줄이기 위해 상기의 18가지 부호기들이 한 가지 구조로 동작할 수 있는 부호기가 필요하다.
통상적으로 선형 오류정정부호(Linear Error Correcting Code)의 성능을 나타내는 척도(measure)로서는 오류정정부호의 부호어(code word)의 해밍 거리(Hamming distance) 분포가 있다. 이는 각각의 부호어에서 0이 아닌 심볼의 개수를 의미한다. 즉, 0111이 어떤 부호어라면 이 부호어에 포함된 1의 개수, 즉 상기 부호어의 해밍거리는 3이다. 이 때, 여러 부호어의 해밍거리 값들 중 가장 작은 값을 최소거리(dmin; minimum distance)라고 칭한다. 상기 선형 오류정정부호(Linear Error Correcting Code)에 있어서 상기의 최소거리가 클수록 오류정정 성능이 우수한데, 이는 참조문헌 "The Theory of Error-Correcting Codes" - F.J.Macwilliams, N.J.A. Sloane, North-Holland에서 상세히 개시하고 있다.
또한, 하드웨어 복잡도를 위해서 상기 서로 다른 길이의 부호기를 한가지 부호기 구조로 동작시키기 위해서는 가장 큰 길이의 부호, 즉, (32,10)부호를 단축화(Shortening)하는 것이 바람직하다. 그러나, 상기 단축화(Shortening) 방법을 사용하기 위해서는 부호심볼의 천공이 필요한데, 상기 부호를 천공함에 있어, 천공 위치에 따라서 상기 부호의 최소거리가 달라진다. 따라서, 상기 천공된 부호가 최적의 최소거리를 가지도록 하는 천공위치를 구하는 것이 바람직하다.
이하 전술한 세 가지의 부호화 방법들 각각을 대응하여 부호기의 동작 및 상기 부호기에 대응하는 복호기의 동작에 대해 상세히 설명하도록 한다. 한편, 전술한 세 가지의 부호화 방법들 중 제1TFCI 또는 제2TFCI의 부호율만을 높여서 전송하기 위한 부호기 및 복호기의 동작은 상기 제1TFCI의 부호율만을 높여서 전송하는 것으로 가정하여 설명하도록 한다. 이는 상기 가정에 의한 설명으로부터 상기 제2TFCI의 부호율만을 높여서 전송하는 경우에 있어 상기 부호기와 상기 복호기의 동작은 자명하다고 보여지기 때문이다.
A. 제1TFCI와 제2TFCI의 부호율을 동시에 높이는 방법
먼저, 제1TFCI와 제2TFCI의 부호율을 동시에 높이기 위해 요구되는 부호율들 중 하나인 (7,2)부호로써 가장 최적의 부호는 (3,2) 심플렉스 부호를 3번 반복하고, 마지막 두 부호심볼들을 천공하여 사용하는 것이 최소거리 관점에서 가장 바람직할 것이다. 이때, 상기 (3,2) 심플렉스 부호의 입력정보비트와 상기 입력정보비트에 의해 출력되는((3,2) 심플렉스 부호어 간의 관계는 하기 <표 2>과 같다.
입력정보비트 (3,2)심플렉스 부호어
00 000
01 101
10 011
11 110
따라서, 상기 입력정보비트와 상기 (3,2)심플렉스 부호어를 3번 반복하고, 마지막 두 부호 심볼들을 천공함으로서 얻게 되는 (7,2) 부호어 간의 관계는 하기 <표 3>과 같다.
입력정보비트 (7,2) 부호어
00 000 000 0
01 101 101 1
10 011 011 0
11 110 110 1
그러나 상기와 같은 (3,2)심플렉스 부호어를 3번 반복하고, 마지막 두 부호 심볼들을 천공한 부호어는 기존에 사용하고 있는 (16,4) 리드뮬러(Reed Muller) 부호를 단축화(Shortening)함으로써 구현 할 수 있다.
이하, 상기 단축화(Shortening) 방법에 대해서 예를 들어 설명한다. 먼저, (16,4) 리드뮬러(Reed Muller) 부호는 입력정보비트수인 4개의 길이 16인 기저 부호어의 선형 결합인데, 이 중 2비트만 입력이 된다고 함은 4개의 길이 16인 기저 부호어들 중 2개의 기저 부호어들만의 선형결합을 사용하고, 나머지의 기저 부호어들은 사용하지 않는 다는 것이다. 또한, 상기와 같이 기저 부호어들의 사용을 제한한 후, 상기 16인 길이 중 9개의 심볼들을 천공하면, 상기 (16,4)부호기를 사용하여, (7,2)부호기를 동작시킬 수 있다. 하기에 나타나는 <표 4>는 상기에서 설명한 단축화(Shortening)를 설명한다.
입력정보비트 부 호 어
0000 0(*) 0 0 0 0(*) 0 0 0 0(*) 0 0(*) 0(*) 0(*) 0(*) 0(*) 0(*)
0001 0(*) 1 0 1 0(*) 1 0 1 0(*) 1 0(*) 1(*) 0(*) 1(*) 0(*) 1(*)
0010 0(*) 0 1 1 0(*) 0 1 1 0(*) 0 1(*) 1(*) 0(*) 0(*) 1(*) 1(*)
0011 0(*) 1 1 0 0(*) 1 1 0 0(*) 1 1(*) 0(*) 0(*) 1(*) 1(*) 0(*)
0100 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
0101 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0
0110 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0
0111 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1
1000 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
1001 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0
1010 0 0 1 1 0 0 1 1 1 1 0 0 1 1 0 0
1011 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 1
1100 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0
1101 0 1 0 1 1 0 1 0 1 0 1 0 0 1 0 1
1110 0 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1
1111 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0
상기 <표 4>를 참조하면, 먼저 모든 (16,4)부호어들은 굵은 체로 쓰여있는 길이 16인 4개의 기저 부호어들의 선형결합이다. 이 때, 상기 (7,2)부호를 얻기 위해서는, 상기 4개의 기저 부호어들 중 상위 2개의 기저 부호어들만을 사용하면, 나머지 12개의 기저 부호어들은 자동적으로 쓰이지 않게 된다. 따라서, 상위 4개의 기저 부호어들만을 사용하게 된다. 또한, 상기 길이 16의 상위 4개의 기저 부호어들로부터 길이 7인 기저 부호어를 만들려면 9개의 심볼들을 천공하여야 한다. 상기 <표 4>에서 (*)로 표시된 부분을 천공하고 나머지 7개의 부호심볼들을 모으면 상기 <표 3>에서 나타낸 (3,2)심플렉스 부호를 3번 반복하고, 마지막 두 부호 심볼들을 천공한 부호어를 얻을 수 있다.
따라서, 하기에서는 (32,10)Sub-code of the Second order Reed Muller code를 단축화(Shortening)하여, 정보량의 비가 1:9일 경우에 사용되어지는 (4,1)최적부호와 (28,9) 최적부호를 만드는 부호기의 구조와, 정보량의 비가 2:8일 경우에 사용되어지는 (7,2) 최적부호와 (25,8) 최적부호를 만드는 부호기의 구조와, 정보량의 비가 3:7일 경우에 사용되어지는 (10,3) 최적부호와 (22,7) 최적부호를 만드는 부호기의 구조와, 정보량의 비가 4:6일 경우에 사용되어지는 (13,4) 최적부호와 (19,6) 최적부호를 만드는 부호기의 구조와, 정보량의 비가 5:5일 경우에 사용되어지는 (16,5)최적부호와 (32,10)최적부호를 만드는 부호기의 구조에 대해서 실시 예를 통해서 설명되어질 것이다. 또한, 이에 대응하는 복호기의 구조에 대해서 실시 예를 통해 설명할 것이다.
A1. 송신기의 구성 및 동작
하기에 나타날 실시 예는 HSM방법에서 각각 5 비트(bit)로 구성되는 정보량을 LSM 방법의 경우와 같이 10 비트(bit)를 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2 또는 9:1 등의 비율로 나누어 나타낸 후 각각에 대하여 코딩(coding)을 적용할 수 있도록 하는 장치 및 방법을 나타낸다. 또한 하기의 실시 예에서는 DSCH의 TFCI를 전송하는 제1TFCI 부호와 DCH의 TFCI를 전송하는 제2TFCI 부호의 부호율을 동시에 높여서 전송하는 것을 가정한다. 즉, DCH와 DSCH의 정보량의 비가 1:9 인 경우는 (4,1)부호 및 (28,9)부호를 사용하며, 2:8인 경우는 (7,2)부호 및 (25,8)부호를 사용한다. 3:7인 경우에는 (10,3) 부호 및 (22,7) 부호를 사용하고, 4:6인 경우에는 (13,4) 부호 및 (19,6) 부호를 사용한다. 6:4인 경우에는 (19,6) 부호 및 (13,4) 부호를 사용하고, 7:3인 경우에는 (22,7) 부호 및 (10,3) 부호를 사용한다. 8:2인 경우에는 (25,8) 부호 및 (7,2) 부호를 사용하고, 9:1인 경우에는 (28,9) 부호 및 (4,1) 부호를 사용한다.
도 4는 상기 실시 예에 따른 송신기의 구조를 도시한다. 도 4를 참조하면,상기 정보량의 비에 의해 배분되어진 DSCH용 TFCI비트와 DCH용 TFCI비트가 부호기 400과 405에 각각 입력된다. 여기서 상기 DSCH용 TFCI비트는 TFCI(field 1) 또는 제1TFCI가 될 수 있으며, DCH용 TFCI비트는 TFCI(field2) 또는 제2TFCI비트가 된다. 상기 DSCH용 TFCI비트는 제1TFCI비트 발생기450에서 발생되며, DCH용 TFCI비트는 제2TFCI비트 발생기 455에 발생된다. 그리고 상기 제1 및 제2TFCI비트는 정보량의 비에 따라 상기한 바와 같이 각각 다른 비율을 갖는다. 또한 상기 정보량의 비에 따른 부호어의 길이 설정 값인 부호길이 정보를 나타내는 길이 제어신호가 부호기 400과 부호기 405에 입력된다. 상기 부호길이 정보는 부호길이정보 발생기460에서 발생되며, 이때 상기 부호길이 정보는 상기 제1TFCI 및 제2TFCI비트의 길이에 따라 가변되는 값을 갖는다.
이 때, 정보량의 비가 6:4일 경우, 상기 부호기 400은 상기 6비트의 DSCH용 TFCI비트가 입력됨과 동시에 (19,6)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 19 심볼의 부호화 심볼들을 출력한다. 상기 부호기 405는 상기 4비트의 DCH용 TFCI비트가 입력됨과 동시에 (13,4)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 13 심볼의 부호화 심볼들을 출력한다. 또한, 정보량의 비가 7:3일 경우, 상기 부호기 400은 상기 7비트의 DSCH용 TFCI비트가 입력됨과 동시에 (22,7)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 22 심볼의 부호화 심볼들을 출력한다. 상기 부호기 405는 상기 3비트의 DCH용 TFCI비트가 입력됨과 동시에 (10,3)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 10 심볼의 부호화 심볼들을 출력하게 된다. 또한, 정보량의 비가 8:2일 경우, 상기 부호기 400은 상기8비트의 DSCH용 TFCI비트가 입력됨과 동시에 (25,8)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 25 심볼의 부호화 심볼들을 출력한다. 상기 부호기 405는 상기 2비트의 DCH용 TFCI비트가 입력됨과 동시에 (7,2)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 7 심볼의 부호화 심볼들을 출력하게 된다. 또한, 정보량의 비가 9:1일 경우, 상기 부호기 400은 상기 9비트의 DSCH용 TFCI비트가 입력됨과 동시에 (28,9)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 28 심볼의 부호화 심볼들을 출력한다. 상기 부호기 405는 상기 1비트의 DCH용 TFCI비트가 입력됨과 동시에 (4,1)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 4 심볼의 부호화 심볼들을 출력하게 된다.
전술한 바와 같이 동작하는 부호기들 400과 405의 상세 구성은 도 5에서 보이고 있는 바와 같다. 상기 도 4에서는 제1TFCI와 제2TFCI를 위한 부호기가 각각 도시되어 있으나, 시간차를 두어 상기 제1TFCI 부호어와 상기 제2TFCI 부호어를 생성한다면 하나의 부호기로 구현될 수 있다. 상기 도 5를 참조하여 본 발명의 실시 예에 따른 부호기의 동작을 보다 구체적으로 설명하면 다음과 같다.
1. 제1TFCI와 제2TFCI의 정보량의 비가 1:9인 경우
정보량의 비가 1:9인 경우에 부호기 400의 경우 (4,1)부호기로 동작하고, 부호기 405는 (28,9)부호기로 동작하게 된다. 따라서, 상기 도 5를 참조하여 (4,1) 부호기의 동작과 (28,9) 부호기의 동작을 살펴보면 다음과 같다.
먼저 상기 도 5를 참조하여 (4,1) 부호기의 동작을 살펴보면, 1비트의 입력비트로서 a0이 입력되고, 나머지 입력비트들인 a1, a2, a3, a4, a5, a6, a7, a8,a9는 0으로 입력된다. 그러면 상기, 입력비트 a0은 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 이와 동시에 월시부호 생성기 500은 기저 부호어 W1 = 10101010101010110101010101010100을 생성하여 상기 승산기 510으로 출력하면, 상기 승산기 510은 상기 입력비트 a0을 상기 기저 부호어와 심볼 단위로 승산하여 배타적 가산기 540으로 출력한다. 그리고, 상기 월시부호 생성기 500은 그 외의 기저 부호어 W2, W4, W8, W16을 생성하여 각각 승산기 512, 514, 516, 518로 출력하고, 1 부호생성기 502는 전부 1인 기저 부호어(1 시퀀스)를 생성하여 승산기 520으로 출력한다. 한편, 마스크 생성기 504는 그 외의 기저 부호어들 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력한다. 하지만, 상기 승산기 512, 514, 516, 518, 520, 522, 524, 526, 528에 입력되어진 상기 입력비트 a1,a2,a3,a4,a5,a6,a7,a8,a9가 0이기 때문에, 상기 승산기 512, 514, 516, 518, 520, 522, 524, 526, 528은 0을 출력한다. 따라서, 상기 승산기들로부터의 출력은 배타적 가산기 540의 출력에 아무런 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기510으로부터의 출력 값이 그대로 출력된다. 그러면 상기 배타적 가산기 540으로부터 출력된 32개의 심볼들은 천공기 560으로 입력된다. 또한, 이와 동시에 부호 길이정보 460이 제어기 550에 입력되면 상기 제어기 550은 상기 부호 길이정보에 대응한 천공위치의 제어신호를 천공기 560에 출력한다. 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호 심볼들 중, 1, 3, 5, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31 번째 부호 심볼들을 천공하여 상기 32개의 부호 심볼들 중 28개의 심볼들이 천공된 4개의 부호 심볼들을 출력한다.
다음으로, 상기 도 5를 참조하여 (28,9) 부호기의 동작을 살펴보면, 9비트의 입력비트들이 입력되면, 상기 입력비트들은 각각 a0, a2, a3, a4, a5, a6, a7, a8로 하고, 나머지, a9는 0으로 채운다. 그러면 상기 입력비트 a0은 승산기 510으로, 상기 입력비트 a1은 승산기 512로, 상기 입력비트 a2는 승산기 514로, 상기 입력비트 a3은 승산기 516으로, 상기 입력비트 a4는 승산기 518로, 상기 입력비트 a5는 승산기 520으로, 상기 입력비트 a6은 승산기 522로, 상기 입력비트 a7은 승산기 524로, 상기 입력비트 a8은 승산기 526으로, 상기 입력비트 a9는 승산기 528로 입력된다. 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 상기 승산기 510으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 상기 승산기 512로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100을 생성하여 상기 승산기 514로 출력하고, 기저부호어 W8 = 00000001111111100000001111111100을 생성하여 상기 승산기 516으로 출력하고, 기저부호어 W16 = 00000000000000011111111111111101을 생성하여 상기 승산기 518로 출력한다. 상기승산기 510은 심볼 단위로 상기 기저부호어 W1과 상기 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512는 심볼 단위로 상기 기저부호어 W2와 상기 입력비트 a1을 승산하여 상기 배타적 가산기 540으로 출력하고, 상기 승산기 514는 심볼 단위로 상기 기저부호어 W4와 상기 입력비트 a2를 승산하여 상기 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼 단위로 상기 기저부호어 W8과 상기 입력비트 a3을 승산하여 상기 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼 단위로 상기 기저부호어 W16과 상기 입력비트 a4를 승산하여 상기 배타적가산기 540으로 출력한다. 또한, 1 부호생성기 502는 전부 1인 길이 32의 기저 부호어(1시퀀스)를 생성하여 상기 승산기 520으로 출력하면, 상기 승산기 520은 심볼 단위로 상기 기저부호어 1 시퀀스와 상기 입력비트 a5를 승산하여 상기 배타적가산기 540으로 출력한다. 마스크 생성기 540은 기저부호어 M1 = 0101 0000 1100 0111 1100 0001 1101 1101를 생성하여 상기 승산기 522로 출력하고, 기저부호어 M2 = 0000 0011 1001 1011 1011 0111 0001 1100을 생성하여 상기 승산기 524로 출력하고, 기저부호어 M4 = 0001 0101 1111 0010 0110 1100 1010 1100을 생성하여 상기 승산기 526으로 출력한다. 상기 승산기 522는 심볼 단위로 상기 기저부호어 M1과 상기 입력비트 a6을 승산하여 상기 배타적가산기 540으로 출력하고, 상기 승산기 524는 심볼 단위로 상기 기저부호어 M2와 상기 입력비트 a7을 승산하여 상기 배타적가산기 540으로 출력하고, 상기 승산기 526은 심볼 단위로 상기 기저부호어 M4와 상기 입력비트 a8을 승산하여 상기 배타적가산기 540으로 출력한다. 그리고, 상기 마스크 생성기 504는 그 외의 기저부호어 M8을 생성하여 상기 승산기 528로 출력하지만, 상기 승산기 528에 입력되어진 상기 입력비트 a9가 0이기 때문에, 상기 승산기 528의 출력은 상기 배타적 가산기 540의 출력에 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 상기 승산기 528로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510,512,514,516,518,520,522,524,526으로부터의 출력 값을 배타적 가산한 결과만이 출력된다. 그러면, 상기 배타적 가산기 540으로부터 출력된 32개의 심볼들은 천공기 560으로 입력된다. 이와 동시에 부호 길이정보가 제어기 550에 입력되면 상기 제어기 550은 상기 부호 길이전보에 대응한 천공위치의 제어신호를 천공기 560에 출력한다. 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호 심볼들 중, 6, 10 ,11, 30번째 부호 심볼들을 천공하여 상기 32개의 부호 심볼들 중 6, 10 ,11, 30번째의 부호 심볼 4개의 심볼들이 천공된 28개의 부호화 심볼들을 출력한다.
2. 제1TFCI와 제2TFCI의 정보량의 비가 2:8인 경우
정보량의 비가 2:8인 경우에 부호기 400의 경우 (7,2)부호기로 동작하고, 부호기 405는 (25,8)부호기로 동작하게 된다. 따라서, 상기 도 5를 참조하여 (7,2) 부호기의 동작과 (25,8) 부호기의 동작을 살펴보면 다음과 같다.
먼저, 상기 도 5를 참조하여 상기 (7,2) 부호기의 동작을 살펴보면, 2비트의 입력비트로 a0,a1이 입력되고, 나머지 a2, a3, a4, a5, a6, a7, a8, a9는 0으로 입력된다. 그러면 상기, 입력비트 a0은 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 상기 승산기 510으로 출력하면, 상기 승산기 510은 심볼 단위로 상기 부호어와 상기 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 상기 승산기 512로 출력한다. 상기 승산기 512는 심볼 단위로 상기 부호어와 상기 입력비트 a1을 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 월시부호 생성기 500은 그 외의 기저부호어 W4, W8, W16을 생성하여 각각 승산기 514, 516, 518로 출력하고, 1 부호생성기 502는 전부 1인 기저 부호어를 생성하여 상기 승산기 520으로 출력하고, 마스크 생성기 504는 그 외의 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력한다. 하지만, 상기 승산기 514, 516, 518, 520, 522, 524, 526, 528에 입력되어진 상기 입력비트 a2,a3,a4,a5,a6,a7,a8,a9가 0이기 때문에, 상기 승산기 514, 516, 518, 520, 522, 524, 526, 528은 0을 출력하기 때문에 상기 승산기들이 상기 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 상기 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510과 승산기 512로부터의 출력 값의 배타적 가산 값만이 출력된다. 그러면 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 이와 동시에 부호길이정보가 상기 제어기 550에 입력되면 상기 제어기 550은 상기 부호길이정보에 대응하는 천공위치의 제어신호를 상기 천공기 560에 출력한다. 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호 심볼들 중 3, 7, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31번째 부호 심볼들을 천공하여 32개의 부호 심볼들 중 25개의 심볼들이 천공된 7개의 부호 심볼들을 출력한다.
다음으로 상기 도 5를 참조하여 (25,8) 부호기의 동작을 살펴보면, 8비트의 입력비트로서 각각 a0, a2, a3, a4, a5, a6, a7이 입력되고, 나머지, a8, a9는 0으로 입력된다. 그러면 상기 입력비트 a0은 승산기 510으로, 상기 입력비트 a1은 승산기 512로, 상기 입력비트 a2는 승산기 514로, 상기 입력비트 a3은 승산기 516으로, 상기 입력비트 a4는 승산기 518로, 상기 입력비트 a5는 승산기 520으로, 상기 입력비트 a6은 승산기 522로, 상기 입력비트 a7은 승산기 524로, 상기 입력비트 a8은 승산기 526으로, 상기 입력비트 a9는 승산기 528로 입력된다. 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 상기 승산기 510으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 상기 승산기 512로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100을 생성하여 상기 승산기 514로 출력하고, 기저부호어 W8 = 00000001111111100000001111111100을 생성하여 상기 승산기 516으로 출력하고, 기저부호어 W16 = 00000000000000011111111111111101을 생성하여 상기 승산기 518로 출력한다. 상기 승산기 510은 심볼 단위로 상기 기저부호어 W1과 상기 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512는 심볼 단위로 상기 기저부호어 W2와 상기 입력비트 a1을 승산하여 상기 배타적가산기 540으로 출력하고, 상기 승산기 514는 심볼 단위로 상기 기저부호어 W4와 상기 입력비트 a2를 승산하여 상기 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼 단위로 상기 기저부호어 W8과 상기 입력비트 a3을 승산하여 상기 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼 단위로 상기 기저부호어 W16과 상기 입력비트 a4를 승산하여 상기 배타적가산기 540으로 출력한다. 또한, 1 부호생성기 502는 전부 1인 길이 32인 기저 부호어를 생성하여 승산기 520으로 출력하면, 상기 승산기 520은 심볼 단위로 상기 기저부호어 1 부호어와 상기 입력비트 a5를 승산하여 상기 배타적가산기 540으로 출력한다. 또한, 마스크 생성기 540은 기저부호어 M1 = 0101 0000 1100 0111 1100 0001 1101 1101을 생성하여 상기 승산기 522로 출력하고, 기저부호어 M2 = 0000 0011 1001 1011 1011 0111 0001 1100을 생성하여 상기 승산기 524로 출력한다. 상기 승산기 522는 심볼 단위로 상기 기저부호어 M1과 상기 입력비트 a6을 승산하여 상기 배타적가산기 540으로 출력하고, 상기 승산기 524은 심볼 단위로 상기 기저부호어 M2와 상기 입력비트 a7을 승산하여 상기 배타적가산기 540으로 출력한다. 그리고, 상기 마스크 생성기 504는 그 외의 기저부호어 M4, M8을 생성하여 각각 승산기 526, 528로 출력한다. 하지만, 상기 승산기 526, 528에 각각 입력되어진 상기 입력비트 a8, a9가 0이기 때문에, 상기 승산기 526, 528은 0을 출력한다. 따라서, 상기 승산기가 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 상기 승산기들로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510,512,514,516,518,520,522,524로부터의 출력 값을 배타적 가산한 결과만이 출력된다. 그러면, 상기 배타적 가산기 540으로부터 출력된 32개의 심볼들은 천공기 560으로 입력된다. 이와 동시에 부호길이정보가 상기 제어기 550에 입력되면 상기 제어기 550은 상기 부호길이정보에 대응한 천공위치의 제어신호를 천공기 560에 출력한다. 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호 심볼들 중, 4, 11, 14, 15, 20, 21, 22번째 부호 심볼들을 천공하여 상기 32개의 부호 심볼들 중 상기 7개 심볼들이 천공된 25개의 부호 심볼들을 출력한다.
3. 제1TFCI와 제2TFCI의 정보량의 비가 3:7인 경우
정보량의 비가 3:7인 경우에 부호기 400의 경우 (10,3)부호기로 동작하고, 부호기 405는 (22,7)부호기로 동작하게 된다. 따라서, 상기 도 5를 참조하여 (10,3) 부호기의 동작과 (22,7) 부호기의 동작을 살펴보면 다음과 같다.
먼저, 상기 도 5를 참조하여 (10,3) 부호기의 동작을 살펴보면, 3비트의 입력비트로서 a0,a1,a2가 입력되고, 나머지, a3, a4, a5, a6, a7, a8, a9은 0으로 입력된다. 그러면 상기, 입력비트 a0는 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어 W1 =10101010101010110101010101010100을 생성하여 승산기 510으로 출력하면, 상기 승산기 510은 심볼 단위로 상기 부호어와 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 승산기 512로 출력하면, 상기 승산기 512는 심볼 단위로 상기 부호어와 입력비트 a1을 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100을 생성하여 승산기 514로 출력하면, 상기 승산기 514는 심볼 단위로 상기 부호어와 입력비트 a2를 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 월시부호 생성기 500은 그 외의 기저부호어 W8, W16을 생성하여 각각 승산기 516, 518로 출력하고, all 1 부호생성기 502는 전부 1인 기저 부호어를 생성하여 승산기 520으로 출력하고, 마스크 생성기 504는 그 외의 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력하지만, 상기 승산기 516, 518, 520, 522, 524, 526, 528에 입력되어진 상기 입력비트 a2,a3,a4,a5,a6,a7,a8,a9가 0이기 때문에, 상기 승산기들이 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기510, 승산기512와 승산기514로부터의 출력 값의 배타적 가산 값만이 출력된다. 그러면 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에 상기 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼들 중 7, 10, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31번째 부호심볼들을 천공하여 32개의 부호심볼들 중 22개의 심볼들이 천공된 10개의 부호심볼들을 출력한다.
다음으로 상기 도 5를 참조하여 (22,7) 부호기의 동작을 살펴보면, 7비트의 입력비트들로 각각 a0, a2, a3, a4, a5, a6이 입력되고, 나머지, a7, a8, a9는 0으로 입력된다. 그러면 상기, 입력비트 a0는 승산기 510으로, 입력비트 a1는 승산기 512으로, 입력비트 a2는 승산기 514으로, 입력비트 a3는 승산기 516으로, 입력비트 a4는 승산기 518으로, 입력비트 a5는 승산기 520으로, 입력비트 a6는 승산기 522으로, 입력비트 a7는 승산기 524으로, 입력비트 a8는 승산기 526으로, 입력비트 a9는 승산기 528으로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어W1 = 10101010101010110101010101010100를 생성하여 승산기 510로 출력하고, 기저부호어W2 = 01100110011001101100110011001100를 생성하여 승산기 512로 출력하고, 기저부호어W4 = 00011110000111100011110000111100를 생성하여 승산기 514로 출력하고, 기저부호어W8 = 00000001111111100000001111111100를 생성하여 승산기 516로 출력하고, 기저부호어W16 = 00000000000000011111111111111101를 생성하여 승산기 518로 출력하면, 상기 승산기 510은 심볼단위로 상기 기저부호어 W1과 입력비트 a0를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512은 심볼단위로 상기 기저부호어 W2과 입력비트 a1를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 514은 심볼단위로 상기 기저부호어 W4과 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼단위로 상기 기저부호어 W8과 입력비트 a3를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼단위로 상기 기저부호어 W16과 입력비트 a4를 승산하여 배타적가산기 540으로 출력한다. 또한, all 1 부호생성기 502는 전부 1인 길이 32인 기저 부호어를 생성하여 승산기 520로 출력하면, 상기 승산기 520은 심볼단위로 상기 기저부호어 all 1 부호어와 입력비트 a5를 승산하여 배타적가산기 540으로 출력한다. 또한, 마스크 생성기 540은 기저부호어M1 = 0101 0000 1100 0111 1100 0001 1101 1101를 생성하여 승산기 522로 출력하면, 상기 승산기 522은 심볼단위로 상기 기저부호어 M1과 입력비트 a6를 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 마스크 생성기 504는 그 외의 기저부호어 M2, M4, M8을 생성하여 각각 승산기 524, 526, 528로 출력하지만, 상기 승산기 524, 526, 528에 각각 입력되어진 상기 입력비트 a7, a8, a9이 0이기 때문에, 상기 승산기 524, 526, 528는 0를 출력하기 때문에 상기 승산기가 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528으로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510, 512, 514, 516, 518, 520, 522으로 부터의 출력값을 배타적가산한 결과만이 출력된다. 그러면, 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼들 중 8, 12, 16, 18, 19, 23, 26, 27, 30, 31번째 부호심볼들을 천공하여 32개의 부호심볼들 중 10개의 심볼들이 천공된 22개의 부호심볼들을 출력한다.
4. 제1TFCI와 제2TFCI의 정보량의 비가 4:6인 경우
정보량의 비가 4:6인 경우에 부호기 400의 경우 (13,4) 부호기로 동작하고, 부호기 405는 (19,6) 부호기로 동작하게 된다. 따라서, 상기 도 5를 참조하여 (13,4) 부호기의 동작과 (19,6) 부호기의 동작을 살펴보면 다음과 같다.
먼저 상기 도 5를 참조하여 (13,4) 부호기의 동작을 살펴보면, 4비트의 입력비트들로 a0,a1,a2,a3이 입력되고, 나머지 a4, a5, a6, a7, a8, a9는 0으로 입력된다. 그러면 상기, 입력비트 a0는 승산기 510으로, 입력비트 a1는 승산기 512으로, 입력비트 a2는 승산기 514으로, 입력비트 a3는 승산기 516으로, 입력비트 a4는 승산기 518으로, 입력비트 a5는 승산기 520으로, 입력비트 a6는 승산기 522으로, 입력비트 a7는 승산기 524으로, 입력비트 a8는 승산기 526으로, 입력비트 a9는 승산기 528으로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100를 생성하여 승산기 510로 출력하면, 상기 승산기 510은 심볼단위로 상기 부호어와 입력비트 a0를 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100를 생성하여 승산기 512로 출력하면, 상기 승산기 512은 심볼단위로 상기 부호어와 입력비트 a1를 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100를 생성하여 승산기 514로 출력하면, 상기 승산기 514은 심볼단위로 상기 부호어와 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W8 = 0000000111111110000000 1111111100를 생성하여 승산기 516로 출력하면, 상기 승산기 514은 심볼단위로 상기 부호어와 입력비트 a3를 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 월시부호 생성기 500는 그외의 기저부호어 W16을 생성하여 각각 승산기 518로 출력하고, all 1 부호생성기 502는 전부 1인 기저 부호어를 생성하여 승산기 520로 출력하고, 마스크 생성기 504는 그 외의 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력하지만, 상기 승산기 518, 520, 522, 524, 526, 528에 입력되어진 상기 입력비트 a4,a5,a6,a7,a8,a9이 0이기 때문에, 상기 승산기들이 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528으로 부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기510, 승산기512, 승산기514과 승산기516으로 부터의 출력값의 배타적가산값만이 출력된다. 그러면 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에 상기 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼들 중, 0, 1, 2, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31번째 부호심볼들을 천공하여 32개의 부호심볼들 중 19개의 심볼들이 천공된 13개의 부호심볼들을 출력한다.
다음으로 상기 도 5를 참조하여 (19,6) 부호기의 동작을 설명하면, 6비트의 입력비트들로 각각 a0, a1, a2, a3, a4, a5가 입력되고, 나머지 a6, a7, a8, a9는 0으로 입력한다. 그러면 상기, 입력비트 a0는 승산기 510으로, 입력비트 a1는 승산기 512으로, 입력비트 a2는 승산기 514으로, 입력비트 a3는 승산기 516으로, 입력비트 a4는 승산기 518으로, 입력비트 a5는 승산기 520으로, 입력비트 a6는 승산기 522으로, 입력비트 a7는 승산기 524으로, 입력비트 a8는 승산기 526으로, 입력비트 a9는 승산기 528으로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어W1 = 10101010101010110101010101010100를 생성하여 승산기 510로 출력하고, 기저부호어W2 = 01100110011001101100110011001100를 생성하여 승산기 512로 출력하고, 기저부호어W4 = 00011110000111100011110000111100를 생성하여 승산기 514로 출력하고, 기저부호어W8 = 00000001111111100000001111111100를 생성하여 승산기 516로 출력하고, 기저부호어W16 = 00000000000000011111111111111101를 생성하여 승산기 518로 출력하면, 상기 승산기 510은 심볼단위로 상기 기저부호어 W1과 입력비트 a0를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512은 심볼단위로 상기 기저부호어 W2과 입력비트 a1를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 514은 심볼단위로 상기 기저부호어 W4과 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼단위로 상기 기저부호어 W8과 입력비트 a3를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼단위로 상기 기저부호어 W16과 입력비트 a4를 승산하여 배타적가산기 540으로 출력한다. 또한, all 1 부호생성기 502는 전부 1인 길이 32인 기저 부호어를 생성하여승산기 520로 출력하면, 상기 승산기 520은 심볼단위로 상기 기저부호어 all 1 부호어와 입력비트 a5를 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 마스크 생성기 504는 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력하지만, 상기 승산기 522, 524, 526, 528에 각각 입력되어진 상기 입력비트 a6, a7, a8, a9이 0이기 때문에, 상기 승산기 522, 524, 526, 528는 0를 출력하기 때문에 상기 승산기가 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528으로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510, 512, 514, 516, 518, 520, 522으로 부터의 출력값을 배타적가산한 결과만이 출력된다. 그러면, 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에 상기 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼들 중 6, 10, 11, 13, 14, 16, 17, 19, 20, 22, 24, 26, 31번째 부호심볼들을 천공하여 32개의 부호심볼들 중 13개 심볼들이 천공된 19개의 부호심볼들을 출력한다.
전술한 예에서는 정보량의 비가 각각 9:1, 8:2, 7:3 또는 6:4인 경우에 있어 부호기 400과 405의 동작에 대해 살펴보았으나 전술한 바에 의해 그 외의 정보량의 비, 즉 5:5, 4:6, 3:7, 2:8, 1:9의 경우에 있어 상기 부호기 400과 405의 동작은 이해될 수 있을 것이다.
상기와 같은 동작 후 부호기 400과 405로부터 출력되어지는 부호화 심볼들은 각각 멀티플렉서 410에 인가되어 시간적으로 다중화되어 상기 32개의 부호화 심볼들이 다중화된 신호들이 출력되어진다.
상기 멀티플렉서 410에서 다중화 하는 방법에 대하여 설명한다. 상기 멀티플렉서410은 상기 부호기 400과 405에서 출력되는 부호화 심볼들의 위치가 하나의 무선 프레임에서 가능한 균일한 분포를 가질 수 있도록 하는 역할을 한다. 즉 상기 멀티플렉서 410은 본 발명의 종래 기술의 설명에서 정의한 ak를 부호화한 부호 심볼들을 bi로 매핑하는 역할을 한다. 상기 ak의 부호화 심볼이 매핑된 bl은 상기 종래 기술의 설명에서 설명된 A1, A2, A3, A4의 각각의 경우에 대해서 dm으로 매핑되어 실제 무선 프레임으로 전송되게 된다. 상기 A1, A2, A3, A4중에서 A2, A3, A4의 경우는 32개의 bl이 모두 전송되기 때문에 상관이 없지만 A1의 경우에는 d30(b30)과 d31(b31)이 전송되지 않기 때문에 앞에서 살펴본 다양한 부호율에 의해 동작하는 부호기는 마지막 부호심볼로서 상기 d30(b30) 또는 상기 d31(b31)을 매핑시켜야 한다. 한편, (32,10) 부호를 사용하는 경우 상기 부호기는 마지막 부호심볼에 상기 d30(b30)와 상기 d31(b31)을 매핑시켜야 한다.
상기에서 제2TFCI 부호기가 A1에서 사용되는 경우 실제 전송되는 부호율은 10가지의 모든 부호화기가 1/3이 된다. 하지만, 본 발명에서 제시한 부호화기 10가지는 부호율이 1/3이 되더라도, 1/3의 부호화율에서 최적 성능을 갖는 부호기로 설계되어 있다.
본 발명에서 사용하는 정보 비트의 부호심볼들과 bl의 매핑에 대한 설명을 하기 전에, DCH용 TFCI 비트, 즉 제1TFCI 비트와 DSCH용 TFCI 비트, 즉 제2TFCI 비트를 각각 m 비트와 n 비트로 하며, m+n의 합은 10으로 한다. 또한, 상기에서 설명한 바와 같이 각각 부호화기의 마지막 부호심벌들은 d30(b30) 또는 d31(b31)로 매핑되는 것으로 한다. 본 발명에서는 m과 n이 가질 수 있는 값은 (m,n)=1:9 또는 2:8 또는 3:7 또는 4:6 또는 5:5 또는 6:4 또는 7:3 또는 8:2 또는 9:1 의 경우에 대해서 설명한다. (32,10) 부호화기에서는 부호심볼들을 순서대로 배치하면 된다.
우선 m값이 n값보다 큰 경우를 고려한다.
n값이 m값보다 큰 경우에도 n과 m값을 교환하여 하기 방법을 이용하면 DCH용 TFCI 부호 심볼과 DSCH의 부호 심볼의 배열을 얻을 수 있다.
상기 서술된 부호화 방법에 의하면 DCH와 DSCH를 위한 TFCI 비트가 각각 m 비트와 n 비트인 경우 코딩 후에 생성된 비트 수는 각각(m*3+1) 비트와 (n*3 + 1) 비트이다.
따라서 생성된 부호화 심볼을 전송하기 위한 위치를 선정하기 위하여, 상기 설명된 A1과 A2, A3, A4는 다른 방법을 사용한다. 상기 A1의 경우에는 제2TFCI 부호기의 마지막 부호 심볼을 d30(b30)과 d31(b31)로 매핑한 후, 실제 전송되는 30개의 bl에 대해서 10개로 나눈 후, 제1TFCI 부호기의 최종 심볼을 제외한 m*3개의 부호 심볼들을 3등분한 m개의 심볼들과 제2TFCI 부호기의 최종 부호심볼을 제외한 n*3의부호 심볼들을 3등분한 n개의 심볼들을 배열한다. A2의 경우에는 상기 A1의 경우에서 배열된 32개의 bl을 순서대로 3회 반복시키고, b0으로부터 b23까지 한 번 더 반복하여 총 120개의 dm에 배열하여 전송한다. A3의 경우에는 상기 A1의 경우에서 배열된 32개의 bl을 전송되는 dm의 위치에 맞추어서 전송하고, A4의 경우에는 A1의 경우에서 배열된 32개의 bl을 4회 반복하여 전송되는 128개의 dm의 위치에 맞추어서 전송한다. 따라서 본 발명의 예에서는 상기 A1의 경우에서 부호화된 심볼들을 bl에 매핑 시키는 방법에 대해서 설명하고, A2, A3, A4의 경우에서는 상기 설명된 바와 같이 A1에서 배열된 bl을 사용하여 부호화된 심볼들을 매핑 시키는 방법을 사용한다.
하기 설명은 주어진 10개의 부호 심볼의 위치에 DCH를 위한 m개의 부호 심볼과 DSCH를 위한 n개의 부호심볼을 배열하는 방법에 관한 실시 예이다.
L을 10개의 부호 심볼중 중 L 번째 부호 심볼을 가리키도록 한다.
하기와 같은 <수학식 1> 과 <수학식 2>를 정의한다.
k=0,1,2,..., n
k=0,1,2,3,..., n
상기 <수학식 1> 및 <수학식 2>에서는 x 보다 작거나 같은 정수 중 가장 큰 값을 나타내고는 x 보다 크거나 같은 정수 중 가장 작은 값을 나타낸다.
상기 <수학식 2> 에서 F(-1)은 0으로 정의한다. 즉
F(-1)=0
상기 수학식들 이용하여 DCH를 위한 m 비트와 DSCH를 위한 n 비트를 배열하는 방법을 서술하면 하기의 <수학식 3>과 같다. 10개의 L 값들 중 n 개의 다음의 L 값들에는 DSCH를 위한 비트를 순서대로 배열한다.
L = F(l-1) + G(l) + l
상기 수식에서 l 값은 다음의 범위를 갖는다. 1≤l ≤n
10개의 L 값들 중 상기 <수학식 3>에 주어진 값들 이외의 L 값들에는 DCH를 위한 m 개의 부호심볼을 나열하면 된다. 즉 하기 <수학식 4>와 같이 표시할 수 있다.
F(l-2) + G(l-1) + l ≤L ≤F(l-1) + G(l) + l-1
각각의 경우 즉 m:n 이 9:1, 8:2, 7:3, 6:4, 5:5 인 경우 F(k) 및 G(k)를 나타내면 다음의 <표 5>와 같다. 하기 <표 5>에서 DSCH의 부호 심볼의 위치는 bl에서 (l -1)의 값을 나타낸다. 본 발명에서 설명하고 있는 A1 의 경우에는 하나의 타임슬랏에는 두 개의 bl이 두 개의 dm에 매핑되어 전송된다. 하기 <표 5>에서 정의된 위치는 10개씩 나뉘어진 bl들에서 3번 반복되며, 3번 반복 후의 제일 마지막 두 개의 b30와 b31에는 제1TFCI의 부호화기와 제2TFCI의 부호화기 각각의 제일 마지막 하나의 부호 심볼이 매핑된다.
m:n F(k) F(1) F(2) F(3) F(4) F(5)
G(k) G(1) G(2) G(3) G(4) G(5)
DSCH의 위치
5:5 1 2 3 4 5
1 1 1 1 1
2 4 6 8 10
6:4 1 3 4 6
1 1 1 1
2 4 7 9
7:3 2 4 7
1 1 1
2 5 8
8:2 4 8
2 2
3 8
9:1 9
4
5
도 6은 m:n=6:4이고, A1의 경우에서 DCH를 위한 18개의 TFCI 부호심볼들과 DSCH를 위한 12개의 TFCI 부호심볼들을 30비트의 길이를 가지는 DPCCH의 TFCI 필드에 대응시키는 관계를 설명하는 도면이다. 상기 <표 5>에서와 같이 m:n=6:4인 경우 DSCH의 위치는 L 값이 2, 4, 7, 9인 경우에 위치한다. 즉, d1(b1), d3(b3), d6(b6), d8(b8), d11(b11), d13(b13), d16(b16), d18(b18), d21(b21), d23(b23), d26(b26), d28(b28)이 전송된다.
그러면, 상기 멀티플렉싱 되어진 TFCI 부호 심볼들은 다시 상기 도 4의 멀티플렉서 420에 인가되어 DPCCH로 전송되는 전력제어비트(TPC), 파일럿비트와 물리 정보와 시간적으로 멀티플랙싱되어 출력되어진다.
도 7은 기지국으로부터 단말기로 전송되는 DPCCH의 구조를 도시한 도면으로 제일 상부의 그림은 타임 슬랏의 구조를 도시한 그림이며, 중단부의 그림은 무선 프레임의 구조를 도시한 그림이며, 하단부의 그림은 무선 프레임이 연속적으로 전송되는 구조를 도시한 그림이다. 상기와 같이 멀티플랙싱된 DPCCH는 상기 도 7에 도시된 바와 같이 DPDCH와 시분할로 다중화되어 DPCH가 된다. 상기 DPCH는 확산기 430으로 입력된다. 이와 동시에, 확산부호 생성기 435로부터 확산부호가 입력되어지고, 채널구분을 위해 DPCH의 심볼단위로 확산부호로 채널확산 되어져 칩 단위로 출력된다. 상기 채널 확산된 DPCH는 상기 도 4의 스크램블러 440에 입력된다. 이와 동시에 스크램블링 부호발생기 445로부터 스크램블링 부호가 입력되어져 상기 채널 확산된 DPCH는 상기 스크램블러 440에 입력된 스크램블링 부호로 스크램블링하여 출력된다.
A2. 수신기의 구성 및 동작
한편, 전술한 바와 같이 소정 비율을 가지는 DSCH 용 TFCI 비트들과 DCH용 TFCI 비트들을 전송함에 있어 가변적인 부호율에 의해 부호화를 수행하는 송신기에 대응하여 복호화를 수행하는 수신기가 제안되어야 할 것이다. 즉, 후술될 상세한 설명에서는 다양한 부호율에 의해 부호화된 수신 심벌들의 정보량에 대한 복호화를수행하는 복호기를 포함하는 수신기에 대해 살펴보도록 한다.
A2.1 수신기의 구성
도 8은 상기 도 4의 송신기에 대응한 본 발명의 실시 예에 따른 수신기의 구조를 도시한다.
상기 도 8을 참조하면, 기지국으로부터 단말기로 송신된 하향 DPCH는 디스크램블러 840에 입력된다. 이와 동시에 스크램블링 부호발생기 845로부터 스크램블링 부호가 입력되어져 상기 입력된 하향 DPCH를 상기 입력되어진 스크램블링 부호로 디스크램블링하여 출력한다. 상기 출력되어진 디스크램블링되어진 하향 DPCH는 역확산기 830으로 입력되고, 확산부호 생성기 835로부터의 확산부호에 의해 역확산되어져 심볼 단위로 출력되어진다.
상기 역확산되어진 DPCH 심볼들은 디멀티플렉서 820에 입력되어져 DPDCH, 전력제어비트(TPC), 파일럿비트와 같은 기타신호와 TFCI 부호 심볼들로 분리되어 출력된다. 상기 TFCI 부호 심볼들은 다시 디멀티플렉서 810에 입력되어진다. 상기 디멀티플랙서 810에서는 입력된 DSCH용 TFCI 비트와 DCH용 TFCI 비트의 정보량 비율에 따른 부호길이에 대한 제어정보를 가지고, 상기 입력된 TFCI 부호 심볼들을 DSCH용 TFCI 부호 심볼과 DCH용 TFCI 부호 심볼로 분리한다. 상기 디멀리플랙서 810에서 분리된 상기 DSCH용 TFCI 부호 심볼과 상기 DCH용 TFCI 부호 심볼은 각각의 복호기 800과 복호기 805로 입력되어진다. 상기 복호기 800과 805는 입력된 상기 DSCH용 TFCI 부호 심볼과 DCH용 TFCI 부호 심볼의 정보량 비율에 따른 부호길이에 대한 제어정보를 사용하여 각각에 해당하는 부호에 따른 복호 과정을 거친 후각각 DSCH용 TFCI 비트와 DCH용 TFCI 비트를 출력한다.
이하 본 발명에서 제안하고자 하는 복호기 및 복호화 방법을 상세히 설명하면 다음과 같다.
상기 도 8에서 보이고 있는 복호기 800과 복호기 805는 다양한 부호율에 의해 부호화된 DSCH를 위한 TFCI 부호심벌과 DCH를 위한 TFCI 부호심벌을 복호하기 위한 구성을 가져야 한다. 후술될 실시 예들에서는 상기 복호기들의 구체적인 구성과 동작에 대해 설명하도록 한다.
제1실시 예(복호기)
도 9는 상기 도 8의 복호기 800과 복호기 805의 구조를 나타낸다.
도 9를 참조하여 설명하면, 복호기 800 또는805에 입력된 수신 심볼은 0삽입기 900으로 제공되며, 이와 동시에 부호 길이정보가 제어기 930에 입력된다. 상기 제어기 930은 상기 부호 길이정보에 의해 천공위치를 결정하고, 상기 결정한 천공위치에 대한 제어정보를 상기 0삽입기 900으로 제공한다. 상기 부호 길이정보는 상기 부호화기에서 사용된 부호의 길이 또는 부호율이며, 상기 제어정보는 천공위치를 나타내는 제어정보이다. 한편, 상기 천공위치는 상기 부호화기에서 입력되는 소정 수의 비트들에 대응하여 원하는 부호화 심벌 길이를 얻기 위해 제거된 심벌들의 위치이다. 따라서, 상기 모든 부호길이들 각각에 대응하여 저장되는 천공위치들의 일 예는 하기 <표 6>와 같이 나타낼 수 있다.
부호 길이정보(부호율) 천공위치
(4,1) F_28
(7,2) F_25
(10,3) F_22
(13,4) F_19
(16,5) F_16
(19,6) F_13
(22,7) F_10
(25,8) F_7
(28,9) F_4
상기 <표 6>에서는 부호 길이정보를 부호화기에서 사용된 부호율로 가정하고 있다. 상기 부호율 (k,n)은 n 비트의 입력에 의해 k 개의 부호화 심벌들을 출력함을 의미함에 따라 상기 수신 심벌은 k의 부호길이를 가진다고 할 수 있다. 또한, 천공위치에 있어 "F_n"은 n개의 천공위치들을 의미한다. 상기 <표 6>에서도 알 수 있는 바와 같이 상기 제어정보(천공위치)는 상기 수신 심볼이 어떠한 부호길이를 가지더라도 상기 0 삽입기 1400에서 일정한 심벌 개수(32 심벌)를 가지는 심볼 열이 출력되도록 함을 기준으로 하고 있다.
상기 <표 6>를 참조하면, 부호율이 (4,1)이면 28개의 천공위치에 대한 정보를, 부호율이 (7,2)이면 25개의 천공위치에 대한 정보를, 부호율이 (10,3)이면 22개의 천공위치에 대한 정보를, 부호율이 (13,4)이면 19개의 천공위치에 대한 정보를, 부호율이 (19,6)이면 13개의 천공위치에 대한 정보를, 부호율이 (22,7)이면 10개의 천공위치에 대한 정보를, 부호율이 (25,8)이면 7개의 천공위치에 대한 정보를, 부호율이 (28,9)이면 4개의 천공위치에 대한 정보를 출력한다. 전술한 각각의 경우에 대한 구체적인 천공위치는 상기 부호화기 설명에서 제시한 바와 같다.
상기 0삽입기 900은 상기 제어정보에 따라 상기 수신 심볼의 천공위치에 0를 삽입하여 길이32인 심볼열을 출력한다. 상기 심볼열은 역하다마드 변환기 920과 승산기 902, 904, 906에 각각 입력된다. 상기 승산기 902, 904, 906으로 입력되어진 상기 심볼열은 마스크 생성기 910으로부터 생성되어진 모든 경우의 마스크 함수들 각각과 승산된다. 상기 승산기 902, 904, 906 각각에 의해 승산된 심볼들은 대응하는 스위치 952, 954, 956으로 입력된다. 이와 동시에, 상기 제어기 930은 상기 부호길이 정보에 의해 상기 마스크함수의 사용여부에 대한 제어정보를 상기 스위치 952, 954, 956으로 각각 출력한다. 예컨대, (4,1), (7,2), (10,3), (13,4), (19,6)부호기는 마스크 함수를 사용하지 않기 때문에, 상기 제어정보에 따라 상기 스위치 952, 954, 956은 전부 연결을 끊게 된다. 하지만, (22,7), (23,7)부호기의 경우는 기저 마스크 함수를 1개만 쓰기 때문에, 상기 스위치 952만 연결된다. 상기와 같이 상기 제어기 930은 부호율에 의해 사용되어지는 마스크 함수의 개수에 대응하여 상기 스위치들 952, 954, 956을 제어한다. 그러면, 상기 역하다마드 변환기 920, 922, 924, 926은 상기 각각 입력된 32개의 심볼을 역하다마드 변환을 통해 송신장치에서 사용될 수 있는 모든 월시부호들과의 상관도들을 계산한다. 그리고, 상기 계산된 상관도들 중 가장 높은 상관도와 상기 가장 높은 상관도에 대응한 월시부호의 인덱스를 결정한다. 따라서, 상기 역하다마드 변환기 920, 922, 924, 926 각각은 상기 입력신호에 승산되어진 마스크 함수의 인덱스와 상기 가장 높은 상관도 및 상기 가장 높은 상관도에 대응한 월시부호의 인덱스를 상관도 비교기 940으로 출력한다. 이때, 상기 역하다마드 변환기 920으로 입력되어지는 신호는 어떤 마스크 함수와도 승산되지 않았기 때문에 상기 마스크 함수의 식별자는 0이 된다. 상기 상관도 비교기 940은 상기 입력된 상관도들을 비교하여 가장 높은 상관도를 결정하고,상기 결정한 상관도를 가지는 마스크 함수의 인덱스와 월시부호의 인덱스를 결합하여 출력한다.
제2실시 예(복호기)
후술될 제2실시 예에서는 전술한 부호기에서 여러 가지 길이의 부호를 사용함에 대응하여 적응적으로 복호를 수행할 수 있도록 하는 복호기에 대해 살펴보도록 한다.
먼저, 부호기에서의 가변적인 길이를 가지는 월시 부호기에 대응한 복호기로 동작할 때에 요구되는 역하다마드 변환기에 대해 살펴보면, (7,2)부호기에 대응한 복호기로 동작할 때에는 길이 4(22)인 월시부호기에 대한 역하다마드 변환기가 사용되고, (10,3)부호기에 대응한 복호기로 동작할 때에는 길이 8(23)인 월시부호기에 대한 역하다마드 변환기가 사용된다. (13,4)부호기에 대응한 복호기로 동작할 때에는 길이 16(24)인 월시부호기에 대한 역하다마드 변환기가 사용되고, (16,5)부호기에 대응한 복호기로 동작할 때에는 길이 32(25)인 월시부호기에 대한 역하다마드 변환기가 사용된다. 그 외에 (19,6), (22,7), (25,8), (28,9) 및 (32,10)부호기에 대응한 복호기로 동작할 때에는 길이 32(25)인 월시부호기에 대한 역하다마드 변환기가 사용된다. 상기와 같은 복호기로서 동작을 하기 위해서는 가변길이에 대해 동작 가능한 역하다마드 변환기의 구조를 가져야 한다. 본 발명에서는 상기와 같은 가변길이에 대해 동작 가능한 역하다마드 변환기의 구조를 제공하고, 하기의 실시 예에서 나타내기로 한다.
본 발명의 실시 예에서 제안되는 역하다마드 변환기에 대해 상세히 설명하기에 앞서 통상적인 역하다마드 변환기의 연산 구조를 도 10을 참조하여 설명하면 다음과 같다.
상기 도 10은 길이 8인 월시부호기에 따른 일반적인 역하다마드 변환기의 연산 구조를 도시한다. 일반적으로 길이 2n인 월시부호기에 대한 역하다마드 변환기는 n개의 단계로 구성되어져 있다. 각각의 단계에서는 하나의 열에 대응하여 입력되어지는 2개의 입력신호를 가산하거나 감산하는 과정을 진행한다.
상기 도 10을 참조하면, 단계 1에서는 r1, r2, r3, r4, r5, r6, r7, r8을 입력으로 하여 두 신호들간의 가산과 감산을 수행한다.
첫 번째 열에서는 r1과 r2를 가산 및 감산하여 r1+r2, r1-r2를 출력함으로서 길이 2인 월시부호에 대한 상관값을 계산한다. 동일한 계산에 의해 r3과 r4에 대해서, r3+r4, r3-r4를 출력하고, r5와 r6에 대해서, r5+r6, r5-r6을 출력하며, r7과 r8에 대해서, r7+r8, r7-r8을 출력한다.
전술한 단계 1을 통해 출력되어진 8개의 신호들에 대해서 단계 2를 진행한다. 상기 단계 2에서는 r1+r2와 r3+r4를 가산하여 (r1 + r2) + (r3 + r4)를 출력하고, r1-r2와 r3-r4를 가산하여 (r1 - r2) + (r3 - r4)를 출력한다. 또한, 상기 r1+r2와 상기 r3+r4를 감산하여 (r1 + r2) - (r3 + r4)를 출력하고, 상기 r1-r2와 상기 r3-r4를 감산하여 (r1 - r2) - (r3 - r4)를 출력한다. 상기한 계산에 의한 4개의 출력에 의해 길이 4인 월시부호에 대한 상관값을 계산한다. 그 외에도, r5+r6과 r7+r8을 가산하여 (r5 + r6) + (r7 + r8)을 출력하고, r5-r6과 r7-r8를 가산하여 (r5 - r6) + (r7 - r8)을 출력한다. 또한, 상기 r5+r6과 상기 r7+r8을 감산하여 (r5 + r6) - (r7 + r8)을 출력하고, 상기 r5-r6과 상기 r7-r8를 감산하여 (r5 - r6) - (r7 - r8)을 출력한다.
상기한 단계 2에 의해 출력된 8개의 신호들에 대해 단계 3으로 진행하여 상기 단계1과 상기 단계 2에서의 연산과 동일한 연산을 적용함으로서 길이 8인 월시부호와의 모든 상관값을 출력할 수 있다.
상기와 같은 일반적인 예를 통해보면, 길이가 2n인 신호를 입력으로 하여 길이 2i인 월시부호들과의 모든 상관값들을 출력하기 위한 i단계에서의 역하다마드 변환에 따른 연산은 하기와 같이 일반화될 수 있다.
i-1단계의 역하다마드 변환에 의해 출력되는 2n개의 연산신호들(t1내지 tn)은 i단계 수행을 위한 입력으로 인가된다. 상기 2n개의 연산신호들(t1내지 tn)은 입력 순서에 입각하여 2i개씩을 한 블록으로 구성함으로서 2n-i개의 블록들을 구성한다. 즉, t1부터 ti까지를 첫 번째 블록으로 구성하고, ti+1부터 t2i까지를 두 번째 블록으로 구성한다. 따라서, 마지막 2n-i번째 블록은 tn-i내지 tn까지의 연산신호들로구성된다. 한편, 상기 블록들 각각을 구성하는 연산신호들에 대해서는 소정 연산과정을 통해 원하는 상관값에 해당하는 연산신호들을 출력한다. 상기 소정 연산과정은 한 블록을 구성하는 연산신호들 중 k번째 연산신호 각각과 이에 대응하는 k+2i-1번째 연산신호를 가산하여 출력하는 과정과, 상기 k번째 연산신호 각각에서 상기 k번째 연산신호에 대응하는 k+2i-1번째 연산신호를 감산하여 출력하는 과정으로 이루어진다.
전술한 i단계에서의 역하다마드 변환에 따른 연산과정을 통해 2n개의 연산신호들(t'1내지 t'n)이 출력되며, 상기 2n개의 연산신호들(t'1내지 t'n) 중 처음 연산신호로부터 연속되는 2i개의 연산신호들(t'1내지 t'i)이 얻고자 하는 상관값들이 된다. 즉, 전술한 과정에 의해 상기 2n개의 입력신호들(t1내지 tn) 중 처음 2i개의 입력신호들(t1내지 ti)과 길이 2i인 월시부호들과의 모든 상관값들이 순서대로 출력됨을 알 수 있다.
예컨대, 최초 입력신호들로 "r1, r2, r3, r4, r5, r6, r7, r8"이 입력되고, 상기 n이 3, 상기 i가 2라고 가정하면, 상기 i단계 수행을 위해 입력되는 연산신호들은 "r1+r2", "r1-r2", "r3+r4", "r3-r4", "r5+r6", "r5-r6", "r7+r8", "r7-r8"로 정의될 수 있다. 한편, 상기 입력되는 연산신호들을 입력되는 순서에 입각하여 2i개, 즉 4(22)개의 입력신호들을 한 블록으로 구성함으로서 2n-i개, 2개의 블록들을 만든다. 따라서, "r1+r2", "r1-r2", "r3+r4", "r3-r4"가 첫 번째 블록으로 구성되며, "r5+r6", "r5-r6", "r7+r8", "r7-r8"이 두 번째 블록으로 구성된다. 이와 같이 블록들이 구성되면 각 블록 내에서 k번째 연산신호와 k+2i-1번째 연산신호를 각각 가산 및 감산함으로서 블록들 각각에 의해 4개의 연산신호들이 출력된다. 예컨대, k가 1인 경우 첫 번째 연산신호 "r1+r2"는 k+2i-1번째 연산신호, 즉 세 번째 연산신호 "r3+r4"와 가산 및 감산되어 2개의 연산신호들("r1+r2", "r1-r2")이 출력된다. 따라서, 첫 번째 블록을 구성하는 "r1+r2", "r1-r2", "r3+r4", "r3-r4"에 의해 "(r1+r2)+(r3+r4)", "(r1+r2)-(r3+r4)", "(r1-r2)+(r3-r4)", "(r1-r2)-(r3-r4)"가 출력되며, 두 번째 블록을 구성하는 "r5+r6", "r5-r6", "r7+r8", "r7-r8"에 의해 "(r5+r6)+(r7+r8)", "(r5+r6)-(r7+r8)", "(r5-r6)+(r7-r8)", "(r5-r6)-(r7-r8)"이 출력된다. 하지만, 상기 출력되는 8개의 연산신호들 중 상기 첫 번째 블록에 의해 출력되는 4개의 연산신호들 "(r1+r2)+(r3+r4)", "(r1+r2)-(r3+r4)", "(r1-r2)+(r3-r4)", "(r1-r2)-(r3-r4)"만이 i단계의 역하다마드 변환에 의한 상관값들이 된다.
도 11은 상기 도 8의 제1복호기 800과 제2복호기 805의 구조를 나타낸다.
상기 도 11을 참조하여 설명하면, 부호화기로부터 부호화된 수신 심볼들(r(t))은 0 삽입기 1100에 입력된다. 이와 동시에 상기 부호화기에서 상기 수신 심볼들을 부호화하기 위해 사용된 부호 길이정보가 제어기 1130에 입력되어진다. 상기 제어기 1130은 상기 부호화기에서 사용될 수 있는 모든 부호길이들에 따른 천공위치들을 저장하고 있다. 따라서, 상기 제어기 1130은 상기 부호 길이정보에 대응하여 저장되어 있는 제어 정보를 상기 0 삽입기 1100으로 출력한다. 상기 모든 부호길이들 각각에 대응하여 저장되는 천공위치들의 일 예는 상기 <표 6>과 같이 나타낼 수 있다.
상기 <표 6>을 참조하면, 상기 제어기 1130은 부호율이 (4,1)이면, 28개의 천공위치에 대한 정보를, 부호율이 (7,2)이면, 25개의 천공위치에 대한 정보를, 부호율이 (10,3)이면, 22개의 천공위치에 대한 정보를, 부호율이 (13,4)이면, 19개의 천공위치에 대한 정보를, 부호율이 (19,6)이면, 13개의 천공위치에 대한 정보를, 부호율이 (22,7)이면, 10개의 천공위치에 대한 정보를, 부호율이 (25,8)이면, 7개의 천공위치에 대한 정보를, 부호율이 (28,9)이면, 4개의 천공위치에 대한 정보를 출력한다. 전술한 각각의 경우에 대하여 천공위치는 상기 부호기 설명에서 제시한 바와 같다.
그러면 상기 0 삽입기 1100은 상기 제어기 1130으로부터의 제어정보에 의해 상기 수신심벌의 해당 천공위치에 0을 삽입하여 길이 32인 심볼 열을 출력한다. 상기 심볼 열은 역하다마드 변환기 1120과 승산기 1102, 1104, 1106에 각각 입력된다. 상기 승산기 1102, 1104, 1106으로 입력된 심벌 열은 마스크 생성기 1110으로부터 생성되어진 마스크 함수들(M1, M2, ..., M16)과 각각 승산되어진 후 출력된다. 상기 마스크 생성기 1110으로부터 생성되는 마스크 함수들은 상기 부호화기에서 사용되는 마스크 함수들에 대응한다. 상기 승산기 1102, 1104, 1106 각각에 의해 승산된 심볼들은 스위치 1152, 1154, 1156들 중 대응하는 스위치로 입력된다.그러면 이와 동시에, 상기 제어기 1130은 상기 부호 길이정보에 의해 상기 마스크 생성기 1110으로부터 생성된 마스크 함수들의 사용여부에 대한 스위치 제어정보를 출력한다. 상기 스위치 제어정보는 상기 스위치 1152, 1154, 1156으로 각각 제공된다. 따라서, 상기 스위치 1152, 1154, 1156은 상기 스위치 제어신호에 의해 대응하는 승산기로부터의 승산된 심벌들을 스위칭 한다. 예컨대, 부호율 (4,1), (7,2), (10,3), (13,4), (16,5), (19,6)의 경우는 마스크 함수를 사용하지 않기 때문에, 상기 스위치 제어정보에 따라 상기 스위치 1152, 1154, 1156은 전부 연결을 끊게 된다. 즉, 상기 승산기 1102, 1104, 1106으로부터의 승산된 심벌들의 출력을 차단한다. 그리고, 부호율 (22,7)의 경우는 마스크 함수를 1개만 쓰기 때문에, 상기 스위치 제어정보에 따라 상기 스위치 1152만 연결(close)이 되고, 나머지 스위치 1104, 1106은 차단(open)된다. 상기와 같이 부호율에 따라 사용되어지는 마스크 함수 개수가 결정되고, 상기 사용되어지는 마스크 함수 개수에 의해 상기 스위치들이 제어된다. 따라서, 상기 도 8의 상기 제1복호기 800과 상기 제2복호기 805가 (4,1), (7,2), (10,3), (13,4), (16,5), (19,6) 복호기로 동작하는 경우에는 단지 역하다마드 변환기 1120만이 동작한다. 상기 (4,1), (7,2), (10,3), (13,4), (16,5), (19,6) 복호기로 동작하는 경우는 입력정보비트가 18보다 작은 때이다. 따라서, 상기 역하다마드 변환기 1120은 여러 가지 길이, 즉 여러 부호율들에 대해 적응적으로 동작하여야 한다. 이를 위해 어떤 길이의 월시부호기에 대한 역하다마드 변환기로 동작해야 하는지에 대한 제어신호가 상기 제어기 1130으로부터 생성되어 상기 역하다마드 변환기 1120으로 입력되어진다. 그러면, 상기 역하다마드 변환기 1120은 상기 0 삽입기 1100으로부터 입력된 32개의 심볼들을 역하다마드 변환하여, 소정 길이를 가지는 월시부호들과의 상관도들이 계산된다. 한편, 상기 역하다마드 변환기 1120은 마스크 함수의 색인과 상기 상관도들 중 가장 높은 상관도와 상기 가장 높은 상관도를 가지는 월시부호의 색인을 상관도 비교기 1140으로 제공한다. 상기 역하다마드 변환기 1120으로부터 상기 상관도 비교기 1140으로는 0이 상기 마스크 함수의 색인으로 제공된다. 상기 마스크 함수의 색인으로 0이 제공되는 것은 상기 입력 심벌들이 어떠한 마스크 함수에 의해서도 승산되지 않았음을 의미한다.
그 외의 역하다마드 변환기들 1122, 1124, 1126은 대응하는 스위치 1152, 1154, 1156을 통해 심벌들이 입력되는 경우에 대해 역하다마드 변환을 수행하고, 상기 역하다마드 변환에 의해 해당하는 월시부호들에 대한 상관도들을 계산한다. 상기 상관도들의 계산이 이루어지면 상기 역하다마드 변환기들 1122, 1124, 1126 각각은 앞에서 사용된 마스크 함수의 색인과 상기 상관도들 중 가장 높은 상관도와 상기 가장 높은 상관도를 가지는 월시부호의 색인을 상기 상관도 비교기 1140으로 제공한다.
그러면 상기 상관도 비교기 1140은 상기 입력된 상관도들을 비교하여 가장 높은 상관도와 상기 가장 높은 상관도를 가지는 것에 대한 마스크 색인과 월시부호 색인을 결합하여 출력한다.
도 12는 상기 도 10을 통해 살펴본 역하다마드 변환 과정에 입각하여 상기 도 11에서의 역하다마드 변환기 1120의 동작을 보이고 있는 도면이다. 즉, 상기 도12는 상기 도 8의 복호기 800과 복호기 805가 (4,1), (7,2), (10,3), (13,4), (16,5), (19,6) 복호기로 동작하는 경우에 상기 복호기에 대응한 상기 역하다마드 변환기 1120이 동작하는 과정에 대한 전체 구조를 도시한다.
이하 상기 도 12를 참조하여 최대길이 2n인 월시부호에 대한 역변환까지 가변적으로 가능한 역하다마드 변환기의 구조 및 동작을 상기 도 10을 통해 살펴본 역하다마드 변환기의 연산 특성을 이용하여 설명하면 다음과 같다.
2t개의 입력신호가 역하다마드 변환의 단계 1로 입력이 되면, 이와 동시 길이에 대한 제어신호가 모든 스위치 1211, 1212, 1213에 입력되어진다. 이때, 상기 제어신호는 상기 길이 2t의 입력신호에 대해서 단계 t까지만 수행하도록 하는 제어신호이다. 따라서, 상기 제어신호에 의해 단계 1 내지 단계 t-1까지의 출력을 스위칭 하는 스위치들은 상기 출력이 다음 단계로 입력될 수 있도록 스위칭 된다. 한편, 상기 제어신호에 의해 마지막 단계인 단계 t의 출력을 스위칭 하는 스위치는 상기 출력이 단계 t+1로 제공되지 않고 최종 상관도로서 출력될 수 있도록 스위칭 된다.
예컨대, 상기 t가 1이면 2개의 입력신호들은 단계 1로 입력된다. 상기 단계 1에서는 상기 도 10을 참조하여 설명한 단계 1에서의 연산과정을 동일하게 수행함으로서 2개의 연산 신호들을 출력한다, 상기 연산 신호들은 상기 단계 1의 출력을 단계 2로 스위칭 하는 스위치 1211의 입력으로 제공된다. 상기 스위치 1211은 제어신호에 의해 스위칭 되어 상기 연산신호를 상기 단계 2로 제공하지 않고, 상기 2개의 입력신호에 대응한 상관값들로서 출력한다.
한편, 상기 t가 상기 도 10에서 보이고 있는 예와 같이 3인 경우라면 상기 단계 1로부터 출력되는 8개의 연산신호들은 상기 제어신호에 의해 스위칭 되는 스위치 1211에 의해 단계 2로 입력된다. 상기 단계 2는 상기 입력되는 8개의 연산신호들에 대해 상기 도 10에서 보여지고 있는 단계 2에서의 연산과정을 동일하게 수행한다. 상기 단계 2에서의 연산과정에 의해 8개의 연산신호들이 출력된다. 상기 단계 2로부터의 연산신호들은 상기 제어신호에 의해 스위칭 되는 스위치 1212에 의해 다음 단계인 단계 3으로 입력된다. 상기 단계 3은 상기 입력된 8개의 연산신호들에 대해 상기 도 10에서 보이고 있는 단계 3에서의 연산과정을 동일하게 수행한다. 상기 단계 3에서의 연산과정에 의해 출력되는 8개의 연산신호들은 스위치 1213의 입력으로 제공된다. 상기 스위치 1213은 상기 제어신호에 의해 스위칭 되어 상기 연산신호를 단계 4로 제공하지 않고, 상기 8개의 입력신호들의 상관값들로서 출력한다.
도 13은 상기 도 15에서 보이고 있는 N개의 단계들 중 임의 하나의 단계(단계 k)에 있어서의 하드웨어 구성을 보이고 있는 도면이다.
상기 도 13을 참조하여 설명하면, 감산기 1300은 입력 심벌과 메모리 1320으로부터 출력되는 심벌을 감산하여 출력한다. 가산기 1305는 상기 입력 심벌과 상기 메모리 1320으로부터 출력되는 심벌을 가산하여 출력한다. 제1스위치 1310은 소정 제어신호에 의해 상기 감산기 1300의 출력 또는 상기 입력 심벌을 상기 메모리 1320의 입력으로 스위칭 한다. 제2스위치 1315는 상기 가산기 1305로부터의 출력또는 상기 메모리 1320으로부터 출력되는 심벌을 최종 출력단으로 스위칭 한다. 상기 메모리 1320은 소정 길이를 가지는 버퍼로서 구현할 수 있으며, 상기 제1스위치 1310으로부터 입력되는 심벌들을 상기 길이만큼 순차적으로 저장한다. 이때, 상기 메모리 1320의 길이는 하나의 심벌을 저장할 수 있는 메모리 영역들에 대응하며, 상기 입력신호를 구성하는 심벌들의 개수에 의해 결정될 수 있다.
상기한 구성을 참조하여 동작을 살펴보면, 입력신호를 구성하는 2k개의 심벌들 중 첫 심볼은 감산기 1300, 가산기 1305와 제1스위치 1310으로 입력된다. 상기 제1스위치 1310은 상기 입력심벌이 인가되는 쪽과 연결되어 상기 입력심벌이 메모리 1320으로 입력되도록 한다. 한편, 제2스위치 1315에 의해 상기 메모리 1320은 최종 출력단으로 연결되어진다. 두 번째 입력 심볼이 단계 k에 입력되어지면, 상기 감산기 1300, 상기 가산기 1305와 상기 제1스위치 1310으로 입력된다. 상기 제1스위치 1310은 상기 입력심벌이 인가되는 쪽과 연결된다. 그로 인해 상기 메모리 1320에 이전에 입력되어진 상기 첫 번째 입력 심볼은 다음 메모리 영역으로 이동하며, 동시에 상기 두 번째 입력심벌이 상기 첫 번째 입력심벌이 저장되어 있던 메모리 영역에 저장된다. 이와 같은 방식으로 2k-1개의 입력심벌들이 상기 메모리 1320에 저장된 후에 2k-1+1번째 입력심벌이 입력되어지면, 상기 2k-1+1번째 입력심벌은 상기 감산기 1300, 상기 가산기 1305와 상기 제1스위치 1310으로 입력되어진다. 그러면, 상기 제1스위치 1310은 상기 감산기 1300으로 연결이 되어지고, 상기 제2스위치 1315는 상기 가산기 1305로 연결이 되어진다. 한편, 상기 메모리 1320으로부터 상기 저장되어진 첫 번째 입력 심볼이 상기 감산기 1300, 상기 가산기 1305와 상기 제2스위치 1315로 입력되어진다. 이 때, 상기 메모리 1320으로부터 상기 첫 번째 입력 심볼이 출력됨과 동시에 상기 메모리 1320에 저장되어있던 2k-1개의 입력 심볼들이 왼쪽으로 한 칸씩 이동하여 저장된다. 상기 감산기 1300은 상기 메모리 1320으로부터 입력되어진 첫 번째 입력 심볼에서 상기 새로이 입력되어진 2k-1+ 1번째 입력신호를 감산하여 상기 제1스위치 1310을 통과하여 상기 메모리 1320으로 입력된다. 이와 동시에 상기 가산기 1305는 상기 메모리 1320으로부터 입력되어진 첫 번째 입력 심볼과 상기 새로이 입력되어진 2k-1+ 1번째 입력 심벌을 가산하여 상기 제2스위치 1315를 통과하여 최종 출력단으로 출력되어진다. 상기와 같은 방법으로 2k-1번 더 수행되어진 후, 2k+1번째 입력심벌이 입력되어지면, 상기 새로이 입력되어진 2k+ 1번째 입력심벌은 상기 감산기 1300, 상기 가산기 1305와 상기 제1스위치 1310으로 입력되어진다. 이와 동시에, 상기 제2스위치 1315는 상기 메모리 1320과 연결되어지고, 상기 제1스위치 1310은 입력신호단과 연결된다. 따라서, 상기 메모리 1320으로부터 맨 왼쪽에 입력되어진 첫 번째 입력 심볼에서 2k-1+ 1번째 입력심벌을 감산한 값은 상기 제2스위치 1315를 통해 출력된다. 이와 동시에, 상기 메모리 1320에 저장되어져있는 값들은 왼쪽으로 한 칸씩 이동되어 저장되어지고, 이와 동시에 상기 새로이 입력되어진 2k+ 1번째 입력심벌은 상기 제1스위치 1310을 통하여 상기 메모리 1320의 맨 오른쪽으로 입력되어진다. 상기와 같은 과정이 반복되어져 입력심벌의 길이 만큼이 출력이 되어지면, 상기의 단계 k가 모두 수행되어진 것이다.
B. 제1TFCI의 부호율만을 높이는 방법
먼저, 제1TFCI의 부호율만을 높이기 위해 요구되는 부호율들 중 하나인 (8,2)부호로써 가장 최적의 부호는 (3,2) 심플렉스 부호를 3번 반복하고, 마지막 하나의 부호심볼을 천공하여 사용하는 것이 최소거리 관점에서 가장 바람직할 것이다. 이때, 상기 (3,2) 심플렉스 부호의 입력정보비트와 상기 입력정보비트에 의해 출력되는((3,2) 심플렉스 부호어 간의 관계는 하기 <표 7>과 같다.
입력정보비트 (3,2)심플렉스 부호어
00 000
01 101
10 011
11 110
따라서, 상기 입력정보비트와 상기 (3,2)심플렉스 부호어를 3번 반복하고, 마지막 하나의 부호 심볼을 천공함으로서 얻게 되는 (8,2) 부호어 간의 관계는 하기 <표 8>과 같다.
입력정보비트 (3,2)심플렉스의 2회 반복 부호어
00 000 000 00
01 101 101 10
10 011 011 01
11 110 110 11
그러나 상기와 같은 (3,2)심플렉스 부호어를 3번 반복하고, 마지막 하나의 부호 심볼을 천공한 부호어는 기존에 사용하고 있는 (16,4) 리드뮬러(Reed Muller)부호를 단축화(Shortening)함으로써 구현 할 수 있다.
이하, 상기 단축화(Shortening) 방법에 대해서 예를 들어 설명한다. 먼저, (16,4) 리드뮬러(Reed Muller) 부호는 입력정보비트수인 4개의 길이 16인 기저 부호어의 선형 결합인데, 이 중 2비트만 입력이 된다고 함은 4개의 길이 16인 기저 부호어들 중 2개의 기저 부호어들만의 선형결합을 사용하고, 나머지의 기저 부호어들은 사용하지 않는 다는 것이다. 또한, 상기와 같이 기저 부호어들의 사용을 제한한 후, 상기 16인 길이 중 8개의 심볼들을 천공하면, 상기 (16,4)부호기를 사용하여, (8,2)부호기를 동작시킬 수 있다. 하기에 나타나는 <표 8>는 상기에서 설명한 단축화(Shortening)를 설명한다.
입력정보비트 부 호 어
0000 0(*) 0 0 0 0(*) 0 0 0 0(*) 0 0 0(*) 0(*) 0(*) 0(*) 0(*)
0001 0(*) 1 0 1 0(*) 1 0 1 0(*) 1 0 1(*) 0(*) 1(*) 0(*) 1(*)
0010 0(*) 0 1 1 0(*) 0 1 1 0(*) 0 1 1(*) 0(*) 0(*) 1(*) 1(*)
0011 0(*) 1 1 0 0(*) 1 1 0 0(*) 1 1 0(*) 0(*) 1(*) 1(*) 0(*)
0100 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
0101 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0
0110 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0
0111 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1
1000 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
1001 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0
1010 0 0 1 1 0 0 1 1 1 1 0 0 1 1 0 0
1011 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 1
1100 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0
1101 0 1 0 1 1 0 1 0 1 0 1 0 0 1 0 1
1110 0 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1
1111 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0
상기 <표 9>를 참조하면, 먼저 모든 (16,4)부호어들은 굵은 체로 쓰여있는 길이 16인 4개의 기저 부호어들의 선형결합이다. 이 때, 상기 (8,2)부호를 얻기 위해서는, 상기 4개의 기저 부호어들 중 상위 2개의 기저 부호어들만을 사용하면, 나머지 12개의 기저 부호어들은 자동적으로 쓰이지 않게 된다. 따라서, 상위 4개의 기저 부호어들만을 사용하게 된다. 또한, 상기 상위 4개의 기저 부호어들 중 길이 8인 기저 부호어를 만들려면 8개의 심볼들을 천공하여야 한다. 상기 <표 9>에서 (*)로 표시된 부분을 천공하고 나머지 8개의 부호심볼들을 모으면 상기 <표 8>에서 나타낸 (3,2)심플렉스 부호를 3번 반복하고, 마지막 1 부호 심볼을 천공한 부호어를 얻을 수 있다.
따라서, 하기에서는 (32,10)Sub-code of the Second order Reed Muller code를 단축화(Shortening)하여, 정보량의 비가 1:9일 경우에 사용되어지는 {(3,1)최적부호와 (29,9)최적부호}, {(4,1)최적부호와 (28,9)최적부호} 및 {(5,1)최적부호와 (27,9)최적부호}를 만드는 부호기의 구조와, 정보량의 비가 2:8일 경우에 사용되어지는 {(6,2)최적부호와 (26,8)최적부호}, {(7,2)최적부호와 (25,8)최적부호} 및 {(8,2)최적부호와 (24,8)최적부호}를 만드는 부호기의 구조와, 정보량의 비가 3:7일 경우에 사용되어지는 {(9,3)최적부호와 (23,7)최적부호}, {(10,3)최적부호와 (22,7)최적부호} 및 {(11,3)최적부호와 (21,7)최적부호}를 만드는 부호기의 구조와, 정보량의 비가 4:6일 경우에 사용되어지는 {(12,4)최적부호와 (20,6)최적부호}, {(13,4)최적부호와 (19,6)최적부호} 및 {(14,4)최적부호와 (18,6) 최적부호}를 만드는 부호기의 구조와, 정보량의 비가 5:5일 경우에 사용되어지는 (16,5)최적부호와 (32,10)최적부호를 만드는 부호기의 구조에 대해서 실시 예를 통해서 설명되어질 것이다. 또한, 이에 대응하는 복호기의 구조에 대해서 실시 예를 통해 설명할 것이다.
A 1. 송신기의 구성 및 동작
하기에 나타날 실시 예는 HSM방법에서 각각 5 비트(bit)로 구성되는 정보량을 LSM 방법의 경우와 같이 10 비트(bit)를 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2 또는 9:1 등의 비율로 나누어 나타낸 후 각각에 대하여 코딩(coding)을 적용할 수 있도록 하는 장치 및 방법을 나타낸다. 또한 하기의 실시 예에서는 DSCH의 TFCI를 전송하는 제1TFCI 부호의 부호율을 높여서 전송하는 것을 가정한다. 즉, DCH와 DSCH의 정보량의 비가 1:9 인 경우는 (3,1)부호 및 (29,9)부호를 사용하며, 2:8인 경우는 (6,2)부호 및 (26,8)부호를 사용한다. 3:7인 경우에는 (9,3) 부호 및 (23,7) 부호를 사용하고, 4:6인 경우에는 (12,4) 부호 및 (20,6) 부호를 사용한다. 6:4인 경우에는 (18,6) 부호 및 (14,4) 부호를 사용하고, 7:3인 경우에는 (21,7) 부호 및 (11,3) 부호를 사용한다. 8:2인 경우에는 (26,8) 부호 및 (6,2) 부호를 사용하고, 9:1인 경우에는 (27,9) 부호 및 (5,1) 부호를 사용한다.
도 4는 상기 실시 예에 따른 송신기의 구조를 도시한다. 도 4를 참조하면, 상기 정보량의 비에 의해 배분되어진 DSCH용 TFCI비트와 DCH용 TFCI비트가 부호기 400과 405에 각각 입력된다. 여기서 상기 DSCH용 TFCI비트는 TFCI(field 1) 또는 제1TFCI가 될 수 있으며, DCH용 TFCI비트는 TFCI(field2) 또는 제2TFCI비트가 된다. 상기 DSCH용 TFCI비트는 제1TFCI비트 발생기450에서 발생되며, DCH용 TFCI비트는 제2TFCI비트 발생기 455에 발생된다. 그리고 상기 제1 및 제2TFCI비트는 정보량의 비에 따라 상기한 바와 같이 각각 다른 비율을 갖는다. 또한 상기 정보량의 비에 따른 부호어의 길이 설정 값인 부호길이 정보를 나타내는 길이 제어신호가 부호기 400과 부호기 405에 입력된다. 상기 부호길이 정보는 부호길이정보 발생기460에서 발생되며, 이때 상기 부호길이 정보는 상기 제1TFCI 및 제2TFCI비트의 길이에 따라 가변되는 값을 갖는다.
이 때, 정보량의 비가 6:4일 경우, 상기 부호기 400은 상기 6비트의 DSCH용 TFCI비트가 입력됨과 동시에 (20,6)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 20 심볼의 부호화 심볼들을 출력한다. 상기 부호기 405는 상기 4비트의 DCH용 TFCI비트가 입력됨과 동시에 (12,4)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 12 심볼의 부호화 심볼들을 출력한다. 또한, 정보량의 비가 7:3일 경우, 상기 부호기 400은 상기 7비트의 DSCH용 TFCI비트가 입력됨과 동시에 (23,7)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 23 심볼의 부호화 심볼들을 출력한다. 상기 부호기 405는 상기 3비트의 DCH용 TFCI비트가 입력됨과 동시에 (9,3)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 9 심볼의 부호화 심볼들을 출력하게 된다. 또한, 정보량의 비가 8:3일 경우, 상기 부호기 400은 상기 8비트의 DSCH용 TFCI비트가 입력됨과 동시에 (26,8)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 26 심볼의 부호화 심볼들을 출력한다. 상기 부호기 405는 상기 2비트의 DCH용 TFCI비트가 입력됨과 동시에 (6,2)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 6 심볼의 부호화 심볼들을 출력하게 된다. 또한, 정보량의 비가 9:1일 경우, 상기 부호기 400은 상기 9비트의 DSCH용 TFCI비트가 입력됨과 동시에 (29,9)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 29 심볼의 부호화 심볼들을 출력한다. 상기 부호기 405는 상기 1비트의 DCH용 TFCI비트가 입력됨과 동시에 (3,1)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 3 심볼의 부호화 심볼들을 출력하게 된다.
전술한 바와 같이 동작하는 부호기들 400과 405의 상세 구성은 도 5에서 보이고 있는 바와 같다. 상기 도 4에서는 제1TFCI와 제2TFCI를 위한 부호기가 각각 도시되어 있으나, 시간차를 두어 상기 제1TFCI 부호어와 상기 제2TFCI 부호어를 생성한다면 하나의 부호기로 구현될 수 있다. 상기 도 5를 참조하여 본 발명의 실시 예에 따른 부호기의 동작을 보다 구체적으로 설명하면 다음과 같다.
1. 제1TFCI와 제2TFCI의 정보량의 비가 1:9인 경우
정보량의 비가 1:9인 경우에 부호기 400의 경우 (3,1)부호기로 동작하고, 부호기 405는 (28,9)부호기로 동작하게 된다. 따라서, 상기 도 5를 참조하여 (3,1) 부호기의 동작과 (29,9) 부호기의 동작을 살펴보면 다음과 같다.
먼저 상기 도 5를 참조하여 (3,1) 부호기의 동작을 살펴보면, 1비트의 입력비트로서 a0이 입력되고, 나머지 입력비트들인 a1, a2, a3, a4, a5, a6, a7, a8, a9는 0으로 입력된다. 그러면 상기, 입력비트 a0은 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 이와 동시에 월시부호 생성기 500은 기저 부호어 W1 = 10101010101010110101010101010100을 생성하여 상기 승산기 510으로 출력하면, 상기 승산기 510은 상기 입력비트 a0을 상기 기저 부호어와 심볼 단위로 승산하여배타적 가산기 540으로 출력한다. 그리고, 상기 월시부호 생성기 500은 그 외의 기저 부호어 W2, W4, W8, W16을 생성하여 각각 승산기 512, 514, 516, 518로 출력하고, 1 부호생성기 502는 전부 1인 기저 부호어(1 시퀀스)를 생성하여 승산기 520으로 출력한다. 한편, 마스크 생성기 504는 그 외의 기저 부호어들 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력한다. 하지만, 상기 승산기 512, 514, 516, 518, 520, 522, 524, 526, 528에 입력되어진 상기 입력비트 a1,a2,a3,a4,a5,a6,a7,a8,a9가 0이기 때문에, 상기 승산기 512, 514, 516, 518, 520, 522, 524, 526, 528은 0을 출력한다. 따라서, 상기 승산기들로부터의 출력은 배타적 가산기 540의 출력에 아무런 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기510으로부터의 출력 값이 그대로 출력된다. 그러면 상기 배타적 가산기 540으로부터 출력된 32개의 심볼들은 천공기 560으로 입력된다. 또한, 이와 동시에 부호 길이정보 460이 제어기 550에 입력되면 상기 제어기 550은 상기 부호 길이정보에 대응한 천공위치의 제어신호를 천공기 560에 출력한다. 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호 심볼들 중, 1, 3, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31 번째 부호 심볼들을 천공하여 상기 32개의 부호 심볼들 중 29개의 심볼들이 천공된 3개의 부호 심볼들을 출력한다.
다음으로, 상기 도 5를 참조하여 (29,9) 부호기의 동작을 살펴보면, 9비트의입력비트들이 입력되면, 상기 입력비트들은 각각 a0, a2, a3, a4, a5, a6, a7, a8로 하고, 나머지, a9는 0으로 채운다. 그러면 상기 입력비트 a0은 승산기 510으로, 상기 입력비트 a1은 승산기 512로, 상기 입력비트 a2는 승산기 514로, 상기 입력비트 a3은 승산기 516으로, 상기 입력비트 a4는 승산기 518로, 상기 입력비트 a5는 승산기 520으로, 상기 입력비트 a6은 승산기 522로, 상기 입력비트 a7은 승산기 524로, 상기 입력비트 a8은 승산기 526으로, 상기 입력비트 a9는 승산기 528로 입력된다. 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 상기 승산기 510으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 상기 승산기 512로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100을 생성하여 상기 승산기 514로 출력하고, 기저부호어 W8 = 00000001111111100000001111111100을 생성하여 상기 승산기 516으로 출력하고, 기저부호어 W16 = 00000000000000011111111111111101을 생성하여 상기 승산기 518로 출력한다. 상기 승산기 510은 심볼 단위로 상기 기저부호어 W1과 상기 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512는 심볼 단위로 상기 기저부호어 W2와 상기 입력비트 a1을 승산하여 상기 배타적 가산기 540으로 출력하고, 상기 승산기 514는 심볼 단위로 상기 기저부호어 W4와 상기 입력비트 a2를 승산하여 상기 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼 단위로 상기 기저부호어 W8과 상기 입력비트 a3을 승산하여 상기 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼 단위로 상기 기저부호어 W16과 상기 입력비트 a4를 승산하여 상기배타적가산기 540으로 출력한다. 또한, 1 부호생성기 502는 전부 1인 길이 32의 기저 부호어(1시퀀스)를 생성하여 상기 승산기 520으로 출력하면, 상기 승산기 520은 심볼 단위로 상기 기저부호어 1 시퀀스와 상기 입력비트 a5를 승산하여 상기 배타적가산기 540으로 출력한다. 마스크 생성기 540은 기저부호어 M1 = 0101 0000 1100 0111 1100 0001 1101 1101를 생성하여 상기 승산기 522로 출력하고, 기저부호어 M2 = 0000 0011 1001 1011 1011 0111 0001 1100을 생성하여 상기 승산기 524로 출력하고, 기저부호어 M4 = 0001 0101 1111 0010 0110 1100 1010 1100을 생성하여 상기 승산기 526으로 출력한다. 상기 승산기 522는 심볼 단위로 상기 기저부호어 M1과 상기 입력비트 a6을 승산하여 상기 배타적가산기 540으로 출력하고, 상기 승산기 524는 심볼 단위로 상기 기저부호어 M2와 상기 입력비트 a7을 승산하여 상기 배타적가산기 540으로 출력하고, 상기 승산기 526은 심볼 단위로 상기 기저부호어 M4와 상기 입력비트 a8을 승산하여 상기 배타적가산기 540으로 출력한다. 그리고, 상기 마스크 생성기 504는 그 외의 기저부호어 M8을 생성하여 상기 승산기 528로 출력하지만, 상기 승산기 528에 입력되어진 상기 입력비트 a9가 0이기 때문에, 상기 승산기 528의 출력은 상기 배타적 가산기 540의 출력에 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 상기 승산기 528로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510,512,514,516,518,520,522,524,526으로부터의 출력 값을 배타적 가산한 결과만이 출력된다. 그러면, 상기 배타적 가산기 540으로부터 출력된 32개의 심볼들은 천공기 560으로 입력된다. 이와 동시에 부호 길이정보가 제어기 550에 입력되면 상기 제어기 550은 상기 부호 길이전보에 대응한 천공위치의제어신호를 천공기 560에 출력한다. 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호 심볼들 중, 6, 10 ,11번째 부호 심볼들을 천공하여 상기 32개의 부호 심볼들 중 6, 10 ,11번째의 부호 심볼 3개의 심볼들이 천공된 29개의 부호화 심볼들을 출력한다.
2. 제1TFCI와 제2TFCI의 정보량의 비가 2:8인 경우
정보량의 비가 2:8인 경우에 부호기 400의 경우 (6,2)부호기로 동작하고, 부호기 405는 (26,8)부호기로 동작하게 된다. 따라서, 상기 도 5를 참조하여 (6,2) 부호기의 동작과 (26,8) 부호기의 동작을 살펴보면 다음과 같다.
먼저, 상기 도 5를 참조하여 상기 (6,2) 부호기의 동작을 살펴보면, 2비트의 입력비트로 a0,a1이 입력되고, 나머지 a2, a3, a4, a5, a6, a7, a8, a9는 0으로 입력된다. 그러면 상기, 입력비트 a0은 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 상기 승산기 510으로 출력하면, 상기 승산기 510은 심볼 단위로 상기 부호어와 상기 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 상기 승산기 512로 출력한다. 상기 승산기 512는 심볼 단위로 상기 부호어와 상기 입력비트 a1을 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 월시부호 생성기 500은 그 외의 기저부호어 W4, W8, W16을 생성하여 각각 승산기 514, 516, 518로 출력하고, 1 부호생성기 502는 전부 1인 기저 부호어를 생성하여 상기 승산기 520으로 출력하고, 마스크 생성기 504는 그 외의 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력한다. 하지만, 상기 승산기 514, 516, 518, 520, 522, 524, 526, 528에 입력되어진 상기 입력비트 a2,a3,a4,a5,a6,a7,a8,a9가 0이기 때문에, 상기 승산기 514, 516, 518, 520, 522, 524, 526, 528은 0을 출력하기 때문에 상기 승산기들이 상기 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 상기 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510과 승산기 512로부터의 출력 값의 배타적 가산 값만이 출력된다. 그러면 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 이와 동시에 부호길이정보가 상기 제어기 550에 입력되면 상기 제어기 550은 상기 부호길이정보에 대응하는 천공위치의 제어신호를 상기 천공기 560에 출력한다. 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호 심볼들 중 3, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31번째 부호 심볼들을 천공하여 32개의 부호 심볼들 중 26개의 심볼들이 천공된 6개의 부호 심볼들을 출력한다.
다음으로 상기 도 5를 참조하여 (26,8) 부호기의 동작을 살펴보면, 8비트의입력비트로서 각각 a0, a2, a3, a4, a5, a6, a7이 입력되고, 나머지, a8, a9는 0으로 입력된다. 그러면 상기 입력비트 a0은 승산기 510으로, 상기 입력비트 a1은 승산기 512로, 상기 입력비트 a2는 승산기 514로, 상기 입력비트 a3은 승산기 516으로, 상기 입력비트 a4는 승산기 518로, 상기 입력비트 a5는 승산기 520으로, 상기 입력비트 a6은 승산기 522로, 상기 입력비트 a7은 승산기 524로, 상기 입력비트 a8은 승산기 526으로, 상기 입력비트 a9는 승산기 528로 입력된다. 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 상기 승산기 510으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 상기 승산기 512로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100을 생성하여 상기 승산기 514로 출력하고, 기저부호어 W8 = 00000001111111100000001111111100을 생성하여 상기 승산기 516으로 출력하고, 기저부호어 W16 = 00000000000000011111111111111101을 생성하여 상기 승산기 518로 출력한다. 상기 승산기 510은 심볼 단위로 상기 기저부호어 W1과 상기 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512는 심볼 단위로 상기 기저부호어 W2와 상기 입력비트 a1을 승산하여 상기 배타적가산기 540으로 출력하고, 상기 승산기 514는 심볼 단위로 상기 기저부호어 W4와 상기 입력비트 a2를 승산하여 상기 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼 단위로 상기 기저부호어 W8과 상기 입력비트 a3을 승산하여 상기 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼 단위로 상기 기저부호어 W16과 상기 입력비트 a4를 승산하여 상기 배타적가산기 540으로 출력한다. 또한, 1부호생성기 502는 전부 1인 길이 32인 기저 부호어를 생성하여 승산기 520으로 출력하면, 상기 승산기 520은 심볼 단위로 상기 기저부호어 1 부호어와 상기 입력비트 a5를 승산하여 상기 배타적가산기 540으로 출력한다. 또한, 마스크 생성기 540은 기저부호어 M1 = 0101 0000 1100 0111 1100 0001 1101 1101을 생성하여 상기 승산기 522로 출력하고, 기저부호어 M2 = 0000 0011 1001 1011 1011 0111 0001 1100을 생성하여 상기 승산기 524로 출력한다. 상기 승산기 522는 심볼 단위로 상기 기저부호어 M1과 상기 입력비트 a6을 승산하여 상기 배타적가산기 540으로 출력하고, 상기 승산기 524은 심볼 단위로 상기 기저부호어 M2와 상기 입력비트 a7을 승산하여 상기 배타적가산기 540으로 출력한다. 그리고, 상기 마스크 생성기 504는 그 외의 기저부호어 M4, M8을 생성하여 각각 승산기 526, 528로 출력한다. 하지만, 상기 승산기 526, 528에 각각 입력되어진 상기 입력비트 a8, a9가 0이기 때문에, 상기 승산기 526, 528은 0을 출력한다. 따라서, 상기 승산기가 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 상기 승산기들로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510,512,514,516,518,520,522,524로부터의 출력 값을 배타적 가산한 결과만이 출력된다. 그러면, 상기 배타적 가산기 540으로부터 출력된 32개의 심볼들은 천공기 560으로 입력된다. 이와 동시에 부호길이정보가 상기 제어기 550에 입력되면 상기 제어기 550은 상기 부호길이정보에 대응한 천공위치의 제어신호를 천공기 560에 출력한다. 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호 심볼들 중, 7, 13, 15, 20,25, 30번째 부호 심볼들을 천공하여 상기 32개의 부호 심볼들 중 상기 6개 심볼들이 천공된 26개의 부호 심볼들을 출력한다.
3. 제1TFCI와 제2TFCI의 정보량의 비가 3:7인 경우
정보량의 비가 3:7인 경우에 부호기 400의 경우 (9,3)부호기로 동작하고, 부호기 405는 (23,7)부호기로 동작하게 된다. 따라서, 상기 도 5를 참조하여 (3,1) 부호기의 동작과 (23,7) 부호기의 동작을 살펴보면 다음과 같다.
먼저, 상기 도 5를 참조하여 (9,3) 부호기의 동작을 살펴보면, 3비트의 입력비트로서 a0,a1,a2가 입력되고, 나머지, a3, a4, a5, a6, a7, a8, a9은 0으로 입력된다. 그러면 상기, 입력비트 a0는 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 승산기 510으로 출력하면, 상기 승산기 510은 심볼 단위로 상기 부호어와 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 승산기 512로 출력하면, 상기 승산기 512는 심볼 단위로 상기 부호어와 입력비트 a1을 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100을 생성하여 승산기 514로 출력하면, 상기 승산기 514는 심볼 단위로 상기 부호어와 입력비트 a2를 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 월시부호 생성기 500은 그 외의 기저부호어 W8, W16을 생성하여 각각 승산기 516, 518로 출력하고, all 1 부호생성기 502는 전부 1인 기저 부호어를 생성하여 승산기 520으로 출력하고, 마스크 생성기 504는 그 외의 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력하지만, 상기 승산기 516, 518, 520, 522, 524, 526, 528에 입력되어진 상기 입력비트 a2,a3,a4,a5,a6,a7,a8,a9가 0이기 때문에, 상기 승산기들이 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기510, 승산기512와 승산기514로부터의 출력 값의 배타적 가산 값만이 출력된다. 그러면 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에 상기 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼들 중 7, 8, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31번째 부호심볼들을 천공하여 32개의 부호심볼들 중 23개의 심볼들이 천공된 9개의 부호심볼들을 출력한다.
다음으로 상기 도 5를 참조하여 (23,7) 부호기의 동작을 살펴보면, 7비트의 입력비트들로 각각 a0, a2, a3, a4, a5, a6이 입력되고, 나머지, a7, a8, a9는 0으로 입력된다. 그러면 상기, 입력비트 a0는 승산기 510으로, 입력비트 a1는 승산기512으로, 입력비트 a2는 승산기 514으로, 입력비트 a3는 승산기 516으로, 입력비트 a4는 승산기 518으로, 입력비트 a5는 승산기 520으로, 입력비트 a6는 승산기 522으로, 입력비트 a7는 승산기 524으로, 입력비트 a8는 승산기 526으로, 입력비트 a9는 승산기 528으로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어W1 = 10101010101010110101010101010100를 생성하여 승산기 510로 출력하고, 기저부호어W2 = 01100110011001101100110011001100를 생성하여 승산기 512로 출력하고, 기저부호어W4 = 00011110000111100011110000111100를 생성하여 승산기 514로 출력하고, 기저부호어W8 = 00000001111111100000001111111100를 생성하여 승산기 516로 출력하고, 기저부호어W16 = 00000000000000011111111111111101를 생성하여 승산기 518로 출력하면, 상기 승산기 510은 심볼단위로 상기 기저부호어 W1과 입력비트 a0를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512은 심볼단위로 상기 기저부호어 W2과 입력비트 a1를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 514은 심볼단위로 상기 기저부호어 W4과 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼단위로 상기 기저부호어 W8과 입력비트 a3를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼단위로 상기 기저부호어 W16과 입력비트 a4를 승산하여 배타적가산기 540으로 출력한다. 또한, all 1 부호생성기 502는 전부 1인 길이 32인 기저 부호어를 생성하여 승산기 520로 출력하면, 상기 승산기 520은 심볼단위로 상기 기저부호어 all 1 부호어와 입력비트 a5를 승산하여 배타적가산기 540으로 출력한다. 또한, 마스크 생성기 540은 기저부호어M1 = 0101 0000 1100 0111 1100 0001 1101 1101를 생성하여 승산기 522로 출력하면, 상기 승산기 522은 심볼단위로 상기 기저부호어 M1과 입력비트 a6를 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 마스크 생성기 504는 그 외의 기저부호어 M2, M4, M8을 생성하여 각각 승산기 524, 526, 528로 출력하지만, 상기 승산기 524, 526, 528에 각각 입력되어진 상기 입력비트 a7, a8, a9이 0이기 때문에, 상기 승산기 524, 526, 528는 0를 출력하기 때문에 상기 승산기가 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528으로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510, 512, 514, 516, 518, 520, 522으로 부터의 출력값을 배타적가산한 결과만이 출력된다. 그러면, 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼들 중 3, 8, 9, 12, 16, 18, 23, 24, 30번째 부호심볼들을 천공하여 32개의 부호심볼들 중 9개의 심볼들이 천공된 23개의 부호심볼들을 출력한다.
4. 제1TFCI와 제2TFCI의 정보량의 비가 4:6인 경우
정보량의 비가 4:6인 경우에 부호기 400의 경우 (12,4) 부호기로 동작하고, 부호기 405는 (20,6) 부호기로 동작하게 된다. 따라서, 상기 도 5를 참조하여 (12,4) 부호기의 동작과 (20,6) 부호기의 동작을 살펴보면 다음과 같다.
먼저 상기 도 5를 참조하여 (12,4) 부호기의 동작을 살펴보면, 4비트의 입력비트들로 a0,a1,a2,a3이 입력되고, 나머지 a4, a5, a6, a7, a8, a9는 0으로 입력된다. 그러면 상기, 입력비트 a0는 승산기 510으로, 입력비트 a1는 승산기 512으로, 입력비트 a2는 승산기 514으로, 입력비트 a3는 승산기 516으로, 입력비트 a4는 승산기 518으로, 입력비트 a5는 승산기 520으로, 입력비트 a6는 승산기 522으로, 입력비트 a7는 승산기 524으로, 입력비트 a8는 승산기 526으로, 입력비트 a9는 승산기 528으로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100를 생성하여 승산기 510로 출력하면, 상기 승산기 510은 심볼단위로 상기 부호어와 입력비트 a0를 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100를 생성하여 승산기 512로 출력하면, 상기 승산기 512은 심볼단위로 상기 부호어와 입력비트 a1를 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100를 생성하여 승산기 514로 출력하면, 상기 승산기 514은 심볼단위로 상기 부호어와 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W8 = 0000000111111110000000 1111111100를 생성하여 승산기 516로 출력하면, 상기 승산기 514은 심볼단위로 상기 부호어와 입력비트 a3를 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 월시부호 생성기 500는 그외의 기저부호어 W16을 생성하여 각각 승산기 518로 출력하고, all 1 부호생성기 502는 전부 1인 기저 부호어를 생성하여 승산기 520로 출력하고, 마스크 생성기 504는 그 외의 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526,528로 출력하지만, 상기 승산기 518, 520, 522, 524, 526, 528에 입력되어진 상기 입력비트 a4,a5,a6,a7,a8,a9이 0이기 때문에, 상기 승산기들이 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528으로 부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기510, 승산기512, 승산기514과 승산기516으로 부터의 출력값의 배타적가산값만이 출력된다. 그러면 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에 상기 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼들 중, 0, 1, 2, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31번째 부호심볼들을 천공하여 32개의 부호심볼들 중 20개의 심볼들이 천공된 12개의 부호심볼들을 출력한다.
다음으로 상기 도 5를 참조하여 (20,6) 부호기의 동작을 설명하면, 6비트의 입력비트들로 각각 a0, a1, a2, a3, a4, a5가 입력되고, 나머지 a6, a7, a8, a9는 0으로 입력한다. 그러면 상기, 입력비트 a0는 승산기 510으로, 입력비트 a1는 승산기 512으로, 입력비트 a2는 승산기 514으로, 입력비트 a3는 승산기 516으로, 입력비트 a4는 승산기 518으로, 입력비트 a5는 승산기 520으로, 입력비트 a6는 승산기 522으로, 입력비트 a7는 승산기 524으로, 입력비트 a8는 승산기 526으로, 입력비트 a9는 승산기 528으로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어W1 = 10101010101010110101010101010100를 생성하여 승산기 510로 출력하고, 기저부호어W2 = 01100110011001101100110011001100를 생성하여 승산기 512로 출력하고, 기저부호어W4 = 00011110000111100011110000111100를 생성하여 승산기 514로 출력하고, 기저부호어W8 = 00000001111111100000001111111100를 생성하여 승산기 516로 출력하고, 기저부호어W16 = 00000000000000011111111111111101를 생성하여 승산기 518로 출력하면, 상기 승산기 510은 심볼단위로 상기 기저부호어 W1과 입력비트 a0를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512은 심볼단위로 상기 기저부호어 W2과 입력비트 a1를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 514은 심볼단위로 상기 기저부호어 W4과 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼단위로 상기 기저부호어 W8과 입력비트 a3를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼단위로 상기 기저부호어 W16과 입력비트 a4를 승산하여 배타적가산기 540으로 출력한다. 또한, all 1 부호생성기 502는 전부 1인 길이 32인 기저 부호어를 생성하여 승산기 520로 출력하면, 상기 승산기 520은 심볼단위로 상기 기저부호어 all 1 부호어와 입력비트 a5를 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 마스크 생성기 504는 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력하지만, 상기 승산기 522, 524, 526, 528에 각각 입력되어진 상기 입력비트 a6, a7, a8, a9이 0이기 때문에, 상기 승산기 522, 524, 526, 528는 0를 출력하기 때문에 상기 승산기가 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522,524, 526, 528으로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510, 512, 514, 516, 518, 520, 522으로 부터의 출력값을 배타적가산한 결과만이 출력된다. 그러면, 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에 상기 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼들 중 10, 12, 13, 14, 19, 20, 21, 23, 24, 27, 28, 31번째 부호심볼들을 천공하여 32개의 부호심볼들 중 12개 심볼들이 천공된 20개의 부호심볼들을 출력한다.
5. 제1TFCI와 제2TFCI의 정보량의 비가 6:4인 경우
정보량의 비가 6:4인 경우에 부호기 400의 경우 (18,6) 부호기로 동작하고, 부호기 405는 (14,4) 부호기로 동작하게 된다. 따라서, 상기 도 5를 참조하여 (18,6) 부호기의 동작과 (14,4) 부호기의 동작을 살펴보면 다음과 같다.
먼저 상기 도 5를 참조하여 (18,6) 부호기의 동작을 살펴보면, 6비트의 입력비트들로 각각 a0, a1, a2, a3, a4, a5가 입력되고, 나머지 a6, a7, a8, a9는 0으로 입력한다. 그러면 상기, 입력비트 a0는 승산기 510으로, 입력비트 a1는 승산기 512으로, 입력비트 a2는 승산기 514으로, 입력비트 a3는 승산기 516으로, 입력비트 a4는 승산기 518으로, 입력비트 a5는 승산기 520으로, 입력비트 a6는 승산기 522으로, 입력비트 a7는 승산기 524으로, 입력비트 a8는 승산기 526으로, 입력비트 a9는 승산기 528으로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은기저부호어W1 = 10101010101010110101010101010100를 생성하여 승산기 510로 출력하고, 기저부호어W2 = 01100110011001101100110011001100를 생성하여 승산기 512로 출력하고, 기저부호어W4 = 00011110000111100011110000111100를 생성하여 승산기 514로 출력하고, 기저부호어W8 = 00000001111111100000001111111100를 생성하여 승산기 516로 출력하고, 기저부호어W16 = 00000000000000011111111111111101를 생성하여 승산기 518로 출력하면, 상기 승산기 510은 심볼단위로 상기 기저부호어 W1과 입력비트 a0를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512은 심볼단위로 상기 기저부호어 W2과 입력비트 a1를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 514은 심볼단위로 상기 기저부호어 W4과 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼단위로 상기 기저부호어 W8과 입력비트 a3를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼단위로 상기 기저부호어 W16과 입력비트 a4를 승산하여 배타적가산기 540으로 출력한다. 또한, all 1 부호생성기 502는 전부 1인 길이 32인 기저 부호어를 생성하여 승산기 520로 출력하면, 상기 승산기 520은 심볼단위로 상기 기저부호어 all 1 부호어와 입력비트 a5를 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 마스크 생성기 504는 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력하지만, 상기 승산기 522, 524, 526, 528에 각각 입력되어진 상기 입력비트 a6, a7, a8, a9이 0이기 때문에, 상기 승산기 522, 524, 526, 528는 0를 출력하기 때문에 상기 승산기가 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518,520, 522, 524, 526, 528으로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510, 512, 514, 516, 518, 520, 522으로 부터의 출력값을 배타적가산한 결과만이 출력된다. 그러면, 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력한다. 그러면,상기 천공기 560은 상기 제어기 500에 상기 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼들 중, 0, 7, 9, 11, 16, 19, 24, 25, 26, 27, 28, 29, 30, 31번째 부호심볼들을 천공하여 32개의 부호심볼들 중 14개의 심볼들이 천공된 18개의 부호심볼들을 출력한다.
상기 도 5를 참조하여 (14,4) 부호기의 동작을 살펴보면, 4비트의 입력비트들로 a0,a1,a2,a3이 입력되고, 나머지 a4, a5, a6, a7, a8, a9는 0으로 입력된다. 그러면 상기, 입력비트 a0는 승산기 510으로, 입력비트 a1는 승산기 512으로, 입력비트 a2는 승산기 514으로, 입력비트 a3는 승산기 516으로, 입력비트 a4는 승산기 518으로, 입력비트 a5는 승산기 520으로, 입력비트 a6는 승산기 522으로, 입력비트 a7는 승산기 524으로, 입력비트 a8는 승산기 526으로, 입력비트 a9는 승산기 528으로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100를 생성하여 승산기 510로 출력하면, 상기 승산기 510은 심볼단위로 상기 부호어와 입력비트 a0를 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100를 생성하여 승산기 512로 출력하면, 상기 승산기 512은 심볼단위로 상기 부호어와 입력비트 a1를 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100를 생성하여 승산기 514로 출력하면, 상기 승산기 514은 심볼단위로 상기 부호어와 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W8 = 0000000111111110000000 1111111100를 생성하여 승산기 516로 출력하면, 상기 승산기 514은 심볼단위로 상기 부호어와 입력비트 a3를 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 월시부호 생성기 500는 그외의 기저부호어 W16을 생성하여 각각 승산기 518로 출력하고, all 1 부호생성기 502는 전부 1인 기저 부호어를 생성하여 승산기 520로 출력하고, 마스크 생성기 504는 그 외의 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력하지만, 상기 승산기 518, 520, 522, 524, 526, 528에 입력되어진 상기 입력비트 a4,a5,a6,a7,a8,a9이 0이기 때문에, 상기 승산기들이 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528으로 부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기510, 승산기512, 승산기514과 승산기516으로 부터의 출력값의 배타적가산값만이 출력된다. 그러면 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에 상기 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼들중 0, 1, 2, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31번째 부호심볼들을 천공하여 32개의 부호심볼들 중 18개의 심볼들이 천공된 14개의 부호심볼들을 출력한다.
6. 제1TFCI와 제2TFCI의 정보량의 비가 7:3인 경우
정보량의 비가 7:3인 경우에 부호기 400의 경우 (21,7) 부호기로 동작하고, 부호기 405는 (11,3) 부호기로 동작하게 된다. 따라서, 상기 도 5를 참조하여 (21,7) 부호기의 동작과 (11,3) 부호기의 동작을 살펴보면 다음과 같다.
먼저 상기 도 5를 참조하여 (21,7) 부호기의 동작을 살펴보면, 7비트의 입력비트들로 각각 a0, a2, a3, a4, a5, a6이 입력되고, 나머지, a7, a8, a9는 0으로 입력된다. 그러면 상기, 입력비트 a0는 승산기 510으로, 입력비트 a1는 승산기 512으로, 입력비트 a2는 승산기 514으로, 입력비트 a3는 승산기 516으로, 입력비트 a4는 승산기 518으로, 입력비트 a5는 승산기 520으로, 입력비트 a6는 승산기 522으로, 입력비트 a7는 승산기 524으로, 입력비트 a8는 승산기 526으로, 입력비트 a9는 승산기 528으로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어W1 = 10101010101010110101010101010100를 생성하여 승산기 510로 출력하고, 기저부호어W2 = 01100110011001101100110011001100를 생성하여 승산기 512로 출력하고, 기저부호어W4 = 00011110000111100011110000111100를 생성하여 승산기 514로 출력하고, 기저부호어W8 = 00000001111111100000001111111100를 생성하여 승산기 516로 출력하고, 기저부호어W16 = 00000000000000011111111111111101를 생성하여 승산기 518로 출력하면, 상기 승산기 510은 심볼단위로 상기 기저부호어 W1과 입력비트 a0를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512은 심볼단위로 상기 기저부호어 W2과 입력비트 a1를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 514은 심볼단위로 상기 기저부호어 W4과 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼단위로 상기 기저부호어 W8과 입력비트 a3를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼단위로 상기 기저부호어 W16과 입력비트 a4를 승산하여 배타적가산기 540으로 출력한다. 또한, all 1 부호생성기 502는 전부 1인 길이 32인 기저 부호어를 생성하여 승산기 520로 출력하면, 상기 승산기 520은 심볼단위로 상기 기저부호어 all 1 부호어와 입력비트 a5를 승산하여 배타적가산기 540으로 출력한다. 또한, 마스크 생성기 540은 기저부호어M1 = 0101 0000 1100 0111 1100 0001 1101 1101를 생성하여 승산기 522로 출력하면, 상기 승산기 522은 심볼단위로 상기 기저부호어 M1과 입력비트 a6를 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 마스크 생성기 504는 그 외의 기저부호어 M2, M4, M8을 생성하여 각각 승산기 524, 526, 528로 출력하지만, 상기 승산기 524, 526, 528에 각각 입력되어진 상기 입력비트 a7, a8, a9이 0이기 때문에, 상기 승산기 524, 526, 528는 0를 출력하기 때문에 상기 승산기가 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528으로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510, 512, 514, 516, 518, 520, 522으로 부터의 출력값을 배타적가산한 결과만이 출력된다. 그러면, 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼들 중 0, 1, 2, 3, 4, 5, 7, 12, 18, 21, 24번째 부호심볼들을 천공하여 32개의 부호심볼들 중 11개의 심볼들이 천공된 21개의 부호심볼들을 출력한다.
다음으로 상기 도 5를 참조하여 (11,3) 부호기의 동작을 살펴보면, 3비트의 입력비트로서 a0,a1,a2가 입력되고, 나머지, a3, a4, a5, a6, a7, a8, a9은 0으로 입력된다. 그러면 상기, 입력비트 a0는 승산기 510으로, 입력비트 a1는 승산기 512으로, 입력비트 a2는 승산기 514으로, 입력비트 a3는 승산기 516으로, 입력비트 a4는 승산기 518으로, 입력비트 a5는 승산기 520으로, 입력비트 a6는 승산기 522으로, 입력비트 a7는 승산기 524으로, 입력비트 a8는 승산기 526으로, 입력비트 a9는 승산기 528으로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100를 생성하여 승산기 510로 출력하면, 상기 승산기 510은 심볼단위로 상기 부호어와 입력비트 a0를 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100를 생성하여 승산기 512로 출력하면, 상기 승산기 512은 심볼단위로 상기 부호어와 입력비트 a1를 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100를 생성하여 승산기 514로 출력하면, 상기 승산기 514은 심볼단위로 상기 부호어와 입력비트 a2를 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 월시부호 생성기 500는 그외의 기저부호어 W8, W16을 생성하여 각각 승산기 516, 518로 출력하고, all 1 부호생성기 502는 전부 1인 기저 부호어를 생성하여 승산기 520로 출력하고, 마스크 생성기 504는 그 외의 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력하지만, 상기 승산기 516, 518, 520, 522, 524, 526, 528에 입력되어진 상기 입력비트 a2,a3,a4,a5,a6,a7,a8,a9이 0이기 때문에, 상기 승산기들이 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528으로 부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기510, 승산기512과 승산기514으로 부터의 출력값의 배타적가산값만이 출력된다. 그러면 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에 상기 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼들 중, 7, 8, 9, 10, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31번째 부호심볼들을 천공하여 32개의 부호심볼들 중 21개의 심볼들이 천공된 11개의 부호심볼들을 출력한다.
7. 제1TFCI와 제2TFCI의 정보량의 비가 8:2인 경우
정보량의 비가 8:2인 경우에 부호기 400의 경우 (24,8)부호기로 동작하고, 부호기 405는 (8,2)부호기로 동작하게 된다. 따라서, 상기 도 5를 참조하여 (24,8) 부호기의 동작과 (8,2) 부호기의 동작을 살펴보면 다음과 같다.
먼저 상기 도 5를 참조하여 (24,8) 부호기의 동작을 살펴보면, 8비트의 입력비트로서 각각 a0, a2, a3, a4, a5, a6, a7이 입력되고, 나머지, a8, a9는 0으로 입력된다. 그러면 상기, 입력비트 a0는 승산기 510으로, 입력비트 a1는 승산기 512으로, 입력비트 a2는 승산기 514으로, 입력비트 a3는 승산기 516으로, 입력비트 a4는 승산기 518으로, 입력비트 a5는 승산기 520으로, 입력비트 a6는 승산기 522으로, 입력비트 a7는 승산기 524으로, 입력비트 a8는 승산기 526으로, 입력비트 a9는 승산기 528으로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어W1 = 10101010101010110101010101010100를 생성하여 승산기 510로 출력하고, 기저부호어W2 = 01100110011001101100110011001100를 생성하여 승산기 512로 출력하고, 기저부호어W4 = 00011110000111100011110000111100를 생성하여 승산기 514로 출력하고, 기저부호어W8 = 00000001111111100000001111111100를 생성하여 승산기 516로 출력하고, 기저부호어W16 = 00000000000000011111111111111101를 생성하여 승산기 518로 출력하면, 상기 승산기 510은 심볼단위로 상기 기저부호어 W1과 입력비트 a0를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512은 심볼단위로 상기 기저부호어 W2과 입력비트 a1를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 514은 심볼단위로 상기 기저부호어 W4과 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼단위로 상기 기저부호어 W8과 입력비트 a3를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼단위로 상기 기저부호어 W16과 입력비트 a4를 승산하여 배타적가산기 540으로 출력한다. 또한, all 1 부호생성기 502는 전부 1인 길이 32인 기저 부호어를 생성하여 승산기 520로 출력하면, 상기 승산기 520은 심볼단위로 상기 기저부호어 all 1 부호어와 입력비트 a5를 승산하여 배타적가산기 540으로 출력한다. 또한, 마스크 생성기 540은 기저부호어M1 = 0101 0000 1100 0111 1100 0001 1101 1101를 생성하여 승산기 522로 출력하고, 기저부호어M2 = 0000 0011 1001 1011 1011 0111 0001 1100를 생성하여 승산기 524로 출력하면, 상기 승산기 522은 심볼단위로 상기 기저부호어 M1과 입력비트 a6를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 524은 심볼단위로 상기 기저부호어 M2과 입력비트 a7를 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 마스크 생성기 504는 그 외의 기저부호어 M4, M8을 생성하여 각각 승산기 528로 출력하지만, 상기 승산기 526, 528에 각각 입력되어진 상기 입력비트 a8, a9이 0이기 때문에, 상기 승산기 526, 528는 0를 출력하기 때문에 상기 승산기가 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 526, 528으로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510,512,514,516,518,520,522,524으로 부터의 출력값을 배타적가산한 결과만이 출력된다. 그러면, 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼들 중, 1, 7, 13, 15, 20, 25, 30, 31번째 부호심볼들을 천공하여 32개의 부호심볼들 중 8개 심볼들이 천공된 24개의 부호심볼들을 출력한다.
다음으로, 상기 도 5를 참조하여 상기 (8,2) 부호기의 동작을 살펴보면, 2비트의 입력비트로 a0,a1이 입력되고, 나머지 a2, a3, a4, a5, a6, a7, a8, a9는 0으로 입력된다. 그러면 상기, 입력비트 a0은 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 승산기 510으로 출력하면, 상기 승산기 510은 심볼 단위로 상기 부호어와 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 승산기 512로 출력하면, 상기 승산기 512은 심볼단위로 상기 부호어와 입력비트 a1를 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 월시부호 생성기 500는 그외의 기저부호어 W4, W8, W16을 생성하여 각각 승산기 514, 516, 518로 출력하고, all 1 부호생성기 502는 전부 1인 기저 부호어를 생성하여 승산기 520로 출력하고, 마스크 생성기 504는 그 외의 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력하지만, 상기 승산기 514, 516, 518, 520, 522, 524, 526, 528에 입력되어진 상기 입력비트 a2,a3,a4,a5,a6,a7,a8,a9이 0이기 때문에, 상기 승산기 514, 516, 518, 520, 522, 524, 526, 528는 0를 출력하기 때문에 상기 승산기들이 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528으로 부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기510과 승산기512으로 부터의 출력값의 배타적 가산값만이 출력된다. 그러면 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼중, 3, 7, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31번째 부호심볼들을 천공하여 32개의 부호심볼들 중 24개의 심볼들이 천공된 8개의 부호심볼을 출력한다.
8. 제1TFCI와 제2TFCI의 정보량의 비가 9:1인 경우
정보량의 비가 9:1인 경우에 부호기 400의 경우 (27,9)부호기로 동작하고, 부호기 405는 (5,1)부호기로 동작하게 된다. 따라서, 상기 도 5를 참조하여 (27,9) 부호기의 동작과 (5,1) 부호기의 동작을 살펴보면 다음과 같다.
다음으로, 상기 도 5를 참조하여 (27,9) 부호기의 동작을 살펴보면, 9비트의 입력비트들이 입력되면, 상기 입력비트들은 각각 a0, a2, a3, a4, a5, a6, a7, a8로 하고, 나머지, a9는 0으로 채운다. 그러면 상기, 입력비트 a0은 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 승산기 510으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 승산기 512로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100을 생성하여 승산기 514로 출력하고, 기저부호어 W8 = 00000001111111100000001111111100을 생성하여 승산기 516으로 출력하고, 기저부호어 W16 = 00000000000000011111111111111101을 생성하여 승산기 518로 출력한다. 상기 승산기 510은 심볼 단위로 상기 기저부호어 W1과 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512는 심볼 단위로 상기 기저부호어 W2와 입력비트 a1을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 514는 심볼 단위로 상기 기저부호어 W4와 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼 단위로 상기 기저부호어 W8과 입력비트 a3을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼 단위로 상기 기저부호어 W16과 입력비트 a4를 승산하여 배타적가산기 540으로 출력한다. 또한, 1 부호생성기 502는 전부 1인 길이 32인 기저 부호어(1시퀀스)를 생성하여 승산기 520으로 출력하면, 상기 승산기 520은 심볼 단위로 상기 기저부호어 1 시퀀스와 입력비트 a5를 승산하여 배타적가산기 540으로 출력한다. 또한, 마스크 생성기 540은 기저부호어 M1 = 0101 0000 1100 0111 1100 0001 1101 1101를 생성하여 승산기 522로 출력하고, 기저부호어 M2 = 0000 0011 1001 1011 1011 0111 0001 1100을 생성하여 승산기 524로 출력하고, 기저부호어 M4 = 0001 0101 1111 0010 0110 1100 1010 1100을 생성하여 승산기 526으로 출력하면, 상기 승산기 522는 심볼 단위로 상기기저부호어 M1과 입력비트 a6을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 524는 심볼 단위로 상기 기저부호어 M2와 입력비트 a7을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 526은 심볼 단위로 상기 기저부호어 M4와 입력비트 a8을 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 마스크 생성기 504는 그 외의 기저부호어 M8을 생성하여 각각 승산기 528로 출력하지만, 상기 승산기 528에 입력되어진 상기 입력비트 a9가 0이기 때문에, 상기 승산기 528의 출력은 배타적 가산기 540의 출력에 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 528로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510,512,514,516,518,520,522,524,526으로부터의 출력 값을 배타적 가산한 결과만이 출력된다. 그러면, 상기 배타적 가산기 540으로부터 출력된 32개의 심볼들은 천공기 560으로 입력된다. 그러면 이와 동시에 부호 길이정보가 제어기 550에 입력되면 상기 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력한다. 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호 심볼들 중, 0,2,8,19,20번째 부호심볼들을 천공하여 상기 32개의 부호심볼들 중 5개의 심볼들이 천공된 27개의 부호화 심볼들을 출력한다.
다음으로 상기 도 5를 참조하여 (5,1) 부호기의 동작을 살펴보면, 1비트의 입력비트로서 a0가 입력되고, 나머지 입력비트들인 a1, a2, a3, a4, a5, a6, a7, a8, a9는 0으로 입력된다. 그러면 상기, 입력비트 a0은 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로,입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저 부호어 W1 = 10101010101010110101010101010100을 생성하여 승산기 510으로 출력하면, 상기 승산기 510은 입력비트 a0을 상기 부호어의 심볼들과 심볼 단위로 승산하여 배타적 가산기 540으로 출력한다. 그리고, 상기 월시부호 생성기 500은 그 외의 기저 부호어 W2, W4, W8, W16을 생성하여 각각 승산기 512, 514, 516, 518로 출력하고, 1 부호생성기 502는 전부 1인 기저 부호어(1 시퀀스)를 생성하여 승산기 520으로 출력한다. 한편, 마스크 생성기 504는 그 외의 기저 부호어들 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력한다. 하지만, 상기 승산기 512, 514, 516, 518, 520, 522, 524, 526, 528에 입력되어진 상기 입력비트 a1,a2,a3,a4,a5,a6,a7,a8,a9가 0이기 때문에, 상기 승산기 512, 514, 516, 518, 520, 522, 524, 526, 528은 0을 출력한다. 따라서, 상기 승산기들로부터의 출력은 배타적 가산기 540의 출력에 아무런 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기510으로부터의 출력 값이 그대로 출력된다. 그러면 상기 배타적 가산기 540으로부터 출력된 32개의 심볼들은 천공기 560으로 입력된다. 또한, 이와 동시에 부호 길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력한다. 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼들 중, 1, 3, 5, 7, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31 번째 부호심볼들을 천공하여 32개의 부호심볼들 중 27개의 심볼들이 천공된 5개의 부호심볼들을 출력한다.
전술한 예는 제2TFCI의 부호율만을 높이는 경우에 대한 것이고, 제1TFCI의 부호율만을 높이는 경우에 대해서는 전술한 바에 의하여 각각 부호기 400과 405의 동작이 이해될 수 있을 것이다.
상기와 같은 동작 후 부호기 400과 405로부터 출력되어지는 부호화 심볼들은 각각 멀티플렉서 410에 인가되어 시간적으로 다중화되어 상기 32개의 부호화 심볼들이 다중화된 신호들이 출력되어진다.
상기 멀티플렉서 410에서 다중화 하는 방법에 대하여 설명한다. 상기 멀티플렉서410은 상기 부호기 400과 405에서 출력되는 부호화 심볼들의 위치가 하나의 무선 프레임에서 가능한 균일한 분포를 가질 수 있도록 하는 역할을 한다. 즉 상기 멀티플렉서 410은 본 발명의 종래 기술의 설명에서 정의한 ak를 부호화한 부호 심볼들을 bi로 매핑하는 역할을 한다. 상기 ak의 부호화 심볼이 매핑된 bl은 상기 종래 기술의 설명에서 설명된 A1, A2, A3, A4의 각각의 경우에 대해서 dm으로 매핑되어 실제 무선 프레임으로 전송되게 된다. 상기 A1, A2, A3, A4중에서 A2, A3, A4의 경우는 32개의 bl이 모두 전송되기 때문에 상관이 없지만 A1의 경우에는 d30(b30)과d31(b31)이 전송되지 않기 때문에 상기 d30(b30)과 d31(b31)에 각각의 부호화기에서 나온 부호 심볼들 중 어떤 것을 매핑 시킬 것인지를 고려해야 한다. 상기 d30(b30)과 d31(b31)에 각각의 부호화기에서 출력된 부호화 심볼을 매핑시키는 규칙은 하기의 설명과 같다.
규칙 1. 각각의 부호화기의 제일 마지막 부호 심볼을 d30(b30)과 d31(b31)에 매핑 시킨다.
규칙 2. 각각의 부호화기의 임의 부호 심볼을 d30(b30)과 d31(b31)에 매핑 시킨다.
규칙 3. 부호율이 높아진 부호화기에서 임의 2 심볼을 d30(b30)과 d31(b31)에 매핑 시킨다.
규칙 4. 부호율이 높은 부호화기의 임의 2 심볼을 d30(b30)과 d31(b31)에 매핑 시킨다.
규칙 5. 부호율이 높아진 부호기외의 다른 부호기에서 임의 2 심볼을 d30(b30)과 d31(b31)에 매핑 시킨다.
상기 규칙 1, 규칙 2, 규칙 3, 규칙 4, 규칙 5를 적용함에 있어서 고려해야 할 사항은 각각의 부호에서 부호화 심볼이 1개 혹은 2개 전송이 되지 않을 경우, 제1TFCI 혹은 제2TFCI에 사용되는 각각의 부호의 성능이 어떻게 변하는지에 대한 것과 제1TFCI와 제2TFCI 중에 어느 TFCI의 신뢰도(혹은 성능)를 높일 것이냐는 것과 각각의 부호화기의 출력된 부호화 심볼들 중 어떤 심볼을 d30(b30)과 d31(b31)에 매핑해야 각 부호의 성능 저하가 최소로 되는 것인지에 대한 것과 제1TFCI와 제2TFCI들 중 어떤 TFCI에 중점을 두어 전송할 것인 지이다.
상기 규칙 1, 규칙 2, 규칙 3, 규칙 5에 대해 설명을 하기 전에 제1TFCI와 제2TFCI의 정보율의 비를 3:7로 하는 HSM을 가정하며 상기 규칙 4에 대한 설명에서는 7:3을 가정하고, A1의 경우를 가정한다.
상기 규칙 1에 대해서 예를 들어 설명하면, 상기 제1TFCI와 제2TFCI의 정보율의 비에 따라 사용 가능한 부호는 (9,3) 부호와 (23,7)부호 혹은 (11,3)부호와 (21,7)부호이다. 상기 (9,3)부호와 (23,7)부호가 사용되는 것은 제2TFCI의 부호 성능을 높이는 경우이고, 상기 (11,3)부호와 상기 (21,7)부호가 사용되는 것은 제1TFCI의 부호 성능을 높이는 경우이다. 상기 규칙 1을 적용하면 상기 (9,3)부호의 마지막 부호 심볼이 전송되지 않기 때문에 실질 부호율이 (8,3)이 되고, 상기 (23,7)부호의 마지막 부호 심볼이 전송되지 않기 때문에 실질 부호율이 (22,7)이 되고, 상기 (11,3)부호의 마지막 부호 심볼이 전송되지 않기 때문에 실질 부호율이 (10,3)이 되고, 상기 (21,7)부호의 마지막 부호 심볼이 전송되지 않기 때문에 실질 부호율이 (20,7)이 된다. 상기 규칙 1을 적용하면 각각의 부호기에서 제일 마지막 심볼을 d30(b30)과 d31(b31)에 매핑하기 때문에 매핑은 간단해지지만 A1의 경우에서 제1TFCI와 제2TFCI의 부호화기의 실질적인 부호율이 감소되므로, 제1TFCI와 제2TFCI 각각의 부호의 성능이 감소될 수 있다.
상기 규칙 2에 대해서 예를 들어 설명하면, 상기 제1TFCI와 제2TFCI의 정보율의 비에 따라 사용 가능한 부호는 (9,3) 부호와 (23,7)부호 혹은 (11,3)부호와 (21,7)부호이다. 상기 규칙 2를 적용하면 상기 (9,3)부호의 임의 부호 심볼이 전송되지 않기 때문에 실질 부호율이 (8,3)이 되고, 상기 (23,7)부호의 임의 부호 심볼이 전송되지 않기 때문에 실질 부호율이 (22,7)이 되고, 상기 (11,3)부호의 임의 부호 심볼이 전송되지 않기 때문에 실질 부호율이 (10,3)이 되고, 상기 (21,7)부호의 임의 부호 심볼이 전송되지 않기 때문에 실질 부호율이 (20,7)이 된다. 상기 4개의 부호에서 전송되지 않는 임의 부호 심볼은 각각의 부호의 실질 전송율이 감소되더라도 실제 부호의 성능이 떨어지지 않도록 선택될 수 있다. 그러나 상기 임의 부호 심볼의 선택에 있어서 몇몇의 부호들은 임의 부호 심볼의 선택 여부에 관계없이 성능이 떨어질 수 있다. 상기 규칙 2를 적용하면 상기 규칙 1의 경우보다 매핑하는 방법은 복잡해지지만 A1의 경우에서 제1TFCI와 제2TFCI의 부호화기의 실질적인 부호율이 감소와 상관없이 제1TFCI와 제2TFCI 각각의 부호의 성능을 유지시켜 줄 수 있다.
상기 규칙 3에 대해서 예를 들어 설명하면, 상기 제1TFCI와 상기 제2TFCI의 정보율의 비에 따라 사용 가능한 부호는 (9,3) 부호와 (23,7)부호 혹은 (11,3)부호와 (21,7)부호이다. 상기 규칙 3을 적용하면 상기 (23,7)부호의 임의 부호 심볼 2 개가 전송되지 않기 때문에 실질 부호율이 (21,7)이 되고, 상기 (11,3)부호의 임의 부호 심볼이 전송되지 않기 때문에 실질 부호율이 (9,3)이 된다. 상기 2개의 부호에서 전송되지 않는 임의 부호 심볼들은 부호의 실질 전송율이 감소되더라도 실제부호의 성능이 떨어지지 않도록 선택될 수도 있으나 대부분의 부호에서 부호의 성능이 감소된다. 상기 규칙 3을 적용하면 각 부호들의 실제 전송율이 (9,3) 혹은 (21,7)이 되어 A1 경우의 TFCI부호어의 실제 전송율인 1/3의 성능을 만족한다. 하지만, TFCI의 심볼의 수를 늘린 것이 제1TFCI 부호 혹은 제2TFCI 부호의 성능을 좋게 하려는 것이었으나, 부호 심볼의 수를 늘린 부호의 성능이 떨어지게 된다. 그렇지만 상기 규칙 2와 같이 부호의 성능을 떨어뜨리지 않는 임의 심볼들을 찾아낼 수 있으나 매핑하는 방법이 복잡하며, 매핑하는 방법을 간단하게 하기 위해서는 부호 심볼이 늘어난 부호기의 출력 부호 심볼들 중에 마지막 두 심볼을 d30(b30)과 d31(b31)에 매핑하면 된다.
상기 규칙 4에 대해서 예를 들어 설명하면, 상기 제1TFCI와 제2TFCI의 정보율의 비에 따라 사용 가능한 부호는 (23,7) 부호와 (9,3)부호 혹은 (21,7)부호와 (11,3)부호이다. 상기 (21,7)부호와 (11,3)부호가 사용되는 것은 제2TFCI의 부호 성능을 높이는 경우이고, (23,7)부호와 (9,3)부호가 사용되는 것은 제1TFCI의 부호 성능을 높이는 경우이다. 상기 규칙 4를 적용하면 상기 (23,7)부호의 마지막 부호 심볼이 전송되지 않기 때문에 실질 부호율이 (21,7)이 되고, 상기 (9,3)부호는 부호율의 변화가 없으며, 상기 (21,7)부호의 마지막 부호 심볼이 전송되지 않기 때문에 실질 부호율이 (19,7)이 되고, 상기 (11,3)부호율은 변화가 없다. 상기 규칙 4를 적용하면 부호어의 수가 많은 부호기에서 각각의 부호기에서 제일 마지막 심볼 2개 혹은 임의 심볼 2개를 d30(b30)과 d31(b31)에 매핑하게 된다. 상기 규칙 4에서는부호어의 길이가 긴 부호에서 부호 심볼 2개를 전송하지 않기 때문에 부호어가 긴 부호의 성능은 떨어지나 부호어가 짧은 부호어의 성능은 보장된다.
상기 규칙 5를 예를 들어 설명하면, 제1TFCI와 제2TFCI의 정보량의 비가 3:7이며, 제2TFCI를 전송하는 부호어의 성능을 높였다고 가정하면, 사용되는 부호는 (9,3)이고, (23,7)이다. 상기 규칙 5에서는 제2TFCI를 신뢰도 있게 전송하기 위해서 (9,3)의 부호심볼에서 임이의 2개 심볼을 d30(b30)과 d31(b31)에 매핑하게 되어 실질 부호율은 (7,3)이 된다. 상기 규칙 5에서는 제1TFCI 부호기의 성능은 떨어지지만 제2TFCI 부호 심볼들의 손상은 없기 때문에 제2TFCI 부호어를 안전하게 전송하려는 목적에는 부합되게 된다.
상기 규칙 1, 규칙 2, 규칙 3, 규칙 4의 설명에서 전술한 A1의 경우에만 ak를 bl에 매핑하는 방법을 설명하였으며, A2, A3, A4의 경우에는 부호화 심볼 32개가 모두 전송되거나 부호화 심볼 32개가 반복되어 전송되기 때문에 별도의 매핑규칙이 필요 없으며, A1의 경우에서 사용한 매핑규칙을 동일하게 사용할 수 있다. 또한 상기 규칙 1, 규칙 2, 규칙 3, 규칙 4, 규칙 5는 각각의 상황에 맞도록 적절히 사용될 수 있다.
본 발명에서는 ak를 bl에 매핑하는 방법에 대한 구체적인 예로 하기와 같은 예를 제시한다.
하기 예에서는 제1TFCI 부호화기와 제2TFCI 부호화기 각각의 부호화기 즉 {(3,1) 부호화기, (29,9) 부호화기}, {(6,2) 부호화기, (26,8) 부호화기}, {(9,3)부호화기, (23,7) 부호화기}, {(12,4) 부호화기, (20,6) 부호화기}, {(18,6) 부호화기, (14,4) 부호화기}, {(21,7) 부호화기, (11,3) 부호화기}, {(24,8) 부호화기, (8,2) 부호화기}, {(27,9) 부호화기, (5,1) 부호화기} 및 (32,10) 부호화기에서 제2TFCI 부호화기의 마지막 두 개의 부호심볼은 d30(b30)과 d31(b31)로 매핑 시킨다. 또한 종래 3GPP에서 사용하던 (16,5) 부호화기도 같이 동작할 수 있기 때문에 상기 (16,5) 부호화기 2개의 마지막 심볼 역시 d30(b30)과 d31(b31)로 매핑되며, (32,10) 부호화기에서는 마지막 부호 심볼 2개가 d30(b30)과 d31(b31)로 매핑된다.
상기에서 제2TFCI 부호기가 A1에서 사용되는 경우 실제 전송되는 부호율은 9가지의 모든 부호화기가 1/3이 된다. 하지만, 본 발명에서 제시한 부호화기 9가지는 부호율이 1/3이 되더라도, 1/3의 부호화율에서 최적 성능을 갖는 부호기로 설계되어 있다. 또한 상기에서 제1TFCI 부호의 부호 심볼을 증가시키는 방법에 있어서도 제2TFCI와 마찬가지로 두 심볼을 전송하지 않더라도 실제 전송율 1/3에서는 최적의 성능을 갖는 부호기로 설계되어 있다.
본 발명에서 사용하는 정보 비트의 부호심볼들과 bl의 매핑에 대한 설명을 하기 전에, DCH용 TFCI 비트, 즉 제1TFCI 비트와 DSCH용 TFCI 비트, 즉 제2TFCI 비트를 각각 m 비트와 n 비트로 하며, m+n의 합은 10으로 한다. 또한 상기에서 설명한 바와 같이 제2TFCI 부호화기의 마지막 부호 심볼들은 d30(b30)과 d31(b31)로 매핑되는 것으로 하며, (16,5 )부호화기는 각각의 부호화기에서 마지막 부호 심볼 하나씩을 d30(b30)과 d31(b31)로 매핑하는 것으로 한다. 본 발명에서는 m과 n이 가질 수 있는 값은 (m,n)=1:9 또는 2:8 또는 3:7 또는 4:6 또는 5:5 또는 6:4 또는 7:3 또는 8:2 또는 9:1 의 경우에 대해서 설명한다. (32,10) 부호화기에서는 부호심볼들을 순서대로 배치하면 된다.
우선 m값이 n값보다 큰 경우를 고려한다.
n값이 m값보다 큰 경우에도 n과 m값을 교환하여 하기 방법을 이용하면 DCH용 TFCI 부호 심볼과 DSCH의 부호 심볼의 배열을 얻을 수 있다.
상기 서술된 부호화 방법에 의하면 DCH와 DSCH를 위한 TFCI 비트가 각각 m 비트와 n 비트인 경우 코딩 후에 생성된 비트 수는 각각(m*3) 비트와 (n*3 + 2) 비트이다.
따라서 생성된 부호화 심볼을 전송하기 위한 위치를 선정하기 위하여, 상기 설명된 A1과 A2, A3, A4는 다른 방법을 사용한다. 상기 A1의 경우에는 제2TFCI 부호기의 마지막 부호 심볼을 d30(b30)과 d31(b31)로 매핑한 후, 실제 전송되는 30개의 bl에 대해서 10개로 나눈 후, 제1TFCI 부호기의 m*3개의 부호 심볼들을 3등분한 m개의 심볼들과 제2TFCI 부호 심볼 부호기들의 최종 2개 부호 심볼을 제외한 n*3의 부호 심볼들을 3등분한 n개의 심볼들을 배열한다. A2의 경우에는 상기 A1의 경우에서 배열된 32개의 bl을 순서대로 3회 반복시키고, b0으로부터 b23까지 한 번 더 반복하여 총 120개의 dm에 배열하여 전송한다. A3의 경우에는 상기 A1의 경우에서 배열된32개의 bl을 전송되는 dm의 위치에 맞추어서 전송하고, A4의 경우에는 A1의 경우에서 배열된 32개의 bl을 4회 반복하여 전송되는 128개의 dm의 위치에 맞추어서 전송한다. 따라서 본 발명의 예에서는 상기 A1의 경우에서 부호화된 심볼들을 bl에 매핑 시키는 방법에 대해서 설명하고, A2, A3, A4의 경우에서는 상기 설명된 바와 같이 A1에서 배열된 bl을 사용하여 부호화된 심볼들을 매핑 시키는 방법을 사용한다.
하기 설명은 주어진 10개의 부호 심볼의 위치에 DCH를 위한 m개의 부호 심볼과 DSCH를 위한 n개의 부호심볼을 배열하는 방법에 관한 실시 예이다.
L을 10개의 부호 심볼중 중 L 번째 부호 심볼을 가리키도록 한다.
하기와 같은 <수학식 6> 과 <수학식 6>를 정의한다.
k=0,1,2,..., n
k=0,1,2,3,..., n
상기 <수학식 5> 및 <수학식 6>에서는 x 보다 작거나 같은 정수 중 가장 큰 값을 나타내고는 x 보다 크거나 같은 정수 중 가장 작은 값을 나타낸다.
상기 <수학식 6> 에서 F(-1)은 0으로 정의한다. 즉
F(-1)=0
상기 수학식들 이용하여 DCH를 위한 m 비트와 DSCH를 위한 n 비트를 배열하는 방법을 서술하면 하기의 <수학식 7>과 같다. 10개의 L 값들 중 n 개의 다음의 L 값들에는 DSCH를 위한 비트를 순서대로 배열한다.
L = F(l-1) + G(l) + l
상기 수식에서 l 값은 다음의 범위를 갖는다. 1≤l ≤n
10개의 L 값들 중 상기 <수학식 7>에 주어진 값들 이외의 L 값들에는 DCH를 위한 m 개의 부호심볼을 나열하면 된다. 즉 하기 <수학식 8>와 같이 표시할 수 있다.
F(l-2) + G(l-1) + l ≤L ≤F(l-1) + G(l) + l-1
각각의 경우 즉 m:n 이 9:1, 8:2, 7:3, 6:4, 5:5 인 경우 F(k) 및 G(k)를 나타내면 다음의 <표 10>과 같다. 하기 <표 10>에서 DSCH의 부호 심볼의 위치는 bl에서 (l -1)의 값을 나타낸다. 본 발명에서 설명하고 있는 A1 의 경우에는 하나의 타임 슬랏에는 두 개의 bl이 두 개의 dm에 매핑되어 전송된다. 하기 <표 10>에서 정의된 위치는 10개씩 나뉘어진 bl들에서 3번 반복되며, 3번 반복 후의 제일 마지막 두 개의 b30와 b31에는 제 2 TFCI의 부호화기의 제일 마지막 두 개의 부호 심볼들이 매핑된다.
m:n F(k) F(1) F(2) F(3) F(4) F(5)
G(k) G(1) G(2) G(3) G(4) G(5)
DSCH의 위치
5:5 1 2 3 4 5
1 1 1 1 1
2 4 6 8 10
6:4 1 3 4 6
1 1 1 1
2 4 7 9
7:3 2 4 7
1 1 1
2 5 8
8:2 4 8
2 2
3 8
9:1 9
4
5
도 6은 m:n=6:4이고, A1의 경우에서 DCH를 위한 18개의 TFCI 부호심볼들과 DSCH를 위한 12개의 TFCI 부호심볼들을 30비트의 길이를 가지는 DPCCH의 TFCI 필드에 대응시키는 관계를 설명하는 도면이다. 상기 <표 10>에서와 같이 m:n=6:4인 경우 DSCH의 위치는 L 값이 2, 4, 7, 9인 경우에 위치한다. 즉, d1(b1), d3(b3), d6(b6), d8(b8), d11(b11), d13(b13), d16(b16), d18(b18), d21(b21), d23(b23), d26(b26), d28(b28)이 전송된다.
그러면, 상기 멀티플렉싱 되어진 TFCI 부호 심볼들은 다시 상기 도 4의 멀티플렉서 420에 인가되어 DPCCH로 전송되는 전력제어비트(TPC), 파일럿비트와 물리 정보와 시간적으로 멀티플랙싱되어 출력되어진다.
도 7은 기지국으로부터 단말기로 전송되는 DPCCH의 구조를 도시한 도면으로제일 상부의 그림은 타임 슬랏의 구조를 도시한 그림이며, 중단부의 그림은 무선 프레임의 구조를 도시한 그림이며, 하단부의 그림은 무선 프레임이 연속적으로 전송되는 구조를 도시한 그림이다. 상기와 같이 멀티플랙싱된 DPCCH는 상기 도 7에 도시된 바와 같이 DPDCH와 시분할로 다중화되어 DPCH가 된다. 상기 DPCH는 확산기 430으로 입력된다. 이와 동시에, 확산부호 생성기 435로부터 확산부호가 입력되어지고, 채널구분을 위해 DPCH의 심볼단위로 확산부호로 채널확산 되어져 칩 단위로 출력된다. 상기 채널 확산된 DPCH는 상기 도 4의 스크램블러 440에 입력된다. 이와 동시에 스크램블링 부호발생기 445로부터 스크램블링 부호가 입력되어져 상기 채널 확산된 DPCH는 상기 스크램블러 440에 입력된 스크램블링 부호로 스크램블링하여 출력된다.
2. 수신기의 구성 및 동작
한편, 전술한 바와 같이 소정 비율을 가지는 DSCH 용 TFCI 비트들과 DCH용 TFCI 비트들을 전송함에 있어 가변적인 부호율에 의해 부호화를 수행하는 송신기에 대응하여 복호화를 수행하는 수신기가 제안되어야 할 것이다. 즉, 후술될 상세한 설명에서는 다양한 부호율에 의해 부호화된 수신 심벌들의 정보량에 대한 복호화를 수행하는 복호기를 포함하는 수신기에 대해 살펴보도록 한다.
2.1 수신기의 구성
도 8은 상기 도 4의 송신기에 대응한 본 발명의 실시 예에 따른 수신기의 구조를 도시한다.
상기 도 8을 참조하면, 기지국으로부터 단말기로 송신된 하향 DPCH는 디스크램블러 840에 입력된다. 이와 동시에 스크램블링 부호발생기 845로부터 스크램블링 부호가 입력되어져 상기 입력된 하향 DPCH를 상기 입력되어진 스크램블링 부호로 디스크램블링하여 출력한다. 상기 출력되어진 디스크램블링되어진 하향 DPCH는 역확산기 830으로 입력되고, 확산부호 생성기 835로부터의 확산부호에 의해 역확산되어져 심볼 단위로 출력되어진다.
상기 역확산되어진 DPCH 심볼들은 디멀티플렉서 820에 입력되어져 DPDCH, 전력제어비트(TPC), 파일럿비트와 같은 기타신호와 TFCI 부호 심볼들로 분리되어 출력된다. 상기 TFCI 부호 심볼들은 다시 디멀티플렉서 810에 입력되어진다. 상기 디멀티플랙서 810에서는 입력된 DSCH용 TFCI 비트와 DCH용 TFCI 비트의 정보량 비율에 따른 부호길이에 대한 제어정보를 가지고, 상기 입력된 TFCI 부호 심볼들을 DSCH용 TFCI 부호 심볼과 DCH용 TFCI 부호 심볼로 분리한다. 상기 디멀리플랙서 810에서 분리된 상기 DSCH용 TFCI 부호 심볼과 상기 DCH용 TFCI 부호 심볼은 각각의 복호기 800과 복호기 805로 입력되어진다. 상기 복호기 800과 805는 입력된 상기 DSCH용 TFCI 부호 심볼과 DCH용 TFCI 부호 심볼의 정보량 비율에 따른 부호길이에 대한 제어정보를 사용하여 각각에 해당하는 부호에 따른 복호 과정을 거친 후 각각 DSCH용 TFCI 비트와 DCH용 TFCI 비트를 출력한다.
이하 본 발명에서 제안하고자 하는 복호기 및 복호화 방법을 상세히 설명하면 다음과 같다.
상기 도 8에서 보이고 있는 복호기 800과 복호기 805는 다양한 부호율에 의해 부호화된 DSCH를 위한 TFCI 부호심벌과 DCH를 위한 TFCI 부호심벌을 복호하기위한 구성을 가져야 한다. 후술될 실시 예들에서는 상기 복호기들의 구체적인 구성과 동작에 대해 설명하도록 한다.
제1실시 예(복호기)
도 9는 상기 도 8의 복호기 800과 복호기 805의 구조를 나타낸다.
도 9를 참조하여 설명하면, 복호기 800 또는805에 입력된 수신 심볼은 0삽입기 900으로 제공되며, 이와 동시에 부호 길이정보가 제어기 930에 입력된다. 상기 제어기 930은 상기 부호 길이정보에 의해 천공위치를 결정하고, 상기 결정한 천공위치에 대한 제어정보를 상기 0삽입기 900으로 제공한다. 상기 부호 길이정보는 상기 부호화기에서 사용된 부호의 길이 또는 부호율이며, 상기 제어정보는 천공위치를 나타내는 제어정보이다. 한편, 상기 천공위치는 상기 부호화기에서 입력되는 소정 수의 비트들에 대응하여 원하는 부호화 심벌 길이를 얻기 위해 제거된 심벌들의 위치이다. 따라서, 상기 모든 부호길이들 각각에 대응하여 저장되는 천공위치들의 일 예는 하기 <표 11>와 같이 나타낼 수 있다.
부호 길이정보(부호율) 천공위치
(3,1) F_29
(5,1) F_27
(6,2) F_26
(8,2) F_24
(9,3) F_23
(11,9) F_21
(12,4) F_20
(14,4) F_18
(18,6) F_14
(20,6) F_12
(21,7) F_11
(23,7) F_9
(24,8) F_8
(26,8) F_6
(27,9) F_5
(29,9) F_3
상기 <표 11>에서는 부호 길이정보를 부호화기에서 사용된 부호율로 가정하고 있다. 상기 부호율 (k,n)은 n 비트의 입력에 의해 k 개의 부호화 심벌들을 출력함을 의미함에 따라 상기 수신 심벌은 k의 부호길이를 가진다고 할 수 있다. 또한, 천공위치에 있어 "F_n"은 n개의 천공위치들을 의미한다. 상기 <표 11>에서도 알 수 있는 바와 같이 상기 제어정보(천공위치)는 상기 수신 심볼이 어떠한 부호길이를 가지더라도 상기 0 삽입기 1400에서 일정한 심벌 개수(32 심벌)를 가지는 심볼 열이 출력되도록 함을 기준으로 하고 있다.
상기 <표 11>을 참조하면, 부호율이 (3,1)이면 29개의 천공위치에 대한 정보를, 부호율이 (5,1)이면 27개의 천공위치에 대한 정보를, 부호율이 (6,2)이면 26개의 천공위치에 대한 정보를, 부호율이 (8,2)이면 24개의 천공위치에 대한 정보를, 부호율이 (9,3)이면 23개의 천공위치에 대한 정보를, 부호율이 (11,9)이면 21개의 천공위치에 대한 정보를, 부호율이 (12,4)이면 20개의 천공위치에 대한 정보를, 부호율이 (14,4)이면 18개의 천공위치에 대한 정보를, 부호율이 (18,6)이면 14개의천공위치에 대한 정보를, 부호율이 (20,6)이면 12개의 천공위치에 대한 정보를, 부호율이 (21,7)이면 11개의 천공위치에 대한 정보를, 부호율이 (23,7)이면 9개의 천공위치에 대한 정보를, 부호율이 (24,8)이면 8개의 천공위치에 대한 정보를, 부호율이 (26,8)이면 6개의 천공위치에 대한 정보를, 부호율이 (27,9)이면 5개의 천공위치에 대한 정보를, 부호율이 (29,9)이면 3개의 천공위치에 대한 정보를 출력한다. 전술한 각각의 경우에 대한 구체적인 천공위치는 상기 부호화기 설명에서 제시한 바와 같다.
상기 0삽입기 900은 상기 제어정보에 따라 상기 수신 심볼의 천공위치에 0를 삽입하여 길이 32인 심볼열을 출력한다. 상기 심볼열은 역하다마드 변환기 920과 승산기 902, 904, 906에 각각 입력된다. 상기 승산기 902, 904, 906으로 입력되어진 상기 심볼열은 마스크 생성기 910으로부터 생성되어진 모든 경우의 마스크 함수들 각각과 승산된다. 상기 숭산기 902, 904, 906 각각에 의해 승산된 심볼들은 대응하는 스위치 952, 954, 956으로 입력된다. 이와 동시에, 상기 제어기 930은 상기 부호길이 정보에 의해 상기 마스크함수의 사용여부에 대한 제어정보를 상기 스위치 952, 954, 956으로 각각 출력한다. 예컨대, (3,1), (5,1), (6,2), (8,2), (9,3), (11,3), (12,4), (14,4), (18,6), (20,6)부호기는 마스크 함수를 사용하지 않기 때문에, 상기 제어정보에 따라 상기 스위치 952, 954, 956은 전부 연결을 끊게 된다. 하지만, (21,7), (23,7)부호기의 경우는 기저 마스크 함수를 1개만 쓰기 때문에, 상기 스위치 952만 연결된다. 상기와 같이 상기 제어기 930은 부호율에 의해 사용되어지는 마스크 함수의 개수에 대응하여 상기 스위치들 952, 954, 956을 제어한다. 그러면, 상기 역하다마드 변환기 920, 922, 924, 926은 상기 각각 입력된 32개의 심볼을 역하다마드 변환을 통해 송신장치에서 사용될 수 있는 모든 월시부호들과의 상관도들을 계산한다. 그리고, 상기 계산된 상관도들 중 가장 높은 상관도와 상기 가장 높은 상관도에 대응한 월시부호의 인덱스를 결정한다. 따라서, 상기 역하다마드 변환기 920, 922, 924, 926 각각은 상기 입력신호에 승산되어진 마스크 함수의 인덱스와 상기 가장 높은 상관도 및 상기 가장 높은 상관도에 대응한 월시부호의 인덱스를 상관도 비교기 940으로 출력한다. 이때, 상기 역하다마드 변환기 920으로 입력되어지는 신호는 어떤 마스크 함수와도 승산되지 않았기 때문에 상기 마스크 함수의 식별자는 0이 된다. 상기 상관도 비교기 940은 상기 입력된 상관도들을 비교하여 가장 높은 상관도를 결정하고, 상기 결정한 상관도를 가지는 마스크 함수의 인덱스와 월시부호의 인덱스를 결합하여 출력한다.
제2실시 예(복호기)
후술될 제2실시 예에서는 전술한 부호기에서 여러 가지 길이의 부호를 사용함에 대응하여 적응적으로 복호를 수행할 수 있도록 하는 복호기에 대해 살펴보도록 한다.
먼저, 부호기에서의 가변적인 길이를 가지는 월시 부호기에 대응한 복호기로 동작할 때에 요구되는 역하다마드 변환기에 대해 살펴보면, (6,2), (8,2)부호기에 대응한 복호기로 동작할 때에는 길이 4(22)인 월시부호기에 대한 역하다마드 변환기가 사용되고, (9,3), (11,3)부호기에 대응한 복호기로 동작할 때에는 길이 8(23)인월시부호기에 대한 역하다마드 변환기가 사용된다. (12,4), (14,4)부호기에 대응한 복호기로 동작할 때에는 길이 16(24)인 월시부호기에 대한 역하다마드 변환기가 사용되고, (16,5)부호기에 대응한 복호기로 동작할 때에는 길이 32(25)인 월시부호기에 대한 역하다마드 변환기가 사용된다. 그 외에 (18,6), (20,6), (21,7), (23,7), (24,8), (26,8), (27,9), (29,9) 및 (32,10)부호기에 대응한 복호기로 동작할 때에는 길이 32(25)인 월시부호기에 대한 역하다마드 변환기가 사용된다. 상기와 같은 복호기로서 동작을 하기 위해서는 가변길이에 대해 동작 가능한 역하다마드 변환기의 구조를 가져야 한다. 본 발명에서는 상기와 같은 가변길이에 대해 동작 가능한 역하다마드 변환기의 구조를 제공하고, 하기의 실시 예에서 나타내기로 한다.
도 11은 상기 도 8의 제1복호기 800과 제2복호기 805의 구조를 나타낸다.
상기 도 11을 참조하여 설명하면, 부호화기로부터 부호화된 수신 심볼들(r(t))은 0 삽입기 1100에 입력된다. 이와 동시에 상기 부호화기에서 상기 수신 심볼들을 부호화하기 위해 사용된 부호 길이정보가 제어기 1130에 입력되어진다. 상기 제어기 1130은 상기 부호화기에서 사용될 수 있는 모든 부호길이들에 따른 천공위치들을 저장하고 있다. 따라서, 상기 제어기 1130은 상기 부호 길이정보에 대응하여 저장되어 있는 제어 정보를 상기 0 삽입기 1100으로 출력한다. 상기 모든 부호길이들 각각에 대응하여 저장되는 천공위치들의 일 예는 상기 <표 11>과 같이 나타낼 수 있다.
상기 <표 11>을 참조하면, 상기 제어기 1130은 부호율이 (3,1)이면, 29개의천공위치에 대한 정보를, 부호율이 (5,1)이면, 27개의 천공위치에 대한 정보를, 부호율이 (6,2)이면, 26개의 천공위치에 대한 정보를, 부호율이 (8,2)이면, 24개의 천공위치에 대한 정보를, 부호율이 (9,3)이면, 23개의 천공위치에 대한 정보를, 부호율이 (11,9)이면, 21개의 천공위치에 대한 정보를, 부호율이 (12,4)이면, 20개의 천공위치에 대한 정보를, 부호율이 (14,4)이면, 18개의 천공위치에 대한 정보를, 부호율이 (18,6)이면, 14개의 천공위치에 대한 정보를, 부호율이 (20,6)이면, 12개의 천공위치에 대한 정보를, 부호율이 (21,7)이면, 11개의 천공위치에 대한 정보를, 부호율이 (23,7)이면, 9개의 천공위치에 대한 정보를, 부호율이 (24,8)이면, 8개의 천공위치에 대한 정보를, 부호율이 (26,8)이면, 6개의 천공위치에 대한 정보를, 부호율이 (27,9)이면, 5개의 천공위치에 대한 정보를, 부호율이 (29,9)이면, 3개의 천공위치에 대한 정보를 출력한다. 전술한 각각의 경우에 대하여 천공위치는 상기 부호기 설명에서 제시한 바와 같다.
그러면 상기 0 삽입기 1100은 상기 제어기 1130으로부터의 제어정보에 의해 상기 수신심벌의 해당 천공위치에 0을 삽입하여 길이 32인 심볼 열을 출력한다. 상기 심볼 열은 역하다마드 변환기 1120과 승산기 1102, 1104, 1106에 각각 입력된다. 상기 승산기 1102, 1104, 1106으로 입력된 심벌 열은 마스크 생성기 1110으로부터 생성되어진 마스크 함수들(M1, M2, ..., M16)과 각각 승산되어진 후 출력된다. 상기 마스크 생성기 1110으로부터 생성되는 마스크 함수들은 상기 부호화기에서 사용되는 마스크 함수들에 대응한다. 상기 승산기 1102, 1104, 1106 각각에 의해 승산된 심볼들은 스위치 1152, 1154, 1156들 중 대응하는 스위치로 입력된다.그러면 이와 동시에, 상기 제어기 1130은 상기 부호 길이정보에 의해 상기 마스크 생성기 1110으로부터 생성된 마스크 함수들의 사용여부에 대한 스위치 제어정보를 출력한다. 상기 스위치 제어정보는 상기 스위치 1152, 1154, 1156으로 각각 제공된다. 따라서, 상기 스위치 1152, 1154, 1156은 상기 스위치 제어신호에 의해 대응하는 승산기로부터의 승산된 심벌들을 스위칭 한다. 예컨대, 부호율 (3,1), (5,1), (6,2), (8,2), (,3), (11,3), (12,4), (14,4), (18,6), (20,6)의 경우는 마스크 함수를 사용하지 않기 때문에, 상기 스위치 제어정보에 따라 상기 스위치 1152, 1154, 1156은 전부 연결을 끊게 된다. 즉, 상기 승산기 1102, 1104, 1106으로부터의 승산된 심벌들의 출력을 차단한다. 그리고, 부호율 (21,7), (23,7)의 경우는 마스크 함수를 1개만 쓰기 때문에, 상기 스위치 제어정보에 따라 상기 스위치 1152만 연결(close)이 되고, 나머지 스위치 1104, 1106은 차단(open)된다. 상기와 같이 부호율에 따라 사용되어지는 마스크 함수 개수가 결정되고, 상기 사용되어지는 마스크 함수 개수에 의해 상기 스위치들이 제어된다. 따라서, 상기 도 8의 상기 제1복호기 800과 상기 제2복호기 805가 (3,1), (5,1), (6,2), (8,2), (9,3), (11,3), (12,4), (14,4), (18,6), (20,6) 복호기로 동작하는 경우에는 단지 역하다마드 변환기 1120만이 동작한다. 상기 (3,1), (5,1), (6,2), (8,2), (9,3), (11,3), (12,4), (14,4), (18,6), (20,6) 복호기로 동작하는 경우는 입력정보비트가 6보다 작은 때이다. 따라서, 상기 역하다마드 변환기 1120은 여러 가지 길이, 즉 여러 부호율들에 대해 적응적으로 동작하여야 한다. 이를 위해 어떤 길이의 월시부호기에 대한 역하다마드 변환기로 동작해야 하는지에 대한 제어신호가 상기 제어기 1130으로부터 생성되어 상기 역하다마드 변환기 1120으로 입력되어진다. 그러면, 상기 역하다마드 변환기 1120은 상기 0 삽입기 1100으로부터 입력된 32개의 심볼들을 역하다마드 변환하여, 소정 길이를 가지는 월시부호들과의 상관도들이 계산된다. 한편, 상기 역하다마드 변환기 1120은 마스크 함수의 색인과 상기 상관도들 중 가장 높은 상관도와 상기 가장 높은 상관도를 가지는 월시부호의 색인을 상관도 비교기 1140으로 제공한다. 상기 역하다마드 변환기 1120으로부터 상기 상관도 비교기 1140으로는 0이 상기 마스크 함수의 색인으로 제공된다. 상기 마스크 함수의 색인으로 0이 제공되는 것은 상기 입력 심벌들이 어떠한 마스크 함수에 의해서도 승산되지 않았음을 의미한다.
그 외의 역하다마드 변환기들 1122, 1124, 1126은 대응하는 스위치 1152, 1154, 1156을 통해 심벌들이 입력되는 경우에 대해 역하다마드 변환을 수행하고, 상기 역하다마드 변환에 의해 해당하는 월시부호들에 대한 상관도들을 계산한다. 상기 상관도들의 계산이 이루어지면 상기 역하다마드 변환기들 1122, 1124, 1126 각각은 앞에서 사용된 마스크 함수의 색인과 상기 상관도들 중 가장 높은 상관도와 상기 가장 높은 상관도를 가지는 월시부호의 색인을 상기 상관도 비교기 1140으로 제공한다.
그러면 상기 상관도 비교기 1140은 상기 입력된 상관도들을 비교하여 가장 높은 상관도와 상기 가장 높은 상관도를 가지는 것에 대한 마스크 색인과 월시부호 색인을 결합하여 출력한다.
도 12는 상기 도 10을 통해 살펴본 역하다마드 변환 과정에 입각하여 상기도 11에서의 역하다마드 변환기 1120의 동작을 보이고 있는 도면이다. 즉, 상기 도 12는 상기 도 8의 복호기 800과 복호기 805가 (3,1), (5,1), (6,2), (8,2), (9,3), (11,3), (12,4), (14,4), (18,6), (20,6) 복호기로 동작하는 경우에 상기 복호기에 대응한 상기 역하다마드 변환기 1120이 동작하는 과정에 대한 전체 구조를 도시한다.
이하 상기 도 12를 참조하여 최대길이 2n인 월시부호에 대한 역변환까지 가변적으로 가능한 역하다마드 변환기의 구조 및 동작을 상기 도 10을 통해 살펴본 역하다마드 변환기의 연산 특성을 이용하여 설명하면 다음과 같다.
2t개의 입력신호가 역하다마드 변환의 단계 1로 입력이 되면, 이와 동시 길이에 대한 제어신호가 모든 스위치 1211, 1212, 1213에 입력되어진다. 이때, 상기 제어신호는 상기 길이 2t의 입력신호에 대해서 단계 t까지만 수행하도록 하는 제어신호이다. 따라서, 상기 제어신호에 의해 단계 1 내지 단계 t-1까지의 출력을 스위칭 하는 스위치들은 상기 출력이 다음 단계로 입력될 수 있도록 스위칭 된다. 한편, 상기 제어신호에 의해 마지막 단계인 단계 t의 출력을 스위칭 하는 스위치는 상기 출력이 단계 t+1로 제공되지 않고 최종 상관도로서 출력될 수 있도록 스위칭 된다.
예컨대, 상기 t가 1이면 2개의 입력신호들은 단계 1(1201)로 입력된다. 상기 단계 1(1201)에서는 상기 도 10을 참조하여 설명한 단계 1에서의 연산과정을 동일하게 수행함으로서 2개의 연산 신호들을 출력한다, 상기 연산 신호들은 상기 단계1(1201)의 출력을 단계 2(1202)로 스위칭 하는 스위치 1211의 입력으로 제공된다. 상기 스위치 1211은 제어신호에 의해 스위칭 되어 상기 연산신호를 상기 단계 2로 제공하지 않고, 상기 2개의 입력신호에 대응한 상관값들로서 출력한다.
한편, 상기 t가 상기 도 10에서 보이고 있는 예와 같이 3인 경우라면 상기 단계 1(1201)로부터 출력되는 8개의 연산신호들은 상기 제어신호에 의해 스위칭 되는 스위치 1211에 의해 단계 2(1202)로 입력된다. 상기 단계 2(1202)는 상기 입력되는 8개의 연산신호들에 대해 상기 도 10에서 보여지고 있는 단계 2에서의 연산과정을 동일하게 수행한다. 상기 단계 2(1202)에서의 연산과정에 의해 8개의 연산신호들이 출력된다. 상기 단계 2(1202)로부터의 연산신호들은 상기 제어신호에 의해 스위칭 되는 스위치 1212에 의해 다음 단계인 단계 3(1203)으로 입력된다. 상기 단계 3(1203)은 상기 입력된 8개의 연산신호들에 대해 상기 도 10에서 보이고 있는 단계 3에서의 연산과정을 동일하게 수행한다. 상기 단계 3(1203)에서의 연산과정에 의해 출력되는 8개의 연산신호들은 스위치 1213의 입력으로 제공된다. 상기 스위치 1213은 상기 제어신호에 의해 스위칭 되어 상기 연산신호를 단계 4(1204)로 제공하지 않고, 상기 8개의 입력신호들의 상관값들로서 출력한다.
도 13은 상기 도 12에서 보이고 있는 N개의 단계들 중 임의 하나의 단계(단계 k)에 있어서의 하드웨어 구성을 보이고 있는 도면이다.
상기 도 13을 참조하여 설명하면, 감산기 1300은 입력 심벌과 메모리 1320으로부터 출력되는 심벌을 감산하여 출력한다. 가산기 1305는 상기 입력 심벌과 상기 메모리 1320으로부터 출력되는 심벌을 가산하여 출력한다. 제1스위치 1310은 소정제어신호에 의해 상기 감산기 1300의 출력 또는 상기 입력 심벌을 상기 메모리 1320의 입력으로 스위칭 한다. 제2스위치 1315는 상기 가산기 1305로부터의 출력 또는 상기 메모리 1320으로부터 출력되는 심벌을 최종 출력단으로 스위칭 한다. 상기 메모리 1320은 소정 길이를 가지는 버퍼로서 구현할 수 있으며, 상기 제1스위치 1310으로부터 입력되는 심벌들을 상기 길이만큼 순차적으로 저장한다. 이때, 상기 메모리 1320의 길이는 하나의 심벌을 저장할 수 있는 메모리 영역들에 대응하며, 상기 입력신호를 구성하는 심벌들의 개수에 의해 결정될 수 있다.
상기한 구성을 참조하여 동작을 살펴보면, 입력신호를 구성하는 2k개의 심벌들 중 첫 심볼은 감산기 1300, 가산기 1305와 제1스위치 1310으로 입력된다. 상기 제1스위치 1310은 상기 입력심벌이 인가되는 쪽과 연결되어 상기 입력심벌이 메모리 1320으로 입력되도록 한다. 한편, 제2스위치 1315에 의해 상기 메모리 1320은 최종 출력단으로 연결되어진다. 두 번째 입력 심볼이 단계 k에 입력되어지면, 상기 감산기 1300, 상기 가산기 1305와 상기 제1스위치 1310으로 입력된다. 상기 제1스위치 1310은 상기 입력심벌이 인가되는 쪽과 연결된다. 그로 인해 상기 메모리 1320에 이전에 입력되어진 상기 첫 번째 입력 심볼은 다음 메모리 영역으로 이동하며, 동시에 상기 두 번째 입력심벌이 상기 첫 번째 입력심벌이 저장되어 있던 메모리 영역에 저장된다. 이와 같은 방식으로 2k-1개의 입력심벌들이 상기 메모리 1320에 저장된 후에 2k-1+1번째 입력심벌이 입력되어지면, 상기 2k-1+1번째 입력심벌은 상기 감산기 1300, 상기 가산기 1305와 상기 제1스위치 1310으로 입력되어진다. 그러면,상기 제1스위치 1310은 상기 감산기 1300으로 연결이 되어지고, 상기 제2스위치 1315는 상기 가산기 1305로 연결이 되어진다. 한편, 상기 메모리 1320으로부터 상기 저장되어진 첫 번째 입력 심볼이 상기 감산기 1300, 상기 가산기 1305와 상기 제2스위치 1315로 입력되어진다. 이 때, 상기 메모리 1320으로부터 상기 첫 번째 입력 심볼이 출력됨과 동시에 상기 메모리 1320에 저장되어있던 2k-1개의 입력 심볼들이 왼쪽으로 한 칸씩 이동하여 저장된다. 상기 감산기 1300은 상기 메모리 1320으로부터 입력되어진 첫 번째 입력 심볼에서 상기 새로이 입력되어진 2k-1+ 1번째 입력신호를 감산하여 상기 제1스위치 1310을 통과하여 상기 메모리 1320으로 입력된다. 이와 동시에 상기 가산기 1305는 상기 메모리 1320으로부터 입력되어진 첫 번째 입력 심볼과 상기 새로이 입력되어진 2k-1+ 1번째 입력 심벌을 가산하여 상기 제2스위치 1315를 통과하여 최종 출력단으로 출력되어진다. 상기와 같은 방법으로 2k-1번 더 수행되어진 후, 2k+1번째 입력심벌이 입력되어지면, 상기 새로이 입력되어진 2k+ 1번째 입력심벌은 상기 감산기 1300, 상기 가산기 1305와 상기 제1스위치 1310으로 입력되어진다. 이와 동시에, 상기 제2스위치 1315는 상기 메모리 1320과 연결되어지고, 상기 제1스위치 1310은 입력신호단과 연결된다. 따라서, 상기 메모리 1320으로부터 맨 왼쪽에 입력되어진 첫 번째 입력 심볼에서 2k-1+ 1번째 입력심벌을 감산한 값은 상기 제2스위치 1315를 통해 출력된다. 이와 동시에, 상기 메모리 1320에 저장되어져있는 값들은 왼쪽으로 한 칸씩 이동되어 저장되어지고, 이와 동시에 상기 새로이 입력되어진 2k+ 1번째 입력심벌은 상기 제1스위치 1310을 통하여 상기 메모리 1320의 맨 오른쪽으로 입력되어진다. 상기와 같은 과정이 반복되어져 입력심벌의 길이 만큼이 출력이 되어지면, 상기의 단계 k가 모두 수행되어진 것이다.
상술한 바와 같이 본 발명의 실시 예에서는 다양한 입력 정보 비트 및 출력 부호 심볼을 가지는 TFCI를 부호화 및 복호화 하는 경우, 하나의 부호기/복호기 구조를 사용하여 다양한 입력 정보 비트 및 출력 부호 심볼을 가지는 TFCI를 부호화/복호화 할 수 있다. 또한 서로 다른 부호 방법을 사용하여 부호화된 복수의 TFCI 심볼들을 전송할 경우, 시간적으로 균일하게 분포될 수 있도록 다중화함으로서 전송 시간 이득을 얻을 수 있다. 또한 본 발명에서 TFCI 부호화는 입력 정보 비트가 10비트인 경우, DSCH 및 DCH로 전송되는 데이터의 종류와 성질에 따른 전송 조합 표시의 종류에 따라 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2, 9:1 중의 어느 하나를 선택하여 사용할 수 있으므로, 시그널링 측면 과 지연시간 관점에서 LSM보다 장점을 가지는 HSM의 동작에 유연성을 부여할 수 있다. 한편, 본 발명에서는 TFCI 비트들의 비에 대응하여 두 개의 부호기들을 묘사하고 있으나 하나의 부호화기를 적용하여 구현함으로서 하드웨어의 손실을 줄일 수 있는 효과를 추가적으로얻을 수 있다.

Claims (112)

  1. k 비트의 전송형식조합표시비트(TFCI) 비트들과 (10-k) 비트의 전송형식조합표시(TFCI) 비트들을 부호화하는 부호화기를 포함하는 이동통신시스템에서 전용채널을 위한 전송형식조합표시 비트들과 순방향 공유채널을 위한 전송형식조합표시 비트들을 부호화하는 방법에 있어서,
    상기 입력하는 k 비트에 대하여 32비트로 부호화하여 제1부호화 비트들을 발생하고, 상기 k 값에 대응하여 특정된 마스크 패턴에 의해 상기 제1부호화 비트들을 천공하여 3k+1 비트들을 출력하는 과정과,
    상기 입력하는 10-k 비트에 대하여 32비트로 부호화된 제2부호화 비트들을 발생하고, 상기 10-k 값에 대응하여 특정된 마스크 패턴에 의해 상기 제2부호화 비트들을 천공하여 3(10-k)+1 비트들을 출력하는 과정을 포함함을 특징으로 하는 상기 방법.
  2. 제1항에 있어서, 상기 k 값은 1 내지 10임을 특징으로 하는 상기 방법.
  3. 제1항에 있어서, 상기 k 값 또는 상기 10-k 값이 1이면 상기 천공을 위한 상기 특정된 마스크 패턴은 1, 3, 5, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18,19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  4. 제1항에 있어서, 상기 k 값 또는 상기 10-k 값이 9이면 상기 천공을 위한 상기 특정된 마스크 패턴은 6, 10, 11, 30임을 특징으로 하는 상기 방법.
  5. 제1항에 있어서, 상기 k 값 또는 상기 10-k 값이 2이면 상기 천공을 위한 상기 특정된 마스크 패턴은 3, 7, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  6. 제1항에 있어서, 상기 k 값 또는 상기 10-k 값이 8이면 상기 천공을 위한 상기 특정된 마스크 패턴은 4, 11, 14, 15, 20, 21, 22임을 특징으로 하는 상기 방법.
  7. 제1항에 있어서, 상기 k 값 또는 상기 10-k 값이 3이면 상기 천공을 위한 상기 특정된 마스크 패턴은 7, 10, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22,23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  8. 제1항에 있어서, 상기 k 값 또는 상기 10-k 값이 7이면 상기 천공을 위한 상기 특정된 마스크 패턴은 8, 12, 16, 18, 19, 23, 26, 27, 30, 31임을 특징으로 하는 상기 방법.
  9. 제1항에 있어서, 상기 k 값 또는 상기 10-k 값이 4이면 상기 천공을 위한 상기 특정된 마스크 패턴은 0, 1, 2, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  10. 제1항에 있어서, 상기 k 값 또는 상기 10-k 값이 6이면 상기 천공을 위한 상기 특정된 마스크 패턴은 6, 10, 11, 13, 14, 16, 17, 19, 20, 22, 24, 26, 31임을 특징으로 하는 상기 방법.
  11. 이동통신시스템에서 k 비트와 10-k 비트로 분리되어 입력되는 두 개의 전송형식조합표시(TFCI) 비트들을 부호화하는 장치에 있어서,
    상기 입력하는 k 비트에 대하여 32비트로 부호화하여 제1부호화 비트들을 발생하고, 상기 제1부호화 비트들을 상기 k 값에 대응하여 특정된 마스크 패턴에 의해 천공하여 3k+1 비트들을 출력하는 제1부호화기와,
    상기 입력하는 10-k 비트에 대하여 32비트로 부호화하여 제2부호화 비트들을 발생하고, 상기 제2부호화 비트들을 상기 10-k 값에 대응하여 특정된 마스크 패턴에 의해 천공하여 3(10-k)+1 비트열을 출력하는 제2부호화기를 포함함을 특징으로 하는 상기 장치.
  12. 제11항에 있어서, 상기 k 값은 1 내지 10임을 특징으로 하는 상기 장치.
  13. 제11항에 있어서, 상기 k 값 또는 상기 10-k 값이 1이면 상기 천공을 위한 상기 특정된 마스크 패턴은 1, 3, 5, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  14. 제11항에 있어서, 상기 k 값 또는 상기 10-k 값이 9이면 상기 천공을 위한 상기 특정된 마스크 패턴은 6, 10, 11, 30임을 특징으로 하는 상기 장치.
  15. 제11항에 있어서, 상기 k 값 또는 상기 10-k 값이 2이면 상기 천공을 위한 상기 특정된 마스크 패턴은 3, 7, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  16. 제11항에 있어서, 상기 k 값 또는 상기 10-k 값이 8이면 상기 천공을 위한 상기 특정된 마스크 패턴은 4, 11, 14, 15, 20, 21, 22임을 특징으로 하는 상기 장치.
  17. 제11항에 있어서, 상기 k 값 또는 상기 10-k 값이 3이면 상기 천공을 위한 상기 특정된 마스크 패턴은 7, 10, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  18. 제11항에 있어서, 상기 k 값 또는 상기 10-k 값이 7이면 상기 천공을 위한 상기 특정된 마스크 패턴은 8, 12, 16, 18, 19, 23, 26, 27, 30, 31임을 특징으로 하는 상기 장치.
  19. 제11항에 있어서, 상기 k 값 또는 상기 10-k 값이 4이면 상기 천공을 위한 상기 특정된 마스크 패턴은 0, 1, 2, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  20. 제11항에 있어서, 상기 k 값 또는 상기 10-k 값이 6이면 상기 천공을 위한 상기 특정된 마스크 패턴은 6, 10, 11, 13, 14, 16, 17, 19, 20, 22, 24, 26, 31임을 특징으로 하는 상기 장치.
  21. 전용채널을 위한 3k+1 비트의 제1전송형식조합표시 비트들과 하향 공유채널을 위한 3(10-k)+1 비트의 제2전송형식표시부호 비트들을 수신하는 이동통신시스템의 수신장치에서 k 비트의 제1전송형식표시 비트들과 10-k 비트의 제2전송형식표시 비트들을 복호하는 방법에 있어서,
    상기 3k+1 비트의 제1전송형식조합표시 비트들에 상기 k 값에 대응하여 특정된 마스크 패턴에 따른 0을 삽입하여 32비트의 비트열을 출력하고, 상기 32 비트들로부터 상기 k 비트의 제1전송형식표시 비트를 복호하는 과정과,
    상기 3(10-k)+1 비트의 제2전송형식조합표시 비트들에 상기 10-k 값에 대응하여 특정된 마스크 패턴에 따른 0을 삽입하여 32비트의 비트들을 출력하고, 상기32 비트들로부터 상기 10-k 비트의 제2전송형식표시 비트를 복호하는 과정을 포함함을 특징으로 하는 상기 방법.
  22. 제21항에 있어서, 상기 k 값은 1 내지 10임을 특징으로 하는 상기 방법.
  23. 제21항에 있어서, 상기 k 값 또는 상기 10-k 값이 1이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 1, 3, 5, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  24. 제21항에 있어서, 상기 k 값 또는 상기 10-k 값이 9이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 6, 10, 11, 30임을 특징으로 하는 상기 방법.
  25. 제21항에 있어서, 상기 k 값 또는 상기 10-k 값이 2이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 3, 7, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  26. 제21항에 있어서, 상기 k 값 또는 상기 10-k 값이 8이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 4, 11, 14, 15, 20, 21, 22임을 특징으로 하는 상기 방법.
  27. 제21항에 있어서, 상기 k 값 또는 상기 10-k 값이 3이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 7, 10, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  28. 제21항에 있어서, 상기 k 값 또는 상기 10-k 값이 7이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 8, 12, 16, 18, 19, 23, 26, 27, 30, 31임을 특징으로 하는 상기 방법.
  29. 제21항에 있어서, 상기 k 값 또는 상기 10-k 값이 4이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 0, 1, 2, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  30. 제21항에 있어서, 상기 k 값 또는 상기 10-k 값이 6이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 6, 10, 11, 13, 14, 16, 17, 19, 20, 22, 24, 26, 31임을 특징으로 하는 상기 방법.
  31. 전용채널을 위한 3k+1 비트의 제1전송형식조합표시 비트들과 하향 공유채널을 위한 3(10-k)+1 비트의 제2전송형식표시부호 비트들을 수신하는 이동통신시스템의 수신장치에서 k 비트의 제1전송형식표시 비트들과 10-k 비트의 제2전송형식표시 비트들을 복호하는 장치에 있어서,
    상기 3k+1 비트의 제1전송형식조합표시 비트들에 상기 k 값에 대응하여 특정된 마스크 패턴에 따른 0을 삽입하여 32비트의 비트들을 출력하고, 상기 32 비트들로부터 상기 k 비트의 제1전송형식표시 비트를 복호하는 제1복호화기와,
    상기 3(10-k)+1 비트의 제2전송형식조합표시 비트들에 상기 10-k 값에 대응하여 특정된 마스크 패턴에 따른 0을 삽입하여 32비트의 비트들을 출력하고, 상기 32 비트들로부터 상기 10-k 비트의 제2전송형식표시 비트를 복호하는 제2복호화기를 포함함을 특징으로 하는 상기 장치.
  32. 제31항에 있어서, 상기 k 값은 1 내지 10임을 특징으로 하는 상기 장치.
  33. 제31항에 있어서, 상기 k 값 또는 상기 10-k 값이 1이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 1, 3, 5, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  34. 제31항에 있어서, 상기 k 값 또는 상기 10-k 값이 9이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 6, 10, 11, 30임을 특징으로 하는 상기 장치.
  35. 제31항에 있어서, 상기 k 값 또는 상기 10-k 값이 2이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 3, 7, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  36. 제31항에 있어서, 상기 k 값 또는 상기 10-k 값이 8이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 4, 11, 14, 15, 20, 21, 22임을 특징으로 하는 상기 장치.
  37. 제31항에 있어서, 상기 k 값 또는 상기 10-k 값이 3이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 7, 10, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  38. 제31항에 있어서, 상기 k 값 또는 상기 10-k 값이 7이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 8, 12, 16, 18, 19, 23, 26, 27, 30, 31임을 특징으로 하는 상기 장치.
  39. 제31항에 있어서, 상기 k 값 또는 상기 10-k 값이 4이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 0, 1, 2, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  40. 제31항에 있어서, 상기 k 값 또는 상기 10-k 값이 6이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 6, 10, 11, 13, 14, 16, 17, 19, 20, 22, 24, 26, 31임을 특징으로 하는 상기 장치.
  41. k 비트의 전송형식조합표시비트(TFCI) 비트들과 (10-k) 비트의 전송형식조합표시(TFCI) 비트들을 부호화하는 부호화기를 포함하는 이동통신시스템에서 전용채널을 위한 전송형식조합표시 비트들과 순방향 공유채널을 위한 전송형식조합표시 비트들을 부호화하는 방법에 있어서,
    상기 입력하는 k 비트에 대하여 32비트로 부호화하여 제1부호화 비트들을 발생하고, 상기 k 값에 대응하여 특정된 마스크 패턴에 의해 상기 제1부호화 비트들을 천공하여 3k 비트들을 출력하는 과정과,
    상기 입력하는 10-k 비트에 대하여 32비트로 부호화된 제2부호화 비트들을 발생하고, 상기 10-k 값에 대응하여 특정된 마스크 패턴에 의해 상기 제2부호화 비트들을 천공하여 3(10-k)+2 비트들을 출력하는 과정을 포함함을 특징으로 하는 상기 방법.
  42. 제41항에 있어서, 상기 k 값은 1 내지 10임을 특징으로 하는 상기 방법.
  43. 제41항에 있어서, 상기 k 값이 1이면 상기 천공을 위한 상기 특정된 마스크 패턴은 1, 3, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  44. 제43항에 있어서, 상기 10-k 값이 9이면 상기 천공을 위한 상기 특정된 마스크 패턴은 6, 10, 11임을 특징으로 하는 상기 방법.
  45. 제41항에 있어서, 상기 k 값이 2이면 상기 천공을 위한 상기 특정된 마스크 패턴은 3, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  46. 제45항에 있어서, 상기 10-k 값이 8이면 상기 천공을 위한 상기 특정된 마스크 패턴은 7, 13, 15, 20, 25, 30임을 특징으로 하는 상기 방법.
  47. 제41항에 있어서, 상기 k 값이 3이면 상기 천공을 위한 상기 특정된 마스크 패턴은 7, 8, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  48. 제47항에 있어서, 상기 10-k 값이 7이면 상기 천공을 위한 상기 특정된 마스크 패턴은 3, 8, 9, 12, 16, 18, 23, 24, 30임을 특징으로 하는 상기 방법.
  49. 제41항에 있어서, 상기 k 값이 4이면 상기 천공을 위한 상기 특정된 마스크 패턴은 0, 1, 2, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  50. 제49항에 있어서, 상기 10-k 값이 6이면 상기 천공을 위한 상기 특정된 마스크 패턴은 10, 12, 13, 14, 19, 20, 21, 23, 24, 27, 28, 31임을 특징으로 하는 상기 방법.
  51. 제41항에 있어서, 상기 k 값이 6이면 상기 천공을 위한 상기 특정된 마스크 패턴은 0, 7, 9, 11, 16, 19, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  52. 제51항에 있어서, 상기 10-k 값이 4이면 상기 천공을 위한 상기 특정된 마스크 패턴은 0, 1, 2, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  53. 제41항에 있어서, 상기 k 값이 7인 경우이면 상기 천공을 위한 상기 특정된 마스크 패턴은 0, 1, 2, 3, 4, 5, 7, 12, 18, 21, 24임을 특징으로 하는 상기 방법.
  54. 제53항에 있어서, 상기 10-k 값이 3이면 상기 천공을 위한 상기 특정된 마스크 패턴은 7, 8, 9, 10, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  55. 제41항에 있어서, 상기 k 값이 8이면 상기 천공을 위한 상기 특정된 마스크 패턴은 1, 7, 13, 15, 20, 25, 30, 31임을 특징으로 하는 상기 방법.
  56. 제55항에 있어서, 상기 10-k 값이 2이면 상기 천공을 위한 상기 특정된 마스크 패턴은 3, 7, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  57. 제41항에 있어서, 상기 k 값이 9이면 상기 천공을 위한 상기 특정된 마스크 패턴은 0, 2, 8, 19, 20임을 특징으로 하는 상기 방법.
  58. 제57항에 있어서, 상기 10-k 값이 1이면 상기 천공을 위한 상기 특정된 마스크 패턴은 1, 3, 5, 7, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  59. 이동통신시스템에서 k 비트와 10-k 비트로 분리되어 입력되는 두 개의 전송형식조합표시(TFCI) 비트들을 부호화하는 장치에 있어서,
    상기 입력하는 k 비트에 대하여 32비트로 부호화하여 제1부호화 비트들을 발생하고, 상기 제1부호화 비트들을 상기 k 값에 대응하여 특정된 마스크 패턴에 의해 천공하여 3k 비트들을 출력하는 제1부호화기와,
    상기 입력하는 10-k 비트에 대하여 32비트로 부호화하여 제2부호화 비트들을 발생하고, 상기 제2부호화 비트들을 상기 10-k 값에 대응하여 특정된 마스크 패턴에 의해 천공하여 3(10-k)+2 비트열을 출력하는 제2부호화기를 포함함을 특징으로 하는 상기 장치.
  60. 제59항에 있어서, 상기 k 값은 1 내지 10임을 특징으로 하는 상기 장치.
  61. 제59항에 있어서, 상기 k 값이 1이면 상기 천공을 위한 상기 특정된 마스크 패턴은 1, 3, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  62. 제61항에 있어서, 상기 10-k 값이 9이면 상기 천공을 위한 상기 특정된 마스크 패턴은 6, 10, 11임을 특징으로 하는 상기 장치.
  63. 제59항에 있어서, 상기 k 값이 2이면 상기 천공을 위한 상기 특정된 마스크 패턴은 3, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  64. 제63항에 있어서, 상기 10-k 값이 8이면 상기 천공을 위한 상기 특정된 마스크 패턴은 7, 13, 15, 20, 25, 30임을 특징으로 하는 상기 장치.
  65. 제59항에 있어서, 상기 k 값이 3이면 상기 천공을 위한 상기 특정된 마스크 패턴은 7, 8, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  66. 제65항에 있어서, 상기 10-k 값이 7이면 상기 천공을 위한 상기 특정된 마스크 패턴은 3, 8, 9, 12, 16, 18, 23, 24, 30임을 특징으로 하는 상기 장치.
  67. 제59항에 있어서, 상기 k 값이 4이면 상기 천공을 위한 상기 특정된 마스크 패턴은 0, 1, 2, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  68. 제67항에 있어서, 상기 10-k 값이 6이면 상기 천공을 위한 상기 특정된 마스크 패턴은 10, 12, 13, 14, 19, 20, 21, 23, 24, 27, 28, 31임을 특징으로 하는 상기 장치.
  69. 제59항에 있어서, 상기 k 값이 6이면 상기 천공을 위한 상기 특정된 마스크 패턴은 0, 7, 9, 11, 16, 19, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  70. 제69항에 있어서, 상기 10-k 값이 4이면 상기 천공을 위한 상기 특정된 마스크 패턴은 0, 1, 2, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  71. 제59항에 있어서, 상기 k 값이 7이면 상기 천공을 위한 상기 특정된 마스크 패턴은 0, 1, 2, 3, 4, 5, 7, 12, 18, 21, 24임을 특징으로 하는 상기 장치.
  72. 제71항에 있어서, 상기 10-k 값이 3이면 상기 천공을 위한 상기 특정된 마스크 패턴은 7, 8, 9, 10, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  73. 제59항에 있어서, 상기 k 값이 8이면 상기 천공을 위한 상기 특정된 마스크패턴은 1, 7, 13, 15, 20, 25, 30, 31임을 특징으로 하는 상기 장치.
  74. 제73항에 있어서, 상기 10-k 값이 2이면 상기 천공을 위한 상기 특정된 마스크 패턴은 3, 7, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  75. 제59항에 있어서, 상기 k 값이 9이면 상기 천공을 위한 상기 특정된 마스크 패턴은 0, 2, 8, 19, 20임을 특징으로 하는 상기 장치.
  76. 제75항에 있어서, 상기 10-k 값이 1이면 상기 천공을 위한 상기 특정된 마스크 패턴은 1, 3, 5, 7, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  77. 전용채널을 위한 3k 비트의 제1전송형식조합표시 비트들과 하향 공유채널을 위한 3(10-k)+2 비트의 제2전송형식표시부호 비트들을 수신하는 이동통신시스템의 수신장치에서 k 비트의 제1전송형식표시 비트들과 10-k 비트의 제2전송형식표시 비트들을 복호하는 방법에 있어서,
    상기 3k 비트의 제1전송형식조합표시 비트들에 상기 k 값에 대응하여 특정된 마스크 패턴에 따른 0을 삽입하여 32비트의 비트열을 출력하고, 상기 32 비트들로부터 상기 k 비트의 제1전송형식표시 비트를 복호하는 과정과,
    상기 3(10-k)+2 비트의 제2전송형식조합표시 비트들에 상기 10-k 값에 대응하여 특정된 마스크 패턴에 따른 0을 삽입하여 32비트의 비트들을 출력하고, 상기 32 비트들로부터 상기 10-k 비트의 제2전송형식표시 비트를 복호하는 과정을 포함함을 특징으로 하는 상기 방법.
  78. 제77항에 있어서, 상기 k 값은 1 내지 10임을 특징으로 하는 상기 방법.
  79. 제77항에 있어서, 상기 k 값이 1이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 1, 3, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  80. 제79항에 있어서, 상기 10-k 값이 9이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 6, 10, 11임을 특징으로 하는 상기 방법.
  81. 제77항에 있어서, 상기 k 값이 2이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 3, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  82. 제81항에 있어서, 상기 10-k 값이 8이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 7, 13, 15, 20, 25, 30임을 특징으로 하는 상기 방법.
  83. 제77항에 있어서, 상기 k 값이 3이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 7, 8, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  84. 제83항에 있어서, 상기 10-k 값이 7이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 3, 8, 9, 12, 16, 18, 23, 24, 30임을 특징으로 하는 상기 방법.
  85. 제77항에 있어서, 상기 k 값이 4이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 0, 1, 2, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  86. 제85항에 있어서, 상기 10-k 값이 6이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 10, 12, 13, 14, 19, 20, 21, 23, 24, 27, 28, 31임을 특징으로 하는 상기 방법.
  87. 제77항에 있어서, 상기 k 값이 6이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 0, 7, 9, 11, 16, 19, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  88. 제87항에 있어서, 상기 10-k 값이 4이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 0, 1, 2, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  89. 제77항에 있어서, 상기 k 값이 7이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 0, 1, 2, 3, 4, 5, 7, 12, 18, 21, 24임을 특징으로 하는 상기 방법.
  90. 제89항에 있어서, 상기 10-k 값이 3이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 7, 8, 9, 10, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  91. 제77항에 있어서, 상기 k 값이 8이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 1, 7, 13, 15, 20, 25, 30, 31임을 특징으로 하는 상기 방법.
  92. 제91항에 있어서, 상기 10-k 값이 2이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 3, 7, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  93. 제77항에 있어서, 상기 k 값이 9이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 0, 2, 8, 19, 20임을 특징으로 하는 상기 방법.
  94. 제93항에 있어서, 상기 10-k 값이 1이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 1, 3, 5, 7, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 방법.
  95. 전용채널을 위한 3k 비트의 제1전송형식조합표시 비트들과 하향 공유채널을 위한 3(10-k)+2 비트의 제2전송형식표시부호 비트들을 수신하는 이동통신시스템의 수신장치에서 k 비트의 제1전송형식표시 비트들과 10-k 비트의 제2전송형식표시 비트들을 복호하는 장치에 있어서,
    상기 3k 비트의 제1전송형식조합표시 비트들에 상기 k 값에 대응하여 특정된 마스크 패턴에 따른 0을 삽입하여 32비트의 비트들을 출력하고, 상기 32 비트들로부터 상기 k 비트의 제1전송형식표시 비트를 복호하는 제1복호화기와,
    상기 3(10-k)+2 비트의 제2전송형식조합표시 비트들에 상기 10-k 값에 대응하여 특정된 마스크 패턴에 따른 0을 삽입하여 32비트의 비트들을 출력하고, 상기 32 비트들로부터 상기 10-k 비트의 제2전송형식표시 비트를 복호하는 제2복호화기를 포함함을 특징으로 하는 상기 장치.
  96. 제95항에 있어서, 상기 k 값은 1 내지 10임을 특징으로 하는 상기 장치.
  97. 제95항에 있어서, 상기 k 값이 1이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 1, 3, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  98. 제97항에 있어서, 상기 10-k 값이 9이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 6, 10, 11임을 특징으로 하는 상기 장치.
  99. 제95항에 있어서, 상기 k 값이 2이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 3, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  100. 제99항에 있어서, 상기 10-k 값이 8이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 7, 13, 15, 20, 25, 30임을 특징으로 하는 상기 장치.
  101. 제95항에 있어서, 상기 k 값이 3이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 7, 8, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  102. 제101항에 있어서, 상기 10-k 값이 7이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 3, 8, 9, 12, 16, 18, 23, 24, 30임을 특징으로 하는 상기 장치.
  103. 제95항에 있어서, 상기 k 값이 4이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 0, 1, 2, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  104. 제103항에 있어서, 상기 10-k 값이 6이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 10, 12, 13, 14, 19, 20, 21, 23, 24, 27, 28, 31임을 특징으로 하는 상기 장치.
  105. 제95항에 있어서, 상기 k 값이 6이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 0, 7, 9, 11, 16, 19, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  106. 제105항에 있어서, 상기 10-k 값이 4이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 0, 1, 2, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  107. 제95항에 있어서, 상기 k 값이 7이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 0, 1, 2, 3, 4, 5, 7, 12, 18, 21, 24임을 특징으로 하는 상기 장치.
  108. 제107항에 있어서, 상기 10-k 값이 3이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 7, 8, 9, 10, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  109. 제95항에 있어서, 상기 k 값이 8이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 1, 7, 13, 15, 20, 25, 30, 31임을 특징으로 하는 상기 장치.
  110. 제109항에 있어서, 상기 10-k 값이 2이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 3, 7, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
  111. 제95항에 있어서, 상기 k 값이 9이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 0, 2, 8, 19, 20임을 특징으로 하는 상기 장치.
  112. 제111항에 있어서, 상기 10-k 값이 1이면 상기 0 삽입을 위한 상기 특정된 마스크 패턴은 1, 3, 5, 7, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31임을 특징으로 하는 상기 장치.
KR10-2002-0036986A 2001-06-28 2002-06-28 부호분할이동통신시스템에서 경분할모드를 위한 전송형식조합표시 비트의 전송 장치 및 방법 KR100458053B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020010042669 2001-06-28
KR20010042669 2001-06-28
KR1020010040714 2001-07-07
KR20010040714 2001-07-07

Publications (2)

Publication Number Publication Date
KR20030003096A KR20030003096A (ko) 2003-01-09
KR100458053B1 true KR100458053B1 (ko) 2004-11-26

Family

ID=36424040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0036986A KR100458053B1 (ko) 2001-06-28 2002-06-28 부호분할이동통신시스템에서 경분할모드를 위한 전송형식조합표시 비트의 전송 장치 및 방법

Country Status (11)

Country Link
US (2) US7426680B2 (ko)
EP (4) EP1418682B1 (ko)
JP (3) JP2004531177A (ko)
KR (1) KR100458053B1 (ko)
CN (1) CN1223103C (ko)
AU (1) AU768041B2 (ko)
CA (1) CA2391841C (ko)
DE (1) DE10229006B4 (ko)
GB (4) GB2379368B (ko)
RU (1) RU2251797C2 (ko)
WO (1) WO2003003602A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2379368B (en) * 2001-06-28 2004-06-02 Samsung Electronics Co Ltd Apparatus and method for transmitting tfci bits for hard split mode in a cdma mobile communication system
KR20040085545A (ko) * 2003-03-31 2004-10-08 삼성전자주식회사 통신 시스템에서 오류 정정 부호의 복호 장치 및 방법
KR100548346B1 (ko) 2003-05-13 2006-02-02 엘지전자 주식회사 이동통신 시스템에서의 ｔｆｃｉ 전송 방법
JP4116925B2 (ja) * 2003-05-13 2008-07-09 松下電器産業株式会社 無線基地局装置、制御局装置、通信端末装置、送信信号生成方法、受信方法及び無線通信システム
WO2006031070A1 (en) * 2004-09-15 2006-03-23 Samsung Electronics Co., Ltd. Method and apparatus for encoding/decoding transmission information in mobile telecommunication system
CN100411476C (zh) * 2004-09-20 2008-08-13 华为技术有限公司 一种宽带码分多址系统中上行增强链路信令编码方法
KR20070014895A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 광대역 무선 접속 통신 시스템에서 채널 품질 정보 송수신시스템 및 방법
KR100929077B1 (ko) * 2005-08-09 2009-11-30 삼성전자주식회사 무선 통신 시스템에서 가상 회선 교환 방식을 이용한 통신자원 할당 방법과 장치 및 단말의 데이터 송수신 방법
US8948393B2 (en) 2006-04-28 2015-02-03 Qualcomm Incorporated Uninterrupted transmission during a change in ciphering configuration
EP2051403A4 (en) * 2006-08-09 2013-05-15 Fujitsu Ltd WIRELESS TERMINAL
US20080186859A1 (en) * 2007-02-06 2008-08-07 Viasat, Inc. Code multiplexed requests for controlling access to a shared communication medium
KR101422014B1 (ko) * 2007-05-10 2014-07-23 엘지전자 주식회사 기본 코드 반복 방식에 의한 긴 코드 생성 방법 및 이를이용한 제어 정보 전송 방법
US7953060B2 (en) * 2007-06-11 2011-05-31 Viasat, Inc. Quasisynchronous reservation requests
US7940790B2 (en) * 2007-06-11 2011-05-10 Viasat, Inc. Multiple request intervals
US8144680B2 (en) * 2007-11-30 2012-03-27 Viasat, Inc. Contention-based communications
KR101443641B1 (ko) * 2007-12-12 2014-09-23 엘지전자 주식회사 물리 제어 포맷 지시 채널 매핑 방법
WO2009075484A2 (en) 2007-12-12 2009-06-18 Lg Electronics Inc. Method for physical control format indicator channel mapping
KR101449766B1 (ko) * 2008-04-23 2014-10-14 엘지전자 주식회사 Ｔｄｄ 방식에 따른 통신 방법
US8615030B2 (en) * 2009-05-04 2013-12-24 Qualcomm Incorporated Method and system for multi-user detection using two-stage processing
US8494029B2 (en) 2009-05-04 2013-07-23 Qualcomm Incorporated Method and system for multi-user detection in the presence of multiple spreading factors
US8494098B2 (en) * 2009-05-04 2013-07-23 Qualcomm Incorporated Method and system for inter-cell interference cancellation
US8331504B2 (en) * 2009-05-04 2012-12-11 Qualcomm Incorporated Method and system for multi-user interference cancellation
US8451963B2 (en) * 2009-06-09 2013-05-28 Qualcomm Incorporated Method and system for interference cancellation
NO345607B1 (en) 2019-06-27 2021-05-10 Altus Intervention Tech As Wireline clean-out tool having improved capacity
US11438551B2 (en) * 2020-09-15 2022-09-06 At&T Intellectual Property I, L.P. Virtual audience using low bitrate avatars and laughter detection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010047396A (ko) * 1999-11-19 2001-06-15 서평원 전송 포맷 조합 식별자에 대한 전송 성능 향상 방법
KR20010112014A (ko) * 2000-06-12 2001-12-20 윤종용 이동통신시스템에서 전송율 정보 부호화 및 복호화 장치 및 방법
JP2002164871A (ja) * 2000-11-29 2002-06-07 Matsushita Electric Ind Co Ltd 復号化装置および復号化方法
KR20020070160A (ko) * 2001-02-27 2002-09-05 삼성전자 주식회사 분할모드에 따른 전송형식 조합표시 비트의 부호화 장치및 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2225321T3 (es) 1991-06-11 2005-03-16 Qualcomm Incorporated Aparaato y procedimiento para el enmascaramiento de errores en tramas de datos.
GB9520445D0 (en) * 1995-10-06 1995-12-06 British Telecomm Convolutional codes
KR100595147B1 (ko) * 1998-12-09 2006-08-30 엘지전자 주식회사 트랜스포트 채널 멀티플렉싱 정보 송수신 방법 및 이를 위한 송수신 장치
ATE279827T1 (de) * 1999-07-06 2004-10-15 Samsung Electronics Co Ltd Vorrichtung zur kodierung eines transportformatindikators für ein kommunikationssystem
DE10030407B4 (de) * 1999-07-14 2011-09-01 Lg Electronics Inc. Verfahren zur optimalen Ratenanpassung in einem Mobilkommunikationssystem
US6781970B1 (en) * 1999-08-27 2004-08-24 Telefonaktiebolaget Lm Ericsson (Publ) Transport format combination indicator mapping for telecommunications
US6813506B1 (en) * 1999-11-18 2004-11-02 Lg Electronics Inc. Method for coding and transmitting transport format combination indicator
DE60035530T2 (de) * 2000-05-17 2007-10-25 Matsushita Electric Industrial Co., Ltd., Kadoma Hybrides ARQ-System mit Daten- und Kontroll-Kanal für Datenpaket-Übertragung
US7283502B1 (en) * 2000-09-21 2007-10-16 Lucent Technologies Inc. Enhancement of framing protocol frame format to support quality of service
KR100396503B1 (ko) * 2000-10-09 2003-09-02 삼성전자주식회사 분할모드에 따른 전송형식 조합표시 비트의 전송장치 및방법
WO2002032016A1 (en) 2000-10-09 2002-04-18 Samsung Electronics Co., Ltd. Apparatus and method for coding/decoding tfci bits in an asynchronous cdma communicaiton system
GB2379368B (en) 2001-06-28 2004-06-02 Samsung Electronics Co Ltd Apparatus and method for transmitting tfci bits for hard split mode in a cdma mobile communication system
GB2380105B (en) * 2001-07-09 2003-12-10 Samsung Electronics Co Ltd Apparatus and method for symbol mapping tfci bits for a hard split mode in a cdma mobile communication system
US7532723B2 (en) * 2003-11-24 2009-05-12 Interdigital Technology Corporation Tokens/keys for wireless communications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010047396A (ko) * 1999-11-19 2001-06-15 서평원 전송 포맷 조합 식별자에 대한 전송 성능 향상 방법
KR20010112014A (ko) * 2000-06-12 2001-12-20 윤종용 이동통신시스템에서 전송율 정보 부호화 및 복호화 장치 및 방법
JP2002164871A (ja) * 2000-11-29 2002-06-07 Matsushita Electric Ind Co Ltd 復号化装置および復号化方法
KR20020070160A (ko) * 2001-02-27 2002-09-05 삼성전자 주식회사 분할모드에 따른 전송형식 조합표시 비트의 부호화 장치및 방법

Also Published As

Publication number Publication date
JP3936384B2 (ja) 2007-06-27
GB2386809B (en) 2004-06-02
EP1418681A3 (en) 2012-06-20
GB2379368A (en) 2003-03-05
DE10229006B4 (de) 2010-10-21
GB0315469D0 (en) 2003-08-06
EP1418688A3 (en) 2012-07-04
WO2003003602A1 (en) 2003-01-09
JP3863136B2 (ja) 2006-12-27
EP1418682B1 (en) 2013-12-25
GB0315355D0 (en) 2003-08-06
GB0315315D0 (en) 2003-08-06
KR20030003096A (ko) 2003-01-09
GB2386808B (en) 2004-07-07
GB2387304A (en) 2003-10-08
DE10229006A1 (de) 2003-02-13
JP2004531177A (ja) 2004-10-07
EP1418681B1 (en) 2013-12-25
EP1400027A4 (en) 2010-08-18
EP1400027A1 (en) 2004-03-24
GB2387304B (en) 2004-07-07
RU2251797C2 (ru) 2005-05-10
AU5069802A (en) 2003-02-13
GB2386809A (en) 2003-09-24
CA2391841A1 (en) 2002-12-28
EP1418682A3 (en) 2012-06-20
GB0214883D0 (en) 2002-08-07
JP2004135358A (ja) 2004-04-30
EP1418688A2 (en) 2004-05-12
JP2006314144A (ja) 2006-11-16
US7995552B2 (en) 2011-08-09
EP1400027B1 (en) 2012-04-25
CA2391841C (en) 2006-05-16
US7426680B2 (en) 2008-09-16
GB2379368B (en) 2004-06-02
AU768041B2 (en) 2003-11-27
CN1223103C (zh) 2005-10-12
US20030118119A1 (en) 2003-06-26
US20080146177A1 (en) 2008-06-19
EP1418688B1 (en) 2013-12-25
GB2386808A (en) 2003-09-24
EP1418682A2 (en) 2004-05-12
EP1418681A2 (en) 2004-05-12
CN1466821A (zh) 2004-01-07

Similar Documents

Publication Publication Date Title
KR100458053B1 (ko) 부호분할이동통신시스템에서 경분할모드를 위한 전송형식조합표시 비트의 전송 장치 및 방법
KR100433904B1 (ko) 분할모드에 따른 전송형식 조합표시 비트의 부호화 장치및 방법
KR100434470B1 (ko) 분할모드에 따른 전송형식 조합표시 비트의 부호화 장치및 방법
KR100450959B1 (ko) 부호분할이동통신시스템에서 경분할모드를 위한 전송형식조합표시 비트의 심벌 매핑 장치 및 방법
KR100396503B1 (ko) 분할모드에 따른 전송형식 조합표시 비트의 전송장치 및방법
RU2233540C2 (ru) Устройство и способ преобразования в символы бит указателя tfci для режима жесткого разбиения в системе мобильной связи cdma
GB2387751A (en) Coding/decoding TFCI bits in an Asynchronous CDMA Communication System

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081008

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee