DE102022132689A1

DE102022132689A1 - Gestaffelte zweiseitige multi-chip-zwischenverbindung

Info

Publication number: DE102022132689A1
Application number: DE102022132689.6A
Authority: DE
Inventors: Shuo Zhang; Eric Zhu; Minto Zheng; Michael Zhai; Town Zhang; Jie Ma
Original assignee: Nvidia Corp
Current assignee: Nvidia Corp
Priority date: 2021-12-16
Filing date: 2022-12-08
Publication date: 2023-06-22
Also published as: US11798923B2; CN116266973A; US20230411365A1; US20230197696A1

Abstract

Layout-Techniken für Chipgehäuse auf gedruckten Leiterplatten werden offenbart, die sich dem multivariaten Problem des Minimierens von Routing-Abständen für Hochgeschwindigkeits-E/A-Stifte zwischen Chipgehäusen widmen, während gleichzeitig für die schnelle Bereitstellung von transienten Leistungsbedürfnissen an den Chipgehäusen gesorgt wird. Die Layout-Techniken können ebenfalls ein verbessertes Wärmemanagement für die Chipgehäuse ermöglichen.

Description

HINTERGRUND
Der Einfügungsverlust und das Übersprechrauschen, das durch Netzrouting-Pfadlängen auf einer gedruckten Leiterplatte (PCB) eingeführt werden, verschlimmern sich, wenn Prozessknoten schrumpfen (höhere Schaltungsdichte) und Taktgeschwindigkeiten zunehmen. Die Pfadlängen für Inter-Chip-Kommunikation können insbesondere die Leistung begrenzen.
Herkömmlicherweise sind sehr große integrierte Schaltungsvorrichtungen, wie beispielsweise Graphikverarbeitungseinheiten (GPUs), Zentralverarbeitungseinheiten (CPUs) und Systeme-on-a-Chip (SoC), auf einer Leiterplatte angebracht, wie in 1 oder 2 anschaulich dargestellt. Beispielsweise können eine Zentralverarbeitungseinheit 102 und eine Graphikverarbeitungseinheit 104 auf der gleichen Seite einer gedruckten Leiterplatte 106 angebracht werden, wie in 1 anschaulich dargestellt. In diesem Fall wird ein minimale Inter-Chip-Pfadlänge durch die Beabstandung zwischen der Seiten der Chips (oder allgemeiner Chipgehäuses) bestimmt. Routing-Längen zwischen bestimmten Leistungs-kritischen Stiften auf den Chips können mehrere Zentimeter betragen.
Eine andere Vorgehensweise besteht darin, ein erstes Chipgehäuse 202 auf einer ersten Seite 204 einer gedruckten Leiterplatte 206 direkt gegenüber von einem zweiten Chipgehäuse 208 anzubringen, das auf einer zweiten Seite 210 der gedruckten Leiterplatte 206 angebracht ist. In diesem Fall wird die minimale Inter-Chip-Pfadlänge durch die Dicke der gedruckten Leiterplatte 206 bestimmt. Der Layout von anderen Komponenten, die entweder von dem ersten Chipgehäuse 202, dem zweiten Chipgehäuse 208 oder beiden benutzt werden, wird jedoch beschränkt. Diese anderen Komponenten sind auf die Platzierung entlang der Seite eines Chipgehäuses oder des anderen beschränkt.
Figurenliste
Um die Erläuterung eines bestimmten Elements oder einer bestimmten Aktion leicht zu identifizieren, bezieht/beziehen sich die wichtigste Ziffer oder Ziffern in einem Bezugszeichen auf die Figurennummer, in der dieses Element zuerst eingeführt wird.

1 stellt ein Beispiel einer Seite-an-Seite-Chipgehäuseanbringung auf einer gedruckten Leiterplatte anschaulich dar.
2 stellt ein Beispiel einer gestapelten Chipgehäuseanbringung auf einer gedruckten Leiterplatte anschaulich dar.
3A stellt ein Beispiel einer gestapelten und gestaffelten Chipgehäuseanbringung auf einer gedruckten Leiterplatte anschaulich dar.
3B stellt ein anderes Beispiel einer gestapelten und gestaffelten Chipgehäuseanbringung auf einer gedruckten Leiterplatte anschaulich dar.
4A stellt ein Beispiel einer Sende- und Empfangs-Pinbelegung auf einem Chipgehäuse gemäß einer Ausführungsform anschaulich dar.
4B stellt ein Beispiel einer Sende- und Empfangs-Pinbelegung auf einem Chipgehäuse gemäß einer anderen Ausführungsform anschaulich dar.
4C stellt ein Beispiel einer Sende- und Empfangs-Pinbelegung auf einem Chipgehäuse gemäß noch einer anderen Ausführungsform anschaulich dar.
5A stellt noch ein anderes Beispiel einer gestapelten und gestaffelten Chipgehäuseanbringung auf einer gedruckten Leiterplatte anschaulich dar.
5B veranschaulicht einen Aspekt des Gegenstands gemäß einer Ausführungsform.

AUSFÜHRLICHE BESCHREIBUNG
Sehr große integrierte Gehäuse (z.B., GPUs, CPUs, SoCs) ziehen häufig große transiente Ströme (relativ zu ihrem mittleren Betriebsstrom) während bestimmter Operationen, wie beispielsweise beim Initialisieren oder Durchführen bestimmter leistungsintensiver Rechen- oder Eingabe/Ausgabe(E/A)-Operationen. Komponenten, wie beispielsweise Entkopplungskondensatoren und Leistungsmodule, werden idealerweise so nahe wie möglich an Leistungsstiften des Chipgehäuses platziert, um diese transiente Energie schnell bereitzustellen, wenn benötigt. Dies konkurriert mit den Anforderungen von Hochgeschwindigkeits-E/A Stiften, die Daten und Befehle zwischen Chipgehäusen kommunizieren.
Layout-Techniken für Chipgehäuse auf PCBs werden offenbart, die sich dem multivariaten Problem des Minimierens von Routing-Abständen für Hochgeschwindigkeits-E/A-Stiften zwischen Chipgehäusen widmen, während gleichzeitig für die schnelle Bereitstellung von transienten Leistungsbedürfnissen an die Chipgehäuse und/oder das Wärmemanagement für die Chipgehäuse gesorgt wird.
1 stellt ein Beispiel einer Seite-an-Seite-Chipgehäuseanbringung auf einer gedruckten Leiterplatte 106 anschaulich dar. Die gedruckte Leiterplatte 106 umfasst ein Gehäuse der Zentralverarbeitungseinheit 102, das benachbart zu einem Gehäuse der Graphikverarbeitungseinheit 104 auf der gleichen Seite der gedruckten Leiterplatte 106 angebracht ist. Die physikalischen Beschränkungen einer derartigen Seite-an-Seite-Anbringung erzeugen eine minimale Inter-Chip-Pfadlänge, die wiederum eine maximale Signalisierungsrate zwischen Schaltungen auf der Zentralverarbeitungseinheit 102 und Schaltungen auf der Graphikverarbeitungseinheit 104 auferlegt. Obwohl dieses Beispiel eine Zentralverarbeitungseinheit 102 und eine Graphikverarbeitungseinheit 104 beinhaltet, ist es im Allgemeinen auf beliebige Arten von Computerchips anwendbar.
2 stellt ein Beispiel einer gestapelten Chipgehäuseanbringung auf einer gedruckten Leiterplatte anschaulich dar. Ein erstes Chipgehäuse 202 ist auf einer ersten Seite 204 der gedruckten Leiterplatte 206 angebracht und ein zweites Chipgehäuse 208 ist auf einer zweiten Seite 210 der gedruckten Leiterplatte 206 angebracht. Einige oder alle der E/A-Stifte des ersten Chipgehäuses 202 und des zweiten Chipgehäuses 208 können miteinander ausgerichtet sein, was die Signalisierungslänge zwischen ihnen minimiert, um ungefähr die Dicke der gedruckten Leiterplatte 206 zu sein. Dieser Montage-Layout kommt jedoch dadurch mit zusätzlichen Nachteilen, dass andere Komponenten auf der gedruckten Leiterplatte 206 mit dem ersten Chipgehäuse 202 kommunizieren oder dieses beliefern und das zweite Chipgehäuse 208 nicht gegenüber von ihnen auf der gedruckten Leiterplatte 206 angebracht sein kann, weil dieser Platz nun durch eines der Chipgehäuse belegt ist.
3A stellt ein Beispiel einer gestapelten und gestaffelten Chipgehäuseanbringung auf einer gedruckten Leiterplatte anschaulich dar. Das erste Chipgehäuse 202 ist auf der ersten Seite 204 der gedruckten Leiterplatte 206 angebracht und das zweite Chipgehäuse 208 ist auf der zweiten Seite 210 der gedruckten Leiterplatte 206 wie zuvor, jedoch nun gestaffelt, angebracht. Die E/A-Stifte des ersten Chipgehäuses 202 und des zweiten Chipgehäuses 208, die miteinander kommunizieren, sind spezifisch in einer Zwischenverbindungsregion 302 von jedem der Gehäuse lokalisiert, so dass sie miteinander über die Dickenabmessung 304 der gedruckten Leiterplatte 206 ausgerichtet sind, wenn die Gehäuse auf entgegengesetzten Seiten der gedruckten Leiterplatte 206 angebracht sind. Die Zwischenverbindungsregion 302 kann hier ebenfalls als die „kritische Chip-zu-Chip-Zwischenverbindungsregion“ bezeichnet werden. Die Zwischenverbindungsregion 302 umfasst einen Bereich entlang einer Seite des ersten Chipgehäuses 202 und ebenfalls entlang einer überlappenden Seite des zweiten Chipgehäuses 208.
Die Zwischenverbindungsregion 302 kann direkte Routing-Verbindungen (z.B., unter Verwendung von Durchkontaktierungen) zwischen Sende- und Empfangsstiften des ersten Chipgehäuses und des zweiten Chipgehäuses bereitstellen.
Diese Montageauslegung vermindert die bisherigen Nachteile, so dass andere Komponenten auf der gedruckten Leiterplatte 206, die mit dem ersten Chipgehäuse 202 (z.B., dem Entkopplungskondensator 306 ersten Chipgehäuses) und dem zweiten Chipgehäuse 208 (z.B., dem Entkopplungskondensator 308 des zweiten Chipgehäuses) kommunizieren oder diese beliefern, nun gegenüber von diesen auf der gedruckten Leiterplatte 206 angebracht werden, weil dieser Platz nicht länger durch eines der Chipgehäuse belegt wird. Der Entkopplungskondensator 306 des ersten Chipgehäuses ist im „Montageschatten“ des ersten Chipgehäuses 202 lokalisiert, das heißt innerhalb des Umfangs der ersten Chipgehäuse 202 jedoch auf der entgegengesetzten Seite der gedruckten Leiterplatte 206 des ersten Chipgehäuses 202.
3B stellt eine Alternative anschaulich dar, bei der das Leistungsmodul 310 des ersten Chipgehäuses und der Entkopplungskondensator 306 des ersten Chipgehäuses benachbart zueinander auf der zweiten Seite 210 der gedruckten Leiterplatte 206 gegenüber des ersten Chipgehäuses 202 zueinander angebracht sind und der Entkopplungskondensator 308 des zweiten Chipgehäuses und das Leistungsmodul 312 des zweiten Chipgehäuses benachbart zueinander auf der ersten Seite 204 der gedruckten Leiterplatte 206 gegenüber dem zweiten Chipgehäuse 208 angebracht sind.
4A stellt ein Beispiel einer Sende(TX)- und Empfangs(RX)-Pinbelegung auf einem Chipgehäuse gemäß einer Ausführungsform anschaulich dar. Eine oder mehrere gleichförmige Reihen von Sendestiften 402 sind mit einer oder mehreren gleichförmigen Reihen von Empfangsstiften 404 entlang einer einzigen Seite des Gehäuses 406 für einen Die 408 einer integrierten Schaltung kombiniert. In einigen Ausführungsformen sind alle Stifte niedriger Latenz des Die 408 einer integrierten Schaltung oder im Wesentlichen alle (z.B., ≥ 75%), die miteinander mit einer anderen bestimmten integrierten Schaltung kommunizieren, entlang einer einzigen Seite konzentriert. Ein „Stift niedriger Latenz“ ist ein Stift mit einer Betriebsrate (z.B., Taktfrequenz), welche die schnellste oder unter den schnellsten (z.B., in den obersten 10-20%) für einen Chip ist, so dass die Länge seiner Routen zu anderen Chips ein limitierender Faktor für die Leistung des Chips oder des gesamten Systems ist. In anderen Worten ist er ein Leistungs-kritischer Stift. Eine „gleichförmige Reihe“ ist eine, die lediglich Stifte einer bestimmten Funktion umfasst, wie beispielsweise lediglich Daten-Sende(Ausgabe)-Stifte oder lediglich Daten-Empfangs(Eingabe)-Stifte. In einer Ausführungsform sind die Empfangsstifte 404 sowie auch die Sendestifte 402 in Paaren angeordnet, was zu zwei benachbarten Reihen von Sendestiften 402 benachbart zu zwei benachbarten Reihen von Empfangsstiften 404 führt. Dies wird hier als eine Konfiguration eines „gleichförmigen Reihenpaars“ von Stiften bezeichnet.
4B stellt ein Beispiel einer Sende- und Empfangsstiftbelegung auf einem Chipgehäuse gemäß einer anderen Ausführungsform anschaulich dar. In dieser Ausführungsform sind die Sendestifte 402 1:1 mit den Empfangsstiften 404 über jede Reihe verschachtelt und jede benachbarte Reihe ist gestaffelt, so dass jedes Paar von Reihen benachbarte Paare der Sendestifte 402 und der Empfangsstifte 404 entlang ihrer Länge bildet. Wie mit der Ausführungsform in 4A können alle oder im Wesentlichen alle der Stifte mit niedriger Latenz des integrierten Die 408 entlang einer einzigen Seite des Gehäuses 406 konzentriert sein. Dies wird hier als eine Konfiguration eines „verschachtelten gestaffelten Reihenpaars“ von Stiften bezeichnet.
4C stellt ein Beispiel einer Sende- und Empfangsstiftbelegung auf einem Chipgehäuse gemäß noch einer anderen Ausführungsform anschaulich dar. Gleichförmige Reihen von Sendestiften 402 werden mit gleichförmigen Reihen von Empfangsstiften 404 entlang einer Seite des Gehäuses 406 verschachtelt. Dies wird hier als eine Konfiguration einer „verschachtelten gleichförmigen Reihe“ von Stiften bezeichnet.
Die Stiftbelegung der Seite des Chipgehäuses, mit der sich das Gehäuse 406 auf der anderen Seite der PCB schnittstellenmäßig verbindet, ist ein Spiegelbild dieser Stift-Layouts, wobei die Sende- und Empfangsstifte in ihrer Position mit jenen getauscht werden, die in 4A - 4C anschaulich dargestellt sind. Mit anderen Worten sind die Sendestift/Empfangsstift-Paare direkt miteinander über die Dickenabmessung der PCB ausgerichtet.
Ein Layout des Typs, der in 3A, 3B und 5A anschaulich dargestellt ist, bei der die Chipgehäuse auf entgegengesetzten Seiten einer PCB voneinander gestapelt und gestaffelt sind und die niedrige Latenz/Leistungs-kritischen Stifte primär oder vollständig entlang einer einzigen Seite von jede Chipgehäuse lokalisiert sind, wird hier als ein „gestapelter und gestaffelter Layout“ bezeichnet.
5A und 5B stellen andere Beispiele einer gestapelten und gestaffelten Chipgehäuseanbringung auf einer gedruckten Leiterplatte anschaulich dar, bei der eine Wärmesenke des ersten Chipgehäuses 502 auf dem ersten Chipgehäuse 202 angebracht ist und eine Wärmesenke 504 des zweiten Chipgehäuses auf einem der zweiten Chipgehäuse 208 angebracht ist. Diese Layouts können sich effizient zum Managen von Temperaturen der Chipgehäuse insbesondere während Zeiträumen von höherem Leistungsbedarf erweisen, während den Routing-Beschränkungen nachgekommen wird, wie zuvor beschrieben.
Bezugszeichenliste

102: Zentralverarbeitungseinheit
104: Graphikverarbeitungseinheit
106: gedruckte Leiterplatte
202: erstes Chipgehäuse
204: erste Seite
206: gedruckte Leiterplatte
208: zweites Chipgehäuse
210: zweite Seite
302: Zwischenverbindungsregion
304: Dickenabmessung
306: Entkopplungskondensator des ersten Chipgehäuses
308: Entkopplungskondensator des zweiten Chipgehäuses
310: Leistungsmodul des ersten Chipgehäuses
312: Leistungsmodul des zweiten Chipgehäuses
402: Sendestifte
404: Empfangsstifte
406: Gehäuse
408: integrierter Die
502: Wärmesenke des ersten Chipgehäuses
504: Wärmesenke des zweiten Chipgehäuses

Verschiedene hier beschriebene funktionale Operationen können in einer Logik implementiert sein, auf die mit einem Substantiv oder einer Substantivphrase verwiesen wird, die diese Operation oder Funktion widerspiegelt. Zum Beispiel kann eine Assoziationsoperation von einem „Assoziator“ oder „Korrelator“ ausgeführt werden. Ebenso kann das Schalten durch einen „Schalter“, die Auswahl durch einen „Selektor“ usw. erfolgen. „Logik“ bezieht sich auf maschinelle Speicherschaltungen und nichttransitorische maschinenlesbare Medien, die maschinenausführbare Anweisungen (Software und Firmware) und/oder Schaltungen (Hardware) umfassen, die aufgrund ihrer materiellen und/oder materiell-energetischen Konfiguration Steuer- und/oder Verfahrenssignale und/oder Einstellungen und Werte (wie Widerstand, Impedanz, Kapazität, Induktivität, Strom-/Spannungswerte usw.) umfassen, die zur Beeinflussung des Betriebs eines Geräts verwendet werden können. Magnetische Medien, elektronische Schaltungen, elektrische und optische Speicher (sowohl flüchtig als auch nichtflüchtig) und Firmware sind Beispiele für Logik. Logik schließt ausdrücklich reine Signale oder Software als solche aus (schließt jedoch nicht aus, dass Maschinenspeicher Software umfassen und dadurch Konfiguration von Materie bilden).
Im Rahmen dieser Offenbarung können verschiedene Einheiten (die auch als „Einheiten“, „Schaltungen“, andere Komponenten usw. Bezeichnet werden können) als „konfiguriert“ beschrieben oder beansprucht werden, um eine oder mehrere Aufgaben oder Operationen auszuführen. Diese Formulierung - Einheit, die so konfiguriert ist, dass sie eine oder mehrere Aufgaben ausführt - wird hier verwendet, um sich auf eine Struktur zu beziehen (d.h. auf etwas Physisches, wie beispielsweise eine elektronische Schaltung). Insbesondere wird diese Formulierung verwendet, um darauf hinzuweisen, dass diese Struktur so beschaffen ist, dass sie während des Betriebs die eine oder mehrere Aufgaben erfüllt. Eine Struktur kann auch dann als „konfiguriert“ bezeichnet werden, um eine Aufgabe zu erfüllen, wenn die Struktur gerade nicht in Betrieb ist. Eine „Kreditverteilungsschaltung, die so konfiguriert ist, dass sie Kredite an eine Vielzahl von Prozessorkernen verteilt“, soll beispielsweise eine integrierte Schaltung abdecken, die über eine Schaltung verfügt, die diese Funktion während des Betriebs ausführt, auch wenn die fragliche integrierte Schaltung gerade nicht verwendet wird (beispielsweise keine Stromversorgung angeschlossen ist). Eine Einheit, die als „konfiguriert, um“ eine bestimmte Aufgabe auszuführen, beschrieben oder erwähnt wird, bezieht sich ebenfalls auf etwas Physisches, wie eine Vorrichtung, eine Schaltung, einen Speicher, in dem Programmanweisungen gespeichert sind, die zur Implementierung der Aufgabe ausgeführt werden können, usw. Dieser Ausdruck wird hier nicht verwendet, um sich auf etwas Immaterielles zu beziehen.
Der Begriff „konfiguriert für“ ist nicht gleichbedeutend mit „konfigurierbar für“. Ein unprogrammiertes FPGA würde zum Beispiel nicht als „konfiguriert, um“ eine bestimmte Funktion auszuführen, betrachtet werden, obwohl es nach der Programmierung „konfigurierbar“ sein kann, um diese Funktion auszuführen.
Wenn in den beigefügten Ansprüchen erwähnt wird, dass eine Struktur „konfiguriert“ ist, um eine oder mehrere Aufgaben auszuführen, ist ausdrücklich nicht beabsichtigt, 35 U.S.C. § 112(f) für dieses Anspruchselement geltend zu machen. Dementsprechend sollten Ansprüche in dieser Anmeldung, die nicht das Konstrukt „Mittel zur“ [Durchführung einer Funktion] enthalten, nicht gemäß 35 U.S.C. § 112(f) ausgelegt werden.
Wie hier verwendet, wird der Begriff „basierend auf“ verwendet, um einen oder mehrere Faktoren zu beschreiben, die eine Bestimmung beeinflussen. Dieser Begriff schließt nicht die Möglichkeit aus, dass zusätzliche Faktoren die Bestimmung beeinflussen können. Das heißt, eine Bestimmung kann ausschließlich auf bestimmten Faktoren basieren oder sowohl auf den bestimmten Faktoren als auch auf anderen, nicht näher spezifizierten Faktoren. Betrachten Sie die Formulierung „A basierend auf B bestimmen“. Dieser Satz gibt an, dass B ein Faktor ist, der verwendet wird, um A zu bestimmen oder der die Bestimmung von A beeinflusst. Dieser Satz schließt nicht aus, dass die Bestimmung von A auch auf einem anderen Faktor basieren kann, wie beispielsweise C. Dieser Satz soll auch ein Ausführungsbeispiel abdecken, in dem A ausschließlich auf B basiert. Wie hier verwendet, ist der Satz „basiert auf“ synonym mit dem Satz „basiert zumindest teilweise auf“.
Wie hier verwendet, beschreibt der Ausdruck „als Reaktion auf“ einen oder mehrere Faktoren, die eine Wirkung auslösen. Dieser Ausdruck schließt nicht die Möglichkeit aus, dass zusätzliche Faktoren die Wirkung beeinflussen oder anderweitig auslösen können. Das heißt, eine Wirkung kann ausschließlich als Reaktion auf diese Faktoren eintreten oder sie kann sowohl auf die genannten Faktoren als auch auf andere, nicht spezifizierte Faktoren reagieren. Es sei die Formulierung „A als Reaktion auf B durchführen“ betrachtet. Dieser Satz gibt an, dass B ein Faktor ist, der die Ausführung von A auslöst. Dieser Formulierung schließt nicht aus, dass die Ausführung von A auch als Reaktion auf einen anderen Faktor, wie beispielsweise C, erfolgen kann. Dieser Satz soll auch ein Ausführungsbeispiel abdecken, bei dem A ausschließlich als Reaktion auf B ausgeführt wird.
Wie hier verwendet, werden die Begriffe „erste“, „zweite“ usw. als Bezeichnungen für Substantive verwendet, denen sie vorausgehen, und implizieren keine Art von Ordnung (z.B. räumlich, zeitlich, logisch usw.), sofern nicht anders angegeben. In einer Registerdatei mit acht Registern können die Begriffe „erstes Register“ und „zweites Register“ beispielsweise für zwei beliebige der acht Register verwendet werden und nicht nur für die logischen Register 0 und 1.
Wenn der Begriff „oder“ in den Ansprüchen verwendet wird, wird er als einschließendes oder und nicht als ein ausschließendes oder verwendet. Zum Beispiel bedeutet die Formulierung „mindestens eines von x, y oder z“ ein beliebiges von x, y und z, sowie eine beliebige Kombination davon.
Wie hier verwendet, sollte eine Erwähnung von „und/oder“ in Bezug auf zwei oder mehr Elemente so interpretiert werden, dass nur ein Element oder eine Kombination von Elementen gemeint ist. So kann beispielsweise „Element A, Element B und/oder Element C“ nur Element A, nur Element B, nur Element C, Element A und Element B, Element A und Element C, Element B und Element C oder die Elemente A, B und C umfassen. Darüber hinaus kann „mindestens eines der Elemente A oder B“ mindestens eines der Elemente A, mindestens eines der Elemente B oder mindestens eines der Elemente A und mindestens eines der Elemente B umfassen. Weiter kann „mindestens eines der Elemente A und B“ mindestens eines der Elemente A, mindestens eines der Elemente B oder mindestens eines der Elemente A und mindestens eines der Elemente B umfassen.
Der Gegenstand der vorliegenden Offenbarung wird hier mit einer gewissen Spezifität beschrieben, um die gesetzlichen Anforderungen zu erfüllen. Die Beschreibung selbst ist jedoch nicht dazu gedacht, den Umfang der vorliegenden Offenbarung zu begrenzen. Vielmehr haben die Erfinder in Betracht gezogen, dass der beanspruchte Gegenstand auch auf andere Weise verkörpert werden könnte, um verschiedene Schritte oder Kombination von Schritten, die den in diesem Dokument beschriebenen ähnlich sind, in Verbindung mit anderen gegenwärtigen oder zukünftigen Technologien zu umfassen. Obwohl die Begriffe „Schritt“ und/oder „Block“ hier verwendet werden können, um verschiedene Elemente der angewandten Methoden zu bezeichnen, sollten die Begriffe nicht so ausgelegt werden, dass sie eine bestimmte Reihenfolge unter oder zwischen den verschiedenen hier offengelegten Schritten implizieren, es sei denn, die Reihenfolge der einzelnen Schritte wird ausdrücklich beschrieben.
Nach der detaillierten Beschreibung von Ausführungsbeispielen wird deutlich, dass Modifikationen und Variationen möglich sind, ohne den Umfang der beanspruchten Erfindung zu beeinträchtigen. Der Umfang des Erfindungsgegenstandes ist nicht auf die dargestellten Ausführungsbeispiele beschränkt, sondern wird vielmehr in den folgenden Ansprüchen dargelegt.

Claims

Gedruckte Leiterplatte, umfassend: ein erstes Chipgehäuse, das auf einer ersten Seite der gedruckten Leiterplatte angebracht ist; und ein zweites Chipgehäuse, das auf einer zweiten Seite der gedruckten Leiterplatte in einem gestapelten und gestaffelten Layout angebracht ist.
Gedruckte Leiterplatte gemäß Anspruch 1, ferner umfassend: einen Entkopplungskondensator für das erste Chipgehäuse, der in einem Montageschatten des ersten Chipgehäuses angebracht ist.
Gedruckte Leiterplatte gemäß Anspruch 2, ferner umfassend: eine Wärmesenke für das erste Chipgehäuse, die in dem Montageschatten des ersten Chipgehäuses angebracht ist.
Gedruckte Leiterplatte gemäß Anspruch 2 oder 3, ferner umfassend: ein Leistungsmodul für das erste Chipgehäuse, das benachbart zu dem ersten Chipgehäuse auf der ersten Seite der gedruckten Leiterplatte angebracht ist.
Gedruckte Leiterplatte gemäß einem der Ansprüche 2 bis 4, ferner umfassend: einen Entkopplungskondensator für das zweite Chipgehäuse, der in einem Montageschatten des zweiten Chipgehäuses angebracht ist.
Gedruckte Leiterplatte gemäß Anspruch 5, ferner umfassend: eine Wärmesenke für das zweite Chipgehäuse, das in dem Montageschatten des zweiten Chipgehäuses angebracht ist.
Gedruckte Leiterplatte gemäß Anspruch 5 oder 6, ferner umfassend: ein Leistungsmodul für das zweite Chipgehäuse, das benachbart zu dem zweiten Chipgehäuse auf der zweiten Seite der gedruckten Leiterplatte angebracht ist.
Gedruckte Leiterplatte, umfassend: ein erstes Chipgehäuse, das auf einer ersten Seite der gedruckten Leiterplatte angebracht ist; ein zweites Chipgehäuse, das auf einer zweiten Seite der gedruckten Leiterplatte in einem gestapelten und gestaffelten Layout angebracht ist; und eine Zwischenverbindungsregion zwischen der ersten gedruckten Leiterplatte und der zweiten gedruckten Leiterplatte, die direkte Routing-Verbindungen zwischen Sende- und Empfangsstiften des ersten Chipgehäuses und des zweiten Chipgehäuses umfasst.
Gedruckte Leiterplatte gemäß Anspruch 8, wobei die Zwischenverbindungsregion eine Konfiguration eines gleichförmigen Reihenpaars von Stiften umfasst.
Gedruckte Leiterplatte gemäß Anspruch 8 oder 9, wobei die Zwischenverbindungsregion eine Konfiguration eines verschachtelten gestaffelten Reihenpaars von Stiften umfasst.
Gedruckte Leiterplatte gemäß einem der Ansprüche 8 bis 10, wobei die Zwischenverbindungsregion eine Konfiguration einer verschachtelten gleichförmigen Reihe von Stiften umfasst.
Gedruckte Leiterplatte gemäß einem der Ansprüche 8 bis 11, ferner umfassend: einen Entkopplungskondensator für das erste Chipgehäuse, der in einem Montageschatten des ersten Chipgehäuses angebracht ist.
Gedruckte Leiterplatte gemäß Anspruch 12, ferner umfassend: eine Wärmesenke für das erste Chipgehäuse, die in dem Montageschatten des ersten Chipgehäuses angebracht ist.
Gedruckte Leiterplatte gemäß Anspruch 12 oder 13, ferner umfassend: einen Entkopplungskondensator für das zweite Chipgehäuse, der in einem Montageschatten des zweiten Chipgehäuses angebracht ist.
Gedruckte Leiterplatte gemäß Anspruch 14, ferner umfassend: eine Wärmesenke für das zweite Chipgehäuse, die in dem Montageschatten des zweiten Chipgehäuses angebracht ist.
Gedruckte Leiterplatte, umfassend: ein erstes Chipgehäuse, das auf einer ersten Seite der gedruckten Leiterplatte angebracht ist; ein zweites Chipgehäuse, das auf einer zweiten Seite der gedruckten Leiterplatte in einem gestapelten und gestaffelten Layout angebracht ist; einen Entkopplungskondensator und eine Wärmesenke für das erste Chipgehäuse, die in einem Montageschatten des ersten Chipgehäuses angebracht sind; einen Entkopplungskondensator und eine Wärmesenke für das zweite Chipgehäuse, die in einem Montageschatten des zweiten Chipgehäuses angebracht sind; eine Zwischenverbindungsregion zwischen der ersten gedruckten Leiterplatte und der zweiten gedruckten Leiterplatte, die eine von einer Konfiguration eines gleichförmigen Reihenpaars von Stiften, einer Konfiguration eines verschachtelten gestaffelten Reihenpaars von Stiften und einer Konfiguration einer verschachtelten gleichförmigen Reihe von Stiften umfasst.
Gedruckte Leiterplatte gemäß Anspruch 16, ferner umfassend: ein Leistungsmodul für das erste Chipgehäuse, das benachbart zu dem ersten Chipgehäuse auf der ersten Seite der gedruckten Leiterplatte angebracht ist.
Gedruckte Leiterplatte gemäß Anspruch 16 oder 17, ferner umfassend: ein Leistungsmodul für das zweite Chipgehäuse, das benachbart zu dem zweiten Chipgehäuse auf der zweiten Seite der gedruckten Leiterplatte angebracht ist.
Gedruckte Leiterplatte gemäß einem der Ansprüche 16 bis 18, wobei das erste Chipgehäuse eine Graphikverarbeitungseinheit und das zweite Chipgehäuse eine Zentralverarbeitungseinheit ist.
Gedruckte Leiterplatte gemäß einem der Ansprüche 16 bis 19, wobei mindestens eines des ersten Chipgehäuses und des zweiten Chipgehäuses ein System-on-a-Chip umfasst.