DE102022125469A1 - Organische lichtemittierende Anzeigevorrichtung und Dünnschichttransistor-Anordnungssubstrat - Google Patents

Organische lichtemittierende Anzeigevorrichtung und Dünnschichttransistor-Anordnungssubstrat Download PDF

Info

Publication number
DE102022125469A1
DE102022125469A1 DE102022125469.0A DE102022125469A DE102022125469A1 DE 102022125469 A1 DE102022125469 A1 DE 102022125469A1 DE 102022125469 A DE102022125469 A DE 102022125469A DE 102022125469 A1 DE102022125469 A1 DE 102022125469A1
Authority
DE
Germany
Prior art keywords
thin film
film transistor
electrode
region
semiconductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022125469.0A
Other languages
English (en)
Inventor
Jang Dae Kim
Kyung Su Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE102022125469A1 publication Critical patent/DE102022125469A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Eine organische lichtemittierende Anzeigevorrichtung und ein Dünnschichttransistor-Anordnungssubstrat werden offenbart. Die organische lichtemittierende Anzeigevorrichtung kann die Größe eines Dünnschichttransistors, der in einem Unterpixel angeordnet ist, reduzieren, um eine hochauflösende organische lichtemittierende Anzeigevorrichtung zu realisieren. Leitende Bereiche und nichtleitende Bereiche sind in jeweils einem Source-Bereich und einem Drain-Bereich kombiniert, so dass die Größe eines Kanals vergrößert wird, beispielsweise wesentlich vergrößert wird. Somit ist es möglich, eine hochauflösende organische lichtemittierende Anzeigevorrichtung zu realisieren. Zudem werden ein s-Faktor-Wert eines Ansteuer-Dünnschichttransistors und die Betriebsgeschwindigkeit eines Schalt-Dünnschichttransistors erhöht.

Description

  • Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2021-0180748 , die am 16. Dezember 2021 eingereicht wurde.
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf eine organische lichtemittierende Anzeigevorrichtung und insbesondere auf eine organische lichtemittierende Anzeigevorrichtung, die Dünnschichttransistoren vom Hybridtyp aufweist, bei denen verschiedene Arten von Halbleitermaterialien verwendet werden, um mehrere Dünnschichttransistoren, die einen Pixelschaltungsabschnitt eines Unterpixels bilden, und mehrere Dünnschichttransistoren, die einen GIP-Schaltungsabschnitt bilden, zu bilden, und die die Größe der Dünnschichttransistoren reduzieren, beispielsweise minimieren, kann, um eine hochauflösende Anzeigevorrichtung zu verwirklichen.
  • Erörterung des Standes der Technik
  • Im Gegensatz zu einer Flüssigkristallanzeigevorrichtung, die eine Hintergrundbeleuchtung verwendet, weist eine organische lichtemittierende Anzeigevorrichtung, die ein selbstleuchtendes lichtemittierendes Element verwendet, eine geringe Dicke und eine hohe Bildqualität auf. Daher steht eine organische lichtemittierende Anzeigevorrichtung im Mittelpunkt großer Aufmerksamkeit auf dem Gebiet der Anzeigen.
  • Da es insbesondere möglich ist, ein lichtemittierendes Element auf einem flexiblen Substrat zu bilden, ermöglicht eine organische lichtemittierende Anzeigevorrichtung die Schaffung eines Bildschirms in verschiedenen Formen, wie beispielsweise als ein biegbarer Bildschirm und ein faltbarer Bildschirm. Außerdem ist eine organische lichtemittierende Anzeigevorrichtung aufgrund ihrer geringen Dicke für kleine elektronische Produkte wie etwa intelligente Uhren geeignet.
  • Um auf eine Anzeigevorrichtung, die häufig ein Standbild anzeigt, wie beispielsweise eine intelligente Uhr, angewendet zu werden, ist eine lichtemittierende Anzeigevorrichtung, die einen neuen Typ eines Pixelschaltungsabschnitts aufweist, der die Erzeugung eines Leckstroms beim Anzeigen eines Standbilds verhindern kann, erforderlich.
  • Es wurde ein Dünnschichttransistor vorgeschlagen, der einen Oxidhalbleiter als aktive Schicht verwendet, um eine verbesserte Leckstrom-Blockierwirkung zu erzielen.
  • Zusammenfassung der Erfindung
  • Bei einer Anzeigevorrichtung, die Dünnschichttransistoren vom Hybridtyp verwendet, werden jedoch verschiedene Arten von Halbleiterschichten, z. B. eine polykristalline Halbleiterschicht und eine Oxidhalbleiterschicht, verwendet. Somit werden ein Prozess zum Bilden der polykristallinen Halbleiterschicht und ein Prozess zum Bilden der Oxidhalbleiterschicht getrennt voneinander durchgeführt, wodurch der Herstellungsprozess kompliziert wird. Ferner weisen eine polykristalline Halbleiterschicht und eine Oxidhalbleiterschicht unterschiedliche Eigenschaften in Bezug auf chemische Gase auf, wodurch der Herstellungsprozess kompliziert wird.
  • Insbesondere zeichnet sich eine polykristalline Halbleiterschicht im Vergleich zu einer Oxidhalbleiterschicht dadurch aus, dass sich Ladungsträger wie Elektronen oder Löcher mit hoher Geschwindigkeit bewegen, und eignet sich daher für eine einen Ansteuer-Dünnschichttransistor, der zu Hochgeschwindigkeitsbetrieb fähig sein muss. Dementsprechend wird typischerweise eine polykristalline Halbleiterschicht verwendet, um einen Ansteuer-Dünnschichttransistor zu bilden.
  • Ein Ansteuer-Dünnschichttransistor, der eine polykristalline Halbleiterschicht verwendet, arbeitet zwar mit einer relativ hohen Geschwindigkeit, ist aber aufgrund einer hohen Stromschwankungsrate infolge einer Strombelastung unter dem Aspekt der Widergabe niedriger Graustufenwerte nachteilig. Daher ist es eine Aufgabe der vorliegenden Offenbarung, einen Ansteuer-Dünnschichttransistor unter Verwendung eines Oxidhalbleiters zu bilden und einen Pixelschaltungsabschnitt zu schaffen, in dem eine Stromschwankungsrate infolge einer Strombelastung niedrig ist und ein s-Faktor-Wert groß ist. Außerdem ist es gemäß dem jüngsten Trend zu Anzeigevorrichtungen mit hoher Auflösung eine weitere Aufgabe der vorliegenden Offenbarung, eine Struktur zu schaffen, die die Größe mehrerer Dünnschichttransistoren, die in einem Unterpixel angeordnet sind, reduzieren (beispielsweise minimieren) kann.
  • Eine oder mehrere dieser Aufgaben werden durch die Merkmale der unabhängigen Ansprüche gelöst. Gemäß einem Aspekt umfasst eine organische lichtemittierende Anzeigevorrichtung ein Substrat, das einen Anzeigebereich und einen Nichtanzeigebereich aufweist, und mindestens einen Dünnschichttransistor, der ein Halbleitermuster aufweist, das einen Source-Bereich und einen Drain-Bereich aufweist. Sowohl der Source-Bereich als auch der Drain-Bereich umfassen leitende Bereiche und nichtleitende Bereiche, die abwechselnd auf dem Substrat angeordnet sind.
  • Das Halbleitermuster kann ein Oxidhalbleitermuster sein.
  • Der mindestens eine Dünnschichttransistor kann eine Gate-Elektrode, die dem Halbleitermuster zugewandt ist oder mit diesem überlappt, und eine Source-Elektrode und eine Drain-Elektrode, die mit dem Source-Bereich bzw. dem Drain-Bereich elektrisch verbunden sind, aufweisen. Die leitenden Bereiche können einen ersten leitenden Bereich, der die Source-Elektrode oder die Drain-Elektrode kontaktiert, und einen zweiten leitenden Bereich, der zwischen der Source-Elektrode oder der Drain-Elektrode und der Gate-Elektrode angeordnet ist, umfassen.
  • Der erste leitende Bereich kann leitend gemacht werden, indem er mit Ionen in Kontakt gebracht wird, und/oder der zweite leitende Bereich kann leitend gemacht werden, indem Ionen in diesen injiziert werden. Der erste leitende Bereich kann leitend gemacht werden, indem der zweite Source-Bereich und der zweite Drain-Bereich mit Fremdionen in Kontakt gebracht werden.
  • Die Gate-Elektrode kann in einer Schicht angeordnet sein, die sich über der Source-Elektrode und der Drain-Elektrode befindet. Die Source-Elektrode und die Drain-Elektrode können auf derselben Schicht angeordnet sein.
  • Die Gate-Elektrode kann auf derselben Schicht wie die Source-Elektrode und die Drain-Elektrode angeordnet sein. Die Source-Elektrode und die Drain-Elektrode können auf derselben Schicht angeordnet sein.
  • Der mindestens eine Dünnschichttransistor kann einen Ansteuer-Dünnschichttransistor und/oder mindestens einen Schalt-Dünnschichttransistor umfassen.
  • Der Ansteuer-Dünnschichttransistor kann ein erstes Lichtblockiermuster aufweisen, das unter dem Halbleitermuster angeordnet ist und mit der Source-Elektrode verbunden ist. Der Ansteuer-Dünnschichttransistor kann ein erstes Halbleitermuster, eine erste Gate-Elektrode, die mit dem ersten Halbleitermuster überlappt, und eine erste Source-Elektrode und eine erste Drain-Elektrode, die mit dem ersten Halbleitermuster verbunden sind, aufweisen.
  • Der Schalt-Dünnschichttransistor kann ein zweites Halbleitermuster, eine zweite Gate-Elektrode, die mit dem zweiten Halbleitermuster überlappt, und eine zweite Source-Elektrode und eine zweite Drain-Elektrode, die mit dem zweiten Halbleitermuster verbunden sind, aufweisen. Die erste Source-Elektrode, die erste Drain-Elektrode, die zweite Source-Elektrode und die zweite Drain-Elektrode können auf derselben Schicht angeordnet sein.
  • Die erste Gate-Elektrode und die zweite Gate-Elektrode können auf derselben Schicht angeordnet sein. Die erste Gate-Elektrode und die zweite Gate-Elektrode können auf einer Schicht angeordnet sein, die sich über der ersten Source-Elektrode, der ersten Drain-Elektrode, der zweiten Source-Elektrode und der zweiten Drain-Elektrode befindet.
  • Die erste Gate-Elektrode und die zweite Gate-Elektrode können auf derselben Schicht wie die erste Source-Elektrode, die erste Drain-Elektrode, die zweite Source-Elektrode und die zweite Drain-Elektrode angeordnet sein.
  • Die erste Gate-Elektrode und die zweite Gate-Elektrode können auf voneinander verschiedenen Schichten angeordnet sein. Ein vertikaler Abstand zwischen der ersten Gate-Elektrode und dem ersten Halbleitermuster kann länger sein als ein vertikaler Abstand zwischen der zweiten Gate-Elektrode und dem zweiten Halbleitermuster. Unter einer vertikalen Richtung kann dabei eine Richtung senkrecht zum Substrat und/oder zu dem Anzeigebereich verstanden werden. Das heißt, die erste Gate-Elektrode und das erste Halbleitermuster können in einer Richtung senkrecht zu dem Anzeigebereich weiter voneinander beabstandet sein als die zweite Gate-Elektrode und das zweite Halbleitermuster.
  • Der Schalt-Dünnschichttransistor kann ein zweites Lichtblockiermuster aufweisen. Ein vertikaler Abstand zwischen dem zweiten Halbleitermuster und dem zweiten Lichtblockiermuster kann weiter sein als ein vertikaler Abstand zwischen dem ersten Halbleitermuster und dem ersten Lichtblockiermuster. Das heißt, das zweite Halbleitermuster und das zweite Lichtblockiermuster können in einer Richtung senkrecht zu dem Anzeigebereich weiter voneinander beabstandet sein als das erste Halbleitermuster und das erste Lichtblockiermuster. Das zweite Lichtblockiermuster kann mit der zweiten Gate-Elektrode elektrisch verbunden sein.
  • Der Ansteuer-Dünnschichttransistor kann in dem Anzeigebereich angeordnet sein und der Schalt-Dünnschichttransistor kann in dem Anzeigebereich und/oder dem Nichtanzeigebereich angeordnet sein.
  • Ein Dünnschichttransistor-Anordnungssubstrat gemäß der vorliegenden Offenbarung umfasst mindestens einen Dünnschichttransistor mit einem Halbleitermuster, das einen Source-Bereich, einen Drain-Bereich und einen Kanalbereich, der zwischen dem Source-Bereich und dem Drain-Bereich angeordnet ist, umfasst. Sowohl der Source-Bereich als auch der Drain-Bereich umfassen mindestens zwei leitende Bereiche und einen nichtleitenden Bereich, der zwischen den mindestens zwei leitenden Bereichen angeordnet ist.
  • Die leitenden Bereiche und der nichtleitende Bereich können in jeweils dem Source-Bereich und dem Drain-Bereich abwechselnd angeordnet sein.
  • Die leitenden Bereiche können einen ersten leitenden Bereich, der von dem Kanalbereich beabstandet ist, und einen zweiten leitenden Bereich, der benachbart zu dem Kanalbereich angeordnet ist, umfassen.
  • Der erste leitende Bereich kann leitend gemacht werden, indem er mit Ionen in Kontakt gebracht wird, und der zweite leitende Bereich kann leitend gemacht werden, indem Ionen in diesen injiziert werden.
  • Das Dünnschichttransistor-Anordnungssubstrat gemäß der vorliegenden Offenbarung kann ferner eine Source-Elektrode und eine Drain-Elektrode, die jeweils mit dem Source-Bereich und dem Drain-Bereich verbunden sind, und ein Lichtblockiermuster, das unterhalb des Halbleitermusters angeordnet ist und mit der Source-Elektrode verbunden ist, umfassen.
  • Das Halbleitermuster kann ein Oxidhalbleitermuster sein.
  • Der mindestens eine Dünnschichttransistor kann ein Ansteuer-Dünnschichttransistor und/oder ein Schalt-Dünnschichttransistor sein.
  • Figurenliste
  • Die beigefügten Zeichnungen, die enthalten sind, um ein besseres Verständnis der Offenbarung bereitzustellen, und die in diese Anmeldung aufgenommen sind und einen Teil davon bilden, veranschaulichen Ausführungsformen der Offenbarung und dienen zusammen mit der Beschreibung dazu, das Prinzip der Offenbarung zu erläutern; es zeigen:
    • 1 eine schematische Ansicht einer Anzeigevorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 2 ein Schaltungsdiagramm, das eine Pixelschaltung zum Ansteuern eines Pixels in der Anzeigevorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung zeigt;
    • 3 eine Querschnittsansicht eines Dünnschichttransistors, der in einem Nichtanzeigebereich angeordnet ist, und eines Pixelschaltungsabschnitts und eines Abschnitts für lichtemittierende Elemente, die in einem Pixelbereich angeordnet sind, entlang einer Linie I-I' in 1 gemäß der Ausführungsform der vorliegenden Offenbarung;
    • 4 eine Querschnittsansicht, die einen Ansteuer-Dünnschichttransistor und einen Schalt-Dünnschichttransistor in dem Pixelbereich von 3 im Detail zeigt;
    • 5A und 5B eine Querschnittsansicht bzw. eine Draufsicht, die einen Teil eines der in 4 gezeigten Dünnschichttransistoren zeigen;
    • 6 eine Querschnittsansicht eines Ansteuer-Dünnschichttransistors und eines Schalt-Dünnschichttransistors in einem Pixelbereich gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung;
    • 7 eine Querschnittsansicht eines Ansteuer-Dünnschichttransistors und eines Schalt-Dünnschichttransistors in einem Pixelbereich gemäß noch einer weiteren Ausführungsform der vorliegenden Offenbarung;
    • 8A eine Querschnittsansicht, die die Beziehung zwischen parasitären Kapazitäten zeigt, die in dem in 7 gezeigten Ansteuer-Dünnschichttransistor erzeugt werden;
    • 8B ein Schaltungsdiagramm von 8A; und
    • 9A und 9B Querschnittsansichten zum Erläutern von Hauptabschnitten in einem Herstellungsprozess gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Genaue Beschreibung der Offenbarung
  • Vorteile und Merkmale der vorliegenden Offenbarung und Verfahren, um sie zu erreichen, werden aus den unten unter Bezugnahme auf die beigefügten Zeichnungen im Einzelnen beschriebenen Ausführungsformen deutlich. Die vorliegende Offenbarung kann jedoch in vielen verschiedenen Formen ausgeführt werden und sollte nicht als auf die hier dargelegten Ausführungsformen beschränkt ausgelegt werden. Vielmehr werden diese Ausführungsformen bereitgestellt, damit diese Offenbarung gründlich und vollständig ist und Fachleuten den Umfang der Offenbarung vollständig vermittelt.
  • In den Zeichnungen zur Erläuterung der beispielhaften Ausführungsformen der vorliegenden Offenbarung sind beispielsweise die dargestellten Formen, Größen, Verhältnisse, Winkel und Zahlen beispielhaft angegeben und sind somit nicht auf die Offenbarung der vorliegenden Erfindung beschränkt. In der gesamten vorliegenden Beschreibung bezeichnen die gleichen Bezugszeichen die gleichen Bestandteile. Außerdem wird in der folgenden Beschreibung der vorliegenden Offenbarung eine genaue Beschreibung bekannter Funktionen und Konfigurationen, die hier enthalten sind, weggelassen, wenn dies den Gegenstand der vorliegenden Offenbarung verunklaren könnte.
  • Die in dieser Beschreibung verwendeten Begriffe „umfassen“, „aufweisen“ und/oder „haben“ schließen das Vorhandensein oder Hinzufügen anderer Elemente nicht aus, sofern sie nicht zusammen mit dem Begriff „nur“ verwendet werden. Die Singularformen sollen auch die Pluralformen umfassen, es sei denn, der Kontext gibt eindeutig etwas anderes an.
  • Bei der Interpretation von Bestandteilen, die in den verschiedenen Ausführungsformen der vorliegenden Offenbarung enthalten sind, werden die Bestandteile so interpretiert, dass sie einen Fehlerbereich enthalten, selbst wenn es keine explizite Beschreibung davon gibt.
  • Wenn bei der Beschreibung der verschiedenen Ausführungsformen der vorliegenden Offenbarung beim Beschreiben von Positionsbeziehungen eine Positionsbeziehung zwischen zwei Teilen unter Verwendung von „auf“, „über“, „unter“, „neben“, oder dergleichen beschrieben wird, können sich ein oder mehrere andere Teile zwischen den beiden Teilen befinden, es sei denn, der Begriff „direkt“ oder „eng“ wird verwendet.
  • Räumlich relative Begriffe wie „unter“, „unterhalb“, „über“, „untere“ und „obere“ können hier verwendet werden, um die Beziehung eines Elements oder Bestandteils zu einem anderen Element oder Bestandteil zu beschreiben, wie sie in den Figuren dargestellt ist. Es versteht sich, dass die räumlich relativen Begriffe zusätzlich zu der in den Figuren dargestellten Ausrichtung unterschiedliche Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb umfassen sollen. Wenn beispielsweise die Vorrichtung in den Figuren umgedreht wird, würden Elemente, die als „unter“ anderen oder „unterhalb“ anderer Elemente beschrieben sind, dann „über“ den anderen Elementen orientiert sein. Der beispielhafte Begriff „unten“ oder „unterhalb“ kann daher sowohl eine Orientierung von oben als auch von unten umfassen. Ebenso kann der beispielhafte Begriff „oben“ oder „oberhalb“ sowohl eine Orientierung von oben als auch von unten umfassen.
  • Wenn bei der Beschreibung der verschiedenen Ausführungsformen der vorliegenden Offenbarung beim Beschreiben zeitlicher Beziehungen beispielsweise die zeitliche Beziehung zwischen zwei Aktionen unter Verwendung von „nach“, „nachfolgend“, „als Nächstes“, „vor“ oder dergleichen beschrieben wird, erfolgen die Aktionen möglicherweise nicht nacheinander, es sei denn, dass dabei der Begriff „unmittelbar“ oder „direkt“ verwendet wird.
  • Es versteht sich, dass, obwohl die Begriffe „erste/r/s“, „zweite/r/s“ usw. hier verwendet werden können, um verschiedene Elemente zu beschreiben, diese Elemente nicht durch diese Begriffe beschränkt sein sollen. Diese Begriffe werden lediglich verwendet, um ein Element von einem anderen zu unterscheiden. Daher kann in der vorliegenden Beschreibung ein durch „erste/r/s“ bezeichnetes Element das gleiche wie ein durch „zweite/r/s“ bezeichnetes Element sein, ohne den technischen Umfang der vorliegenden Offenbarung zu überschreiten, sofern es nicht anders angegeben ist.
  • Unter dem Begriff „mindestens eine/r/s“ sind alle möglichen Kombinationen zu verstehen, die aus einem oder mehreren relevanten Elementen vorgeschlagen werden können. Beispielsweise kann die Bedeutung von „mindestens eines von einem ersten Element, einem zweiten Element oder einem dritten Element“ jeweils eines von dem ersten Element, dem zweiten Element oder dem dritten Element sein und auch alle möglichen Kombinationen, die aus zwei oder mehr Elementen des ersten Elements, des zweiten Elements und des dritten Elements vorgeschlagen werden können, umfassen.
  • Die jeweiligen Merkmale der verschiedenen Ausführungsformen der vorliegenden Offenbarung können teilweise oder vollständig miteinander gekoppelt und kombiniert werden und verschiedene technische Verknüpfungen und Betriebsarten davon sind möglich. Diese verschiedenen Ausführungsformen können unabhängig voneinander durchgeführt werden oder können in Verbindung miteinander durchgeführt werden.
  • Es ist zu beachten, dass bei der Zuordnung von Bezugszeichen zu den Elementen der Zeichnungen gleiche oder ähnliche Elemente auch dann mit den gleichen Bezugszeichen bezeichnet werden, wenn sie in unterschiedlichen Zeichnungen dargestellt sind.
  • In den Ausführungsformen der vorliegenden Offenbarung werden zur Vereinfachung der Erläuterung eine Source-Elektrode und eine Drain-Elektrode voneinander unterschieden. Jedoch können die Source-Elektrode und die Drain-Elektrode ausgetauscht werden. Die Source-Elektrode kann die Drain-Elektrode sein und die Drain-Elektrode kann die Source-Elektrode sein. Zudem kann die Source-Elektrode in einer beliebigen Ausführungsform die Drain-Elektrode in einer anderen Ausführungsform sein und die Drain-Elektrode in einer beliebigen Ausführungsform kann die Source-Elektrode in einer anderen Ausführungsform sein.
  • In einer oder mehreren Ausführungsformen der vorliegenden Offenbarung wird zur Vereinfachung der Erläuterung ein Source-Bereich von einer Source-Elektrode unterschieden und ein Drain-Bereich wird von einer Drain-Elektrode unterschieden. Ausführungsformen der vorliegenden Offenbarung sind jedoch nicht darauf beschränkt. Beispielsweise kann ein Source-Bereich eine Source-Elektrode sein und ein Drain-Bereich kann eine Drain-Elektrode sein. Zudem kann ein Source-Bereich eine Drain-Elektrode sein und ein Drain-Bereich kann eine Source-Elektrode sein.
  • Die jeweiligen Merkmale der verschiedenen Ausführungsformen der vorliegenden Offenbarung können teilweise oder vollständig miteinander gekoppelt und kombiniert werden und können auf verschiedene technische Weise miteinander verzahnt und betrieben werden, wie es für durchschnittliche Fachleute vollständig verständlich ist, und die Ausführungsformen können unabhängig voneinander oder in Verbindung miteinander ausgeführt werden.
  • Im Folgenden werden verschiedene Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf die beigefügten Zeichnungen ausführlich beschrieben.
  • 1 ist eine Draufsicht auf eine Anzeigevorrichtung 100 gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Eine Anzeigetafel 102 umfasst einen Anzeigebereich AA und einen zu dem Anzeigebereich AA benachbarten Nichtanzeigebereich NA, die in einem Substrat 101 angeordnet sind. Beispielsweise kann das Substrat 101 aus einem flexiblen Kunststoffmaterial so ausgebildet sein, dass es biegbar ist. Beispielsweise ist das Substrat 101 aus Polyimid (PI), Polyethylenterephthalat (PET), Polyethylennaphthalat (PEN), Polycarbonat (PC), Polyethersulfon (PES), Polyacrylat (PAR), Polysulfon (PSF) oder Cycloolefin-Copolymer (COC) gebildet. Jedoch ist Glas als Material des Substrats nicht ausgeschlossen.
  • Ein Unterpixel in dem Anzeigebereich AA weist einen Dünnschichttransistor auf, der ein Oxidhalbleitermaterial als aktive Schicht verwendet.
  • Mindestens eine von einer Daten-Ansteuereinheit 104 und einer Gate-Ansteuereinheit 103 kann in dem Nichtanzeigebereich NA angeordnet sein. Außerdem kann der Nichtanzeigebereich NA ferner einen Biegebereich BA aufweisen, in dem das Substrat 101 gebogen werden kann.
  • Die Gate-Ansteuereinheit 103 kann unter Verwendung eines Dünnschichttransistors, der ein polykristallines Halbleitermaterial als aktive Schicht verwendet, direkt auf dem Substrat 101 ausgebildet sein. Alternativ kann die Gate-Ansteuereinheit 103 einen Dünnschichttransistor, der ein polykristallines Halbleitermaterial als aktive Schicht verwendet, und einen Dünnschichttransistor, der ein Oxidhalbleitermaterial als aktive Schicht verwendet, aufweisen.
  • Der Dünnschichttransistor mit einer Oxidhalbleiterschicht und der Dünnschichttransistor mit einer polykristallinen Halbleiterschicht haben eine hohe Elektronenbeweglichkeit in einem Kanal und sind daher in der Lage, eine hohe Auflösung zu zeigen und mit niedriger Leistung angesteuert zu werden.
  • In dem Anzeigebereich AA können mehrere Datenleitungen und mehrere Gate-Leitungen angeordnet sein. Beispielsweise können die mehreren Datenleitungen in Zeilen oder Spalten angeordnet sein und die mehreren Gate-Leitungen können in Spalten oder Zeilen angeordnet sein. Außerdem können Unterpixel PX in Bereichen angeordnet sein, die durch die Datenleitungen und die Gate-Leitungen definiert sind.
  • Die Gate-Ansteuereinheit 103, die eine Gate-Ansteuerschaltung umfasst, kann in dem Nichtanzeigebereich NA angeordnet sein. Die Gate-Ansteuerschaltung der Gate-Ansteuereinheit 103 liefert sequentiell ein Abtastsignal an die mehreren Gate-Leitungen GL, wodurch sequentiell die jeweiligen Pixelzeilen in dem Anzeigebereich angesteuert werden. Hier kann die Gate-Ansteuerschaltung auch als Abtast-Ansteuerschaltung bezeichnet werden. Ferner bezieht sich die Pixelzeile auf eine Zeile, die durch Pixel gebildet wird, die mit einer Gate-Leitung verbunden sind.
  • Die Gate-Ansteuerschaltung kann aus einem Dünnschichttransistor mit einer polykristallinen Halbleiterschicht, einem Dünnschichttransistor mit einer Oxidhalbleiterschicht oder sowohl einem Dünnschichttransistor mit einer polykristallinen Halbleiterschicht als auch einem Dünnschichttransistor mit einer Oxidhalbleiterschicht bestehen. In dem Fall, in dem das gleiche Halbleitermaterial in den Dünnschichttransistoren verwendet wird, die in dem Nichtanzeigebereich NA und dem Anzeigebereich AA angeordnet sind, können die Dünnschichttransistoren gleichzeitig durch denselben Prozess gebildet werden.
  • Die Gate-Ansteuerschaltung kann ein Schieberegister und einen Pegelumsetzer aufweisen.
  • In der Anzeigevorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung kann die Gate-Ansteuerschaltung als ein Gate-in-Tafel-Typ (GIP-Typ) implementiert sein und kann direkt auf dem Substrat 101 angeordnet sein.
  • Die Gate-Ansteuereinheit 103, die die Gate-Ansteuerschaltung umfasst, liefert sequentiell ein Abtastsignal mit einer Ein-Spannung oder einer Aus-Spannung an die mehreren Gate-Leitungen.
  • Die Anzeigevorrichtung 100 gemäß der Ausführungsform der vorliegenden Offenbarung kann ferner eine Datenansteuerschaltung aufweisen. Wenn eine spezifische Gate-Leitung durch die Gate-Ansteuereinheit 103, die die Gate-Ansteuerschaltung umfasst, geöffnet wird, setzt die Datenansteuerschaltung Bilddaten in eine Datenspannung vom analogen Typ (beispielsweise Datenspannung Vdata, wie sie in 2 gezeigt ist) um und liefert die Datenspannung vom analogen Typ an die mehreren Datenleitungen.
  • Die auf dem Substrat 101 angeordneten mehreren Gate-Leitungen GL können mehrere Abtastleitungen und mehrere Emissionssteuerleitungen aufweisen. Die mehreren Abtastleitungen und die mehreren Emissionssteuerleitungen sind Drähte, die unterschiedliche Typen von Gate-Signalen (Abtastsignale und Emissionssteuersignale) zu Gate-Knoten unterschiedlicher Typen von Transistoren (Abtasttransistoren und Emissionssteuertransistoren) übertragen.
  • Die Gate-Ansteuereinheit 103, die die Gate-Ansteuerschaltung umfasst, kann eine Abtast-Ansteuerschaltung, die Abtastsignale (beispielsweise Abtastsignale Scan1 [n], Scan2[n], Scan3[n] und Scan3[n+1], wie sie in 2 gezeigt sind) an mehrere Abtastleitungen, die Gate-Leitungen GL einer Art sind, ausgibt, und eine Emissions-Ansteuerschaltung, die Emissionssteuersignale (beispielsweise ein Emissionssteuersignal EM, wie es in 2 gezeigt ist) an mehrere Emissionssteuerleitungen, die Gate-Leitungen GL der anderen Art sind, ausgibt, aufweisen.
  • Die Datenleitungen DL können so angeordnet sein, dass sie durch den Biegebereich BA verlaufen. Verschiedene Datenleitungen DL können so angeordnet sein, dass sie mit einer Datenkontaktstelle PAD (in 1 nicht gezeigt) verbunden sind.
  • Der Biegebereich BA kann ein Bereich sein, in dem das Substrat 101 gebogen werden kann. Das Substrat 101 kann in einem anderen Bereich außer dem Biegebereich BA in einem flachen Zustand gehalten werden.
  • 2 ist ein Pixelschaltungsdiagramm eines Unterpixels gemäß einer Ausführungsform der vorliegenden Offenbarung. Beispielhaft ist ein Pixelschaltungsdiagramm angegeben, in dem sieben Dünnschichttransistoren T2, T3, T4, T5, T6, T7 und D-TFT und ein einziger Speicherkondensator Cst bereitgestellt sind. Einer der sieben Dünnschichttransistoren (z. B. D-TFT) kann ein Ansteuer-Dünnschichttransistor sein und die verbleibenden können Schalt-Dünnschichttransistoren zur internen Kompensation sein. Wie es in 2 gezeigt ist, ist eine Anode eines lichtemittierenden Elements OLED mit dem Dünnschichttransistor T6 elektrisch verbunden und eine Kathode des lichtemittierenden Elements OLED ist mit einer Niederleistungs-Versorgungsspannung VSSEL elektrisch verbunden. Eine Elektrode des Speicherkondensators Cst ist mit einer Gate-Elektrode des Dünnschichttransistors D-TFT elektrisch verbunden und die andere Elektrode des Speicherkondensators Cst ist mit einer Hochleistungs-Versorgungsspannung VDDEL elektrisch verbunden. Hier ist Vin eine Spannung zum Zurücksetzen des Dünnschichttransistors D-TFT und VAR ist eine Spannung zum Zurücksetzen der Anode des lichtemittierenden Elements OLED.
  • Die folgende Beschreibung der Ausführungsform der vorliegenden Offenbarung erfolgt unter der Annahme, dass ein Ansteuer-Dünnschichttransistor D-TFT ein Oxidhalbleitermuster als aktive Schicht verwendet und ein T3-Dünnschichttransistor, der benachbart zu dem Ansteuer-Dünnschichttransistor D-TFT angeordnet ist, ein Oxidhalbleitermuster als aktive Schicht verwendet. Ferner kann zumindest einer der verbleibenden Schalt-Dünnschichttransistoren zur internen Kompensation ein polykristallines Halbleitermuster als aktive Schicht verwenden. Die vorliegende Offenbarung ist jedoch nicht auf das in 2 dargestellte Beispiel beschränkt und ist auch auf interne Kompensationsschaltungen anwendbar, die eine beliebige von verschiedenen Konfigurationen haben. Beispielsweise können alle Dünnschichttransistoren, die in der Pixelschaltung des Unterpixels enthalten sind, so ausgelegt sein, dass sie einen Oxidhalbleiter als aktive Schicht verwenden. Ferner kann der Dünnschichttransistor, der den Gate-Ansteuerschaltungsabschnitt bildet, auch so konfiguriert sein, dass er einen Oxidhalbleiter als aktive Schicht verwendet.
  • Im Folgenden wird eine organische lichtemittierende Anzeigevorrichtung gemäß einer ersten Ausführungsform der vorliegenden Offenbarung unter Bezugnahme auf 3 bis 5B beschrieben.
  • 3 ist eine Querschnittsansicht einer Konfiguration, die einen ersten Gate-Ansteuer-Dünnschichttransistor GT aufweist, der in dem Nichtanzeigebereich NA, insbesondere in der Gate-Ansteuereinheit, angeordnet ist und ein polykristallines Halbleitermuster als aktive Schicht verwendet, und die ferner einen einzelnen Ansteuer-Dünnschichttransistor DT, einen einzelnen Schalt-Dünnschichttransistor ST und einen einzelnen Speicherkondensator Cst, die in dem Unterpixel PX angeordnet sind, aufweist. 4 ist eine Querschnittsansicht, die den in 3 gezeigten Ansteuer-Dünnschichttransistor DT und Schalt-Dünnschichttransistor ST genauer zeigt. 5A ist eine Querschnittsansicht des in 4 gezeigten Dünnschicht-Schalttransistors ST und 5B ist eine Draufsicht auf Komponenten des in 4 gezeigten Schalt-Dünnschichttransistors ST.
  • Kurz gesagt umfasst ein Unterpixel PX einen Pixelschaltungsabschnitt 370, der auf dem Substrat 101 angeordnet ist, und einen Abschnitt für lichtemittierende Elemente 380, der mit dem Pixelschaltungsabschnitt 370 elektrisch verbunden ist. Der Pixelschaltungsabschnitt 370 und der Abschnitt für lichtemittierende Elemente 380 sind durch Planarisierungsschichten PLN1 und PLN2 elektrisch isoliert.
  • Hier bezieht sich der Pixelschaltungsabschnitt 370 auf einen Anordnungsabschnitt, der einen Ansteuer-Dünnschichttransistor DT, einen Schalt-Dünnschichttransistor ST und einen Speicherkondensator Cst zum Ansteuern eines Unterpixels PX aufweist. Ferner bezieht sich der Abschnitt für lichtemittierende Elemente 380 auf einen Anordnungsabschnitt, der eine Anode 323, eine Kathode 327 und eine lichtemittierende Schicht 325, die zwischen der Anode 323 und der Kathode 327 angeordnet ist, um Licht zu emittieren, aufweist.
  • Obwohl der Pixelschaltungsabschnitt 370 beispielhaft in 3 mit einem einzelnen Ansteuer-Dünnschichttransistor DT, einem einzelnen Schalt-Dünnschichttransistor ST und einem einzelnen Speicherkondensator Cst gezeigt ist, ist die vorliegende Offenbarung nicht darauf beschränkt.
  • Insbesondere verwendet in einer Ausführungsform der vorliegenden Offenbarung jeweils ein Ansteuer-Dünnschichttransistor DT und mindestens ein Schalt-Dünnschichttransistor ST ein Oxidhalbleitermuster als aktive Schicht.
  • Ein Dünnschichttransistor, der ein Oxidhalbleitermaterial als aktive Schicht verwendet, zeigt im Vergleich zu einem Dünnschichttransistor, der ein polykristallines Halbleitermaterial als aktive Schicht verwendet, eine verbesserte Leckstrom-Blockierwirkung und verursacht relativ niedrige Herstellungskosten. Daher wird, um die verbrauchte Energiemenge und die Herstellungskosten zu reduzieren, gemäß einer Ausführungsform der vorliegenden Offenbarung ein Oxidhalbleitermaterial verwendet, um nicht nur einen Ansteuer-Dünnschichttransistor, sondern auch mindestens einen Schalt-Dünnschichttransistor herzustellen.
  • Ein Oxidhalbleiter kann aus einem Oxid eines Metalls wie Zink (Zn), Indium (In), Gallium (Ga), Zinn (Sn) oder Titan (Ti) oder einer Kombination eines Metalls wie Zink (Zn), Indium (In), Gallium (Ga), Zinn (Sn) oder Titan (Ti) und einem Oxid davon bestehen. Insbesondere kann ein Oxidhalbleiter Zinkoxid (ZnO), Zink-Zinn-Oxid (ZTO), Zink-Indium-Oxid (ZIO), Indiumoxid (InO), Titanoxid (TiO), Indium-Gallium-Zink-Oxid (IGZO) oder Indium-Zink-Zinn-Oxid (IZTO) enthalten.
  • In dem Pixelschaltungsabschnitt, der ein Unterpixel bildet, kann ein Oxidhalbleitermaterial verwendet werden, um alle Dünnschichttransistoren zu bilden, oder verwendet werden, um mindestens einen Schalt-Dünnschichttransistor zu bilden.
  • Es ist schwierig, die Zuverlässigkeit eines Dünnschichttransistors sicherzustellen, der ein Oxidhalbleitermaterial verwendet, wohingegen ein Dünnschichttransistor, der ein polykristallines Halbleitermaterial verwendet, eine hohe Betriebsgeschwindigkeit und verbesserte Zuverlässigkeit zeigt. Daher ist die in 3 wird unter der Annahme beschrieben, dass ein Oxidhalbleitermaterial verwendet wird, um einen der Schalt-Dünnschichttransistoren und den Ansteuer-Dünnschichttransistor DT herzustellen, und ein polykristallines Halbleitermaterial verwendet wird, um die Dünnschichttransistoren herzustellen, die die Gate-Ansteuereinheit bilden. Die vorliegende Offenbarung ist jedoch nicht auf die in 1 dargestellte Ausführungsform beschränkt. Das heißt, alle Dünnschichttransistoren, die das Unterpixel bilden, können so ausgelegt sein, dass sie einen Oxidhalbleiter als aktive Schicht zu verwenden, und alle Dünnschichttransistoren, die die Gate-Ansteuereinheit bilden, können so ausgelegt sein, dass sie einen Oxidhalbleiter als aktive Schicht verwenden. Alternativ können Dünnschichttransistoren, die einen Oxidhalbleiter als aktive Schicht verwenden, und Dünnschichttransistoren, die einen polykristallinen Halbleiter als aktive Schicht verwenden, kombiniert werden, um die Gate-Ansteuereinheit zu bilden.
  • Eine Ausführungsform der vorliegenden Offenbarung hat den Zweck, die Größe der Dünnschichttransistoren, die Hauptkomponenten des Unterpixels sind, in Übereinstimmung mit dem jüngsten Trend hin zu hochauflösenden Anzeigevorrichtungen, bei denen die Anzahl von Unterpixeln, die in jedem Einheitsbereich angeordnet sind, relativ groß ist, zu reduzieren (beispielsweise zu minimieren). Um die Größe des Dünnschichttransistors zu verringern (beispielsweise zu minimieren), ist es am wichtigsten, die Größe eines Halbleitermusters einschließlich eines Kanalbereichs zu verringern.
  • Das Reduzieren der Größe des Halbleitermusters bedeutet ein Reduzieren der Größe von leitenden Bereichen, die ein Kanalbereich, ein Source-Bereich und ein Drain-Bereich sein können, die das Halbleitermuster bilden.
  • Wenn jedoch die Größe eines Kanalbereichs eines Halbleitermusters, insbesondere eines Oxidhalbleitermusters, reduziert wird, wird der Wert der Schwellenspannung Vth in einen negativen Wert umgewandelt, was den Betrieb eines Dünnschichttransistors in unerwünschter Weise einschränkt. Wenn ferner die Größe eines Kanalbereichs des Ansteuer-Dünnschichttransistors DT, der ein Oxidhalbleitermuster als aktive Schicht verwendet, reduziert wird, wird ein s-Faktor-Wert verringert und somit der Bereich der Ansteuerspannung des Ansteuer-Dünnschichttransistors DT reduziert.
  • Daher schlägt die vorliegende Offenbarung einen Dünnschichttransistor vor, der ein Oxidhalbleitermuster als aktive Schicht verwendet und eine hohe Auflösung realisieren kann, während gleichzeitig eine Umwandlung des Vth-Werts in einen negativen Wert verhindert und der s-Faktor-Wert erhöht wird.
  • Ein Substrat 101 kann als ein mehrschichtiges Substrat ausgebildet sein, in dem ein organischer Film und ein anorganischer Film abwechselnd gestapelt sind. Beispielsweise kann das Substrat 101 durch abwechselndes Stapeln eines organischen Films wie etwa Polyimid und eines anorganischen Films wie etwa Siliciumoxid (SiO2) ausgebildet sein.
  • Auf dem Substrat 101 ist eine untere Pufferschicht 301 ausgebildet. Die untere Pufferschicht 301 dient dazu, den Eintritt von Feuchtigkeit oder dergleichen von außen zu blockieren. Die untere Pufferschicht 301 kann durch Stapeln von Siliciumoxidfilmen (SiO2-Filmen) in mehreren Schichten ausgebildet sein.
  • Eine zweite Pufferschicht (nicht gezeigt) kann ferner auf der unteren Pufferschicht 301 ausgebildet sein, um Dünnschichttransistoren, die in dem Pixelschaltungsabschnitt 370 angeordnet sind, sicherer vor Feuchtigkeit zu schützen.
  • Ein erster Dünnschichttransistor GT ist auf dem Substrat 101 in dem Nichtanzeigebereich NA ausgebildet. Der erste Dünnschichttransistor kann ein polykristallines Halbleitermuster als aktive Schicht verwenden. Der erste Dünnschichttransistor GT umfasst ein erstes polykristallines Halbleitermuster 303, das einen Kanal aufweist, durch den sich Elektronen oder Löcher bewegen, eine erste Gate-Elektrode 306, eine erste Source-Elektrode 317S und eine erste Drain-Elektrode 317D.
  • Das erste polykristalline Halbleitermuster 303 ist aus einem polykristallinen Halbleitermaterial gebildet. Das erste polykristalline Halbleitermuster 303 umfasst einen ersten Kanalbereich 303C, der in seiner Mitte angeordnet ist, und ferner einen ersten Source-Bereich 303S und einen ersten Drain-Bereich 303D, die mit dem ersten Kanalbereich 303C dazwischen angeordnet sind.
  • Der erste Source-Bereich 303s und der erste Drain-Bereich 303d sind leitende Bereiche, die durch Dotieren eines intrinsischen polykristallinen Halbleitermusters mit einer vorbestimmten Konzentration von Fremdionen der Gruppe V oder der Gruppe III wie beispielsweise Phosphor (P) oder Bor (B) erhalten werden.
  • Der erste Kanalbereich 303c hält den intrinsischen Zustand des polykristallinen Halbleitermaterials aufrecht und schafft eine Route, entlang der sich Elektronen oder Löcher bewegen.
  • Der erste Dünnschichttransistor GT umfasst eine erste Gate-Elektrode 306, die mit dem ersten Kanalbereich 303C des ersten polykristallinen Halbleitermusters 303 überlappt. Eine erste Gate-Isolierschicht 302 ist zwischen der ersten Gate-Elektrode 306 und dem ersten polykristallinen Halbleitermuster 303 angeordnet.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung ist der erste Dünnschichttransistor GT von einem Typ mit oberem Gate, bei dem die erste Gate-Elektrode 306 über der ersten polykristallinen Halbleiterstruktur 303 angeordnet ist. Dementsprechend können eine erste Speicherkondensatorelektrode 305 und ein zweites Lichtblockiermuster 304, die aus einem ersten Gate-Elektrodenmaterial gebildet sind, durch einen einzigen Maskenprozess ausgebildet werden, wodurch die Anzahl von Maskenprozessen verringert wird.
  • Die erste Gate-Elektrode 306 besteht aus einem Metallmaterial. Beispielsweise kann die erste Gate-Elektrode 306 die Form einer einzelnen Schicht oder mehrerer Schichten aus Molybdän (Mo), Aluminium (Al), Chrom (Cr), Gold (Au), Titan (Ti), Nickel (Ni), Neodym (Nd), Kupfer (Cu) oder einer Legierung davon annehmen. Die vorliegende Offenbarung ist jedoch nicht darauf beschränkt.
  • Eine erste Zwischenschicht-Isolierschicht 307 ist auf der ersten Gate-Elektrode 306 abgeschieden. Die erste Zwischenschicht-Isolierschicht 307 kann aus Siliciumnitrid (SiNx) gebildet sein. Insbesondere kann die erste Zwischenschicht-Isolierschicht 307, die aus Siliciumnitrid (SiNx) gebildet ist, Wasserstoffpartikel enthalten. Wenn nach dem Bilden des ersten Kanalbereichs 303C und dem Abscheiden der ersten Zwischenschicht-Isolierschicht 307 darauf ein Wärmebehandlungsprozess durchgeführt wird, durchdringen die in der ersten Zwischenschicht-Isolierschicht 307 enthaltenen Wasserstoffpartikel den ersten Source-Bereich 303S und den ersten Drain-Bereich 303D, wodurch die polykristallines Halbleitermaterial leitend gemacht wird. Dies kann als Hydrierungsprozess bezeichnet werden, was ein Prozess ist, bei dem Source- und Drain-Bereiche durch ein Kontaktverfahren leitend gemacht werden.
  • Der erste Dünnschichttransistor GT kann ferner eine obere Pufferschicht 310 und eine zweite Gate-Isolierschicht 313 umfassen, die nacheinander auf der ersten Zwischenschicht-Isolierschicht 307 ausgebildet sind. Die erste Source-Elektrode 317S und die erste Drain-Elektrode 317D können auf der zweiten Gate-Isolierschicht 313 ausgebildet sein und jeweils mit dem ersten Source-Bereich 303s und dem ersten Drain-Bereich 303d verbunden sein.
  • Die obere Pufferschicht 310 isoliert das erste polykristalline Halbleitermuster 303 von einem ersten Oxidhalbleitermuster 311 des Ansteuer-Dünnschichttransistors DT, das aus einem Oxidhalbleitermaterial gebildet ist, und einem zweiten Oxidhalbleitermuster 312 des ersten Schalt-Dünnschichttransistors ST, das aus einem Oxidhalbleitermaterial gebildet ist. Ferner stellt die obere Pufferschicht 310 eine Basis bereit, auf der das erste Oxidhalbleitermuster 311 und das zweite Oxidhalbleitermuster 312 ausgebildet werden.
  • Die zweite Gate-Isolierschicht 313 ist eine Isolierschicht, die das erste Oxidhalbleitermuster 311 des Ansteuer-Dünnschichttransistors DT und das zweite Oxidhalbleitermuster 312 des ersten Schalt-Dünnschichttransistors ST bedeckt. Da die zweite Gate-Isolierschicht 313 auf dem ersten Oxidhalbleitermuster 311 und dem zweiten Oxidhalbleitermuster 312 ausgebildet ist, kann die zweite Gate-Isolierschicht 313 als ein anorganischer Film ausgebildet sein, der keine Wasserstoffpartikel enthält.
  • Sowohl die erste Source-Elektrode 317s als auch die erste Drain-Elektrode 317d können die Form einer einzelnen Schicht oder mehrerer Schichten aus Molybdän (Mo), Aluminium (Al), Chrom (Cr), Gold (Au), Titan (Ti), Nickel (Ni), Neodym (Nd), Kupfer (Cu) oder einer Legierung davon annehmen. Die vorliegende Offenbarung ist jedoch nicht darauf beschränkt.
  • Der Ansteuer-Dünnschichttransistor DT ist auf der oberen Pufferschicht 310 ausgebildet.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung weist der Ansteuer-Dünnschichttransistor DT das erste Oxidhalbleitermuster 311 auf.
  • Bei einem herkömmlichen Ansteuer-Dünnschichttransistor wird als aktive Schicht ein polykristallines Halbleitermuster verwendet, das unter dem Aspekt des Hochgeschwindigkeitsbetriebs vorteilhaft ist. Der herkömmliche Ansteuer-Dünnschichttransistor, der das polykristalline Halbleitermuster aufweist, weist jedoch ein Problem dahingehend auf, dass ein Leckstrom in einem Aus-Zustand erzeugt wird und somit eine große Energiemenge verbraucht wird. Daher schlägt die Ausführungsform der vorliegenden Offenbarung einen Ansteuer-Dünnschichttransistor DT vor, der ein Oxidhalbleitermuster als aktive Schicht verwendet, was im Hinblick auf das Verhindern der Erzeugung eines Leckstroms vorteilhaft ist.
  • Im Fall eines Dünnschichttransistors, der ein Oxidhalbleitermuster als aktive Schicht verwendet, ist jedoch ein Stromschwankungswert in Bezug auf einen Einheitsspannungsschwankungswert aufgrund der Eigenschaften eines Oxidhalbleitermaterials groß und daher treten häufig Defekte in einem Bereich niedriger Grauwerte auf, in dem eine präzise Stromsteuerung erforderlich ist. Daher schafft die Ausführungsform der vorliegenden Offenbarung einen Ansteuer-Dünnschichttransistor, bei dem eine Schwankung des Stromwerts in einer aktiven Schicht relativ unempfindlich gegenüber einer Schwankung des Werts einer an eine Gate-Elektrode angelegten Spannung ist. Ferner schafft die Ausführungsform der vorliegenden Offenbarung einen Ansteuer-Dünnschichttransistor, der einen relativ kleinen Kanalbereich und einen relativ hohen s-Faktor-Wert aufweist, um eine hohe Auflösung zu realisieren.
  • Unter Bezugnahme auf 4, 5A und 5B umfasst der Ansteuer-Dünnschichttransistor DT ein erstes Oxidhalbleitermuster 311, das auf der oberen Pufferschicht 310 ausgebildet ist, und umfasst ferner eine zweite Source-Elektrode 319S und eine zweite Drain-Elektrode 319D, die mit der ersten Oxidhalbleiterstruktur 311 elektrisch verbunden sind, und eine zweite Gate-Elektrode 314, die mit der ersten Oxidhalbleiterstruktur 311 überlappt.
  • Die zweite Gate-Isolierschicht 313 ist zwischen dem ersten Oxidhalbleitermuster 311 und jeweils der zweiten Source-Elektrode 319S und der zweiten Drain-Elektrode 319D angeordnet. Das heißt, die zweite Gate-Isolierschicht 313 bedeckt das erste Oxidhalbleitermuster 311 und die zweite Source-Elektrode 319S und die zweite Drain-Elektrode 319D sind auf der zweiten Gate-Isolierschicht 313 angeordnet.
  • Ferner ist in einer Ausführungsform der vorliegenden Offenbarung die zweite Gate-Elektrode 314 auf einer zweiten Zwischenschicht-Isolierschicht 316 ausgebildet, die die zweite Source-Elektrode 319S und die zweite Drain-Elektrode 319D bedeckt und mit dem ersten Oxidhalbleitermuster 311 überlappt. Daher sind die zweite Gate-Isolierschicht 313 und die zweite Zwischenschicht-Isolierschicht 316 zwischen der zweiten Gate-Elektrode 314 und dem ersten Oxidhalbleitermuster 311 angeordnet. Ferner ist die zweite Gate-Elektrode 314 auf einer Isolierschicht angeordnet, die sich auf der zweiten Source-Elektrode 319S und der zweiten Drain-Elektrode 319D befindet.
  • Das erste Oxidhalbleitermuster 311 umfasst einen zweiten Kanalbereich 31 1CH, durch den sich Ladungsträger bewegen, und umfasst ferner einen zweiten Source-Bereich 311 S und einen zweiten Drain-Bereich 311D, die mit dem zweiten Kanalbereich 311CH dazwischen angeordnet sind.
  • Der zweite Kanalbereich 311CH ist ein Bereich des ersten Oxidhalbleitermusters 311, der mit der zweiten Gate-Elektrode 314 überlappt. Um die Größe des Ansteuer-Dünnschichttransistors DT zu verringern, ist es daher erforderlich, die Breite des zweiten Kanalbereichs 311CH durch Reduzieren der Leitungsbreite der zweiten Gate-Elektrode 314 zu verringern.
  • Der zweite Source-Bereich 311S ist mit mehreren leitenden Bereichen 311b und 311c versehen, die durch Injizieren von Fremdionen leitend gemacht werden, und der zweite Drain-Bereich 311D ist mit mehreren leitenden Bereichen 311f und 311e versehen. die durch Injizieren von Fremdionen leitend gemacht werden. Ferner sind nichtleitende Bereiche 311a und 311d, in die keine Fremdionen injiziert sind, jeweils zwischen den leitenden Bereichen 311b und 311c und zwischen den leitenden Bereichen 311f und 311e angeordnet.
  • Die leitenden Bereiche und die nichtleitenden Bereiche können abwechselnd angeordnet sein. Es sollte beachtet werden, dass sich ein „nichtleitender Bereich“ von oben auf einen Bereich mit einer Leitfähigkeit beziehen kann, die geringer ist als die der leitenden Bereiche hier. Beispielsweise kann der nichtleitende Bereich ein undotierter intrinsischer Bereich sein.
  • Insbesondere kann der zweite Source-Bereich 311s so ausgebildet sein, dass der nichtleitende Bereich 311a, der erste leitende Bereich 311b, der nichtleitende Bereich 311a und der zweite leitende Bereich 311c nacheinander benachbart zueinander angeordnet sind. In ähnlicher Weise kann der zweite Drain-Bereich 311d so ausgebildet sein, dass der nichtleitende Bereich 311d, der erste leitende Bereich 311e, der nichtleitende Bereich 311 d und der zweite leitende Bereich 311 f nacheinander benachbart zueinander angeordnet sind. Ferner sind die zweiten leitenden Bereiche 311c und 311f benachbart zu dem zweiten Kanalbereich 311CH angeordnet.
  • Die nichtleitenden Bereiche 311a und 311d, die in dem zweiten Source-Bereich 311S und dem zweiten Drain-Bereich 311D enthalten sind, dienen als Kanalbereiche und zeigen somit die Wirkung, dass die Länge des zweiten Kanalbereichs 311CH wesentlich vergrößert wird.
  • Da die in dem zweiten Source-Bereich 311S und dem zweiten Drain-Bereich 311D enthaltenen nichtleitenden Bereiche 311a und 311d in dem Ansteuer-Dünnschichttransistor DT gemäß der Ausführungsform der vorliegenden Offenbarung als Kanalbereiche dienen, kann es möglich sein, einen Ansteuer-Dünnschichttransistor DT mit einer kleineren Größe zu realisieren, indem die Länge des zweiten Kanalbereichs 311CH reduziert wird.
  • Unter Bezugnahme auf 5B kann der erste leitende Bereich 311b des zweiten Source-Bereichs 311S ein Bereich sein, der in Kontakt mit der zweiten Source-Elektrode 319S ist. Der erste leitende Bereich 311e des zweiten Drain-Bereichs 311D kann ein Bereich sein, der in Kontakt mit der zweiten Drain-Elektrode 319D ist. Die Flächeninhalte der ersten leitenden Bereiche 311b und 311e können jeweils größer als die Kontaktfläche zwischen der zweiten Source-Elektrode 319s und dem zweiten Source-Bereich 311s und die Kontaktfläche zwischen der zweiten Drain-Elektrode 319d und dem zweiten Drain-Bereich 311d sein. Der Grund dafür ist, dass die ersten leitenden Bereiche 311b und 311e leitend gemacht werden, indem der zweite Source-Bereich 311S und der zweite Drain-Bereich 311D in Kontakt mit Fremdionen gebracht werden, wobei zu diesem Zeitpunkt die Fremdionen in bestimmte Abschnitte des zweiten Source-Bereichs 311S und des zweiten Drain-Bereichs 311D diffundieren. Im Ergebnis können die Flächeninhalte der ersten leitenden Bereiche 311b und 311e jeweils größer sein als der Kontaktbereich zwischen der zweiten Source-Elektrode 319s und dem zweiten Source-Bereich 311s und der Kontaktbereich zwischen der zweiten Drain-Elektrode 319D und dem zweiten Drain Bereich 311D.
  • Im Folgenden wird ein Prozess zum Bilden der ersten leitenden Bereiche 311b und 311e gemäß der Ausführungsform der vorliegenden Offenbarung unter Bezugnahme auf 9A genauer beschrieben.
  • Das erste Oxidhalbleitermuster 311 wird auf der oberen Pufferschicht 310 ausgebildet und dann wird die zweite Gate-Isolierschicht 313, die das erste Oxidhalbleitermuster 311 elektrisch isoliert, auf dem ersten Oxidhalbleitermuster 311 abgeschieden. Wenn das erste Oxidhalbleitermuster 311 mit Wasserstoffpartikeln in Kontakt kommt, werden Sauerstoffleerstellen, die in dem ersten Oxidhalbleitermuster 311 enthalten sind, mit den Wasserstoffpartikeln kombiniert und somit wird das erste Oxidhalbleitermuster 311 leitend. Daher kann die zweite Gate-Isolierschicht 313 aus Siliciumoxid (SiO2) ausgebildet werden, das keine Wasserstoffpartikel enthält.
  • Ein fünftes Kontaktloch CH5 und ein sechstes Kontaktloch CH6 werden in der zweiten Gate-Isolierschicht 313 gebildet, um jeweils den zweiten Source-Bereich 311S und den zweiten Drain-Bereich 311D freizulegen.
  • Zusätzlich zu dem fünften Kontaktloch CH5 und dem sechsten Kontaktloch CH6 werden gleichzeitig ein siebtes Kontaktloch CH7, das die obere Oberfläche eines ersten Lichtblockiermusters 308 freilegt, das unterhalb des ersten Oxidhalbleitermusters 311 angeordnet ist, um das erste Oxid Halbleitermuster 311 von Licht abzuschirmen, ein drittes und viertes Kontaktloch CH3 und CH4, die einen Abschnitt des dritten Source-Bereichs 312S bzw. einen Abschnitt des dritten Drain-Bereichs 312D des zweiten Oxidhalbleitermusters 312 freilegen, und ein erstes und zweites Kontaktloch CH1 und CH2, die einen Abschnitt des ersten Source-Bereichs 303S bzw. einen Abschnitt des ersten Drain-Bereichs 303D des ersten Dünnschichttransistors GT, der in dem Nichtanzeigebereich NA angeordnet ist, freilegen, gebildet. In diesem Fall werden Wasserstoffpartikel in einer ersten Zwischenschicht-Isolierschicht 302, die auf dem ersten polykristallinen Halbleitermuster 303 gebildet ist und Wasserstoffpartikel enthält, und in einer zweiten oberen Pufferteilschicht 310b, die auf dem ersten Lichtblockiermuster 308 gebildet ist und Wasserstoffpartikel enthält, erzeugt. Die erzeugten Wasserstoffpartikel kommen mit dem ersten Oxidhalbleitermuster 311 in Kontakt, wodurch die ersten leitenden Bereiche 311b und 311e gebildet werden.
  • Der zweite leitende Bereich 311c des zweiten Source-Bereichs 311s kann der Abschnitt des zweiten Source-Bereichs 311s sein, der sich zwischen der zweiten Gate-Elektrode 314 und der zweiten Source-Elektrode 319s befindet. Ferner kann der zweite leitende Bereich 311f des zweiten Drain-Bereichs 311D der Abschnitt des zweiten Drain-Bereichs 311D sein, der sich zwischen der zweiten Gate-Elektrode 314 und der zweiten Drain-Elektrode 319D befindet. Daher können ein Ende der zweiten Source-Elektrode 319S und ein Ende der zweiten Drain-Elektrode 319D von jeweiligen Enden der zweiten Gate-Elektrode 314 beabstandet sein.
  • Im Folgenden wird ein Prozess zum Bilden der zweiten leitenden Bereiche 311c und 311f unter Bezugnahme auf 9B beschrieben.
  • Nachdem die zweite Source-Elektrode 319S und die zweite Drain-Elektrode 319D gebildet wurden, wird eine zweite Zwischenschicht-Isolierschicht 316 gebildet, um die zweite Source-Elektrode 319S und die zweite Drain-Elektrode 319D zu bedecken. Die zweite Gate-Elektrode 314 wird auf der zweiten Zwischenschicht-Isolierschicht 316 gebildet.
  • Die zweite Gate-Elektrode 314 ist so angeordnet, dass sie mit dem ersten Oxidhalbleitermuster 311 überlappt, und der überlappende Bereich des ersten Oxidhalbleitermusters 311 wird zu dem zweiten Kanalbereich 311 CH.
  • Wie es in 5B gezeigt ist, sind die zweite Gate-Elektrode 314 und die zweite Source-Elektrode 319S um einen vorbestimmten Abstand voneinander beabstandet. Ferner sind, wie es in 5B gezeigt ist, die zweite Gate-Elektrode 314 und die zweite Drain-Elektrode 319D um einen vorbestimmten Abstand voneinander beabstandet. Fremdionen, beispielsweise Ionen der Gruppe III oder der Gruppe V wie Bor (B) oder Phosphor (P), werden durch Ionenimplantation injiziert. Zu diesem Zeitpunkt dienen die zweite Gate-Elektrode 314, die zweite Source-Elektrode 319S und die zweite Drain-Elektrode 319D als eine Maske für die injizierten Ionen, wodurch die zweiten leitenden Bereiche 311c und 311f gebildet werden. Daher werden die zweiten leitenden Bereiche 311c und 311f anders als die ersten leitenden Bereiche 311b und 311e durch ein Ionenimplantationsverfahren gebildet.
  • Außerdem umfasst der Ansteuer-Dünnschichttransistor DT ferner ein erstes Lichtblockiermuster 308, das in die obere Pufferschicht 310 si eingefügt ist, dass es mit dem ersten Oxidhalbleitermuster 311 überlappt.
  • Im Wesentlichen kann das erste Lichtblockiermuster 308 in die obere Pufferschicht 310 eingefügt sein. In einer Ausführungsform der vorliegenden Offenbarung mehrere obere Pufferteilschichten bereitgestellt. Das heißt, in der oberen Pufferschicht 310 können eine zweite obere Pufferteilschicht 310b und eine dritte obere Pufferteilschicht 310c nacheinander gestapelt sein. Alternativ können in der oberen Pufferschicht 310 eine erste obere Pufferteilschicht (in 3 nicht gezeigt), eine zweite obere Pufferteilschicht 310b und eine dritte obere Pufferteilschicht 310c nacheinander gestapelt sein.
  • Unter Bezugnahme auf 3 ist das erste Lichtblockiermuster 308 auf der ersten Zwischenschicht-Isolierschicht 307 angeordnet. Zusätzlich bedeckt die zweite obere Pufferteilschicht 310b vollständig die Oberseite des ersten Lichtblockiermusters 308 und die dritte obere Pufferteilschicht 310c ist auf der zweiten oberen Pufferteilschicht 310b ausgebildet.
  • Die erste obere Pufferteilschicht und die dritte obere Pufferteilschicht 310c können aus Siliciumoxid (SiO2) gebildet sein.
  • Die erste obere Pufferteilschicht und die dritte obere Pufferteilschicht 310c bestehen aus Siliciumoxid (SiO2), das keine Wasserstoffpartikel enthält, wodurch das Oxidhalbleitermuster geschützt wird, dessen Zuverlässigkeit aufgrund des Eindringens von Wasserstoffpartikeln während eines Wärmebehandlungsprozesses verschlechtert werden kann.
  • Die zweite obere Pufferteilschicht 310b kann aus Siliciumnitrid (SiNx) bestehen, das eine hervorragende Fähigkeit zum Einfangen von Wasserstoffpartikeln aufweist. Die zweite obere Pufferteilschicht 310b kann auf einem Abschnitt der ersten oberen Pufferteilschicht so ausgebildet sein, dass sie sowohl die obere Oberfläche als auch die Seitenfläche des ersten Lichtblockiermusters 308 bedeckt, um somit das erste Lichtblockiermuster 308 vollständig abzudichten. Alternativ kann die zweite obere Pufferteilschicht 310b auf der gesamten Oberfläche der ersten oberen Pufferteilschicht ausgebildet sein, auf der das erste Lichtblockiermuster 308 gebildet ist. Siliciumnitrid (SiNx) hat eine bessere Fähigkeit, Wasserstoffpartikel einzufangen, als Siliciumoxid (SiO2). Das heißt, wenn ein Hydrierungsprozess zum Einbringen von Wasserstoffpartikeln in das erste polykristalline Halbleitermuster 303 des ersten Dünnschichttransistors GT durchgeführt wird, fängt die zweite obere Pufferteilschicht 310b , die Siliciumnitrid enthält, in der ersten Zwischenschicht-Isolierschicht 307 erzeugte Wasserstoffpartikel ein, wodurch die darauf ausgebildeten Oxidhalbleitermuster vor den Wasserstoffpartikeln geschützt werden. Wenn Wasserstoffpartikel das Oxidhalbleitermuster durchdringen, tritt ein Problem auf, bei dem Oxidhalbleiter abhängig von ihren Bildungspositionen unterschiedliche Schwellenspannungen oder unterschiedliche Kanalleitfähigkeiten aufweisen.
  • Insbesondere ist es wichtig, die Zuverlässigkeit des Ansteuer-Dünnschichttransistors sicherzustellen, da der Ansteuer-Dünnschichttransistor direkt zum Betrieb des lichtemittierenden Elements beiträgt.
  • Da die zweite obere Pufferteilschicht 310b so ausgebildet ist, dass sie das erste Lichtblockiermuster 308 bedeckt, kann es in der Ausführungsform der vorliegenden Offenbarung möglich sein, eine Verschlechterung der Zuverlässigkeit des Ansteuer-Dünnschichttransistors DT aufgrund von Wasserstoffpartikeln zu verhindern.
  • Außerdem kann in der Ausführungsform der vorliegenden Offenbarung das erste Lichtblockiermuster 308 als eine Metallschicht ausgebildet sein, die ein Titan(Ti)-Material enthält, das eine ausgezeichnete Fähigkeit zum Einfangen von Wasserstoffpartikeln hat. Beispielsweise kann die Metallschicht eine einzelne Schicht aus Titan, mehrere Schichten aus Molybdän (Mo) und Titan (Ti) oder eine Legierung aus Molybdän (Mo) und Titan (Ti) sein. Die vorliegende Offenbarung ist jedoch nicht darauf beschränkt und eine beliebige andere Metallschicht, die Titan (Ti) enthält, kann angewendet werden.
  • Titan (Ti) fängt Wasserstoffpartikel ein, die in die obere Pufferschicht 310 diffundieren, um zu verhindern, dass die Wasserstoffpartikel das erste Oxidhalbleitermuster 311 erreichen. Daher ist in dem Ansteuer-Dünnschichttransistor DT gemäß der Ausführungsform der vorliegenden Offenbarung das erste Lichtblockiermuster 308 als eine Schicht aus Metall wie Titan mit der Fähigkeit zum Einfangen von Wasserstoffpartikeln ausgebildet und ist mit einer Siliciumnitridschicht (SiNx-Schicht) mit der Fähigkeit zum Einfangen von Wasserstoffpartikeln bedeckt, so dass es möglich ist, das Problem zu lindern, bei dem die Zuverlässigkeit des Oxidhalbleitermusters durch Wasserstoffpartikel verschlechtert wird.
  • Die zweite obere Pufferteilschicht 310b, die Siliciumnitrid (SiNx) enthält, kann selektiv nur das erste Lichtblockiermuster 308 bedecken.
  • Die zweite obere Pufferteilschicht 310b ist aus einem Material gebildet, das sich von dem der ersten oberen Pufferteilschicht unterscheidet. Das heißt, die zweite obere Pufferteilschicht 310b ist als ein Siliziumnitridfilm (SiNx-Film) ausgebildet. Wenn die zweite obere Pufferteilschicht 310b auf der gesamten Oberfläche des Anzeigebereichs abgeschieden ist, kann somit ein Filmabheben auftreten. Um dieses Problem zu beheben, kann die zweite obere Pufferteilschicht 310b selektiv nur auf einem notwendigen Abschnitt, das heißt nur an einer Position, an der das erste Lichtblockiermuster 308 gebildet ist, ausgebildet sein.
  • Das erste Lichtblockiermuster 308 und die zweite obere Pufferteilschicht 310b sind vom Aspekt ihrer Funktionalität her vorzugsweise vertikal unterhalb des ersten Oxidhalbleitermusters 311 so ausgebildet, dass sie mit dem ersten Oxidhalbleitermuster 311 überlappen. Ferner kann das erste Lichtblockiermuster 308 so ausgebildet sein, dass es größer als das erste Oxidhalbleitermuster 311 ist, um mit dem ersten Oxidhalbleitermuster 311 vollständig zu überlappen.
  • Indes kann die zweite Source-Elektrode 319S des Ansteuer-Dünnschichttransistors DT mit dem ersten Lichtblockiermuster 308 elektrisch verbunden sein.
  • Wie oben beschrieben ist, kann dann, wenn das erste Lichtblockiermuster 308 in die obere Pufferschicht 310 eingefügt ist und die zweite Source-Elektrode 319s mit dem ersten Lichtblockiermuster 308 elektrisch verbunden ist, die folgende zusätzliche Wirkung erzielt werden.
  • Diese wird unter Bezugnahme auf die 8A und 8B beschrieben.
  • 8A ist eine Querschnittsansicht des Ansteuer-Dünnschichttransistors DT unter den in 3 gezeigten Komponenten. 8B ist ein Schaltungsdiagramm, das die Beziehung zwischen der parasitären Kapazität, die in dem Ansteuer-Dünnschichttransistor DT erzeugt wird, und einer an diesen angelegten Spannung zeigt.
  • Unter Bezugnahme auf 8A wird, da der zweite Source-Bereich 311S und der zweite Drain-Bereich 311D leitend gemacht werden, eine parasitäre Kapazität Cact innerhalb des ersten Oxidhalbleitermusters 311 erzeugt, eine parasitäre Kapazität Cgi zwischen der zweiten Gate-Elektrode 314 und dem ersten Oxidhalbleitermuster 311 erzeugt und eine parasitäre Kapazität Cbuf zwischen dem ersten Lichtblockiermuster 308, das mit der zweiten Source-Elektrode 319S elektrisch verbunden ist, und dem ersten Oxidhalbleitermuster 311 erzeugt.
  • Das erste Oxidhalbleitermuster 311 und das erste Lichtblockiermuster 308 sind über die zweite Source-Elektrode 319S elektrisch miteinander verbunden und somit sind die parasitäre Kapazität Cact und die parasitäre Kapazität Cbuf parallel geschaltet und die parasitäre Kapazität Cact und die parasitäre Kapazität Cgi sind in Reihe geschaltet. Außerdem erfüllt dann, wenn eine Gate-Spannung von Vgat (ΔVgat) an die zweite Gate-Elektrode 314 angelegt wird, die effektive Spannung Veff(ΔV), die tatsächlich an das erste Oxidhalbleitermuster 311 angelegt wird, die folgende Gleichung 1. Δ V = C g i / ( C g i + C a c t + C b u f ) × Δ V g a t
    Figure DE102022125469A1_0001
  • Dementsprechend ist die an den Kanal des ersten Oxidhalbleitermusters 311 angelegte effektive Spannung umgekehrt proportional zu der parasitären Kapazität Cbuf und somit kann die an das erste Oxidhalbleitermuster 311 angelegte effektive Spannung durch Anpassen der parasitären Kapazität Cbuf angepasst werden.
  • Das heißt, wenn das erste Lichtblockiermuster 308 nahe dem ersten Oxidhalbleitermuster 311 angeordnet ist, um die parasitäre Kapazität Cbuf zu erhöhen, kann der tatsächliche Wert des durch das erste Oxidhalbleitermuster 311 fließenden Stroms verringert werden.
  • Die Verringerung des Effektivwerts des durch das erste Oxidhalbleitermuster 311 fließenden Stroms bedeutet, dass der Bereich innerhalb dessen es möglich ist, den Ansteuer-Dünnschichttransistor DT unter Verwendung der tatsächlich an das zweite Gate-Elektrode 314 angelegten Spannung Vgat zu steuern, erweitert wird.
  • Die effektive Spannung Veff kann durch ein Verhältnis der parasitären Kapazität Cbuf und der parasitären Kapazität Cgi angepasst werden. Daher ist in der in 3 gezeigten Ausführungsform, da das erste Lichtblockiermuster 308 relativ nahe an dem ersten Oxidhalbleitermuster 311 angeordnet ist, die parasitäre Kapazität Cbuf größer als die parasitäre Kapazität Cgi, wodurch der Bereich von Graustufenwerten erweitert wird, innerhalb dessen der Ansteuer-Dünnschichttransistor DT die Steuerung ausüben kann. Dadurch kann das lichtemittierende Element auch bei niedrigen Graustufenwerten präzise gesteuert werden und somit kann es möglich sein, ein Problem einer ungleichmäßigen Leuchtdichte zu lösen, das häufig bei niedrigen Graustufenwerten auftritt.
  • Der erste Dünnschichttransistor ST umfasst ein zweites Oxidhalbleitermuster 312, das auf der oberen Pufferschicht 310 ausgebildet ist, eine zweite Gate-Isolierschicht 313, die das zweite Oxidhalbleitermuster 312 bedeckt, eine dritte Source-Elektrode und Drain-Elektrode 318 S und 318D , die auf der zweiten Gate-Isolierschicht 313 ausgebildet sind, eine zweite Zwischenschicht-Isolierschicht 316, die auf der dritten Source-Elektrode und Drain-Elektrode 318S und 318D ausgebildet ist, und eine dritte Gate-Elektrode 315, die auf der zweiten Zwischenschicht-Isolierschicht 316 ausgebildet ist.
  • Der erste Schalt-Dünnschichttransistor ST gemäß einer Ausführungsform der vorliegenden Offenbarung hat eine Konfiguration, die im Allgemeinen ähnlich zu der des Ansteuer-Dünnschichttransistors DT ist. Der erste Schalt-Dünnschichttransistor ST hat jedoch eine kleinere Größe als der Ansteuer-Dünnschichttransistor DT. Beispielsweise kann der Ansteuer-Dünnschichttransistor DT eine Kanallänge von 7 µm haben und der erste Schalt-Dünnschichttransistor ST eine Kanallänge von 3 µm haben.
  • Wenn die Größe des Kanals des Schalt-Dünnschichttransistors ST abnimmt, nimmt die verbrauchte Energiemenge ab. Wenn die Komponenten der vorliegenden Offenbarung, d. h. der Source-Bereich und der Drain-Bereich, so ausgelegt sind, dass leitende Bereiche und nichtleitende Bereiche abwechselnd angeordnet sind, kann die effektive Länge des Kanals des Schalt-Dünnschichttransistors ST zunehmen, obwohl die tatsächliche Größe des Kanals konstant bleibt. Wenn die Ausführungsform der vorliegenden Offenbarung so ausgelegt ist, dass sie die gleiche Energiemenge wie eine herkömmliche Vorrichtung verbraucht, kann es daher möglich sein, die Länge des Kanals zu reduzieren.
  • Das zweite Oxidhalbleitermuster 312 umfasst einen dritten Kanalbereich 312CH, durch den sich Ladungsträger bewegen, und umfasst ferner einen dritten Source-Bereich 312S und einen dritten Drain-Bereich 312D, die mit dem dritten Kanalbereich 312CH dazwischen angeordnet sind.
  • Der dritte Kanalbereich 312CH ist ein Bereich des zweiten Oxidhalbleitermusters 312, der mit der dritten Gate-Elektrode 315 überlappt. Um die Größe des ersten Schalt-Dünnschichttransistors ST zu verringern, ist es daher erforderlich, die Breite des dritten Kanalbereichs 312CH durch Reduzieren der Leitungsbreite der dritten Gate-Elektrode 315 zu reduzieren.
  • Der dritte Source-Bereich 312S ist mit mehreren leitenden Bereichen 312b und 312c versehen, die durch Injizieren von Fremdionen leitend gemacht werden, und der dritte Drain-Bereich 312D ist mit mehreren leitenden Bereichen 312f und 312e versehen, die durch Injizieren von Fremdionen leitend gemacht werden. Ferner sind nichtleitende Bereiche 312a und 312d, in die keine Fremdionen injiziert werden, jeweils zwischen den leitenden Bereichen 312b und 312c und zwischen den leitenden Bereichen 312f und 312e angeordnet.
  • Die leitenden Bereiche und die nichtleitenden Bereiche können abwechselnd angeordnet sein.
  • Insbesondere kann der dritte Source-Bereich 312s so ausgebildet sein, dass der nichtleitende Bereich 312a, der dritte leitende Bereich 312b, der nichtleitende Bereich 312a und der vierte leitende Bereich 312c nacheinander benachbart zueinander angeordnet sind. In ähnlicher Weise kann der dritte Drain-Bereich 312d so ausgebildet sein, dass der nichtleitende Bereich 312d, der dritte leitende Bereich 312e, der nichtleitende Bereich 312d und der vierte leitende Bereich 312f nacheinander benachbart zueinander angeordnet sind. Ferner sind die vierten leitenden Bereiche 312c und 312f benachbart zu dem dritten Kanalbereich 312CH angeordnet.
  • Die nichtleitenden Bereiche 312a und 312d, die in dem dritten Source-Bereich 312S und dem dritten Drain-Bereich 312D enthalten sind, dienen als Kanalbereiche und zeigen somit eine Wirkung einer wesentlichen Erhöhung der Länge des dritten Kanalbereichs 312CH.
  • Da die nichtleitenden Bereiche 312a und 312d, die in dem dritten Source-Bereich 312S und dem dritten Drain-Bereich 312D enthalten sind, als Kanalbereiche dienen, kann es daher in dem ersten Schalt-Dünnschichttransistor ST gemäß der Ausfiihrungsform der vorliegenden Offenbarung möglich sein, einen ersten Schalt-Dünnschichttransistor ST mit einer kleineren Größe zu realisieren, indem die Länge des dritten Kanalbereichs 312CH reduziert wird.
  • Die Konfiguration des Ansteuer-Dünnschichttransistors DT, der in 5B dargestellt ist, ist im Wesentlichen die gleiche wie die Konfiguration des ersten Schalt-Dünnschichttransistors ST.
  • Der erste Schalt-Dünnschichttransistor ST kann ferner ein zweites Lichtblockiermuster 304 aufweisen, das unterhalb des zweiten Oxidhalbleitermusters 312 so angeordnet ist, dass es mit diesem überlappt. Insbesondere kann das zweite Lichtblockiermuster 304 aus dem gleichen Material wie die erste Gate-Elektrode 306 hergestellt sein und kann auf der oberen Oberfläche der ersten Gate-Isolierschicht 302 ausgebildet sein. Das zweite Lichtblockiermuster 304 ist vielleicht keine erforderliche Komponente. Das heißt, in einigen Fällen kann das zweite Lichtblockiermuster 304 in dem ersten Schalt-Dünnschichttransistor ST weggelassen werden.
  • Alternativ kann das zweite Lichtblockiermuster 304 auf derselben Schicht und aus dem gleichen Material wie eine zweite Speicherkondensatorelektrode 309 ausgebildet sein, anstatt auf derselben Schicht und aus dem gleichen Material wie die erste Gate-Elektrode ausgebildet zu sein. Das heißt, wenn ein Unterpixel PX mit mehreren Schalt-Dünnschichttransistoren versehen ist, können die mehreren Schalt-Dünnschichttransistoren jeweils mit zweiten Lichtblockiermustern 304 in unterschiedlichen Schichten versehen sein, wodurch die Entwurfsfreiheit erhöht wird.
  • Obwohl das zweite Lichtblockiermuster 304 in 3 nicht elektrisch mit der dritten Gate-Elektrode 315 verbunden dargestellt ist, kann das zweite Lichtblockiermuster 304 mit der dritten Gate-Elektrode 315 elektrisch verbunden sein, um ein Dual-Gate zu bilden. Da der erste Schalt-Dünnschichttransistor ST eine Dual-Gate-Struktur hat, kann es möglich sein, den Stromfluss, der durch den dritten Kanalbereich 312C fließt, präziser zu steuern, die Gesamtgröße der Anzeigevorrichtung zu reduzieren und eine hochauflösende Anzeigevorrichtung zu realisieren.
  • Das zweite Oxidhalbleitermuster 312 besteht aus einem Oxidhalbleitermaterial und umfasst einen dritten Kanalbereich 312CH, der den intrinsischen Zustand des Oxidhalbleitermaterials beibehält, anstatt mit Fremdstoffen dotiert zu sein, und einen dritten Source-Bereich 312s und einen dritten Drain-Bereich 312D, in denen leitende Bereiche, in die Fremdstoffe injiziert sind, und nichtleitende Bereiche, in die keine Fremdstoffe injiziert sind, kombiniert sind.
  • Ähnlich wie bei der ersten Source- Elektrode und Drain-Elektrode 317S und 317D und der zweiten Source-Elektrode und Drain-Elektrode 319S und 319D können die dritte Source-Elektrode 318S und die dritte Drain-Elektrode 318D jeweils die Form einer einzelnen Schicht oder mehrerer Schichten, die aus Molybdän (Mo), Aluminium (Al), Chrom (Cr), Gold (Au), Titan (Ti), Nickel (Ni), Neodym (Nd), Kupfer (Cu) oder einer Legierung davon bestehen, annehmen.
  • Die dritte Source-Elektrode und Drain-Elektrode 318S und 318D werden somit auf der zweiten Gate-Isolierschicht 313 gleichzeitig mit und aus dem gleichen Material wie die erste Source-Elektrode und Drain-Elektrode 317S und 317D und die zweite Source-Elektrode und Drain-Elektrode 319S und 319D ausgebildet, wodurch es möglich wird, die Anzahl von Maskenprozessen zu reduzieren.
  • Unter Bezugnahme auf 3 umfasst der Pixelschaltungsabschnitt 370 gemäß der Ausführungsform der vorliegenden Offenbarung ferner den Speicherkondensator Cst.
  • Der Speicherkondensator Cst speichert eine Datenspannung, die an diesen durch die Datenleitungen für eine bestimmte Zeitdauer angelegt wird, und liefert dann die Datenspannung an das lichtemittierende Element.
  • Der Speicherkondensator Cst umfasst zwei einander entsprechende Elektroden und ein dazwischen angeordnetes Dielektrikum. Der Speicherkondensator Cst umfasst eine erste Speicherkondensatorelektrode 305, die aus dem gleichen Material wie die erste Gate-Elektrode 306 hergestellt ist und auf derselben Schicht angeordnet ist, und eine zweite Speicherkondensatorelektrode 309, die aus dem gleichen Material wie die erste Gate-Elektrode 306 hergestellt ist und ist auf derselben Schicht wie das erste Lichtblockiermuster 308 angeordnet ist.
  • Die erste Zwischenschicht-Isolierschicht 307 ist zwischen der ersten Speicherkondensatorelektrode 305 und der zweiten Speicherkondensatorelektrode 309 angeordnet.
  • Die zweite Speicherkondensatorelektrode 309 des Speicherkondensators Cst kann mit der zweiten Source-Elektrode 319S elektrisch verbunden sein.
  • Als Nächstes wird eine organische lichtemittierende Anzeigevorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Offenbarung unter Bezugnahme auf 6 beschrieben. Die Komponenten der zweiten Ausführungsform der vorliegenden Offenbarung sind mit Ausnahme der zweiten Gate-Elektrode 314 und der dritten Gate-Elektrode 315 die gleichen wie diejenigen der ersten Ausführungsform.
  • Unter Bezugnahme auf 6 sind in der zweiten Ausführungsform die zweite Gate-Elektrode 314 und die dritte Gate-Elektrode 315 auf derselben Schicht wie die zweite Source-Elektrode 319S und die zweite Drain-Elektrode 319D ausgebildet. Die zweite Gate-Elektrode 314 ist zwischen der zweiten Source-Elektrode 319S und der zweiten Drain-Elektrode 319D angeordnet. Die dritte Source-Elektrode 318S und die dritte Drain-Elektrode 318D sind auf derselben Schicht wie die zweite Gate-Elektrode 314 und die dritte Gate-Elektrode 315 angeordnet.
  • Die zweite Gate-Elektrode 314 und die dritte Gate-Elektrode 315 werden gleichzeitig miteinander und aus dem gleichen Material gebildet. Die zweite Gate-Elektrode 314 und die dritte Gate-Elektrode 315 können jedoch aus dem gleichen Material wie die zweite Source-Elektrode 319S und die dritte Source-Elektrode 318S oder aus anderen Materialien gebildet werden.
  • Da die zweite Gate-Elektrode 314, die zweite Source-Elektrode 319S und die dritte Source-Elektrode 318S auf derselben Schicht angeordnet sind, müssen eine Gate-Leitung 338, die eine Gate-Spannung an die zweite Gate-Elektrode 314 anlegt, und eine Datenleitung (nicht gezeigt), die eine Source-Spannung an die zweite Source-Elektrode 319S und die dritte Source-Elektrode 318S anlegt, in unterschiedlichen Schichten angeordnet sein. Gate-Leitungen und Datenleitungen sind so angeordnet, dass sie sich kreuzen, um Unterpixel zu definieren, und müssen daher in verschiedenen Schichten ausgebildet werden, um das Auftreten eines Kurzschlusses zu verhindern, wenn sich die Gate-Leitungen und die Datenleitungen kreuzen. Daher kann in der zweiten Ausführungsform der vorliegenden Offenbarung, die in 6 gezeigt ist, die Gate-Leitung 338 auf der zweiten Zwischenschicht-Isolierschicht 316 angeordnet sein und kann mit der zweiten Gate-Elektrode 314 und der dritten Gate-Elektrode 315 durch Kontaktlöcher CHG verbunden sein.
  • In dem Fall, in dem die Gate-Leitung 338 auf der zweiten Zwischenschicht-Isolierschicht 316 ausgebildet ist, kann die Gate-Leitung 338 mit einer dritten Zwischenschicht-Isolierschicht 317 bedeckt sein, um die Gate-Leitung 338 von außen elektrisch zu isolieren.
  • In der zweiten Ausführungsform ist die obere Pufferschicht 310 mit einer dreischichtigen Struktur dargestellt. Das heißt, die obere Pufferschicht 310 kann derart ausgebildet sein, dass die erste obere Pufferteilschicht 310a, die zweite obere Pufferteilschicht 310b und die dritte obere Pufferteilschicht 310c nacheinander gestapelt sind. Insbesondere kann die zweite obere Pufferteilschicht 310b Siliciumnitrid (SiNx) enthalten, das eine hervorragende Fähigkeit zum Einfangen von Wasserstoffpartikeln aufweist. Die erste obere Pufferteilschicht 310a und die dritte obere Pufferteilschicht 310c können Siliciumoxidschichten (SiO2-Schichten) sein, die keine Wasserstoffpartikel enthalten.
  • Das erste Lichtblockiermuster 308 ist auf der zweiten oberen Pufferteilschicht 310b angeordnet.
  • Obwohl die obere Pufferschicht 310 in der zweiten Ausführungsform so beschrieben ist, dass sie eine Struktur aufweist, in der drei obere Pufferteilschicht en gestapelt sind, ist diese Struktur der oberen Pufferschicht 310 auch auf die erste Ausführungsform anwendbar.
  • Als Nächstes ist eine dritte Ausführungsform der vorliegenden Offenbarung unter Bezugnahme auf 7 beschrieben.
  • Die dritte Ausführungsform ist gleiche der ersten Ausführungsform, mit Ausnahme der Positionen der zweiten Gate-Elektrode 314, der dritten Gate-Elektrode 315 und des ersten Lichtblockiermusters 308.
  • Wie es oben beschrieben ist, nimmt unter Bezugnahme auf Gleichung 1 und 8A nimmt der Wert von Cbuf zu, wenn der Abstand (beispielsweise ein vertikaler Abstand in einer Richtung senkrecht zu einer Oberfläche des Substrats 101 ) von dem ersten Oxidhalbleitermuster 311 zu dem ersten Lichtblockiermuster 308 abnimmt, und der Wert der effektiven Spannung Veff (ΔV) nimmt ab. Δ V = C h i / ( C g i + C a c t + C b u f ) × Δ V g a t
    Figure DE102022125469A1_0002
  • Wenn der Abstand (beispielsweise ein vertikaler Abstand in einer Richtung senkrecht zu der Oberfläche des Substrats 101) von der ersten Oxidhalbleiterstruktur 311 zu der zweiten Gate-Elektrode 314 zunimmt, nimmt der Wert von Cgi ab und der Wert der effektiven Spannung Veff nimmt ab. Das heißt, wenn der Wert von Cbuf zunimmt und der Wert von Cgi abnimmt, kann der Wert von Veff stark abnehmen. Das Verringern des Werts von Veff bedeutet, den Spannungsbereich zu vergrößern, der tatsächlich an die Gate-Elektrode angelegt werden kann, um diese zu steuern. Das heißt, der s-Faktor-Wert des Ansteuer-Dünnschichttransistors DT kann ansteigen.
  • Der erste Schalt-Dünnschichttransistor ST muss eine hohe Betriebsgeschwindigkeit aufweisen. Um die Betriebsgeschwindigkeit des ersten Schalt-Dünnschichttransistors ST zu erhöhen, ist es notwendig, den Abstand (beispielsweise einen vertikalen Abstand in einer Richtung senkrecht zu der Oberfläche des Substrats 101) zwischen dem zweiten Oxidhalbleitermuster 312 und der dritten Gate-Elektrode 315 zu verringern. Daher ist in der dritten Ausführungsform der vorliegenden Offenbarung die zweite Gate-Elektrode 314 auf der zweiten Zwischenschicht-Isolierschicht 316 angeordnet, die dritte Gate-Elektrode 315 auf der zweiten Gate-Isolierschicht 313 angeordnet und das erste Lichtblockiermuster 308 auf der zweiten oberen Pufferteilschicht 310b angeordnet. Im Ergebnis steigen der s-Faktor-Wert des Ansteuer-Dünnschichttransistors DT und die Betriebsgeschwindigkeit des ersten Schalt-Dünnschichttransistors ST, wodurch der hocheffiziente Pixelschaltungsabschnitt des Unterpixels realisiert wird.
  • Unter Bezugnahme auf 3 können eine erste Planarisierungsschicht PLN1 und eine zweite Planarisierungsschicht PLN2 nacheinander auf dem Pixelschaltungsabschnitt 370 ausgebildet sein, um das obere Ende des Pixelschaltungsabschnitts 370 zu planarisieren. Der Abschnitt für lichtemittierende Elemente 380 umfasst eine erste Elektrode 323, die eine Anode ist, eine zweite Elektrode 327, die eine der ersten Elektrode 323 entsprechende Kathode ist, und eine lichtemittierende Schicht 325 , die zwischen der ersten Elektrode 323 und der zweiten Elektrode 327 angeordnet ist. Die erste Elektrode 323 ist in jedem Unterpixel ausgebildet.
  • Der Abschnitt für lichtemittierende Elemente 380 ist mit dem Pixelschaltungsabschnitt 370 über eine Verbindungselektrode 321 verbunden, die auf der ersten Planarisierungsschicht PLN1 ausgebildet ist. Insbesondere sind die erste Elektrode 323 des Abschnitts für lichtemittierende Elemente 380 und die zweite Drain-Elektrode 319D des Ansteuer-Dünnschichttransistors DT, der den Pixelschaltungsabschnitt 370 bildet, miteinander über die Verbindungselektrode 321 verbunden.
  • Die erste Elektrode 323 ist mit der Verbindungselektrode 321 verbunden, die durch ein Kontaktloch CH9 freigelegt ist, das durch die zweite Planarisierungsschicht PLN2 hindurch ausgebildet ist. Ferner ist die Verbindungselektrode 321 mit der zweiten Drain-Elektrode 319D verbunden, die durch ein Kontaktloch CH8 freigelegt ist, das durch die erste Planarisierungsschicht PLN1 hindurch ausgebildet ist.
  • Die erste Elektrode 323 kann in einer Mehrschichtstruktur ausgebildet sein, die einen transparenten leitenden Film und einen intransparenten leitenden Film mit hoher Reflexionseffizienz aufweist. Der transparente leitende Film kann aus einem Material mit einer relativ hohen Austrittsarbeit, z. B. Indium-Zinn-Oxid (ITO) oder Indium-Zink-Oxid (IZO), gebildet sein und der intransparente leitende Film kann in einer einschichtigen oder mehrschichtigen Struktur ausgebildet sein, die Al, Ag, Cu, Pb, Mo, Ti oder eine Legierung davon enthält. Beispielsweise kann die erste Elektrode 323 in einer Struktur derart, dass ein transparenter leitender Film, ein intransparenter leitender Film und ein transparenter leitender Film nacheinander gestapelt sind, oder derart, dass ein transparenter leitender Film und ein intransparenter leitender Film nacheinander gestapelt sind, ausgebildet sein.
  • Die lichtemittierende Schicht 325 wird gebildet, indem auf der ersten Elektrode 323 eine lochbezogene Schicht, eine organische lichtemittierende Schicht und eine elektronenbezogene Schicht entweder in dieser Reihenfolge oder in umgekehrter Reihenfolge gestapelt werden.
  • Eine Bankschicht 324 ist ein pixeldefinierender Film, der die erste Elektrode 323 jedes Unterpixels freilegt. Die Bankschicht 324 kann aus einem intransparenten Material (z. B. schwarzen Material) gebildet sein, um eine optische Interferenz zwischen benachbarten Unterpixeln zu verhindern. In diesem Fall umfasst die Bankschicht 324 ein lichtblockierendes Material, das ein Farbpigment, organisches Schwarz oder Kohlenstoff umfasst. Ferner kann ein Abstandshalter 326 auf der Bankschicht 324 angeordnet sein.
  • Die zweite Elektrode 327, die die Kathode ist, ist auf der oberen Oberfläche und den Seitenflächen der lichtemittierenden Schicht 325 so ausgebildet, dass sie der ersten Elektrode 323 zugewandt ist, wobei die lichtemittierende Schicht 325 dazwischen angeordnet ist. Die zweite Elektrode 327 kann auf der gesamten Oberfläche des aktiven Bereichs einstückig ausgebildet sein. In dem Fall, in dem die zweite Elektrode 327 auf eine organische lichtemittierende Anzeigevorrichtung vom Typ mit Emission nach oben angewendet wird, kann die zweite Elektrode 327 als ein transparenter leitender Film ausgebildet sein, der beispielsweise aus Indium-Zinn-Oxid (ITO) oder Indium-Zink-Oxid (IZO) gebildet ist.
  • Ein Einkapselungsabschnitt 390 zum Verhindern des Eindringens von Feuchtigkeit kann ferner auf der zweiten Elektrode 327 angeordnet sein.
  • Der Einkapselungsabschnitt 390 kann eine erste anorganische Einkapselungsschicht 328a, eine zweite organische Einkapselungsschicht 328b und eine dritte anorganische Einkapselungsschicht 328c umfassen, die nacheinander gestapelt sind.
  • Die erste anorganische Einkapselungsschicht 328a und die dritte anorganische Einkapselungsschicht 328c können aus einem anorganischen Material wie beispielsweise Siliciumoxid (SiOx) gebildet sein. Die zweite organische Einkapselungsschicht 328b kann aus einem organischen Material wie etwa Acrylharz, Epoxidharz, Phenolharz, Polyamidharz oder Polyimidharz gebildet sein.
  • Wie es aus der vorstehenden Beschreibung hervorgeht, weisen in einer organischen lichtemittierenden Anzeigevorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung ein Ansteuer-Dünnschichttransistor und ein Schalt-Dünnschichttransistor ein Oxidhalbleitermuster auf, wodurch die Leistungsaufnahme verringert wird. Zusätzlich ist ein Dünnschichttransistor bereitgestellt, der bei niedrigen Grauskalenwerten wirksam arbeiten kann. Da außerdem ein Source-Bereich und ein Drain-Bereich jeweils leitende Bereiche und nichtleitende Bereiche aufweisen, kann es möglich sein, eine Wirkung zum Erhöhen (z. B. wesentlichen Erhöhen) der Länge eines Kanals zu erzielen. Dementsprechend ist die vorliegende Offenbarung auf eine hochauflösende organische lichtemittierende Anzeigevorrichtung anwendbar, bei der die Anzahl von Pixeln, die in jeder Einheitsfläche angeordnet sind, relativ groß ist.
  • Es versteht sich, dass der technische Gedanke der vorliegenden Offenbarung hier nur zum Zweck der Veranschaulichung durch die obige Beschreibung und die beigefiigten Zeichnungen beschrieben wurde und dass Kombination, Trennung, Austausch und Abwandlungen von Komponenten durch Fachleute auf dem Gebiet vorgenommen werden können, ohne vom Umfang und Gedanken der vorliegenden Offenbarung abzuweichen. Daher sind die beispielhaften Ausführungsformen der vorliegenden Offenbarung nur zu Veranschaulichungszwecken bereitgestellt und sollen den technischen Geist der vorliegenden Offenbarung nicht einschränken. Der Umfang des technischen Gedankens der vorliegenden Offenbarung ist nicht darauf beschränkt. Der Schutzumfang der vorliegenden Offenbarung sollte basierend auf den beigefügten Ansprüchen interpretiert werden und es sollte klar sein, dass alle technischen Gedanken, die in einen Bereich fallen, der den Ansprüchen entspricht, im Schutzumfang der vorliegenden Offenbarung enthalten sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020210180748 [0001]

Claims (18)

  1. Organische lichtemittierende Anzeigevorrichtung, die Folgendes umfasst: ein Substrat (101), das einen Anzeigebereich (AA) und einen Nichtanzeigebereich (NA) aufweist; und mindestens einen Dünnschichttransistor (DT, GT, ST), der ein Halbleitermuster (311, 312) aufweist, das einen Source-Bereich (311S, 312S) und einen Drain-Bereich (311D, 312D) aufweist, wobei der Source-Bereich (311S, 312S) und der Drain-Bereich (311D, 312D) jeweils leitende Bereiche (311b, 311c, 311e, 311f; 312b, 312c, 312e, 312f) und nichtleitende Bereiche (311a, 311d; 312a, 312d) aufweisen, die abwechselnd auf dem Substrat angeordnet sind.
  2. Organische lichtemittierende Anzeigevorrichtung nach Anspruch 1, wobei das Halbleitermuster (311, 312) ein Oxidhalbleitermuster ist.
  3. Organische lichtemittierende Anzeigevorrichtung nach Anspruch 1 oder 2, wobei der mindestens eine Dünnschichttransistor (DT, ST) umfasst: eine Gate-Elektrode (314, 315), die dem Halbleitermuster (311, 312) zugewandt ist; und eine Source-Elektrode (319S, 318S) und eine Drain-Elektrode (319D, 318D), die mit dem Source-Bereich (3115, 312S) bzw. dem Drain-Bereich (311D, 312D) elektrisch verbunden sind, wobei die leitenden Bereiche einen ersten leitenden Bereich (311b, 311e; 312b, 312e), der die Source-Elektrode (319S, 318S) oder die Drain-Elektrode (319D, 318D) kontaktiert, und einen zweiten leitenden Bereich (311c, 311f; 312c), 312f), der zwischen der Source-Elektrode (319S, 318S) oder der Drain-Elektrode (319D, 318D) und der Gate-Elektrode (314, 315) angeordnet ist, umfassen.
  4. Organische lichtemittierende Anzeigevorrichtung nach Anspruch 3, wobei der erste leitende Bereich (311b, 311e; 312b, 312e) leitend gemacht wird, indem er mit Ionen in Kontakt gebracht wird, und/oder wobei der zweite leitende Bereich (311c, 311f; 312c, 312f) leitend gemacht wird, indem Ionen in diesen injiziert werden.
  5. Organische lichtemittierende Anzeigevorrichtung nach Anspruch 3 oder 4, wobei die Gate-Elektrode (314, 315) auf einer Schicht angeordnet ist, die weiter von dem Substrat (101) entfernt ist als eine Schicht, auf der die Source-Elektrode (319S, 318S) und die Drain-Elektrode (319D, 318D) angeordnet sind, oder die Gate-Elektrode (314, 315) auf derselben Schicht wie die Source-Elektrode (319S, 318S) und die Drain-Elektrode (319S, 318S) angeordnet ist.
  6. Organische lichtemittierende Anzeigevorrichtung nach Anspruch 3, 4 oder 5, wobei der mindestens eine Dünnschichttransistor einen Ansteuer-Dünnschichttransistor (DT) umfasst, wobei der Ansteuer-Dünnschichttransistor (DT) umfasst: ein erstes Halbleitermuster (311); eine erste Gate-Elektrode (314), die dem ersten Halbleitermuster (311) zugewandt ist; und eine erste Source-Elektrode (319S) und eine erste Drain-Elektrode (319D), die jeweils mit dem ersten Halbleitermuster (311) verbunden sind.
  7. Organische lichtemittierende Anzeigevorrichtung nach Anspruch 6, wobei der mindestens eine Dünnschichttransistor einen Schalt-Dünnschichttransistor (ST) umfasst, wobei der Schalt-Dünnschichttransistor (ST) umfasst: ein zweites Halbleitermuster (312); eine zweite Gate-Elektrode (315), die dem zweiten Halbleitermuster (312) zugewandt ist; und eine zweite Source-Elektrode (318S) und eine zweite Drain-Elektrode (318D), die jeweils mit dem zweiten Halbleitermuster (312) verbunden sind, und wobei die erste Source-Elektrode (319S), die erste Drain-Elektrode (319D), die zweite Source-Elektrode (318S) und die zweite Drain-Elektrode (318D) auf derselben Schicht angeordnet sind.
  8. Organische lichtemittierende Anzeigevorrichtung nach Anspruch 7, wobei die erste Gate-Elektrode (314) und die zweite Gate-Elektrode (315) auf derselben Schicht angeordnet sind, die weiter von dem Substrat (101) entfernt ist als eine Schicht, in der die erste Source-Elektrode (319S), die erste Drain-Elektrode (319D), die zweite Source-Elektrode (318S) und die zweite Drain-Elektrode (318D) angeordnet sind.
  9. Organische lichtemittierende Anzeigevorrichtung nach Anspruch 7, wobei die erste Gate-Elektrode (314) und die zweite Gate-Elektrode (315) auf derselben Schicht wie die erste Source-Elektrode (319S), die erste Drain-Elektrode (319D), die zweite Source-Elektrode (318S) und die zweite Drain-Elektrode (318D) angeordnet sind.
  10. Organische lichtemittierende Anzeigevorrichtung nach Anspruch 7, wobei die erste Gate-Elektrode (314) und die zweite Gate-Elektrode (315) auf unterschiedlichen Schichten angeordnet sind, und wobei ein vertikaler Abstand zwischen der ersten Gate-Elektrode (314) und dem ersten Halbleitermuster (311) länger ist als ein vertikaler Abstand zwischen der zweiten Gate-Elektrode (315) und dem zweiten Halbleitermuster (312).
  11. Organische lichtemittierende Anzeigevorrichtung nach Anspruch 10, wobei der Ansteuer-Dünnschichttransistor (DT) ein erstes Lichtblockiermuster (308) aufweist, das unter dem Halbleitermuster (311) angeordnet ist und mit der Source-Elektrode (319S) verbunden ist, und der Schalt-Dünnschichttransistor (ST) ein zweites Lichtblockiermuster aufweist, und wobei ein vertikaler Abstand zwischen dem zweiten Halbleitermuster (312) und dem zweiten Lichtblockiermuster (304) länger ist als ein vertikaler Abstand zwischen dem ersten Halbleitermuster (311) und dem ersten Lichtblockiermuster (308).
  12. Organische lichtemittierende Anzeigevorrichtung nach einem der Ansprüche 7 bis 11, wobei der Ansteuer-Dünnschichttransistor (DT) in dem Anzeigebereich (AA) angeordnet ist, und/oder wobei der Schalt-Dünnschichttransistor (ST) in dem Anzeigebereich (AA) und/oder dem Nichtanzeigebereich (NA) angeordnet ist.
  13. Dünnschichttransistor-Anordnungssubstrat, das umfasst: mindestens einen Dünnschichttransistor (ST, DT), der ein Halbleitermuster (311, 312) aufweist, wobei das Halbleitermuster (311, 312) einen Source-Bereich (311S, 312S), einen Drain-Bereich (311D, 312D) und einen Kanalbereich (311CH, 312CH), der zwischen dem Source-Bereich (311S, 312S) und dem Drain-Bereich (311D, 312D) angeordnet ist, aufweist, wobei der Source-Bereich (311S, 312S) und der Drain-Bereich (311D, 312D) jeweils mindestens zwei leitende Bereiche (311b, 311c, 311e, 311f; 312b, 312c, 312e, 312f) und einen nichtleitenden Bereich (311a, 311d; 312a, 312d), der zwischen benachbarten leitenden Bereichen (311b, 311c, 311e, 311f; 312b, 312c, 312e, 312f) angeordnet ist, aufweisen.
  14. Dünnschichttransistor-Anordnungssubstrat nach Anspruch 13, wobei die leitenden Bereiche (311b, 311c, 311e, 311f; 312b, 312c, 312e, 312f) und der nichtleitende Bereich (311a, 311d; 312a, 312d) in jeweils dem Source-Bereich (311S, 312S) und dem Drain-Bereich (311D, 312D) abwechselnd angeordnet sind.
  15. Dünnschichttransistor-Anordnungssubstrat nach Anspruch 13 oder 14, wobei die mindestens zwei leitenden Bereiche (311b, 311c, 311e, 311f; 312b, 312c, 312e, 312f) einen ersten leitenden Bereich (311b, 311e; 312b, 312e), der von dem Kanalbereich beabstandet ist, und einen zweiten leitenden Bereich (311c, 311f; 312c, 312f), der benachbart zu dem Kanalbereich (311CH, 312CH) angeordnet ist, umfassen.
  16. Dünnschichttransistor-Anordnungssubstrat nach Anspruch 13, 14 oder 15, das ferner umfasst: eine Source-Elektrode (319S) und eine Drain-Elektrode (319D), die mit dem Source-Bereich (311S) bzw. dem Drain-Bereich (311D) verbunden sind; und ein Lichtblockiermuster (308), das zwischen dem Halbleitermuster (311) und dem Substrat (101) angeordnet ist, wobei das Lichtblockiermuster (308) mit der Source-Elektrode (319S) verbunden ist.
  17. Dünnschichttransistor-Anordnungssubstrat nach einem der Ansprüche 13 bis 16, wobei der mindestens eine Dünnschichttransistor ein Ansteuer-Dünnschichttransistor (DT) und/oder ein Schalt-Dünnschichttransistor (ST) ist.
  18. Organische lichtemittierende Anzeigevorrichtung, die das Dünnschichttransistor-Anordnungssubstrat nach einem der Ansprüche 13 bis 17 umfasst.
DE102022125469.0A 2021-12-16 2022-10-04 Organische lichtemittierende Anzeigevorrichtung und Dünnschichttransistor-Anordnungssubstrat Pending DE102022125469A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210180748A KR20230091547A (ko) 2021-12-16 2021-12-16 유기 발광 표시 장치
KR10-2021-0180748 2021-12-16

Publications (1)

Publication Number Publication Date
DE102022125469A1 true DE102022125469A1 (de) 2023-06-22

Family

ID=84818213

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022125469.0A Pending DE102022125469A1 (de) 2021-12-16 2022-10-04 Organische lichtemittierende Anzeigevorrichtung und Dünnschichttransistor-Anordnungssubstrat

Country Status (5)

Country Link
US (1) US20230200133A1 (de)
KR (1) KR20230091547A (de)
CN (1) CN116347931A (de)
DE (1) DE102022125469A1 (de)
GB (1) GB2613932B (de)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342461B2 (en) * 2018-03-07 2022-05-24 Sharp Kabushiki Kaisha Thin film transistor, method for producing same and display device
CN111293127B (zh) * 2020-02-25 2022-04-26 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN111584516B (zh) * 2020-05-14 2022-04-26 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
GB2613932A (en) 2023-06-21
CN116347931A (zh) 2023-06-27
US20230200133A1 (en) 2023-06-22
GB202215248D0 (en) 2022-11-30
GB2613932B (en) 2024-01-10
KR20230091547A (ko) 2023-06-23

Similar Documents

Publication Publication Date Title
DE102018112532B4 (de) Dünnfilmtransistor, Gate-Treiber der diesen aufweist, und Anzeigevorrichtung, die den Gate-Treiber aufweist
DE102014118009B4 (de) Anordnungssubstrat
DE102016111712B4 (de) Biegsame organische lichtemitierende Anzeigevorrichtung und Verfahren zu deren Herstellung
DE102011057016B4 (de) Organische licht-emittierende-dioden-anzeigevorrichtung und herstellungsverfahren derselben
DE102019129838A1 (de) Anzeigevorrichtung
DE10361010B4 (de) Organische Elektrolumineszenz-Anzeigevorrichtung und Verfahren zu deren Herstellung
DE102019132961A1 (de) Anzeigevorrichtung
DE102012108165B4 (de) Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben
DE102018132095A1 (de) Anzeigevorrichtung
DE102014020047B3 (de) Halbleitervorrichtung
DE102017118122B4 (de) Anordnungssubstrat und Herstellungsverfahren hierfür, sowie Anzeigetafel
DE102023126548A1 (de) Lichtemittierende anzeigevorrichtung und verfahren zum herstellen derselben
DE102018130713A1 (de) Anzeigevorrichtung
DE102021116361A1 (de) Anzeigevorrichtung
DE102020133833A1 (de) Anzeigevorrichtung
DE102018129304A1 (de) Dünnschichttransistor, Verfahren zu seiner Herstellung und Anzeigevorrichtung, die ihn enthält
DE112021000232T5 (de) Anzeigesubstrat und Verfahren zur Herstellung des Anzeigesubstrats und Anzeigegerät
DE102022128828B4 (de) Dünnschichttransistor und anzeigevorrichtung, die diesen enthält
DE102021128989A1 (de) Organische lichtemittierende anzeigevorrichtung
DE112018000567T5 (de) Aktivmatrixsubstrat und anzeigevorrichtung, die dieses verwendet
DE102020116569A1 (de) Anzeigevorrichtung
DE102022125469A1 (de) Organische lichtemittierende Anzeigevorrichtung und Dünnschichttransistor-Anordnungssubstrat
DE102022122024A1 (de) Organische lichtemmittierende anzeigevorrichtung
DE102023122694A1 (de) Dünnschichttransistorarraysubstrat, das ein oxidhalbleitermuster aufweist, und dieses aufweisende anzeigevorrichtung
DE102023120144A1 (de) Oxidhalbleiterstruktur aufweisendes dünnschichttransistormatrixsubstrat und dasselbe aufweisende anzeigevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027320000

Ipc: H10K0059000000