DE102022113174A1 - Proaktive aktualisierung der randdatenwortleitung für halbkreis-drain-side-select-gate - Google Patents

Proaktive aktualisierung der randdatenwortleitung für halbkreis-drain-side-select-gate Download PDF

Info

Publication number
DE102022113174A1
DE102022113174A1 DE102022113174.2A DE102022113174A DE102022113174A1 DE 102022113174 A1 DE102022113174 A1 DE 102022113174A1 DE 102022113174 A DE102022113174 A DE 102022113174A DE 102022113174 A1 DE102022113174 A1 DE 102022113174A1
Authority
DE
Germany
Prior art keywords
edge
memory cells
data
wordline
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022113174.2A
Other languages
English (en)
Inventor
Xiang Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of DE102022113174A1 publication Critical patent/DE102022113174A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

Es werden eine Speichereinrichtung und ein Betriebsverfahren bereitgestellt. Die Einrichtung schließt Speicherzellen ein, die mit einer von einer Vielzahl von Datenwortleitungen einschließlich mindestens einer Randwortleitung und einer Vielzahl von anderen Datenwortleitungen verbunden sind. Die Speicherzellen sind in Ketten angeordnet und so eingerichtet, dass sie eine Schwellenspannung beibehalten, die einem von einer Vielzahl von Datenzuständen entspricht. Die Speichereinrichtung schließt auch ein Steuermittel ein, das mit der Vielzahl von Wortleitungen und den Ketten gekoppelt sind. Das Steuermittel ist eingerichtet, um die mindestens eine Randwortleitung zu identifizieren. Das Steuermittel ist auch eingerichtet, um periodisch eine Programmierspannung an die mindestens eine Randwortleitung anzulegen, um die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu zu programmieren, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen.

Description

  • GEBIET
  • Die vorliegende Anmeldung bezieht sich auf nichtflüchtige Speichereinrichtungen und den Betrieb von nichtflüchtigen Speichereinrichtungen.
  • HINTERGRUND
  • Dieser Abschnitt liefert Hintergrundinformationen in Bezug auf die Technologie, die mit der vorliegenden Offenbarung verbunden ist, und ist somit nicht notwendigerweise Stand der Technik.
  • Halbkreis-Drain-Side-Select-Gate-Speichertechnologie („SC-SGD“-Speichertechnologie) bietet mehrere Vorteile, einschließlich einer reduzierten Chipgröße. Um SC-SGD herzustellen, wird Ätztechnologie verwendet, um Speicherlöcher zu schneiden, wodurch sie ihre halbkreisförmige Form erhalten, und ein Block oder eine Reihe in mehrere Zeichenfolgen getrennt wird. Je nach dem Verfahren, das zur Herstellung des SC-SGD verwendet wird, können bestimmte Ineffizienzen auftreten. Zum Beispiel wird das Schneiden eines Speicherlochs mindestens einige Abschnitte der SC-SGD entfernen, wie die Metallschicht, die ansonsten elektrische Felder von der Kanal- und/oder Charge-Trap-Schicht abschirmt. Somit kann das SC-SGD durch ein „benachbartes“ elektrisches Feld beeinflusst werden, was dazu führt, dass ein parasitärer Transistor entlang des SC-SGD-Transistors leckt. In einigen Fällen führt dies dazu, dass ein Messverstärker fälschlicherweise bestimmt, dass das SC-SGD leitet, was bestimmte Messvorgänge beeinträchtigen kann. Aufgrund von Variationen in der Ätzung können einige Chips bis auf eine SGD-Schicht reduziert werden, während andere auf Schichten reduziert werden können, die Dummy-Wortleitungen bilden. Infolgedessen kann die Datenaufbewahrung aufgrund von Ladungsverlusten in Speicherlöchern einschließlich des SC-SGD beeinträchtigt sein. Dementsprechend besteht ein Bedarf an verbesserten Einrichtungen und Verfahren für nichtflüchtige Speicher.
  • KURZDARSTELLUNG
  • Dieser Abschnitt stellt eine allgemeine Zusammenfassung der vorliegenden Offenbarung bereit und ist keine umfassende Offenbarung ihres vollen Schutzumfangs oder aller ihrer Merkmale und Vorteile.
  • Eine Aufgabe der vorliegenden Offenbarung ist es, eine Speichereinrichtung und ein Verfahren zum Betreiben der Speichereinrichtung bereitzustellen, welche die oben erwähnten Nachteile angehen und überwinden.
  • Dementsprechend ist es ein Gesichtspunkt der vorliegenden Offenbarung, eine Einrichtung bereitzustellen, die Speicherzellen einschließt, die mit einer von einer Vielzahl von Wortleitungen einschließlich mindestens einer Randwortleitung und einer Vielzahl von anderen Datenwortleitungen verbunden sind. Die Speicherzellen sind in Ketten angeordnet und so eingerichtet, dass sie eine Schwellenspannung beibehalten, die einem von einer Vielzahl von Datenzuständen entspricht. Die Speichereinrichtung schließt auch ein Steuermittel ein, das mit der Vielzahl von Wortleitungen und den Ketten gekoppelt ist. Das Steuermittel ist eingerichtet, um die mindestens eine Randwortleitung zu identifizieren. Das Steuermittel ist auch so eingerichtet, dass es periodisch eine Programmierspannung an die mindestens eine Randwortleitung anlegt, um die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu zu programmieren, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen.
  • Gemäß einem weiteren Gesichtspunkt der Offenbarung wird auch eine Steuerung in Kommunikation mit einer Speichereinrichtung einschließlich einer Speichereinrichtung mit Speicherzellen, die mit einer von einer Vielzahl von Wortleitungen einschließlich mindestens einer Randwortleitung und einer Vielzahl von anderen Datenwortleitungen verbunden sind, bereitgestellt. Die Speicherzellen sind in Ketten angeordnet und so eingerichtet, dass sie eine Schwellenspannung beibehalten, die einem von einer Vielzahl von Datenzuständen entspricht. Die Steuerung ist eingerichtet, um die mindestens eine Randwortleitung zu identifizieren. Die Steuerung ist auch eingerichtet, um die Speichereinrichtung anzuweisen, periodisch eine Programmierspannung an die mindestens eine Randwortleitung anzulegen, um die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu zu programmieren, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen.
  • Gemäß einem zusätzlichen Gesichtspunkt der Offenbarung wird ein Verfahren zum Betrieb einer Speichereinrichtung bereitgestellt. Die Speichereinrichtung schließt Speicherzellen ein, die mit einer von einer Vielzahl von Wortleitungen einschließlich mindestens einer Randwortleitung und einer Vielzahl von anderen Datenwortleitungen verbunden sind. Die Speicherzellen sind in Ketten angeordnet und so eingerichtet, dass sie eine Schwellenspannung beibehalten, die einem von einer Vielzahl von Datenzuständen entspricht. Das Verfahren schließt den Schritt ein, die mindestens eine Randwortleitung zu identifizieren. Das Verfahren schließt auch den Schritt des periodischen Anlegens einer Programmierspannung an die mindestens eine Randwortleitung ein, um die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu zu programmieren, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen.
  • Weitere Anwendungsgebiete werden aus der hierin gegebenen Beschreibung ersichtlich. Die Beschreibung und die speziellen Beispiele in dieser Kurzdarstellung dienen nur der Veranschaulichung und sollen den Schutzumfang der vorliegenden Offenbarung nicht einschränken.
  • Figurenliste
  • Die hierin beschriebenen Zeichnungen dienen nur der Veranschaulichung ausgewählter Ausführungsformen und nicht aller möglichen Implementierungen, und sollen den Schutzumfang der vorliegenden Offenbarung nicht einschränken.
    • 1A ist ein Blockdiagramm einer beispielhaften Speichervorrichtung gemäß Gesichtspunkten der Offenbarung;
    • 1 B ist ein Blockdiagramm einer beispielhaften Steuerschaltung, die eine Programmierschaltung, eine Zählschaltung und eine Bestimmungsschaltung gemäß Gesichtspunkten der Offenbarung einschließt;
    • 2 veranschaulicht schematische Ansichten von drei Typen von Speicherarchitekturen, die gestaffelte Speicherketten gemäß Gesichtspunkten der Offenbarung verwenden;
    • 3A veranschaulicht eine Querschnittsansicht beispielhafter Floating-Gate-Speicherzellen in NAND-Ketten gemäß Gesichtspunkten der Offenbarung;
    • 3B veranschaulicht eine Querschnittsansicht entlang einer Kontaktleitung, die in 3A gezeigt ist, gemäß Gesichtspunkten der Offenbarung;
    • 4A und 4B veranschaulichen einen nichtflüchtigen Speicher, in dem eine Charge-Trapping-Speicherzelle ein nicht leitfähiges dielektrisches Material anstelle eines leitfähigen Floating-Gates verwendet, um Ladung in einer nichtflüchtigen Weise gemäß Gesichtspunkten der Offenbarung zu speichern;
    • 5 veranschaulicht ein beispielhaftes Blockdiagramm des Erfassungsblocks von 1 gemäß Gesichtspunkten der Offenbarung;
    • 6A ist eine perspektivische Ansicht eines Satzes von Blöcken in einer beispielhaften dreidimensionalen Konfiguration des Speicherarrays von 1 gemäß Gesichtspunkten der Offenbarung;
    • 6B veranschaulicht eine beispielhafte Querschnittsansicht eines Abschnitts eines der Blöcke von 6A gemäß Gesichtspunkten der Offenbarung;
    • 6C veranschaulicht eine grafische Darstellung des Speicherlochdurchmessers in dem Stapel von 6B gemäß Gesichtspunkten der Offenbarung;
    • 6D veranschaulicht eine Detailansicht des Bereichs des Stapels von 6B gemäß Gesichtspunkten der Offenbarung;
    • 7A veranschaulicht eine schematische Draufsicht eines Speicherarrays mit einer Vielzahl von Speicherlöchern gemäß Gesichtspunkten der Offenbarung;
    • 7B veranschaulicht eine Querschnittsansicht des Speicherarrays gemäß Gesichtspunkten der Offenbarung;
    • 8A und 8B veranschaulichen eine alternative Speicherstruktur ohne Dummy-Löcher gemäß Gesichtspunkten der Offenbarung;
    • 9 stellt einen beispielhaften Satz von Schwellenspannungsverteilungen gemäß Gesichtspunkten der Offenbarung dar;
    • 10 zeigt eine Querschnittsansicht von oben auf Speicherlöcher, die an einer Drain-Side-Select-Gate-Schicht und einer Randwortleitungsschicht gemäß Gesichtspunkten der Offenbarung aufgenommen wurde;
    • 11 zeigt Schwellenspannungsverteilungen und entsprechende Daten- oder Speicherzustände vor und nach dem Testen der Datenaufbewahrung bei hohen Temperaturen für eine beispielhafte Speichereinrichtung gemäß Gesichtspunkten der Offenbarung;
    • 12 zeigt eine weitere Querschnittsansicht von oben auf Speicherlöcher, die an der Drain-Side-Select-Gate-Schicht, einer Schicht, die einer der Vielzahl anderer Datenwortleitungen entspricht, und der Randwortleitungsschicht gemäß Gesichtspunkten der Offenbarung aufgenommen wurde;
    • 13 zeigt die Vielzahl von Bitleitungen, die mit Speicherlöchern oder Ketten verbunden sind, die Vollkreis- und Halbkreis-Drain-Side-Select-Gates und Schwellenspannungsverteilungen für Speicherzellen in den Ketten oder Speicherlöchern aufweisen, die den Halbkreisreihen und den Vollkreisreihen zugeordnet sind, nach der Programmierung, nach dem Testen der Datenaufbewahrung bei hoher Temperatur, dem Bestimmen, ob die Menge des höheren Randdatenzustands größer oder kleiner ist als ein Schwellenwert für den höchsten Randdatenzustand, und nach der Neuprogrammierung der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, ohne die Speicherzellen zu löschen, die der mindestens einen Randwortleitung zugeordnet sind, gemäß Gesichtspunkten der Offenbarung; und
    • 14 veranschaulicht Schritte eines Verfahrens zum Betrieb einer Speichereinrichtung gemäß Gesichtspunkten der Offenbarung.
  • Zum besseren Verständnis wurden, soweit möglich, identische Bezugszeichen verwendet, um identische Elemente zu bezeichnen, die den Figuren gemein sind. Es wird in Betracht gezogen, dass die in einer Ausführungsform offenbarten Elemente ohne besondere Nennung vorteilhaft bei anderen Ausführungsformen genutzt werden können.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Beschreibung werden Einzelheiten ausgeführt, um ein Verständnis der vorliegenden Offenbarung zu ermöglichen. In einigen Fällen wurden spezielle Schaltungen, Strukturen und Techniken nicht im Detail beschrieben oder gezeigt, um die Offenbarung nicht unklar zu machen.
  • Im Allgemeinen bezieht sich die vorliegende Offenbarung auf nichtflüchtige Speichereinrichtungen eines Typs, der zur Verwendung in vielen Anwendungen gut geeignet ist. Die nichtflüchtige Speichereinrichtung und die zugehörigen Verfahren dieser Offenbarung werden in Verbindung mit einer oder mehreren Ausführungsformen beschrieben. Jedoch dienen die offenbarten speziellen beispielhaften Ausführungsformen lediglich der Beschreibung der erfinderischen Konzepte, Merkmale, Vorteile und Aufgaben mit ausreichender Klarheit, um es dem Fachmann zu ermöglichen, die Offenbarung zu verstehen und auszuführen. Insbesondere werden die beispielhaften Ausführungsformen vorgestellt, damit diese Offenbarung gründlich ist und dem Fachmann den Schutzumfang vollständig vermittelt. Es werden zahlreiche spezielle Einzelheiten ausgeführt, wie etwa Beispiele für spezielle Komponenten, Vorrichtungen und Verfahren, um ein gründliches Verständnis von Ausführungsformen der vorliegenden Offenbarung zu ermöglichen. Es wird für den Fachmann offensichtlich sein, dass spezielle Einzelheiten nicht eingesetzt werden müssen, dass beispielhafte Ausführungsformen in vielen verschiedenen Formen verkörpert sein können und dass keine dahin gehend ausgelegt werden sollte, dass sie den Schutzumfang der Offenbarung einschränkt. In einigen beispielhaften Ausführungsformen werden gut bekannte Prozesse, gut bekannte Vorrichtungsstrukturen und gut bekannte Technologien nicht im Detail beschrieben.
  • Bei einigen Speichervorrichtungen sind Speicherzellen wie in NAND-Ketten in einem Block oder Unterblock miteinander verbunden. Eine NAND-Kette weist eine Anzahl von in Reihe verbundenen Speicherzellen zwischen einem oder mehreren Drain-seitigen SG-Transistoren (SGD-Transistoren) auf einer Drain-Seite der NAND-Kette, die mit einer Bitleitung verbunden ist, und einem oder mehreren Source-seitigen SG-Transistoren (SGS-Transistoren) auf einer Source-Seite der NAND-Kette auf, die mit einer Sourceleitung verbunden ist. Weiterhin können die Speicherzellen mit einer gemeinsamen Steuergateleitung (z. B. Wortleitung), die auf ein Steuergate wirkt, angeordnet sein. Ein Satz von Wortleitungen erstreckt sich von der Sourceseite eines Blocks zu der Drainseite eines Blocks. Speicherzellen können auch in anderen Arten von Ketten sowie auf andere Weisen verbunden werden.
  • In einer 3D-Speicherstruktur können die Speicherzellen in vertikalen Ketten in einem Stapel angeordnet sein, wobei der Stapel alternierende leitende und dielektrische Schichten aufweist. Die leitenden Schichten wirken als Wortleitungen, die mit den Speicherzellen verbunden sind. Die Speicherzellen können Datenspeicherzellen einschließen, die dazu geeignet sind, Benutzerdaten zu speichern, und Dummy- oder Nichtdatenspeicherzellen, die nicht dazu geeignet sind, Benutzerdaten zu speichern.
  • Vor dem Programmieren bestimmter nichtflüchtiger Speichervorrichtungen werden die Speicherzellen in der Regel gelöscht. Bei einigen Vorrichtungen werden durch den Löschvorgang Elektronen aus dem Floating-Gate der zu löschenden Speicherzelle entfernt. Alternativ entfernt der Löschvorgang Elektronen aus der Charge-Trapping-Schicht.
  • Jede Speicherzelle kann einem Datenzustand gemäß Schreibdaten in einem Programmierbefehl zugeordnet sein. Basierend auf ihrem Datenzustand bleibt eine Speicherzelle entweder in dem gelöschten Zustand oder wird in einen programmierten Zustand programmiert. Zum Beispiel gibt es in einer Speichervorrichtung mit drei Bits pro Zelle acht Datenzustände einschließlich des gelöschten Zustands und des programmierten Zustands (siehe z. B. 9).
  • Während eines Programmiervorgangs werden die Speicherzellen gemäß einer Wortleitungsprogrammierreihenfolge programmiert. Zum Beispiel kann das Programmieren an der Wortleitung an der Sourceseite des Blocks beginnen und an der Wortleitung an der Drainseite des Blocks fortgesetzt werden. Bei einem Ansatz wird jede Wortleitung vollständig programmiert, bevor eine nächste Wortleitung programmiert wird. Zum Beispiel wird eine erste Wortleitung, WL0, unter Verwendung eines oder mehrerer Programmierimpulse programmiert, bis das Programmieren abgeschlossen ist. Als Nächstes wird eine zweite Wortleitung, WL1, unter Verwendung eines oder mehrerer Programmierimpulse programmiert, bis das Programmieren abgeschlossen ist, und so weiter. Ein Programmierimpuls kann einen Satz zunehmender Programmierspannungen einschließen, die in entsprechenden Programmierschleifen oder Programmierungs-Verifizierungs-Iterationen an die Wortleitung angelegt werden. Verifizierungsvorgänge oder -stufen können nach jeder Programmierspannung durchgeführt werden, um zu bestimmen, ob die Speicherzellen ein Programmieren abgeschlossen haben. Wenn das Programmieren für eine Speicherzelle abgeschlossen ist, kann diese für ein weiteres Programmieren gesperrt werden, während ein Programmieren für andere Speicherzellen in nachfolgenden Programmierschleifen fortgeführt wird.
  • Beim Erzeugen verschiedener Reihen und Zeichenketten für eine Speicherstruktur kann ein Schneidevorgang (z. B. Shallow Hole Etch oder SHE) verwendet werden. Der SHW-Schnitt kann einen Block (im Speicher) in mehrere Ketten innerhalb des Blocks unterteilen. Während der SHE die Ketten bilden/definieren kann, kann der SHE-Schnitt weiterhin eine Kette trennen, d. h. die Randspeicherlöcher in einer Kette zur Hälfte (oder in etwa zwei gleiche Hälften) schneiden. In dieser Hinsicht werden sowohl das SGD als auch der Kanal geteilt. Dieser Vorgang schneidet jedoch Teile einiger Reihen von Speicherlöchern weg, was zu einem Halbkreis-Drain Side Select Gate („SC-SGD“) führt. Unter Verwendung des SHE-Schneidvorgangs kann der Schnittgrad/-betrag/-prozentsatz variieren. Infolgedessen werden einige SGD der obersten Schicht („SGDT“) bei SC-SGD stärker geschnitten als andere. Mit anderen Worten, der Materialabtrag kann bei einigen SC-SGD-Speicherlöchern größer sein als bei anderen und kann dazu führen, dass der SHE-Schnitt bis zu einer oder mehreren Dummy-Wortleitungsschichten reicht. Wenn der SHE-Schnitt näher an den Datenwortleitungen liegt (d. h. tiefer), können Probleme mit der Datenaufbewahrung auftreten. Somit werden hier Speichersysteme oder -einrichtungen und entsprechende Betriebsverfahren beschrieben, die auf die Aktualisierung von Daten gerichtet sind, die mit einer oder mehreren Wortleitungen verbunden sind, um die Datenaufbewahrung zu verbessern.
  • Mehrere Gesichtspunkte der vorliegenden Offenbarung können in Form einer Einrichtung, eines Systems, eines Verfahrens oder eines Computerprogramms ausgeführt sein. Daher können Gesichtspunkte der vorliegenden Offenbarung vollständig in Form einer Hardware- oder einer Software-Ausführungsform (einschließlich, aber nicht beschränkt auf Firmware, residente Software, Mikrocode oder dergleichen) vorliegen oder eine Kombination aus Hardware- und Softwarekomponenten sein, die im Allgemeinen als „Schaltung“, „Modul“, „Einrichtung“ oder „System“ bezeichnet werden können. Weiterhin können verschiedene Gesichtspunkte der vorliegenden Offenbarung die Form eines Computerprogrammprozesses annehmen, der zum Beispiel in einem oder mehreren nicht-transitorischen computerlesbaren Speichermedien verkörpert ist, die computerlesbaren und/oder ausführbaren Programmcode speichern.
  • Außerdem werden verschiedene Begriffe verwendet, um auf bestimmte Systemkomponenten Bezug zu nehmen. Verschiedene Firmen können auf die gleiche oder ähnliche Komponente mit unterschiedlichen Namen Bezug nehmen und diese Beschreibung beabsichtigt nicht, zwischen Komponenten zu unterscheiden, die sich im Namen, jedoch nicht in der Funktion unterscheiden. Soweit verschiedene in der folgenden Offenbarung beschriebene Funktionseinheiten als „Module“ bezeichnet werden, soll eine solche Charakterisierung die Bandbreite möglicher Implementierungsmechanismen nicht unangemessen einschränken. Zum Beispiel könnte ein „Modul“ als Hardwareschaltung implementiert werden, die kundenspezifische VLSI-Schaltungen (Very Large Scale Integration) oder Gate-Arrays oder handelsübliche Halbleiter, die Logikchips, Transistoren oder andere diskrete Komponenten einschließen, aufweist. In einem weiteren Beispiel kann ein Modul auch in einer programmierbaren Hardwarevorrichtung wie einem feldprogrammierbaren Gate Array (FPGA), einer programmierbaren Array-Logik, einer programmierbaren Logikvorrichtung oder dergleichen implementiert sein. Außerdem kann ein Modul auch, zumindest teilweise, durch Software implementiert werden, die von verschiedenen Prozessorentypen ausgeführt wird. Zum Beispiel kann ein Modul ein Segment von ausführbarem Code aufweisen, das einen oder mehrere physische oder logische Blöcke von Computeranweisungen enthält, die in ein Objekt, einen Prozess oder eine Funktion übersetzt werden. Es ist auch nicht erforderlich, dass die ausführbaren Abschnitte eines solchen Moduls physisch zusammen angeordnet sind, sondern sie können auch unterschiedliche Anweisungen aufweisen, die an verschiedenen Orten gespeichert sind und die, wenn sie zusammen ausgeführt werden, das identifizierte Modul aufweisen und den erklärten Zweck dieses Moduls erfüllen. Der ausführbare Code kann nur eine einzige Anweisung oder einen Satz mehrerer Anweisungen aufweisen, aber auch über verschiedene Codesegmente oder verschiedene Programme oder über mehrere Speichervorrichtungen usw. verteilt sein. Bei einer Software- oder Teilsoftwaremodul-Implementierung können die Softwareabschnitte auf einem oder mehreren computerlesbaren und/oder ausführbaren Speichermedien gespeichert werden, die ein elektronisches, magnetisches, optisches, elektromagnetisches, infrarotes oder halbleiterbasiertes System, eine Einrichtung oder Vorrichtung oder jede geeignete Kombination davon einschließen, aber nicht darauf beschränkt sind. Im Allgemeinen kann für die Zwecke der vorliegenden Offenbarung ein computerlesbares und/oder ausführbares Speichermedium jedes greifbare und/oder nicht-transitorische Speichermedium sein, das in der Lage ist, ein Programm zur Verwendung durch oder in Verbindung mit einem System, einer Einrichtung, einem Prozessor oder einer Vorrichtung zur Befehlsausführung zu enthalten und/oder zu speichern.
  • In ähnlicher Weise kann für die Zwecke der vorliegenden Offenbarung der Begriff „Komponente“ jede greifbare, physische und nicht-transitorische Vorrichtung aufweisen. Zum Beispiel kann eine Komponente in Form einer Hardwarelogikschaltung vorliegen, die kundenspezifische VLSI-Schaltungen, Gate-Arrays oder andere integrierte Schaltungen aufweist, oder sie kann aus handelsüblichen Halbleitern bestehen, die Logikchips, Transistoren oder andere diskrete Komponenten einschließen, oder aus anderen geeigneten mechanischen und/oder elektronischen Vorrichtungen. Darüber hinaus kann eine Komponente auch in programmierbaren Hardware-Vorrichtungen wie feldprogrammierbaren Gate-Arrays (FPGA), programmierbarer Array-Logik, programmierbaren Logikvorrichtungen usw. implementiert sein. Außerdem kann eine Komponente eine oder mehrere integrierte Schaltungsvorrichtungen auf Siliciumbasis, wie Chips, Die, Die-Ebenen und Gehäuse, oder andere diskrete elektrische Vorrichtungen aufweisen, die in einer elektrischen Kommunikationskonfiguration mit einer oder mehreren anderen Komponenten über elektrische Leiterbahnen, z. B. auf einer Leiterplatte (PCB) oder dergleichen, eingerichtet sind. Dementsprechend kann ein Modul, wie vorstehend definiert, in bestimmten Ausführungsformen durch eine Komponente verkörpert oder als Komponente implementiert werden, und in einigen Fällen können die Begriffe Modul und Komponente austauschbar verwendet werden.
  • Wenn hier der Begriff „Schaltung“ verwendet wird, schließt er eine oder mehrere elektrische und/oder elektronische Komponenten ein, die einen oder mehrere leitfähige Pfade bilden, die es ermöglichen, dass elektrischer Strom fließt. Eine Schaltung kann in Form einer Konfiguration mit geschlossenem oder offenem Regelkreis eingerichtet sein. In einer Konfiguration mit geschlossenem Regelkreis können die Schaltungskomponenten einen Rückführweg für den elektrischen Strom bereitstellen. Im Gegensatz dazu können die Schaltungskomponenten in einer Konfiguration mit offenem Regelkreis immer noch als eine Schaltung angesehen werden, auch wenn sie keinen Rückführweg für den elektrischen Strom einschließen. Zum Beispiel kann eine integrierte Schaltung unabhängig davon als eine Schaltung bezeichnet werden, ob die integrierte Schaltung an Masse gekoppelt ist (als Rückführweg für elektrischen Strom) oder nicht. In bestimmten beispielhaften Ausführungsformen kann eine Schaltung einen Satz integrierter Schaltungen, eine einzige integrierte Schaltung oder einen Abschnitt einer integrierten Schaltung aufweisen. Zum Beispiel kann eine Schaltung kundenspezifische VLSI-Schaltungen, Gate-Arrays, Logikschaltungen und/oder andere Formen integrierter Schaltungen einschließen und kann handelsübliche Halbleiter, wie Logikchips, Transistoren oder andere diskrete Vorrichtungen einschließen. In einem weiteren Beispiel kann eine Schaltung eine oder mehrere integrierte Schaltungsvorrichtungen auf Siliciumbasis, wie Chips, Die, Die-Ebenen und Gehäuse, oder andere diskrete elektrische Vorrichtungen aufweisen, die in einer elektrischen Kommunikationskonfiguration mit einer oder mehreren anderen Komponenten über elektrische Leiterbahnen, zum Beispiel einer Schaltungsplatine (PCB), eingerichtet sind. Eine Schaltung könnte auch als synthetisierte Schaltung in Bezug auf eine programmierbare Hardware-Vorrichtung wie ein feldprogrammierbares Gate-Array (FPGA), programmierbare Array-Logik und/oder programmierbare Logikvorrichtungen usw. implementiert werden. In anderen beispielhaften Ausführungsformen kann eine Schaltung ein Netzwerk aus nicht integrierten elektrischen und/oder elektronischen Komponenten aufweisen (mit oder ohne integrierte Schaltungsvorrichtungen). Dementsprechend kann ein Modul, wie vorstehend definiert, in bestimmten Ausführungsformen durch eine Schaltung verkörpert oder als solche implementiert sein.
  • Es versteht sich, dass die hierin offenbarten Ausführungsformen in einigen Beispielen einen oder mehrere Mikroprozessoren und bestimmte gespeicherte Computerprogrammanweisungen aufweisen können, die den einen oder die mehreren Mikroprozessoren steuern, um in Verbindung mit bestimmten Nicht-Prozessor-Schaltungen und anderen Elementen einige, die meisten oder alle der hier offenbarten Funktionen zu implementieren. Alternativ könnten einige oder alle Funktionen durch eine Zustandsmaschine implementiert werden, die keine gespeicherten Programmanweisungen aufweist, oder in einer oder mehreren anwendungsspezifischen integrierten Schaltungen (ASICs) oder feldprogrammierbaren Gate-Arrays (FPGAs), in denen jede Funktion oder einige Kombinationen bestimmter Funktionen als kundenspezifische Logik implementiert sind. Eine Kombination dieser Ansätze kann ebenfalls verwendet werden. Ferner sind nachfolgende Bezugnahmen auf eine „Steuerung“ so definiert, dass sie einzelne Schaltungskomponenten, eine anwendungsspezifische integrierte Schaltung (ASIC), einen Mikrocontroller mit Steuersoftware, einen digitalen Signalprozessor (DSP), ein feldprogrammierbares Gate-Array (FPGA) und/oder einen Prozessor mit Steuersoftware oder Kombinationen davon aufweisen.
  • Ferner beziehen sich die Begriffe „Programm“, „Software“, „Softwareanwendung“ und dergleichen, wie sie hierin verwendet werden können, auf eine Folge von Anweisungen, die zur Ausführung auf einem computerimplementierten System ausgelegt sind. Dementsprechend kann ein „Programm“, eine „Software“, eine „Anwendung“, ein „Computerprogramm“ oder eine „Softwareanwendung“ ein Unterprogramm, eine Funktion, eine Prozedur, ein Objektverfahren, eine Objektimplementierung, eine ausführbare Anwendung, ein Applet, ein Servlet, einen Quellcode, einen Objektcode, eine gemeinsam genutzte Bibliothek/dynamische Ladebibliothek und/oder eine andere Folge spezifischer Anweisungen einschließen, die zur Ausführung auf einem Computersystem ausgelegt ist.
  • Außerdem sind die Begriffe „koppeln“, „gekoppelt“ oder „koppelt“, wo sie hierin verwendet werden, entweder als direkte oder indirekte Verbindung zu verstehen. Wenn also eine erste Vorrichtung an eine zweite Vorrichtung koppelt oder an diese gekoppelt ist, kann diese Verbindung durch eine direkte Verbindung oder durch eine indirekte Verbindung über andere Vorrichtungen (oder Komponenten) und Verbindungen erfolgen.
  • Was die Verwendung von Ausdrücken wie „eine Ausführungsform“, „eine (1) Ausführungsform“, eine „beispielhafte Ausführungsform“, „eine bestimmte Ausführungsform“ oder ähnlicher Begriffe betrifft, so sollen diese Begriffe anzeigen, dass ein spezifisches Merkmal, eine spezifische Struktur, eine spezifische Funktion, ein spezifischer Vorgang oder eine spezifische Eigenschaft, die im Zusammenhang mit der Ausführungsform beschrieben werden, in mindestens einer Ausführungsform der vorliegenden Offenbarung enthalten ist. Daher können sich Formulierungen wie „in einer (1) Ausführungsform“, „in einer Ausführungsform“, „in einer beispielhaften Ausführungsform“ usw. auf dieselbe Ausführungsform beziehen, müssen es aber nicht, sondern bedeuten „eine oder mehrere, aber nicht alle Ausführungsformen“, sofern nicht ausdrücklich etwas anderes angegeben ist. Ferner werden die Begriffe „aufweisend“, „mit“, „einschließend“ und Variationen davon in einer offenen Weise verwendet und sollten daher so ausgelegt werden, dass sie „einschließlich, aber nicht beschränkt auf ...“ bedeuten, sofern nicht ausdrücklich etwas anderes angegeben ist. Außerdem schließt ein Element, dem „weist ein/eine ... auf“ vorangestellt ist, ohne weitere Einschränkungen nicht aus, dass es zusätzliche identische Elemente in dem betreffenden Prozess, Verfahren, System, Artikel oder der Einrichtung gibt, die das Element einschließen.
  • Die Begriffe „ein/e/s“, und „der/die/das“ beziehen sich auch auf „eines oder mehrere“, sofern nicht ausdrücklich etwas anderes angegeben ist. Darüber hinaus zeigt die Formulierung „mindestens eines von A und B“, wie sie hierin und/oder in den folgenden Ansprüchen verwendet werden kann, wobei A und B Variablen sind, die ein bestimmtes Objekt oder Attribut anzeigen, eine Auswahl von A oder B oder sowohl A als auch B an, ähnlich wie die Formulierung „und/oder“. Sind in einer solchen Formulierung mehr als zwei Variablen vorhanden, so ist diese Formulierung so definiert, dass sie nur eine der Variablen, eine beliebige der Variablen, eine beliebige Kombination (oder Unterkombination) einer der Variablen und alle Variablen einschließt.
  • Ferner wird hier der Begriff „ungefähr“ oder „etwa“ auf alle numerischen Werte angewandt, unabhängig davon, ob sie ausdrücklich angegeben werden oder nicht. Diese Begriffe beziehen sich im Allgemeinen auf einen Bereich von Zahlenwerten, die ein Fachmann als äquivalent zu den angegebenen Werten ansehen würde (z. B. weil sie dieselbe Funktion oder dasselbe Ergebnis aufweisen). In bestimmten Fällen können diese Begriffe numerische Werte einschließen, die auf die nächste signifikante Figur gerundet sind.
  • Darüber hinaus bedeutet eine Aufzählung von Elementen, die hierin dargelegt sind, nicht, dass einige oder alle der aufgeführten Elemente sich gegenseitig ausschließen und/oder einander einschließen, sofern nicht ausdrücklich etwas anderes angegeben ist. Ferner ist der Begriff „Satz“, wie er hierin verwendet wird, so auszulegen, dass er „einen oder mehrere“ bedeutet, und im Fall von „Sätzen“ ist er so auszulegen, dass er ein Vielfaches von (oder eine Vielzahl von) „einem oder mehreren“ und/oder „einem oder mehr“ gemäß der Mengenlehre bedeutet, sofern nicht ausdrücklich etwas anderes angegeben ist.
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil davon bilden. Es versteht sich, dass die vorstehende Kurzdarstellung nur veranschaulichend ist und in keinster Weise einschränkend sein soll. Zusätzlich zu den vorstehend beschriebenen veranschaulichenden Gesichtspunkten, Ausführungsbeispielen und Merkmalen werden weitere Gesichtspunkte, Ausführungsformen und Merkmale unter Bezugnahme auf die nachfolgenden Zeichnungen und die detaillierte Beschreibung deutlich. Die Beschreibung von Elementen in jeder Figur kann sich auf Elemente von vorangegangenen und/oder folgenden Figuren beziehen. Gleiche Bezugsnummern können sich auf gleiche Elemente in den Figuren beziehen, einschließlich alternativer beispielhafter Ausführungsformen gleicher Elemente.
  • 1A ist ein Blockdiagramm einer beispielhaften Speichervorrichtung. Die Speichervorrichtung 100 kann einen oder mehrere Speicherchips 108 einschließen. Der Speicherchip 108 schließt eine Speicherstruktur 126 aus Speicherzellen, wie ein Array aus Speicherzellen, eine Steuerschaltung 110 und Lese-/Schreibschaltungen 128 ein. Die Speicherstruktur 126 ist durch Wortleitungen über einen Zeilendecodierer 124 und durch Bitleitungen über einen Spaltendecodierer 132 adressierbar. Die Lese-/Schreibschaltungen 128 schließen mehrere Erfassungsblöcke SB1, SB2, ... SBp (Erfassungsschaltkreis) ein und ermöglichen das parallele Lesen oder Programmieren einer Seite von Speicherzellen. Üblicherweise ist eine Steuerung 122 in der gleichen Speichervorrichtung 100 (z. B. einer entfernbaren Speicherkarte) wie dem einen oder den mehreren Speicherchips 108 eingeschlossen. Befehle und Daten werden zwischen dem Host 140 und der Steuerung 122 über einen Datenbus 120 und zwischen der Steuerung und dem einen oder den mehreren Speicherchips 108 über Leitungen 118 übertragen.
  • Die Speicherstruktur 126 kann zweidimensional oder dreidimensional sein. Die Speicherstruktur 126 kann ein oder mehrere Arrays von Speicherzellen aufweisen, einschließlich eines dreidimensionalen Arrays. Die Speicherstruktur 126 kann eine monolithische dreidimensionale Speicherstruktur aufweisen, in der mehrere Speicherebenen über (und nicht in) einem einzelnen Substrat wie beispielsweise einem Wafer ohne dazwischen liegende Substrate ausgebildet sind. Die Speicherstruktur 126 kann jede Art von nichtflüchtigem Speicher aufweisen, der monolithisch in einer oder mehreren physischen Ebenen von Arrays von Speicherzellen ausgebildet ist, die über einen aktiven Bereich verfügen, der über einem Siliziumsubstrat angeordnet ist. Die Speicherstruktur 126 kann sich in einer nichtflüchtigen Speichervorrichtung befinden, die Schaltungen aufweist, die dem Betrieb der Speicherzellen zugeordnet sind, ganz gleich, ob sich die zugehörige Schaltung oberhalb oder innerhalb des Substrats befindet.
  • Die Steuerschaltlogik 110 arbeitet mit den Lese-/Schreibschaltungen 128 zusammen, um Speichervorgänge auf der Speicherstruktur 126 auszuführen, und schließt eine Zustandsmaschine 112, einen On-Chip-Adressdecodierer 114 und ein Leistungssteuerungsmodul 116 ein. Die Zustandsmaschine 112 stellt eine Steuerung von Speichervorgängen auf Chipebene bereit.
  • Ein Speicherbereich 113 kann zum Beispiel für Programmierparameter bereitgestellt werden. Die Programmierparameter können eine Programmspannung, eine Vorspannung für die Programmspannung, Positionsparameter, die die Positionen der Speicherzellen angeben, Parameter für die Dicke der Kontaktleitungsverbinder, eine Verifizierungsspannung und/oder dergleichen einschließen. Die Positionsparameter können eine Position einer Speicherzelle innerhalb des gesamten Arrays von NAND-Ketten, eine Position einer Speicherzelle innerhalb einer bestimmten NAND-Ketten-Gruppe, eine Position einer Speicherzelle in einer bestimmten Ebene und/oder dergleichen angeben. Die Parameter für die Dicke des Kontaktleitungsverbinders können die Dicke des Kontaktleitungsverbinders, das Substrat oder das Material, aus dem der Kontaktleitungsverbinder besteht, und/oder dergleichen angeben.
  • Der On-Chip-Adressdecodierer 114 stellt eine Adressschnittstelle zwischen derjenigen, die von dem Host oder einer Speichersteuerung verwendet wird, zu der Hardwareadresse, die von den Decodierern 124 und 132 verwendet wird, bereit. Das Leistungssteuermodul 116 steuert die Leistung und Spannungen, die den Wortleitungen und Bitleitungen während Speichervorgängen zugeführt werden. Es kann Treiber für Wortleitungen, SGS- und SGD-Transistoren und Sourceleitungen einschließen. Die Abtastblöcke können in einem Ansatz Bitleitungstreiber einschließen. Ein SGS-Transistor ist ein Auswahlgate-Transistor an einem Source-Ende einer NAND-Kette, und ein SGD-Transistor ist ein Auswahlgate-Transistor an einem Drain-Ende einer NAND-Kette.
  • In einigen Ausführungsformen können einige der Komponenten kombiniert werden. Bei verschiedenen Ausführungen können eine oder mehrere der Komponenten (allein oder in Kombination), die sich von der Speicherstruktur 126 unterscheiden, als mindestens eine Steuerschaltung betrachtet werden, die eingerichtet ist, um die hier beschriebenen Vorgänge durchzuführen. Eine Steuerschaltung kann zum Beispiel eines oder eine Kombination von Steuerschaltlogik 110, Zustandsmaschine 112, Decodierer 114/132, Leistungssteuerungsmodul 116, Erfassungsblöcke SBb, SB2, ..., SBp, Lese-/Schreibschaltungen 128, Steuerung 122 und so weiter einschließen.
  • Die Steuerschaltungen können eine Programmierschaltung einschließen, die so eingerichtet ist, dass sie einen Programm- und Prüfvorgang für einen Satz von Speicherzellen durchführt, wobei der eine Satz von Speicherzellen Speicherzellen aufweist, die so zugeordnet sind, dass sie einen Datenzustand aus einer Vielzahl von Datenzuständen darstellen, und Speicherzellen, die so zugeordnet sind, dass sie einen anderen Datenzustand aus der Vielzahl von Datenzuständen darstellen; wobei der Programm- und Prüfvorgang eine Vielzahl von Programm- und Prüfiterationen aufweist; und wobei die Programmierschaltung in jeder Programm- und Prüfiteration eine Programmierung für die eine Wortleitung durchführt, nach der die Programmierschaltung ein Prüfsignal an die eine Wortleitung anlegt. Die Steuerschaltungen können auch eine Zählschaltung enthalten, die so eingerichtet ist, dass sie die Anzahl der Speicherzellen ermittelt, die einen Verifizierungstest für den einen Datenzustand bestanden haben. Die Steuerschaltungen können auch eine Bestimmungsschaltung einschließen, die so eingerichtet ist, dass sie auf der Grundlage einer Menge, um die der Zählerstand einen Schwellenwert überschreitet, eine bestimmte Programm- und Prüfiteration aus der Vielzahl der Programm- und Prüfiterationen bestimmt, in der ein Prüftest für einen anderen Datenzustand für die Speicherzellen, die zur Darstellung eines anderen Datenzustands zugewiesen sind, durchgeführt wird.
  • 1 B ist zum Beispiel ein Blockdiagramm einer beispielhaften Steuerschaltung 150, die eine Programmierschaltung 151, eine Zählschaltung 152 und eine Bestimmungsschaltung 153 aufweist.
  • Die Off-Chip-Steuerung 122 kann einen Prozessor 122c, Speichervorrichtungen (Speicher) wie ROM 122a und RAM 122b und eine Fehlerkorrekturcode-(ECC)-Engine 245 aufweisen. Die ECC-Maschine kann eine Anzahl von Lesefehlern korrigieren, die verursacht werden, wenn der obere Schwanz einer Vth-Verteilung zu hoch wird. In einigen Fällen können jedoch unkorrigierbare Fehler vorliegen. Die hierin bereitgestellten Techniken verringern die Wahrscheinlichkeit von unkorrigierbaren Fehlern.
  • Die Speichervorrichtung(en) 122a, 122b weisen Codes auf, wie beispielsweise einen Satz von Anweisungen, und der Prozessor 122c ist betreibbar, um den Satz von Anweisungen auszuführen und die hierin beschriebene Funktionalität bereitzustellen. Alternativ oder zusätzlich kann der Prozessor 122c auf Code von einer Speichervorrichtung 126a der Speicherstruktur 126 zugreifen, wie einen reservierten Bereich von Speicherzellen in einer oder mehreren Wortleitungen. Codes können zum Beispiel von der Steuerung 122 verwendet werden, um auf die Speicherstruktur 126 zuzugreifen, wie für Programmier-, Lese- und Löschvorgänge. Der Code kann Bootcode und Steuercode (z. B. einen Satz von Anweisungen) einschließen. Der Bootcode ist eine Software, welche die Steuerung 122 während eines Boot- oder Startvorgangs initialisiert und der Steuerung 122 ermöglicht, auf die Speicherstruktur 126 zuzugreifen. Der Code kann von der Steuerung 122 verwendet werden, um eine oder mehrere Speicherstrukturen 126 zu steuern. Beim Hochfahren ruft der Prozessor 122c den Bootcode aus dem ROM 122a oder der Speichervorrichtung 126a zur Ausführung ab, und der Bootcode initialisiert die Systemkomponenten und lädt den Steuercode in den RAM 122b. Sobald der Steuercode in den RAM 122b geladen ist, wird er durch den Prozessor 122c ausgeführt. Der Steuercode enthält Treiber zum Durchführen grundlegender Aufgaben, wie etwa Steuern und Zuweisen von Speicher, Priorisieren der Verarbeitung von Befehlen und Steuern von Eingabe- und Ausgabeports.
  • Im Allgemeinen kann der Steuercode Anweisungen einschließen, um die hierin beschriebenen Funktionen einschließlich der weiter unten erläuterten Schritte der Flussdiagramme durchzuführen und um die Spannungswellenformen einschließlich der weiter unten erläuterten bereitzustellen.
  • In einer Ausführungsform ist der Host eine Rechenvorrichtung (z. B. ein Laptop, ein Desktop, ein Smartphone, ein Tablet, eine Digitalkamera), die einen oder mehrere Prozessoren, eine oder mehrere prozessorlesbare Speicherungsvorrichtungen (RAM, ROM, Flash-Speicher, Festplattenlaufwerk, Solid-State-Memory) einschließt, die einen prozessorlesbaren Code (z. B. eine Software) zum Programmieren der einen oder der mehreren Prozessoren speichert, um die hierin beschriebenen Verfahren durchzuführen. Der Host kann auch einen zusätzlichen Systemspeicher, eine oder mehrere Eingabe-/Ausgabeschnittstellen und/oder eine oder mehrere Eingabe-/Ausgabevorrichtungen einschließen, die mit dem einem oder den mehreren Prozessoren in Kommunikation stehen.
  • Andere Arten von nichtflüchtigen Speichern zusätzlich zu NAND-Flash-Speichern können ebenfalls verwendet werden.
  • Halbleiterspeichervorrichtungen schließen flüchtige Speichervorrichtungen ein, wie etwa Dynamic Random Access Memory-Vorrichtungen („DRAM-Vorrichtungen“) oder Static Random Access Memory-Vorrichtungen („SRAM-Vorrichtungen“), nichtflüchtige Speichervorrichtungen, wie etwa Resistive Random Access Memory („ReRAM“), Electrically Erasable Programmable Read Only Memory („EEPROM“), Flash-Speicher (der auch als Untergruppe eines EEPROM betrachtet werden kann), Ferroelectric Random Access Memory („FRAM“) und Magnetoresistive Random Access Memory („MRAM“), und andere Halbleiterelemente, die Informationen speichern können. Jeder Typ von Speichervorrichtung kann unterschiedliche Konfigurationen aufweisen. Zum Beispiel können Flash-Speichervorrichtungen in einer NAND- oder NOR-Konfiguration eingerichtet sein.
  • Die Speichervorrichtungen können aus passiven und/oder aktiven Elementen in beliebigen Kombinationen gebildet sein. Als ein nichteinschränkendes Beispiel schließen passive Halbleiterspeicherelemente ReRAM-Vorrichtungselemente ein, die in einigen Ausführungsformen ein widerstandsschaltendes Speicherungselement wie ein Anti-Fuse- oder Phasenwechselmaterial und gegebenenfalls ein Lenkelement wie eine Diode oder einen Transistor einschließen. Weiterhin schließen als nichteinschränkendes Beispiel aktive Halbleiterspeicherelemente EEPROM- und Flash-Speichervorrichtungselemente ein, die in einigen Ausführungsformen Elemente einschließen, die einen Ladungsspeicherungsbereich enthalten, wie etwa ein Floating-Gate, leitende Nanopartikel oder ein dielektrisches Ladungsspeicherungsmaterial.
  • Mehrere Speicherelemente können derart eingerichtet sein, dass sie in Reihe geschaltet sind, oder derart, dass jedes Element einzeln zugänglich ist. Als nicht einschränkendes Beispiel enthalten Flash-Speichervorrichtungen in einer NAND-Konfiguration (NAND-Speicher) üblicherweise Speicherelemente, die in Reihe geschaltet sind. Eine NAND-Kette ist ein Beispiel für einen Satz von in Reihe geschalteten Transistoren, aufweisend Speicherzellen und SG-Transistoren.
  • Ein NAND-Speicherarray kann so eingerichtet werden, dass das Array aus mehreren Speicherketten besteht, wobei eine Kette aus mehreren Speicherelementen besteht, die sich eine einzelne Bitleitung teilen und auf die als Gruppe zugegriffen wird. Alternativ können Speicherelemente derart eingerichtet sein, dass jedes Element einzeln zugänglich ist, z. B. ein NOR-Speicherarray. NAND- und NOR-Speicherkonfigurationen sind Beispiele, und Speicherelemente können anderweitig eingerichtet sein. Die Halbleiterspeicherelemente, die in und/oder über einem Substrat angeordnet sind, können in zwei oder drei Dimensionen angeordnet sein, wie einer zweidimensionalen Speicherstruktur oder einer dreidimensionalen Speicherstruktur.
  • In einer zweidimensionalen Speicherstruktur sind die Halbleiterspeicherelemente in einer einzelnen Ebene oder einer einzelnen Speichervorrichtungsebene angeordnet. Üblicherweise sind in einer zweidimensionalen Speicherstruktur Speicherelemente in einer Ebene (z.B. in einer Ebene in x-y-Richtung) angeordnet, die sich im Wesentlichen parallel zu einer Hauptfläche eines Substrats erstreckt, das die Speicherelemente trägt. Das Substrat kann ein Wafer sein, über oder in dem die Schicht der Speicherelemente gebildet ist, oder es kann ein Trägersubstrat sein, das an den Speicherelementen befestigt wird, nachdem diese gebildet werden. Als ein nicht einschränkendes Beispiel kann das Substrat einen Halbleiter, wie Silizium, einschließen.
  • Die Speicherelemente können auf der einzelnen Speichervorrichtungsebene in einem geordneten Array angeordnet sein, wie in einer Vielzahl von Zeilen und/oder Spalten. Jedoch können die Speicherelemente in nicht regelmäßigen oder nicht orthogonalen Konfigurationen angeordnet sein. Die Speicherelemente können jeweils zwei oder mehr Elektroden oder Kontaktleitungen, wie Bitleitungen und Wortleitungen, aufweisen.
  • Ein dreidimensionales Speicherarray ist so angeordnet, dass Speicherelemente mehrere Ebenen oder mehrere Speichervorrichtungsebenen belegen, wodurch eine Struktur in drei Dimensionen gebildet wird (d. h. in der x-, y- und z-Richtung, wobei die z-Richtung im Wesentlichen senkrecht ist und die x- und y-Richtungen im Wesentlichen parallel zur Hauptoberfläche des Substrats verlaufen).
  • Als nicht einschränkendes Beispiel kann eine dreidimensionale Speicherstruktur vertikal als Stapel mehrerer zweidimensionaler Speichervorrichtungsebenen angeordnet sein. Als weiteres nicht einschränkendes Beispiel kann ein dreidimensionales Speicherarray als mehrere vertikale Spalten (z.B. Spalten, die sich im Wesentlichen senkrecht zur Hauptfläche des Substrats erstrecken, d. h. in y-Richtung) angeordnet sein, wobei jede Spalte mehrere Speicherelemente aufweist. Die Spalten können in einer zweidimensionalen Konfiguration angeordnet sein, z.B. in einer x-y-Ebene, was in einer dreidimensionalen Anordnung von Speicherelementen mit Elementen auf mehreren vertikal gestapelten Speicherebenen resultiert. Andere Konfigurationen von Speicherelementen in drei Dimensionen können auch ein dreidimensionales Speicherarray bilden.
  • Als nicht einschränkendes Beispiel können in einer dreidimensionalen Anordnung von NAND-Ketten die Speicherelemente miteinander verbunden werden, um eine NAND-Kette innerhalb einer einzigen horizontalen (z. B. x-y) Speichervorrichtungsebene zu bilden. Alternativ können die Speicherelemente miteinander gekoppelt sein, um eine vertikale NAND-Kette zu bilden, die über mehrere horizontale Speichervorrichtungsebenen verläuft. Andere dreidimensionale Konfigurationen können in Betracht gezogen werden, wobei einige NAND-Ketten Speicherelemente in einer einzelnen Speicherebene enthalten, während andere Ketten Speicherelemente enthalten, die sich über mehrere Speicherebenen erstrecken. Dreidimensionale Speicherarrays können auch in einer NOR-Konfiguration und in einer ReRAM-Konfiguration ausgebildet sein.
  • Üblicherweise werden in einem monolithischen dreidimensionalen Speicherarray eine oder mehrere Speichervorrichtungsebenen über einem einzelnen Substrat gebildet. Optional kann das monolithische dreidimensionale Speicherarray auch eine oder mehrere Speicherschichten mindestens teilweise innerhalb des einzelnen Substrats aufweisen. Als ein nicht einschränkendes Beispiel kann das Substrat einen Halbleiter, wie Silizium, einschließen. In einem monolithischen dreidimensionalen Array werden die Schichten, die die einzelnen Speichervorrichtungsebenen des Arrays bilden, üblicherweise auf den Schichten der darunter liegenden Speichervorrichtungsebenen des Arrays gebildet. Jedoch können Schichten von benachbarten Speichervorrichtungsebenen eines monolithischen dreidimensionalen Speicherarrays gemeinsam genutzt werden oder Zwischenschichten zwischen Speichervorrichtungsebenen aufweisen.
  • Auch können wiederum zweidimensionale Arrays getrennt gebildet und dann zusammengepackt werden, um eine nicht monolithische Speichervorrichtung mit mehreren Speicherschichten zu bilden. Zum Beispiel können nicht monolithische gestapelte Speicher konstruiert werden, indem Speicherebenen auf separaten Substraten gebildet und dann die Speicherebenen übereinander gestapelt werden. Die Substrate können vor dem Stapeln gedünnt oder von den Speichervorrichtungsebenen entfernt werden, aber da die Speichervorrichtungsebenen anfänglich über separaten Substraten gebildet werden, sind die resultierenden Speicherarrays keine monolithischen dreidimensionalen Speicherarrays. Ferner können mehrere zweidimensionale Speicherarrays oder dreidimensionale Speicherarrays (monolithisch oder nicht monolithisch) auf separaten Chips gebildet und dann zusammengepackt werden, um eine gestapelte Chip-Speichervorrichtung zu bilden.
  • 2 veranschaulicht schematische Ansichten von drei Typen Speicherarchitekturen, die gestaffelte Speicherketten verwenden. Zum Beispiel zeigt die Referenznummer 201 eine schematische Ansicht einer ersten beispielhaften Speicherarchitektur, die Referenznummer 203 zeigt eine schematische Ansicht einer zweiten beispielhaften Speicherarchitektur, und die Referenznummer 205 zeigt eine schematische Ansicht einer dritten beispielhaften Speicherarchitektur. In einigen Ausführungsformen, wie gezeigt, kann die Speicherarchitektur ein Array von gestaffelten NAND-Ketten einschließen.
  • 2 veranschaulicht Blöcke 200, 210 von Speicherzellen in einer beispielhaften zweidimensionalen Konfiguration des Speicherarrays 126 von 1. Das Speicherarray 126 kann viele derartige Speicherblöcke 200, 210 einschließen. Jeder Beispielblock 200, 210 schließt eine Anzahl von NAND-Ketten und entsprechende Bitleitungen ein, z. B. BL0, BL1, ... die von den Blöcken gemeinsam genutzt werden. Jede NAND-Kette ist an einem Ende mit einem Drain-Side-Select-Gate (SGD) verbunden, und die Steuer-Gates der Drain-Select-Gates sind über eine gemeinsame SGD-Leitung verbunden. Die NAND-Ketten sind an ihrem anderen Ende mit einem Source-Side-Select-Gate (SGS) verbunden, das wiederum mit einer gemeinsamen Source-Leitung 220 verbunden ist. Sechzehn Wortleitungen, beispielsweise WL0-WL15, erstrecken sich zwischen den SGDs und den SGSs. In einigen Fällen können im Speicherarray neben den Auswahl-Gate-Transistoren auch Dummy-Wortleitungen verwendet werden, die keine Benutzerdaten enthalten. Solche Dummy-Wortleitungen können die Randdatenwortleitung vor bestimmten Randeffekten abschirmen.
  • Ein Typ von nichtflüchtigem Speicher, der im Speicherarray bereitgestellt werden kann, ist ein Floating-Gate-Speicher wie vom Typ, der in 3A und 3B gezeigt ist. Andere Typen nichtflüchtiger Speicher können jedoch ebenfalls verwendet werden. Wie nachstehend ausführlicher erörtert wird, verwendet in einem anderen Beispiel, das in 4A und 4B gezeigt ist, eine Charge-Trapping-Speicherzelle ein nichtleitendes dielektrisches Material anstelle eines leitenden Floating-Gates, um Ladung nichtflüchtig zu speichern. Ein dreischichtiges Dielektrikum aus Siliziumoxid, Siliziumnitrid und Siliziumoxid („ONO“) ist zwischen einem leitenden Steuer-Gate und einer Oberfläche eines halbleitenden Substrats über dem Speicherzellenkanal angeordnet. Die Zelle wird programmiert, indem Elektronen aus dem Zellkanal in das Nitrid eingespritzt werden, wo sie eingefangen und in einem begrenzten Bereich gespeichert werden. Diese gespeicherte Ladung verändert dann die Schwellenspannung eines Abschnitts des Kanals der Zelle auf eine Weise, die nachweisbar ist. Die Zelle wird durch Einspritzen heißer Löcher in das Nitrid gelöscht. Eine ähnliche Zelle kann in einer Split-Gate-Konfiguration bereitgestellt werden, bei der sich ein dotiertes Polysilizium-Gate über einem Abschnitt des Speicherzellenkanals erstreckt und dadurch einen separaten Auswahl-Transistor bildet.
  • Bei einem anderen Ansatz werden NROM-Zellen verwendet. Zwei Bit werden zum Beispiel in jeder NROM-Zelle gespeichert, in der sich eine dielektrische ONO-Schicht über dem Kanal zwischen Source- und Drain-Diffusion erstreckt. Die Ladung für ein Datenbit ist in der an den Drain angrenzenden dielektrischen Schicht lokalisiert, und die Ladung für das andere Datenbit ist in der an die Source angrenzenden dielektrischen Schicht lokalisiert. Die Datenspeicherung in mehreren Zuständen wird durch separates Lesen binärer Zustände der physisch getrennten Ladungsspeicherungsbereiche innerhalb des Dielektrikums erreicht. Andere Arten nichtflüchtiger Speicher sind ebenfalls bekannt.
  • 3A veranschaulicht einen Querschnitt von beispielhaften Floating-Gate-Speicherzellen 300, 310, 320 in NAND-Ketten. In dieser Figur verläuft die Richtung einer Bitleitung oder NAND-Kette in die Seite hinein, und die Richtung einer Wortleitung verläuft von links nach rechts. Als Beispiel erstreckt sich die Wortleitung 324 über NAND-Ketten, welche die jeweiligen Kanalregionen 306, 316 und 326 einschließen. Die Speicherzelle 300 schließt ein Steuer-Gate 302, ein Floating-Gate 304, eine Tunneloxidschicht 305 und die Kanalregion 306 ein. Die Speicherzelle 310 schließt ein Steuer-Gate 312, ein Floating-Gate 314, eine Tunneloxidschicht 315 und die Kanalregion 316 ein. Die Speicherzelle 320 schließt ein Steuer-Gate 322, ein Floating-Gate 321, eine Tunneloxidschicht 325 und die Kanalregion 326 ein. Jede Speicherzelle 300, 310, 320 befindet sich in einer anderen jeweiligen NAND-Kette. Eine interpolare dielektrische (IPD) Schicht 328 ist ebenfalls veranschaulicht. Die Steuer-Gates 302, 312, 322 sind Abschnitte der Wortleitung. Eine Querschnittsansicht entlang des Kontaktleitungsverbinders 329 ist in 3B bereitgestellt.
  • Das Steuer-Gate 302, 312, 322 umschließt das Floating-Gate 304, 314, 321, wodurch der Oberflächenkontaktbereich zwischen dem Steuer-Gate 302, 312, 322 und dem Floating-Gate 304, 314, 321 vergrößert wird. Daraus ergibt sich eine höhere IPD-Kapazität, was zu einem höheren Kopplungsverhältnis führt, was das Programmieren und Löschen erleichtert. Bei der Verkleinerung von NAND-Speichervorrichtungen wird jedoch der Abstand zwischen benachbarten Zellen 300, 310, 320 kleiner, sodass zwischen zwei benachbarten Floating-Gates 302, 312, 322 fast kein Platz mehr für die Steuer-Gates 302, 312, 322 und die IPD-Schicht 328 vorhanden ist.
  • Als Alternative wurde, wie in 4A und 4B gezeigt, die flache oder planare Speicherzelle 400, 410, 420 entwickelt, bei der das Steuer-Gate 402, 412, 422 flach oder planar ist; d. h. sie umschließt nicht das Floating-Gate und hat nur von oben Kontakt mit der Ladungsspeicherschicht 428. In diesem Fall ist ein hohes Floating-Gate nicht von Vorteil. Stattdessen wird das Floating-Gate deutlich dünner ausgeführt. Weiterhin kann das Floating-Gate zur Ladungsspeicherung verwendet werden, oder es kann eine dünne Ladungsfallenschicht zum Einfangen von Ladung verwendet werden. Dieser Ansatz kann das Problem des ballistischen Elektronentransports vermeiden, bei dem ein Elektron während der Programmierung durch das Floating-Gate wandern kann, nachdem es durch das Tunneloxid getunnelt wurde.
  • 4A stellt einen Querschnitt von beispielhaften Charge-Trapping-Speicherzellen 400, 410, 420 in NAND-Ketten dar. Die Ansicht ist in einer Wortleitungsrichtung von Speicherzellen 400, 410, 420, die ein flaches Steuer-Gate und Charge-Trapping-Regionen als ein zweidimensionales Beispiel für Speicherzellen 400, 410, 420 in dem Speicherarray 126 aus 1 aufweisen. Der Ladungseinfangspeicher kann in einer NOR- und NAND-Flash-Speichervorrichtung verwendet werden. Bei dieser Technologie wird ein Isolator wie eine SiN-Folie zum Speichern von Elektronen verwendet, im Gegensatz zu einer Floating-Gate-MOSFET-Technologie, bei der ein Leiter wie dotiertes polykristallines Silizium zum Speichern von Elektronen verwendet wird. Zum Beispiel erstreckt sich eine Wortleitung 424 über NAND-Ketten, die jeweilige Kanalregionen 406, 416, 426 einschließen. Abschnitte der Wortleitung stellen Steuer-Gates 402, 412, 422 bereit. Unterhalb der Wortleitung befinden sich eine IPD-Schicht 428, Charge-Trapping-Schichten 404, 414, 421, Polysiliziumschichten 405, 415, 425 und Tunnelschichten 409, 407, 408. Jede Charge-Trapping-Schicht 404, 414, 421 erstreckt sich kontinuierlich in einer jeweiligen NAND-Kette. Die flache Konfiguration des Steuer-Gates kann dünner gemacht werden als ein Floating-Gate. Außerdem können die Speicherzellen näher beieinander platziert werden.
  • 4B veranschaulicht einen Querschnitt der Struktur von 4A entlang des Kontaktleitungsverbinders 429. Die NAND-Kette 430 schließt einen SGS-Transistor 431, beispielhafte Speicherzellen 400, 433, ... 435 und einen SGD-Transistor 436 ein. Durchgänge in der IPD-Schicht 428 in den SGS- und SGD-Transistoren 431, 436 ermöglichen die Kommunikation zwischen den Steuer-Gate-Schichten 402 und den Floating-Gate-Schichten. Die Steuer-Gate-402-Schichten und Floating-Gate-Schichten können aus Polysilizium bestehen, und die Tunneloxidschicht kann beispielsweise aus Siliziumoxid bestehen. Die IPD-Schicht 428 kann ein Stapel aus Nitriden (N) und Oxiden (O) sein, wie beispielsweise in einer N-O-N-O-N-Konfiguration.
  • Die NAND-Kette kann auf einem Substrat gebildet werden, das eine p-Typ-Substratregion 455, einen n-Typ-Well 456 und einen p-Typ-Well 457 aufweist. N-Typ Source-/Drain-Diffusionsregionen sd1, sd2, sd3, sd4, sd5, sd6 und sd7 werden in dem p-Typ-Well gebildet. Eine Kanalspannung, Vch, kann direkt an die Kanalregion des Substrats angelegt werden.
  • 5 veranschaulicht ein beispielhaftes Blockdiagramm des Erfassungsblocks SB1 von 1. In einem Ansatz weist ein Erfassungsblock mehrere Erfassungsschaltungen auf. Jeder Erfassungsschaltung sind Datenhaltespeicher zugeordnet. Die Erfassungsschaltungen 550a, 551a, 552a und 553a sind zum Beispiel den Datenhaltespeicher 550b, 551b, 552b bzw. 553b zugeordnet. Bei einem Ansatz können unterschiedliche Untergruppen von Bitleitungen unter Verwendung unterschiedlicher jeweiliger Erfassungsblöcke abgetastet werden. Dies ermöglicht, dass die Prozessorlast, die zu den Erfassungsschaltungen gehört, durch einen jeweiligen Prozessor in jedem Erfassungsblock aufgeteilt und gehandhabt wird. Die Erfassungsschaltungssteuerung 560 in SB1 kann zum Beispiel mit dem Satz der Erfassungsschaltungen und Haltespeicher kommunizieren. Die Erfassungsschaltungssteuerung 560 kann eine Vorladeschaltung 561 einschließen, die jeder Erfassungsschaltung eine Spannung zur Einstellung einer Vorladespannung bereitstellt. Bei einem möglichen Ansatz wird die Spannung jeder Erfassungsschaltung unabhängig bereitgestellt, z. B. über den Datenbus und einen lokalen Bus. Bei einem anderen möglichen Ansatz wird jeder Erfassungsschaltung gleichzeitig eine gemeinsame Spannung bereitgestellt. Die Erfassungsschaltungssteuerung 560 kann auch eine Vorladeschaltung 561, einen Speicher 562 und einen Prozessor 563 einschließen. Der Speicher 562 kann Codes speichern, die vom Prozessor ausgeführt werden können, um die hierin beschriebenen Funktionen auszuführen. Diese Funktionen können das Lesen der Haltespeicher 550b, 551b, 552b, 553b, die den Erfassungsschaltungen 550a, 551a, 552a, 553a zugeordnet sind, das Setzen von Bitwerten in den Haltespeicher und das Bereitstellen von Spannungen zum Einstellen von Vorladepegeln in den Erfassungsknoten der Erfassungsschaltungen 550a, 551a, 552a, 553a einschließen. Weitere Beispieldetails zur Steuerung der Erfassungsschaltung 560 und zu den Erfassungsschaltungen 550a, 551a, 552a, 553a werden nachfolgend bereitgestellt.
  • In einigen Ausführungsformen kann eine Speicherzelle ein Flag-Register einschließen, das einen Satz von Haltespeichern zum Speichern von Flag-Bits einschließt. In einigen Ausführungsformen kann eine Menge von Flag-Registern einer Menge von Datenzuständen entsprechen. In einigen Ausführungsformen können ein oder mehrere Flag-Register zur Steuerung eines Typs der Verifizierungstechnik bei der Verifizierung von Speicherzellen verwendet werden. In einigen Ausführungsformen kann die Ausgabe eines Flag-Bits die zugehörige Logik der Vorrichtung, z. B. die Adressdecodierungsschaltlogik, so modifizieren, dass ein bestimmter Block von Zellen ausgewählt wird. Ein Massenbetrieb (z. B. ein Löschvorgang usw.) kann unter Verwendung der im Flag-Register gesetzten Flags oder einer Kombination des Flag-Registers mit dem Adressregister, wie bei der impliziten Adressierung, oder alternativ durch direkte Adressierung mit dem Adressregister allein durchgeführt werden.
  • 6A ist eine perspektivische Ansicht eines Satzes von Blöcken 600 in einer beispielhaften dreidimensionalen Konfiguration des Speicherarrays 126 von 1. Auf dem Substrat befinden sich beispielhafte Blöcke BLK0, BLK1, BLK2, BLK3 von Speicherzellen (Speicherelementen) und ein Peripheriebereich 604 mit Schaltlogik zur Verwendung durch die Blöcke BLK0, BLK1, BLK2, BLK3. Zum Beispiel können die Schaltungen die Spannungstreiber 605 einschließen, die mit Steuer-Gate-Schichten der Blöcke BLK0, BLK1, BLK2, BLK3 verbunden werden können. Bei einem Ansatz werden Steuer-Gate-Schichten auf einer gemeinsamen Höhe in den Blöcken BLK0, BLK1, BLK2, BLK3 gemeinsam angesteuert. Das Substrat 601 kann auch Schaltlogik unter den Blöcken BLK0, BLK1, BLK2, BLK3 zusammen mit einer oder mehreren unteren Metallschichten tragen, welche in Leiterbahnen strukturiert sind, um Signale der Schaltlogik zu übertragen. Die Blöcke BLK0, BLK1, BLK2, BLK3 sind in einer Zwischenregion 602 der Speichervorrichtung ausgebildet. In einem oberen Bereich 603 der Speichervorrichtung sind eine oder mehrere obere Metallschichten in Leiterbahnen strukturiert, um Signale der Schaltlogik zu führen. Jeder Block BLK0, BLK1, BLK2, BLK3 weist einen gestapelten Speicherzellenbereich auf, wobei abwechselnde Ebenen des Stapels Wortleitungen darstellen. In einem möglichen Ansatz hat jeder Block BLK0, BLK1, BLK2, BLK3 gegenüberliegende abgestufte Seiten, von denen sich vertikale Kontakte nach oben zu einer oberen Metallschicht erstrecken, um Verbindungen zu Leiterbahnen herzustellen. Während vier Blöcke BLK0, BLK1, BLK2, BLK3 beispielhaft veranschaulicht sind, können zwei oder mehr Blöcke verwendet werden, die sich in x- und/oder y-Richtung erstrecken.
  • Bei einem möglichen Ansatz stellt die Länge der Ebene in x-Richtung eine Richtung dar, in der sich Signalpfade zu Wortleitungen in der einen oder den mehreren oberen Metallschichten erstrecken (eine Wortleitungs- oder SGD-Leitungsrichtung), und die Breite der Ebene in y-Richtung stellt eine Richtung dar, in der sich Signalpfade zu Bitleitungen in der einen oder den mehreren oberen Metallschichten (eine Bitleitungsrichtung) erstrecken. Die z-Richtung stellt eine Höhe der Speichervorrichtung dar.
  • 6B veranschaulicht einen beispielhaften Querschnitt eines Abschnitts von einem der Blöcke BLK0, BLK1, BLK2, BLK3 aus 6A. Der Block weist einen Stapel 610 aus abwechselnd leitenden und dielektrischen Schichten auf. In diesem Beispiel weisen die leitfähigen Schichten zwei SGD-Schichten, zwei SGS-Schichten und vier Dummy-Wortleitungsschichten DWLD0, DWLD1, DWLS0 und DWLS1, zusätzlich zu den Datenwortleitungsschichten (Wortleitungen) WLL0-WLL10 auf. Die dielektrischen Schichten werden als DL0 bis DL19 bezeichnet. Ferner sind Regionen des Stapels 610 veranschaulicht, welche die NAND-Ketten NS1 und NS2 aufweisen. Jede NAND-Kette umfasst ein Speicherloch 618, 619, das mit Materialien gefüllt ist, die benachbart zu den Wortzeilen Speicherzellen bilden. Eine Region 622 des Stapels 610 ist in 6D ausführlicher gezeigt und wird nachstehend detaillierter erörtert.
  • Der 610-Stapel schließt ein Substrat 611, eine Isolierschicht 612 auf dem Substrat 611 und einen Abschnitt einer Sourceleitung SL ein. NS1 hat ein Source-Ende 613 an einer Unterseite 614 des Stapels und ein Drain-Ende 615 an einer Oberseite 616 des Stapels 610. Kontaktleitungsverbinder (z. B. Schlitze, wie metallgefüllte Schlitze) 617, 620 können periodisch über den Stapel 610 als Verbindungen bereitgestellt werden, die sich durch den Stapel 610 erstrecken, wie zur Verbindung der Source-Leitung mit einer bestimmten Kontaktleitung oberhalb des Stapels 610. Die Kontaktleitungsverbinder 617, 620 können bei der Bildung der Wortleitungen verwendet und anschließend mit Metall gefüllt werden. Ein Abschnitt einer Bitleitung BL0 ist ebenfalls veranschaulicht. Eine leitfähige Durchkontaktierung 621 verbindet das Drain-Ende 615 mit BL0.
  • 6C veranschaulicht eine grafische Darstellung des Speicherlochdurchmessers im Stapel von 6B. Die vertikale Achse ist auf den Stapel von 6B ausgerichtet und veranschaulicht eine Breite (wMH), z. B. den Durchmesser der Speicherlöcher 618 und 619. Die Wortleitungsschichten WLL0-WLL10 von 6A werden als Beispiel wiederholt und befinden sich auf den jeweiligen Höhen z0-z10 im Stapel. In einer solchen Speichervorrichtung weisen die Speicherlöcher, die durch den Stapel geätzt werden, ein sehr hohes Seitenverhältnis auf. Zum Beispiel ist ein Verhältnis der Tiefe zum Durchmesser von etwa 25 bis 30 üblich. Die Speicherlöcher können einen kreisförmigen Querschnitt aufweisen. Aufgrund des Ätzprozesses kann die Speicherlochbreite über die Länge des Lochs variieren. Üblicherweise wird der Durchmesser von oben nach unten in dem Speicherloch immer kleiner. Das heißt, die Speicherlöcher verjüngen sich, wobei sie sich am Boden des Stapels verengen. In einigen Fällen kommt es zu einer leichten Verengung am oberen Ende des Lochs in der Nähe des Auswahlgates, sodass der Durchmesser etwas breiter wird, bevor er vom oberen Ende zum unteren Ende des Speicherlochs hin immer kleiner wird.
  • Aufgrund der ungleichmäßigen Breite des Speicherlochs kann die Programmiergeschwindigkeit, einschließlich der Programmflanke und der Löschgeschwindigkeit der Speicherzellen in Abhängigkeit von ihrer Position entlang des Speicherlochs variieren, z. B. in Abhängigkeit von ihrer Höhe im Stapel. Bei einem kleineren Durchmesser des Speicherlochs ist das elektrische Feld über dem Tunneloxid relativ stärker, sodass die Programmier- und Löschgeschwindigkeit relativ höher ist. Ein Ansatz besteht darin, Gruppen von benachbarten Wortleitungen zu definieren, für die der Speicherlochdurchmesser ähnlich ist, z. B. innerhalb eines definierten Durchmesserbereichs, und ein optimiertes Verifizierungsschema für jede Wortleitung in einer Gruppe anzuwenden. Verschiedene Gruppen können unterschiedlich optimierte Verifizierungsschemata aufweisen.
  • 6D veranschaulicht eine Nahaufnahme der Region 622 des Stapels 610 von 6B. Speicherzellen sind an den verschiedenen Ebenen des Stapels an dem Schnittpunkt einer Wortleitungsschicht und eines Speicherlochs ausgebildet. In diesem Beispiel sind die SGD-Transistoren 680, 681 über den Dummy-Speicherzellen 682, 683 und eine Datenspeicherzelle MC bereitgestellt. Eine Reihe von Schichten kann entlang der Seitenwand (SW) des Speicherlochs 630 und/oder innerhalb jeder Wortleitungsschicht abgeschieden werden, z. B. unter Verwendung von Atomschichtabscheidung. Beispielsweise kann jede Säule (z. B. die Säule, die durch die Materialien innerhalb eines Speicherlochs 630 gebildet wird) eine Charge-Trapping-Schicht oder einen Charge-Trapping-Film 663 wie SiN oder ein anderes Nitrid, eine Tunnelschicht 664, einen Polysiliziumkörper oder Kanal 665 und einen dielektrischen Kern 666 einschließen. Eine Wortleitungsschicht kann ein sperrendes Oxid-/Block-High-k-Material 660, eine Metallbarriere 661 und ein leitendes Metall 662 wie Wolfram als Steuer-Gate einschließen. Es werden zum Beispiel die Steuer-Gates 690, 691, 692, 693 und 694 bereitgestellt. In diesem Beispiel werden alle Schichten mit Ausnahme des Metalls in dem Speicherloch 630 bereitgestellt. In anderen Ansätzen können einige der Schichten in der Steuer-Gate-Schicht sein. Zusätzliche Säulen sind gleichermaßen in den verschiedenen Speicherlöchern ausgebildet. Eine Säule kann eine säulenförmige aktive Fläche (AA) einer NAND-Kette bilden.
  • Wenn eine Speicherzelle MC programmiert wird, werden Elektronen in einem Abschnitt der Charge-Trapping-Schicht 663 gespeichert, welcher der Speicherzelle MC zugeordnet ist. Diese Elektronen werden in die Charge-Trapping-Schicht 663 aus dem Kanal 665 und durch die Tunnelschicht 664 gezogen. Die Vth einer Speicherzelle MC wird proportional zu der Menge der gespeicherten Ladung erhöht. Während eines Löschvorgangs kehren die Elektronen in den Kanal 665 zurück.
  • Jedes der Speicherlöcher 630 kann mit einer Vielzahl von ringförmigen Schichten gefüllt sein, die eine Blockieroxidschicht, eine Charge-Trapping-Schicht 663, eine Tunnelschicht 664 und eine Kanalschicht 665 aufweisen. Eine Kernregion jedes der Speicherlöcher 630 ist mit einem Körpermaterial gefüllt, und die Vielzahl von ringförmigen Schichten befindet sich zwischen der Kernregion und der Wortleitung in jedem der Speicherlöcher 630.
  • Die NAND-Kette kann mit einem Floating-Body-Kanal 665 betrachtet werden, da die Länge des Kanals 665 nicht auf einem Substrat ausgebildet ist. Weiterhin wird die NAND-Kette durch eine Vielzahl von Wortleitungsschichten bereitgestellt, die übereinander in einem Stapel angeordnet und durch dielektrische Schichten voneinander getrennt sind.
  • 7A zeigt eine schematische Draufsicht eines Speicherarrays 700 mit mehreren Speicherlöchern 722, die wie hierin beschrieben vertikale Speicherzellenstränge sein können, und mehreren Dummy-Löchern 705, die keine vollständige Speicherstruktur benötigen. Eine flache Grabenätzung oder ein flaches Ätzmerkmal (SHE) 710 erstreckt sich durch eine Vielzahl von Wortleitungen (z. B. fünf), aber nicht vollständig durch den Chip, um benachbarte Ketten elektrisch voneinander zu isolieren. Der SHE erstreckt sich direkt durch eine Gruppe ausgerichteter Dummy-Löcher 705, wodurch verhindert wird, dass diese Dummy-Löcher 705 Daten speichern oder anderweitig funktionsfähige Speicherzellen sind.
  • Bezug nehmend nun auf 8A und 8B gibt es keine Dummy-Löcher. Anders als bei der Speicherstruktur 700 von 7A und 7B befindet sich der SHE 810 in einer Lücke zwischen zwei benachbarten Reihen von Speicherzellen 825 und überlappt mit Speicherlöchern 825, wodurch ein Arbeitsstrang erzeugt wird, der einen Graben aufweist, der in eine Seite mindestens des oberen SGD-Schalters des Arbeitsspeicherstrangs geätzt ist, hier als Speicherlöcher 825 gezeigt. Diese Konfiguration verbessert die Ausbeute und die Speicherdichte wesentlich, da alle Speicherlöcher 822, 825 funktionsfähig sind, d. h. weniger Speicherlöcher verschwendet werden.
  • Im Gegensatz zu den vollständig kreisförmigen Speicherlöchern 822 haben die Speicherlöcher 825 und die SGD-Schalter, die teilweise von dem SHE 810 geschnitten werden, eine halbkreisförmige Form, die entweder ein Halbkreis oder mehr oder weniger als ein Halbkreis sein kann. In einigen Fällen können die Speicherlöcher 825 und SGD-Schalter weniger als Halbkreise auf einer Seite des SHE 810 und mehr als Halbkreise auf der anderen Seite des SHE 810 sein.
  • Die Speicherlöcher 822, 825 sind mit mehreren Bitleitungen 830 (in 8A als Bitleitungen 0-7 bezeichnet) verbunden. Zur einfacheren Veranschaulichung wurden nur acht Bitleitungen 830 gezeigt. Die Bitleitungen 830 erstrecken sich über die Speicherlöcher hinweg und sind über Verbindungspunkte mit ausgewählten Speicherlöchern verbunden. Die Speicherlöcher in jedem Strangbereich sind außerdem an einem Ende mit einem SGD-Schalter und am anderen Ende mit einem SGS-Schalter verbunden.
  • Am Ende eines erfolgreichen Programmierprozesses (mit Verifizierung) sollten die Schwellenspannungen der Speicherzellen innerhalb einer oder mehrerer Verteilungen von Schwellenspannungen für programmierte Speicherzellen oder innerhalb einer Verteilung von Schwellenspannungen für gelöschte Speicherzellen, wie zutreffend, liegen. 9 veranschaulicht beispielhafte Schwellenspannungsverteilungen Vt entsprechend den Datenzuständen für das Speicherzellenarray, wenn jede Speicherzelle drei Datenbits speichert. In anderen Ausführungsformen können jedoch mehr oder weniger als drei Datenbits pro Speicherzelle verwendet werden. 9 zeigt acht Schwellenspannungsverteilungen Vt, die einem Löschzustand und programmierten Zuständen A-G entsprechen. In einer Ausführungsform sind die Schwellenspannungen im Löschzustand negativ und die Schwellenspannungen in den programmierten Zuständen A-G sind positiv.
  • Die Schwellenspannungen in einem oder mehreren programmierten Zuständen AG können jedoch negativ sein. Somit ist in einer Ausführungsform zumindest VrA negativ. Andere Spannungen wie VvA, vrB, vvB usw. können auch negativ sein.
  • Zwischen den einzelnen Datenzuständen liegen Lesereferenzspannungen, die zum Lesen von Daten aus den Speicherzellen verwendet werden. 9 zeigt zum Beispiel die Lesereferenzspannung VrA zwischen dem Löschzustand und dem A-Zustand und VrB zwischen dem A-Zustand und dem B-Zustand. Durch Testen, ob die Schwellenspannung einer gegebenen Speicherzelle über oder unter den jeweiligen Lesereferenzspannungen liegt, kann das System bestimmen, in welchem Zustand sich die Speicherzelle befindet.
  • Bei oder nahe dem unteren Rand jedes programmierten Zustands befinden sich Verifizierungsreferenzspannungen. 9 zeigt zum Beispiel VvA für den A-Zustand und VvB für den B-Zustand. Wenn Speicherzellen auf einen gegebenen Zustand programmiert werden, testet das System, ob diese Speicherzellen eine Schwellenspannung aufweisen, die größer oder gleich der Verifizierungsreferenzspannung ist.
  • Wie vorstehend erläutert und unter Rückbezug auf die 8A und 8B, kann der SHE-Graben 810 in einen Abschnitt des Drain-Side-Select-Gate-Schalters SGD geätzt werden. Idealerweise wird der SHE-Schnitt oder -Graben 810 nur bis zur Drain-Side-Select-Gate-Schicht SGD (d. h. SGD1 in 6D) benötigt. Aufgrund von Prozessvariationen (Ätzen) kann es jedoch äußerst schwierig sein, durchgängig und präzise bis zur Drain-Side-Select-Gate-Schicht SGD zu schneiden, wobei einige Chips bis zu einer ersten Dummy-Wortleitung oder Schicht DD0 (d. h. DWLD0 in 6D) und einige sogar bis zu einer zweiten Dummy-Wortleitung oder Schicht DD1 (d. h. DWLD1 in 6D) geschnitten werden. Wenn der SHE-Schnitt oder -Graben 810 näher an den Datenwortleitungen liegt (d. h. tiefer), wird die Datenaufbewahrung deutlich schlechter. Dies ist auf die durch das SHE-Ätzen/Reinigen verursachte physikalische Beschädigung der Speicherzellen in der Nähe des physikalischen SHE-Bodens zurückzuführen. 10 zeigt eine Querschnittsansicht von oben auf die Speicherlöcher (MHs) (schattierte Kreise in 10), die an einer Drain-Side-Select-Gate-SGD-Schicht (äußerster linker Abschnitt von 10) und einer Randwortleitungsschicht (äußerster rechter Abschnitt von 10) aufgenommen wurde. Reihen von Speicherlöchern mit Halbkreis-Drain-Side-Select-Gates SC-SGD sind durch gestrichelte Felder gekennzeichnet, während die anderen Speicherlöcher keine Halbkreis-Drain-Side-Select-Gates SC-SGD einschließen. 11 zeigt Schwellenspannungsverteilungen und entsprechende Daten- oder Speicherzustände vor (als 850 angegeben) und nach dem Test der Datenaufbewahrung bei hohen Temperaturen (HTDR) (als 852 angegeben) für eine beispielhafte Speichereinrichtung. Wie gezeigt, weisen Speicherzellen von Speicherlöchern ohne Halbkreis-Drain-Side-Select-Gates SC-SGD (d. h. Vollkreis-Drain-Side-Select-Gates FC-SGD), die der Randwortleitung zugeordnet sind, eine vergleichsweise bessere Datenaufbewahrung auf, während die Speicherzellen von Speicherlöchern mit Halbkreis-Drain-Side-Select-Gates SC-SGD, die der Randwortleitung zugeordnet sind, eine vergleichsweise schlechtere Datenaufbewahrung aufweisen. Mit anderen Worten, die Speicherzellen von Speicherlöchern mit Halbkreis-Drain-Side-Select-Gates SC-SGD verlieren aufgrund der zusätzlichen SHE-RIE-Schäden mehr Ladung als Speicherzellen von Speicherlöchern ohne Halbkreis-Drain-Side-Select-Gates SC-SGD, allerdings nur für die Randwortleitung.
  • Eine Lösung für Probleme bei der Datenaufbewahrung, die sich aus der Tiefe des SHE-Grabens 810 ergeben, besteht darin, eine oder mehrere zusätzliche Dummy-Wortleitungsschichten zu haben, um diesen Verlust bei der Datenaufbewahrung in der Randwortleitung zu vermeiden. Allerdings erhöht eine solche zusätzliche Dummy-Wortleitung die Prozesskosten. Eine andere Lösung ist die Einführung eines plasmainduzierten Oxidationsprozesses (PIO), um RIE-Schäden zu beheben. Dies hat sich als wirksam erwiesen, um die Probleme bei der Datenaufbewahrung in der Randwortleitung zu entschärfen, ist jedoch keine vollständige Lösung, da einige Zustände (z. B. F/G-Zustand) im besten Fall immer noch kontaminiert sein können.
  • Folglich wird hierin eine Speichereinrichtung (z. B. die Speichervorrichtung 100 von 1A) beschrieben, die Speicherzellen (z. B. die Datenspeicherzelle MC und die Dummy-Speicherzellen 682, 683 von 6D) einschließt, die mit einer von einer Vielzahl von Wortleitungen (z. B. den Datenwortleitungsschichten (Wortleitungen) WLL0-WLL10 von 6B oder WLL10 von 6D) einschließlich mindestens einer Randwortleitung und einer Vielzahl von anderen Datenwortleitungen verbunden sind. Die Speicherzellen sind in Ketten angeordnet (z. B. die NAND-Ketten NS1 und NS2 in 6B) und so eingerichtet, dass sie eine Schwellenspannung Vt oder Vth beibehalten, die einem von einer Vielzahl von Datenzuständen entspricht (siehe z. B. 9). Die Einrichtung schließt auch eine Steuerschaltung oder ein Steuermittel ein (z. B. eine oder eine beliebige Kombination von Steuerschaltlogik 110, Decodierern 114/132, Leistungssteuermodul 116, Erfassungsblöcken SBb, SB2, ..., SBp, Lese-/Schreibschaltungen 128, Steuerung 122 von 1A, Steuerschaltung 150 von 1 B und/oder Erfassungsschaltungssteuerung 560 von 5 und so weiter), die mit der Vielzahl von Wortleitungen und den Ketten gekoppelt sind. Das Steuermittel ist eingerichtet, um die mindestens eine Randwortleitung zu identifizieren. Das Steuermittel ist auch so eingerichtet, dass es periodisch eine Programmierspannung an die mindestens eine Randwortleitung anlegt, um die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu zu programmieren, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen.
  • Zurück zu 6B, erstrecken sich zum Beispiel die Vielzahl von Wortleitungen (z. B. Wortleitungsschichten (Wortleitungen) WLL0-WLL10 von 6B) und eine Vielzahl von dielektrischen Schichten (z. B. DL0-DL19 von 6B) horizontal und überlagern einander abwechselnd in einem Stapel (z. B. Stapel 610), und die Ketten (z. B. die NAND-Ketten NS1 und NS2 von 6B) erstrecken sich vertikal durch den Stapel. Die Speicherzellen sind zwischen mindestens einem Drain-Side-Select-Gate-SGD-Transistor auf einer Drain-Seite jeder der Ketten und mindestens einem Source-Side-Select-Gate-Transistor auf einer Source-Seite jeder der Ketten in Reihe geschaltet. Der mindestens eine Drain-Side-Select-Gate-SGD-Transistor ist mit einer von einer Vielzahl von Bitleitungen verbunden (z. B. BL0 von 6B) und der mindestens eine Source-Side-Select-Gate-Transistor ist mit einer Source-Leitung verbunden. Die Beschädigung von Speicherzellen in der Nähe des Bodens des SHE-Grabens 810 (8B, 10 und 11) und die daraus resultierenden Probleme bei der Datenaufbewahrung reichen üblicherweise etwa eine oder zwei Wortleitungen tiefer als ein Boden des SHE-Grabens 810. Glücklicherweise tritt dieses Problem bei der Datenaufbewahrung hauptsächlich nur bei der mindestens einen Randwortleitung auf. Gemäß einem Gesichtspunkt ist somit die mindestens eine Randwortleitung (z. B. WLL10 von 6B) vertikal über der Vielzahl anderer Datenwortleitungen (z. B. Datenwortleitungsschichten (Wortleitungen) WLL0-WLL9 von 6B) und unmittelbar angrenzend an den mindestens einen Drain-Side-Select-Gate-SGD-Transistor (z. B. 681 von 6D) angeordnet.
  • Gemäß einem Gesichtspunkt ist das Steuermittel weiterhin eingerichtet, um datengespeicherte Informationen zu speichern, die angeben, welche der Vielzahl von Wortleitungen die mindestens eine Randwortleitung und die Vielzahl von anderen Datenwortleitungen sind. Das Steuermittel kann auch Randinformationen speichern, die angeben, welche der mit der Vielzahl der Wortleitungen verbundenen Speicherzellen die Daten enthalten. Dementsprechend kann das Steuermittel dann die datengespeicherten Informationen und die Randinformationen verwenden, um zu bestimmen, ob jede der Vielzahl von Wortleitungen des einen der Vielzahl von Blöcken die mindestens eine Randwortleitung ist und ob die mit der mindestens einen Randwortleitung verbundenen Speicherzellen die Daten enthalten.
  • 12 zeigt eine weitere Querschnittsansicht von oben auf Speicherlöcher (MHs) (schattierte Kreise in 12), die an der Drain-Side-Select-Gate-SGD-Schicht (ganz links in 12), einer Schicht, die einer der Vielzahl anderer Datenwortleitungen entspricht (mittlerer Abschnitt in 12), und der Randwortleitungsschicht (ganz rechts in 12) aufgenommen wurden. Wie gezeigt, sind die Speicherlöcher oder Ketten in Reihen angeordnet, einschließlich Vollkreisreihen und Halbkreisreihen. Die Halbkreisreihen weisen Speicherlöcher auf, welche die Ketten bilden, die teilweise von einem SHE-Graben geschnitten werden, der sich vertikal in den Stapel erstreckt. So weisen die Halbkreisreihen der Ketten Halbkreis-Drain-Side-Select-Gates SC-SGD auf und sind mit den SHE-Gräben 810 ausgerichtet und mit gestrichelten Feldern angegeben, während die Vollkreisreihen der anderen Speicherlöcher keine Halbkreis-Drain-Side-Select-Gates SC-SGD einschließen und mit separaten gestrichelten Feldern angegeben sind. Falls eine Reduzierung der Systemleistung oder des Stromverbrauchs erwünscht ist, können nur die Halbkreisreihen aktualisiert werden. Somit ist gemäß einem Gesichtspunkt das Steuermittel weiterhin so eingerichtet, dass es eine sperrende Bitleitungsspannung an diejenigen der Vielzahl von Bitleitungen anlegt, die mit den Ketten der Vollkreisreihen gekoppelt sind (in 12 als Keine Aktualisierung oder Aktualisierung bezeichnet), während die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu programmiert werden, um eine Neuprogrammierung der Speicherzellen in den Ketten zu verhindern, die den Vollkreisreihen zugeordnet sind. Das Steuermittel ist auch so eingerichtet, dass es gleichzeitig eine Bitleitungsauswahlspannung (z. B. etwa 0 Volt) a diejenigen der Vielzahl von Bitleitungen anlegt, die mit den Ketten der Halbkreisreihen gekoppelt sind, während es die Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, neu programmiert, um die Neuprogrammierung der Speicherzellen in den Ketten zu unterstützen, die den Halbkreisreihen zugeordnet sind (in 12 als Aktualisierung bezeichnet). Nichtsdestotrotz können sowohl Vollkreis- als auch Halbkreis-Speicherlochreihen gemeinsam aktualisiert werden, sodass es zu verstehen ist, dass die Speicherzellen in den Ketten, die den Vollkreisreihen zugeordnet sind, stattdessen gleichzeitig mit den Speicherzellen in den Ketten, die den Halbkreisreihen zugeordnet sind, aktualisiert werden können (d. h. alle Speicherzellen, die mit der mindestens einen Randwortleitung verbunden sind).
  • Wie vorstehend erläutert, kann die Speichereinrichtung weiterhin die Fehlerkorrekturcode-Engine 245 (1A) einschließen, die eingerichtet ist, um Fehler beim Lesen der Speicherzellen zu bestimmen und zu korrigieren. Zusätzlich, mit Bezug auf 9, überspannt die Schwellenspannung Vt, die für jede der Speicherzellen möglich ist, ein Schwellenwertfenster 900. Jede der Speicherzellen ist so eingerichtet, dass sie eine Vielzahl von Bits speichert. Die Vielzahl von Datenzuständen schließt einen Löschzustand (z. B. Löschzustand in 9) an einem ersten Ende 902 des Schwellenwertfensters 900 und eine Vielzahl von programmierten Datenzuständen (z. B. die Zustände A, B, C, D, E, F und G in 9) ein, die jeweils der Schwellenspannung Vt entsprechen, die höher ist als die dem Löschzustand zugeordnete Schwellenspannung Vt. Die Vielzahl von programmierten Datenzuständen schließt einen höchsten Datenzustand (z. B. Zustand G von 9) an einem zweiten Ende 904 des Schwellenwertfensters gegenüber dem ersten Ende 902 ein, dem die Schwellenspannung Vt zugeordnet ist, die höher ist als die Schwellenspannung Vt, die dem gelöschten Zustand und mindestens einem anderen der Vielzahl von programmierten Datenzuständen zugeordnet ist. Daher ist gemäß zusätzlichen Gesichtspunkten das Steuermittel weiterhin eingerichtet, um eine Menge von höheren Randdatenzuständen der Speicherzellen zu zählen, die der mindestens einen Randwortleitung zugeordnet sind, deren Schwellenspannung Vt über einer Prüfspannung (z. B. VvG in 9) liegt, die dem höchsten Datenzustand (z. B. Zustand G von 9) entspricht. Das Steuermittel ist auch eingerichtet, um zu bestimmen, ob die Menge des höheren Randdatenzustands kleiner ist als ein Schwellenwert für den höchsten Randdatenzustand. Das Steuermittel ist zusätzlich eingerichtet, um Daten der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, zu lesen und anhand der Daten unter Verwendung der Fehlerkorrekturcode-Engine 245 korrigierte Daten zu erzeugen, wenn bestimmt wird, dass die Menge des höheren Randdatenzustands kleiner als ein Schwellenwert für den höchsten Randdatenzustand ist. Darüber hinaus verwendet das Steuermittel die korrigierten Daten bei der Neuprogrammierung der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen.
  • Gemäß einem Gesichtspunkt weisen die Speicherzellen eine Vielzahl von Blöcken auf. Somit ist die Steuermittel weiterhin eingerichtet, in Reaktion auf das Auslösen eines proaktiven Aktualisierungsvorgangs zu bestimmen, ob alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung hin überprüft wurden. Zum Beispiel kann das Steuermittel bestimmen, wann etwa ein paar Monate bis ~1 Jahr vergangen sind, um eine proaktive Aktualisierung oder Neuprogrammierung auszulösen. Das Steuermittel ist auch so eingerichtet, dass es die Neuprogrammierung der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, beendet, ohne die Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, zu löschen, wenn bestimmt wird, dass alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden. Das Steuermittel fährt fort, einen der Vielzahl von Blöcken auf die mindestens eine Randwortleitung zu prüfen, wenn bestimmt wird, dass nicht alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung geprüft wurden. Das Steuermittel sind auch eingerichtet, zu bestimmen, ob jede der Vielzahl von Wortleitungen des einen der Vielzahl von Blöcken die mindestens eine Randwortleitung ist und ob die mit der mindestens einen Randwortleitung verbundenen Speicherzellen die Daten enthalten. Das Steuermittel kehrt zurück, um zu bestimmen, ob alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden, wenn bestimmt wird, dass mindestens eine der Vielzahl von jeder der Vielzahl von Wortleitung des einen der Vielzahl von Blöcken nicht die mindestens eine Randwortleitung ist und die mit der mindestens einen Randwortleitung verbundenen Speicherzellen die Daten nicht enthalten. Darüber hinaus kehrt das Steuermittel zurück, um zu bestimmen, ob alle aus der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden, wenn bestimmt wird, dass die Menge des höheren Randdatenzustands nicht weniger als ein Schwellenwert für den höheren Randdatenzustand ist. Das Steuermittel ist zusätzlich so eingerichtet, dass es zurückkehrt, um zu bestimmen, ob alle aus der Vielzahl von Blöcken auf die mindestens eine Randwortleitung übergeprüft wurden, nachdem die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu programmiert wurden, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen.
  • Gemäß einem Gesichtspunkt schließt die Vielzahl von Datenzuständen eine Gesamtzustandsmenge der Vielzahl von Datenzuständen ein, und der Schwellenwert für den höchsten Randdatenzustand ist gleich eins über der Gesamtzustandsmenge der Vielzahl von Datenzuständen multipliziert mit einer Gesamtzellenmenge aller Speicherzellen. Bezug nehmend auf 9 schließt die Vielzahl von Bits beispielsweise drei Bits ein (d. h. Triple-Level-Cell (TLC)), was bedeutet, dass die Gesamtzahl der Datenzustände acht beträgt. So kann die Vielzahl von programmierten Datenzuständen in der Reihenfolge der ansteigenden Schwellenspannung Vt einen ersten Datenzustand A und einen zweiten Datenzustand B und einen dritten Datenzustand C und einen vierten Datenzustand D und einen fünften Datenzustand E und einen sechsten Datenzustand F und einen siebten Datenzustand G einschließen. Somit ist der höchste Datenzustand der siebte Datenzustand G und der Schwellenwert für den höchsten Randdatenzustand ist gleich eins über acht multipliziert mit der Gesamtzellenzahl aller Speicherzellen.
  • 13 zeigt die Vielzahl von Bitleitungen BLs, die mit Speicherlöchern oder Ketten verbunden sind, in einer Draufsicht 946 und einer perspektivischen Darstellung 948 mit Vollkreis- (FC) und Halbkreis- (SC) Drain-Side-Select-Gates SGD und Schwellenspannungsverteilungen Vt 950, 952, 954, 956 für Speicherzellen in den Ketten oder Speicherlöchern, die den Halbkreis- und Vollkreisreihen zugeordnet sind. Die Verteilungen 950, 952, 954, 956 der Schwellenspannung Vt werden gezeigt nach dem Programmieren, nach dem Testen der Datenaufbewahrung bei hoher Temperatur, dem Bestimmen, ob die Menge des höheren Randdatenzustands größer oder kleiner ist als ein Schwellenwert für den höchsten Randdatenzustand (z. B. zu viel Abwärtsverschiebung der Speicherzellen des Zustands G), und nach der Neuprogrammierung der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, ohne die Speicherzellen zu löschen, die der mindestens einen Randwortleitung zugeordnet sind (d. h. neu programmieren ohne Löschen). Wie gezeigt, werden unmittelbar nach dem Programmiervorgang (Schwellenspannungsverteilung Vt in 13 mit 950 bezeichnet) alle Daten- oder Speicherzustände korrekt abgebildet. Dann, nach dem Testen der Datenaufbewahrung bei hohen Temperaturen (d. h. nach dem Backen oder nach einem langen Zeitraum) (Schwellenspannungsverteilung Vt von 13 mit der Bezeichnung 952), zeigen die Speicherzellen, die den Speicherlöchern in den Halbkreis-SGD-Reihen zugeordnet sind, ein aggressiveres Herunterschalten im Vergleich zu den Speicherzellen, die den Speicherlöchern in den Vollkreis-SGD-Reihen zugeordnet sind. Nun kann ermittelt werden, ob ein signifikantes Herunterschalten vorliegt oder nicht (z. B. durch Bestimmen, ob die Menge des höheren Randdatenzustands kleiner ist als der Schwellenwert für den höchsten Randdatenzustand) (Schwellenspannungsverteilung Vt von 13 mit der Bezeichnung 954). Es ist möglich, einen ausreichenden Spielraum vor echten ECC-Ausfällen zu lassen, somit können die Daten unter Verwendung der ECC-Engine 245 korrekt ausgelesen werden (Datenrekonstruktion). Nach der Datenrekonstruktion können die der mindestens einen Randwortleitung zugeordneten Speicherzellen (z. B. die obere Randwortleitung, in der perspektivischen Darstellung 948 mit Randdaten-WL bezeichnet) neu programmiert werden, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen (Schwellenspannungsverteilung Vt von 13 mit der Bezeichnung 956). Dadurch werden die Daten vollständig wiederhergestellt.
  • Bezug nehmend auf 14 wird nun ein Verfahren zum Betreiben einer Speichereinrichtung bereitgestellt. Wie vorstehend erläutert, schließt die Speichereinrichtung (z. B. die Speichervorrichtung 100 von 1A) Speicherzellen (z. B. die Datenspeicherzelle MC und die Dummy-Speicherzellen 682, 683 von 6D) ein, die mit einer von einer Vielzahl von Wortleitungen einschließlich mindestens einer Randwortleitung (z. B. WLL10 von 6B) und einer Vielzahl anderer Datenwortleitungen (z. B. die Datenwortleitungsschichten (Wortleitungen) WLL0-WLL9 von 6B) verbunden sind. Die Speicherzellen sind in Ketten angeordnet (z. B. die NAND-Ketten NS1 und NS2 in 6B) und so eingerichtet, dass sie eine Schwellenspannung Vt oder Vth beibehalten, die einem aus einer Vielzahl von Datenzuständen entspricht (siehe z. B. 9). Das Verfahren schließt den Schritt 1000 ein, der eine proaktive Aktualisierung auslöst. Das Verfahren schließt auch den Schritt 1002 ein, um die mindestens eine Randwortleitung zu identifizieren. Das Verfahren schließt auch den Schritt 1004 des periodischen Anlegens einer Programmierspannung an die mindestens eine Randwortleitung ein, um die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu zu programmieren, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen. So erstrecken sich erneut die Vielzahl von Wortleitungen und eine Vielzahl von dielektrischen Schichten horizontal und überlagern einander abwechselnd in einem Stapel, wobei sich die Ketten vertikal durch den Stapel erstrecken, die Speicherzellen zwischen mindestens einem Drain-Side-Select-Gate-SGD-Transistor auf einer Drain-Seite jeder der Ketten in Reihe geschaltet sind und mit einer von einer Vielzahl von Bitleitungen und mindestens einem Source-Side-Select-Gate-Transistor auf einer Source-Seite jeder der Ketten verbunden sind und mit einer Source-Leitung verbunden sind, wobei die mindestens eine Randwortleitung vertikal über der Vielzahl von anderen Datenwortleitungen und unmittelbar angrenzend an den mindestens einen Drain-Side-Select-Gate-SGD-Transistor angeordnet ist.
  • Wie erläutert, weisen die Speicherzellen eine Vielzahl von Blöcken auf, sodass das Verfahren mit 1006 fortfährt, indem es in Reaktion auf das Auslösen eines proaktiven Aktualisierungsvorgangs bestimmt, ob alle Blöcke der Vielzahl von Blöcken auf die mindestens eine Randwortleitung hin überprüft wurden. Das Verfahren schließt dann den Schritt 1008 ein, der das Neuprogrammieren der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, beendet, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen, wenn bestimmt wird, dass alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung hin überprüft wurden. Das Verfahren fährt mit 1010 fort, um einen der Vielzahl von Blöcken auf die mindestens eine Randwortleitung hin zu überprüfen, wenn bestimmt wird, dass nicht alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden.
  • Das Verfahren schließt zusätzlich den Schritt 1012 ein, in dem bestimmt wird, ob jede der Vielzahl von Wortleitungen des einen der Vielzahl von Blöcken die mindestens eine Randwortleitung ist und ob die mit der mindestens einen Randwortleitung verbundenen Speicherzellen die Daten enthalten. Gemäß einem Gesichtspunkt und wie vorstehend erläutert, können Informationen darüber, ob es sich bei einer der Vielzahl von Wortleitungen um die mindestens eine Randwortleitung handelt und ob die entsprechenden Speicherzellen Daten enthalten, beispielsweise durch das Steuermittel gespeichert und/oder verfolgt werden. Somit schließt das Verfahren weiterhin den Schritt des Speicherns von datengespeicherten Informationen ein, die angeben, welche der Vielzahl von Wortleitungen die mindestens eine Randwortleitung und die Vielzahl von anderen Datenwortleitungen sind. Das Verfahren kann auch den Schritt des Speicherns von Randinformationen einschließen, die angeben, welche der mit der Vielzahl von Wortleitungen verbundenen Speicherzellen die Daten enthalten. Diese Schritte könnten zum Beispiel während Lösch-, Programmier- und/oder Lesevorgängen der Speichereinrichtung durchgeführt werden. Das Verfahren fährt fort mit dem Schritt 1014, bei dem die datengespeicherten Informationen und die Randinformationen verwendet werden, um zu bestimmen, ob jede der Vielzahl von Wortleitungen des einen der Vielzahl von Blöcken die mindestens eine Randwortleitung ist und ob die mit der mindestens einen Randwortleitung verbundenen Speicherzellen die Daten enthalten. Das Verfahren weist auch den Schritt 1016 auf, der zu 1006 zurückkehrt und bestimmt, ob alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden, wenn bestimmt wird, dass mindestens eine der Vielzahl von Wortleitungen des einen der Vielzahl von Blöcken nicht die mindestens eine Randwortleitung ist und die mit der mindestens einen Randwortleitung verbundenen Speicherzellen die Daten nicht enthalten.
  • Wie vorstehend erläutert, schließt die Speichereinrichtung weiterhin die Fehlerkorrekturcode-Engine 245 ein, die eingerichtet ist, um Fehler beim Lesen der Speicherzellen zu bestimmen und zu korrigieren. Zusätzlich, mit Bezug auf 9, überspannt die Schwellenspannung Vt, die für jede der Speicherzellen möglich ist, ein Schwellenwertfenster 900. Jede der Speicherzellen ist so eingerichtet, dass sie eine Vielzahl von Bits speichert. Die Vielzahl von Datenzuständen schließt einen Löschzustand (z. B. Löschzustand in 9) an einem ersten Ende 902 des Schwellenwertfensters 900 und eine Vielzahl von programmierten Datenzuständen (z. B. die Zustände A, B, C, D, E, F und G in 9) ein, die jeweils der Schwellenspannung Vt entsprechen, die höher ist als die dem Löschzustand zugeordnete Schwellenspannung Vt. Die Vielzahl von programmierten Datenzuständen schließt einen höchsten Datenzustand (z. B. Zustand G von 9) an einem zweiten Ende 904 des Schwellenwertfensters gegenüber dem ersten Ende 902 ein, dem die Schwellenspannung Vt zugeordnet ist, die höher ist als die Schwellenspannung Vt, die dem gelöschten Zustand und mindestens einem anderen der Vielzahl von programmierten Datenzuständen zugeordnet ist. Daher schließt das Verfahren weiterhin den Schritt 1018 des Zählens einer Menge höherer Randdatenzustände der Speicherzellen ein, die der mindestens einen Randwortleitung zugeordnet sind, deren Schwellenspannung Vt über einer dem höchsten Datenzustand (z. B Zustand G von 9) entsprechenden Verifizierungsspannung (z. B. VvG in 9) liegt. Als Nächstes bestimmt 1020, ob die Menge des höheren Randdatenzustands kleiner ist als ein Schwellenwert für den höchsten Randdatenzustand.
  • Erneut gemäß einem Gesichtspunkt, schließt die Vielzahl von Datenzuständen eine Gesamtzustandsmenge der Vielzahl von Datenzuständen ein, und der Schwellenwert für den höchsten Randdatenzustand ist gleich eins über der Gesamtzustandsmenge der Vielzahl von Datenzuständen multipliziert mit einer Gesamtzellenmenge aller Speicherzellen. Bezug nehmend auf 9 schließt die Vielzahl von Bits zum Beispiel drei Bits ein (d. h. Triple-Level-Cell (TLC)), was bedeutet, dass die Gesamtzustandsmenge der Vielzahl von Datenzuständen acht beträgt. So kann die Vielzahl von programmierten Datenzuständen in der Reihenfolge der ansteigenden Schwellenspannung Vt einen ersten Datenzustand A und einen zweiten Datenzustand B und einen dritten Datenzustand C und einen vierten Datenzustand D und einen fünften Datenzustand E und einen sechsten Datenzustand F und einen siebten Datenzustand G einschließen. Somit ist der höchste Datenzustand der siebte Datenzustand G und der Schwellenwert für den höchsten Randdatenzustand ist gleich eins über acht multipliziert mit der Gesamtzellenzahl aller Speicherzellen. Das Verfahren schließt auch den Schritt 1022 ein, der zu 1006 zurückkehrt und in Reaktion auf das Bestimmen, dass die Menge des höheren Randdatenzustands nicht unter einem Schwellenwert für den höheren Randdatenzustand liegt, bestimmt, ob alle der Vielzahl von Blöcken für die mindestens eine Randwortleitung überprüft wurden.
  • Der nächste Schritt des Verfahrens ist 1024 Lesen von Daten der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind (z. B. untere Seite (LP, mittlere Seite (MP) und obere Seite (UP)), und das Erzeugen von korrigierten Daten anhand der Daten unter Verwendung der Fehlerkorrekturcode-Engine 245, wenn bestimmt wird, dass die Menge des höheren Randdatenzustands kleiner ist als ein Schwellenwert für den höchsten Randdatenzustand. Im Einzelnen schließt das Verfahren den Schritt 1026 ein, bei dem die korrigierten Daten verwendet werden, während die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu programmiert werden, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen. Wie erläutert, sind die Ketten in Reihen angeordnet, einschließlich Vollkreisreihen und Halbkreisreihen, die Speicherlöcher aufweisen, welche die Ketten bilden, die teilweise durch eine flache Lochätzung, die sich vertikal in den Stapel erstreckt, eingeschnitten sind. Somit kann das Verfahren gemäß einem Gesichtspunkt weiterhin den Schritt 1028 des Anlegens einer sperrenden Bitleitungsspannung an eine der Vielzahl von Bitleitungen, die mit den Ketten der Vollkreisreihen gekoppelt sind, einschließen, während die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu programmiert werden, um eine Neuprogrammierung der Speicherzellen in den Ketten zu verhindern, die den Vollkreisreihen zugeordnet sind. Darüber hinaus kann das Verfahren den Schritt 1030 einschließen, bei dem gleichzeitig eine ausgewählte Spannung (z. B. etwa 0 Volt) an eine der Vielzahl von Bitleitungen, die mit den Ketten der Halbkreisreihen gekoppelt sind, angelegt wird, während die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu programmiert werden, um die Neuprogrammierung der Speicherzellen in den Ketten zu unterstützen, die den Halbkreisreihen zugeordnet sind. Das Verfahren schließt dann den Schritt 1030 ein, der zu 1006 zurückkehrt und bestimmt, ob alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung geprüft wurden, nachdem die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu programmiert wurden, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen.
  • Die Vorteile der hierin offenbaren Speichereinrichtung und des Verfahrens schließen keine Zuverlässigkeitsbedenken ein, da eine Aktualisierung oder Neuprogrammierung keinen Löschvorgang erfordert und nur Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, neu programmiert werden. Die heruntergeschalteten Speicherzellen (in der mindestens einen Randwortleitung) werden mit einem kleinen Schwellenspannungshub Vt wieder in den Normalzustand zurückprogrammiert. Des Weiteren weist die Neuprogrammierung aufgrund der Tatsache, dass nur mindestens eine Randwortleitung (z. B. die obere Randwortleitung) vorhanden ist, keine Probleme mit dem „Vorladen“ auf, sodass die Speicherzellen leicht und ohne Probleme beim Vorladen/Verstärken zurückprogrammiert werden können. Während andere Lösungen wie PlO-Prozesse die Datenaufbewahrung der mindestens einen Randwortleitung bei hohen Temperaturen erheblich verbessern, ist eine weitere Verbesserung möglich, sodass in Verbindung mit PlO-Prozessen eine sehr häufige Aktualisierung oder Programmierung nicht erforderlich ist (z. B. etwa ein paar Monate bis ~1 Jahr pro Aktualisierung). Somit wird die OPS-Technologie (On-Pitch SGD) brauchbarer und es werden keine zusätzlichen Dummy-Wortleitungen benötigt (somit können die Prozess-/Chipkosten reduziert werden).
  • Natürlich können Änderungen an dem vorgenommen werden, was hierin beschrieben und veranschaulicht ist, ohne jedoch von dem Schutzumfang abzuweichen, der in den beigefügten Ansprüchen definiert ist. Die vorstehende Beschreibung der Ausführungsformen dient den Zwecken der Veranschaulichung und Beschreibung. Sie soll nicht erschöpfend sein oder die Offenbarung beschränken. Individuelle Elemente oder Merkmale einer speziellen Ausführungsform sind im Allgemeinen nicht auf diese spezielle Ausführungsform beschränkt, sondern gegebenenfalls austauschbar und können in einer ausgewählten Ausführungsform verwendet werden, auch wenn dies nicht speziell gezeigt oder beschrieben wird. Selbige können auch auf vielfältige Weise variiert werden. Solche Variationen sind nicht als Abweichung von der Offenbarung anzusehen, und alle derartigen Modifikationen sollen innerhalb des Schutzumfangs der Offenbarung eingeschlossen sein.

Claims (20)

  1. Speichereinrichtung, aufweisend: Speicherzellen, die mit einer von einer Vielzahl von Wortleitungen einschließlich mindestens einer Randwortleitung und einer Vielzahl von anderen Datenwortleitungen verbunden und in Ketten angeordnet sind und eingerichtet sind, eine Schwellenspannung beizubehalten, die einem von einer Vielzahl von Datenzuständen entspricht; und ein Steuermittel, das mit der Vielzahl von Wortleitungen und den Ketten gekoppelt ist und eingerichtet ist zum: Identifizieren der mindestens einen Randwortleitung, und periodischen Anlegen einer Programmierspannung an die mindestens eine Randwortleitung, um die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu zu programmieren, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen.
  2. Speichereinrichtung nach Anspruch 1, wobei sich die Vielzahl von Wortleitungen und eine Vielzahl von dielektrischen Schichten horizontal erstrecken und einander abwechselnd in einem Stapel überlagern, wobei sich die Ketten vertikal durch den Stapel erstrecken, die Speicherzellen zwischen mindestens einem Drain-Side-Select-Gate-Transistor auf einer Drain-Seite jeder der Ketten in Reihe geschaltet sind und mit einer von einer Vielzahl von Bitleitungen und mindestens einem Source-Side-Select-Gate-Transistor auf einer Source-Seite jeder der Ketten verbunden sind und mit einer Source-Leitung verbunden sind, wobei die mindestens eine Randwortleitung vertikal über der Vielzahl von anderen Datenwortleitungen und unmittelbar angrenzend an den mindestens einen Drain-Side-Select-Gate-Transistor angeordnet ist.
  3. Speichereinrichtung nach Anspruch 2, wobei die Ketten in Reihen einschließlich Vollkreisreihen und Halbkreisreihen angeordnet sind, die Speicherlöcher aufweisen, welche die Ketten bilden, die teilweise durch eine flache Lochätzung, die sich vertikal in den Stapel erstreckt, eingeschnitten sind, und wobei das Steuermittel weiterhin eingerichtet ist zum: Anlegen einer sperrenden Bitleitungsspannung an eine der Vielzahl von Bitleitungen, die mit den Ketten der Vollkreisreihen gekoppelt sind, während die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu programmiert werden, um eine Neuprogrammierung der Speicherzellen in den Ketten zu verhindern, die den Vollkreisreihen zugeordnet sind; und gleichzeitiges Anlegen einer Bitleitungsauswahlspannung an eine der Vielzahl von Bitleitungen, die mit den Ketten der Halbkreisreihen gekoppelt sind, während die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu programmiert werden, um die Neuprogrammierung der Speicherzellen in den Ketten zu unterstützen, die den Halbkreisreihen zugeordnet sind.
  4. Speichereinrichtung nach Anspruch 1, weiterhin einschließend eine Fehlerkorrekturcode-Engine, die eingerichtet ist, um Fehler beim Lesen der Speicherzellen zu bestimmen und zu korrigieren, und wobei die Schwellenspannung, die für jede der Speicherzellen möglich ist, ein Schwellenwertfenster überspannt, wobei jede der Speicherzellen eingerichtet ist, um eine Vielzahl von Bits zu speichern, wobei die Vielzahl von Datenzuständen einen Löschzustand an einem ersten Ende des Schwellenwertfensters und eine Vielzahl von programmierten Datenzuständen einschließt, die jeweils der Schwellenspannung entsprechen, die höher ist als die Schwellenspannung, die dem Löschzustand zugeordnet ist, wobei die Vielzahl von programmierten Datenzuständen einen höchsten Datenzustand an einem zweiten Ende des Schwellenwertfensters gegenüber dem ersten Ende einschließt und der Schwellenspannung zugeordnet ist, die höher ist als die Schwellenspannung, die dem gelöschten Zustand zugeordnet ist, und mindestens einen anderen der Vielzahl von programmierten Datenzuständen, und das Steuermittel weiterhin eingerichtet ist zum: Zählen einer Menge höherer Randdatenzustände der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, deren Schwellenspannung über einer dem höchsten Datenzustand entsprechenden Verifizierungsspannung liegt; Bestimmen, ob die Menge des höheren Randdatenzustands kleiner ist als ein Schwellenwert für den höchsten Randdatenzustand; Lesen von Daten der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, und Erzeugen von korrigierten Daten anhand der Daten unter Verwendung der Fehlerkorrekturcode-Engine, wenn bestimmt wird, dass die Menge des höheren Randdatenzustands kleiner als ein Schwellenwert für den höheren Randdatenzustand ist; und Verwenden der korrigierten Daten beim Neuprogrammieren der der mindestens einen Randwortleitung zugeordneten Speicherzellen, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen.
  5. Speichereinrichtung nach Anspruch 4, wobei die Speicherzellen eine Vielzahl von Blöcken aufweisen und das Steuermittel weiterhin konfiguriert ist zum: Bestimmen, in Reaktion auf das Auslösen eines proaktiven Aktualisierungsvorgangs, ob alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden; Beenden des Neuprogrammierens der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen, wenn bestimmt wird, dass alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden; Fortfahren, um einen der Vielzahl von Blöcken auf die mindestens eine Randwortleitung zu überprüfen, wenn bestimmt wird, dass nicht alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden; Bestimmen, ob jede der Vielzahl von Wortleitungen des einen der Vielzahl von Blöcken die mindestens eine Randwortleitung ist und ob die mit der mindestens einen Randwortleitung verbundenen Speicherzellen die Daten enthalten; Zurückkehren, um zu bestimmen, ob alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden, wenn bestimmt wird, dass mindestens eine von jeder der Vielzahl von Wortleitungen von dem einen der Vielzahl von Blöcken nicht die mindestens eine Randwortleitung ist und die mit der mindestens einen Randwortleitung verbundenen Speicherzellen die Daten nicht enthalten; Zurückkehren, um zu überprüfen, ob alle von der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden, wenn bestimmt wird, dass die Menge des höheren Randdatenzustands, nicht kleiner ist als ein Schwellenwert für den höheren Randdatenzustand; und Zurückkehren, um zu bestimmen, ob alle von der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden, nach dem Neuprogrammieren der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, ohne die Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, zu löschen.
  6. Speichereinrichtung nach Anspruch 5, wobei das Steuermittel weiterhin eingerichtet ist zum: Speichern von datengespeicherten Informationen, die angeben, welche der Vielzahl von Wortleitungen die mindestens eine Randwortleitung und die Vielzahl anderer Datenwortleitungen sind; Speichern von Randinformationen, die angeben, welche der mit der Vielzahl der Wortleitungen verbundenen Speicherzellen die Daten enthalten; und Verwenden der datengespeicherten Informationen und der Randinformationen, um zu bestimmen, ob jede der Vielzahl von Wortleitungen des einen der Vielzahl von Blöcken die mindestens eine Randwortleitung ist und ob die mit der mindestens einen Randwortleitung verbundenen Speicherzellen die Daten enthalten.
  7. Speichereinrichtung nach Anspruch 4, wobei die Vielzahl von Datenzuständen eine Gesamtzustandsmenge der Vielzahl von Datenzuständen einschließt und der Schwellenwert für den höchsten Randdatenzustand gleich eins über der Gesamtzustandsmenge der Vielzahl von Datenzuständen multipliziert mit einer Gesamtzellenmenge aller Speicherzellen ist.
  8. Speichereinrichtung nach Anspruch 7, wobei die Vielzahl von Bits drei Bits einschließt, die Gesamtzustandsmenge der Vielzahl von Datenzuständen acht beträgt, die Vielzahl von programmierten Datenzuständen in der Reihenfolge der ansteigenden Schwellenspannung einen ersten Datenzustand und einen zweiten Datenzustand und einen dritten Datenzustand und einen vierten Datenzustand und einen fünften Datenzustand und einen sechsten Datenzustand und einen siebten Datenzustand einschließt, der höchste Datenzustand der siebte Datenzustand ist und der Schwellenwert für den höchsten Randdatenzustand gleich eins über acht multipliziert mit der Gesamtzellenmenge aller Speicherzellen ist.
  9. Steuerung in Kommunikation mit einer Speichereinrichtung einschließlich Speicherzellen, die mit einer von einer Vielzahl von Wortleitungen einschließlich mindestens einer Randwortleitung und einer Vielzahl von anderen Datenwortleitungen verbunden sind und in Ketten angeordnet sind und eingerichtet sind, um eine Schwellenspannung beizubehalten, die einem von einer Vielzahl von Datenzuständen entspricht, wobei die Steuerung eingerichtet ist zum: Identifizieren der mindestens einen Randwortleitung; und Anweisen der Speichereinrichtung, periodisch eine Programmierspannung an die mindestens eine Randwortleitung anzulegen, um die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu zu programmieren, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen.
  10. Steuerung nach Anspruch 9, wobei sich die Vielzahl von Wortleitungen und eine Vielzahl von dielektrischen Schichten horizontal erstrecken und einander abwechselnd in einem Stapel überlagern, wobei sich die Ketten vertikal durch den Stapel erstrecken, die Speicherzellen zwischen mindestens einem Drain-Side-Select-Gate-Transistor auf einer Drain-Seite jeder der Ketten in Reihe geschaltet sind und mit einer von einer Vielzahl von Bitleitungen und mindestens einem Source-Side-Select-Gate-Transistor auf einer Source-Seite jeder der Ketten verbunden sind und mit einer Source-Leitung verbunden sind, wobei die mindestens eine Randwortleitung vertikal über der Vielzahl von anderen Datenwortleitungen und unmittelbar angrenzend an den mindestens einen Drain-Side-Select-Gate-Transistor angeordnet ist.
  11. Steuerung nach Anspruch 10, wobei die Ketten in Reihen einschließlich Vollkreisreihen und Halbkreisreihen angeordnet sind, aufweisend Speicherlöcher, welche die Ketten bilden, die teilweise durch eine flache Lochätzung geschnitten sind, die sich vertikal in den Stapel erstreckt, wobei die Steuerung weiterhin eingerichtet ist zum: Anweisen der Speichereinrichtung, eine sperrende Bitleitungsspannung an eine der Vielzahl von Bitleitungen anzulegen, die mit den Ketten der Vollkreisreihen gekoppelt sind, während die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu programmiert werden, um ein Neuprogrammieren der Speicherzellen in den Ketten, die den Vollkreisreihen zugeordnet sind, zu verhindern; und Anweisen der Speichereinrichtung, gleichzeitig eine Bitleitungsauswahlspannung an eine der Vielzahl von Bitleitungen anzulegen, die mit den Ketten der Halbkreisreihen gekoppelt sind, während die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu programmiert werden, um die Neuprogrammierung der Speicherzellen in den Ketten zu unterstützen, die den Halbkreisreihen zugeordnet sind.
  12. Steuerung nach Anspruch 9, wobei mindestens eines von der Speichereinrichtung und der Steuerung weiterhin eine Fehlerkorrekturcode-Engine einschließt, die eingerichtet ist, um Fehler beim Lesen der Speicherzellen zu bestimmen und zu korrigieren, und wobei die Schwellenspannung, die für jede der Speicherzellen möglich ist, ein Schwellenwertfenster überspannt, wobei jede der Speicherzellen eingerichtet ist, um eine Vielzahl von Bits zu speichern, wobei die Vielzahl von Datenzuständen einen Löschzustand an einem ersten Ende des Schwellenwertfensters und eine Vielzahl von programmierten Datenzuständen einschließt, die jeweils der Schwellenspannung entsprechen, die höher ist als die Schwellenspannung, die dem Löschzustand zugeordnet ist, wobei die Vielzahl von programmierten Datenzuständen einen höchsten Datenzustand an einem zweiten Ende des Schwellenwertfensters gegenüber dem ersten Ende einschließt und der Schwellenspannung zugeordnet ist, die höher ist als die Schwellenspannung, die dem gelöschten Zustand zugeordnet ist, und mindestens einen anderen der Vielzahl von programmierten Datenzuständen, wobei die Steuerung weiterhin eingerichtet ist zum: Anweisen der Speichereinrichtung, eine Menge höherer Randdatenzustände der Speicherzellen zu zählen, die der mindestens einen Randwortleitung zugeordnet sind, bei der die Schwellenspannung über einer dem höchsten Randdatenzustand entsprechenden Verifizierungsspannung liegt; Bestimmen, ob die Menge des höheren Randdatenzustands kleiner ist als ein Schwellenwert für den höchsten Randdatenzustand; Anweisen der Speichereinrichtung, Daten der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, zu lesen und anhand der Daten unter Verwendung der Fehlerkorrekturcode-Engine korrigierte Daten zu erzeugen, wenn bestimmt wird, dass die Menge des höheren Randdatenzustands kleiner ist als ein Schwellenwert für den höchsten Randdatenzustand; und Anweisen der Speichereinrichtung, die korrigierten Daten beim Neuprogrammieren der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, zu verwenden, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen.
  13. Steuerung nach Anspruch 12, wobei die Speicherzellen eine Vielzahl von Blöcken aufweisen, wobei die Steuerung weiterhin eingerichtet ist zum: Bestimmen, in Reaktion auf das Auslösen eines proaktiven Aktualisierungsvorgangs, ob alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden; Anweisen der Speichereinrichtung, zum Beenden des Neuprogrammierens der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, ohne die Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, zu löschen, wenn bestimmt wird, dass alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden; Anweisen der Speichereinrichtung, mit dem Überprüfen der Vielzahl von Blöcken auf die mindestens eine Randwortleitung fortzufahren, wenn bestimmt wird, dass nicht alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden; Bestimmen, ob jede der Vielzahl von Wortleitungen des einen der Vielzahl von Blöcken die mindestens eine Randwortleitung ist und ob die mit der mindestens einen Randwortleitung verbundenen Speicherzellen die Daten enthalten; Zurückkehren, um zu bestimmen, ob alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden, wenn bestimmt wird, dass mindestens eine von jeder der Vielzahl von Wortleitung von dem einen der Vielzahl von Blöcken nicht die mindestens eine Randwortleitung ist und die mit der mindestens einen Randwortleitung verbundenen Speicherzellen die Daten nicht enthalten; Zurückkehren, um zu bestimmen, ob alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden, wenn bestimmt wird, dass die Menge des höheren Randdatenzustands nicht kleiner ist als ein Schwellenwert für den höheren Randdatenzustand; und Zurückkehren, um zu bestimmen, ob alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden, nach dem Neuprogrammieren der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, ohne die Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, zu löschen.
  14. Verfahren zum Betreiben einer Speichereinrichtung, die Speicherzellen einschließt, die mit einer von einer Vielzahl von Wortleitungen einschließlich die mindestens einer Randwortleitung und einer Vielzahl von anderen Datenwortleitungen verbunden sind und in Ketten angeordnet und eingerichtet sind, um eine Schwellenspannung beizubehalten, die einem von einer Vielzahl von Datenzuständen entspricht, wobei das Verfahren die folgenden Schritte aufweist: Identifizieren der mindestens einen Randwortleitung; und periodisches Anlegen einer Programmierspannung an die mindestens eine Randwortleitung, um die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu zu programmieren, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen.
  15. Verfahren nach Anspruch 14, wobei sich die Vielzahl von Wortleitungen und eine Vielzahl von dielektrischen Schichten horizontal erstrecken und einander abwechselnd in einem Stapel überlagern, wobei sich die Ketten vertikal durch den Stapel erstrecken, die Speicherzellen zwischen mindestens einem Drain-Side-Select-Gate-Transistor auf einer Drain-Seite jeder der Ketten in Reihe geschaltet sind und verbunden mit einer von einer Vielzahl von Bitleitungen und mindestens einem Source-Side-Select-Gate-Transistor auf einer Source-Seite jeder der Ketten verbunden sind und mit einer Source-Leitung verbunden sind, wobei die mindestens eine Randwortleitung vertikal über der Vielzahl von anderen Datenwortleitungen und unmittelbar angrenzend an den mindestens einen Drain-Side-Select-Gate-Transistor angeordnet ist.
  16. Verfahren nach Anspruch 15, wobei die Ketten in Reihen einschließlich Vollkreisreihen und Halbkreisreihen angeordnet sind, aufweisend Speicherlöcher, welche die Ketten bilden, die teilweise durch eine flache Lochätzung geschnitten sind, die sich vertikal in den Stapel erstreckt, wobei das Verfahren weiterhin die folgenden Schritte einschließt: Anlegen einer sperrenden Bitleitungsspannung an eine der Vielzahl von Bitleitungen, die mit den Ketten der Vollkreisreihen gekoppelt sind, während die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu programmiert werden, um eine Neuprogrammierung der Speicherzellen in den Ketten zu verhindern, die den Vollkreisreihen zugeordnet sind; und gleichzeitiges Anlegen einer Bitleitungsauswahlspannung an eine der Vielzahl von Bitleitungen, die mit den Ketten der Halbkreisreihen gekoppelt sind, während die der mindestens einen Randwortleitung zugeordneten Speicherzellen neu programmiert werden, um die Neuprogrammierung der Speicherzellen in den Ketten zu unterstützen, die den Halbkreisreihen zugeordnet sind.
  17. Verfahren nach Anspruch 14, wobei die Speichereinrichtung weiterhin eine Fehlerkorrekturcode-Engine einschließt, die eingerichtet ist, um Fehler beim Lesen der Speicherzellen zu bestimmen und zu korrigieren, und wobei die Schwellenspannung, die für jede der Speicherzellen möglich ist, ein Schwellenwertfenster überspannt, wobei jede der Speicherzellen eingerichtet ist, um eine Vielzahl von Bits zu speichern, wobei die Vielzahl von Datenzuständen einen Löschzustand an einem ersten Ende des Schwellenwertfensters und eine Vielzahl von programmierten Datenzuständen einschließt, die jeweils der Schwellenspannung entsprechen, die höher ist als die Schwellenspannung, die dem Löschzustand zugeordnet ist, wobei die Vielzahl von programmierten Datenzuständen einen höchsten Datenzustand an einem zweiten Ende des Schwellenwertfensters gegenüber dem ersten Ende einschließt und der Schwellenspannung zugeordnet ist, die höher ist als die Schwellenspannung, die dem gelöschten Zustand zugeordnet ist, und mindestens einen anderen der Vielzahl von programmierten Datenzuständen, wobei das Verfahren weiterhin die folgenden Schritte einschließt: Zählen einer Menge höherer Randdatenzustände der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, deren Schwellenspannung über einer dem höchsten Datenzustand entsprechenden Verifizierungsspannung liegt; Bestimmen, ob die Menge des höheren Randdatenzustands kleiner ist als ein Schwellenwert für den höchsten Randdatenzustand; Lesen von Daten der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, und Erzeugen von korrigierten Daten anhand der Daten unter Verwendung der Fehlerkorrekturcode-Engine, wenn bestimmt wird, dass die Menge des höheren Randdatenzustands kleiner als ein Schwellenwert für den höheren Randdatenzustand ist; und Verwenden der korrigierten Daten beim Neuprogrammieren der der mindestens einen Randwortleitung zugeordneten Speicherzellen, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen.
  18. Speichereinrichtung nach Anspruch 17, wobei die Speicherzellen eine Vielzahl von Blöcken aufweisen, wobei das Verfahren weiterhin die folgenden Schritte einschließt: Bestimmen, in Reaktion auf das Auslösen eines proaktiven Aktualisierungsvorgangs, ob alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden; Beenden des Neuprogrammierens der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, ohne die der mindestens einen Randwortleitung zugeordneten Speicherzellen zu löschen, wenn bestimmt wird, dass alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden; Fortfahren mit dem Überprüfen eines der Vielzahl von Blöcken auf die mindestens eine Randwortleitung, wenn bestimmt wird, dass nicht alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden; Bestimmen, ob jede der Vielzahl von Wortleitungen des einen der Vielzahl von Blöcken die mindestens eine Randwortleitung ist und ob die mit der mindestens einen Randwortleitung verbundenen Speicherzellen die Daten enthalten; Zurückkehren, um zu bestimmen, ob alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden, wenn bestimmt wird, dass mindestens eine von jeder der Vielzahl von Wortleitungen des einen der Vielzahl von Blöcken nicht die mindestens eine Randwortleitung ist und die mit der mindestens einen Randwortleitung verbundenen Speicherzellen die Daten nicht enthalten; Zurückkehren, um zu bestimmen, ob alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden, wenn bestimmt wird, dass die Menge des höheren Randdatenzustands nicht kleiner ist als ein Schwellenwert für den höheren Randdatenzustand; und Zurückkehren, um zu bestimmen, ob alle der Vielzahl von Blöcken auf die mindestens eine Randwortleitung überprüft wurden, nach dem Neuprogrammieren der Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, ohne die Speicherzellen, die der mindestens einen Randwortleitung zugeordnet sind, zu löschen.
  19. Verfahren nach Anspruch 18, weiterhin die folgenden Schritte einschließend: Speichern von datengespeicherten Informationen, die angeben, welche der Vielzahl von Wortleitungen die mindestens eine Randwortleitung und die Vielzahl anderer Datenwortleitungen sind; Speichern von Randinformationen, die angeben, welche der mit der Vielzahl der Wortleitungen verbundenen Speicherzellen die Daten enthalten; und Verwenden der datengespeicherten Informationen und der Randinformationen, wenn bestimmt wird, ob jede der Vielzahl von Wortleitungen des einen der Vielzahl von Blöcken die mindestens eine Randwortleitung ist und ob die mit der mindestens einen Randwortleitung verbundenen Speicherzellen die Daten enthalten.
  20. Verfahren nach Anspruch 17, wobei die Vielzahl von Datenzuständen eine Gesamtzustandsmenge der Vielzahl von Datenzuständen einschließt und der Schwellenwert für den höchsten Randdatenzustand gleich eins über der Gesamtzustandsmenge der Vielzahl von Datenzuständen multipliziert mit einer Gesamtzellenmenge aller Speicherzellen ist.
DE102022113174.2A 2021-09-28 2022-05-24 Proaktive aktualisierung der randdatenwortleitung für halbkreis-drain-side-select-gate Pending DE102022113174A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/487665 2021-09-28
US17/487,665 US11894073B2 (en) 2021-09-28 2021-09-28 Proactive refresh of edge data word line for semi-circle drain side select gate

Publications (1)

Publication Number Publication Date
DE102022113174A1 true DE102022113174A1 (de) 2023-03-30

Family

ID=85477099

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022113174.2A Pending DE102022113174A1 (de) 2021-09-28 2022-05-24 Proaktive aktualisierung der randdatenwortleitung für halbkreis-drain-side-select-gate

Country Status (3)

Country Link
US (1) US11894073B2 (de)
CN (1) CN115881191A (de)
DE (1) DE102022113174A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022035525A (ja) * 2020-08-21 2022-03-04 キオクシア株式会社 半導体記憶装置の動作条件の調整方法
US11961572B2 (en) * 2021-10-27 2024-04-16 Sandisk Technologies, Llc Edge word line data retention improvement for memory apparatus with on-pitch semi-circle drain side select gate technology
US11881266B2 (en) * 2022-02-08 2024-01-23 Sandisk Technologies Llc Neighbor bit line coupling enhanced gate-induced drain leakage erase for memory apparatus with on-pitch semi-circle drain side select gate technology

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9910730B2 (en) * 2015-10-21 2018-03-06 Sandisk Technologies Llc System for handling erratic word lines for non-volatile memory
US10014063B2 (en) * 2015-10-30 2018-07-03 Sandisk Technologies Llc Smart skip verify mode for programming a memory device
US11334256B2 (en) * 2020-02-03 2022-05-17 Western Digital Technologies, Inc. Storage system and method for boundary wordline data retention handling
JP2021136412A (ja) * 2020-02-28 2021-09-13 キオクシア株式会社 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
US20230102668A1 (en) 2023-03-30
US11894073B2 (en) 2024-02-06
CN115881191A (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
DE112017001761B4 (de) NAND-Struktur mit Stufenauswahl-Gate-Transistoren
DE112019000164T5 (de) Speichervorrichtung mit verbundenen wortleitungen zur schnellen programmierung
DE112017003298T5 (de) Schema für das Herunterfahren von Wortleitungen zum Entfernen von Restelektronen
DE102008044997B4 (de) Speicherzellenanordnung, Verfahren zum Steuern einer Speicherzelle, Speicherarray, Verfahren zum Betreiben eines Speicherarrays und elektronische Vorrichtung
DE102022113174A1 (de) Proaktive aktualisierung der randdatenwortleitung für halbkreis-drain-side-select-gate
DE102017104265A1 (de) Dummy-Spannung zum Verringern des Erst-Lese-Effekts in einem Speicher
DE112017004208T5 (de) 3d-nand mit teilblocklöschen
DE112019000148T5 (de) Dynamische Bitabtastungstechniken für die Programmierung von Speichervorrichtungen
DE112019000157T5 (de) Speichervorrichtung mit von nand-ketten getrennten bitleitungen zur schnellen programmierung
DE102018105685A1 (de) Multi-Zustands-Programm, das gesteuertes schwaches Boosten für einen nichtflüchtigen Speicher verwendet
DE69909930T2 (de) Verfahren zum Löschen und Programmieren von Speicheranordnungen
DE102022102591A1 (de) Systeme und verfahren zum einstellen der schwellenspannungsverteilung aufgrund von halbkreis-sgd
DE112018003426T5 (de) Reduzieren der lesestörung der art durch injektion heisser elektronen in 3d-speichervorrichtung mit verbundenen sourceendauswahlgates
DE112016004357T5 (de) Asymmetrischer feldeffekt-passtransistor für nichtflüchtigen speicher
DE102010053557B4 (de) NAND-Programmiertechnik
DE112014005480T5 (de) Systeme, Verfahren und Vorrichtung für Speicherzellen mit gemeinsamen Source-Leitungen
DE102021115501A1 (de) Leseaktualisierung zur verbesserung der leistung bei datenerhaltung für nichtflüchtigen speicher
DE102019124668A1 (de) Transistorschwellenspannungshaltung in 3d-speicher
DE112016000654T5 (de) Mehrzustands-Programmierung für nichtflüchtigen Speicher
DE102020105991A1 (de) SUBBLOCK-GRÖßENREDUKTION FÜR NICHTFLÜCHTIGE 3D-SPEICHER
DE112019005518T5 (de) Mehrzustandsprogrammierung in einer speichervorrichtung mit schleifenabhängiger bitleitungsspannung während der verifizierung
DE102020116365A1 (de) Löschvorgang in 3d-nand
DE112016003568T5 (de) Intelligente Überprüfung bzw. Verifizierung zur Programmierung nicht-flüchtiger Speicher
DE112017006240T5 (de) Unterdrückung von programmierstörungen mit bitleitungs- und selektions-gate-spannungsregelung
DE102021106907A1 (de) Lochvorladeschema mit gate-induzierter drain-leckstromerzeugung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MURGITROYD GERMANY PATENTANWALTSGESELLSCHAFT M, DE