DE102022110250A1 - Halbleiterpackages mit Drahtbondverbindungen und entsprechende Herstellungsverfahren - Google Patents

Halbleiterpackages mit Drahtbondverbindungen und entsprechende Herstellungsverfahren Download PDF

Info

Publication number
DE102022110250A1
DE102022110250A1 DE102022110250.5A DE102022110250A DE102022110250A1 DE 102022110250 A1 DE102022110250 A1 DE 102022110250A1 DE 102022110250 A DE102022110250 A DE 102022110250A DE 102022110250 A1 DE102022110250 A1 DE 102022110250A1
Authority
DE
Germany
Prior art keywords
metal clip
semiconductor chip
wire bonds
connection
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022110250.5A
Other languages
English (en)
Inventor
Mohd Kahar Bajuri
Joel Feliciano Del Rosario
Thai Kee Gan
Mohd Afiz Hashim
Mei Fen Hiew
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102022110250A1 publication Critical patent/DE102022110250A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7795—Means for forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84009—Pre-treatment of the connector and/or the bonding area
    • H01L2224/84051—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8436—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/84365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84899—Combinations of bonding methods provided for in at least two different groups from H01L2224/848 - H01L2224/84898
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84909—Post-treatment of the connector or bonding area
    • H01L2224/84951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Ein Verfahren zum Anbringen eines Metallclips an einem Halbleiterchip weist auf: Ausrichten eines ersten Bondbereichs des Metallclips an einem ersten Bondpad des Halbleiterchips, und, während der erste Bondbereich des Metallclips am ersten Bondpad des Halbleiterchips ausgerichtet ist, Ausbilden einer Mehrzahl von ersten Drahtbonds mit dem ersten Bondpad des Halbleiterchips durch eine Mehrzahl von Öffnungen in dem ersten Bondbereich des Metallclips, wobei die Mehrzahl von ersten Drahtbonds eine Verbindung zwischen dem Metallclip und dem ersten Bondpad des Halbleiterchips bildet. Weitere Verfahren und damit zusammenhängende Halbleiterpackages, die mit solchen Verfahren hergestellt werden, werden ebenfalls beschrieben.

Description

  • HINTERGRUND
  • Leistungshalbleitertechnologien wie SiC und GaN ermöglichen kleinere Bondpads (z. B. bis zu 30 % kleiner im Vergleich zu Si) mit höherer Stromdichte. Die Machbarkeit der konventionellen Löttechnik zum Anbringen von Metallclips an derart kleinen Bondpads ist nicht erwiesen. Lötpaste kann bei kleineren Bondpads verwendet werden, hat aber das Problem einer Verunreinigung der Pads und von Rückständen bei der Reinigung. Bondpads sind in der Regel von einer Passivierung, z. B. Polyimid, umgeben, die eine Öffnung zum Anbringen eines Steckers, z. B. eines Drahtbonds oder eines Metallclips, am Bondpad abgrenzt. Bei herkömmlichen Draht- und Wedge-Bond-Technologien besteht das Risiko einer verbeulten Passivierung und eines Abhebens des Drahtes, insbesondere bei dünnen Bonddrähten mit kleinen Bondpad-Öffnungen, wenn ein Winkelbond vorliegt. Außerdem ist das Design der Bondpad-Öffnung für bestimmte AI-Drahtbond-Größen beschränkt. Bei Gate-Pad-Verbindungen wird die Größe der Gate-Pad-Öffnung für Cu-Clips durch eine kleine Cu-Clip-zu-Gate-Pad-Öffnung begrenzt. Darüber hinaus führt ein kleines Prozessfenster für ein Ausrichten der Clip-Platzierung auf den Source-/Gate-Bereich zu Ertrags- und Leistungseinbußen, welche durch eine Clip-Versatz verursacht werden.
  • Daher besteht ein Bedarf an einem verbesserten Verfahren zum Anbringen eines Metallclips an einem Halbleiterchip und an entsprechenden Halbleiterpackages.
  • KURZBESCHREIBUNG
  • Gemäß einer Ausführungsform eines Verfahrens zum Anbringen eines Metallclips an einem Halbleiterchip weist das Verfahren auf: Ausrichten eines ersten Bondbereichs des Metallclips an einem ersten Bondpad des Halbleiterchips, und während der erste Bondbereich des Metallclips an dem ersten Bondpad des Halbleiterchips ausgerichtet ist, Ausbilden einer Mehrzahl von ersten Drahtbonds mit dem ersten Bondpad des Halbleiterchips durch eine Mehrzahl von Öffnungen in dem ersten Bondbereich des Metallclips, wobei die Mehrzahl von ersten Drahtbonds eine Verbindung zwischen dem Metallclip und dem ersten Bondpad des Halbleiterchips bildet.
  • Gemäß einer Ausführungsform eines Halbleiterpackage weist das Halbleiterpackage auf: einen Halbleiterchip, der an einem Leadframe angebracht ist und ein erstes Bondpad auf einer Seite des Halbleiterchips aufweist, die von dem Leadframe abgewandt ist, einen Metallclip mit einem ersten Bondbereich, der an dem ersten Bondpad des Halbleiterchips durch eine Mehrzahl von ersten Drahtbonds angebracht ist, die sich durch eine Mehrzahl von ersten Öffnungen in dem ersten Bondbereich des Metallclips erstrecken, wobei die Mehrzahl von ersten Drahtbonds eine Verbindung zwischen dem Metallclip und dem ersten Bondpad des Halbleiterchips bildet, und eine Verbindung zwischen der Mehrzahl der ersten Drahtbonds und der Metallclip an einer Seite der Metallclip, die von dem Halbleiterchip abgewandt ist.
  • Gemäß einer anderen Ausführungsform eines Verfahrens zum Anbringen eines Metallclips an einem Halbleiterchip weist das Verfahren auf: Ausbilden einer oder mehrerer erster Drahtbonds an einem ersten Bondpad des Halbleiterchips, Einführen eines distalen Endes jedes ersten Drahtbonds durch eine entsprechende Öffnung in einem ersten Bondbereich des Metallclips, und nach dem Einführen des distalen Endes jedes ersten Drahtbonds durch die entsprechende Öffnung in dem ersten Bondbereich des Metallclips, Ausbilden einer Verbindung zwischen jedem ersten Drahtbond und dem Metallclip an einer Seite des Metallclips, die von dem Halbleiterchip weg weist.
  • Gemäß einer anderen Ausführungsform eines Halbleiterpackages weist das Halbleiterpackage auf: einen Halbleiterchip, der an einem Leadframe angebracht ist und ein erstes Bondpad auf einer Seite des Halbleiterchips aufweist, die von dem Leadframe abgewandt ist, einen Metallclip, einen oder mehrere erste Drahtbonds an dem ersten Bondpad des Halbleiterchips, wobei sich ein distales Ende jedes ersten Drahtbonds durch eine entsprechende Öffnung in einem ersten Bondbereich des Metallclips erstreckt, und eine Verbindung zwischen jedem ersten Drahtbond und dem Metallclip auf einer Seite des Metallclips, die von dem Halbleiterchip abgewandt ist.
  • Der Fachmann wird beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beigefügten Zeichnungen weitere Merkmale und Vorteile erkennen.
  • Figurenliste
  • Die Elemente in den Zeichnungen sind relativ zueinander nicht unbedingt maßstabsgetreu. Gleiche Bezugsziffern bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Die Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung detailliert beschrieben.
    • 1A und 1B veranschaulichen eine Ausführungsform eines Verfahrens zum Anbringen eines Metallclips an einem ersten Bondpad eines Halbleiterchips, wobei 1A eine Querschnittsansicht während des Verfahrens und 1B eine Draufsicht nur des Metallclips und der resultierenden Verbindungen zeigt.
    • 2A bis 2C zeigen eine weitere Ausführungsform eines Verfahrens zum Anbringen eines Metallclips an einem ersten Bondpad eines Halbleiterchips, wobei 2A eine Querschnittsansicht während des Verfahrens, 2B eine Draufsicht nur auf den Metallclip und die resultierenden Verbindungen und 2C eine Draufsicht auf das resultierende Halbleiterpackage zeigt.
    • 3A bis 3C zeigen eine weitere Ausführungsform eines Verfahrens zum Anbringen eines Metallclips an einem ersten Bondpad eines Halbleiterchips, wobei 3A eine Querschnittsansicht während des Verfahrens, 3B eine Draufsicht nur auf den Metallclip und die resultierenden Verbindungen und 3C eine Draufsicht auf das resultierende Halbleiterpackage zeigt.
    • 4A und 4B zeigen eine weitere Ausführungsform eines Verfahrens zum Anbringen eines Metallclips an einem ersten Bondpad eines Halbleiterchips, wobei 4A eine Querschnittsansicht während des Verfahrens und 4B eine Draufsicht nur des Metallclips und der resultierenden Verbindungen zeigt.
    • 5A bis 5C zeigen eine weitere Ausführungsform eines Verfahrens zum Anbringen eines Metallclips an einem ersten Bondpad eines Halbleiterchips, wobei 5A eine Querschnittsansicht während des Verfahrens, 5B eine Draufsicht nur auf den Metallclip und die resultierenden Verbindungen und 5C eine Draufsicht auf das resultierende Halbleiterpackage zeigt.
    • 6A bis 6C zeigen eine weitere Ausführungsform eines Verfahrens zum Anbringen eines Metallclips an einem ersten Bondpad eines Halbleiterchips, wobei 6A eine Querschnittsansicht während des Verfahrens, 6B eine Draufsicht nur auf den Metallclip und die resultierenden Verbindungen und 6C eine Draufsicht auf das resultierende Halbleiterpackage zeigt.
    • 7A bis 7D zeigen Querschnittsansichten verschiedener Stufen einer Ausführungsform eines Verfahrens zum Anbringen eines Metallclips an einem ersten Bondpad eines Halbleiterchips.
    • 8A bis 8D zeigen Querschnittsansichten verschiedener Stadien einer anderen Ausführungsform eines Verfahrens zum Anbringen eines Metallclips an einem ersten Bondpad eines Halbleiterchips.
    • 9 zeigt eine Draufsicht auf eine Ausführungsform eines Halbleiterpackages, das einen Halbleiterchip aufweist, der an einem ersten Teil eines Leadframes angebracht ist.
    • 10A bis 10E zeigen Querschnittsansichten während verschiedener Stadien einer Ausführungsform eines Verfahrens zum Anbringen eines ersten Metallclips an dem ersten Bondpad des in 9 gezeigten Halbleiterchips, wobei der Halbleiterchip ein Leistungshalbleiterchip und das erste Bondpad ein Sourcepad ist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die hierin beschriebenen Ausführungsformen stellen ein verbessertes Verfahren zum Anbringen eines Metallclips an einem Bondpad eines Halbleiterchips und damit verbundene Halbleiterpackages-Designs bereit. Die hierin beschriebenen Verfahren weisen einen oder mehrere Drahtbonds auf, um eine Verbindung zwischen einem Metallclip und einem Bondpad eines Halbleiterchips herzustellen. Es werden auch Halbleiterpackages beschrieben, die nach den hier beschriebenen Verfahren hergestellt werden.
  • Nachfolgend werden unter Bezugnahme auf die Figuren beispielhafte Ausführungsformen der Verfahren zum Anbringen eines Metallclips an einem Bondpad eines Halbleiterchips und damit zusammenhängende Halbleiterpackage-Ausführungen beschrieben.
  • 1A und 1B veranschaulichen eine Ausführungsform eines Verfahrens zum Anbringen eines Metallclips 100, z. B. eines Cu-Clips, an ein erstes Bondpad 102 eines Halbleiterchips 104. 1A zeigt eine Querschnittsansicht während des Verfahrens. 1B zeigt eine Draufsicht nur auf den Metallclip 100 und die daraus resultierenden Verbindungen 106, 108.
  • Bei dem Halbleiterchip 104 kann es sich um einen Logikchip, wie z. B. einen Prozessorchip, einen Speicherchip usw., einen Leistungshalbleiterchip, wie z. B. einen Leistungstransistor, eine Leistungsdiode, eine Halbbrücke usw., oder einen Chip handeln, der Logik- und Leistungsvorrichtungen auf demselben Halbleitersubstrat kombiniert. Gemäß einer Ausführungsform ist der Halbleiterchip 104 ein vertikaler Halbleiterchip mit einem primären Strompfad zwischen einem ersten Leistungskontaktpad 102 auf einer ersten Seite 110 des Halbleiterchips 104 und einem zweiten Leistungskontaktpad 112 auf einer zweiten Seite 114 des Chips 104 gegenüber der ersten Seite 110. Beispiele für vertikale Leistungshalbleiterchips weisen unter anderem Leistungs-Si-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren), IGBTs (Bipolartransistoren mit isoliertem Gate), SiC-MOSFETs, GaN-HEMTs (Transistoren mit hoher Elektronenbeweglichkeit) usw. auf.
  • Das in den 1A und 1B dargestellte Verfahren zum Anbringen des Clips weist das Ausrichten eines ersten Bondbereichs 116 des Metallclips 100 an dem ersten Bondpad 102 des Halbleiterchips 104 auf. Eine Passivierungsschicht 118, wie z. B. Polyimid, kann das erste Bondpad 102 des Halbleiterchips 104 seitlich umgeben und eine Öffnung 120 aufweisen, die das erste Bondpad 102 teilweise oder vollständig freilegt. Gemäß einer Ausführungsform wird der erste Bondbereich 116 des Metallclips 100 an dem ersten Bondpad 102 des Halbleiterchips 104 ausgerichtet mittels Einsetzens des ersten Bondbereichs des Metallclips in die Öffnung 120 der Passivierungsschicht 118. Vorzugsweise wird die Dicke „T_pass“ der Passivierungsschicht 118 so gewählt, dass sie die Funktion hat, den ersten Bondbereich 116 des Metallclips 100 während des in den folgenden Abschnitten beschriebenen Prozesses der Bildung erster Drahtbonds innerhalb des ersten Bondpads 102 zu begrenzen. Beispielsweise kann die Passivierungsschicht 118 eine Dicke von mindestens 20 µm oder 10 % der Dicke des Metallclips 100 haben. Die Dicke der Passivierungsschicht 118 kann ferner ausreichen, um den ersten Bondbereich 116 während des Bildens zusätzlicher Verbindungen zwischen den ersten Drahtbonds und dem Metallclip 100 zu begrenzen.
  • Getrennt oder in Kombination damit kann ein zweiter Bondbereich 122 des Metallclips 100 in ein Ausrichtungsmerkmal 124 eines Metallanschlusses 126 eines Leadframes eingesetzt werden. Bei dem Ausrichtungsmerkmal 124 kann es sich um eine Aussparung, eine Vertiefung usw. zum Ausrichten des Metallclips 100 handeln. Der Halbleiterchip 104 kann an einem Teil 128 des Leadframes angebracht sein, der von der Metallleitung 126 getrennt und beabstandet ist.
  • Gemäß einer Ausführungsform kann der zweite Bondbereich 122 des Metallclips 100 mit dem Metallanschluss 126 unter Verwendung eines Lötmaterials 130 wie z. B. eines vorgeformten Lötbands, einer Lötpaste, usw. verlötet werden. Bei diesem Ansatz wird der Metallclip 100 durch eine Lötstelle 108 auf der Anschlussseite befestigt, bevor die Klammer 100 am Halbleiterchip 104 angebracht wird. Der Metallclip 100 kann während des Lötens des zweiten Bondbereichs 122 des Metallclips 100 an die Metallleitung 126 durch eine Vorrichtung 132, wie z. B. Klammern, festgehalten werden.
  • Das in den 1A und 1B dargestellte Verfahren zum Anbringen des Clips weist ferner auf, dass, während der erste Bondbereich 116 des Metallclips 100 am ersten Bondpad 102 des Halbleiterchips 104 ausgerichtet ist, erste Drahtbonds 134 mit dem ersten Bondpad 102 durch Öffnungen 136 im ersten Bondbereich 116 des Metallclips 100 gebildet werden. Wie oben erläutert, kann das Ausrichten des Clips mittels der Öffnung 120 in der Passivierungsschicht 118 und/oder der Lötstelle 108, die den Metallclip 100 mit dem Metallanschluss 126 verbindet, erfolgen.
  • Zum Bilden der ersten Drahtbonds 134, die durch die Öffnungen 136 im ersten Bondbereich 116 des Metallclips 100 gebildet werden, kann ein Standard-Drahtbondgerät 138 verwendet werden. Die Vorrichtung 132 kann verwendet werden, um den Metallclip 100 während des Drahtbondvorgangs nach unten zu drücken.
  • Bei den ersten Drahtbonds 134 kann es sich um kugel- oder keilförmige Bonds handeln. Das heißt, das proximale Ende 140 der ersten Drahtbonds 134 kann kugelförmig oder keilförmig sein.
  • Im Falle von Kugelbonds ist die Drahtbondvorrichtung 138 ein kapillarunterstütztes Werkzeug. Eine freie Kugel am proximalen Ende 140 der ersten Drahtbonds 134 wird verformt, wenn das kapillarunterstützende Werkzeug gegen die Oberfläche des Bondpads 102 drückt und Kraft und möglicherweise Ultraschall für eine vorbestimmte Zeitdauer anwendet, um die Kugel zu verformen. Jedes verformte Kugelende 140 besetzt eine entsprechende Öffnung 136 im ersten Bondbereich 116 des Metallclips 100, um den Clip 100 am Bondpad 102 zu sichern.
  • Im Falle von Keilbonds, die sowohl Draht- als auch Band-Bonds aufweisen, ist das Drahtbondgerät 138 ein Wedge-Werkzeug. Ultraschallenergie und Druck werden genutzt, um eine Verbindung zwischen dem Draht 134 und dem Chip-Bondpad 102 herzustellen. Der Draht wird in eine flache, längliche Form eines Keils oder Bandes verformt, je nach Art des verwendeten Keilwerkzeugs, und jedes verformte Drahtende 140 besetzt eine entsprechende Öffnung 136 im ersten Bondbereich 116 des Metallclips 100, um den Clip 100 am Chip-Bondpad 102 zu sichern.
  • In beiden Fällen bilden die ersten Drahtbonds 134 eine Verbindung 106 zwischen dem Metallclip 100 und dem ersten Bondpad 102 des Halbleiterchips 104 ohne Verwendung von Lot. Dementsprechend ist die Grenzfläche zwischen dem ersten Bondbereich 116 des Metallclips 100 und dem ersten Bondpad 102 des Halbleiterchips 104 frei von Lot.
  • Die vergrößerte Ansicht in 1A zeigt beispielhafte Konfigurationen für die Öffnungen 136 im ersten Bondbereich 116 des Metallclips 100. Sowohl die versenkte Konfiguration als auch die angesenkte Konfiguration, die in der vergrößerten Ansicht sichtbar ist, dienen zur Aufnahme des Kugel-/Keilkopfes 140 der ersten Drahtbonds 134, um ein Verriegeln zwischen den ersten Drahtbonds 134, dem Metallclip 100 und dem ersten Bondpad 102 des Halbleiterchips 104 zu verstärken. Andere Konfigurationen für die Öffnungen 136 können verwendet werden, und die Seitenwände der Öffnungen 136 können Oberflächenmerkmale wie Rippen, Rillen usw. aufweisen, die ein Verriegeln weiter verstärken.
  • 2A bis 2C zeigen eine weitere Ausführungsform eines Verfahrens zum Anbringen eines Metallclips 100 an einem ersten Bondpad 102 eines Halbleiterchips 104. 2A zeigt eine Querschnittsansicht während des Verfahrens. 2B zeigt eine Draufsicht nur auf der Metallclip 100 und die resultierenden Verbindungen 106, 108. 2C zeigt eine Draufsicht auf das resultierende Halbleiterpackage 200, bei dem es sich um ein gegossenes Package handeln kann oder auch nicht (die Gussmasse ist in 2C nicht dargestellt, um nicht die meisten Packagekomponenten zu verdecken).
  • Das in den 2A bis 2C dargestellte Verfahren ist dem in den 1A und 1B dargestellten Verfahren ähnlich. Ein Unterschied ist, dass das in den 2A bis 2C dargestellte Verfahren nach einem Ausbilden der lötfreien Verbindung 106 zwischen dem Metallclip 100 und dem ersten Bondpad 102 des Halbleiterchips 104 ferner das Ausbilden einer Verbindung 202 zwischen den ersten Drahtbonds 134 und dem Metallclip 100 an einer vom Halbleiterchip 104 abgewandten Seite 204 des Metallclips 100 aufweist. Wie in 2A gezeigt, kann die zusätzliche Verbindung 202 eine Lötverbindung sein, die mit einem Lötmittelauftragswerkzeug 206, wie z. B. einem Lötmitteldrucker, das Lötmittel 208 auf jedes der ersten Drahtbonds aufträgt, gebildet wird. Das Lot 208 erstreckt sich auch auf die Oberseite 204 des Metallclips 100. Das Lot 208 wird aufgeschmolzen oder anderweitig verarbeitet, um die Lötverbindung 202 zu bilden, die die darunter liegende lotfreie Verbindung 106 verstärkt.
  • Gemäß einer Ausführungsform ist das in 2C gezeigte Halbleiterpackage 200 ein Halbleiterpackage 200, und der Halbleiterchip 104 ist ein Leistungshalbleiterchip wie z. B. ein Si-MOSFET, IGBT, SiC-MOSFET, GaN-HEMT, usw. Gemäß dieser Ausführungsform kann das erste Chip-Bondpad 102 ein Source-Pad oder ein Emitter-Pad und das zweite Chip-Bondpad 112 ein Drain-Pad oder ein Kollektor-Pad sein. Eine Drahtbondverbindung 210 kann zwischen einem Gate-Pad 212 des Chips 104, das sich auf derselben Seite 110 des Chips 104 wie das Source-/Emitter-Pad befindet, und einem entsprechenden Anschluss 214 eines Leadframes gebildet werden.
  • 3A bis 3C zeigen eine weitere Ausführungsform eines Verfahrens zum Anbringen eines Metallclips 100 an einem ersten Bondpad 102 eines Halbleiterchips 104. 3A zeigt eine Querschnittsansicht während des Verfahrens. 3B zeigt eine Draufsicht nur auf den Metallclip 100 und die daraus resultierenden Verbindungen 106, 108. 3C zeigt eine Draufsicht auf das resultierende Halbleiterpackages 300, bei dem es sich um ein gegossenes Package handeln kann oder auch nicht (die Gussmasse ist in 2C nicht dargestellt, um nicht die meisten Packagekomponenten zu verdecken).
  • Das in 3A bis 3C dargestellte Verfahren ähnelt dem in den 2A bis 2C dargestellten Verfahren. Ein Unterschied ist, dass die Verbindung 202 zwischen den ersten Drahtbonds 134 und dem Metallclip 100 auf der vom Halbleiterchip 104 abgewandten Seite 204 des Metallclips 100 eine Drahtbondverbindung und keine Lötverbindung ist. Die Verbindung 202 wird durch Ausbilden eines oder mehrerer zusätzlicher Drahtbonds 302 zwischen jedem der ersten Drahtbonds 134 und dem Metallclip 100 an der vom Halbleiterchip 102 abgewandten Seite 204 des Metallclips 100 gebildet. Zum Bilden der zweiten Drahtbonds 302 kann ein Standard-Drahtbondgerät 138 verwendet werden.
  • 4A und 4B zeigen eine weitere Ausführungsform eines Verfahrens zum Anbringen eines Metallclips 100 an einem ersten Bondpad 102 eines Halbleiterchips 104. 4A zeigt eine Querschnittsansicht während des Verfahrens. 4B zeigt eine Draufsicht nur auf den Metallclip 100 und die daraus resultierenden Verbindungen 106, 400.
  • Das in den 4A und 4B dargestellte Verfahren ist dem in den 1A und 1B dargestellten Verfahren ähnlich. Ein Unterschied ist, dass der zweite Bondbereich 122 des Metallclips 100 durch eine Drahtbondverbindung 400 anstelle einer Lötverbindung an der Metallleitung 126 gesichert ist. Gemäß dieser Ausführungsform werden durch entsprechende Öffnungen 404 im zweiten Bondbereich 122 des Metallclips 100 zweite Drahtbonds 402 an der Metallleitung 126 gebildet. Nach dem Ausbilden der zweiten Drahtbonds 402 wird die Verbindung 400 zwischen den zweiten Drahtbonds 401 und der Metallclip 100 an der von der Metallleitung 126 abgewandten Seite 204 der Metallclip 100 ausgebildet. Bei den zweiten Drahtbonds 402 kann es sich um Kugel- oder Keilbindungen handeln, die wie zuvor beschrieben verarbeitet werden, z. B. mit einer Standard-Drahtbondvorrichtung 138, um die Verbindung 400 zwischen den zweiten Drahtbonds 401 und dem Metallclip 100 zu bilden.
  • 5A bis 5C zeigen eine weitere Ausführungsform eines Verfahrens zum Anbringen eines Metallclips 100 an einem ersten Bondpad 102 eines Halbleiterchips 104. 5A zeigt eine Querschnittsansicht während des Verfahrens. 5B zeigt eine Draufsicht nur auf den Metallclip 100 und die daraus resultierenden Verbindungen 106, 108. 5C zeigt eine Draufsicht auf das resultierende Halbleiterpackage 500, das ein gegossenes Package sein kann oder auch nicht (die Gussmasse ist in 2C nicht dargestellt, um nicht die meisten Packagekomponenten zu verdecken).
  • Das in 5A bis 5C dargestellte Verfahren weist die Drahtbond- und Lötverbindungen 106, 202 für den in den 2A bis 2C dargestellten ersten Bondbereich 116 des Metallclips 100 und die Drahtbondverbindung 400 für den in den 4A und 4B dargestellten zweiten Bondbereich 122 des Metallclips 100 auf. Das in den 5A bis 5C dargestellte Verfahren weist ferner ein Bilden einer Lötverbindung 502 zwischen jeder der zweiten Drahtbonds 402 und dem Metallclip 100 an der vom Metallanschluss 126 abgewandten Seite 204 des Metallclips 100 auf. Die Lötverbindung 502 kann unter Verwendung eines Lötmittelauftragswerkzeugs, wie z. B. eines Lötmitteldruckers, gebildet werden, der Lötmittel 504 auf jedem der zweiten Drahtbonds 402 und die Oberseite 204 des Metallclips 100 aufträgt, wobei das Lötmittel 504 aufgeschmolzen oder anderweitig verarbeitet wird, um die Lötverbindung 502 zu bilden, die die darunter liegende lötmittelfreie Verbindung 400 zwischen dem zweiten Bondbereich 122 des Metallclips 100 und der Metallleitung 126 verstärkt.
  • Die 6A bis 6C zeigen eine weitere Ausführungsform eines Verfahrens zum Anbringen eines Metallclips 100 an einem ersten Bondpad 102 eines Halbleiterchips 104. 6A zeigt eine Querschnittsansicht während des Verfahrens. 6B zeigt eine Draufsicht nur auf der Metallclip 100 und die daraus resultierenden Verbindungen 106, 108. 6C zeigt eine Draufsicht auf das resultierende Halbleiterpackage 600, das ein gegossenes Package sein kann oder auch nicht (die Gussmasse ist in 2C nicht dargestellt, um nicht die meisten Packagekomponenten zu verdecken).
  • Das in den 6A bis 6C dargestellte Verfahren weist die doppelten Drahtbondverbindungen 106, 302 für den in den 3A bis 3C dargestellten ersten Bondbereich 116 des Metallclips 100 und die Drahtbondverbindung 400 für den in den 4A und 4B dargestellten zweiten Bondbereich 122 des Metallclips 100 auf. Das in den 6A bis 6C dargestellte Verfahren weist ferner das Ausbilden einer oder mehrerer zusätzlicher Drahtbondverbindungen 602 zwischen jeder der zweiten Drahtbondverbindungen 402 und dem Metallclip 100 an der von der Metallleitung 126 abgewandten Seite 204 des Metallclips 100 auf. Zum Bilden der zusätzlichen Drahtbonds 602 kann eine Standard-Drahtbondvorrichtung 138 verwendet werden.
  • Die 7A bis 7D zeigen Querschnittsansichten verschiedener Stufen einer Ausführungsform eines Verfahrens zum Anbringen eines Metallclips 700, z. B. eines Cu-Clips, an einem ersten Bondpad 702 eines Halbleiterchips 704. Bei dem Halbleiterchip 704 kann es sich um einen Logikchip, wie z. B. einen Prozessorchip, einen Speicherchip usw., einen Leistungshalbleiterchip, wie z. B. einen Leistungstransistor, eine Leistungsdiode, eine Halbbrücke usw., oder einen Chip handeln, der Logik- und Leistungs-Vorrichtungen auf demselben Halbleitersubstrat kombiniert, z. B. wie hierin zuvor beschrieben. Im Falle eines Leistungshalbleiterchips kann das erste Bondpad 702 beispielsweise ein Gatepad oder ein Sourcepad sein.
  • 7A zeigt den Halbleiterchip 704 mit dem ersten Bondpad 702. Der Halbleiterchip 704 kann ein oder mehrere zusätzliche Bondpads auf derselben Seite des Chips 704 wie das erste Bondpad 702 und ein oder mehrere Bondpads auf der gegenüberliegenden Seite des Chips 704 wie das erste Bondpad 702 aufweisen. Eine vereinfachte Ansicht des Halbleiterchips 704 ist in den 7A bis 7D dargestellt, um das Verfahren zum Anbringen von Clips zu verdeutlichen.
  • 7B zeigt einen oder mehrere erste Drahtbonds 706, die auf dem ersten Bondpad 702 des Halbleiterchips 704 ausgebildet sind. Ein Standard-Drahtbondgerät kann zum Bilden jedes ersten Drahtbonds 134 verwendet werden. Jeder erste Drahtbond 706 kann ein Kugel- oder Keilbond sein. Das heißt, das proximale Ende 708 jedes ersten Drahtbonds 706 kann kugelförmig oder keilförmig sein.
  • 7C zeigt das distale Ende 710 jedes ersten Drahtbonds 706, das durch eine entsprechende Öffnung 712 in einem ersten Bondbereich 714 des Metallclips 700 eingeführt wurde.
  • 7D zeigt, wie nach dem Einführen des distalen Endes 710 jedes ersten Drahtbonds 706 durch die entsprechende Öffnung 712 im ersten Bondbereich 714 der Metallclip 700 eine Verbindung 716 zwischen jedem ersten Drahtbond 706 und dem Metallclip 700 an einer vom Halbleiterchip 704 abgewandten Seite 718 des Metallclips 700 gebildet wird. Gemäß der in 7D dargestellten Ausführungsform wird die Verbindung 716 durch Ausbilden eines oder mehrerer zusätzlicher Drahtbonds 720 zwischen jedem ersten Drahtbond 706 und dem Metallclip 700 an der vom Halbleiterchip 704 abgewandten Seite 718 des Metallclips 700 gebildet. Zum Bilden jedes zusätzlichen Drahtbonds 720 kann ein Standard-Drahtbondgerät verwendet werden. Jeder zusätzliche Drahtbond 720 kann kugelförmig oder keilförmig sein.
  • 8A bis 8D zeigen jeweils Querschnittsansichten verschiedener Phasen einer anderen Ausführungsform eines Verfahrens zum Anbringen von Clips. Das in den 8A bis 8D dargestellte Verfahren ist dem in 7A bis 7D dargestellten Verfahren ähnlich. Ein Unterschied ist jedoch, dass die Verbindung 716, die zwischen jedem ersten Drahtbond 706 und dem Metallclip 700 gebildet wird, eine Lötverbindung anstelle einer Bonddraht-Verbindung ist. Die Verbindung 716 kann durch Auftragen von Lot 800 auf die Basis jedes ersten Drahtbonds 706 gebildet werden. Das Lot 800 kann jede entsprechende Öffnung 712 im Metallclip 700 zumindest teilweise ausfüllen. Das Lot 800 wird aufgeschmolzen oder anderweitig verarbeitet, um die Verbindung 716 zwischen jedem ersten Drahtbond 706 und dem Metallclip 700 zu bilden.
  • 9 zeigt eine Draufsicht auf eine Ausführungsform eines Halbleiterpackages 900, das einen Halbleiterchip 902 aufweist, der an einem ersten Teil 904 eines Leadframe 906 angebracht ist. Der Halbleiterchip 902 hat ein erstes Bondpad 908 an einer Seite des Halbleiterchips 902, die von dem ersten Teil 904 des Leadframes 906 abgewandt ist. Der Halbleiterchip 902 hat auch ein zweites Bondpad 910 auf der Seite des ersten Bondpads 908. Bei dem Halbleiterchip 902 kann es sich beispielsweise um einen Leistungshalbleiterchip handeln, das erste Bondpad 908 kann ein Sourcepad und das zweite Bondpad 910 kann ein Gatepad sein. Im Falle einer Vertikalvorrichtung befindet sich das Drain-Pad auf der gegenüberliegenden Seite des Chips 902 und ist daher nicht sichtbar.
  • Das Halbleiterpackage 900 weist ferner einen ersten Metallclip 912 und einen oder mehrere erste Drahtbonds (außer Sichtweite) zum ersten Bondpad 908 des Halbleiterchips 902 auf. Die ersten Drahtbonds können den in den 7A bis 7D und 8A bis 8D gezeigten ersten Drahtbonds 708 entsprechen.
  • Ein distales Ende 914 jedes ersten Drahtbonds erstreckt sich durch eine entsprechende Öffnung in einem ersten Bondbereich des ersten Metallclips 912. Zwischen jedem ersten Drahtbond und dem ersten Metallclip 912 wird auf der vom Halbleiterchip 904 abgewandten Seite des ersten Metallclips 912 eine Verbindung gebildet. Die Verbindung kann nach dem in 7D dargestellten Verfahren für eine Drahtbondverbindung oder nach dem in 8D dargestellten Verfahren für eine Lötverbindung hergestellt werden. Eine ähnliche Drahtbond- oder Lötverbindung 916 kann das gegenüberliegende Ende des ersten Metallclips 912 mit einem ersten Anschluss 918 des Leadframe 906 verbinden.
  • Das Halbleiterpackage 900 weist auch einen zweiten Metallclip 920 und einen oder mehrere zweite Drahtbonds (außer Sichtweite) zum zweiten Bondpad 910 des Halbleiterchips 902 auf. Die zweiten Drahtbonds können den in den 7A bis 7D und 8A bis 8D gezeigten ersten Drahtbonds 708 entsprechen.
  • Ein distales Ende 922 jedes zweiten Drahtbonds erstreckt sich durch eine entsprechende Öffnung in einem ersten Bondbereich des zweiten Metallclips 920. Zwischen jedem zweiten Drahtbond und dem zweiten Metallclip 920 wird auf der vom Halbleiterchip 904 abgewandten Seite des zweiten Metallclips 920 eine Verbindung gebildet. Die Verbindung kann nach dem in 7D dargestellten Verfahren für eine Drahtbondverbindung oder nach dem in 8D dargestellten Verfahren für eine Lötverbindung hergestellt werden. Eine ähnliche Drahtbond- oder Lötverbindung 924 kann das gegenüberliegende Ende des zweiten Metallclips 920 mit einem zweiten Anschluss 926 des Leadframe 906 verbinden.
  • Die 10A bis 10E zeigen jeweilige Querschnittsansichten entlang der in 9 mit A-A' bezeichneten Linie während verschiedener Stadien einer Ausführungsform eines Verfahrens zum Anbringen des ersten Metallclips 912 an das erste Bondpad 908 des Halbleiterchips 904. Gemäß dieser Ausführungsform ist der Halbleiterchip 902 ein Leistungshalbleiterchip, und das erste Bondpad 908 ein Sourcepad. Der Leadframe 906 ist in den 10A bis 10E nicht dargestellt, um die Chip-zu-Clip-Verbindungen hervorzuheben.
  • 10A zeigt den Halbleiterchip 904 mit dem ersten Bondpad 902. Eine vereinfachte Ansicht des Halbleiterchips 904 ist in den 10A bis 10E dargestellt, um das Verfahren zum Anbringen des Clips zu verdeutlichen.
  • 10B zeigt eine Mehrzahl von ersten Drahtbonds 1000, die auf dem ersten Bondpad 902 des Halbleiterchips 904 ausgebildet sind. Zum Bilden der ersten Drahtbonds 1000 kann ein Standard-Drahtbondgerät verwendet werden. Jeder erste Drahtbond 1000 kann ein Kugel- oder Keilbond sein. Das heißt, das proximale Ende 1002 jedes ersten Drahtbonds 1000 kann kugelförmig oder keilförmig sein.
  • 10C zeigt das auf das erste Bondpad 902 des Leistungshalbleiters aufgebrachte Lot 1004. Das Lot 1004 kann durch Drucken oder eine andere Standard-Lotauftragungstechnik aufgebracht werden.
  • 10D zeigt das distale Ende 1106 jedes ersten Drahtbonds 1000, das durch eine entsprechende Öffnung 1008 in einem ersten Bondbereich des ersten Metallclips 912 eingeführt ist. Über das zuvor aufgebrachte Lot 1004 wird eine Verbindung zwischen dem ersten Bondpad 902 des Halbleiterchips 904 und dem ersten Bondbereich des ersten Metallclips 912 an einer dem Halbleiterchip 904 zugewandten Seite 1010 des ersten Metallclips 912 gebildet.
  • 10E zeigt nach dem Einbringen des distalen Endes und dem Löten eine Verbindung 1012, die zwischen jedem ersten Drahtbond 1000 und dem ersten Metallclip 912 auf einer Seite 1014 des ersten Metallclips 912 gebildet wird, die vom Halbleiterchip 904 abgewandt ist. Gemäß der in 10E dargestellten Ausführungsform wird die Verbindung 1012 durch Bilden eines oder mehrerer zusätzlicher Drahtbonds zwischen jedem ersten Drahtbond 1000 und dem ersten Metallclip 912 an der vom Halbleiterchip 904 abgewandten Seite 1014 des ersten Metallclips 912 gebildet, z. B. gemäß dem in 7D dargestellten Verfahren. Zum Bilden jedes zusätzlichen Drahtbonds kann ein Standard-Drahtbondgerät verwendet werden, das kugel- oder keilförmig sein kann. Die Verbindung 1012 kann stattdessen eine Lötverbindung sein, z. B. entsprechend dem in 8D dargestellten Verfahren.
  • Obwohl die vorliegende Offenbarung nicht so beschränkt ist, zeigen die folgenden nummerierten Beispiele einen oder mehrere Aspekte der Offenbarung.
  • Beispiel 1. Verfahren zum Anbringen eines Metallclips an einem Halbleiterchip, wobei das Verfahren aufweist: Ausrichten eines ersten Bondbereichs des Metallclips an einem ersten Bondpad des Halbleiterchips, und während der erste Bondbereich des Metallclips am ersten Bondpad des Halbleiterchips ausgerichtet ist, Ausbilden einer Mehrzahl von ersten Drahtbonds an dem ersten Bondpad des Halbleiterchips durch eine Mehrzahl von Öffnungen in dem ersten Bondbereich des Metallclips, wobei die Mehrzahl von ersten Drahtbonds eine Verbindung zwischen dem Metallclip und dem ersten Bondpad des Halbleiterchips bildet.
  • Beispiel 2. Das Verfahren gemäß Beispiel 1, wobei das Ausrichten des ersten Bondbereichs des Metallclips an dem ersten Bondpad des Halbleiterchips aufweist: Einsetzen des ersten Bondbereichs des Metallclips in eine Öffnung einer Passivierungsschicht, die das erste Bondpad des Halbleiterchips seitlich umgibt.
  • Beispiel 3. Das Verfahren gemäß Beispiel 1, wobei das Ausrichten des ersten Bondbereichs des Metallclips an dem ersten Bondpad des Halbleiterchips aufweist: Einsetzen eines zweiten Bondbereichs des Metallclips in ein Ausrichtungsmerkmal eines Metallleiters eines Leadframes, wobei der Halbleiterchip an einem Teil des Leadframes angebracht ist, der von dem Metallleiter getrennt und beabstandet ist.
  • Beispiel 4. Das Verfahren gemäß Beispiel 3 weist ferner auf: Löten des zweiten Bondbereichs des Metallclips an die Metallleitung.
  • Beispiel 5. Das Verfahren gemäß Beispiel 3 weist ferner auf: Ausbilden einer Mehrzahl von zweiten Drahtbonds an der Metallleitung durch eine Mehrzahl von Öffnungen in dem zweiten Bondbereich des Metallclips, wobei die Mehrzahl von zweiten Drahtbonds eine Verbindung zwischen dem Metallclip und der Metallleitung bildet, und nach dem Ausbilden der Mehrzahl von zweiten Drahtbonds Ausbilden einer Verbindung zwischen der Mehrzahl von zweiten Drahtbonds und dem Metallclip an einer Seite der Metallclips, die von der Metallleitung weg weist.
  • Beispiel 6. Das Verfahren gemäß Beispiel 5 weist ferner auf: Ausbilden einer Lötverbindung zwischen jedem der zweiten Drahtbonds und dem Metallclip an der von der Metallleitung abgewandten Seite des Metallclips.
  • Beispiel 7. Das Verfahren gemäß Beispiel 5 weist ferner auf: Ausbilden eines oder mehrerer zusätzlicher Drahtbonds zwischen jedem der zweiten Drahtbonds und dem Metallclip an der von der Metallleitung abgewandten Seite der Metallclip.
  • Beispiel 8. Verfahren gemäß einem der Beispiele 1 bis 7, wobei das Ausrichten des ersten Bondbereichs des Metallclips am ersten Bondpad des Halbleiterchips aufweist: Löten eines zweiten Bondbereichs des Metallclips an einen Metallanschluss eines Leadframes, wobei der Halbleiterchip an einem Teil des Leadframes angebracht ist, der von dem Metallanschluss getrennt und beabstandet ist.
  • Beispiel 9. Das Verfahren gemäß einem der Beispiele 1 bis 8 weist ferner auf: nach dem Ausbilden der Verbindung zwischen der Metallclip und dem ersten Bondpad des Halbleiterchips, Ausbilden einer Verbindung zwischen der Mehrzahl der ersten Drahtbonds und dem Metallclip an einer Seite des Metallclips, die von dem Halbleiterchip abgewandt ist.
  • Beispiel 10. Verfahren gemäß Beispiel 9, bei dem das Ausbilden der Verbindung zwischen den mehreren ersten Drahtbonds und dem Metallclip auf der dem Halbleiterchip abgewandten Seite des Metallclips aufweist: Ausbilden einer Lötverbindung zwischen jedem der ersten Drahtbonds und dem Metallclip auf der dem Halbleiterchip abgewandten Seite des Metallclips.
  • Beispiel 11. Verfahren gemäß Beispiel 9, bei dem das Ausbilden der Verbindung zwischen den mehreren ersten Drahtbonds und dem Metallclip auf der dem Halbleiterchip abgewandten Seite des Metallclips aufweist: Ausbilden von einem oder mehreren zusätzlichen Drahtbonds zwischen jedem der ersten Drahtbonds und dem Metallclip auf der dem Halbleiterchip abgewandten Seite des Metallclips.
  • Beispiel 12. Das Verfahren gemäß einem der Beispiele 1 bis 11, bei dem die mehreren Öffnungen im ersten Bondbereich des Metallclips versenkt oder angesenkt sind, um einen Kugel- oder Keilkopf der ersten Drahtbonds aufzunehmen.
  • Beispiel 13. Das Verfahren gemäß einem der Beispiele 1 bis 12, wobei der Halbleiterchip ein Leistungshalbleiterchip ist, wobei das erste Bondpad des Halbleiterchips ein Sourcepad des Leistungshalbleiterchips ist, wobei das Verfahren ferner aufweist: Ausbilden einer Drahtbondverbindung mit einem Gatepad des Leistungshalbleiterchips, das sich auf derselben Seite des Leistungshalbleiterchips befindet wie das Sourcepad.
  • Beispiel 14. Ein Halbleiterpackage, aufweisend: einen Halbleiterchip, der an einem Leadframe angebracht ist und ein erstes Bondpad auf einer Seite des Halbleiterchips aufweist, die von dem Leadframe abgewandt ist, einen Metallclip mit einem ersten Bondbereich, der an dem ersten Bondpad des Halbleiterchips durch eine Mehrzahl von ersten Drahtbonds angebracht ist, die sich durch eine Mehrzahl von ersten Öffnungen in dem ersten Bondbereich des Metallclips erstrecken, wobei die Mehrzahl von ersten Drahtbonds eine Verbindung zwischen dem Metallclip und dem ersten Bondpad des Halbleiterchips bildet, und eine Verbindung zwischen der Mehrzahl der ersten Drahtbonds und dem Metallclip an einer Seite des Metallclips, die von dem Halbleiterchip abgewandt ist.
  • Beispiel 15. Das Halbleiterpackage gemäß Beispiel 14, wobei die Verbindung zwischen der Mehrzahl der ersten Drahtbonds und dem Metallclip auf der dem Halbleiterchip abgewandten Seite des Metallclips eine Lötverbindung zwischen jedem der ersten Drahtbonds und dem Metallclip auf der dem Halbleiterchip abgewandten Seite des Metallclips aufweist.
  • Beispiel 16. Das Halbleiterpackages gemäß Beispiel 14, wobei die Verbindung zwischen der Mehrzahl der ersten Drahtbonds und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips einen oder mehrere zusätzliche Drahtbonds zwischen jedem der ersten Drahtbonds und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips aufweist.
  • Beispiel 17. Verfahren zum Anbringen eines Metallclips an einem Halbleiterchip, wobei das Verfahren aufweist: Ausbilden eines oder mehrerer erster Drahtbonds an einem ersten Bondpad des Halbleiterchips, Einführen eines distalen Endes jedes ersten Drahtbonds durch eine entsprechende Öffnung in einem ersten Bondbereich des Metallclips, und nach dem Einführen des distalen Endes jedes ersten Drahtbonds durch die entsprechende Öffnung in dem ersten Bondbereich des Metallclips, Ausbilden einer Verbindung zwischen jedem ersten Drahtbond und dem Metallclip an einer von dem Halbleiterchip abgewandten Seite des Metallclips.
  • Beispiel 18. Verfahren gemäß Beispiel 17, wobei das Ausbilden der Verbindung zwischen jedem ersten Drahtbond und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips aufweist: Ausbilden eines oder mehrerer zusätzlicher Drahtbonds zwischen jedem ersten Drahtbond und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips.
  • Beispiel 19. Verfahren gemäß Beispiel 17, wobei das Ausbilden der Verbindung zwischen jedem ersten Drahtbond und dem Metallclip an der vom Halbleiterchip abgewandten Seite des Metallclips aufweist: Ausbilden einer Lötverbindung zwischen jedem ersten Drahtbond und dem Metallclip an der vom Halbleiterchip abgewandten Seite des Metallclips.
  • Beispiel 20. Das Verfahren gemäß einem der Beispiele 17 bis 19, wobei der Halbleiterchip ein Leistungshalbleiterchip ist und wobei das erste Bondpad des Halbleiterchips ein Gatepad des Leistungshalbleiterchips ist.
  • Beispiel 21. Das Verfahren gemäß einem der Beispiele 17 bis 19, wobei der Halbleiterchip ein Leistungshalbleiterchip ist, wobei das erste Bondpad des Halbleiterchips ein Sourcepad des Leistungshalbleiterchips ist, wobei das Verfahren weiterhin aufweist: vor dem Einführen des distalen Endes jedes ersten Drahtbonds durch die entsprechende Öffnung im ersten Bondbereich des Metallclips, Aufbringen von Lötmittel auf das Sourcepad des Leistungshalbleiters, und Bilden, mittels des Lötmittels, einer Verbindung zwischen dem Sourcepad des Leistungshalbleiters und dem ersten Bondbereich des Metallclips an einer Seite des Metallclips, die dem Halbleiterchip zugewandt ist.
  • Beispiel 22. Halbleiterpackage, aufweisend: einen Halbleiterchip, der an einem Leadframe angebracht ist und ein erstes Bondpad an einer Seite des Halbleiterchips aufweist, die von dem Leadframe abgewandt ist, einen Metallclip, eine oder mehrere erste Drahtbonds an dem ersten Bondpad des Halbleiterchips, wobei sich ein distales Ende jedes ersten Drahtbonds durch eine entsprechende Öffnung in einem ersten Bondbereich des Metallclips erstreckt, und eine Verbindung zwischen jedem ersten Drahtbond und dem Metallclip an einer Seite des Metallclips, die von dem Halbleiterchip abgewandt ist.
  • Beispiel 23. Das Halbleiterpackages gemäß Beispiel 22, wobei die Verbindung zwischen jedem ersten Drahtbond und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips einen oder mehrere zusätzliche Drahtbonds zwischen jedem ersten Drahtbond und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips aufweist.
  • Beispiel 24. Das Halbleiterpackages gemäß Beispiel 22, wobei die Verbindung zwischen jedem ersten Drahtbond und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips eine Lötverbindung zwischen jedem ersten Drahtbond und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips aufweist.
  • Begriffe wie „erster“, „zweiter“ und dergleichen werden zur Beschreibung verschiedener Elemente, Bereiche, Abschnitte usw. verwendet und sind auch nicht als einschränkend zu verstehen. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Wie hierin verwendet, sind die Begriffe „mit“, „enthaltend“, „aufweisend“, „umfassend“ und ähnliche offene Begriffe, die das Vorhandensein bestimmter Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „ein“ und „der“ sollen sowohl den Plural als auch den Singular aufweisen, es sei denn, aus dem Kontext geht eindeutig etwas anderes hervor.
  • Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich etwas anderes vermerkt ist.
  • Obwohl hier spezifische Ausführungsformen abgebildet und beschrieben wurden, wird der Fachmann erkennen, dass die gezeigten und beschriebenen spezifischen Ausführungsformen durch eine Mehrzahl alternativer und/oder gleichwertiger Implementierungen ersetzt werden können, ohne dass der Anwendungsbereich der vorliegenden Erfindung verlassen wird. Die vorliegende Anmeldung soll alle Anpassungen oder Variationen der hierin beschriebenen Ausführungsformen abdecken. Daher ist vorgesehen, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt ist.

Claims (24)

  1. Verfahren zum Anbringen eines Metallclips an einem Halbleiterchip, das Verfahren aufweisend: Ausrichten eines ersten Bondbereichs des Metallclips an einem ersten Bondpad des Halbleiterchips, und während der erste Bondbereich des Metallclips am ersten Bondpad des Halbleiterchips ausgerichtet ist, Bilden einer Mehrzahl von ersten Drahtbonds mit dem ersten Bondpad des Halbleiterchips durch eine Mehrzahl von Öffnungen im ersten Bondbereich des Metallclips, wobei die Mehrzahl der ersten Drahtbonds eine Verbindung zwischen dem Metallclip und dem ersten Bondpad des Halbleiterchips bildet.
  2. Verfahren gemäß Anspruch 1, wobei das Ausrichten des ersten Bondbereichs des Metallclips am ersten Bondpad des Halbleiterchips aufweist: Einsetzen des ersten Bondbereichs des Metallclips in eine Öffnung einer Passivierungsschicht, die das erste Bondpad des Halbleiterchips seitlich umgibt.
  3. Verfahren gemäß Anspruch 1, wobei das Ausrichten des ersten Bondbereichs des Metallclips am ersten Bondpad des Halbleiterchips aufweist: Einsetzen eines zweiten Bondbereichs des Metallclips in ein Ausrichtungsmerkmal einer Metallleitung eines Leadframes, wobei der Halbleiterchip an einem Teil des Leadframes angebracht ist, der von der Metallleitung getrennt und beabstandet ist.
  4. Verfahren gemäß Anspruch 3, ferner aufweisend: Verlöten des zweiten Bondbereichs des Metallclips mit dem Metallkabel.
  5. Verfahren gemäß Anspruch 3, ferner aufweisend: Ausbilden einer Mehrzahl von zweiten Drahtbonds mit der Metallleitung mittels einer Mehrzahl von Öffnungen in dem zweiten Bondbereich des Metallclips, wobei die Mehrzahl von zweiten Drahtbonds eine Verbindung zwischen dem Metallclip und der Metallleitung bildet, und nach dem Ausbilden der mehreren zweiten Drahtbonds, Ausbilden einer Verbindung zwischen den mehreren zweiten Drahtbonds und dem Metallclip an einer Seite des Metallclips, die von der Metallleitung weg zeigt.
  6. Verfahren gemäß Anspruch 5, ferner aufweisend Ausbilden einer Lötstelle zwischen jedem der zweiten Drahtbonds und dem Metallclip auf der von der Metallleitung abgewandten Seite des Metallclips.
  7. Verfahren gemäß Anspruch 5, ferner aufweisend Ausbilden eines oder mehrerer zusätzlicher Drahtbonds zwischen jedem der zweiten Drahtbonds und dem Metallclip auf der von der Metallleitung abgewandten Seite des Metallclips.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, wobei das Ausrichten des ersten Bondbereichs des Metallclips am ersten Bondpad des Halbleiterchips aufweist: Löten eines zweiten Bondbereichs des Metallclips an eine Metallleitung eines Leadframes, wobei der Halbleiterchip an einem Teil des Leadframes angebracht ist, der von der Metallleitung getrennt und beabstandet ist.
  9. Verfahren gemäß einem der Ansprüche 1 bis 8, ferner aufweisend: nach dem Ausbilden der Verbindung zwischen dem Metallclip und dem ersten Bondpad des Halbleiterchips, Ausbilden einer Verbindung zwischen der Mehrzahl der ersten Drahtbonds und dem Metallclip an einer Seite des Metallclips, die von dem Halbleiterchip weg zeigt.
  10. Verfahren gemäß Anspruch 9, wobei das Ausbilden der Verbindung zwischen der Mehrzahl der ersten Drahtbonds und dem Metallclip auf der von dem Halbleiterchip abgewandten Seite des Metallclips aufweist: Ausbilden einer Lötverbindung zwischen jedem der ersten Drahtbonds und dem Metallclip an der vom Halbleiterchip abgewandten Seite des Metallclips.
  11. Verfahren gemäß Anspruch 9, wobei das Ausbilden der Verbindung zwischen der Mehrzahl der ersten Drahtbonds und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips aufweist: Bilden eines oder mehrerer zusätzlicher Drahtbonds zwischen jedem der ersten Drahtbonds und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips.
  12. Verfahren gemäß einem der Ansprüche 1 bis 11, bei dem die mehreren Öffnungen im ersten Bondbereich des Metallclips zum Aufnehmen eines Kugel- oder Keilkopfes der ersten Drahtbonds versenkt oder angesenkt sind.
  13. Verfahren gemäß einem der Ansprüche 1 bis 12, wobei der Halbleiterchip ein Leistungshalbleiterchip ist, wobei das erste Bondpad des Halbleiterchips ein Sourcepad des Leistungshalbleiterchips ist, wobei das Verfahren ferner aufweist: Ausbilden einer Drahtbondverbindung mit einem Gate-Pad des Leistungshalbleiterchips, das sich auf derselben Seite des Leistungshalbleiterchips befindet wie das Source-Pad.
  14. Halbleiterpackage, aufweisend: einen Halbleiterchip, der an einem Leadframe angebracht ist und ein erstes Bondpad an einer vom Leadframe abgewandten Seite des Halbleiterchips aufweist, einen Metallclip mit einem ersten Bondbereich, der am ersten Bondpad des Halbleiterchips durch eine Mehrzahl von ersten Drahtbonds angebracht ist, die sich durch eine Mehrzahl von ersten Öffnungen im ersten Bondbereich des Metallclips erstrecken, wobei die Mehrzahl von ersten Drahtbonds eine Verbindung zwischen dem Metallclip und dem ersten Bondpad des Halbleiterchips bildet, und eine Verbindung zwischen der Mehrzahl der ersten Drahtbonds und dem Metallclip auf einer vom Halbleiterchip abgewandten Seite des Metallclips.
  15. Halbleiterpackage gemäß Anspruch 14, wobei die Verbindung zwischen den mehreren ersten Drahtbonds und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips eine Lötverbindung zwischen jedem der ersten Drahtbonds und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips aufweist .
  16. Halbleiterpackages gemäß Anspruch 14, wobei die Verbindung zwischen den mehreren ersten Drahtbonds und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips einen oder mehrere zusätzliche Drahtbonds zwischen jedem der ersten Drahtbonds und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips aufweist
  17. Verfahren zum Anbringen eines Metallclips an einem Halbleiterchip, wobei das Verfahren aufweist: Ausbilden eines oder mehrerer erster Drahtbonds an einem ersten Bondpad des Halbleiterchips, Einführen eines distalen Endes jedes ersten Drahtbonds durch eine entsprechende Öffnung in einem ersten Bondbereich des Metallclips, und nach dem Einführen des distalen Endes jedes ersten Drahtbonds durch die entsprechende Öffnung im ersten Bondbereich des Metallclips, Bilden einer Verbindung zwischen jedem ersten Drahtbond und dem Metallclip an einer Seite des Metallclips, die von dem Halbleiterchip weg zeigt.
  18. Verfahren gemäß Anspruch 17, wobei das Ausbilden der Verbindung zwischen jedem ersten Drahtbond und dem Metallclip an der vom Halbleiterchip abgewandten Seite des Metallclips aufweist: Ausbilden eines oder mehrerer zusätzlicher Drahtbonds zwischen jedem ersten Drahtbond und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips.
  19. Verfahren gemäß Anspruch 17, wobei das Ausbilden der Verbindung zwischen jedem ersten Drahtbond und dem Metallclip an der vom Halbleiterchip abgewandten Seite des Metallclips aufweist: Ausbilden einer Lötverbindung zwischen jedem ersten Drahtbond und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips.
  20. Verfahren gemäß einem der Ansprüche 17 bis 19, wobei der Halbleiterchip ein Leistungshalbleiterchip ist und wobei das erste Bondpad des Halbleiterchips ein Gatepad des Leistungshalbleiterchips ist.
  21. Verfahren gemäß einem der Ansprüche 17 bis 19, wobei der Halbleiterchip ein Leistungshalbleiterchip ist, wobei das erste Bondpad des Halbleiterchips ein Sourcepad des Leistungshalbleiterchips ist, wobei das Verfahren ferner aufweist: vor dem Einführen des distalen Endes jedes ersten Drahtbonds durch die entsprechende Öffnung im ersten Bondbereich des Metallclips, Aufbringen von Lötmittel auf das Source-Pad des Leistungshalbleiters, und Ausbilden einer Verbindung zwischen dem Source-Pad des Leistungshalbleiters und dem ersten Bondbereich des Metallclips auf einer Seite des Metallclips, die dem Halbleiterchip zugewandt ist, mittels des Lots.
  22. Halbleiterpackage, aufweisend: einen Halbleiterchip, der an einem Leadframe angebracht ist und ein erstes Bondpad an einer vom Leadframe abgewandten Seite des Halbleiterchips aufweist, einen Metallclip, einen oder mehrere erste Drahtbonds mit dem ersten Bondpad des Halbleiterchips, wobei sich ein distales Ende jedes ersten Drahtbonds durch eine entsprechende Öffnung in einem ersten Bondbereich des Metallclips erstreckt, und eine Verbindung zwischen jedem ersten Drahtbond und dem Metallclip an einer vom Halbleiterchip abgewandten Seite des Metallclips.
  23. Halbleiterpackage gemäß Anspruch 22, wobei die Verbindung zwischen jedem ersten Drahtbond und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips einen oder mehrere zusätzliche Drahtbonds zwischen jedem ersten Drahtbond und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips aufweist.
  24. Halbleiterpackage gemäß Anspruch 22, wobei die Verbindung zwischen jedem ersten Drahtbond und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips eine Lötverbindung zwischen jedem ersten Drahtbond und dem Metallclip auf der vom Halbleiterchip abgewandten Seite des Metallclips aufweist.
DE102022110250.5A 2021-04-28 2022-04-27 Halbleiterpackages mit Drahtbondverbindungen und entsprechende Herstellungsverfahren Pending DE102022110250A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/243,056 US11842953B2 (en) 2021-04-28 2021-04-28 Semiconductor package with wire bond joints and related methods of manufacturing
US17/243,056 2021-04-28

Publications (1)

Publication Number Publication Date
DE102022110250A1 true DE102022110250A1 (de) 2022-11-03

Family

ID=83601196

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022110250.5A Pending DE102022110250A1 (de) 2021-04-28 2022-04-27 Halbleiterpackages mit Drahtbondverbindungen und entsprechende Herstellungsverfahren

Country Status (3)

Country Link
US (2) US11842953B2 (de)
CN (1) CN115249623A (de)
DE (1) DE102022110250A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11842953B2 (en) 2021-04-28 2023-12-12 Infineon Technologies Ag Semiconductor package with wire bond joints and related methods of manufacturing

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459147B1 (en) 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
US6521982B1 (en) 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US20060012055A1 (en) 2004-07-15 2006-01-19 Foong Chee S Semiconductor package including rivet for bonding of lead posts
JP5090088B2 (ja) 2007-07-05 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2011204886A (ja) 2010-03-25 2011-10-13 Panasonic Corp 半導体装置及びその製造方法
US9054091B2 (en) * 2013-06-10 2015-06-09 Alpha & Omega Semiconductor, Inc. Hybrid packaged lead frame based multi-chip semiconductor device with multiple semiconductor chips and multiple interconnecting structures
CN107210238B (zh) 2015-02-25 2020-03-17 三菱电机株式会社 功率模块
EP3389090A1 (de) 2017-04-11 2018-10-17 ABB Schweiz AG Leistungselektronisches modul
TWI746883B (zh) * 2017-09-29 2021-11-21 韓商Ｊｍｊ韓國有限公司 形成有陰刻圖案的半導體封裝用夾具、引線框架、基板及包括其的半導體封裝體
DE102018133089A1 (de) 2018-12-20 2020-06-25 Danfoss Silicon Power Gmbh Halbleitermodul mit einem Halbleiter und einem den Halbleiter teilweise einhausenden Gehäuse
US11842953B2 (en) 2021-04-28 2023-12-12 Infineon Technologies Ag Semiconductor package with wire bond joints and related methods of manufacturing

Also Published As

Publication number Publication date
CN115249623A (zh) 2022-10-28
US20220352056A1 (en) 2022-11-03
US11842953B2 (en) 2023-12-12
US20240105564A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
DE102016110235B4 (de) Halbleitervorrichtungen mit Clipvorrichtung und Verfahren zum Fertigen einer Halbleitervorrichtung
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE112017000977B4 (de) Halbleitermodul und verfahren zum herstellen desselben
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102011053149C5 (de) Die-Anordnung und Verfahren zum Prozessieren eines Dies
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102014102364A1 (de) Mehrchipbaugruppe mit getrennten zwischenverbindungen zwischen chips
DE102013219959B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102011053519A1 (de) Elektronisches Bauelement
DE102017207192A1 (de) Halbleitervorrichtung, Herstellungsverfahren und leitfähiges Säulenelement
DE102015115999A1 (de) Elektronische Komponente
DE102015103555B4 (de) Elektronisches Bauteil
DE102022110250A1 (de) Halbleiterpackages mit Drahtbondverbindungen und entsprechende Herstellungsverfahren
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102021005969A1 (de) Leadframe-gehäuse mit einstellbarem clip
DE102014112429A1 (de) Halbleiterpackage mit Mehrebenen-Chipblock
DE102018130147A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102004047306B4 (de) Leistungs-Halbleiterbauteil mit mehreren Bauteilkomponenten
DE112018005048T5 (de) Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist
DE102021122591A1 (de) Mehrlagiges verbindungsband
DE102007044046B4 (de) Verfahren zur internen Kontaktierung eines Leistungshalbleitermoduls
DE102020106929B4 (de) Halbleitervorrichtung mit einem die-pad mit einer dammartigen konfiguration und verfahren zur herstellung einer halbleitervorrichtung
DE202022104434U1 (de) Formgegossenes Leistungshalbleitermodul