DE102021209486A1 - Elektronikanordnung und Verfahren zu deren Herstellung - Google Patents

Elektronikanordnung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102021209486A1
DE102021209486A1 DE102021209486.4A DE102021209486A DE102021209486A1 DE 102021209486 A1 DE102021209486 A1 DE 102021209486A1 DE 102021209486 A DE102021209486 A DE 102021209486A DE 102021209486 A1 DE102021209486 A1 DE 102021209486A1
Authority
DE
Germany
Prior art keywords
power semiconductor
circuit carrier
semiconductor component
area
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021209486.4A
Other languages
English (en)
Inventor
Lukas Loeber
Johannes Meckbach
Hartmut Wayand
Thomas Kiedrowski
Arne Stephen Fischer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102021209486.4A priority Critical patent/DE102021209486A1/de
Priority to PCT/EP2022/071346 priority patent/WO2023030788A1/de
Priority to CN202280058880.0A priority patent/CN117882178A/zh
Publication of DE102021209486A1 publication Critical patent/DE102021209486A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27442—Manufacturing methods by blanket deposition of the material of the layer connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/2755—Selective modification
    • H01L2224/27552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

Die Erfindung betrifft eine Elektronikanordnung (100) zwischen einem Leistungshalbleiterbauelement (10) und einem Schaltungsträger (14), wobei das Leistungshalbleiterbauelement (10) auf gegenüberliegenden Seiten jeweils wenigstens einen Kontaktbereich (22, 24, 26) aufweist, und wobei der dem Schaltungsträger (14) zugewandte wenigstens eine Kontaktbereich (22, 24) mit einem Anschlussbereich (28, 30) des Schaltungsträgers (14) elektrisch kontaktiert ist.

Description

  • Technisches Gebiet
  • Die Erfindung betrifft eine Elektronikanordnung zwischen einem Leistungshalbleiterbauelement und zwei Schaltungsträgern, die sich insbesondere durch gute thermomechanische Eigenschaften und eine vorteilhafte Fertigung auszeichnet. Ferner betrifft die Erfindung ein Verfahren zum Ausbilden einer erfindungsgemäßen Elektronikanordnung.
  • Stand der Technik
  • Aus der DE 10 2015 205 704 A1 der Anmelderin ist eine Elektronikanordnung mit den Merkmalen des Oberbegriffs des Anspruchs 1 bekannt. Die bekannte Elektronikanordnung weist einen Schaltungsträger in Form eines DBC (Direct-Bonded-Copper) auf, der über eine Lötverbindung mit einer Unterseite eines als Transistor ausgebildeten Leistungshalbleiterbauelements verbunden ist. Die elektrische Kontaktierung der Oberseite des Leistungshalbleiterbauelements mit dem Schaltungsträger erfolgt über Bonddrahtverbindungen.
  • Offenbarung der Erfindung
  • Die erfindungsgemäße Elektronikanordnung zwischen einem Leistungshalbleiterbauelement und einem Schaltungsträger, umfassend das Leistungshalbleiterbauelement und den Schaltungsträger, mit den Merkmalen des Anspruchs 1 hat den Vorteil, dass sie eine besonders kompakte Anordnung eines zwischen zwei Schaltungsträgern angeordneten Leistungshalbleiterbauelements bei gleichzeitig guten thermomechanischen Eigenschaften ermöglicht.
  • Die genannten Vorteile werden bei einer erfindungsgemäßen Elektronikanordnung mit den Merkmalen des Anspruchs 1 dadurch erzielt, dass das Leitungshalbleiterbauelement auf der dem Schaltungsträger abgewandten Seite im Bereich wenigstens eines Kontaktbereichs mit einem weiteren Schaltungsträger elektrisch kontaktiert ist, dass auf wenigstens einem Kontaktbereich und/oder einem Anschlussbereich eine im additiven Verfahren erzeugte Verbindungsschicht angeordnet ist, und dass die Verbindungsschicht mit dem Anschlussbereich und/oder dem Kontaktbereich mittels einer Lötverbindung verbunden ist.
  • Vorteilhafte Weiterbildungen der erfindungsgemäßen Elektronikanordnung sind in den Unteransprüchen aufgeführt.
  • Um insbesondere thermomechanische Belastungen auf das Leistungshalbleiterbauelement bzw. die Schaltungsträger in einer senkrecht zur Ebene des Leistungshalbleiterbauelements bzw. der Schaltungsträger verlaufenden Richtung zu reduzieren, ist es besonders bevorzugt vorgesehen, dass die Verbindungsschicht in einer senkrecht zur Oberfläche des Leistungshalbleiterbauelements verlaufenden Richtung einen geringeren Elastizitätsmodul aufweist als in einer parallel zur Oberfläche des Leistungshalbleiterbauelements verlaufenden Richtung. Mit anderen Worten gesagt bedeutet dies, dass richtungsabhängige, unterschiedliche Elastizitäten der Verbindungsschicht generiert werden.
  • Bevorzugt ist es darüber hinaus vorgesehen, dass die Verbindungsschicht aus mehreren Lagen eines metallischen Ausgangsmaterials gebildet ist, und dass zumindest einige der Lagen in einer parallel zur Oberfläche des Leistungshalbleiterbauelements verlaufenden Richtung Lücken bzw. Freiräume aufweisen. Die Lücken bzw. Freiräume dienen insbesondere der Erzielung unterschiedlicher E-Module in den angesprochenen beiden, senkrecht zur Oberfläche des Leistungshalbleiterbauelements verlaufenden Richtungen sowie ggf. einer verbesserten Kühlung bzw. einer verbesserten Wärmeabfuhr. Die Herstellung der Verbindungsschicht erfolgt in der Praxis insbesondere dadurch, dass nach und nach Lagen der Verbindungsschicht durch Aufbringen eines metallischen Pulvers erzeugt werden, die nach dem Aufbringen selektiv durch einen Laserstrahl (oder einen Photonenstrahl) aufgeschmolzen werden. Das aufgeschmolzene Material erstarrt anschließend unter Ausbildung eines Teils der Verbindungsschicht, während das nicht aufgeschmolzene Material in einem nachgeordneten Bearbeitungsgang aus dem Bereich der Verbindungsschicht entfernt wird. Vorzugsweise besteht das metallische Pulver aus oder enthält Kupfer und/oder Aluminium und/oder eine Kupferlegierung und/oder eine Aluminiumlegierung. Alternativ oder zusätzlich enthält das metallische Pulver ein Komposit umfassend Kohlenstoff. In besonders vorteilhafter Weise ermöglicht der additive Aufbau ein Mischen der genannten Materialen zu einem Pulvergemisch, um so unterschiedliche Legierungen durch den Schmelzvorgang zu erzeugen. Ergänzend wird erläutert, dass neben dem angesprochenen additiven Verfahren selbstverständlich auch andere, aus dem Stand der Technik an sich bekannte additive Fertigungsverfahren eingesetzt werden können, um die Verbindungsschicht herzustellen.
  • In bevorzugter Weiterbildung ist es vorgesehen, dass die Verbindungsschicht in einer senkrecht zur Oberfläche des Leistungshalbleiterbauelements verlaufenden Ebene einen kleineren Elastizitätsmodul aufweist als in einer parallel zur Ebene des Leistungshalbleiterbauelements verlaufenden Ebene, insbesondere durch Ausbildung der Verbindungsschicht mit einem Fischgrätmuster. Ein derartiges Fischgrätmuster ermöglicht die angesprochenen unterschiedlichen richtungsabhängigen Elastizitäten der Verbindungsschicht. Jedoch sind auch andere Geometrien der Verbindungsschicht möglich, um die unterschiedlichen (richtungsabhängigen) Elastizitäten zu realisieren.
  • Zur optimierten Anbindung der Verbindungsschicht kann es vorgesehen sein, dass zumindest eine erste, auf dem Kontaktbereich bzw. dem Kontaktbereich ausgebildete Lage der Verbindungsschicht als vollflächige Lage ausgebildet ist.
  • Eine weitere bevorzugte Ausgestaltung zur Verbesserung der Lötverbindung sieht vor, dass zumindest eine, auf der dem Anschlussbereich zugewandten Seite andere Lage der Verbindungsschicht Lücken bzw. Freiräume aufweist.
  • Eine weitere Ausgestaltung der Erfindung sieht vor, dass der Schaltungsträger und der weitere Schaltungsträger im Bereich außerhalb des Leistungshalbleiterbauelements elektrisch miteinander kontaktiert sind, gegebenenfalls unter Zwischenlage eines Kontaktelements, und dass im Bereich der Kontaktierung wenigstens eine, im additiven Verfahren erzeugte Verbindungsschicht angeordnet ist
  • Die soweit beschriebene Elektronikanordnung sieht es insbesondere vor, dass das Leistungshalbleiterbauelement ein Transistor und der Schaltungsträger und der weitere Schaltungsträger jeweils ein Substrat ist.
  • Weiterhin umfasst die Erfindung auch ein Verfahren zum Ausbilden einer Elektronikanordnung, insbesondere soweit beschriebenen erfindungsgemäßen Elektronikanordnung, wobei das erfindungsgemäße Verfahren zumindest folgende Schritte aufweist: Zunächst erfolgt der Aufbau einer Verbindungsschicht auf und/oder im Bereich eines Kontaktbereichs des Leistungshalbleiterbauelements und/oder auf einem Anschlussbereich des Schaltungsträgers und/oder des weiteren Schaltungsträgers im additiven Verfahren. Anschließend erfolgt ein Inkontaktbringen des Schaltungsträgers und des weiteren Schaltungsträgers unter Zwischenlage des Leistungshalbleiterbauelements. Zuletzt erfolgt das Ausbilden einer Lötverbindung zwischen der Verbindungsschicht und dem Anschlussbereich bzw. dem Kontaktbereich.
  • Eine bevorzugte Weiterbildung des Verfahrens sieht vor, dass ein Lot auf der Verbindungsschicht durch Dispensen aufgebracht wird.
  • Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsformen der Erfindung sowie anhand der Zeichnung.
  • Figurenliste
    • 1 zeigt in einem vereinfachten Längsschnitt eine Elektronikanordnung zwischen einem als Transistor ausgebildeten Leistungshalbleiterbauelement und auf gegenüberliegenden Seiten des Leistungshalbleiterbauelements angeordneten Schaltungsträgern in Form jeweils eines Substrats.
  • Ausführungsformen der Erfindung
  • In der 1 ist eine Elektronikanordnung 100 dargestellt, die ein Leistungshalbleiterbauelement 10 in Form eines Transistors 12, einen Schaltungsträger 14 in Form eines Substrats 16 und einen weiteren Schaltungsträger 18, ebenfalls in Form eines Substrats 20, umfasst, wobei das Leistungshalbleiterbauelement 10 mit den beiden Schaltungsträgern 14 und 18 elektrisch kontaktiert ist. Weiterhin verlaufen die Ebenen des Leistungshalbleiterbauelements 10 und der beiden Schaltungsträger 14 und 18 parallel zueinander.
  • Das Leistungshalbleiterbauelement 10 weist auf der dem Schaltungsträger 14 zugewandten Seite zwei, voneinander getrennt angeordnete, durch Metallisierungen ausgebildete Kontaktbereiche 22, 24, und auf der dem weiteren Schaltungsträger 18 zugewandten Seite einen einzigen, ebenfalls durch eine Metallisierung ausgebildeten Kontaktbereich 26 auf. Weiterhin sind auf den beiden Schaltungsträgern 14 und 18, dem jeweiligen Kontaktbereich 22, 24 und 26 zugeordnet, Anschlussbereiche 28, 30, 32 in Form von Leiterbahnabschnitten 34 vorgesehen.
  • Zwischen den Anschlussbereichen 28, 30 und 32 und den Kontaktbereichen 22, 24 und 26 sind im additiven Verfahren hergestellte Verbindungsschichten 36, 38 und 40 angeordnet. Die vorzugsweise durch lagenweisen Aufbau von metallischem Ausgangsmaterial (Metallpulver) und anschließendes selektives Schmelzen des Ausgangsmaterials durch einen Elektronenstrahl (Laserstrahl) erzeugten Verbindungsschichten 36, 38 und 40 werden insbesondere auf den Anschlussbereichen 28, 30 oder 32, alternativ oder zusätzlich auf den Kontaktbereichen 22, 24 und 26 des Leistungshalbleiterelements 10 erzeugt.
  • Weiterhin erfolgt die Verbindung zwischen den Verbindungsschichten 36, 38 und 40 und den Schaltungsträgern 14 und 18 sowie dem Leistungshalbleiterbauelement 10 durch in der 1 nicht dargestellte Lötverbindungen. Die Lötverbindungen werden immer auf der Seite bzw. dem Element ausgebildet, auf dem kein Aufbau der Verbindungsschicht 36, 38, 40 erfolgt ist.
  • Wie anhand der 1 erkennbar ist, sind in einer senkrecht zur Ebene des Leistungshalbleiterbauelements 10 sowie der Schaltungsträger 14 und 18 verlaufenden Ebene bzw. parallel zur Zeichenebene der 1 Lücken 42 bzw. Freiräume in den Verbindungsschichten 36, 38 und 40 ausgebildet. Insbesondere bilden die Verbindungsschichten 36, 38 und 40 dadurch jeweils Fischgrätmuster 44 aus, derart, dass entsprechend des Doppelpfeils 45 in einer senkrecht zur Ebene des Leistungshalbleiterbauelements 10 und der Schaltungsträger 14 und 18 verlaufenden Richtung die Verbindungsschichten 36, 38 und 40 eine geringere Steifigkeit bzw. einen geringeren Elastizitätsmodul aufweisen als in Richtung der Ebene des Leistungshalbleiterbauelements 10 bzw. der Schaltungsträger 14 und 18. Dadurch werden in Richtung des Doppelpfeils 45 verlaufende thermomechanische Spannungen von der Verbindungsschicht 36, 38, 40 im Sinne eines Federelements zumindest teilweise aufgenommen bzw. egalisiert und eine Weiterleitung entsprechnder Spannungen an das Leistungsbauelement 10 bzw. die Schaltungsträger 14, 18 reduziert.
  • Zusätzlich kann es vorgesehen sein, dass die beiden Schaltungsträger 14 und 18 in einem Bereich außerhalb des Leistungshalbleiterbauelements 10 elektrisch miteinander kontaktiert sind. Im dargestellten Ausführungsbeispiel ist zusätzlich zwischen den beiden Schaltungsträgern 14 und 18 ein Kontaktelement 46 in Form eines Lötverbinders 48 vorgesehen. Auch zwischen dem Kontaktelement 46 und Leiterbahnabschnitten 50, 52 der beiden Schaltungsträger 14 und 18 sind im additiven Verfahren ausgebildete Verbindungsschichten 54 und 56 ausgebildet, die zwischen den Leiterbahnabschnitten 48 und 50 und dem Kontaktelement 46 angeordnet ist.
  • Die soweit beschriebene Elektronikanordnung 100 kann in vielfältiger Art und Weise abgewandelt bzw. modifiziert werden, ohne vom Erfindungsgedanken abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102015205704 A1 [0002]

Claims (10)

  1. Elektronikanordnung (100) zwischen einem Leistungshalbleiterbauelement (10) und einem Schaltungsträger (14), wobei das Leistungshalbleiterbauelement (10) auf gegenüberliegenden Seiten jeweils wenigstens einen Kontaktbereich (22, 24, 26) aufweist, und wobei der dem Schaltungsträger (14) zugewandte wenigstens eine Kontaktbereich (22, 24) mit einem Anschlussbereich (28, 30) des Schaltungsträgers (14) elektrisch kontaktiert ist, dadurch gekennzeichnet, dass das Leistungshalbleiterbauelement (10) auf der dem Schaltungsträger (14) abgewandten Seite im Bereich wenigstens eines Kontaktbereichs (26) mit einem weiteren Schaltungsträger (18) elektrisch kontaktiert ist, dass auf dem wenigstens einem Kontaktbereich (22, 24, 26) und/oder dem Anschlussbereich (28, 30, 32) der Schaltungsträger (14, 18) eine im additiven Verfahren erzeugte Verbindungsschicht (36, 38, 40) angeordnet ist, und dass die wenigstens eine Verbindungsschicht (36, 38, 40) mit dem Anschlussbereich (28, 30, 32) und/oder dem Kontaktbereich (22, 34, 26) mittels einer Lötverbindung verbunden ist.
  2. Elektronikanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Verbindungsschicht (36, 38, 40) in einer senkrecht zur Oberfläche des Leistungshalbleiterbauelements (10) verlaufenden Richtung einen geringeren Elastizitätsmodul aufweist als in einer parallel zur Oberfläche des Leistungshalbleiterbauelements (10) verlaufenden Richtung.
  3. Elektronikanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Verbindungsschicht (36, 38, 40) aus mehreren Lagen eines metallischen Ausgangsmaterials gebildet ist, und dass zumindest einige der Lagen in einer parallel zur Oberfläche des Leistungshalbleiterbauelements (10) verlaufenden Ebene Lücken (42) bzw. Freiräume aufweisen.
  4. Elektronikanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Verbindungsschicht (36, 38, 40) in einer senkrecht zur Oberfläche des Leistungshalbleiterbauelements (10) verlaufenden Ebene einen kleineren Elastizitätsmodul aufweist als in einer parallel zur Ebene des Leistungshalbleiterbauelements (10) verlaufenden Ebene, insbesondere durch Ausbildung der Verbindungsschicht (36, 38, 40) mit einem Fischgrätmuster (44).
  5. Elektronikanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass zumindest eine erste, auf dem Kontaktbereich (22, 24, 26) bzw. dem Anschlussbereich (28, 30, 32) ausgebildete Lage der Verbindungsschicht (36, 38, 40) als vollflächige Lage ausgebildet ist.
  6. Elektronikanordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass zumindest eine, auf der dem Anschlussbereich (28, 30, 32) zugewandten Seite angeordnete Lage der Verbindungsschicht (36, 38, 40) Lücken (42) bzw. Freiräume aufweist.
  7. Elektronikanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Schaltungsträger (14) und der weitere Schaltungsträger (18) im Bereich außerhalb des Leistungshalbleiterbauelements (10) elektrisch miteinander kontaktiert sind, ggf. unter Zwischenlage eines Kontaktelements (46), und dass im Bereich der Kontaktierung wenigstens eine, im additiven Verfahren erzeugte Verbindungsschicht (54, 56) angeordnet ist.
  8. Elektronikanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Leistungshalbleiterbauelement (10) ein Transistor (12) und der Schaltungsträger (14) und der weitere Schaltungsträger (18) jeweils ein Substrat (16, 20) ist.
  9. Verfahren zum Ausbilden einer Elektronikanordnung (100), die insbesondere nach einem der Ansprüche 1 bis 8 ausgebildet ist, umfassend zumindest folgende Schritte: - Aufbau einer Verbindungsschicht (36, 38, 40) auf und/oder im Bereich eines Kontaktbereichs (22, 24, 26) des Leistungshalbleiterbauelements (10) und/oder auf einem Anschlussbereich (28, 30, 32) des Schaltungsträgers (14) und/oder des weiteren Schaltungsträger (18) im additiven Verfahren - Inkontaktbringen des Schaltungsträgers (14) und des weiteren Schaltungsträgers (18) unter Zwischenlage des Leistungshalbleiterbauelements (10) - Ausbilden einer Lötverbindung zwischen der Verbindungsschicht (36, 38, 40) und dem Anschlussbereich (28, 30, 32) bzw. dem Kontaktbereich (22, 24, 26)
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass ein Lot auf der Verbindungsschicht (36, 38, 40) durch Dispensen aufgebracht wird.
DE102021209486.4A 2021-08-30 2021-08-30 Elektronikanordnung und Verfahren zu deren Herstellung Pending DE102021209486A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102021209486.4A DE102021209486A1 (de) 2021-08-30 2021-08-30 Elektronikanordnung und Verfahren zu deren Herstellung
PCT/EP2022/071346 WO2023030788A1 (de) 2021-08-30 2022-07-29 Elektronikanordnung mit einem leistungshalbleiterbauelement zwischen zwei schaltungsträgern und verfahren zu deren herstellung
CN202280058880.0A CN117882178A (zh) 2021-08-30 2022-07-29 带有在两个电路载体之间的功率半导体结构元件的电子布置结构及制造电子布置结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021209486.4A DE102021209486A1 (de) 2021-08-30 2021-08-30 Elektronikanordnung und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
DE102021209486A1 true DE102021209486A1 (de) 2023-03-02

Family

ID=83059165

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021209486.4A Pending DE102021209486A1 (de) 2021-08-30 2021-08-30 Elektronikanordnung und Verfahren zu deren Herstellung

Country Status (3)

Country Link
CN (1) CN117882178A (de)
DE (1) DE102021209486A1 (de)
WO (1) WO2023030788A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015205704A1 (de) 2015-03-30 2016-10-06 Robert Bosch Gmbh Kontaktanordnung und Verfahren zu Herstellung der Kontaktanordnung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812553B2 (en) * 2002-01-16 2004-11-02 Delphi Technologies, Inc. Electrically isolated and thermally conductive double-sided pre-packaged component
CN104903998A (zh) * 2013-01-09 2015-09-09 株式会社日立制作所 半导体装置及其制造方法
EP2871675A1 (de) * 2013-11-06 2015-05-13 Mitsubishi Electric R & D Centre Europe B.V. Druckverbindung für einen Halbleiterchip mittels flexibler Nanodrähte und entsprechendes Herstellungsverfahren
US9508667B2 (en) * 2014-12-23 2016-11-29 Intel Corporation Formation of solder and copper interconnect structures and associated techniques and configurations
ITTO20150229A1 (it) * 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti
CN110199579B (zh) * 2017-09-14 2022-07-01 新电元工业株式会社 电子模块以及电子模块的制造方法
EP3739624A1 (de) * 2019-05-13 2020-11-18 Infineon Technologies Austria AG Halbleiteranordnung mit einem zwischen zwei trägern eingekapselten komprimierbaren kontaktelement und entsprechendes herstellungsverfahren

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015205704A1 (de) 2015-03-30 2016-10-06 Robert Bosch Gmbh Kontaktanordnung und Verfahren zu Herstellung der Kontaktanordnung

Also Published As

Publication number Publication date
CN117882178A (zh) 2024-04-12
WO2023030788A1 (de) 2023-03-09

Similar Documents

Publication Publication Date Title
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE112014005600T5 (de) Metallteil, Metallteiloberflächenbearbeitungsverfahren, Halbleitervorrichtung, Halbleitervorrichtungsherstellungsverfahren und Verbundformkörper
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
EP1716595A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
WO2003072288A1 (de) Verbindung mit einer diffusionslotstelle und verfahren zu ihrer herstellung
DE102015205704A1 (de) Kontaktanordnung und Verfahren zu Herstellung der Kontaktanordnung
EP0741504A2 (de) Metallleiterplatte und Verfahren zur Herstellung
DE3635375C2 (de)
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
DE102021209486A1 (de) Elektronikanordnung und Verfahren zu deren Herstellung
DE4425943B4 (de) Verfahren zur Herstellung eines mehrschichtigen Leiter- bzw. Anschlusselements und Leiter- bzw. Anschlusselement
DE112018006382T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102021209484A1 (de) Elektronikanordnung und Verfahren zu deren Herstellung
DE102007002807B4 (de) Chipanordnung
DE102012216546A1 (de) Halbleiterchip, verfahren zur herstellung eines halbleiterchips und verfahren zum verlöten eines halbleiterchips mit einem träger
EP4047648A1 (de) Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren
DE102012213555B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
EP3611761A1 (de) Verfahren und metallsubstrat zum kontaktieren eines leistungshalbleiters durch ein kontaktierungsmittel mit zumindest einem kontaktierungsfreien bereich als belastungsreduzierende struktur
DE102021209485A1 (de) Flip-Chip-Anordnung und Verfahren zum Herstellen einer Flip-Chip-Anordnung
DE10113474A1 (de) Elektrische Schaltung
DE102022121193A1 (de) Elektronische struktur und verfahren zu deren herstellung
DE102021213437A1 (de) Schaltungsanordnung und Verfahren zum Ausbilden einer Schaltungsanordnung
EP0020666A1 (de) Halbleiteranordnung
AT404207B (de) Verfahren zum herstellen elektrischer schaltkreise