DE102021209484A1 - Elektronikanordnung und Verfahren zu deren Herstellung - Google Patents

Elektronikanordnung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102021209484A1
DE102021209484A1 DE102021209484.8A DE102021209484A DE102021209484A1 DE 102021209484 A1 DE102021209484 A1 DE 102021209484A1 DE 102021209484 A DE102021209484 A DE 102021209484A DE 102021209484 A1 DE102021209484 A1 DE 102021209484A1
Authority
DE
Germany
Prior art keywords
connection
power semiconductor
semiconductor component
layer
circuit carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021209484.8A
Other languages
English (en)
Inventor
Lukas Loeber
Johannes Meckbach
Hartmut Wayand
Thomas Kiedrowski
Arne Stephen Fischer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102021209484.8A priority Critical patent/DE102021209484A1/de
Publication of DE102021209484A1 publication Critical patent/DE102021209484A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

Die Erfindung betrifft eine Elektronikanordnung (100; 100a) zwischen einem Leistungshalbleiterbauelement (10; 10a) und einem Schaltungsträger (16), wobei das Leistungshalbleiterbauelement (10; 10a) auf gegenüberliegenden Seiten jeweils wenigstens einen Kontaktbereich (24; 24a, 25, 26) aufweist, der mit einem Anschlussbereich (22; 22a) des Schaltungsträgers (16) auf der dem Leistungshalbleiterbauelement (10; 10a) zugewandten Seite elektrisch kontaktiert ist.

Description

  • Technisches Gebiet
  • Die Erfindung betrifft eine Elektronikanordnung zwischen einem Leistungshalbleiterbauelement und einem Schaltungsträger, die sich durch gute thermomechanische Eigenschaften und eine herstellungstechnisch günstige Produktionsweise auszeichnet. Ferner betrifft die Erfindung ein Verfahren zum Ausbilden einer erfindungsgemäßen Elektronikanordnung.
  • Stand der Technik
  • Aus der DE 10 2015 205 704 A1 der Anmelderin ist eine Elektronikanordnung mit den Merkmalen des Oberbegriffs des Anspruchs 1 bekannt. Die bekannte Elektronikanordnung weist einen Schaltungsträger in Form eines DBC (Direct-Bonded-Copper) auf, der über eine Lötverbindung mit einer Unterseite eines als Transistor ausgebildeten Leistungshalbleiterbauelements verbunden ist. Die elektrische Kontaktierung der Oberseite des Leistungshalbleiterbauelements mit dem Schaltungsträger erfolgt über Bonddrahtverbindungen.
  • Offenbarung der Erfindung
  • Die erfindungsgemäße Elektronikanordnung zwischen einem Leistungshalbleiterbauelement und einem Schaltungsträger mit den Merkmalen des Anspruchs 1 hat den Vorteil, dass sie besonders großflächige und somit auch mechanisch robuste Verbindungen zwischen dem Leistungshalbleiterbauelement und dem Schaltungsträger ermöglicht, und dass darüber hinaus besonders gute thermomechanische Eigenschaften durch die Möglichkeit der Aufnahme von mechanischen Belastungen/Spannungen erzielt werden.
  • Vor dem Hintergrund der obigen Erläuterungen ist es bei einer erfindungsgemäßen Elektronikanordnung vorgesehen, dass auf wenigstens einem Kontaktbereich des Leistungshalbleiterbauelements oder einem Anschlussbereich des Schaltungsträgers eine im additiven Verfahren erzeugte Verbindungsschicht angeordnet ist, wobei in einer Weiterbildung vorzugsweise wenigstens ein, auf der dem Schaltungsträger abgewandten Seite angeordneter Kontaktbereich des Leistungshalbleiterbauelements über ein starres Verbindungselement, insbesondere einen Lötclip, mit einem Anschlussbereich des Schaltungsträgers verbunden ist, und/oder vorzugsweise die Verbindungsschicht mit dem Anschlussbereich oder dem Kontaktbereich insbesondere mittels einer Lötverbindung verbunden ist.
  • Vorteilhafte Weiterbildungen der erfindungsgemäßen Elektronikanordnung zwischen einem Leistungshalbleiterbauelement und einem Schaltungsträger sind in den Unteransprüchen aufgeführt.
  • Ganz besonders bevorzugt zur Gewährleistung thermomechanisch guter Eigenschaften der Verbindung zwischen dem Leistungshalbleiterbauelement und dem Schaltungsträger ist es, wenn die Verbindungsschicht in einer senkrecht zur Ebene des Leistungshalbleiterbauelements verlaufenden Richtung einen geringeren Elastizitätsmodul aufweist als in einer parallel zur Ebene des Leistungshalbleiterbauelements verlaufenden Richtung. Mit anderen Worten gesagt bedeutet, dass die Verbindungsschicht senkrecht zu dem Schaltungsträger bzw. dem Leistungshalbleiterbauelement eine geringere Steifigkeit aufweist als in einer parallel zu den genannten Bauelementen verlaufenden Richtung, sodass die Verbindungsschicht elastische Eigenschaften im Sinne eines Federelements aufweisen kann.
  • Hinsichtlich der Ausbildung der Verbindungsschicht ist es bevorzugt vorgesehen, dass die Verbindungsschicht aus mehreren Lagen eines metallischen Ausgangsmaterials gebildet ist, und dass zumindest einige der Lagen in einer parallel zur Oberfläche des Leistungshalbleiterbauelements verlaufenden Ebene Lücken bzw. Freiräume aufweisen. In der Praxis ist es bevorzugt vorgesehen, dass eine derartige Verbindungsschicht durch lagenweises Aufbringen eines metallischen Pulvers und anschließendes selektives Aufschmelzen mit anschließendem Erstarren durch einen Elektronenstrahl oder einen Laserstrahl erzeugt wird. Die in der Verbindungsschicht ausgebildeten Freiräume bzw. Lücken dienen der Einstellung der thermomechanischen Eigenschaften und/oder gegebenenfalls einer Kühlwirkung der Verbindungsschicht. Das metallische Pulver besteht aus oder enthält Kupfer und/oder Aluminium und/oder eine Kupferlegierung und/oder eine Aluminiumlegierung. Alternativ oder zusätzlich enthält das metallische Pulver ein Komposit umfassend Kohlenstoff. In besonders vorteilhafter Weise ermöglicht der additive Aufbau ein Mischen der genannten Materialen zu einem Pulvergemisch, um so unterschiedliche Legierungen durch den Schmelzvorgang zu erzeugen.
  • In bevorzugter Weiterbildung der soweit beschriebenen Verbindungsschicht ist es vorgesehen, dass die Verbindungsschicht in einer senkrecht zur Ebene des Leistungshalbleiterbauelements verlaufenden Ebene ein Fischgrätmuster ausbildet. Ein derartiges Fischgrätmuster ermöglicht die angesprochene Elastizität der Verbindungsschicht in einer senkrecht zu dem Leistungshalbleiterbauelement verlaufenden Richtung. Jedoch sind auch andere Muster, Formen bzw. Querschnitte der Verbindungsschicht denkbar, um die gewünschten unterschiedlichen Elastizitäten bzw. eine Federwirkung in unterschiedliche Richtungen zu ermöglichen.
  • Um eine besonders gute und vollflächige Anbindung der Verbindungsschicht an dem Element zu erzielen, auf dem die Verbindungsschicht aufgebaut ist, ist es bevorzugt vorgesehen, dass zumindest eine erste, auf dem Kontaktbereich oder dem Anschlussbereich ausgebildete Lage der Verbindungsschicht als vollflächige Lage ausgebildet ist.
  • Die Lötverbindung zwischen der Verbindungsschicht und dem Schaltungsträger lässt sich dadurch optimieren, dass zumindest eine, auf der dem Anschlussbereich oder dem Kontaktbereich zugewandten Seite angeordnete Lage der Verbindungsschicht Lücken bzw. Freiräume aufweist. In diesen Lücken bzw. Freiräumen kann teilweise Lot angeordnet werden, das somit zusätzlich zur stoffschlüssigen Verbindung auch eine formschlüssige Verbindung zwischen der Verbindungsschicht und dem Anschlussbereich des Schaltungsträgers oder zwischen der Verbindungsschicht und dem Kontaktbereich des Leistungshalbleiterbauelements ausbildet.
  • Um die thermische Belastung des Leistungshalbleiterbauelements bei dessen Betrieb zu reduzieren, ist es vorgesehen, dass das Verbindungselement, insbesondere der Lötclip, auf der der Verbindungsschicht abgewandten Seite mit einem Kühlelement, insbesondere einem Kühlkörper, verbunden ist.
  • Die soweit beschriebene Elektronikanordnung sieht insbesondere einen Transistor als Leistungshalbleiterbauelement und ein Substrat als Schaltungsträger vor.
  • Weiterhin umfasst die Erfindung auch ein Verfahren zum Ausbilden einer soweit beschriebenen erfindungsgemäßen Elektronikanordnung. Das erfindungsgemäße Verfahren weist dabei zumindest folgende Schritte auf: In einem ersten Schritt erfolgt der Aufbau einer Verbindungsschicht auf einem Kontaktbereich des Leistungshalbleiterbauelements oder auf wenigstens einen Anschlussbereich des Schaltungsträgers in einem additiven Verfahren. Anschließend erfolgt ein Inkontaktbringen der wenigstens einen Verbindungsschicht mit einem Verbindungselement (Lötclip) oder einem Anschlussbereich des Schaltungsträgers. Zuletzt erfolgt das Ausbilden einer Verbindung, insbesondere einer Lötverbindung zwischen der Verbindungsschicht und dem Anschlussbereich oder dem Kontaktbereich oder zwischen der Verbindungsschicht und dem Verbindungselement (Lötclip).
  • In Weiterbildung des soweit beschriebenen Verfahrens ist es vorgesehen, dass ein Lot zum Ausbilden der Lötverbindung auf der Verbindungsschicht durch Dispensen aufgebracht wird.
  • Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsformen der Erfindung sowie anhand der Zeichnungen.
  • Figurenliste
    • 1 und 2 zeigen in jeweils vereinfachten Längsschnitten unterschiedlich ausgebildete Elektronikanordnungen zwischen einem als Transistor ausgebildeten Leistungshalbleiterbauelement und einem als Substrat ausgebildeten Schaltungsträger.
  • Ausführungsformen der Erfindung
  • Gleiche Elemente bzw. Elemente mit gleicher Funktion sind in den Figuren mit den gleichen Bezugsziffern versehen.
  • In der 1 ist eine erste Elektronikanordnung 100 zwischen einem als Transistor 12 ausgebildeten Leistungshalbleiterbauelement 10 und einem in Form eines Substrats 14 ausgebildeten Schaltungsträger 16 dargestellt. Die Ebenen des Leistungshalbleiterbauelements 10 und des Substrats 14 verlaufen parallel zueinander.
  • Das Substrat 14 bzw. der Schaltungsträger 16 weist auf der dem Leistungshalbleiterbauelement 10 zugewandten Seite der elektrischen Kontaktierung dienende Leiterbahnen 18 bis 20 auf. Die Leiterbahnen 18 bis 20 bilden Anschlussbereiche 22 des Schaltungsträgers 16 aus, die mit auf gegenüberliegenden Seiten des Leistungshalbleiterbauelements 10 ausgebildeten Kontaktbereichen 24 bis 26 elektrisch kontaktiert sind.
  • Die elektrische Kontaktierung erfolgt zumindest mittelbar über jeweils eine, dem jeweiligen Anschlussbereich 22 bzw. Kontaktbereich 24 bis 26 zugeordnete Verbindungsschicht 30 bis 32. Während die beiden Verbindungsschichten 30, 31 auf der dem Schaltungsträger 16 zugewandten Unterseite des Leistungshalbleiterbauelements 10 angeordnet sind, ist die Verbindungsschicht 32 auf der dem Schaltungsträger 16 abgewandten Oberseite des Leistungshalbleiterbauelements 10 angeordnet.
  • Weiterhin erfolgt die Kontaktierung zwischen dem Leistungshalbleiterbauelement 10 über die Verbindungsschicht 32 mit der Oberseite des Schaltungsträgers 10 über ein als Lötclip 35 ausgebildetes, starres Verbindungselement 36. Die Kontaktbereiche 24 bis 26 am Leistungshalbleiterbauelement 10 sind in bekannter Art und Weise als Metallisierungsschichten ausgebildet. Weiterhin ist zwischen der Verbindungsschicht 30 und 31 und den beiden Anschlussbereichen 22, die den Verbindungsschichten 30 und 31 zugeordnet sind, sowie zwischen der Verbindungsschicht 32, die dem Lötclip 35 zugeordnet ist, und dem Lötclip 35 jeweils eine Lötverbindung 38 bis 40 ausgebildet.
  • Ergänzend wird erwähnt, dass anstelle von Lötverbindungen 38 bis 40 auch andere Verbindungen, insbesondere Sinterverbindungen, vorgesehen sein können.
  • Die Verbindungsschichten 30 bis 32 bestehen jeweils aus einer Vielzahl von übereinander angeordneten Lagen aus einem pulverförmigen Ausgangsmaterial (Metallpulver), das in bekannter Art und Weise durch einen Laserstrahl selektiv aufgeschmolzen wird und anschließend durch Erstarrung verfestigt. Ein derartiger additiver Aufbauprozess ist aus dem Stand der Technik allgemein bekannt und wird daher nicht näher erläutert. Ferner wird erwähnt, dass der additive Aufbauprozess der Verbindungsschichten 30 bis 32 auch auf sonstige, dem jeweiligen Anwendungsfall angepasste Art und Weise erfolgen kann.
  • Wesentlich ist darüber hinaus, dass zur Ausbildung eines Elastizitätsmodul, der in einer senkrecht zur Ebene des Leistungshalbleiterbauelements 10 bzw. des Schaltungsträgers 16 verlaufenden Richtung entsprechend des Doppelpfeils 42 einen geringeren Elastizitätsmodul aufweist als in einer parallel bzw. in der Ebene des Leistungshalbleiterbauelements 10 und des Schaltungsträgers 16 verlaufenden Richtung, die Verbindungsschichten 30 bis 32 Freiräume bzw. Lücken 45 haben. Diese Lücken 45 bzw. Freiräume werden dadurch ausgebildet, dass das Ausgangsmaterial im Bereich der Freiräume bzw. Lücken 45 durch den Laserstrahl nicht aufgeschmolzen wird.
  • Um richtungsabhängige Elastizitätsmodule zu ermöglichen, ist es darüber hinaus entsprechend der Darstellung der 1 vorgesehen, dass durch die Lücken 45 in den Verbindungsschichten 30 bis 32 diese in einer senkrecht zur Ebene des Leistungshalbleiterbauelements 10 bzw. des Schaltungsträgers 16 verlaufenden Ebene beispielhaft ein Fischgrätmuster 46 ausbilden. Auch ist charakteristisch, dass zumindest die ersten Lagen der Verbindungsschichten 30 bis 32 auf der den Kontaktbereichen 24 bis 26 zugewandten Seite als vollflächige Lagen ausgebildet sind, wenn auf den Kontaktbereichen 24 bis 26 die Verbindungsschichten 30 bis 32 aufgebaut worden sind. Demgegenüber sind die Verbindungsschichten 30 bis 32 zur optimierten Benetzung mit dem Lot der Lötschichten 38 bis 40 bzw. Verbesserung der Lötverbindungen auf der den beiden Anschlussbereichen 22 und dem Lötclip 35 zugewandten Seite offen bzw. unterbrochen ausgebildet.
  • Optional kann es vorgesehen sein, dass der Lötclip 35 auf der dem Leistungshalbleiterbauelement 10 abgewandten Seite mit einem Kühlelement 48 in Form eines Kühlkörpers 50 verbunden ist, um die thermische Belastung des Leistungshalbleiterbauelements 10 bei dessen Betrieb zu verringern.
  • Die Elektronikanordnung 100a gemäß der 2 zeichnet sich dadurch aus, dass das Leistungshalbleiterbauelement 10 bzw. der Transistor 12 im Gegensatz zur Elektronikanordnung 100 um 180° gedreht angeordnet ist. Dies hat zur Folge, dass die Oberseite des Leistungshalbleiterbauelements 10 mittels zweier Lötclips 35a, 35b mit der Oberseite des Schaltungsträgers 16 kontaktiert ist. Auch ist der eine Lötclip 35a ohne eine Verbindungsschicht mit dem Leistungshalbleiterbauelement 10 bzw. dem Schaltungsträger 16 verbunden. Die Verbindung des Lötclips 35a erfolgt daher ausschließlich über Lötverbindungen 51, 52 zwischen dem Kontaktbereich 24a auf der Oberseite des Leistungshalbleiterbauelements 10 und dem Anschlussbereich 22a auf dem Schaltungsträger 16.
  • Die Herstellung der soweit beschriebenen Elektronikanordnungen 100, 100a erfolgt dadurch, dass die Verbindungsschichten 30 bis 32 auf den Kontaktbereichen 24 bis 26 des Leistungshalbleiterbauelements 10 (alternativ auf den Anschlussbereichen 22 des Schaltungsträgers 16) additiv erzeugt werden. Anschließend erfolgt ein Inkontaktbringen des Leistungshalbleiterbauelements 10 und des Schaltungsträgers 16 im Bereich der Verbindungsschichten 30 bis 32 und das Ausbilden der Lötverbindungen 38 bis 40 im Bereich des Schaltungsträgers 16 bzw. des Lötclips 35, 35a.
  • Die soweit beschriebenen Elektronikanordnungen 100, 100a können in vielfältiger Art und Weise abgewandelt bzw. modifiziert werden, ohne vom Erfindungsgedanken abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102015205704 A1 [0002]

Claims (11)

  1. Elektronikanordnung (100; 100a) zwischen einem Leistungshalbleiterbauelement (10; 10a) und einem Schaltungsträger (16), wobei das Leistungshalbleiterbauelement (10; 10a) auf gegenüberliegenden Seiten jeweils wenigstens einen Kontaktbereich (24; 24a, 25, 26) aufweist, der mit einem Anschlussbereich (22; 22a) des Schaltungsträgers (16) auf der dem Leistungshalbleiterbauelement (10; 10a) zugewandten Seite elektrisch kontaktiert ist, dadurch gekennzeichnet, dass auf dem wenigstens einem Kontaktbereich (24, 25, 26) oder dem Anschlussbereich (22) eine im additiven Verfahren erzeugte Verbindungsschicht (30 bis 32) angeordnet ist.
  2. Elektronikanordnung nach Anspruch 1, dadurch gekennzeichnet, dass wenigstens ein, auf der dem Schaltungsträger (16) abgewandten Seite angeordneter Kontaktbereich (24a, 25, 26) des Leistungshalbleiterbauelements (10; 10a) über ein starres Verbindungselement (36), insbesondere einen Lötclip (35; 35a, 35b), mit einem Anschlussbereich (22; 22a) des Schaltungsträgers (16) verbunden ist, und/oder dass die Verbindungsschicht (30 bis 32) mit dem Anschlussbereich (22) oder dem Kontaktbereich (24, 25, 26) mittels einer Verbindung, insbesondere einer Lötverbindung (38 bis 40) verbunden ist.
  3. Elektronikanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Verbindungsschicht (30 bis 32) in einer senkrecht zur Ebene des Leistungshalbleiterbauelements (10; 10a) verlaufenden Richtung einen geringeren Elastizitätsmodul aufweist als in einer parallel zur Ebene des Leistungshalbleiterbauelements (10; 10a) verlaufenden Richtung.
  4. Elektronikanordnung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass die Verbindungsschicht (30 bis 32) aus mehreren Lagen eines metallischen Ausgangsmaterials gebildet ist, und dass zumindest einige der Lagen in einer parallel zur Oberfläche des Leistungshalbleiterbauelements (10; 10a) verlaufenden Ebene Lücken (45) bzw. Freiräume aufweisen.
  5. Elektronikanordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Verbindungsschicht (30 bis 32) in einer senkrecht zur Ebene des Leistungshalbleiterbauelements (10; 10a) verlaufenden Ebene ein Fischgrätmuster (46) ausbildet.
  6. Elektronikanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass zumindest eine erste, auf dem Kontaktbereich (24 bis 26) oder dem Anschlussbereich (22) ausgebildete Lage der Verbindungsschicht (30 bis 32) als vollflächige Lage ausgebildet ist.
  7. Elektronikanordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass zumindest eine, auf der dem Anschlussbereich (22) oder dem Kontaktbereich (24 bis 26) zugewandten Seite angeordnete Lage der Verbindungsschicht (30 bis 32) Lücken bzw. Freiräume aufweist bzw. unterbrochen ausgebildet ist.
  8. Elektronikanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Verbindungselement (36), insbesondere der Lötclip (35; 35b), auf der der Verbindungsschicht (31, 32) abgewandten Seite mit einem Kühlelement (48), insbesondere einem Kühlkörper (50), verbunden ist.
  9. Elektronikanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Leistungshalbleiterbauelement (10; 10a) ein Transistor (12) und der Schaltungsträger (16) ein Substrat (14) ist.
  10. Verfahren zum Ausbilden einer Elektronikanordnung (100; 100a), die insbesondere nach einem der Ansprüche 1 bis 9 ausgebildet ist, umfassend zumindest folgende Schritte: - Aufbau einer Verbindungsschicht (30 bis 32) auf einem Kontaktbereich (24 bis 26) des Leistungshalbleiterbauelements (10; 10a) oder auf einem Anschlussbereich (22) des Schaltungsträgers (16) im additiven Verfahren - Inkontaktbringen der Verbindungsschicht (30 bis 32) mit einem Verbindungselement (36) und/oder einem Anschlussbereich (22) des Schaltungsträgers (16) - Ausbilden einer Verbindung, insbesondere einer Lötverbindung (38 bis 40) zwischen der Verbindungsschicht (30 bis 32) und dem Anschlussbereich (22) oder dem Kontaktbereich (24 bis 26) oder zwischen der Verbindungsschicht (31, 32) und dem Verbindungselement (35; 35b).
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass ein Lot auf der Verbindungsschicht (30 bis 32) durch Dispensen aufgebracht wird.
DE102021209484.8A 2021-08-30 2021-08-30 Elektronikanordnung und Verfahren zu deren Herstellung Pending DE102021209484A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102021209484.8A DE102021209484A1 (de) 2021-08-30 2021-08-30 Elektronikanordnung und Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021209484.8A DE102021209484A1 (de) 2021-08-30 2021-08-30 Elektronikanordnung und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
DE102021209484A1 true DE102021209484A1 (de) 2023-03-02

Family

ID=85175538

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021209484.8A Pending DE102021209484A1 (de) 2021-08-30 2021-08-30 Elektronikanordnung und Verfahren zu deren Herstellung

Country Status (1)

Country Link
DE (1) DE102021209484A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015205704A1 (de) 2015-03-30 2016-10-06 Robert Bosch Gmbh Kontaktanordnung und Verfahren zu Herstellung der Kontaktanordnung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015205704A1 (de) 2015-03-30 2016-10-06 Robert Bosch Gmbh Kontaktanordnung und Verfahren zu Herstellung der Kontaktanordnung

Similar Documents

Publication Publication Date Title
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE112014005600T5 (de) Metallteil, Metallteiloberflächenbearbeitungsverfahren, Halbleitervorrichtung, Halbleitervorrichtungsherstellungsverfahren und Verbundformkörper
DE102014213083B4 (de) Bondstruktur mit Metallnanopartikeln und Bondverfahren unter Verwendung von Metallnanopartikeln
WO2005081315A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE102005034485A1 (de) Verbindungselement für ein Halbleiterbauelement und Verfahren zu dessen Herstellung
EP2283714A2 (de) Verfahren zur herstellung einer leiterplatte sowie verwendung und leiterplatte
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102012222791A1 (de) Verfahren zur Kontaktierung eines Halbleiters und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE102013103081A1 (de) Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
EP2345095B1 (de) Piezoaktor in Vielschichtbauweise und Verfahren zur Befestigung einer Aussenelektrode bei einem Piezoaktor
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102021209484A1 (de) Elektronikanordnung und Verfahren zu deren Herstellung
DE102006060899A1 (de) Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe
DE102014220204A1 (de) Verfahren zum Herstellen einer Lötverbindung und Bauteileverbund
DE102014116030A1 (de) Verfahren zur Herstellung einer Verbindung und Anordnung für eine Chipzusammenstellung mit Direktverbindung
DE102021209486A1 (de) Elektronikanordnung und Verfahren zu deren Herstellung
DE102012216546A1 (de) Halbleiterchip, verfahren zur herstellung eines halbleiterchips und verfahren zum verlöten eines halbleiterchips mit einem träger
DE102019212881A1 (de) Verfahren zum Lasermikroschweißen zweier Bauteile und Bauteileverbund
DE102009000541A1 (de) Verfahren zur Reduzierung der Oberflächenrauigkeit einer metallischen Oberfläche
DE10255520B4 (de) Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung
DE102011006445B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben
DE112017001206B4 (de) Elektrodenverbindungsstruktur und Leiterrahmen
DE102022121193A1 (de) Elektronische struktur und verfahren zu deren herstellung
DE102021209485A1 (de) Flip-Chip-Anordnung und Verfahren zum Herstellen einer Flip-Chip-Anordnung