WO2023030788A1 - Elektronikanordnung mit einem leistungshalbleiterbauelement zwischen zwei schaltungsträgern und verfahren zu deren herstellung - Google Patents

Elektronikanordnung mit einem leistungshalbleiterbauelement zwischen zwei schaltungsträgern und verfahren zu deren herstellung Download PDF

Info

Publication number
WO2023030788A1
WO2023030788A1 PCT/EP2022/071346 EP2022071346W WO2023030788A1 WO 2023030788 A1 WO2023030788 A1 WO 2023030788A1 EP 2022071346 W EP2022071346 W EP 2022071346W WO 2023030788 A1 WO2023030788 A1 WO 2023030788A1
Authority
WO
WIPO (PCT)
Prior art keywords
power semiconductor
semiconductor component
circuit carrier
layer
contact
Prior art date
Application number
PCT/EP2022/071346
Other languages
English (en)
French (fr)
Inventor
Thomas Kiedrowski
Hartmut Wayand
Johannes MECKBACH
Lukas Loeber
Arne Stephen FISCHER
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to CN202280058880.0A priority Critical patent/CN117882178A/zh
Publication of WO2023030788A1 publication Critical patent/WO2023030788A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27442—Manufacturing methods by blanket deposition of the material of the layer connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/2755—Selective modification
    • H01L2224/27552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Definitions

  • the invention relates to an electronic arrangement between a power semiconductor component and two circuit carriers, which is characterized in particular by good thermomechanical properties and advantageous production. Furthermore, the invention relates to a method for forming an electronic arrangement according to the invention.
  • An electronic arrangement with the features of the preamble of claim 1 is known from DE 102015 205 704 A1 of the applicant.
  • the known electronics arrangement has a circuit carrier in the form of a DBG (direct bonded copper) which is connected via a soldered connection to an underside of a power semiconductor component designed as a transistor. The electrical contacting of the top side of the power semiconductor component with the circuit carrier takes place via bonding wire connections.
  • DBG direct bonded copper
  • the electronic arrangement according to the invention between a power semiconductor component and a circuit carrier, comprising the power semiconductor component and the circuit carrier, with the features of claim 1 has the advantage that it enables a particularly compact arrangement of a power semiconductor component arranged between two circuit carriers with good thermomechanical properties at the same time.
  • the advantages mentioned are achieved in an electronic arrangement according to the invention with the features of claim 1 in that the power semiconductor component is electrically contacted on the side facing away from the circuit carrier in the area of at least one contact area with a further circuit carrier, that on at least one contact area and/or one connection area a connection layer produced in the additive process is arranged, and that the connection layer is connected to the connection area and/or the contact area by means of a soldered connection.
  • the connecting layer has a lower modulus of elasticity in a direction perpendicular to the surface of the power semiconductor component than in a direction parallel to the surface of the power semiconductor component. In other words, this means that direction-dependent, different elasticities of the connecting layer are generated.
  • connection layer is also preferably made for the connecting layer to be formed from a plurality of layers of a metallic starting material, and for at least some of the layers to have gaps or free spaces in a direction running parallel to the surface of the power semiconductor component.
  • the gaps or free spaces serve in particular to achieve different moduli of elasticity in the two mentioned directions running perpendicularly to the surface of the power semiconductor component and, if necessary, improved cooling or improved heat dissipation.
  • the connection layer is produced in particular by successive layers of the connection layer being produced by the application of a metallic powder, which after the application is selectively through a laser beam (or a photon beam) can be melted.
  • the melted material then solidifies to form part of the bonding layer, while the unmelted material is removed from the region of the bonding layer in a subsequent processing step.
  • the metallic powder preferably consists of or contains copper and/or aluminum and/or a copper alloy and/or an aluminum alloy. Alternatively or additionally, the metallic powder contains a composite comprising carbon.
  • the additive structure allows the materials mentioned to be mixed into a powder mixture in order to produce different alloys through the melting process.
  • other additive manufacturing methods known per se from the prior art can of course also be used to produce the connecting layer.
  • the connecting layer has a smaller modulus of elasticity in a plane running perpendicular to the surface of the power semiconductor component than in a plane running parallel to the plane of the power semiconductor component, in particular by forming the connecting layer with a herringbone pattern.
  • a herringbone pattern enables the mentioned different, direction-dependent elasticity of the connecting layer.
  • other geometries of the connection layer are also possible in order to realize the different (direction-dependent) elasticities.
  • At least a first layer of the connecting layer formed on the contact area or the contact area is formed as a full-surface layer.
  • a further preferred configuration for improving the soldered connection provides that at least one layer of the connecting layer has gaps or free spaces on the side facing the connection area.
  • a further embodiment of the invention provides that the circuit carrier and the further circuit carrier are electrically contacted with one another in the area outside the power semiconductor component, optionally with the interposition of a contact element, and in that at least one connection layer produced in the additive process is arranged in the area of the contact
  • the power semiconductor component is a transistor and the circuit carrier and the further circuit carrier are each a substrate.
  • the invention also includes a method for forming an electronic arrangement, in particular the electronic arrangement according to the invention described so far, the method according to the invention having at least the following steps: First, a connecting layer is built up on and/or in the area of a contact area of the power semiconductor component and/or on a connection area of the Circuit carrier and / or the other circuit carrier in the additive process. The circuit carrier and the further circuit carrier are then brought into contact with the power semiconductor component being interposed. Finally, a soldered connection is formed between the connection layer and the connection area or the contact area.
  • a preferred development of the method provides that a solder is applied to the connection layer by dispensing.
  • FIG. 1 shows, in a simplified longitudinal section, an electronics arrangement between a power semiconductor component designed as a transistor and circuit carriers arranged on opposite sides of the power semiconductor component, each in the form of a substrate.
  • FIG. 1 shows an electronic arrangement 100, which comprises a power semiconductor component 10 in the form of a transistor 12, a circuit carrier 14 in the form of a substrate 16 and a further circuit carrier 18, also in the form of a substrate 20, the power semiconductor component 10 having the both circuit carriers 14 and 18 is electrically contacted. Furthermore, the planes of the power semiconductor component 10 and the two circuit carriers 14 and 18 run parallel to one another.
  • power semiconductor component 10 On the side facing circuit carrier 14, power semiconductor component 10 has two separate contact regions 22, 24 formed by metallization, and on the side facing further circuit carrier 18 a single contact region 26 also formed by metallization. Furthermore, connection areas 28 , 30 , 32 in the form of conductor track sections 34 are provided on the two circuit carriers 14 and 18 , assigned to the respective contact area 22 , 24 and 26 .
  • connection areas 28, 30 and 32 and the contact areas 22, 24 and 26 connecting layers 36, 38 and 40 produced using the additive method are arranged.
  • the connecting layers 36, 38 and 40 which are preferably produced by building up metallic starting material (metal powder) in layers and then selectively melting the starting material using an electron beam (laser beam), are applied in particular to the connection areas 28, 30 or 32, alternatively or additionally to the contact areas 22, 24 and 26 of the power semiconductor element 10 is generated.
  • connection between the connection layers 36, 38 and 40 and the circuit carriers 14 and 18 as well as the power semiconductor component 10 is made by soldered connections, not shown in FIG.
  • the solder connections are always made on the side or the Element formed on which no structure of the connecting layer 36, 38, 40 has taken place.
  • gaps 42 or free spaces are formed in the connecting layers 36, 38 and 40 in a plane running perpendicular to the plane of the power semiconductor component 10 and the circuit carriers 14 and 18 or parallel to the plane of the drawing in FIG.
  • the connecting layers 36, 38 and 40 each form a herringbone pattern 44 in such a way that, corresponding to the double arrow 45, the connecting layers 36, 38 and 40 have a lower rigidity or have a lower modulus of elasticity than in the direction of the plane of the power semiconductor component 10 or the circuit carriers 14 and 18.
  • thermomechanical stresses running in the direction of the double arrow 45 are at least partially absorbed or equalized by the connecting layer 36, 38, 40 in the sense of a spring element and a Forwarding corresponding voltages to the power component 10 or the circuit carrier 14, 18 is reduced.
  • the two circuit carriers 14 and 18 are electrically contacted with one another in a region outside of the power semiconductor component 10 .
  • a contact element 46 in the form of a soldered connector 48 is additionally provided between the two circuit carriers 14 and 18 .
  • Connecting layers 54 and 56 are also formed between the contact element 46 and conductor track sections 50 , 52 of the two circuit carriers 14 and 18 and are arranged between the conductor track sections 48 and 50 and the contact element 46 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft eine Elektronikanordnung (100) mit einem Leistungshalbleiterbauelement (10) und einem Schaltungsträger (14), wobei das Leistungshalbleiterbauelement (10) auf gegenüberliegenden Seiten jeweils wenigstens einen Kontaktbereich (22, 24, 26) aufweist, und wobei der dem Schaltungsträger (14) zugewandte wenigstens eine Kontaktbereich (22, 24) mit einem Anschlussbereich (28, 30) des Schaltungsträgers (14) elektrisch kontaktiert ist, wobei das Leistungshalbleiterbauelement (10) auf der dem Schaltungsträger (14) abgewandten Seite im Bereich wenigstens eines Kontaktbereichs (26) mit einem weiteren Schaltungsträger (18) elektrisch kontaktiert ist, wobei auf dem wenigstens einem Kontaktbereich (22, 24, 26) und/oder dem Anschlussbereich (28, 30, 32) der Schaltungsträger (14, 18) eine im additiven Verfahren erzeugte Verbindungsschicht (36, 38, 40) angeordnet ist und wobei die wenigstens eine Verbindungsschicht (36, 38, 40) mit dem Anschlussbereich (28, 30, 32) und/oder dem Kontaktbereich (22, 24, 26) mittels einer Lötverbindung verbunden ist. Die Verbindungsschicht (36, 38, 40) kann in einer senkrecht zur Oberfläche des Leistungshalbleiterbauelements (10) verlaufenden Richtung bzw. Ebene einen geringeren Elastizitätsmodul aufweisen als in einer parallel zur Oberfläche des Leistungshalbleiterbauelements (10) verlaufenden Richtung bzw. Ebene, insbesondere durch Ausbildung der Verbindungsschicht (36, 38, 40) mit einem Fischgrätmuster (44). Dadurch werden in Richtung des Doppelpfeils (45) verlaufende thermomechanische Spannungen von der Verbindungsschicht (36, 38, 40) im Sinne eines Federelements zumindest teilweise aufgenommen bzw. egalisiert und eine Weiterleitung entsprechender Spannungen an das Leistungshalbleiterbauelement (10) bzw. die Schaltungsträger (14, 18) reduziert. Die Verbindungsschicht (36, 38, 40) kann aus mehreren Lagen eines metallischen Ausgangsmaterials gebildet sein, wobei zumindest einige der Lagen in einer parallel zur Oberfläche des Leistungshalbleiterbauelements (10) verlaufenden Ebene Lücken (42) bzw. Freiräume aufweisen können und wobei zumindest eine erste, auf dem Kontaktbereich (22, 24, 26) bzw. dem Anschlussbereich (28, 30, 32) ausgebildete Lage der Verbindungsschicht (36, 38, 40) als vollflächige Lage ausgebildet sein kann. Der Schaltungsträger (14) und der weitere Schaltungsträger (18) können im Bereich außerhalb des Leistungshalbleiterbauelements (10) elektrisch miteinander kontaktiert sein, ggf. unter Zwischenlage eines Kontaktelements (46), wobei im Bereich der Kontaktierung wenigstens eine, im additiven Verfahren erzeugte Verbindungsschicht (54, 56) angeordnet ist.

Description

Beschreibung
ELEKTRONIKANORDNUNG MIT EINEM LEISTUNGSHALBLEITERBAUELEMENT ZWISCHEN ZWEI SCHALTUNGSTRÄGERN UND VERFAHREN ZU DEREN HERSTELLUNG
Technisches Gebiet
Die Erfindung betrifft eine Elektronikanordnung zwischen einem Leistungshalbleiterbauelement und zwei Schaltungsträgern, die sich insbesondere durch gute thermomechanische Eigenschaften und eine vorteilhafte Fertigung auszeichnet. Ferner betrifft die Erfindung ein Verfahren zum Ausbilden einer erfindungsgemäßen Elektronikanordnung.
Stand der Technik
Aus der DE 102015 205 704 A1 der Anmelderin ist eine Elektronikanordnung mit den Merkmalen des Oberbegriffs des Anspruchs 1 bekannt. Die bekannte Elektronikanordnung weist einen Schaltungsträger in Form eines DBG (Direct- Bonded-Copper) auf, der über eine Lötverbindung mit einer Unterseite eines als Transistor ausgebildeten Leistungshalbleiterbauelements verbunden ist. Die elektrische Kontaktierung der Oberseite des Leistungshalbleiterbauelements mit dem Schaltungsträger erfolgt über Bonddrahtverbindungen.
Offenbarung der Erfindung
Die erfindungsgemäße Elektronikanordnung zwischen einem Leistungshalbleiterbauelement und einem Schaltungsträger, umfassend das Leistungshalbleiterbauelement und den Schaltungsträger, mit den Merkmalen des Anspruchs 1 hat den Vorteil, dass sie eine besonders kompakte Anordnung eines zwischen zwei Schaltungsträgern angeordneten Leistungshalbleiterbauelements bei gleichzeitig guten thermomechanischen Eigenschaften ermöglicht. Die genannten Vorteile werden bei einer erfindungsgemäßen Elektronikanordnung mit den Merkmalen des Anspruchs 1 dadurch erzielt, dass das Leitungshalbleiterbauelement auf der dem Schaltungsträger abgewandten Seite im Bereich wenigstens eines Kontaktbereichs mit einem weiteren Schaltungsträger elektrisch kontaktiert ist, dass auf wenigstens einem Kontaktbereich und/oder einem Anschlussbereich eine im additiven Verfahren erzeugte Verbindungsschicht angeordnet ist, und dass die Verbindungsschicht mit dem Anschlussbereich und/oder dem Kontaktbereich mittels einer Lötverbindung verbunden ist.
Vorteilhafte Weiterbildungen der erfindungsgemäßen Elektronikanordnung sind in den Unteransprüchen aufgeführt.
Um insbesondere thermomechanische Belastungen auf das Leistungshalbleiterbauelement bzw. die Schaltungsträger in einer senkrecht zur Ebene des Leistungshalbleiterbauelements bzw. der Schaltungsträger verlaufenden Richtung zu reduzieren, ist es besonders bevorzugt vorgesehen, dass die Verbindungsschicht in einer senkrecht zur Oberfläche des Leistungshalbleiterbauelements verlaufenden Richtung einen geringeren Elastizitätsmodul aufweist als in einer parallel zur Oberfläche des Leistungshalbleiterbauelements verlaufenden Richtung. Mit anderen Worten gesagt bedeutet dies, dass richtungsabhängige, unterschiedliche Elastizitäten der Verbindungsschicht generiert werden.
Bevorzugt ist es darüber hinaus vorgesehen, dass die Verbindungsschicht aus mehreren Lagen eines metallischen Ausgangsmaterials gebildet ist, und dass zumindest einige der Lagen in einer parallel zur Oberfläche des Leistungshalbleiterbauelements verlaufenden Richtung Lücken bzw. Freiräume aufweisen. Die Lücken bzw. Freiräume dienen insbesondere der Erzielung unterschiedlicher E-Module in den angesprochenen beiden, senkrecht zur Oberfläche des Leistungshalbleiterbauelements verlaufenden Richtungen sowie ggf. einer verbesserten Kühlung bzw. einer verbesserten Wärmeabfuhr. Die Herstellung der Verbindungsschicht erfolgt in der Praxis insbesondere dadurch, dass nach und nach Lagen der Verbindungsschicht durch Aufbringen eines metallischen Pulvers erzeugt werden, die nach dem Aufbringen selektiv durch einen Laserstrahl (oder einen Photonenstrahl) aufgeschmolzen werden. Das aufgeschmolzene Material erstarrt anschließend unter Ausbildung eines Teils der Verbindungsschicht, während das nicht aufgeschmolzene Material in einem nachgeordneten Bearbeitungsgang aus dem Bereich der Verbindungsschicht entfernt wird. Vorzugsweise besteht das metallische Pulver aus oder enthält Kupfer und/oder Aluminium und/oder eine Kupferlegierung und/oder eine Aluminiumlegierung. Alternativ oder zusätzlich enthält das metallische Pulver ein Komposit umfassend Kohlenstoff. In besonders vorteilhafter weise ermöglicht der additive Aufbau ein Mischen der genannten Materialen zu einem Pulvergemisch, um so unterschiedliche Legierungen durch den Schmelzvorgang zu erzeugen. Ergänzend wird erläutert, dass neben dem angesprochenen additiven Verfahren selbstverständlich auch andere, aus dem Stand der Technik an sich bekannte additive Fertigungsverfahren eingesetzt werden können, um die Verbindungsschicht herzustellen.
In bevorzugter Weiterbildung ist es vorgesehen, dass die Verbindungsschicht in einer senkrecht zur Oberfläche des Leistungshalbleiterbauelements verlaufenden Ebene einen kleineren Elastizitätsmodul aufweist als in einer parallel zur Ebene des Leistungshalbleiterbauelements verlaufenden Ebene, insbesondere durch Ausbildung der Verbindungsschicht mit einem Fischgrätmuster. Ein derartiges Fischgrätmuster ermöglicht die angesprochenen unterschiedlichen richtungsabhängigen Elastizitäten der Verbindungsschicht. Jedoch sind auch andere Geometrien der Verbindungsschicht möglich, um die unterschiedlichen (richtungsabhängigen) Elastizitäten zu realisieren.
Zur optimierten Anbindung der Verbindungsschicht kann es vorgesehen sein, dass zumindest eine erste, auf dem Kontaktbereich bzw. dem Kontaktbereich ausgebildete Lage der Verbindungsschicht als vollflächige Lage ausgebildet ist.
Eine weitere bevorzugte Ausgestaltung zur Verbesserung der Lötverbindung sieht vor, dass zumindest eine, auf der dem Anschlussbereich zugewandten Seite andere Lage der Verbindungsschicht Lücken bzw. Freiräume aufweist.
Eine weitere Ausgestaltung der Erfindung sieht vor, dass der Schaltungsträger und der weitere Schaltungsträger im Bereich außerhalb des Leistungshalbleiterbauelements elektrisch miteinander kontaktiert sind, gegebenenfalls unter Zwischenlage eines Kontaktelements, und dass im Bereich der Kontaktierung wenigstens eine, im additiven Verfahren erzeugte Verbindungsschicht angeordnet ist
Die soweit beschriebene Elektronikanordnung sieht es insbesondere vor, dass das Leistungshalbleiterbauelement ein Transistor und der Schaltungsträger und der weitere Schaltungsträger jeweils ein Substrat ist.
Weiterhin umfasst die Erfindung auch ein Verfahren zum Ausbilden einer Elektronikanordnung, insbesondere soweit beschriebenen erfindungsgemäßen Elektronikanordnung, wobei das erfindungsgemäße Verfahren zumindest folgende Schritte aufweist: Zunächst erfolgt der Aufbau einer Verbindungsschicht auf und/oder im Bereich eines Kontaktbereichs des Leistungshalbleiterbauelements und/oder auf einem Anschlussbereich des Schaltungsträgers und/oder des weiteren Schaltungsträgers im additiven Verfahren. Anschließend erfolgt ein Inkontaktbringen des Schaltungsträgers und des weiteren Schaltungsträgers unter Zwischenlage des Leistungshalbleiterbauelements. Zuletzt erfolgt das Ausbilden einer Lötverbindung zwischen der Verbindungsschicht und dem Anschlussbereich bzw. dem Kontaktbereich.
Eine bevorzugte Weiterbildung des Verfahrens sieht vor, dass ein Lot auf der Verbindungsschicht durch Dispensen aufgebracht wird.
Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsformen der Erfindung sowie anhand der Zeichnung.
Kurze Beschreibung der Zeichnung
Fig. 1 zeigt in einem vereinfachten Längsschnitt eine Elektronikanordnung zwischen einem als Transistor ausgebildeten Leistungshalbleiterbauelement und auf gegenüberliegenden Seiten des Leistungshalbleiterbauelements angeordneten Schaltungsträgern in Form jeweils eines Substrats. Ausführungsformen der Erfindung
In der Fig. 1 ist eine Elektronikanordnung 100 dargestellt, die ein Leistungshalbleiterbauelement 10 in Form eines Transistors 12, einen Schaltungsträger 14 in Form eines Substrats 16 und einen weiteren Schaltungsträger 18, ebenfalls in Form eines Substrats 20, umfasst, wobei das Leistungshalbleiterbauelement 10 mit den beiden Schaltungsträgern 14 und 18 elektrisch kontaktiert ist. Weiterhin verlaufen die Ebenen des Leistungshalbleiterbauelements 10 und der beiden Schaltungsträger 14 und 18 parallel zueinander.
Das Leistungshalbleiterbauelement 10 weist auf der dem Schaltungsträger 14 zugewandten Seite zwei, voneinander getrennt angeordnete, durch Metallisierungen ausgebildete Kontaktbereiche 22, 24, und auf der dem weiteren Schaltungsträger 18 zugewandten Seite einen einzigen, ebenfalls durch eine Metallisierung ausgebildeten Kontaktbereich 26 auf. Weiterhin sind auf den beiden Schaltungsträgern 14 und 18, dem jeweiligen Kontaktbereich 22, 24 und 26 zugeordnet, Anschlussbereiche 28, 30, 32 in Form von Leiterbahnabschnitten 34 vorgesehen.
Zwischen den Anschlussbereichen 28, 30 und 32 und den Kontaktbereichen 22, 24 und 26 sind im additiven Verfahren hergestellte Verbindungsschichten 36, 38 und 40 angeordnet. Die vorzugsweise durch lagenweisen Aufbau von metallischem Ausgangsmaterial (Metallpulver) und anschließendes selektives Schmelzen des Ausgangsmaterials durch einen Elektronenstrahl (Laserstrahl) erzeugten Verbindungsschichten 36, 38 und 40 werden insbesondere auf den Anschlussbereichen 28, 30 oder 32, alternativ oder zusätzlich auf den Kontaktbereichen 22, 24 und 26 des Leistungshalbleiterelements 10 erzeugt.
Weiterhin erfolgt die Verbindung zwischen den Verbindungsschichten 36, 38 und 40 und den Schaltungsträgern 14 und 18 sowie dem Leistungshalbleiterbauelement 10 durch in der Fig. 1 nicht dargestellte Lötverbindungen. Die Lötverbindungen werden immer auf der Seite bzw. dem Element ausgebildet, auf dem kein Aufbau der Verbindungsschicht 36, 38, 40 erfolgt ist.
Wie anhand der Fig. 1 erkennbar ist, sind in einer senkrecht zur Ebene des Leistungshalbleiterbauelements 10 sowie der Schaltungsträger 14 und 18 verlaufenden Ebene bzw. parallel zur Zeichenebene der Fig. 1 Lücken 42 bzw. Freiräume in den Verbindungsschichten 36, 38 und 40 ausgebildet. Insbesondere bilden die Verbindungsschichten 36, 38 und 40 dadurch jeweils Fischgrätmuster 44 aus, derart, dass entsprechend des Doppelpfeils 45 in einer senkrecht zur Ebene des Leistungshalbleiterbauelements 10 und der Schaltungsträger 14 und 18 verlaufenden Richtung die Verbindungsschichten 36, 38 und 40 eine geringere Steifigkeit bzw. einen geringeren Elastizitätsmodul aufweisen als in Richtung der Ebene des Leistungshalbleiterbauelements 10 bzw. der Schaltungsträger 14 und 18. Dadurch werden in Richtung des Doppelpfeils 45 verlaufende thermomechanische Spannungen von der Verbindungsschicht 36, 38, 40 im Sinne eines Federelements zumindest teilweise aufgenommen bzw. egalisiert und eine Weiterleitung entsprechnder Spannungen an das Leistungsbauelement 10 bzw. die Schaltungsträger 14, 18 reduziert.
Zusätzlich kann es vorgesehen sein, dass die beiden Schaltungsträger 14 und 18 in einem Bereich außerhalb des Leistungshalbleiterbauelements 10 elektrisch miteinander kontaktiert sind. Im dargestellten Ausführungsbeispiel ist zusätzlich zwischen den beiden Schaltungsträgern 14 und 18 ein Kontaktelement 46 in Form eines Lötverbinders 48 vorgesehen. Auch zwischen dem Kontaktelement 46 und Leiterbahnabschnitten 50, 52 der beiden Schaltungsträger 14 und 18 sind im additiven Verfahren ausgebildete Verbindungsschichten 54 und 56 ausgebildet, die zwischen den Leiterbahnabschnitten 48 und 50 und dem Kontaktelement 46 angeordnet ist.
Die soweit beschriebene Elektronikanordnung 100 kann in vielfältiger Art und Weise abgewandelt bzw. modifiziert werden, ohne vom Erfindungsgedanken abzuweichen.

Claims

- 7 - Ansprüche
1. Elektronikanordnung (100) zwischen einem Leistungshalbleiterbauelement (10) und einem Schaltungsträger (14), wobei das Leistungshalbleiterbauelement (10) auf gegenüberliegenden Seiten jeweils wenigstens einen Kontaktbereich (22, 24, 26) aufweist, und wobei der dem Schaltungsträger (14) zugewandte wenigstens eine Kontaktbereich (22, 24) mit einem Anschlussbereich (28, 30) des Schaltungsträgers (14) elektrisch kontaktiert ist, dadurch gekennzeichnet, dass das Leistungshalbleiterbauelement (10) auf der dem Schaltungsträger (14) abgewandten Seite im Bereich wenigstens eines Kontaktbereichs (26) mit einem weiteren Schaltungsträger (18) elektrisch kontaktiert ist, dass auf dem wenigstens einem Kontaktbereich (22, 24, 26) und/oder dem Anschlussbereich (28, 30, 32) der Schaltungsträger (14, 18) eine im additiven Verfahren erzeugte Verbindungsschicht (36, 38, 40) angeordnet ist, und dass die wenigstens eine Verbindungsschicht (36, 38, 40) mit dem Anschlussbereich (28, 30, 32) und/oder dem Kontaktbereich (22, 34, 26) mittels einer Lötverbindung verbunden ist.
2. Elektronikanordnung nach Anspruch 1 , dadurch gekennzeichnet, dass die Verbindungsschicht (36, 38, 40) in einer senkrecht zur Oberfläche des Leistungshalbleiterbauelements (10) verlaufenden Richtung einen geringeren Elastizitätsmodul aufweist als in einer parallel zur Oberfläche des Leistungshalbleiterbauelements (10) verlaufenden Richtung.
3. Elektronikanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Verbindungsschicht (36, 38, 40) aus mehreren Lagen eines metallischen Ausgangsmaterials gebildet ist, und dass zumindest einige der - 8 -
Lagen in einer parallel zur Oberfläche des Leistungshalbleiterbauelements (10) verlaufenden Ebene Lücken (42) bzw. Freiräume aufweisen.
4. Elektronikanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Verbindungsschicht (36, 38, 40) in einer senkrecht zur Oberfläche des Leistungshalbleiterbauelements (10) verlaufenden Ebene einen kleineren Elastizitätsmodul aufweist als in einer parallel zur Ebene des Leistungshalbleiterbauelements (10) verlaufenden Ebene, insbesondere durch Ausbildung der Verbindungsschicht (36, 38, 40) mit einem Fischgrätmuster (44).
5. Elektronikanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass zumindest eine erste, auf dem Kontaktbereich (22, 24, 26) bzw. dem Anschlussbereich (28, 30, 32) ausgebildete Lage der Verbindungsschicht (36, 38, 40) als vollflächige Lage ausgebildet ist.
6. Elektronikanordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass zumindest eine, auf der dem Anschlussbereich (28, 30, 32) zugewandten Seite angeordnete Lage der Verbindungsschicht (36, 38, 40) Lücken (42) bzw. Freiräume aufweist.
7. Elektronikanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Schaltungsträger (14) und der weitere Schaltungsträger (18) im Bereich außerhalb des Leistungshalbleiterbauelements (10) elektrisch miteinander kontaktiert sind, ggf. unter Zwischenlage eines Kontaktelements (46), und dass im Bereich der Kontaktierung wenigstens eine, im additiven Verfahren erzeugte Verbindungsschicht (54, 56) angeordnet ist.
8. Elektronikanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, - 9 - dass das Leistungshalbleiterbauelement (10) ein Transistor (12) und der Schaltungsträger (14) und der weitere Schaltungsträger (18) jeweils ein Substrat (16, 20) ist.
9. Verfahren zum Ausbilden einer Elektronikanordnung (100), die insbesondere nach einem der Ansprüche 1 bis 8 ausgebildet ist, umfassend zumindest folgende Schritte:
- Aufbau einer Verbindungsschicht (36, 38, 40) auf und/oder im Bereich eines Kontaktbereichs (22, 24, 26) des Leistungshalbleiterbauelements (10) und/oder auf einem Anschlussbereich (28, 30, 32) des Schaltungsträgers (14) und/oder des weiteren Schaltungsträger (18) im additiven Verfahren
Inkontaktbringen des Schaltungsträgers (14) und des weiteren Schaltungsträgers (18) unter Zwischenlage des Leistungshalbleiterbauelements (10)
- Ausbilden einer Lötverbindung zwischen der Verbindungsschicht (36, 38, 40) und dem Anschlussbereich (28, 30, 32) bzw. dem Kontaktbereich (22, 24, 26).
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass ein Lot auf der Verbindungsschicht (36, 38, 40) durch Dispensen aufgebracht wird.
ERSATZBLATT (REGEL 26)
PCT/EP2022/071346 2021-08-30 2022-07-29 Elektronikanordnung mit einem leistungshalbleiterbauelement zwischen zwei schaltungsträgern und verfahren zu deren herstellung WO2023030788A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202280058880.0A CN117882178A (zh) 2021-08-30 2022-07-29 带有在两个电路载体之间的功率半导体结构元件的电子布置结构及制造电子布置结构的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021209486.4 2021-08-30
DE102021209486.4A DE102021209486A1 (de) 2021-08-30 2021-08-30 Elektronikanordnung und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
WO2023030788A1 true WO2023030788A1 (de) 2023-03-09

Family

ID=83059165

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/071346 WO2023030788A1 (de) 2021-08-30 2022-07-29 Elektronikanordnung mit einem leistungshalbleiterbauelement zwischen zwei schaltungsträgern und verfahren zu deren herstellung

Country Status (3)

Country Link
CN (1) CN117882178A (de)
DE (1) DE102021209486A1 (de)
WO (1) WO2023030788A1 (de)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1329951A2 (de) * 2002-01-16 2003-07-23 Delphi Technologies, Inc. Elektrisch isolierende, thermisch leitende, doppelseitige, vorgehäuste Komponente
EP2871675A1 (de) * 2013-11-06 2015-05-13 Mitsubishi Electric R & D Centre Europe B.V. Druckverbindung für einen Halbleiterchip mittels flexibler Nanodrähte und entsprechendes Herstellungsverfahren
EP2945189A1 (de) * 2013-01-09 2015-11-18 Hitachi, Ltd. Halbleiterbauelement und verfahren zur herstellung davon
US20160181217A1 (en) * 2014-12-23 2016-06-23 Intel Corporation Formation of solder and copper interconnect structures and associated techniques and configurations
DE102015205704A1 (de) 2015-03-30 2016-10-06 Robert Bosch Gmbh Kontaktanordnung und Verfahren zu Herstellung der Kontaktanordnung
US20160315059A1 (en) * 2015-04-24 2016-10-27 Stmicroelectronics S.R.L. Method of producing bumps in electronic components, corresponding component and computer program product
US20190371703A1 (en) * 2017-09-14 2019-12-05 Shindengen Electric Manufacturing Co., Ltd. Electronic module and method for manufacturing electronic module
EP3739624A1 (de) * 2019-05-13 2020-11-18 Infineon Technologies Austria AG Halbleiteranordnung mit einem zwischen zwei trägern eingekapselten komprimierbaren kontaktelement und entsprechendes herstellungsverfahren

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1329951A2 (de) * 2002-01-16 2003-07-23 Delphi Technologies, Inc. Elektrisch isolierende, thermisch leitende, doppelseitige, vorgehäuste Komponente
EP2945189A1 (de) * 2013-01-09 2015-11-18 Hitachi, Ltd. Halbleiterbauelement und verfahren zur herstellung davon
EP2871675A1 (de) * 2013-11-06 2015-05-13 Mitsubishi Electric R & D Centre Europe B.V. Druckverbindung für einen Halbleiterchip mittels flexibler Nanodrähte und entsprechendes Herstellungsverfahren
US20160181217A1 (en) * 2014-12-23 2016-06-23 Intel Corporation Formation of solder and copper interconnect structures and associated techniques and configurations
DE102015205704A1 (de) 2015-03-30 2016-10-06 Robert Bosch Gmbh Kontaktanordnung und Verfahren zu Herstellung der Kontaktanordnung
US20160315059A1 (en) * 2015-04-24 2016-10-27 Stmicroelectronics S.R.L. Method of producing bumps in electronic components, corresponding component and computer program product
US20190371703A1 (en) * 2017-09-14 2019-12-05 Shindengen Electric Manufacturing Co., Ltd. Electronic module and method for manufacturing electronic module
EP3739624A1 (de) * 2019-05-13 2020-11-18 Infineon Technologies Austria AG Halbleiteranordnung mit einem zwischen zwei trägern eingekapselten komprimierbaren kontaktelement und entsprechendes herstellungsverfahren

Also Published As

Publication number Publication date
CN117882178A (zh) 2024-04-12
DE102021209486A1 (de) 2023-03-02

Similar Documents

Publication Publication Date Title
DE112009000447B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
WO2005081315A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
AT10735U1 (de) Verfahren zur herstellung einer leiterplatte sowie verwendung und leiterplatte
EP1508168B1 (de) Halbleiterbauelement und verfahren zum herstellen einer halbleiterbauelementanordnung mit dem halbleiterbauelement
WO2013013964A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
EP0745274B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE102004041088A1 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip
EP0741504A2 (de) Metallleiterplatte und Verfahren zur Herstellung
DE19507547C2 (de) Verfahren zur Montage von Chips
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
DE3635375C2 (de)
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
WO2023030788A1 (de) Elektronikanordnung mit einem leistungshalbleiterbauelement zwischen zwei schaltungsträgern und verfahren zu deren herstellung
DE102006060899A1 (de) Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe
DE112018006382T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE4425943B4 (de) Verfahren zur Herstellung eines mehrschichtigen Leiter- bzw. Anschlusselements und Leiter- bzw. Anschlusselement
DE102014116030A1 (de) Verfahren zur Herstellung einer Verbindung und Anordnung für eine Chipzusammenstellung mit Direktverbindung
DE102007002807B4 (de) Chipanordnung
WO2022002596A1 (de) Formdraht, leiterplatte, leistungselektronik und verfahren zur herstellung einer leiterplatte
DE102012213555B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
EP4047648A1 (de) Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren
DE102021209484A1 (de) Elektronikanordnung und Verfahren zu deren Herstellung
EP2287899A1 (de) Lötverbindung mit einer mehrschichtigen lötbaren Schicht

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22758477

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280058880.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2022758477

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022758477

Country of ref document: EP

Effective date: 20240402