DE102021123110A1 - Speichervorrichtung - Google Patents

Speichervorrichtung Download PDF

Info

Publication number
DE102021123110A1
DE102021123110A1 DE102021123110.8A DE102021123110A DE102021123110A1 DE 102021123110 A1 DE102021123110 A1 DE 102021123110A1 DE 102021123110 A DE102021123110 A DE 102021123110A DE 102021123110 A1 DE102021123110 A1 DE 102021123110A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
metal lines
regions
memory device
upper metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021123110.8A
Other languages
English (en)
Inventor
Sujeong Kim
Inmo Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102021123110A1 publication Critical patent/DE102021123110A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Eine Speichervorrichtung enthält: einen Speicherzellenbereich (CELL), der voneinander beabstandete auf einem ersten Halbleitersubstrat (401) gestapelte Gate-Elektroden (430) und Kanalstrukturen (CH) enthält; und einen Peripherieschaltungsbereich (PERI), der obere Metallleitungen (LM2) enthält, die über einem zweiten Halbleitersubstrat (402) angeordnet sind, und der unter dem Speicherzellenbereich (CELL) angeordnet ist. Das erste Halbleitersubstrat (401) enthält erste Bereiche mit einem ersten Wert, der einem Abstand zwischen dem ersten Halbleitersubstrat (401) und den oberen Metallleitungen (LM2) entspricht, und zweite Bereiche mit einem zweiten Wert, der niedriger als der erste Wert ist. Eine Referenzspannung für einen Betrieb der Speichervorrichtung (400) wird zu mindestens einer der ersten oberen Metallleitungen übertragen, die unterhalb des ersten Bereichs angeordnet ist. Daher kann die Kopplungskapazität für ein signifikantes Signal reduziert werden, während die Länge eines Verbindungsabschnitts und die Größe des Widerstands einer gemeinsamen Source-Leitung beibehalten werden. Außerdem kann die Fehlerrate der Speichervorrichtung (400) reduziert werden.

Description

  • HINTERGRUND
  • Die vorliegende Offenbarung betrifft eine Speichervorrichtung.
  • Neuere Speichervorrichtungen müssen einen hohen Integrationsgrad und eine hohe Geschwindigkeit aufweisen, um mehr Daten in einer kurzen Zeitspanne verarbeiten zu können. Eine Erhöhung der Geschwindigkeit einer Speichervorrichtung kann in erster Linie durch eine Verringerung des Widerstands einer Metallleitung erreicht werden. Eine durch einen parasitären Kondensator verursachte RC-Verzögerung kann jedoch zu einer Einschränkung bei der Erhöhung der Geschwindigkeit einer Speichervorrichtung führen. Daher wurde ein Verfahren zur Verringerung der parasitären Kapazität (bzw. Streukapazität) unter Verwendung eines Entkopplungskondensators als Verfahren zur Verringerung des mit einer RC-Verzögerung verbundenen Kopplungsrauschens vorgeschlagen. Ein strukturelles Problem erschwert es jedoch, einen Entkopplungskondensator mit hoher Kapazität zu bilden. Daher besteht Bedarf an einer grundlegenden Lösung zur Reduzierung des Kopplungsrauschens.
  • ZUSAMMENFASSUNG
  • Beispielhafte Ausführungsformen stellen eine Speichervorrichtung bereit, die einen Speicherzellenbereich enthält, in dem eine untere Fläche einer gemeinsamen Source-Leitung, die einer unteren Metallleitung gegenüberliegt, nicht planar ist. Eine Kopplungskapazität zwischen der gemeinsamen Source-Leitung und einer Metallleitung zur Übertragung eines signifikanten Signals kann mit der Speichervorrichtung reduziert werden. Darüber hinaus stellen beispielhafte Ausführungsformen eine Speichervorrichtung mit verbesserter Leistung bereit.
  • Gemäß einer beispielhaften Ausführungsform enthält eine Speichervorrichtung: einen Speicherzellenbereich, der ein erstes Halbleitersubstrat enthält, Gate-Elektroden, die auf dem ersten Halbleitersubstrat voneinander beabstandet sind, derart, dass sie in einer ersten Richtung senkrecht zu einer oberen Fläche des ersten Halbleitersubstrats gestapelt sind, und Kanalstrukturen, die die Gate-Elektroden durchdringen und elektrisch mit dem ersten Halbleitersubstrat verbunden sind; und einen Peripherieschaltungsbereich, der ein zweites Halbleitersubstrat enthält, das unterhalb des Speicherzellenbereichs angeordnet ist, und eine Mehrzahl an oberen Metallleitungen, die oberhalb des zweiten Halbleitersubstrats in einer ersten Höhe (bzw. auf einem ersten Niveau) angeordnet sind, derart, dass sie sich in einer zweiten Richtung parallel zu einer oberen Fläche des zweiten Halbleitersubstrats erstrecken. Das erste Halbleitersubstrat enthält erste Bereiche, die einen ersten Abstand zwischen einer unteren Fläche des ersten Halbleitersubstrats und einer oberen Fläche von ersten oberen Metallleitungen der Mehrzahl an oberen Metallleitungen aufweisen, und zweite Bereiche, die einen zweiten Abstand zwischen der unteren Fläche des ersten Halbleitersubstrats und einer oberen Fläche von zweiten oberen Metallleitungen der Mehrzahl an oberen Metallleitungen aufweisen, wobei der zweite Abstand kürzer ist als der erste Abstand. Die ersten oberen Metallleitungen sind unterhalb der ersten Bereiche angeordnet, und die zweiten oberen Metallleitungen sind unterhalb der zweiten Bereiche angeordnet, und mindestens eine der ersten oberen Metallleitungen ist dazu konfiguriert, eine Referenzspannung zum Betrieb des Speicherzellenbereichs und des Peripherieschaltungsbereichs zu übertragen.
  • Gemäß einer beispielhaften Ausführungsform enthält eine Speichervorrichtung: einen Speicherzellenbereich, der ein erstes Halbleitersubstrat enthält, Gate-Elektroden, die auf dem ersten Halbleitersubstrat voneinander beabstandet sind, derart, dass sie in einer ersten Richtung senkrecht zu einer oberen Fläche des ersten Halbleitersubstrats gestapelt sind, und Kanalstrukturen, die die Gate-Elektroden durchdringen und in einem vertieften Abschnitt des ersten Halbleitersubstrats angeordnet sind; und einen Peripherieschaltungsbereich, der ein zweites Halbleitersubstrat enthält, das unterhalb des Speicherzellenbereichs angeordnet ist, eine Mehrzahl an unteren Metallleitungen, die oberhalb des zweiten Halbleitersubstrats in einer vorbestimmten Höhe angeordnet sind, derart, dass sie sich in einer zweiten Richtung parallel zu einer oberen Fläche des zweiten Halbleitersubstrats erstrecken, und eine Mehrzahl an oberen Metallleitungen, die zwischen der Mehrzahl an unteren Metallleitungen und dem ersten Halbleitersubstrat angeordnet sind, derart, dass sie sich in einer dritten Richtung parallel zu einer oberen Fläche des zweiten Halbleitersubstrats und senkrecht zu der zweiten Richtung erstrecken. Das erste Halbleitersubstrat enthält erste Bereiche, die einen ersten Abstand zwischen einer unteren Fläche des ersten Halbleitersubstrats und einer oberen Fläche von ersten oberen Metallleitungen der Mehrzahl an oberen Metallleitungen aufweisen, und zweite Bereiche, die einen zweiten Abstand zwischen einer unteren Fläche des ersten Halbleitersubstrats und einer oberen Fläche von zweiten oberen Metallleitungen der Mehrzahl an oberen Metallleitungen aufweisen, wobei der zweite Abstand kürzer als der erste Abstand ist. Die ersten oberen Metallleitungen und die zweiten oberen Metallleitungen können sich in Bezug auf eine Oberseite des zweiten Halbleitersubstrats auf derselben Höhe befinden. Die ersten Bereiche und die zweiten Bereiche sind abwechselnd in der dritten Richtung angeordnet.
  • Gemäß einer beispielhaften Ausführungsform enthält eine Speichervorrichtung: ein erstes Halbleitersubstrat, das erste Bereiche mit einer ersten Dicke und zweite Bereiche mit einer zweiten Dicke, die größer als die erste Dicke ist, enthält; ein zweites Halbleitersubstrat, das unter dem ersten Halbleitersubstrat angeordnet ist, derart, dass es das erste Halbleitersubstrat in einer ersten Richtung überlappt, die senkrecht zu einer oberen Fläche des ersten Halbleitersubstrats verläuft; eine Mehrzahl an Metallleitungen, die zwischen dem ersten Halbleitersubstrat und dem zweiten Halbleitersubstrat angeordnet sind, derart, dass sie sich in einer Richtung parallel zu einer oberen Fläche des zweiten Halbleitersubstrats erstrecken, und die erste Metallleitungen enthalten, die dazu konfiguriert sind, ein Bandlückenreferenzsignal über die ersten Metallleitungen zu übertragen; Gate-Elektroden, die auf dem ersten Halbleitersubstrat voneinander beabstandet sind, derart, dass sie in der ersten Richtung gestapelt sind; Isolierschichten, die abwechselnd mit den Gate-Elektroden gestapelt sind; und Kanalstrukturen, die durch die Gate-Elektroden und die Isolierschichten hindurchgehen und in einem vertieften Abschnitt des ersten Halbleitersubstrats angeordnet sind. Die ersten Metallleitungen sind unterhalb des ersten Bereichs angeordnet.
  • Figurenliste
  • Die obigen und andere Aspekte, Merkmale und Vorteile der vorliegenden Offenbarung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen klarer ersichtlich.
    • 1 ist ein Blockschaltbild einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform.
    • 2 ist eine Ansicht, die eine 3D-V-NAND-Struktur für eine Speichervorrichtung gemäß einer beispielhaften Ausführungsform zeigt.
    • 3 ist eine Querschnittsansicht einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform.
    • 4A bis 4D sind Ansichten, die ein Verfahren zur Verringerung des Kopplungsrauschens in einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform zeigen.
    • 5 ist eine Querschnittsansicht einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform.
    • 6 ist eine Ansicht, die ein Verfahren zum Einstellen der Kopplungskapazität in einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform darstellt.
    • 7 bis 11 sind Querschnittsansichten von Speichervorrichtungen gemäß einer beispielhaften Ausführungsform.
    • 12 und 13 sind eine schematische perspektivische Ansicht bzw. eine schematische Bodenansicht der Speichervorrichtung gemäß einer in 11 dargestellten beispielhaften Ausführungsform.
    • 14 ist eine Querschnittsansicht einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform.
    • 15 und 16 sind eine schematische perspektivische Ansicht bzw. eine schematische Bodenansicht der Speichervorrichtung gemäß einer in 14 dargestellten beispielhaften Ausführungsform.
    • 17 ist eine Querschnittsansicht einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform.
    • 18 und 19 sind eine schematische perspektivische Ansicht bzw. eine schematische Bodenansicht der Speichervorrichtung gemäß einer in 17 dargestellten beispielhaften Ausführungsform.
    • 20 und 21 sind eine schematische perspektivische Ansicht bzw. eine schematische Bodenansicht der Speichervorrichtung gemäß einer beispielhaften Ausführungsform, die in 17 dargestellt ist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Nachfolgend werden beispielhafte Ausführungsformen mit Bezug auf die beigefügten Zeichnungen beschrieben.
  • 1 ist ein Blockschaltbild einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform.
  • Bezugnehmend auf 1 kann eine Speichervorrichtung 1 eine Steuerlogikschaltung 20, ein Speicherzellenarray 30 (bzw. eine Speicherzellenanordnung), eine Seitenpuffereinheit 40, einen Spannungserzeuger 50 und einen Zeilendecoder 60 enthalten. Obwohl in 1 nicht dargestellt, kann die Speichervorrichtung 1 außerdem eine Speicherschnittstellenschaltung enthalten, sowie eine Spaltenlogik, einen Vordecoder, einen Temperatursensor, einen Befehlsdecoder, einen Adressdecoder und dergleichen.
  • Die Steuerlogikschaltung 20 kann allgemein verschiedene Vorgänge in der Speichervorrichtung 1 steuern. Die Steuerlogikschaltung 20 kann als Reaktion auf einen Befehl CMD und/oder eine Adresse ADDR von der Speicherschnittstellenschaltung verschiedene Steuersignale ausgeben. So kann die Steuerlogikschaltung 20 beispielsweise ein Spannungssteuersignal CTRL_vol, eine Zeilenadresse X-ADDR und eine Spaltenadresse Y-ADDR ausgeben.
  • Das Speicherzellenarray 30 kann eine Mehrzahl an Speicherblöcken BLK1 bis BLKz enthalten (wobei z eine positive ganze Zahl ist). Jeder der Mehrzahl an Speicherblöcken BLK1 bis BLKz kann eine Mehrzahl an Speicherzellen enthalten. Das Speicherzellenarray 30 kann über Bitleitungen BL mit der Seitenpuffereinheit 40 und über Wortleitungen WL, String-Auswahlleitung-Leitungen SSL und Masse-Auswahlleitungen GSL mit dem Zeilendecoder 60 verbunden sein.
  • Bei einer beispielhaften Ausführungsform kann das Speicherzellenarray 30 ein dreidimensionales Speicherzellenarray enthalten, und das dreidimensionale Speicherzellenarray kann eine Mehrzahl an Speicherzellenstrings (bzw. Speicherzellenstränge) enthalten. Jeder der Speicherzellenstrings kann Speicherzellen enthalten, die jeweils mit Wortleitungen verbunden sind, die vertikal auf einem Substrat gestapelt sind. Die US-Patentanmeldung Nr. 7,679,133 , die US-Patentanmeldung Nr. 8,553,466 , die US-Patentanmeldung Nr. 8,654,587 , die US-Patentanmeldung Nr. 8,559,235 und die US-Patentveröffentlichung Nr. 2011/0233648 werden hier durch Bezugnahme einbezogen. Bei einer beispielhaften Ausführungsform kann das Speicherzellenarray 30 ein zweidimensionales Speicherzellenarray enthalten, und das zweidimensionale Speicherzellenarray kann eine Mehrzahl an Speicherzellenstrings enthalten, die in Zeilen- und Spaltenrichtung angeordnet sind.
  • Räumlich relative Begriffe wie „unter“, „unterhalb“, „niedriger“, „oberhalb“, „höherer“, „vertikal“, „horizontal“ und dergleichen können hier zur Vereinfachung der Beschreibung verwendet werden, um Positionsbeziehungen zu beschreiben. Es versteht sich, dass die räumlich relativen Begriffe verschiedene Ausrichtungen der Vorrichtung zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen.
  • Die Seitenpuffereinheit 40 kann eine Mehrzahl an Seitenpuffern PB1 bis PBn enthalten (wobei n eine ganze Zahl von 3 oder größer ist), und die Mehrzahl an Seitenpuffern PB1 bis PBn kann jeweils über eine Mehrzahl an Bitleitungen BL mit den Speicherzellen verbunden sein. Die Seitenpuffereinheit 40 kann mindestens eine der Bitleitungen BL als Reaktion auf die Spaltenadresse Y-ADDR auswählen. Die Seitenpuffereinheit 40 kann je nach Betriebsmodus als Schreibtreiber oder als Leseverstärker arbeiten. Zum Beispiel kann die Seitenpuffereinheit 40 während eines Programmvorgangs an eine ausgewählte Bitleitung eine Bitleitungsspannung anlegen, die zu programmierenden Daten DATA entspricht. Die Seitenpuffereinheit 40 kann einen Strom oder eine Spannung auf der ausgewählten Bitleitung erfassen, um in einer Speicherzelle gespeicherte Daten während eines Lesevorgangs zu erfassen.
  • Der Spannungserzeuger 50 kann basierend auf dem Spannungssteuersignal CTRL_vol verschiedene Spannungen zum Durchführen von Programm-, Lese- und Löschvorgängen erzeugen. Der Spannungserzeuger 50 kann zum Beispiel eine Programmspannung, eine Lesespannung, eine Programmverifizierungsspannung, eine Löschspannung oder ähnliches als eine Wortleitungsspannung VWL erzeugen.
  • Der Zeilendecoder 60 kann eine aus der Mehrzahl an Wortleitungen WL und eine aus der Mehrzahl an String-Auswahlleitungen SSL auswählen, als Reaktion auf die Zeilenadresse X-ADDR. Der Zeilendecoder 60 kann zum Beispiel während eines Programmvorgangs eine Programmspannung und eine Programmprüfspannung an eine ausgewählte Wortleitung anlegen und während eines Lesevorgangs eine Lesespannung an eine ausgewählte Wortleitung anlegen.
  • 2 ist eine Ansicht, die eine 3D-V-NAND-Struktur zeigt, die auf eine Speichervorrichtung gemäß einer beispielhaften Ausführungsform anwendbar ist.
  • Wenn ein Speichermodul einer Speichervorrichtung als 3D-V-NAND-Flash-Speicher implementiert ist, kann jeder der Mehrzahl an Speicherblöcken, aus denen das Speichermodul besteht, durch ein Ersatzschaltbild dargestellt werden, wie in 2 gezeigt.
  • Ein in 2 dargestellter Speicherblock BLKi deutet einen dreidimensionalen Speicherblock mit einer auf einem Substrat ausgebildeten dreidimensionalen Struktur an. Eine Mehrzahl an Speicherzellenstrings, die in dem Speicherblock BLKi enthalten sind, kann beispielsweise in einer Richtung senkrecht zum Substrat ausgebildet sein.
  • Bezugnehmend auf 2 kann ein Speicherblock BLKi eine Mehrzahl an Speicherzellenstrings NS11 bis NS33 enthalten, die zwischen den Bitleitungen BL1, BL2 und BL3 und einer gemeinsamen Source-Leitung CSL angeschlossen sind. Jede der Mehrzahl an Speicherzellenstrings NS11 bis NS33 kann einen String-Auswahltransistor SST (bzw. Strangauswahltransistor), eine Mehrzahl an Speicherzellen MC1, MC2 ... und MC8 sowie einen Masse-Auswahltransistor GST enthalten. In 2 ist jeder der Mehrzahl an Speicherzellenstrings NS11 bis NS33 so dargestellt, dass er acht in Reihe geschaltete Speicherzellen MC1, MC2 ... und MC8 enthält, aber die vorliegende Offenbarung ist darauf nicht beschränkt.
  • Der String-Auswahltransistor SST kann mit entsprechenden String-Auswahlleitungen SSL1, SSL2 und SSL3 verbunden sein. Die Mehrzahl an Speicherzellen MC1, MC2 ... und MC8 können mit entsprechenden Gate-Leitungen GTL1, GTL2 ... bzw. GTL8 verbunden sein. Die Gate-Leitungen GTL1, GTL2 ... und GTL8 können Wortleitungen entsprechen, und einige der Gate-Leitungen GTL1, GTL2 ... und GTL8 können Dummy-Wortleitungen (bzw. Blindwortleitungen) entsprechen. Der Masse-Auswahltransistor GST kann mit entsprechenden Masse-Auswahlleitungen GSL1, GSL2 und GSL3 verbunden sein. Der String-Auswahltransistor SST kann mit entsprechenden Bitleitungen BL1, BL2 und BL3 verbunden sein, und der Masse-Auswahltransistor GST kann mit der gemeinsamen Source-Leitung CSL verbunden sein. In der Speichervorrichtung gemäß einer beispielhaften Ausführungsform können die gemeinsamen Source-Leitungen CSL miteinander verbunden sein. Daher kann die gemeinsame Source-Leitung CSL unterhalb des Speicherblocks BLK in Form einer Platte ausgebildet sein. Die gemeinsame Source-Leitung CSL kann beispielsweise eine Leiterstruktur / eine Leiterschicht und/oder eine Halbleiterstruktur / eine Halbleiterschicht sein, die sich horizontal erstreckt, beispielsweise in X- und Y-Richtungen, wie in 2 und 3 dargestellt. Die gemeinsame Source-Leitung CSL kann beispielsweise eine gemeinsame Source-Leitungsplatte PCSL enthalten oder eine solche sein.
  • Gate-Leitungen (beispielsweise GTL1), die die gleiche Höhe haben, können gemeinsam verbunden sein, und die Masse-Auswahlleitungen GSL1, GSL2 und GSL3 sowie die String-Auswahlleitungen SSL1, SSL2 und SSL3 können voneinander getrennt sein. In 2 ist der Speicherblock BLK mit acht Gate-Leitungen GTL1, GTL2 ... und GTL8 und drei Bit-Leitungen BL1, BL2, BL3 verbunden, aber die vorliegende Offenbarung ist nicht darauf beschränkt.
  • 3 ist eine Querschnittsansicht einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform.
  • Bezugnehmend auf 3 kann eine Speichervorrichtung 100 einen Speicherzellenbereich CELL enthalten, in dem Daten gespeichert werden, und einen Peripherieschaltungsbereich PERI, der unterhalb des Speicherzellenbereichs CELL angeordnet ist.
  • In der in 3 dargestellten Vorrichtung 100 kann der Speicherzellenbereich CELL ein erstes Halbleitersubstrat 101, eine Mehrzahl an Isolierschichten 120, eine Mehrzahl an Gate-Elektroden 130, eine erste leitfähige Schicht 104, eine zweite leitfähige Schicht 105, Kanalstrukturen CH und einen Separationsbereich SR (bzw. Trennbereich) enthalten.
  • Bei einer beispielhaften Ausführungsform der Speichervorrichtung 100 kann das erste Halbleitersubstrat 101 eine obere Fläche aufweisen, die sich in Richtung der X-Achse und der Y-Achse erstreckt. Beispielsweise kann eine Richtung senkrecht zur oberen Fläche des ersten Halbleitersubstrats 101 (beispielsweise eine Z-Richtung) als erste Richtung definiert werden, und Richtungen parallel zur oberen Fläche des ersten Halbleitersubstrats 101 (beispielsweise Y- und X-Richtung) können als zweite bzw. dritte Richtung definiert werden. Das erste Halbleitersubstrat 101 kann ein Halbleitermaterial wie einen Halbleiter der Gruppe IV, eine Halbleiterverbindung der Gruppe III-V oder einen Oxid-Halbleiter der Gruppe II-VI enthalten oder daraus gebildet sein. Der Halbleiter der Gruppe IV kann zum Beispiel Silizium, Germanium oder Silizium-Germanium enthalten oder daraus bestehen. Die Konfiguration des ersten Halbleitersubstrats 101 ist jedoch nicht darauf beschränkt, und das erste Halbleitersubstrat 101 kann als Epitaxieschicht, als Silizium-auf-Isolator-Schicht (SOI) oder als Halbleiter-auf-Isolator-Schicht (SEOI) bereitgestellt sein.
  • Die Speichervorrichtung 100 gemäß einer beispielhaften Ausführungsform kann Isolierschichten 120 und Gate-Elektroden 130 enthalten, die voneinander derart beabstandet sind, dass sie abwechselnd in der ersten Richtung (beispielsweise einer Z-Richtung) senkrecht zur oberen Fläche des ersten Halbleitersubstrats 101 gestapelt sind. Die Isolierschichten 120 können zum Beispiel vertikal und/oder horizontal voneinander beabstandet sein. Die Gateelektroden 130 können vertikal und/oder horizontal voneinander beabstandet sein. Die Isolierschichten 120 und die Gate-Elektroden 130 können abwechselnd in vertikaler Richtung gestapelt sein. Die Isolierschichten 120 können ein isolierendes Material wie ein Siliziumoxid oder ein Siliziumnitrid enthalten oder daraus gebildet sein. Von den Isolierschichten 120 kann zum Beispiel die oberste Isolierschicht eine größere Dicke haben als die anderen Isolierschichten 120. Die Gate-Elektroden 130 können sich in mindestens einem Bereich des ersten Halbleitersubstrats 101 über unterschiedliche Längen erstrecken.
  • Bei einer beispielhaften Ausführungsform der Speichervorrichtung 100 können die Gate-Elektroden 130 mindestens eine untere Gate-Elektrode, mindestens eine obere Gate-Elektrode und zwischen den unteren Gate-Elektroden und den oberen Gate-Elektroden eine dazwischenliegende Gate-Elektrode enthalten. Bezugnehmend auf den in 2 zusammen mit 3 dargestellten Speicherblock BLKi kann die untere Gate-Elektrode den Masse-Auswahlleitungen GSL1, GSL2 und GSL3 entsprechen und die obere Gate-Elektrode den String-Auswahlleitungen SSL1, SSL2 und SSL3. Zum Beispiel können die Masse-Auswahlleitungen GSL1, GSL2, GSL3 mit einer Gate-Elektrode des Masse-Auswahltransistors GST verbunden sein und die String-Auswahlleitungen SSL1, SSL2, SSL3 können mit einer Gate-Elektrode des String-Auswahltransistors SST verbunden sein.
  • Zumindest einige der dazwischenliegenden Gate-Elektroden können den in 2 dargestellten Gate-Leitungen GTL1, GTL2 ... und GTL8 entsprechen. Andererseits können einige der dazwischenliegenden Gate-Elektroden auch Dummy-Gate-Elektroden (bzw. Blindgatelektroden) sein. Gemäß einer beispielhaften Ausführungsform kann die Anzahl der dazwischenliegenden Gate-Elektroden beispielsweise in Abhängigkeit von einer Kapazität der Speichervorrichtung 100 bestimmt werden.
  • Jede der Gate-Elektroden 130 kann eine erste Gate-Schicht 130a und eine zweite Gate-Schicht 130b enthalten. Die erste Gate-Schicht 130a kann beispielsweise Wolframnitrid (WN), Tantalnitrid (TaN), Titannitrid (TiN) oder Kombinationen davon enthalten oder daraus gebildet sein. Die zweite Gate-Schicht 130b kann zum Beispiel ein metallisches Material wie Wolfram (W) enthalten oder daraus gebildet sein. Die Konfiguration der Gate-Elektroden 130 ist jedoch nicht darauf beschränkt und die Gate-Elektroden 130 können drei oder mehr Schichten enthalten und können polykristallines Silizium oder ein Metallsilizidmaterial enthalten.
  • Die erste leitfähige Schicht 104 und die zweite leitfähige Schicht 105 können nacheinander auf der oberen Fläche des ersten Halbleitersubstrats 101 gestapelt sein. Gemäß einer beispielhaften Ausführungsform können zumindest ein Abschnitt des ersten Halbleitersubstrats 101, der ersten leitfähigen Schicht 104 und der zweiten leitfähigen Schicht 105 als gemeinsame Source-Leitung in der Speichervorrichtung 100 fungieren und der in 2 dargestellten gemeinsamen Source-Leitung CSL entsprechen. Wie oben beschrieben, können die erste leitfähige Schicht 104 und die zweite leitfähige Schicht 105 plattenförmige (beispielsweise horizontal und/oder zweidimensional verlaufende) leitfähige Schichten sein und zwischen den Isolierschichten 120 und/oder den Gate-Elektroden 130 und dem ersten Halbleitersubstrat 101 angeordnet sein. Die erste leitfähige Schicht 104 und die zweite leitfähige Schicht 105 können ein Halbleitermaterial enthalten oder aus einem solchen gebildet sein. Beispielsweise können die erste leitfähige Schicht 104 und die zweite leitfähige Schicht 105 polykristallines Silizium enthalten. Zum Beispiel kann zumindest die erste leitfähige Schicht 104 mit Störatomen (bzw. Verunreinigungen) dotiert sein, und die zweite leitfähige Schicht 105 kann mit Störatomen dotiert sein oder Störatome enthalten, die aus der ersten leitfähigen Schicht 104 diffundiert sind. Das erste Halbleitersubstrat 101, die erste leitfähige Schicht 104 und die zweite leitfähige Schicht 105 können zusammen eine gemeinsame Source-Leitung bilden. Die Konfiguration der gemeinsamen Source-Leitung ist jedoch nicht auf die in 3 dargestellte beschränkt, und der Speicherzellenbereich CELL kann gemäß einer beispielhaften Ausführungsform angrenzend an die gemeinsame Source-Leitung zusätzlich eine Isolierschicht und/oder eine zusätzliche leitfähige Schicht enthalten.
  • Bei einer beispielhaften Ausführungsform der Speichervorrichtung 100 kann sich jede der Kanalstrukturen CH in der ersten Richtung erstrecken und so angeordnet sein, dass sie die Gate-Elektroden 130 und die Isolierschichten 120 durchdringt. Dies ist jedoch nur ein Beispiel und nicht auf die Darstellung in 3 beschränkt, und die Kanalstrukturen CH können so angeordnet sein, dass sie zumindest einen Abschnitt des ersten Halbleitersubstrats 101 durchdringen. Die Kanalstrukturen CH können beispielsweise an vertieften Abschnitten des ersten Halbleitersubstrats 101 angeordnet sein. Die Kanalstrukturen CH können auf dem ersten Halbleitersubstrat 101 so angeordnet sein, dass sie in einer Richtung, die horizontal zur oberen Fläche des ersten Halbleitersubstrats 101 verläuft, in Reihen und Spalten voneinander beabstandet sind. Jede der Kanalstrukturen CH kann eine Seitenfläche aufweisen, die senkrecht zur oberen Fläche des ersten Halbleitersubstrats 101 ist oder die Form einer Säule mit einer geneigten Seite aufweisen, die sich in Richtung des ersten Halbleitersubstrats 101 verjüngt, abhängig von einem Aspektverhältnis.
  • Bei einer beispielhaften Ausführungsform der Speichervorrichtung 100 kann jede der Kanalstrukturen CH eine Kanalschicht 145, eine Kanalisolierschicht 150 und eine Pad-Schicht 155 (bzw. Kontaktstellenschicht) enthalten. Beispielsweise kann jede der Kanalstrukturen CH außerdem eine dielektrische Gate-Schicht 140 enthalten, die eine Mehrzahl an Schichten enthält, die zwischen der Kanalschicht 145 und den Gate-Elektroden 130 angeordnet sind, um elektrische Ladungen einzufangen. In den Kanalstrukturen CH kann die Kanalschicht 145 so geformt sein, dass sie eine ringförmige Form aufweist, die eine darin angeordnete Kanalisolierschicht 150 umgibt. Gemäß einer beispielhaften Ausführungsform kann die Kanalschicht 145 jedoch auch eine säulenförmige, beispielsweise zylindrische oder prismatische Form ohne die Kanalisolierschicht 150 aufweisen. Ein Teil der dielektrischen Gate-Schicht 140 kann an einem unteren Ende jeder der Kanalstrukturen CH entfernt sein, und die Kanalschicht 145 kann in dem Bereich, in dem die dielektrische Gate-Schicht 140 entfernt ist, mit der ersten leitfähigen Schicht 104 elektrisch verbunden sein und/oder diese kontaktieren.
  • Wenn ein Element als „verbunden“ oder „gekoppelt“ mit oder „auf“ einem anderen Element bezeichnet wird, kann es direkt mit oder auf dem anderen Element verbunden oder gekoppelt sein oder es können dazwischenliegende Elemente vorhanden sein. Wenn ein Element dagegen als „direkt verbunden“ oder „direkt gekoppelt“ mit einem anderen Element oder als „kontaktierend“ oder „in Kontakt mit“ einem anderen Element bezeichnet wird, gibt es an der Kontaktstelle keine dazwischenliegenden Elemente.
  • Bei einer beispielhaften Ausführungsform der Speichervorrichtung 100 kann die Kanalschicht 145 ein Halbleitermaterial wie polykristallines oder einkristallines Silizium enthalten. Das Halbleitermaterial, das in der Kanalschicht 145 enthalten ist, kann nicht mit einem Störatomen dotiert sein oder kann mit p-Typ Störatomen oder n-Typ Störatomen dotiert sein. Die Kanalschicht 145 kann in eine Mehrzahl an Bereichen unterteilt sein, basierend auf einer Störatomkonzentration und/oder einem Herstellungsverfahren. Bezugnehmend auf den in 2 zusammen mit 3 dargestellten Speicherblock BLKi kann in der Speichervorrichtung 100 ein einzelner Speicherzellenstring NS11, NS12 oder NS13 um die Kanalschicht 145 herum gebildet/konfiguriert sein, und eine Mehrzahl an Speicherzellenstrings NS11 bis NS33 kann in Reihen und Spalten in Richtung der X-Achse und der Y-Achse angeordnet sein.
  • Bei einer beispielhaften Ausführungsform der Speichervorrichtung 100 kann sich der Separationsbereich SR in der ersten Richtung erstrecken und die abwechselnd gestapelten Gate-Elektroden 130 und Isolierschichten 120 durchdringen. Der Separationsbereich SR kann sich in einer zweiten Richtung (beispielsweise der Y-Richtung) parallel zur oberen Fläche des ersten Halbleitersubstrats 101 erstrecken. Der Separationsbereich SR kann ein isolierendes Material enthalten oder aus diesem gebildet sein. Beispielsweise kann der Separationsbereich SR ein Siliziumoxid oder ähnliches enthalten oder daraus gebildet sein. Die Gate-Elektroden 130 können beispielsweise so angeordnet sein, dass sie durch den Separationsbereich SR in einer dritten Richtung (beispielsweise der X-Richtung) getrennt sind. Die Gate-Elektroden 130, die zwischen der Mehrzahl an Separationsbereichen SR angeordnet sind, können einen einzigen Speicherblock bilden. Dies ist jedoch nur ein Beispiel und die Ausgestaltung eines Speicherblocks ist nicht darauf beschränkt.
  • Der Speicherzellenbereich CELL der Speichervorrichtung 100 kann außerdem eine erste Zwischenisolierschicht 160, eine zweite Zwischenisolierschicht 165, einen Kontaktstöpsel 170 (bzw. einen Kontakt-Plug), der elektrisch mit den Kanalstrukturen CH verbunden ist, und eine Bitleitung 180, die elektrisch mit dem Kontaktstöpsel 170 verbunden ist, enthalten. Die erste Zwischenisolierschicht 160 und die zweite Zwischenisolierschicht 165 können beispielsweise die Isolierschichten 120 und die Gate-Elektroden 130 bedecken und ein isolierendes Material wie Siliziumoxid enthalten oder aus diesem gebildet sein. Der Kontaktstöpsel 170 kann die erste Zwischenisolierschicht 160 und die zweite Zwischenisolierschicht 165 durchdringen, um die Bitleitungen 180, die auf der zweiten Zwischenisolierschicht 165 angeordnet sind, und die Kanalstrukturen CH elektrisch miteinander zu verbinden. Die in 3 dargestellte Bitleitung 180 kann den im Schaltplan von 1 dargestellten Bitleitungen BL1, BL2 und BL3 entsprechen.
  • Die Speichervorrichtung 100 gemäß einer Ausführungsform kann hergestellt werden, indem der Peripherieschaltungsbereich PERI gebildet wird und dann das erste Halbleitersubstrat 101 des Speicherzellenbereichs CELL auf dem Peripherieschaltungsbereich PERI gebildet wird. Das erste Halbleitersubstrat 101 kann die gleiche Größe aufweisen wie das zweite Halbleitersubstrat 102 des Peripherieschaltungsbereichs PERI oder kann kleiner als das zweite Halbleitersubstrat 102 ausgebildet sein.
  • Der Peripherieschaltungsbereich PERI kann ein zweites Halbleitersubstrat 102, auf dem zweiten Halbleitersubstrat 102 angeordnete Schaltungselemente, die eine Speicherzelle ansteuern, Schaltungskontaktstöpsel und eine Mehrzahl an Metallleitungen LM1 und LM2 enthalten. Die in dem Peripherieschaltungsbereich PERI enthaltenen Schaltungselemente können beispielsweise planare Transistoren enthalten. Jedes der Schaltungselemente kann eine dielektrische Schicht, eine Abstandsschicht und eine Gate-Elektrode enthalten, und Source-/Drain-Bereiche können in dem zweiten Halbleitersubstrat 102 auf gegenüberliegenden Seiten angrenzend an der Gate-Elektrode angeordnet sein.
  • In der Speichervorrichtung 100 gemäß der vorliegenden Offenbarung kann die Mehrzahl an Metallleitungen LM1 und LM2 eine obere Metallleitung LM2 und eine untere Metallleitung LM1 enthalten. Die Mehrzahl an Metallleitungen LM1 und LM2 sind Metallleitungen, die unterhalb der Speicherzellen angeordnet sind, und können sich von den Metallleitungen, die oberhalb der Speicherzellen angeordnet sind, unterscheiden. Gemäß einer beispielhaften Ausführungsform können von der Mehrzahl an Metallleitungen LM1 und LM2, die unterhalb der Speicherzellen angeordnet sind, Metallleitungen, die nahe an der Speicherzelle angeordnet sind, als obere Metallleitung LM2 definiert werden und Metallleitungen, die von der Speicherzelle weiter entfernt angeordnet sind, können als untere Metallleitung LM1 definiert werden. Beispielsweise kann die obere Metallleitung LM2 in einer ersten Höhe (bzw. auf einem ersten Niveau) über dem zweiten Halbleitersubstrat 102 angeordnet sein und die untere Metallleitung LM1 kann in einer zweiten Höhe (bzw. auf einem zweiten Niveau) über dem zweiten Halbleitersubstrat 102, die niedriger ist als die erste Höhe, angeordnet sein. Die obere Metallleitung LM2 und die untere Metallleitung LM1 können sich in senkrecht zueinander stehenden Richtungen erstrecken. Zum Beispiel können sich zumindest einige der Mehrzahl an Metallleitungen LM1 und LM2 in eine zweite Richtung erstrecken, die parallel zu dem ersten und zweiten Halbleitersubstrat 101 und 102 verläuft. Der Rest der Mehrzahl an Metallleitungen LM1 und LM2 kann sich hingegen in einer dritten Richtung erstrecken, die parallel zum ersten und zweiten Halbleitersubstrat 101 und 102 und senkrecht zur zweiten Richtung verläuft. Dies ist jedoch nur ein Beispiel, und die Anordnung und Form der Mehrzahl an Metallleitungen LM1 und LM2 ist nicht auf die oben beschriebenen und/oder in 3 dargestellten beschränkt. Gemäß beispielhafter Ausführungsformen kann die Mehrzahl an Metallleitungen LM1 und LM2 nur untere Metallleitung LM1 enthalten oder kann darüber hinaus eine weitere Metallleitung enthalten, die auf einer dritten Höhe angeordnet ist, die sich von der ersten Höhe und der zweiten Höhe unterscheidet. Beispielsweise kann die Speichervorrichtung 100 eine weitere Metallleitung enthalten, die auf der dritten Höhe niedriger als die zweite Höhe angeordnet ist und die weitere Metallleitung kann eine Metallstruktur enthalten, die als Stift (bzw. Pin) verwendet wird. Der Stift kann zum Beispiel ein Anschluss sein, der dazu konfiguriert ist, mit einer äußeren Vorrichtung verbunden zu werden. Die Speichervorrichtung 100 kann ferner eine Mehrzahl an Metallschichten enthalten, die in verschiedenen Höhen angeordnet sind. Dies ist jedoch nur ein Beispiel, und eine Höhe, in der die Mehrzahl an Metallleitungen angeordnet ist, und eine Struktur der Mehrzahl an Metallleitungen sind nicht auf die oben beschriebenen oder auf die der Mehrzahl an Metallleitungen LM1 und LM2 beschränkt.
  • Der Speicherzellenbereich CELL und der Peripherieschaltungsbereich PERI können in einem nicht dargestellten Bereich miteinander verbunden sein. Gemäß einer beispielhaften Ausführungsform kann in der Speichervorrichtung 100 der Peripherieschaltungsbereich PERI über einen Verbindungsabschnitt elektrisch mit dem Speicherzellenbereich CELL verbunden sein. Gemäß einer beispielhaften Ausführungsform kann der Speicherzellenbereich CELL mit den Schaltungselementen des Peripherieschaltungsbereichs PERI über den Verbindungsabschnitt und eine Mehrzahl an Metallleitungen elektrisch verbunden sein. Der Verbindungsabschnitt kann zum Beispiel eine Durchkontaktierung (THV) (bzw. Durchgangsloch) sein. Der Verbindungsabschnitt kann sich beispielsweise in der ersten Richtung senkrecht zu den ersten und zweiten Halbleitersubstraten 101 und 102 durch einen Raum auf/in einer Seitenfläche des ersten Halbleitersubstrats 101 erstrecken. Dies ist jedoch nur ein Beispiel und die vorliegende Offenbarung ist nicht darauf beschränkt. Die Länge des Verbindungsabschnitts kann in Abhängigkeit von der Höhe der oberen Fläche der gemeinsamen Source-Leitung, die das erste Halbleitersubstrat 101, die erste leitfähige Schicht 104 und die zweite leitfähige Schicht 105 enthält oder daraus gebildet ist, variieren. Wenn sich beispielsweise die Höhe der oberen Fläche der gemeinsamen Source-Leitung erhöht, kann die Länge des Verbindungsabschnitts vergrößert sein.
  • 4A bis 4D sind Ansichten, die ein Verfahren zur Verringerung eines Kopplungsrauschens in einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform zeigen.
  • 4A ist eine schematische vergrößerte Ansicht des in 3 dargestellten Bereichs 100A, und 4B bis 4D können Ansichten sein, die alternative Strukturen eines Abschnitts der in 4A dargestellten Speichervorrichtung zur Reduzierung der Kopplungskapazität zeigen.
  • Bezugnehmend auf 4A können eine gemeinsame Source-Leitung CSL, die in einem Speicherzellenbereich enthalten ist, und eine Mehrzahl an oberen Metallleitungen LM2, die in einem Peripherieschaltungsbereich enthalten sind, ein leitfähiges Material enthalten. Die gemeinsame Source-Leitung CSL kann die Form einer Platte aufweisen (beispielsweise sich horizontal in die X- und Y-Richtung erstrecken), die die Mehrzahl an oberen Metallleitungen LM2 überall abdeckt. Daher kann sich eine Kopplungskapazität zwischen der gemeinsamen Source-Leitung CSL und der Mehrzahl an oberen Metallleitungen LM2 bilden. Wenn also während des Betriebs der Speichervorrichtung eine hohe Spannung an die gemeinsame Source-Leitung CSL angelegt wird und Signale an die Mehrzahl an oberen Metallleitungen LM2 übertragen werden, kann die Kopplungskapazität Signale, die an die Mehrzahl an oberen Metallleitungen LM2 angelegt werden, beeinflussen, und dadurch ein Kopplungsrauschen erzeugen. Ein Halbleiterchip, der eine Speichervorrichtung enthält, kann aufgrund des Kopplungsrauschens, das während des Betriebs der Speichervorrichtung erzeugt wird, Schwierigkeiten bei der Durchführung eines normalen Betriebs haben.
  • Eine Mehrzahl an oberen Metallleitungen LM2, die in 4A bis 4D dargestellt sind, können Metallleitungen sein, die auf einer obersten Schicht angeordnet sind, von den Schichten, die Metallleitungen enthalten, die unter den Speicherzellen angeordnet sind. Die Mehrzahl an oberen Metallleitungen LM2 können zum Beispiel in einer ersten Höhe über/auf einer oberen Fläche des zweiten Halbleitersubstrats 102, das im Peripherieschaltungsbereich enthalten ist, angeordnet sein. Die Mehrzahl an unteren Metallleitungen LM1 können Metallleitungen sein, die in einer zweiten Höhe angeordnet sind, die niedriger als die erste Höhe ist, in der die Mehrzahl an oberen Metallleitungen LM2 angeordnet sind.
  • Bezugnehmend auf 4B können, damit die Speichervorrichtung gemäß einer beispielhaften Ausführungsform das Kopplungsrauschen reduziert, die Mehrzahl an oberen Metallleitungen LM2 nicht für signifikante/empfindliche Signale verwendet werden, weil die oberen Metallleitungen LM2 durch die Kopplungskapazität beeinträchtigt werden können. Die signifikanten/empfindlichen Signale können zum Beispiel über die Mehrzahl an unteren Metallleitungen LM1 und nicht über die Mehrzahl an oberen Metallleitungen LM2 übertragen werden. Dementsprechend kann ein Abstand zwischen der gemeinsamen Source-Leitung CSL und der unteren Metallleitung LM1, die ein signifikantes/empfindliches Signal überträgt, vergrößert und die Größe der Kopplungskapazität verringert werden. Daher kann das Kopplungsrauschen reduziert werden, um die Betriebsstabilität der Speichervorrichtung zu verbessern.
  • Signale, die an die Mehrzahl an Metallleitungen LM1 und LM2 angelegt werden, können ein erstes Signal und ein zweites Signal enthalten, das sich von dem ersten Signal unterscheidet. Das erste Signal kann beispielsweise ein signifikantes/empfindliches Signal sein, das im Verhältnis stärker von der Kopplungskapazität beeinflusst wird. Gemäß einer beispielhaften Ausführungsform kann das erste Signal eine Referenzspannung für den Betrieb der Speichervorrichtung enthalten. Die im ersten Signal enthaltene Referenzspannung kann zum Beispiel ein Bandlückenreferenzsignal (BGR) enthalten. Das BGR-Signal kann einem ersten Signal/Betrieb des Anlegens der Referenzspannung entsprechen. Daher kann das von der Kopplungskapazität im ersten Signal erzeugte Kopplungsrauschen durch einen Verstärker verstärkt werden und kann relativ signifkanter/empfindlicher sein als das von der Kopplungskapazität im zweiten Signal erzeugte Kopplungsrauschen.
  • Wenn das Problem des Kopplungsrauschens jedoch mit dem in 4B dargestellten Verfahren angegangen wird, können die Mehrzahl an oberen Metallleitungen LM2 nicht verwendet werden. Dadurch kann der Freiheitsgrad beim Layout verringert sein.
  • Bezugnehmend auf 4C können, damit sich das Kopplungsrauschen in der Speichervorrichtung gemäß einer beispielhaften Ausführungsformreduziert, eine gemeinsame Source-Leitung CSL und mindestens eine aus einer Mehrzahl an oberen Metallleitungen LM2 derart verschoben sein, dass sich ein Abstand zwischen ihnen vergrößert. Auf diese Weise können die Größe der Kopplungskapazität und das Kopplungsrauschen verringert werden, um die Betriebsstabilität der Speichervorrichtung zu verbessern.
  • Wenn jedoch das in 4C dargestellte Verfahren verwendet wird, können mit zunehmender Länge des Verbindungsabschnitts THV ein Widerstand des Verbindungsabschnitts THV und ein Kopplungswiderstand zwischen gegenüberliegenden Verbindungsabschnitten THV zunehmen und ein Prozesses zum Bilden des Verbindungsabschnitts THV kann sich schwieriger werden.
  • Bezugnehmend auf 4D kann, damit die Speichervorrichtung gemäß einer beispielhaften Ausführungsform das Kopplungsrauschen reduziert und gleichzeitig ein Problem der Vergrößerung der Länge des Verbindungsabschnitts THV, das in 4B und 4C auftritt, löst, eine Dicke der gemeinsamen Source-Leitung CSL verringert werden. Daher kann ein Abstand zwischen der gemeinsamen Source-Leitung CSL und der Mehrzahl an oberen Metallleitungen LM2 vergrößert werden, während die Länge des Verbindungsabschnitts THV beibehalten wird, und die Größe der Kopplungskapazität und das Kopplungsrauschen können reduziert werden.
  • Wenn jedoch das in 4D dargestellte Verfahren verwendet wird, kann der Widerstand der gemeinsamen Source-Leitung CSL erhöht sein, da die Dicke der gemeinsamen Source-Leitung CSL verringert ist. Die Größe des Widerstands der gemeinsamen Source-Leitung CSL kann jedoch in direktem Zusammenhang mit der Leistung eines Halbleiterchips stehen, der die Speichervorrichtung enthält. Daher besteht möglicherweise Bedarf an einem Verfahren zur Verringerung der Größe der Kopplungskapazität und des Kopplungsrauschens bei gleichzeitiger Beibehaltung der Größe des Widerstands der gemeinsamen Source-Leitung CSL.
  • 5 ist eine Querschnittsansicht einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform.
  • Bezugnehmend auf 5 kann eine Speichervorrichtung 200 gemäß einer beispielhaften Ausführungsform Komponenten enthalten, die jeweils den Komponenten der in 3 dargestellten Speichervorrichtung 100 entsprechen. Beispielsweise kann ein Speicherzellenbereich CELL der Speichervorrichtung 200 gemäß der beispielhaften Ausführungsform ein erstes Halbleitersubstrat 201, eine Mehrzahl an Isolierschichten 220, eine Mehrzahl an Gateelektroden 230, eine erste leitfähige Schicht 204, eine zweite leitfähige Schicht 205, Kanalstrukturen CH und einen Separationsbereich SR enthalten. Darüber hinaus kann ein Peripherieschaltungsbereich PERI der Speichervorrichtung 200 ein zweites Halbleitersubstrat 202, auf dem zweiten Halbleitersubstrat 202 angeordnete Schaltungselemente, Schaltungskontaktstöpsel und eine Mehrzahl an Metallleitungen LM1 und LM2 enthalten.
  • Im Gegensatz zu der in 3 dargestellten Speichervorrichtung 100 kann die Speichervorrichtung 200 gemäß einer beispielhaften Ausführungsform ein plattenförmiges erstes Halbleitersubstrat 201 enthalten, das eine gekrümmte untere Fläche oder eine vorstehende und vertiefte Fläche aufweist. Das erste Halbleitersubstrat 201 kann beispielsweise zusammen mit der ersten leitfähigen Schicht 204 und der zweiten leitfähigen Schicht 205 als gemeinsame Source-Leitung fungieren. Bezugnehmend auf 3 zusammen mit 5 kann eine untere Fläche der gemeinsamen Source-Leitung in der Speichervorrichtung 100 einer Referenzlinie RL der gemeinsamen Source-Leitung in der in 5 dargestellten Speichervorrichtung 200 entsprechen. Wie oben beschrieben, können das erste Halbleitersubstrat 101, die erste leitfähige Schicht 104 und die zweite leitfähige Schicht 105 als eine gemeinsame Source-Leitung definiert werden.
  • Die vorstehende und vertiefte Bodenfläche des ersten Halbleitersubstrats 201, das in der Speichervorrichtung 200 enthalten ist, kann beispielsweise aus einer Zwischenisolierschicht im Peripherieschaltungsbereich PERI gebildet werden. Zum Beispiel kann eine Dicke des ersten Halbleitersubstrats 201 durch Ätzen eines Abschnitts der Zwischenisolierschicht und Ausbilden des ersten Halbleitersubstrats 201 auf der geätzten Fläche der Zwischenisolierschicht des Peripherieschaltungsbereichs PERI angepasst werden. Dies ist jedoch nur ein Beispiel und die vorliegende Offenbarung ist nicht darauf beschränkt. Das erste Halbleitersubstrat 201 kann beispielsweise erste Bereiche mit einer ersten Dicke Z1 in einer ersten Richtung und zweite Bereiche mit einer zweiten Dicke Z2, die größer als die erste Dicke Z1 ist, enthalten.
  • Bei einer beispielhaften Ausführungsform der Speichervorrichtung 200 können die ersten Bereiche und die zweiten Bereiche abwechselnd in einer dritten Richtung (beispielsweise einer X-Richtung) parallel zu dem ersten Halbleitersubstrat 201 und dem zweiten Halbleitersubstrat 202 angeordnet sein. In dem ersten Halbleitersubstrat 201, das eine Mehrzahl an Bereichen mit unterschiedlichen Dicken enthält, können die ersten Bereiche bereitgestellt sein, um eine Kopplungskapazität mit einer Mehrzahl an darunter angeordneten Metallleitungen LM1 und LM2 zu verringern. Andererseits können die zweiten Bereiche bereitgestellt sein, um den Gesamtwiderstand des ersten Halbleitersubstrats 201 beizubehalten. Zum Beispiel können Dicken der ersten Bereiche und der zweiten Bereiche des ersten Halbleitersubstrats 201 durch einen Zielwiderstandswert des ersten Halbleitersubstrats 201 angepasst werden. Beispielsweise kann der Zielwiderstandswert ein Widerstandswert des ersten Halbleitersubstrats 101 in der in 3 dargestellten Speichervorrichtung 100 sein, wenn eine untere Fläche des ersten Halbleitersubstrats 101 auf einer Referenzlinie RL, welche eine imaginäre Linie ist, angeordnet ist. Beispielsweise kann in der Speichervorrichtung 200 gemäß einer beispielhaften Ausführungsform das erste Halbleitersubstrat 201 eine untere Fläche mit einer Mehrzahl an Bereichen enthalten, von denen jeder eine untere Fläche aufweist, die so ausgebildet ist, dass sie höher oder tiefer als die virtuelle Referenzlinie RL liegt.
  • In der in 5 dargestellten Speichervorrichtung 200 können mindestens zwei obere Metallleitungen LM2 unter einem ersten Bereich und einem weiteren ersten Bereich, der dem ersten Bereich benachbart ist, angeordnet sein. Dies ist jedoch nur ein Beispiel und die vorliegende Offenbarung ist nicht darauf beschränkt, und das erste Halbleitersubstrat 201 und die Mehrzahl an oberen Metallleitungen LM2 können gemäß beispielhafter Ausführungsformen auf verschiedene Weise angeordnet sein.
  • 6 ist eine Ansicht, die ein Verfahren zum Anpassen einer Kopplungskapazität in einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform zeigt.
  • 6 ist eine schematische vergrößerte Ansicht des in 5 dargestellten Bereichs 200A. Beispielsweise kann die Speichervorrichtung 200 gemäß einer beispielhaften Ausführungsform eine gemeinsame Source-Leitung CSL enthalten, die eine gestufte/gekrümmte untere Fläche aufweist. Eine Krümmung der unteren Fläche der gemeinsamen Source-Leitung CSL kann basierend auf einer Referenzlinie RL definiert werden, die der in 4A dargestellten ebenen unteren Fläche der gemeinsamen Source-Leitung CSL entspricht. Der Grad der Krümmung und/oder die Stufentiefe der unteren Fläche der gemeinsamen Source-Leitung CSL kann in Abhängigkeit von der zu reduzierenden Kopplungskapazität bestimmt werden. Beispielsweise sollte eine Kopplungskapazität, die zwischen einer oberen Metallleitung LM2, über die ein signifikantes/empfindliches Signal übertragen wird, und der gemeinsamen Source-Leitung CSL gebildet ist, um einen bestimmten Wert reduziert und/oder auf diesem oder weniger gehalten werden, so das ein Kopplungsrauschen für das signifikante/empfindliche Signal auf einem vorbestimmten Wert oder weniger gehalten wird. So muss beispielsweise ein Raum zwischen der oberen Metallleitung LM2 und der gemeinsamen Source-Leitung CSL weiter gesichert werden, um die Kopplungskapazität deutlich zu verringern, wodurch der Grad der Krümmung (beispielsweise eine Höhe der Vorsprünge oder eine Tiefe der Aussparungen) erhöht wird.
  • In dem vergrößerten Bereich 200A der in 6 dargestellten Speichervorrichtung 200 kann, basierend auf einer Referenzlinie RL, eine Dicke der gemeinsamen Source-Leitung CSL in den ersten Bereichen a-a' und eine Dicke der gemeinsamen Source-Leitung CSL in den zweiten Bereichen a+a' betragen. In einer Richtung parallel zur Referenzlinie RL kann eine Gesamtbreite der gemeinsamen Source-Leitung CSL „1“ betragen, und Breiten des ersten Bereichs und des zweiten Bereichs können x×1 bzw. (1-x)×1 sein. In diesem Fall können Abstände zwischen dem ersten und dem zweiten Bereich der gemeinsamen Source-Leitung CSL und der oberen Metallleitung LM2, die unterhalb der gemeinsamen Source-Leitung CSL angeordnet ist, H1 bzw. H2 betragen. Zum Beispiel kann, wie oben beschrieben, die obere Metallleitung LM2 in der ersten Höhe über dem zweiten Halbleitersubstrat angeordnet sein, so dass ein Abstand zwischen einer unteren Fläche der gemeinsamen Source-Leitung CSL und einer oberen Fläche der oberen Metallleitung LM2 im ersten Bereich einen ersten Wert H1 haben kann. Andererseits kann ein Abstand zwischen einer unteren Fläche der gemeinsamen Source-Leitung CSL und einer oberen Fläche der oberen Metallleitung LM2 in dem zweiten Bereich einen zweiten Wert H2 haben, der kleiner als der erste Wert H1 ist. Die obere Metallleitung LM2 im ersten Bereich und die obere Metallleitung LM2 im zweiten Bereich können auf derselben Ebene liegen, die sich in horizontaler Richtung erstreckt. Zum Beispiel können die obere Metallleitung LM2 im ersten Bereich und die obere Metallleitung LM2 im zweiten Bereich auf der gleichen Höhe in Bezug auf eine Oberseite des zweiten Halbleitersubstrats angeordnet sein. Wie oben beschrieben, sollte die Größe des Gesamtwiderstands der gemeinsamen Source-Leitung CSL unabhängig vom ersten Wert H1 und dem zweiten Wert H2 auf einem bestimmten Niveau oder darunter gehalten werden, so dass der erste Wert H1 verringert werden kann, wenn der zweite Wert H2 erhöht wird. Im Gegensatz dazu kann der erste Wert H1 erhöht werden, wenn der zweite Wert H2 verringert wird. Dies ist jedoch nur ein Beispiel und die vorliegende Offenbarung ist nicht darauf beschränkt, und Definitionen der Dicken und Breiten der gemeinsamen Source-Leitung CSL im ersten Bereich und im zweiten Bereich können geändert werden.
  • Bei einer beispielhaften Ausführungsform der Speichervorrichtung 200 kann die obere Metallleitung LM2, über die ein signifikantes/empfindliches Signal übertragen wird, unterhalb des ersten Bereichs mit einem relativ großen Abstand zur gemeinsamen Source-Leitung CSL angeordnet sein. Eine Kopplungskapazität zwischen der oberen Metallleitung LM2, über die das signifikante/empfindliche Signal übertragen wird, und dem ersten Bereich der gemeinsamen Source-Leitung CSL kann durch einen ersten Wert H1, einen Abstand dazwischen, bestimmt werden. Der erste Wert H1 kann durch a' bestimmt werden, das den Krümmungsgrad darstellt, und a' kann in Abhängigkeit von der erforderlichen Größe der Kopplungskapazität bestimmt werden. Um die Leistungsfähigkeit der Speichervorrichtung 200 aufrechtzuerhalten, kann der Gesamtwiderstand der in der Speichervorrichtung 200 enthaltenen gemeinsamen Source-Leitung CSL kleiner oder gleich dem Gesamtwiderstand der in der in 4A dargestellten Speichervorrichtung 100 enthaltenen gemeinsamen Source-Leitung CSL sein, wie aus Gleichung 1 ersichtlich ist. 1 a ≥ ( 1 − x ) l a + a ' + xl a − a'
    Figure DE102021123110A1_0001
  • Bei einer Speichervorrichtung 200 gemäß einer beispielhaften Ausführungsform kann jeder der Werte „a“ und „1“ einen vorbestimmten Wert haben. Wenn a' bestimmt ist, kann daher „x“ durch Ableitung von Gleichung 2 aus Gleichung 1 bestimmt werden. x ≤ 1 2 ( 1 − a' a )
    Figure DE102021123110A1_0002
  • Wenn zum Beispiel die Dicke „a“ der gemeinsamen Source-Leitung CSL im ersten Bereich um etwa 10% verringert wird, kann der erste Wert H1, d.h. der Abstand zwischen der gemeinsamen Source-Leitung CSL und der oberen Metallleitung LM2, im Vergleich zu einem bestehenden Wert um etwa 11% erhöht werden. Auf diese Weise kann ein Kopplungsrauschen, das in einem signifikanten/empfindlichen Signal durch die gemeinsame Source-Leitung CSL erzeugt wird, um etwa 11% verringert werden. Um zu verhindern, dass sich die Leistung der Speichervorrichtung durch einen Anstieg des Gesamtwiderstands der gemeinsamen Source-Leitung CSL verschlechtert, kann in diesem Fall die Dicke „a“ der gemeinsamen Source-Leitung CSL im zweiten Bereich um etwa 10% erhöht werden, und der zweite Wert H2, d.h. der Abstand zwischen der gemeinsamen Source-Leitung CSL und der oberen Metallleitung LM2, kann ebenfalls erhöht werden. „x“ kann beispielsweise 0,45 sein. In diesem Fall kann die gemeinsame Source Line CSL einen ersten Bereich mit einer Breite von x×1 enthalten, was 45% der Gesamtbreite „1“ entspricht, und einen zweiten Bereich mit einer Breite von (1-x)×1, was 55% der Gesamtbreite „1“ entspricht.
  • Dies ist jedoch nur ein Beispiel und die vorliegende Offenbarung ist nicht darauf beschränkt, und eine Änderung der Dicke der gemeinsamen Source-Leitung CSL und eine Breite jedes Bereichs kann variieren. Darüber hinaus kann ein Verfahren zur Bestimmung von „x“ gemäß den Ausführungsformen variieren. Wenn sich beispielsweise der Grad der Dickenabnahme im ersten Bereich von dem Grad der Dickenzunahme im zweiten Bereich unterscheidet, kann der Grad der Dickenabnahme im ersten Bereich eine Beziehung zwischen dem Grad der Dickenzunahme im zweiten Bereich und „x“ bestimmen, und „x“ kann auf der Grundlage dieser Beziehung bestimmt werden.
  • 7 bis 11 sind Querschnittsansichten von Speichervorrichtungen gemäß beispielhaften Ausführungsformen.
  • Bezugnehmend auf 7 bis 11 können Speichervorrichtungen 300, 400, ... und 700 gemäß beispielhaften Ausführungsformen Komponenten enthalten, die jeweils den Komponenten der Speichervorrichtung 200 gemäß der in 5 dargestellten beispielhaften Ausführungsform entsprechen. Beispielsweise können die Speicherzellenbereiche CELL jeder der Speichervorrichtungen 300, 400, ..., und 700 gemäß beispielhafter Ausführungsform erste Halbleitersubstrate 301, 401, ..., und 701, eine Mehrzahl an Isolierschichten 320, 420, ..., und 720, eine Mehrzahl an Gateelektroden 330, 430, ..., und 730, erste leitfähige Schichten 304, 404, ..., und 704, zweite leitfähige Schichten 305, 405, ..., und 705, Kanalstrukturen CH, und Separationsbereiche SR enthalten. Peripherieschaltungsbereiche PERI der Speichervorrichtungen 300, 400 ... und 700 gemäß den beispielhaften Ausführungsformen können zweite Halbleitersubstrate 302, 402 ... und 702 sowie Schaltungselemente, Schaltungskontaktstöpsel und eine Mehrzahl an Metallleitungen LM1 und LM2, die über den Halbleitersubstraten 302, 402 ... bzw. 702 angeordnet sind, enthalten.
  • Ähnlich wie die in 5 dargestellte Speichervorrichtung 200 können die Speichervorrichtungen 300, 400, ... und 700 gemäß den beispielhaften Ausführungsformen plattenförmige erste Halbleitersubstrate 301, 401, ... und 701 enthalten, die jeweils gekrümmte untere Flächen aufweisen. Eine Form der Krümmung kann jedoch für jede beispielhafte Ausführungsform unterschiedlich sein und kann unter Gesamtberücksichtigung der Auswahl einer Krümmung und des Grades einer Prozessschwierigkeit und einer Leistungsverbesserung bestimmt werden. Wie oben beschrieben, können die ersten Halbleitersubstrate 301, 401 ..., und 701, die ersten leitfähigen Schichten 304, 404 ..., und 704, und die zweiten leitfähigen Schichten 305, 405 ..., und 705 als eine gemeinsame Source-Leitung definiert werden. Die ersten Halbleitersubstrate 301, 401 ... und 701 können bezugnehmend auf eine Gesamtkonfiguration definiert werden, die angrenzend an die ersten Halbleitersubstraten 301, 401 ... und 701 angeordnet ist, um als eine gemeinsame Source-Leitung zu fungieren.
  • Die Speichervorrichtungen 300, 400 ... und 700 gemäß beispielhafter Ausführungsformen können eine Mehrzahl an oberen Metallleitungen LM2 enthalten, die sich in einer zweiten Richtung (einer Y-Richtung) parallel zu dem zweiten Halbleitersubstrat 302, 402 ... bzw. 702 erstrecken. Die Mehrzahl an oberen Metallleitungen LM2 kann in einer ersten Höhe über den zweiten Halbleitersubstraten 302, 402 ... und 702 angeordnet sein, und eine Mehrzahl an unteren Metallleitungen LM1 kann in einer zweiten Höhe angeordnet sein, die niedriger als die erste Höhe ist. Beispielsweise kann ein erstes Signal eine Referenzspannung für den Betrieb der Speichervorrichtungen 300, 400 ... und 700 gemäß beispielhafter Ausführungsformen enthalten. Das erste Signal kann zum Beispiel ein Bandlückenreferenzsignal enthalten.
  • Jedes der ersten Halbleitersubstrate 301, 401 ... und 701 kann erste Bereiche enthalten, in denen ein Abstand zwischen einer unteren Fläche davon und einer oberen Fläche der Mehrzahl an oberen Metallleitungen LM2 einen ersten Wert aufweist, und zweite Bereiche, die einen zweiten Wert (Abstand) aufweisen, der geringer ist als der erste Wert.
  • Zum Beispiel kann die Dicke der ersten Bereiche kleiner sein als die Dicke der zweiten Bereiche. Die ersten Bereiche und die zweiten Bereiche können abwechselnd in einer dritten Richtung angeordnet sein.
  • Von der Mehrzahl an oberen Metallleitungen LM2 können erste Metallleitungen, über die das erste Signal übertragen wird, unterhalb der ersten Bereiche angeordnet sein. Eine erste Kopplungskapazität kann zwischen den ersten Halbleitersubstraten 301, 401 ... und 701 und den ersten Metallleitungen gebildet sein, und eine zweite Kopplungskapazität kann zwischen den ersten Halbleitersubstraten 301, 401 ... und 701 und den zweiten Metallleitungen gebildet werden. Beispielsweise kann die erste Kopplungskapazität für die ersten Metallleitungen, die unterhalb der ersten Bereiche angeordnet sind, geringer sein als die zweite Kopplungskapazität für die zweiten Metallleitungen. Dies ist jedoch nur ein Beispiel und die vorliegende Offenbarung ist nicht darauf beschränkt, und es können auch zweite Kopplungskapazitäten gebildet werden, die kleiner sind als die ersten Kopplungskapazitäten.
  • Bezugnehmend auf 7 kann in der Speichervorrichtung 300 gemäß einer beispielhaften Ausführungsform ein Abstand zwischen einem Paar erster Bereiche, die in einer dritten Richtung benachbart sind, von den ersten Bereichen, gleich einem Abstand zwischen einem Paar oberer Metallleitungen sein, die in der dritten Richtung benachbart sind, von der Mehrzahl oberer Metallleitungen LM2. Zum Beispiel kann in jedem der ersten Bereiche, die abwechselnd mit den zweiten Bereichen angeordnet sind, eine einzelne obere Metallleitung LM2 angeordnet sein. Von allen oberen Metallleitungen LM2 können eine oder mehrere obere Metallleitungen LM2 erste Metallleitungen sein, über die das erste Signal übertragen wird. Dementsprechend kann eine Kopplungskapazität für alle oberen Metallleitungen LM2 reduziert werden. Die untere Fläche des ersten Halbleitersubstrats 301 ist jedoch nicht auf die in 7 gezeigte Form beschränkt, sondern kann in verschiedenen Formen ausgebildet sein. Beispielsweise kann ein Paar benachbarter erster Bereiche von den ersten Bereichen und ein Paar benachbarter zweiter Bereiche von den zweiten Bereichen jeweils die gleiche Länge in der dritten Richtung aufweisen. Zum Beispiel kann die Mehrzahl an ersten Bereichen gleich der Mehrzahl an zweiten Bereichen sein. Zum Beispiel kann die Summe der Längen der Mehrzahl an ersten Bereichen in der dritten Richtung gleich der Summe der Längen der Mehrzahl an zweiten Bereichen in der dritten Richtung sein.
  • Bezugnehmend auf 8 können in der Speichervorrichtung 400 gemäß einer beispielhaften Ausführungsform zumindest einige der ersten und zweiten Bereiche, die abwechselnd in einer dritten Richtung (beispielsweise einer X-Richtung) angeordnet sind, unterschiedliche Längen aufweisen. Beispielsweise können in einer Speichervorrichtung 200 gemäß der in 5 dargestellten Ausführungsform mindestens zwei obere Metallleitungen LM2 unterhalb eines Abschnitts zwischen einem in der dritten Richtung benachbarten Paar von ersten Bereichen von den ersten Bereichen angeordnet sein. Beispielsweise kann in einer Ausführungsform der vorliegenden Offenbarung, wie sie in 5 dargestellt ist, ein zweiter Bereich, der sich zwischen zwei benachbarten ersten Bereichen befindet, zwei oder mehrere obere Metallleitungen LM2 vertikal überlappen. In der Speichervorrichtung 400 gemäß einer beispielhaften Ausführungsform können die ersten Bereiche, die abwechselnd mit den zweiten Bereichen angeordnet sind, in der dritten Richtung unterschiedliche Längen aufweisen. In ähnlicher Weise können die zweiten Bereiche unterschiedliche Längen voneinander aufweisen. Beispielsweise können einige der ersten Bereiche und der zweiten Bereiche eine Länge X1 in der dritten Richtung aufweisen, und andere Bereiche der ersten Bereiche und der zweiten Bereiche können eine von der Länge X1 verschiedene Länge X2 in der dritten Richtung aufweisen. Dementsprechend kann eine von der Mehrzahl an oberen Metallleitungen LM2 unterhalb einiger der ersten Bereiche angeordnet sein, und mindestens zwei obere Metallleitungen LM2 können unterhalb anderer Bereiche angeordnet sein. Zum Beispiel können sich einige der ersten Bereiche mit einer oberen Metallleitung LM2 vertikal überlappen, und einige andere der ersten Bereiche können sich mit zwei oberen Metallleitungen LM2 vertikal überlappen. In der Speichervorrichtung 400 gemäß einer in 8 dargestellten beispielhaften Ausführungsform kann mindestens einer der ersten Bereiche einem zweiten Bereich benachbart sein, der auf einer ersten Seite in der dritten Richtung die gleiche Länge aufweist, und kann einem zweiten Bereich benachbart sein, der auf einer zweiten Seite in der dritten Richtung eine andere Länge aufweist. Die vorliegende Offenbarung ist jedoch nicht auf die Darstellung in 8 beschränkt, und die ersten Bereiche und die zweiten Bereiche können in verschiedenen Kombinationen und Verfahren basierend auf den Inhalten der vorliegenden Spezifikation gebildet werden.
  • Bezugnehmend auf 9 können in der Speichervorrichtung 500 gemäß einer beispielhaften Ausführungsform ein erster Bereich und ein zweiter Bereich, die einander angrenzend sind, unterschiedliche Längen in einer dritten Richtung aufweisen. Beispielsweise kann eine Dicke der ersten Bereiche in einer ersten Richtung in Bezug auf die Referenzlinie RL verringert sein, und eine Dicke der zweiten Bereiche kann in der ersten Richtung in Bezug auf die Referenzlinie RL erhöht sein. Gemäß der Darstellung in den 5 bis 8 sind die in den ersten Bereichen verringerte Dicke und die in den zweiten Bereichen vergrößerte Dicke so dargestellt, dass sie gleich sind, aber die vorliegende Offenbarung ist darauf nicht beschränkt. Beispielsweise können, wie bezugnehmend auf 6 beschrieben, die vergrößerte oder verringerte Dicke in den ersten Bereichen und den zweiten Bereichen und Längen der ersten Bereiche und der zweiten Bereiche in der dritten Richtung in einem vorbestimmten Verhältnis zueinander stehen. Beispielsweise können die ersten Bereiche und die zweiten Bereiche so ausgebildet sein, dass der Gesamtwiderstand des ersten Halbleitersubstrats 401 kleiner oder gleich einem vorbestimmten Wert ist.
  • Ein erstes Halbleitersubstrat 501, das in der Speichervorrichtung 500 gemäß der beispielhaften Ausführungsform von 9 enthalten ist, kann eine Dicke aufweisen, die in den ersten Bereichen eine um „a1“ verringerte Referenzdicke (beispielsweise eine durchschnittliche Dicke) „a“ ist und die in den zweiten Bereichen eine um „a2“ erhöhte Referenzdicke „a“ ist, und die Dickenvergrößerung „a2“ kann größer sein als die Dickenverringerung „a1.“ In einer dritten Richtung kann eine Länge „b1“ der ersten Bereiche größer sein als eine Länge „b2“ der zweiten Bereiche. Daher können die ersten Bereiche und die zweiten Bereiche unterschiedliche Formen aufweisen, aber können so geformt sein, dass die Größe des Gesamtwiderstands des ersten Halbleitersubstrats 501 kleiner oder gleich einer bestehenden Größe bleibt. Die vorliegende Offenbarung ist jedoch nicht auf die Darstellung in 9 beschränkt, und die ersten Bereiche und die zweiten Bereiche können in verschiedenen Formen ausgebildet sein.
  • Bezugnehmend auf 10 und 11 können die Speichervorrichtungen 600 und 700 gemäß beispielhaften Ausführungsformen ferner dritte Bereiche enthalten, in denen ein Abstand zwischen einer vorbestimmten Höhe, in der eine untere Fläche der Halbleitersubstrate 601 und 701 angeordnet ist, und einer ersten Höhe über dem zweiten Halbleitersubstrat 602 und 702 einen dritten Wert zwischen einem ersten Wert und einem zweiten Wert aufweist. Zum Beispiel kann eine Dicke jedes der ersten Halbleitersubstrate 601 und 701 in den dritten Bereichen einen Wert zwischen der Dicke der ersten Bereiche und der Dicke der zweiten Bereiche aufweisen. Die dritten Bereiche können so ausgebildet sein, dass sich der dritte Wert in der dritten Richtung kontinuierlich verändert. Zum Beispiel kann die Dicke der dritten Bereiche der ersten Halbleitersubstrate 601 und 701 entlang der dritten Richtung variieren. Beispielsweise kann die Speichervorrichtung 600 gemäß einer beispielhaften Ausführungsform aus 10 dritte Bereiche enthalten, in denen sich der dritte Wert basierend auf einer konstanten Änderungsrate kontinuierlich verändert. Dementsprechend kann das erste Halbleitersubstrat 601 eine untere Fläche aufweisen, die in den dritten Bereichen geneigt ist. Andererseits kann die Speichervorrichtung 700 gemäß der Ausführungsform von 11 dritte Bereiche enthalten, in denen sich der dritte Wert kontinuierlich wellenförmig verändert. Zum Beispiel kann das erste Halbleitersubstrat 701 in den dritten Bereichen eine gekrümmte (beispielsweise wellenförmige) untere Fläche aufweisen. Dies ist jedoch nur ein Beispiel, und die vorliegende Offenbarung ist nicht darauf beschränkt, und die dritten Bereiche können unter allgemeiner Berücksichtigung einer Prozessschwierigkeit und einer Leistungsverbesserung der Speichervorrichtung ausgebildet sein.
  • 12 und 13 sind eine schematische perspektivische Ansicht bzw. eine schematische Bodenansicht der Speichervorrichtung gemäß einer in 11 dargestellten beispielhaften Ausführungsform.
  • 12 ist eine perspektivische Ansicht, die eine gemeinsame Source-Leitung CSL zeigt, die in der Speichervorrichtung 700 gemäß einer in 11 dargestellten beispielhaften Ausführungsform enthalten ist, sowie eine Mehrzahl an oberen Metallleitungen 1 1,12 ... und 18, die unterhalb der gemeinsamen Source-Leitung CSL angeordnet sind.
  • 13 ist eine Bodenansicht der Ausführungsform von 12, wenn in Richtung A gesehen.
  • Bezugnehmend auf 12 und 13 kann eine Mehrzahl an oberen Metallleitungen 11, 12 ..., und 18 unterhalb erster Bereiche angeordnet sein, um einen möglichst großen Raum mit der gemeinsamen Source-Leitung CSL zu sichern. Wie oben beschrieben, können die ersten Metallleitungen, über die ein erstes Signal, das ein signifikantes/empfindliches Signal enthält, übertragen wird, unterhalb der ersten Bereiche angeordnet sein, um das Kopplungsrauschen für das erste Signal deutlich zu reduzieren. Dementsprechend kann mindestens eine der Mehrzahl an oberen Metallleitungen 11, 12 ..., und 18 die ersten Metallleitungen enthalten. Die übrigen der Mehrzahl an oberen Metallleitungen 11, 12 ... und 18 können eine zweite Metallleitung enthalten, durch die ein zweites Signal übertragen wird. Dies ist jedoch nur ein Beispiel und die vorliegende Offenbarung ist nicht darauf beschränkt.
  • 14 ist eine Querschnittsansicht einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform.
  • Bezugnehmend auf 14 kann eine Speichervorrichtung 800 gemäß einer beispielhaften Ausführungsform Komponenten enthalten, die jeweils den Komponenten der Speichervorrichtung 700 gemäß einer in 11 dargestellten beispielhaften Ausführungsform entsprechen. Beispielsweise kann ein Speicherzellenbereich CELL der Speichervorrichtung 800 gemäß einer beispielhaften Ausführungsform ein erstes Halbleitersubstrat 801, eine Mehrzahl an Isolierschichten 820, eine Mehrzahl an Gateelektroden 830, eine erste leitfähige Schicht 804, eine zweite leitfähige Schicht 805, Kanalstrukturen CH und einen Separationsbereich SR enthalten. Ein Peripherieschaltungsbereich PERI der Speichervorrichtung 800 gemäß einer beispielhaften Ausführungsform kann ein zweites Halbleitersubstrat 802 sowie Schaltungselemente, Schaltungskontaktstöpsel und eine Mehrzahl an Metallleitungen LM1 und LM2, die über dem zweiten Halbleitersubstrat 802 angeordnet sind, enthalten.
  • Ähnlich wie die Speichervorrichtung 700 gemäß einer in 11 dargestellten beispielhaften Ausführungsform kann die Speichervorrichtung 800 gemäß einer beispielhaften Ausführungsform ein plattenförmiges erstes Halbleitersubstrat 801 enthalten, das so gekrümmt ist, dass es eine kontinuierlich veränderte Dicke aufweist. Wie oben beschrieben, kann in der Speichervorrichtung 700 ein Abstand zwischen einem ersten Bereich und einem anderen ersten Bereich, der dem ersten Bereich benachbart ist, gleich einem Abstand zwischen zwei benachbarten oberen Metallleitungen LM2 einer Mehrzahl an oberen Metallleitungen LM2 sein. Anders als bei der Speichervorrichtung 700 können bei der Speichervorrichtung 800 gemäß einer in 14 dargestellten beispielhaften Ausführungsform mindestens zwei obere Metallleitungen LM2 unterhalb eines Abschnitts zwischen einem ersten Bereich und einem anderen ersten Bereich, der dem ersten Bereich benachbart ist, angeordnet sein.
  • 15 und 16 sind eine schematische perspektivische Ansicht bzw. eine schematische Bodenansicht der Speichervorrichtung gemäß einer in 14 dargestellten beispielhaften Ausführungsform.
  • 15 ist eine Ansicht, die eine gemeinsame Source-Leitung CSL, die in der Speichervorrichtung 800 gemäß einer in 14 dargestellten beispielhaften Ausführungsform enthalten ist, und eine Mehrzahl an oberen Metallleitungen m1, m2 ... und m9, die unterhalb der gemeinsamen Source-Leitung CSL angeordnet sind, zeigt. 16 ist eine Bodenansicht der Ausführungsform von 15 in Richtung A gesehen.
  • Bezugnehmend auf 15 und 16 kann die Mehrzahl an oberen Metallleitungen m1, m2 ... und m8 unterhalb der gemeinsamen Source-Leitung CSL angeordnet sein. Anders als bei der Speichervorrichtung 700 gemäß einer in 11 dargestellten beispielhaften Ausführungsform können einige der Mehrzahl an oberen Metallleitungen m1, m2, ... und m8 unterhalb von ersten Bereichen angeordnet sein, und der Rest davon kann unterhalb von zweiten Bereichen oder dritten Bereichen angeordnet sein. Zum Beispiel können von der Mehrzahl an oberen Metallleitungen m1, m2 ... und m8 die Metallleitungen m3, m6 und m9, die unterhalb der ersten Bereiche angeordnet sind, in einer ersten Gruppe enthalten sein. Von der Mehrzahl an oberen Metallleitungen m1, m2 ... und m8 können die unterhalb der zweiten Bereiche angeordneten Metallleitungen m2, m4, m5, m7 und m8 in einer zweiten Gruppe enthalten sein.
  • Erste Metallleitungen, über die ein erstes Signal, das ein signifikantes/empfindliches Signal enthält, übertragen wird, können unterhalb der ersten Bereiche angeordnet sein, um das Kopplungsrauschen für das erste Signal deutlich zu reduzieren. Dementsprechend kann mindestens eine der Metallleitungen m3, m6 und m9, die in der ersten Gruppe enthalten sind, die ersten Metallleitungen enthalten oder sein. Von den Metallleitungen m3, m6 und m9, die in der ersten Gruppe enthalten sind, kann der Rest eine zweite Metallleitung enthalten, über die ein zweites Signal übertragen wird. Darüber hinaus kann mindestens eine der Metallleitungen m1, m2, m4, m5, m7 und m8, die in der zweiten Gruppe enthalten sind, die zweite Metallleitung enthalten. Dies ist jedoch nur ein Beispiel und die vorliegende Offenbarung ist nicht darauf beschränkt und gemäß bestimmten Ausführungsformen können die ersten Metallleitungen in einem Abschnitt der dritten Bereiche anstatt der ersten Bereichen angeordnet sein. Darüber hinaus kann die Mehrzahl an oberen Metallleitungen m1, m2 ... und m8 die ersten Metallleitungen nicht enthalten.
  • 17 ist eine Querschnittsansicht einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform.
  • Bezugnehmend auf 17 kann eine Speichervorrichtung 900 gemäß einer beispielhaften Ausführungsform Komponenten enthalten, die jeweils den Komponenten der Speichervorrichtung 800 gemäß einer in 14 dargestellten beispielhaften Ausführungsform entsprechen. Beispielsweise kann ein Zellenbereich CELL der Speichervorrichtung 900 gemäß einer beispielhaften Ausführungsform ein erstes Halbleitersubstrat 901, eine Mehrzahl an Isolierschichten 920, eine Mehrzahl an Gateelektroden 930, eine erste leitfähige Schicht 904, eine zweite leitfähige Schicht 905, eine Kanalstruktur CH und einen Separationsbereich SR enthalten. Darüber hinaus kann ein Peripherieschaltungsbereich PERI der Speichervorrichtung 900 gemäß einer beispielhaften Ausführungsform ein zweites Halbleitersubstrat 902 sowie Schaltungselemente, Schaltungskontaktstöpsel und eine Mehrzahl an Metallleitungen LM1 und LM2, die über dem zweiten Halbleitersubstrat 902 angeordnet sind, enthalten.
  • Ähnlich wie die Speichervorrichtung 800 gemäß einer in 14 dargestellten beispielhaften Ausführungsform kann die Speichervorrichtung 900 gemäß einer beispielhaften Ausführungsform ein plattenförmiges erstes Halbleitersubstrat 901 enthalten, das so gekrümmt ist, dass es eine kontinuierlich veränderte (beispielsweise variierende) Dicke aufweist. Eine Erstreckungsrichtung der Mehrzahl an Metallleitungen LM1 und LM2, die in der Speichervorrichtung 800 gemäß der in 14 dargestellten Ausführungsform enthalten sind, und eine Erstreckungsrichtung der Mehrzahl an Metallleitungen, die in der Speichervorrichtung 900 gemäß der in 17 dargestellten Ausführungsform enthalten sind, können jedoch senkrecht zueinander verlaufen, beispielsweise in Bezug auf andere Elemente/Schaltungen, die in den Speichervorrichtungen 800 und 900 ausgebildet sind. Beispielsweise kann sich in der Speichervorrichtung 800 gemäß einer in 14 dargestellten beispielhaften Ausführungsform eine Mehrzahl an oberen Metallleitungen LM2 in einer zweiten Richtung erstrecken und eine Mehrzahl an unteren Metallleitungen LM1 kann sich in einer dritten Richtung erstrecken, die senkrecht zur zweiten Richtung verläuft. Andererseits kann sich in der Speichervorrichtung 900 gemäß einer in 17 dargestellten beispielhaften Ausführungsform eine Mehrzahl an oberen Metallleitungen LM2 in einer dritten Richtung erstrecken, und eine Mehrzahl an unteren Metallleitungen LM1 kann sich in einer zweiten Richtung erstrecken.
  • Dementsprechend kann die Speichervorrichtung 900 gemäß einer beispielhaften Ausführungsform, anders als die Speichervorrichtung 800, bei der mindestens zwei obere Metallleitungen LM2 unterhalb eines Abschnitts zwischen zueinander benachbarten ersten Bereichen angeordnet sein können, mindestens zwei untere Metallleitungen enthalten, die unterhalb eines Abschnitts zwischenzueinander benachbarten ersten Bereichen angeordnet sind. Dies ist jedoch nur ein Beispiel und die vorliegende Offenbarung ist nicht darauf beschränkt. Darüber hinaus können die ersten Metallleitungen, über die ein erstes Signal, das ein signifikanten/empfindlichen Signal enthält, übertragen wird, in mindestens einer von der Mehrzahl an Metallleitungen LM1 und LM2 enthalten sein, aber die vorliegende Offenbarung ist darauf nicht beschränkt.
  • 18 und 19 sind eine schematische perspektivische Ansicht bzw. eine schematische Bodenansicht der Speichervorrichtung gemäß einer in 17 dargestellten beispielhaften Ausführungsform.
  • 18 kann eine Ansicht sein, die eine gemeinsame Source-Leitung CSL, die in der Speichervorrichtung 900 gemäß einer beispielhaften Ausführungsform in 17 enthalten ist, und eine Mehrzahl an oberen Metallleitungen n1', n2' und n3', die unterhalb der gemeinsamen Source-Leitung CSL angeordnet sind, zeigt. 19 kann eine Bodenansicht der Ausführungsform von 18 sein, wenn man sie in Richtung A betrachtet.
  • Bezugnehmend auf 18 und 19 kann eine Mehrzahl an oberen Metallleitungen n1', n2' und n3' unterhalb der gemeinsamen Source-Leitung CSL angeordnet sein. Im Gegensatz zu den Speichervorrichtungen 700 und 800 gemäß den Ausführungsformen von 11 und 14 kann sich die Mehrzahl an oberen Metallleitungen n1', n2' und n3' jedoch in einer dritten Richtung erstrecken, in der erste Bereiche und zweite Bereiche abwechselnd angeordnet sind. Zum Beispiel kann die Mehrzahl an oberen Metallleitungen n1', n2' und n3' so angeordnet sein, dass sie die ersten Bereiche, die zweiten Bereiche und die dritten Bereiche unterqueren. In diesem Fall kann mindestens eine der Mehrzahl an oberen Metallleitungen n1', n2' und n3' eine erste Metallleitung enthalten, über die ein erstes Signal übertragen wird, und der Rest der Mehrzahl an oberen Metallleitungen n1', n2' und n3' kann eine zweite Metallleitung enthalten, über die ein zweites Signal übertragen wird. Dies ist jedoch nur ein Beispiel und die vorliegende Offenbarung ist nicht darauf beschränkt, und die Mehrzahl an oberen Metallleitungen n1', n2' und n3' kann die erste Metallleitung, über die das erste Signal übertragen wird, nicht enthalten. Zum Beispiel kann die Mehrzahl an oberen Metallleitungen n1', n2' und n3' allesamt zweite Metallleitungen sein, über die das zweite Signal übertragen wird.
  • Um ein Kopplungsrauschen für das erste Signal, das ein signifikantes/empfindliches Signal enthält, deutlich zu reduzieren, können die Positionen der ersten Metallleitungen, über die das erste Signal übertragen wird, unter Berücksichtigung einer Platzierungsbeziehung benachbarter Metallleitungen und -elemente bestimmt werden. Beispielsweise kann eine erste Kopplungskapazität zwischen den ersten Metallleitungen und den ersten Bereichen des ersten Halbleitersubstrats 901 gebildet sein, und eine zweite Kopplungskapazität kann zwischen den zweiten Metallleitungen und den zweiten Bereichen des ersten Halbleitersubstrats 901 gebildet sein. Beispielsweise kann die erste Kopplungskapazität kleiner als die zweite Kopplungskapazität sein. Die Speichervorrichtung 900 gemäß einer beispielhaften Ausführungsform kann die erste Kopplungskapazität verringern, um das Kopplungsrauschen für das erste Signal zu verringern. Daher kann unter Berücksichtigung der Platzierungsbeziehung benachbarter Metallleitungen und -elemente eine Metallleitung von der Mehrzahl an oberen Metallleitungen n1', n2' und n3', die in der Lage ist, die erste Kopplungskapazität effektiv zu reduzieren, als erste Metallleitung verwendet werden.
  • 20 und 21 sind eine schematische perspektivische Ansicht bzw. eine schematische Bodenansicht der Speichervorrichtung gemäß einer in 17 dargestellten beispielhaften Ausführungsform.
  • 20 zeigt eine gemeinsame Source-Leitung CSL, die in der Speichervorrichtung 900 gemäß einer in 17 dargestellten beispielhaften Ausführungsform enthalten ist, und eine Mehrzahl an oberen Metallleitungen n1', n2' und n3', die unterhalb der gemeinsamen Source-Leitung CSL angeordnet sind, sowie eine Mehrzahl an unteren Metallleitungen n1, n2, ... und n9, die unterhalb der Mehrzahl an oberen Metallleitungen n1', n2' und n3' angeordnet sind. 21 kann eine Bodenansicht der Ausführungsform von 20 sein, wenn man sie in Richtung A betrachtet.
  • Bezugnehmend auf 20 und 21 kann eine Mehrzahl an oberen Metallleitungen n1', n2' und n3' unterhalb der gemeinsamen Source-Leitung CSL angeordnet sein und der in 18 bzw. 19 dargestellten Mehrzahl an oberen Metallleitungen n1', n2' und n3' entsprechen. Die Speichervorrichtung 900 gemäß einer beispielhaften Ausführungsform kann jedoch auch eine Mehrzahl an unteren Metallleitungen n1, n2, ... und n9 enthalten, die auf einer zweiten Höhe angeordnet sind, die niedriger ist als eine erste Höhe, auf der eine Mehrzahl an oberen Metallleitungen n1', n2' und n3' angeordnet sind und sich in einer zweiten Richtung senkrecht zu einer Richtung erstrecken, in der sich die Mehrzahl an oberen Metallleitungen n1', n2' und n3' erstrecken. Um zu verhindern, dass ein Betriebsproblem einer Speichervorrichtung aufgrund von Kopplungsrauschen auftritt, kann die Mehrzahl an oberen Metallleitungen n1', n2' und n3', die so angeordnet sind, dass sie sich in der Nähe der gemeinsamen Source-Leitung CSL befinden, beispielsweise keine erste obere Metallleitung enthalten, über die ein erstes Signal übertragen wird, das ein signifikantes/empfindliches Signals enthält. Dies ist jedoch nur ein Beispiel, und mindestens eine der Mehrzahl an oberen Metallleitungen n1', n2' und n3' kann die erste obere Metallleitung enthalten.
  • Die Mehrzahl an unteren Metallleitungen n1, n2 ..., und n9 kann eine erste untere Metallleitung enthalten, über die ein erstes Signal übertragen wird, und eine zweite untere Metallleitung, über die ein zweites Signal übertragen wird. Beispielsweise kann die erste untere Metallleitung unterhalb der ersten Bereiche und die zweite untere Metallleitung unterhalb der zweiten Bereiche oder der dritten Bereiche angeordnet sein. Dementsprechend kann mindestens eine der unteren Metallleitungen n3, n6 und n9, die in einer ersten Gruppe enthalten sind, die erste untere Metallleitung enthalten. Die übrigen der unteren Metallleitungen n3, n6 und n9, die in einer ersten Gruppe enthalten sind, können eine zweite untere Metallleitung enthalten, über die das zweite Signal übertragen wird. Darüber hinaus kann mindestens eine der unteren Metallleitungen m1, m2, m4, m5, m7 und m8, die in einer zweiten Gruppe enthalten sind, eine zweite untere Metallleitung enthalten, über die das zweite Signal übertragen wird. Dies ist jedoch nur eine beispielhafte Ausführungsform und die vorliegende Offenbarung ist nicht darauf beschränkt. Gemäß beispielhafter Ausführungsformen können die ersten Metallleitungen in einem Abschnitt der dritten Bereiche anstatt der ersten Bereiche angeordnet sein.
  • Eine erste Kopplungskapazität, die zwischen der gemeinsamen Source-Leitung CSL und der ersten unteren Metallleitung gebildet ist, kann geringer sein als eine zweite Kopplungskapazität, die zwischen der gemeinsamen Source-Leitung CSL und der zweiten unteren Metallleitung gebildet ist. Eine Struktur der unteren Fläche der gemeinsamen Source-Leitung CSL muss nicht auf die in den 20 und 21 dargestellten beschränkt sein. Zum Beispiel können zumindest einige der abwechselnd angeordneten ersten und zweiten Bereiche in einer dritten Richtung, in der sich die Mehrzahl an oberen Metallleitungen n1', n2' und n3' erstreckt, unterschiedliche Längen aufweisen.
  • Wie oben beschrieben kann in einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform der Abstand zwischen einer gemeinsamen Source-Leitung und einer Metallleitung, die der gemeinsamen Source-Leitung gegenüberliegt, basierend auf einer Krümmung einer unteren Fläche der gemeinsamen Source-Leitung eingestellt werden. Eine Platzierung der Metallleitung kann in Abhängigkeit von der Bedeutung eines an die Metallleitung angelegten Signals variieren. Auf diese Weise kann die Auswirkung der Kopplungskapazität auf ein signifikantes/empfindliches Signal von der gemeinsamen Source-Leitung reduziert werden.
  • Obwohl oben beispielhafte Ausführungsformen gezeigt und beschrieben wurden, wird es für den Fachmann offensichtlich sein, dass Abwandlungen und Variationen vorgenommen werden können, ohne vom Umfang des vorliegenden erfinderischen Konzepts, wie es durch die beigefügten Ansprüche definiert ist, abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 7679133 [0013]
    • US 8553466 [0013]
    • US 8654587 [0013]
    • US 8559235 [0013]

Claims (10)

  1. Speichervorrichtung aufweisend: einen Speicherzellenbereich (CELL) enthaltend ein erstes Halbleitersubstrat (401; 801; 901), Gate-Elektroden (430; 830; 930), die auf dem ersten Halbleitersubstrat (401; 801; 901) voneinander beabstandet sind, derart, dass sie in einer ersten Richtung (Z) senkrecht zu einer oberen Fläche des ersten Halbleitersubstrats (401; 801; 901) gestapelt sind, und Kanalstrukturen (CH), die die Gate-Elektroden (430; 830; 930) durchdringen und elektrisch mit dem ersten Halbleitersubstrat (401; 801; 901) verbunden sind; und einen Peripherieschaltungsbereich (PERI) enthaltend ein zweites Halbleitersubstrat (402; 802; 902), das unterhalb des Speicherzellenbereichs (CELL) angeordnet ist, und eine Mehrzahl an oberen Metallleitungen (LM2), die oberhalb des zweiten Halbleitersubstrats (402; 802; 902) in einer ersten Höhe angeordnet sind, derart, dass sie sich in einer zweiten Richtung (Y) parallel zu einer oberen Fläche des zweiten Halbleitersubstrats (402; 802; 902) erstrecken, wobei das erste Halbleitersubstrat (401; 801; 901) erste Bereiche enthält, die einen ersten Abstand (H1) zwischen einer unteren Fläche des ersten Halbleitersubstrats (401; 801; 901) und der ersten Höhe aufweisen, und zweite Bereiche, die einen zweiten Abstand (H2) zwischen der unteren Fläche des ersten Halbleitersubstrats (401; 801; 901) und der ersten Höhe aufweisen, wobei der zweite Abstand (H2) kürzer als der erste Abstand (H1) ist, und wobei erste obere Metallleitungen der Mehrzahl an oberen Metallleitungen (LM2) unterhalb der ersten Bereiche angeordnet sind, und mindestens eine der ersten oberen Metallleitungen dazu konfiguriert ist, eine Referenzspannung zum Betreiben des Speicherzellenbereichs (CELL) und des Peripherieschaltungsbereichs (PERI) zu übertragen.
  2. Speichervorrichtung nach Anspruch 1, wobei die Referenzspannung ein Bandlückenreferenzsignal (BGR) enthält.
  3. Speichervorrichtung nach Anspruch 1 oder 2, wobei die ersten Bereiche und die zweiten Bereiche seitlich in dem ersten Halbleitersubstrat (401; 801; 901) angeordnet sind und abwechselnd in einer dritten Richtung (X) senkrecht zur zweiten Richtung (Y) angeordnet sind.
  4. Speichervorrichtung nach Anspruch 3, wobei mindestens zwei der Mehrzahl an oberen Metallleitungen (LM2) unterhalb eines Abschnitts zwischen einem Paar von ersten Bereichen von den ersten Bereichen benachbart zueinander in der dritten Richtung angeordnet sind.
  5. Speichervorrichtung nach Anspruch 3 oder 4, wobei zumindest einige der ersten Bereiche und der zweiten Bereiche in der dritten Richtung (X) unterschiedliche Längen aufweisen.
  6. Speichervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Anzahl der ersten Bereiche die gleiche ist wie die Anzahl der zweiten Bereiche.
  7. Speichervorrichtung nach einem der Ansprüche 1 bis 6, wobei das erste Halbleitersubstrat (801; 901) ferner dritte Bereiche enthält, die einen dritten Abstand zwischen einer unteren Fläche des ersten Halbleitersubstrats und der ersten Höhe aufweisen, wobei der dritte Abstand zwischen dem ersten Abstand (H1) und dem zweiten Abstand (H2) ist, und das erste Halbleitersubstrat eine geneigte untere Fläche (801; 901) in den dritten Bereichen aufweist.
  8. Speichervorrichtung nach einem der Ansprüche 1 bis 7, wobei eine Länge der ersten Bereiche in einer dritten Richtung (X) parallel zu dem ersten Halbleitersubstrat (401; 801; 901) und dem zweiten Halbleitersubstrat (402; 802; 902) und senkrecht zu der zweiten Richtung (Y) basierend auf dem ersten Abstand (H1) und dem zweiten Abstand (H2) bestimmt ist.
  9. Speichervorrichtung aufweisend: einen Speicherzellenbereich (CELL) enthaltend ein erstes Halbleitersubstrat (401; 801; 901), Gate-Elektroden (430; 830; 930), die auf dem ersten Halbleitersubstrat (401; 801; 901) voneinander beabstandet sind, derart, dass sie in einer ersten Richtung (Z) senkrecht zu einer oberen Fläche des ersten Halbleitersubstrats (401; 801; 901) gestapelt sind, und Kanalstrukturen (CH), die die Gate-Elektroden durchdringen und in einem vertieften Abschnitt des ersten Halbleitersubstrats (401; 801; 901) angeordnet sind; und einen Peripherieschaltungsbereich (PERI) enthaltend ein zweites Halbleitersubstrat (402; 802; 902), das unterhalb des Speicherzellenbereichs (CELL) angeordnet ist, eine Mehrzahl an unteren Metallleitungen (LM1), die oberhalb des zweiten Halbleitersubstrats (402; 802; 902) in einer vorbestimmten Höhe angeordnet sind, derart, dass sie sich in einer zweiten Richtung (Y) parallel zu einer oberen Fläche des zweiten Halbleitersubstrats (402; 802; 902) erstrecken, und eine Mehrzahl an oberen Metallleitungen (LM2), die zwischen der Mehrzahl an unteren Metallleitungen (LM1) und dem ersten Halbleitersubstrat angeordnet sind, derart, dass sie sich in einer dritten Richtung (X) parallel zu einer oberen Fläche des zweiten Halbleitersubstrats (402; 802; 902) und senkrecht zu der zweiten Richtung (Y) erstrecken, wobei das erste Halbleitersubstrat (401; 801; 901) erste Bereiche enthält, die einen ersten Abstand (H1) zwischen einer unteren Fläche des ersten Halbleitersubstrats (401; 801; 901) und einer oberen Fläche erster oberer Metallleitungen der Mehrzahl oberer Metallleitungen (LM2) aufweisen, und zweite Bereiche, die einen zweiten Abstand (H2) zwischen einer unteren Fläche des ersten Halbleitersubstrats (401; 801; 901) und einer oberen Fläche zweiter oberer Metallleitungen der Mehrzahl oberer Metallleitungen (LM2) aufweisen, wobei der zweite Abstand (H2) kürzer als der erste Abstand (H1) ist, wobei die ersten oberen Metallleitungen und die zweiten oberen Metallleitungen auf der gleichen Höhe in Bezug auf eine Oberseite des zweiten Halbleitersubstrats (402; 802; 902) liegen, und wobei die ersten Bereiche und die zweiten Bereiche abwechselnd in der dritten Richtung (X) angeordnet sind.
  10. Speichervorrichtung aufweisend: ein erstes Halbleitersubstrat (201; 301; 401; 501; 601; 701; 801; 901), das erste Bereiche mit einer ersten Dicke und zweite Bereiche mit einer zweiten Dicke enthält, die größer ist als die erste Dicke; ein zweites Halbleitersubstrat (202; 302; 402; 502; 602; 702; 802; 902), das unterhalb des ersten Halbleitersubstrats (201; 301; 401; 501; 601; 701; 801; 901) angeordnet ist, derart, dass es das erste Halbleitersubstrat (201; 301; 401; 501; 601; 701; 801; 901) in einer ersten Richtung (Z) senkrecht zu einer oberen Fläche des ersten Halbleitersubstrats (201; 301; 401; 501; 601; 701; 801; 901) überlappt; eine Mehrzahl an Metallleitungen (LM1, LM2), die zwischen dem ersten Halbleitersubstrat (201; 301; 401; 501; 601; 701; 801; 901) und dem zweiten Halbleitersubstrat (202; 302; 402; 502; 602; 702; 802; 902) angeordnet sind, derart, dass sie sich in einer Richtung (X, Y) parallel zu einer oberen Fläche des zweiten Halbleitersubstrats (202; 302; 402; 502; 602; 702; 802; 902) erstrecken, und erste Metallleitungen enthalten, die dazu konfiguriert sind, ein Bandlückenreferenzsignal über die ersten Metallleitungen zu übertragen; Gate-Elektroden (230; 330; 430; 530; 630; 730; 830; 930), die auf dem ersten Halbleitersubstrat (201; 301; 401; 501; 601; 701; 801; 901) voneinander beabstandet sind, derart, dass sie in der ersten Richtung (Z) gestapelt sind; Isolierschichten (220; 320; 420; 520; 620; 720; 820; 920), die abwechselnd mit den Gate-Elektroden (230; 330; 430; 530; 630; 730; 830; 930) gestapelt sind; und Kanalstrukturen (CH), die die Gate-Elektroden (230; 330; 430; 530; 630; 730; 830; 930) und die Isolierschichten (220; 320; 420; 520; 620; 720; 820; 920) durchdringen und in einem vertieften Abschnitt des ersten Halbleitersubstrats (201; 301; 401; 501; 601; 701; 801; 901) angeordnet sind, wobei die ersten Metallleitungen unterhalb der ersten Bereiche angeordnet sind.
DE102021123110.8A 2020-10-14 2021-09-07 Speichervorrichtung Pending DE102021123110A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200132575A KR20220049652A (ko) 2020-10-14 2020-10-14 메모리 장치
KR10-2020-0132575 2020-10-14

Publications (1)

Publication Number Publication Date
DE102021123110A1 true DE102021123110A1 (de) 2022-04-14

Family

ID=80818527

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021123110.8A Pending DE102021123110A1 (de) 2020-10-14 2021-09-07 Speichervorrichtung

Country Status (4)

Country Link
US (1) US20220115320A1 (de)
KR (1) KR20220049652A (de)
CN (1) CN114361176A (de)
DE (1) DE102021123110A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220067652A (ko) * 2020-11-17 2022-05-25 삼성전자주식회사 3차원 반도체 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679133B2 (en) 2007-11-08 2010-03-16 Samsung Electronics Co., Ltd. Vertical-type non-volatile memory devices
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US8559235B2 (en) 2010-08-26 2013-10-15 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
US8654587B2 (en) 2010-08-11 2014-02-18 Samsung Electronics Co., Ltd. Nonvolatile memory devices, channel boosting methods thereof, programming methods thereof, and memory systems including the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8379458B1 (en) * 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679133B2 (en) 2007-11-08 2010-03-16 Samsung Electronics Co., Ltd. Vertical-type non-volatile memory devices
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US8654587B2 (en) 2010-08-11 2014-02-18 Samsung Electronics Co., Ltd. Nonvolatile memory devices, channel boosting methods thereof, programming methods thereof, and memory systems including the same
US8559235B2 (en) 2010-08-26 2013-10-15 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same

Also Published As

Publication number Publication date
US20220115320A1 (en) 2022-04-14
KR20220049652A (ko) 2022-04-22
CN114361176A (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
DE102016119704B4 (de) Dreidimensionale Halbleitervorrichtung
DE102019122665B4 (de) Halbleitervorrichtung
DE102016114578A1 (de) Dreidimensionale Halbleitervorrichtung
DE19746448B4 (de) DRAM-Zelle mit einem vertikalen Kanal, welche auf einer isolierenden Schicht gebildet ist, sowie ein Herstellungsverfahren für diese DRAM-Zelle
DE102011088306A1 (de) Vertikales Speicherbauelement
DE102011086171A1 (de) 3D-Halbleiterspeicherbauelement und Halbleiterbauelementherstellungsverfahren
DE102020111649B4 (de) Integrierte Schaltungsvorrichtung
DE19832795B4 (de) Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst
DE102020123153A1 (de) Dreidimensionale halbleiterspeichervorrichtung
DE102018125126A1 (de) Nichtflüchtige Speichervorrichtung mit einem Zeilendecodierer
DE2619713C2 (de) Halbleiterspeicher
DE4219854A1 (de) Elektrisch loeschbare und programmierbare halbleiterspeichereinrichtung und verfahren zur herstellung derselben
DE102006005679A1 (de) Halbleiterbauelement mit einer Transistorstruktur und Verfahren zur Herstellung desselben
DE102018110017B4 (de) Halbleiterspeichervorrichtung und herstellungsverfahren dafür
DE102008015708A1 (de) Nicht-flüchtige Speichervorrichtungen und Herstellungsverfahren dafür
DE3844120A1 (de) Halbleitereinrichtung mit grabenfoermiger struktur
DE102018110185A1 (de) Speichervorrichtung und Herstellung dergleichen
DE102020109802A1 (de) Integrierte-schaltkreis-vorrichtung und verfahren zu ihrer herstellung
DE102019214214A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE19541469C2 (de) Maskenprogrammierbare Halbleitervorrichtungen und Verfahren zu deren Herstellung
DE19822523B4 (de) Nichtflüchtige Halbleiter-Speicherzelle, nichtflüchtiges Halbleiterspeicher-Bauteil und Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeicher-Bauteils
DE102021123110A1 (de) Speichervorrichtung
DE102020108091B4 (de) Halbleitervorrichtung
DE3840559A1 (de) Halbleiterspeichervorrichtung und herstellungsverfahren
DE102020108092A1 (de) Halbleitervorrichtungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H10B0069000000

R016 Response to examination communication