DE102021122854B4 - Verfahren zur Herstellung eines Leckstromfreien CMOS-Pixels - Google Patents

Verfahren zur Herstellung eines Leckstromfreien CMOS-Pixels Download PDF

Info

Publication number
DE102021122854B4
DE102021122854B4 DE102021122854.9A DE102021122854A DE102021122854B4 DE 102021122854 B4 DE102021122854 B4 DE 102021122854B4 DE 102021122854 A DE102021122854 A DE 102021122854A DE 102021122854 B4 DE102021122854 B4 DE 102021122854B4
Authority
DE
Germany
Prior art keywords
gate
gate oxide
floating diffusion
substrate
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102021122854.9A
Other languages
English (en)
Other versions
DE102021122854A1 (de
Inventor
Christian LAMMERS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elmos Semiconductor SE
Original Assignee
Elmos Semiconductor SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elmos Semiconductor SE filed Critical Elmos Semiconductor SE
Priority to DE102021122854.9A priority Critical patent/DE102021122854B4/de
Priority to CN202211077455.4A priority patent/CN115763504A/zh
Publication of DE102021122854A1 publication Critical patent/DE102021122854A1/de
Application granted granted Critical
Publication of DE102021122854B4 publication Critical patent/DE102021122854B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Die Erfindung betrifft ein Pixel (P) für einen optischen Sensor umfassend ein Substrat (Sub) mit einem Signal-Pfad (SP), und einem Floating-Diffusion-Bereich (FD). Weiter umfasst das Pixel (P) ein Transfer-Gate (TG), wobei das Transfer-Gate (TG) in einer ersten polykristallinen Silizium-Schicht über dem Signal-Pfad (SP) angeordnet ist und den Floating-Diffusion-Bereich (FD) teilweise überlappt. Das Transfer-Gate (TG) ist zumindest teilweise durch eine digitale Gate-Oxid-Schicht (DGO) von dem Substrat (Sub) getrennt.
Insbesondere ist in einem Überlappbereich von dem Transfer-Gate (TG) und dem Floating-Diffusion-Bereich (FD) das Transfer-Gate (TG) durch eine Hochspannung-Gate-Oxid-Schicht (HVO) von dem Substrat (Sub) getrennt.
Weiter betrifft die Erfindung ein Verfahren zur Herstellung des Pixels (P), wobei auf dem Substrat (Sub) ein digitales Gate-Oxid (DGO) aufgewachsen wird.
Insbesondere wird zusätzlich zu dem digitalen Gate-Oxid (DGO) ein Hochspannung-Gate-Oxid (HVO) aufgewachsen, wobei das Hochspannung-Gate-Oxid (HVO) in einem Überlappbereich von dem Transfer-Gate (TG) und dem Floating-Diffusion-Bereich (FD) aufgewachsen wird.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Pixels für einen optischen Sensor, wobei das Pixel ein Substrat mit einem Signal-Pfad und einem Floating-Diffusion-Bereich, sowie ein Transfer-Gate umfasst, wobei das Transfer-Gate in einer ersten polykristallinen Silizium-Schicht über dem Signal-Pfad angeordnet ist, und wobei das Transfer-Gate zumindest teilweise durch eine digitale Gate-Oxid-Schicht von dem Substrat getrennt ist.
  • Weiter betrifft die Erfindung ein Pixel, welches mittels des erfindungsgemäßen Verfahrens hergestellt wurde.
  • Bildsensoren werden häufig in Digitalkameras, Mobiltelefonen, insbesondere Smartphones, Sicherheitskameras sowie in medizinischen Anwendungen, Automobilanwendungen und anderen Anwendungen eingesetzt. Die Technologie zur Herstellung von Bildsensoren und insbesondere von komplementären Metalloxid-Halbleiter-Bildsensoren (CMOS) hat sich rasant weiterentwickelt. Beispielsweise haben die Anforderungen einer höheren Auflösung und eines geringeren Stromverbrauchs die weitere Miniaturisierung und Integration dieser Bildsensoren gefördert.
  • CMOS-Sensoren basieren auf dem Photoeffekt und wandeln eintreffende Photonen in elektrische Ladungen um.
    Ein CMOS-Sensor umfasst üblicherweise eine fotoaktive Fläche, einen Kondensator, ein Verstärkerelement und Datenleitungen zum Auslesen und Rückstellen. Dabei ist jedem CMOS-Pixel ein Verstärker zugeordnet, der eine Kondensatorspannung einem Analogsignalprozessor direkt zur Verfügung stellt. Jeder Pixel kann somit einzeln elektronisch ausgelesen werden.
  • CMOS-Sensoren werden üblicherweise auf Wafern aus einkristallinem Silizium mittels Fotolithographie hergestellt.
    Durch eine Vielzahl von Belackungen mit Fotolack, Belichten des Wafers durch unterschiedliche Fotomasken, Entwickeln und Wegätzen der belichteten Flächen, sowie lokaler Dotierungen mittels gezielter lonenimplantation werden auf der Wafer-Oberfläche eine Vielzahl NMOS- und PMOS-Transistoren gebildet. Insbesondere werden für die n-Dotierung Phosphor und für die p-Dotierung Bor verwendet.
  • Anschließend wird auf der Wafer-Oberfläche durch einen weiteren Oxidationsprozess eine isolierende Gate-Oxid-Schicht aus Silizium-Oxid erzeugt.
    Auf die Gate-Oxid-Schicht wird im Wechsel isolierendes Silizium-Oxid und elektrisch leitendes polykristallines Silizium zur Herstellung der Gates aufgebracht.
    Weiter werden durch Ätzprozesse und ein Aufbringen von Metall elektrische Kontakte hergestellt.
  • In einem herkömmlichen aktiven CMOS-Pixel wird die sogenannte Bildladung von der fotoaktiven Fläche mittels eines Transfer-Gates in einen Floating-Diffusion-Bereich übertragen und innerhalb des Pixels an einer „Floating Diffusion-Node“ in ein Spannungssignal umgewandelt. Die Floating Diffusion jedes Pixels wird durch einen Reset-Transistor auf ein Reset-Niveau zurückgesetzt, bevor die Bildladung für jede Belichtung von der Fotodiode auf die Floating Diffusion übertragen wird.
  • Der Artikel „Leakage Current Non-Uniformity and Random Telegraph Signals in CMOS Image Sensor Floating Diffusions Used for In-Pixel Charge Storage“ (Le Roch et. al, Sensors 2019, 19, 5550) beschreibt ein Auftreten starker Dunkelentladungen in einer dünnen digitalen Gate-Oxid-Schicht in einem Überlappbereich einer Floating Diffusion Implementierung und einem Transfergate, welche im Zusammenhang mit einem Auftreten hoher elektrischer Felder in dem Überlappbereich der Floating Diffusion Implementierung und der Transfergate Lage im Dielektrikum des Transfergates stehen. Grund für die starke Dunkelentladung ist ein gateinduzierter Leckstrom, der von der elektrischen Feldstärke im Dielektrikum abhängig ist.
    Das beschriebene Phänomen ist auch bekannt unter dem Begriff „Hotpixel“. Damit gemeint ist eine starke Dunkelentladung eines Pixels, vor allem bei langen Beleuchtungszeiten und schwachen Lichtverhältnissen. Anstelle auftreffenden Lichts auf die Fotodiode sorgt ein ungewollter Stromfluss, der sogenannte Dunkelstrom, für den Aufbau einer elektrischen Ladung im betroffenen Pixel.
    Abhilfe kann zumeist durch softwareseitige Maßnahmen, wie z.B. eine Dunkelfeldsubtraktion schaffen. Le Roch et. al schlägt als möglichen Lösungsansatz vor, die Reset-Spannung des Pixels zu verringern. Dies hat jedoch zur Folge, dass der Aussteuerbereich verkleinert wird.
    Auch eine Änderung der Transfer-Gate-Spannung kann potentiell einen gateinduzierten Leckstrom verringern, hat aber ein nachteiliges Schaltverhalten des Transfergates zur Folge.
  • Die US 2013/0 134 299 A1 offenbart einen Detektor zur Detektion elektromagnetischer Strahlung umfassend ein Substrat mit einem Signal-Pfad und einem Floating-Diffusion-Bereich, sowie einem Transfer-Gate, wobei das Transfer-Gate in einer polykristallinen Silizium-Schicht über dem Signal-Pfad angeordnet ist und den Floating-Diffusion-Bereich teilweise überlappt und wobei das Transfer-Gate zumindest teilweise durch eine Isolationsschicht von dem Substrat getrennt ist, und wobei in einem Überlappbereich von dem Transfer-Gate und dem Floating-Diffusion-Bereich das Transfer-Gate durch eine Isolationsschicht von dem Substrat getrennt ist.
  • Die DE 10 2014 215 972 A1 offenbart ein Pixel für einen optischen Sensor umfassend ein Substrat mit einem Signal-Pfad und einem Floating-Diffusion-Bereich, sowie einem Transfer-Gate, wobei auf dem Substrat ein Gate-Oxid aufgewachsen ist, und wobei das Transfer-Gate den Floating-Diffusion-Bereich teilweise überlappt, und wobei das Transfer-Gate zumindest teilweise durch die Gate-Oxid-Schicht von dem Substrat getrennt ist.
  • Aufgabe der vorliegenden Erfindung ist es demnach eine Lösung für ein verbessertes Pixel für einen optischen Sensor bereitzustellen, wobei ein Auftreten von Hotpixel unterbunden wird, und wobei die Lösung kostengünstig sein und keine großen technischen Änderungen im Herstellungsprozess eines standardmäßigen CMOS-Pixels bedeuten soll.
  • Zur Lösung der Aufgabe wird ein Verfahren gemäß dem unabhängigen Anspruch vorgeschlagen. Weitere vorteilhafte Ausgestaltungen der Erfindung sind den abhängigen Ansprüchen, der Beschreibung, sowie den Figuren zu entnehmen.
  • Die vorgeschlagene Lösung sieht ein Pixel für einen optischen Sensor vor, welches Pixel ein Substrat mit einem Signal-Pfad und einem Floating-Diffusion-Bereich umfasst. Weiter umfasst das Pixel ein Transfer-Gate. Dabei ist das Transfer-Gate in einer ersten polykristallinen Silizium-Schicht über dem Signal-Pfad angeordnet, wobei das Transfer-Gate den Floating-Diffusion-Bereich zum Teil überlappt. Insbesondere ist das Transfer-Gate zumindest teilweise durch eine digitale Gate-Oxid-Schicht von dem Substrat getrennt.
    Insbesondere ist in einem Überlappbereich von dem Transfer-Gate und dem Floating-Diffusion-Bereich das Transfer-Gate durch eine Hochspannung-Gate-Oxid-Schicht (HVO) von dem Substrat getrennt.
  • Somit ist ein erster Teil des Transfer-Gates durch die digitale Gate-Oxid-Schicht von dem Substrat getrennt und ein zweiter Teil des Transfer-Gates durch die Hochspannung-Gate-Oxid-Schicht (HVO) von dem Substrat getrennt.
  • In einer Ausgestaltung der Erfindung umfasst das Pixel ein Collection-Gate.
    Insbesondere weist das Substrat einen Collection-Gate-Bereich auf.
    Insbesondere ist das Collection-Gate durch die digitale Gate-Oxid-Schicht von dem Substrat getrennt.
  • In einer Ausgestaltung ist das Collection-Gate in einer zweiten polykristallinen Silizium-Schicht oder in der ersten polykristallinen Silizium-Schicht über dem Collection-Gate-Bereich angeordnet.
  • In einer Ausgestaltung ist das Transfer-Gate in der ersten polykristallinen Silizium-Schicht über dem Signal-Pfad zwischen dem Collection-Gate-Bereich und dem Floating-Diffusion-Bereich angeordnet, wobei das Transfer-Gate den Floating-Diffusion-Bereich teilweise überlappt.
  • In einer Ausgestaltung der Erfindung weist die Hochspannung-Gate-Oxid-Schicht eine größere Dicke auf, als die digitale Gate-Oxid-Schicht.
  • Aufgrund der unterschiedlichen Dicken von der digitalen Gate-Oxid-Schicht und der Hochspannung-Gate-Oxid-Schicht ist der Abstand zwischen dem Transfer-Gate und dem Substrat in dem Überlappbereich von dem Transfer-Gate und dem Floating-Diffusion-Bereich größer, als der Abstand zwischen dem Transfer-Gate und dem Substrat über dem Signal-Pfad.
  • In einer Ausgestaltung weist die digitale Gate-Oxid-Schicht eine Dicke von 1-20nm auf. Insbesondere weist die digitale Gate-Oxid-Schicht eine Dicke von 9nm bis 10nm auf. Insbesondere weist die digitale Gate-Oxid-Schicht eine Dicke von 9,4nm auf.
  • In einer Ausgestaltung weist die Hochspannung-Gate-Oxid-Schicht eine Dicke von 20-60nm auf. Insbesondere weist die Hochspannung-Gate-Oxid-Schicht eine Dicke von 45nm auf.
  • Die vergleichsweise zur digitalen Gate-Oxid-Schicht deutlich dickere Hochspannung-Gate-Oxid-Schicht führt zu dem technischen Effekt, dass eine elektrische Feldstärke im Übergangsbereich zwischen dem Transfer-Gate und dem Floating-Diffusion-Bereich stark reduziert ist.
    Durch die Verwendung des Hochspannung-Gate-Oxids im Überlappbereich von dem Transfer-Gate und dem Floating-Diffusion-Bereich wird die elektrische Feldstärke in diesem Überlappbereich gegenüber einer Verwendung des digitalen Gate-Oxids im Überlappbereich von dem Transfer-Gate und dem Floating-Diffusion-Bereich um einen Faktor Vier verringert.
  • Auf diese Weise werden unerwünschte Dunkelentladungen, die auf einen gateinduzierten Leckstrom zurückzuführen sind, unterbunden.
  • Die vorgeschlagene Lösung sieht weiter ein Verfahren zur Herstellung des oben beschriebenen Pixels vor. Das Pixel umfasst ein Substrat mit einem Signalpfad und einem Floating-Diffusion-Bereich. Weiter umfasst das Pixel ein Transfer-Gates
    Auf dem Substrat wird ein digitales Gate-Oxid aufgewachsen.
    Insbesondere wird zusätzlich zu dem digitalen Gate-Oxid ein Hochspannung-Gate-Oxid aufgewachsen. Insbesondere wird das Hochspannung-Gate-Oxid in einem Überlappbereich von dem Transfer-Gate und dem Floating-Diffusion-Bereich aufgewachsen.
    In einer Ausführungsform umfasst das Verfahren folgende Verfahrensschritte:
    1. a) Aufwachsen des Hochspannung-Gate-Oxids auf dem Substrat über dem Signal-Pfad und dem Floating-Diffusion-Bereich;
    2. b) teilweise Entfernen des Hochspannung-Gate-Oxids derart, dass ausschließlich in dem Überlappbereich von dem Transfer-Gate und dem Floating-Diffusion-Bereich das Hochspannung-Gate-Oxid verbleibt;
    3. c) Aufwachsen des digitalen Gate-Oxids auf das Substrat in denjenigen Bereichen, in denen das Hochspannung-Gate-Oxid entfernt wurde; und
    4. d) Abscheiden und Strukturieren von polykristallinen Silizium zur Herstellung des Transfer-Gates, sodass das Transfer-Gate sowohl das digitale Gate-Oxid über dem Signal-Pfad überdeckt, als auch das Hochspannung-Gate-Oxid über einem Teilbereich des Floating-Diffusion-Bereichs überdeckt, sodass der Überlappbereich vom Transfer-Gate und dem Floating-Diffusion-Bereich gebildet wird.
  • Insbesondere wird in dem Verfahrensschritt b) das Hochspannung-Gate-Oxid auf dem Substrat über dem Signal-Pfad wieder entfernt.
    Insbesondere wird in dem Verfahrensschritt b) das Hochspannung-Gate-Oxid auf dem Substrat teilweise über dem Floating-Diffusion-Bereich wieder entfernt.
    Insbesondere wird in dem Verfahrensschritt b) das Hochspannung-Gate-Oxid auf dem Substrat derart wieder entfernt, dass ausschließlich in dem Überlappbereich von dem Transfer-Gate und dem Floating-Diffusion-Bereich das Hochspannung-Gate-Oxid auf dem Substrat stehen bleibt.
  • Insbesondere wird in dem Verfahrensschritt c) das digitale Gate-Oxid auf das Substrat über dem Signal-Pfad aufgewachsen.
    Insbesondere wird in dem Verfahrensschritt c) das digitale Gate-Oxid auf das Substrat über dem Teil des Floating-Diffusion-Bereichs aufgewachsen, in welchem Teil des Floating-Diffusion-Bereichs das Hochspannung-Gate-Oxid in dem Verfahrensschritt b) entfernt wurde.
  • In einer Ausgestaltung umfasst das Pixel zusätzlich ein Collection-Gate.
    Insbesondere weist das Substrat zusätzlich einen Collection-Gate-Bereich auf.
    Insbesondere wird in dem Verfahrensschritt a) das Hochspannung-Gate-Oxid auf dem Substrat über dem Collection-Gate-Bereich, dem Signal-Pfad und dem Floating-Diffusion-Bereich aufgewachsen. Insbesondere wird in dem Verfahrensschritt b) das Hochspannung-Gate-Oxid auf dem Substrat über dem Collection-Gate-Bereich wieder entfernt.
    Insbesondere wird in dem Verfahrensschritt b) das Hochspannung-Gate-Oxid auf dem Substrat über dem Signal-Pfad wieder entfernt.
    Insbesondere wird in dem Verfahrensschritt b) das Hochspannung-Gate-Oxid auf dem Substrat teilweise über dem Floating-Diffusion-Bereich wieder entfernt.
    Insbesondere wird in dem Verfahrensschritt b) das Hochspannung-Gate-Oxid auf dem Substrat derart wieder entfernt, dass ausschließlich in dem Überlappbereich von dem Transfer-Gate und dem Floating-Diffusion-Bereich das Hochspannung-Gate-Oxid auf dem Substrat stehen bleibt.
    Insbesondere wird in dem Verfahrensschritt c) das digitale Gate-Oxid auf das Substrat über dem Collection-Gate-Bereich aufgewachsen.
    Insbesondere wird in dem Verfahrensschritt c) das digitale Gate-Oxid auf das Substrat über dem Signal-Pfad aufgewachsen.
    Insbesondere wird in dem Verfahrensschritt c) das digitale Gate-Oxid auf das Substrat über dem Teil des Floating-Diffusion-Bereichs aufgewachsen, in welchem Teil des Floating-Diffusion-Bereichs das Hochspannung-Gate-Oxid in dem Verfahrensschritt b) entfernt wurde.
    Insbesondere wird in dem Verfahrensschritt d) polykristallines Silizium zur Herstellung des Collection-Gates und des Transfer-Gates abgeschieden und strukturiert.
    Insbesondere wird in dem Verfahrensschritt d) polykristallines Silizium zur Herstellung des Collection-Gates derart abgeschieden und strukturiert, dass das Collection-Gate das digitale Gate-Oxid über dem Collection-Gate-Bereich überdeckt.
    Insbesondere wird in dem Verfahrensschritt d) polykristallines Silizium zur Herstellung des Transfer-Gates derart abgeschieden und strukturiert, dass das Transfer-Gate sowohl das digitale Gate-Oxid über dem Signal-Pfad überdeckt, als auch das Hochspannung-Gate-Oxid über einem Teilbereich des Floating-Diffusion-Bereichs überdeckt, sodass der Überlappbereich von dem Transfer-Gate und dem Floating-Diffusion-Bereich gebildet wird.
  • Im Vergleich zu dem Stand der Technik unterscheidet sich das erfindungsgemäße Pixel lediglich darin, dass das Pixel, anstelle einer durchgehenden digitalen Gate-Oxid-Schicht im Gate-Bereich, neben der digitalen Gate-Oxid-Schicht über dem Signal-Pfad eine Hochspannung-Gate-Oxid-Schicht in dem Überlappbereich von dem Transfer-Gate und dem Floating-Diffusion-Bereich aufweist.
    Zur Herstellung der Gate-Oxid-Schicht über dem Signal-Pfad und der Hochspannung-Gate-Oxid-Schicht in dem Überlappbereich von dem Transfer-Gate und dem Floating-Diffusion-Bereich muss ein Herstellungsverfahren eines Pixels gemäß dem Stand der Technik kaum verändert werden. Anstelle des Prozess-Schritts zum Aufbringen der digitalen Gate-Oxid-Schicht muss lediglich ein Prozess-Schritt zum Aufbringen einer Hochspannung-Gate-Oxid-Schicht, ein Ätz-Prozess und ein Prozess-Schritt zum Aufbringen einer digitalen Gate-Oxid-Schicht durchgeführt werden. Hierbei wird die Fotomaske im Herstellungsverfahren der digitalen Gate-Oxid-Schicht gemäß dem Stand der Technik für die Fotolithographie durch zwei andere Fotomasken, eine für die Herstellung der Hochspannung-Gate-Oxid-Schicht und eine zur Herstellung der digitalen Gate-Oxid-Schicht, ersetzt.
  • In dem erfindungsgemäßen Pixel wird durch Verwendung eines Hochspannung-Gate-Oxids am Übergang vom Transfer-Gate zum Floating-Diffusion-Bereich ein erhöhtes elektrisches Feld im Oxid des Transfer-Gates reduziert und damit ein Auftreten von gateinduzierten Leckströmen am Übergang vom Transfer-Gate zur Floating-Diffusion verhindert.
    Gegenüber einer Verwendung von digitalen Gate-Oxid in dem Überlappbereich von dem Transfer-Gate und dem Floating-Diffusion-Bereich kann das elektrische Feld in diesem Überlappbereich bei Verwendung von Hochspannung-Gate-Oxid um einen Faktor Vier reduziert werden.
    Auf diese Weise wird das Auftreten von Hotpixel unterdrückt.
  • Durch die Verwendung von zwei unterschiedlichen Oxiddicken unter dem Transfer-Gate des Pixels, kann mittels der dünnen digitalen Gate-Oxid-Schicht ein Zugriff auf den Signal-Pfad optimiert und damit eine bessere Auflösung erzielt werden, und gleichzeitig mittels der dickeren Hochspannung-Gate-Oxid-Schicht ungewünschte Dunkelströme verringert werden.
    Eine softwareseitige Korrektur von Artefakten ist somit nicht mehr notwendig.
  • Das erfindungsgemäße Pixel bietet den weiteren Vorteil, dass neben einem Verhindern eines gateinduzierten Leckstroms in den Floating-Diffusion-Bereich auch ein Abfließen von Ladung aus dem Floating-Diffusion-Bereich heraus unterdrückt wird.
    Zusätzlich zu einem Verhindern eines Auftretens von Hotpixeln, führt die Verwendung einer Hochspannung-Gate-Oxid-Schicht in dem Überlappbereich von dem Transfer-Gate und dem Floating-Diffusion-Bereich somit zu einem Halten von Ladung in dem Floating-Diffusion-Bereich, wodurch bei höheren Auflösungen eine gute Bildqualität garantiert werden kann.
  • Weiter vorteilhaft ist, dass in dem Herstellungsprozess des erfindungsgemäßen Pixels gegenüber einem Pixel gemäß dem Stand der Technik lediglich die Fotomaske für die digitale Gate-Oxid-Schicht ersetzt werden muss, während der übrige Herstellungsprozess unbeeinflusst bleibt.
  • Weiter vorteilhaft an der vorgeschlagenen Lösung ist, dass die Reset-Spannung des Pixels unverändert bleiben kann und somit der Aussteuerbereich nicht beeinflusst wird.
    Auch die Transfer-Gate-Spannung, deren Änderung ein nachteiliges Schaltverhalten des Transfer-Gates zur Folge hätte, kann durch die Verwendung einer Hochspannung-Gate-Oxid-Schicht im Überlappbereich von dem Transfer-Gate zu dem Floating-Diffusion-Bereich unverändert bleiben.
  • Ein weiterer Vorteil zeigt sich bei einer Qualitätskontrolle während des Herstellungsprozesses der Pixel, bei der üblicherweise Pixel in denen unerwünschte Dunkelströme auftreten aussortiert werden. Durch die Reduzierung erhöhter elektrischer Felder im Überlappbereich von dem Transfer-Gate und dem Floating-Diffusion-Bereich und dem damit einhergehenden Verhindern gateinduzierter Leckströme wird somit eine bessere Prozessstabilität und eine höhere Ausbeute im Herstellungsprozess der Pixel erreicht, wodurch Kosten eingespart werden können.
  • Weitere vorteilhafte Ausgestaltungen, Merkmale und Funktionen der Erfindung sind in Zusammenhang mit den in den Figuren gezeigten Beispielen erklärt.
  • Hierbei zeigt:
    • 1 schematische Darstellung eines Pixels gemäß dem Stand der Technik;
    • 2 vergrößerte Darstellung des in 1 dargestellten Pixels in einem Überlappbereich vom Transfer-Gate zum Floating-Diffusion-Bereich;
    • 3 Messung von Dunkelentladungen eines Pixels; und
    • 4 vergrößerte Darstellung eines erfindungsgemäßen Pixels in einem Überlappbereich vom Transfer-Gate zum Floating-Diffusion-Bereich.
  • 1 zeigt eine schematische Darstellung eines Querschnitts durch ein Pixel P für einen optischen Sensor.
    Das Pixel P umfasst eine fotoaktive Fläche, welche durch eine niedrig dotierte n-Wanne LDnW innerhalb eines p-dotierten Substrats Sub gebildet wird. In der fotoaktiven Fläche erzeugen einfallende Photonen Elektron-Loch-Paare.
    Eine Drift-Feld-Implantation DFI bewirkt einen Aufbau eines Dotierungsgradienten innerhalb der niedrig dotierten n-Wanne LDnW hin zu einem Collection-Gate-Bereich CGB unterhalb eines Collection-Gates CG des Pixels P. Der Dotierungsgradient führt zu einem eingebauten elektrostatischen Driftfeld, welches die in der fotoaktiven Fläche gebildeten Fotoelektronen zum Collection-Gate-Bereich CGB hin absaugt. Auf diese Weise werden die Fotoelektronen von den parallel zu den Fotoelektronen erzeugten Löchern separiert und somit deren Lebensdauer erhöht. Die Fotoelektronen werden in dem Collection-Gate-Bereich CGB unter dem Collection-Gate CG gesammelt. Insbesondere ist das Collection-Gate CG sehr stark p-dotiert oder mit einer positiven Spannung gegenüber dem Collection-Gate-Bereich CGB vorgespannt.
    Die starke p-Dotierung des Collection-Gate CG, bzw. die positive Vorspannung des Collection-Gate CG gegenüber dem Collection-Gate-Bereich CGB unterstützt das Sammeln der Fotoelektronen in dem Collection-Gate-Bereich CGB.
    Die in dem Collection-Gate-Bereich CGB gesammelten Fotoelektronen gelangen über einen Signalpfad SP zu einem Floating-Diffusion-Bereich FD, welcher mit einem Kontakt KO elektrisch angeschlossen ist. Über diesen Kontakt KO werden die Fotoelektronen abgesaugt.
    Wie die niedrig dotierte n-Wanne LDnW, sind auch der Collection-Gate-Bereich CGB, der Signalpfad SP und der Floating-Diffusion-Bereich FD n-dotiert. Dabei ist der Floating-Diffusion-Bereich FD bevorzugt höher n-dotiert.
    Ein Transfer-Gate TG steuert die Durchlässigkeit des Signalpfads SP für die Fotoelektronen, die sich unter dem Collection-Gate CG gesammelt haben und erlaubt oder unterbindet je nach elektrischer Ladung des Transfer-Gates TG die Absaugung dieser gesammelten Fotoelektronen durch den Floating-Diffusion-Bereich FD über den Signalpfad SP.
    Eine tiefe p-Dotierung in Form eines p-dotierten Hochenergie-p-Implantationsbereiches HpD unterhalb des Floating-Gate-Bereiches FD verhindert den Zutritt von Elektronen aus dem Substrat Sub in den Floating-Diffusion-Bereich FD.
  • 2 zeigt eine Vergrößerung des in 1 gepunktet eingerahmten Bereichs.
    Das Collection-Gate CG ist von dem Substrat Sub und damit von dem Collection-Gate-Bereich CGB durch ein Gate-Oxid elektrisch getrennt.
    Ebenso ist das Transfer-Gate TG, unterhalb dessen sich der Signalpfad SP befindet, durch ein Gate-Oxid von dem Substrat Sub elektrisch getrennt ist.
    Zur Erzielung einer höheren Auflösung wird, wie beispielsweise in Le Roch et. al beschrieben, ein dünnes digitales Gate-Oxid DGO als Gate-Oxid verwendet werden, welches das Collection-Gate CG, sowie das Transfer-Gate TG von dem Substrat Sub elektrisch trennt.
    Das Collection-Gate CG und das Transfer-Gate TG sind bevorzugt aus polykristallinem Silizium gefertigt.
  • Die Verwendung einer dünnen digitalen Gate-Oxid-Schicht birgt jedoch den Nachteil, dass starke Dunkelentladungen auftreten, wie in 3 dargestellt.
    Diese Dunkelentladungen stehen im Zusammenhang mit einem Auftreten hoher elektrischer Felder in einem Überlappbereich der Floating-Diffusion-Implementierung und der Transfer-Gate Lage im Dielektrikum des Transfer-Gates.
    Grund für die starke Dunkelentladung ist ein gateinduzierter Leckstrom, der von der elektrischen Feldstärke im Dielektrikum abhängig ist.
    Das beschriebene Phänomen ist auch bekannt unter dem Begriff „Hotpixel“. Damit gemeint ist eine starke Dunkelentladung eines Pixels, vor allem bei langen Beleuchtungszeiten und schwachen Lichtverhältnissen. Anstelle auftreffenden Lichts auf die Fotodiode sorgt ein ungewollter Stromfluss, der sogenannte Dunkelstrom, für den Aufbau einer elektrischen Ladung im betroffenen Pixel.
  • 4 zeigt einen vergrößerten Ausschnitt einer Ausführungsform eines erfindungsgemäßen Pixels P im Übergangsbereich vom Transfer-Gate TG zum Floating-Diffusion-Bereich FD in äquivalenter Weise wie 2.
    Der Aufbau des in dem in 4 dargestellten Ausschnitts des erfindungsgemäßen Pixels P entspricht zum größten Teil dem Aufbau des in 2 dargestellten Ausschnitts eines Pixels P gemäß dem Stand der Technik.
  • Das in 4 gezeigte erfindungsgemäße Pixel P umfasst eine dünne digitale Gate-Oxid-Schicht DGO, welche das Collection-Gate CG, sowie einen Teil des Transfer-Gates TG von dem Substrat Sub trennt. Das in 4 dargestellte erfindungsgemäße beispielhafte Pixel P unterscheidet sich von dem in 2 dargestellten Stand der Technik dadurch, dass in einem Überlappbereich des Transfer-Gates TG und dem Floating-Diffusion-Bereich FD anstelle einer dünnen digitalen Gate-Oxid-Schicht eine dickere HV-Gate-Oxid-Schicht HVO das Transfer-Gate TG vom Substrat Sub trennt.
  • Während die dünne digitale Gate-Oxid-Schicht DGO, welche das Collection-Gate CG, sowie einen Teil des Transfer-Gates TG vom Substrat Sub trennt, eine Schichtdicke von ungefähr 9nm, insbesondere eine Schichtdicke von 9,4nm, aufweist, weist die HV-Gate-Oxid-Schicht HVO, welche das Transfer-Gate TG vom Substrat Sub in dem Überlappbereich vom Transfer-Gate TG und dem Floating-Diffusion-Bereich FD trennt, eine Schichtdicke von ungefähr 45nm auf.
  • Zur Herstellung des erfindungsgemäßen Pixels wird ein CMOS-Transistor mittels Foto-Lithographie und Ionen-Implantation auf einem Wafer aus einkristallinem Silizium erzeugt. Für die Dotierung mittels Ionen-Implantation wird insbesondere Bor bzw. Phosphor verwendet.
    Nach der Implementierung des CMOS-Transistors wird in den Bereichen, in denen in einem späteren Prozess-Schritt die Gates angeordnet werden, die HV-Gate-Oxid-Schicht HVO aus Silizium-Oxid aufgewachsen.
    Anschließend wird die HV-Gate-Oxid-Schicht HVO in den Bereichen wieder herunter geätzt, in denen das digitale Gate-Oxid DGO aufgetragen werden soll, sodass die HV-Gate-Oxid-Schicht HVO nur in dem Bereich erhalten bleibt, in dem das Transfer-Gate TG und der Floating-Diffusion-Bereich FD später überlappen.
    An den Bereichen, an denen die HV-Gate-Oxid-Schicht HVO wieder entfernt wurde, wird anschließend die dünnere digitale Gate-Oxid-Schicht DGO aus Silizium-Oxid aufgewachsen.
    Im weiteren Prozessablauf wird Polysilizium für das Collection-Gate CG und das Transfer-Gate TG abgeschieden und strukturiert. Weiter werden durch Ätzprozesse und ein Aufbringen von Metall elektrische Kontakte KO hergestellt.
  • Diese HV-Gate-Oxid-Schicht HVO weist den technischen Effekt auf, dass in dem Überlappbereich vom Transfer-Gate TG und dem Floating-Diffusion-Bereich FD ein Auftreten von Hotpixel vermieden werden.
    Durch die Verwendung einer vergleichsweise dickeren HV-Gate-Oxid-Schicht HVO im Überlappbereich vom Transfer-Gate TG zum Floating-Diffusion-Bereich FD sind die in diesem Überlappbereich auftretenden elektrischen Felder um bis zu einen Faktor Vier kleiner ist, als die in diesem Überlappbereich auftretenden Felder bei einer Verwendung einer dünneren digitalen Gate-Oxid-Schicht DGO in diesem Überlappbereich.
    Durch die starke Reduzierung der elektrischen Feldstärke im Überlappbereich vom Transfer-Gate TG zum Floating-Diffusion-Bereich FD wird ein gateinduzierter Leckstrom und die damit einhergehende Dunkelentladung unterbunden.
  • Bezugszeichenliste
    • P
    Pixel
    Sub
    Substrat
    DFI
    Drift-Feld-Implantation
    LDnW
    niedrig dotierten n-Wanne
    CGB
    Collection-Gate-Bereich
    SP
    Signalpfad
    FD
    Floating-Diffusion-Bereich
    HpD
    Hochenergie-p-Implantationsbereiches
    CG
    Collection-Gates CG
    TG
    Transfer-Gate
    KO
    Kontakt
    DGO
    digitales Gate-Oxid
    HVO
    HV-Gate-Oxid

Claims (3)

  1. Verfahren zur Herstellung eines Pixels (P), welches Pixel (P) ein Substrat (Sub) mit einem Signal-Pfad (SP), und einem Floating-Diffusion-Bereich (FD), und ein Transfer-Gate (TG) umfasst, wobei auf dem Substrat (Sub) ein digitales Gate-Oxid (DGO) aufgewachsen wird, wobei zusätzlich zu dem digitalen Gate-Oxid (DGO) ein Hochspannung-Gate-Oxid (HVO) aufgewachsen wird, wobei das Hochspannung-Gate-Oxid (HVO) in einem Überlappbereich von dem Transfer-Gate (TG) und dem Floating-Diffusion-Bereich (FD) aufgewachsen wird, wobei das Verfahren folgende Verfahrensschritte umfasst: a) Aufwachsen des Hochspannung-Gate-Oxids (HVO) auf dem Substrat (Sub) über dem Signal-Pfad (SP) und dem Floating-Diffusion-Bereich (FD); b) teilweise Entfernen des Hochspannung-Gate-Oxids (HVO) derart, dass ausschließlich in dem Überlappbereich von dem Transfer-Gate (TG) und dem Floating-Diffusion-Bereich (FD) das Hochspannung-Gate-Oxid (HVO) verbleibt; c) Aufwachsen des digitalen Gate-Oxids (DGO) auf das Substrat (Sub) in denjenigen Bereichen, in denen das Hochspannung-Gate-Oxid (HVO) entfernt wurde; und d) Abscheiden und Strukturieren von polykristallinen Silizium zur Herstellung des Transfer-Gates (TG), sodass das Transfer-Gate (TG) sowohl das digitale Gate-Oxid (DGO) über dem Signal-Pfad (SP) überdeckt, als auch das Hochspannung-Gate-Oxid (HVO) über einem Teilbereich des Floating-Diffusion-Bereichs (FD) überdeckt, sodass der Überlappbereich von dem Transfer-Gate (TG) und dem Floating-Diffusion-Bereich (FD) gebildet wird.
  2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass in dem Verfahrensschritt a) das Hochspannung-Gate-Oxid (HVO) auf dem Substrat (Sub) zusätzlich über einem Collection-Gate-Bereich (CGB) des Substrats (Sub) aufgewachsen wird.
  3. Verfahren gemäß einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass in dem Verfahrensschritt d) zusätzlich das polykristallinen Silizium zur Herstellung eines Collection Gates (CG) abgeschieden und strukturiert wird, sodass das Collection-Gate (CG) das digitale Gate-Oxid (DGO) über dem Collection-Gate-Bereich (CGB) überdeckt.
DE102021122854.9A 2021-09-03 2021-09-03 Verfahren zur Herstellung eines Leckstromfreien CMOS-Pixels Active DE102021122854B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102021122854.9A DE102021122854B4 (de) 2021-09-03 2021-09-03 Verfahren zur Herstellung eines Leckstromfreien CMOS-Pixels
CN202211077455.4A CN115763504A (zh) 2021-09-03 2022-09-05 无漏电流cmos像素

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021122854.9A DE102021122854B4 (de) 2021-09-03 2021-09-03 Verfahren zur Herstellung eines Leckstromfreien CMOS-Pixels

Publications (2)

Publication Number Publication Date
DE102021122854A1 DE102021122854A1 (de) 2023-03-09
DE102021122854B4 true DE102021122854B4 (de) 2023-03-16

Family

ID=85226493

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021122854.9A Active DE102021122854B4 (de) 2021-09-03 2021-09-03 Verfahren zur Herstellung eines Leckstromfreien CMOS-Pixels

Country Status (2)

Country Link
CN (1) CN115763504A (de)
DE (1) DE102021122854B4 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130134299A1 (en) 2011-05-27 2013-05-30 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Detector for detecting electromagnetic radiation with transfer gate and draining gate
DE102014215972A1 (de) 2014-08-12 2016-02-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Pixelstruktur zur optischen Abstandsmessung an einem Objekt und Abstandserfassungssystem mit einer derartigen Pixelstruktur

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130134299A1 (en) 2011-05-27 2013-05-30 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Detector for detecting electromagnetic radiation with transfer gate and draining gate
DE102014215972A1 (de) 2014-08-12 2016-02-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Pixelstruktur zur optischen Abstandsmessung an einem Objekt und Abstandserfassungssystem mit einer derartigen Pixelstruktur

Also Published As

Publication number Publication date
DE102021122854A1 (de) 2023-03-09
CN115763504A (zh) 2023-03-07

Similar Documents

Publication Publication Date Title
DE60031221T2 (de) Photodiode für einen CMOS Bildsensor mit einem schwebenden Dotierungsbereich
DE69833760T2 (de) Schutzring zur verminderung des dunkelstroms
DE102005062952B4 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102004063037A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102005060700B4 (de) CMOS-Bildsensor und Verfahren zur Herstellung
DE102005062750B4 (de) Verfahren zur Herstellung eines CMOS-Bildsensors
DE2736878C2 (de) Photoelektrisches Element fpr eine monolithische Bildaufnahmeeinrichtung
DE2802987A1 (de) Festkoerper-abbildungsvorrichtung
DE10159333A1 (de) Verlustströme minimierendes Abbildungsarray
DE102007062126A1 (de) CMOS-Bildsensor und Herstellungsverfahren desselben
DE10310537A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008062493A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102004063141A1 (de) Verfahren zum Herstellen eines CMOS-Bildsensors
DE102008046034B4 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102005063095B4 (de) CMOS-Bildsensor und Verfahren zur Herstellung desselben
DE60127047T2 (de) Festkörper-Bildsensor mit Gate-gesteuerten Photodioden und Verfahren zur Herstellung
DE2727156A1 (de) Auftreffplatte und auftreffplattenanordnung fuer eine aufnahmeroehre und verfahren zu deren herstellung
DE102005063113B4 (de) Verfahren zum Herstellen eines Bildsensors
DE10241156A1 (de) Verfahren zum Herstellen einer integrierten pin-Diode und zugehörige Schaltungsanordnung
DE102004062970A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102021122854B4 (de) Verfahren zur Herstellung eines Leckstromfreien CMOS-Pixels
DE10315036A1 (de) Bildgebungsanordnung und Verfahren zu deren Herstellung
DE19737771C2 (de) Aktive Pixelsensorzelle und Verfahren zu ihrer Herstellung
DE102021122869A1 (de) Leckstromfreies CMOS Pixel
EP0902982B1 (de) Streifendetektor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final