DE102021115445A1 - Halbleiterstruktur und verfahren, um diese zu bilden - Google Patents

Halbleiterstruktur und verfahren, um diese zu bilden Download PDF

Info

Publication number
DE102021115445A1
DE102021115445A1 DE102021115445.6A DE102021115445A DE102021115445A1 DE 102021115445 A1 DE102021115445 A1 DE 102021115445A1 DE 102021115445 A DE102021115445 A DE 102021115445A DE 102021115445 A1 DE102021115445 A1 DE 102021115445A1
Authority
DE
Germany
Prior art keywords
layer
liner
sacrificial
forming
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102021115445.6A
Other languages
English (en)
Inventor
Yu-Wei Jiang
Sheng-Chih Lai
Feng-Cheng Yang
Chung-Te Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021115445A1 publication Critical patent/DE102021115445A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Diese Offenbarung stellt eine Halbleiterstruktur bereit. Die Halbleiterstruktur umfasst ein Substrat und eine Stapelstruktur, die auf dem Substrat angeordnet ist. Die Stapelstruktur umfasst mehrere abwechselnd gestapelte Isolierschichten und Gateelemente. In der Stapelstruktur ist eine Kernstruktur angeordnet. Die Kernstruktur umfasst eine Speicherschicht, ein Kanalelement, ein Kontaktelement und ein Auskleidungselement. Das Kanalelement ist auf der Speicherschicht angeordnet. Das Kontaktelement ist auf dem Kanalelement angeordnet. Das Auskleidungselement umschließt einen Abschnitt der Kernstruktur. Diese Offenbarung stellt auch ein Verfahren zum Fertigen der Halbleiterstruktur bereit.

Description

  • VERWEIS AUF EINE VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 63/167,788 , eingereicht am 30. März 2021, deren Inhalt durch Verweis vollumfänglich hierin einbezogen ist.
  • HINTERGRUND
  • Ferroelektrische Speicher haben als nichtflüchtige Speicher, die mit hoher Geschwindigkeit arbeiten können, Aufmerksamkeit erhalten. Der ferroelektrische Speicher ist ein Speicher, der die Polarisation eines ferroelektrischen Materials nutzt, um Daten zu speichern. Ein nicht einschränkendes Beispiel für ein solches ferroelektrisches Material ist Hafniumsilikat (HfSiOx). Allerdings können ferroelektrische Materialien auf Ätzprozesse und andere Halbleiterprozesse, die zum Herstellen von ferroelektrischen Speichern verwendet werden, empfindlich reagieren. Dies führt zu einem Bedarf an Verbesserungen bei den Herstellungsprozessen für das Bilden von ferroelektrischen Speichern.
  • Figurenliste
  • Aspekte der Ausführungsformen dieser Offenbarung werden am besten aus der folgenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den beiliegenden Figuren gelesen werden. Es wird angemerkt, dass dem Standardverfahren der Branche entsprechend verschiedene Strukturen nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Strukturen können tatsächlich willkürlich vergrößert oder verkleinert werden, um die Erklärung klarer zu machen.
    • 1A ist eine schematische Draufsicht auf eine Halbleiterstruktur nach einigen Ausführungsformen dieser Offenbarung.
    • 1B ist eine schematische Querschnittsansicht der Halbleiterstruktur entlang der Linie A-A', die in 1A, nach einigen Ausführungsformen dieser Offenbarung.
    • 2 ist ein Ablaufdiagramm, das ein Verfahren zum Fertigen der Halbleiterstruktur in 1 nach einigen Ausführungsformen dieser Offenbarung zeigt.
    • 3 und 4 sind schematische perspektivische Ansichten, die die aufeinanderfolgenden Operationen des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustrieren.
    • 5 ist eine schematische Querschnittsansicht von 4 nach einigen Ausführungsformen dieser Offenbarung.
    • 6 ist eine schematische Draufsicht, die eine sequenzielle Operation des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
    • 7A und 7B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' aus 6 nach einigen Ausführungsformen dieser Offenbarung.
    • 8 ist eine schematische Draufsicht, die eine sequenzielle Operation des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
    • 9A und 9B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' aus 8, nach einigen Ausführungsformen dieser Offenbarung.
    • 10 ist eine schematische Draufsicht, die eine sequenzielle Operation des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
    • 11A und 11B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' aus 10, nach einigen Ausführungsformen dieser Offenbarung.
    • 12 ist eine schematische Draufsicht, die eine sequenzielle Operation des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
    • 13A und 13B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' aus 12, nach einigen Ausführungsformen dieser Offenbarung.
    • 14 ist eine schematische Draufsicht, die eine sequenzielle Operation des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
    • 15A und 15B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' aus 14, nach einigen Ausführungsformen dieser Offenbarung.
    • 16 ist eine schematische Draufsicht, die eine sequenzielle Operation des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
    • 17A und 17B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' aus 16, nach einigen Ausführungsformen dieser Offenbarung.
    • 18 ist eine schematische Draufsicht, die eine sequenzielle Operation des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
    • 19A und 19B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' aus 18, nach einigen Ausführungsformen dieser Offenbarung.
    • 20A und 20B sind schematische Querschnittsansichten, die einen sequenziellen Vorgang des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustrieren.
    • 21 ist eine schematische Draufsicht, die eine sequenzielle Operation des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
    • 22A und 22B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' aus 21, nach einigen Ausführungsformen dieser Offenbarung.
    • 23 ist eine schematische Draufsicht, die eine sequenzielle Operation des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
    • 24A und 24B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' aus 23, nach einigen Ausführungsformen dieser Offenbarung.
    • 25 ist eine schematische Draufsicht, die eine sequenzielle Operation des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
    • 26A und 26B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' aus 25, nach einigen Ausführungsformen dieser Offenbarung.
    • 27 ist eine schematische Draufsicht, die eine sequenzielle Operation des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
    • 28A und 28B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' aus 27, nach einigen Ausführungsformen dieser Offenbarung.
    • 29A und 29B sind schematische Querschnittsansichten, die einen sequenziellen Vorgang des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustrieren.
    • 30 ist eine schematische Draufsicht, die eine sequenzielle Operation des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
    • 31A und 31B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' aus 30, nach einigen Ausführungsformen dieser Offenbarung.
    • 32 ist eine schematische Draufsicht, die eine sequenzielle Operation des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
    • 33A und 33B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' aus 32, nach einigen Ausführungsformen dieser Offenbarung.
    • 34 ist eine schematische Draufsicht, die eine sequenzielle Operation des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
    • 35A und 35B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' aus 34, nach einigen Ausführungsformen dieser Offenbarung.
    • 36 ist eine schematische Draufsicht, die eine sequenzielle Operation des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
    • 37A und 37B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' aus 36, nach einigen Ausführungsformen dieser Offenbarung.
    • 38 ist eine schematische Draufsicht, die eine sequenzielle Operation des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
    • 39A und 39B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' aus 38, nach einigen Ausführungsformen dieser Offenbarung.
    • 40 ist eine schematische Querschnittsansicht, die eine sequenziellen Operation des Verfahrens 200 in 2 nach einigen Ausführungsformen dieser Offenbarung illustriert.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Umsetzung verschiedener Elemente des dargelegten Inhalts bereit. Spezifische Beispiele von Komponenten und Anordnungen sind nachfolgend beschrieben, um diese Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele, die nicht als einschränkend zu verstehen sind. Beispielsweise kann das Bilden eines ersten Elements oder eines zweiten Elements in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt gebildet sind, und es kann außerdem Ausführungsformen umfassen, in denen weitere Elemente zwischen dem ersten und dem zweiten Element gebildet sein können, sodass das erste und das zweite Element nicht in direktem Kontakt stehen müssen. In einigen Ausführungsformen kann diese Offenbarung Referenzziffern und/oder -buchstaben der verschiedenen Beispiele wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Ferner können räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „oberer“ und dergleichen hierin für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) wie in den Figuren illustriert zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen der Vorrichtung in der Verwendung oder im Betrieb umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in einer anderen Ausrichtung) und die räumlich relativen Bezeichnungen, die hierin verwendet werden, können ebenfalls entsprechend designt werden.
  • Unabhängig davon, dass es sich bei den Zahlenbereichen und Parametern, die den weiten Rahmen der Offenbarung abstecken, um Näherungswerte handelt, werden die Zahlenwerte in den spezifischen Beispielen so genau wie möglich angegeben. Jeder numerische Wert umfasst jedoch inhärent bestimmte Fehler, die notwendigerweise aus der Standardabweichung entstehen, die in den jeweiligen Prüfmessungen vorliegen. Die hier verwendeten Begriffe „im Wesentlichen“, „ungefähr“ oder „etwa“ bedeuten im Allgemeinen, dass sie innerhalb eines Wertes oder Bereichs liegen, der von gewöhnlichen Fachleuten auf dem Gebiet in Betracht gezogen werden kann. Alternativ bedeuten die Begriffe „im Wesentlichen“, „ungefähr“ oder „etwa“ innerhalb eines akzeptablen Standardfehlers des Mittelwerts, wenn er von einem Fachmann auf dem Gebiet betrachtet wird. Gewöhnliche Fachleute auf dem Gebiet können verstehen, dass der akzeptable Standardfehler je nach Technologie variieren kann. Außer in den Betriebs-/Arbeitsbeispielen oder wenn nicht ausdrücklich anders spezifiziert, sind alle hier offenbarten Zahlenbereiche, Mengen, Werte und Prozentsätze, wie beispielsweise für Materialmengen, Zeitdauern, Temperaturen, Betriebsbedingungen, Mengenverhältnisse und dergleichen, in allen Fällen durch die Begriffe „im Wesentlichen“, „ungefähr“ oder „etwa“ zu verstehen Dementsprechend sind, wenn nicht gegenteilig angegeben, die numerischen Parameter, die in dieser Offenbarung und den beigefügten Ansprüchen festgelegt sind, Annäherungen, die nach Wunsch variieren können. Zumindest sollte jeder numerische Parameter mindestens mit Blick auf die Anzahl gemeldeter wesentlicher Ziffern und durch Anwendung gewöhnlicher Rundungstechniken ausgelegt werden. Bereiche können hierin als von einem Endpunkt zu einem anderen Endpunkt reichend oder zwischen zwei Endpunkten angegeben werden. Alle hierein offenbarten Bereiche verstehen sich einschließlich der Endpunkte, wenn nicht anders angegeben.
  • Es ist ein Vorteil einer ferroelektrischen Speichervorrichtung, dass durch die Verwendung eines ferroelektrischen Materials der Spannungsabfall über einer Grenzflächenschicht zwischen der ferroelektrischen Schicht und einer Kanalschicht in der Speichervorrichtung verringert wird. Dadurch kann der Wirkungsgrad der angelegten Spannung erhöht werden. Allerdings können viele Halbleiterprozesse das ferroelektrische Material beim Fertigen der ferroelektrischen Speichervorrichtung beschädigen, insbesondere ein Ätzprozess. Daraus ergibt sich die Notwendigkeit, den Halbleiterprozess unter Verwendung des ferroelektrischen Materials zu verbessern.
  • Diese Offenbarung stellt eine Halbleiterstruktur und ein Verfahren zum Fertigen einer Halbleiterstruktur bereit. 1A ist eine schematische Draufsicht auf eine Halbleiterstruktur 10 nach einigen Ausführungsformen dieser Offenbarung. 1B ist eine schematische Querschnittsansicht der Halbleiterstruktur 10 entlang der Linie A-A', die in 1A, nach einigen Ausführungsformen dieser Offenbarung. Einige Komponenten der Halbleiterstruktur 10 sind in der schematischen Draufsicht und der schematischen Querschnittsansicht aus Gründen der Übersichtlichkeit jeweils nicht gezeigt.
  • Mit Verweis auf 1A umfasst die Halbleiterstruktur 10 mehrere Speichereinheiten 20. Die Speichereinheiten 20 sind durch eine Isolierschicht 112 und dielektrische Elemente 122, 152 entlang einer Dickenrichtung D1 voneinander getrennt. Die Speichereinheiten 20 erstrecken sich entlang einer Längsrichtung D2, die senkrecht zur Dickenrichtung D1 verläuft. Ein Auskleidungselement 124 kann mindestens einen Abschnitt einer Speichereinheit 20 umschließen. Die Speichereinheit 20 umfasst mehrere Kernstrukturen 160 und mehrere Schichtstrukturen 170. Eine Kernstruktur 160 umfasst eine Speicherschicht 130, ein Kanalelement 146 auf der Speicherschicht 130 und ein Kontaktelement 150 auf dem Kanalelement 146. Das Kanalelement 146 kann von der Speicherschicht 130 umschlossen sein. Eine Schichtstruktur 170 umfasst eine Speicherschicht 130, ein Kanalelement 146 auf der Speicherschicht 130 und ein Abdeckelement 144 auf dem Kanalelement 146. Das Abdeckelement 144 kann von dem Kanalelement 146 umschlossen sein. Dielektrische Elemente 142, 162 sind abwechselnd mit anderen und jeweils abwechselnd mit dem Kontaktelement 150 in der Draufsicht angeordnet.
  • Mit Verweis auf 1B umfasst die Halbleiterstruktur 10 ein Substrat 100, eine gestapelte Struktur 110 auf dem Substrat 100, die Kernstruktur 160 in der Stapelstruktur 110, die Schichtenstruktur 170 in der Stapelstruktur 110 und eine Interconnect-Struktur 180 auf der Stapelstruktur 110. In einigen Ausführungsformen umfasst die Halbleiterstruktur 10 eine ferroelektrische Speichervorrichtung. Die Stapelstruktur 110 umfasst mehrere abwechselnd gestapelte Isolierschichten 112 und Gateelemente 114. Jede der Isolierschichten 112 liegt horizontal zu jedem der Gateelemente 114.
  • Die Kernstruktur 160 kann beispielsweise einem vertikalen Stapel einzelner Speicherzellen 190 entsprechen und diesen teilweise definieren. Mehrere Speicherzellen 190 sind an den Grenzflächen zwischen der Stapelstruktur 110 und der Kernstruktur 160 angeordnet. Jede der Speicherzellen 190 umfasst ein Gateelement 114, einen Abschnitt der Speicherschicht 130, der dem Gateelement 114 gegenüberliegt, einen Abschnitt des Kanalelements 146, der dem Abschnitt der Speicherschicht 130 entspricht, und einen Abschnitt des Kontaktelements 150, der dem Abschnitt des Kanalelements 146 entspricht. Erneut mit Verweis auf 1A umfasst jede Speicherzelle 190 ein Paar von Kernstrukturen 160, wobei eine als Sourceleitung (SL) und die andere als Bitleitung (BL) verwendet wird. Außerdem erstreckt sich in jeder Speicherzelle 190 das Kanalelement 146 zwischen dem Paar Kernstrukturen 160.
  • Die einzelnen Speicherzellen 190 können beispielsweise ferroelektrische Speicherzellen oder ein anderer geeigneter Typ von Speicherzellen sein. Das Kontaktelement 150 kann beispielsweise einer BL oder einer SL entsprechen, und/oder die Gateelemente 114 können beispielsweise Wortleitungen (WLs) entsprechen. In einigen Ausführungsformen sind die Speicherzellen 190 der Halbleiterstruktur 110 elektrisch mit den WLs, SLs und BLs mit einer NOR-Speicherarchitektur gekoppelt. Außerdem ist jede Speicherzelle 190 mit mehreren Kontaktgliedern 150 (BLs) parallel verbunden. Bei der NOR-Speicherarchitektur ist ein Ende jeder Speicherzelle mit der SL und das andere Ende mit der BL verbunden, was einem NOR-Gate ähnelt. Die SL wird zum Verbinden mit einer Stromversorgung oder mit der Masse verwendet, um einen Ladungsfluss auszulösen. Mit der WL wird gesteuert, ob sich ein elektronischer Kanal unterhalb des Gates der Speicherzelle 190 befindet. Die BL wird verwendet, um zu erkennen, ob die Speicherzelle 190 eingeschaltet ist, indem ein Datenbit auf 0 oder 1 gesetzt wird.
  • Noch immer mit Verweis auf 1B ist die Interconnect-Struktur 180 auf dem Kontaktelement 150 der Kernstruktur 160 angeordnet. Die Interconnect-Struktur 180 kann ein vertikales metallisches Element und ein horizontales metallisches Element auf dem vertikalen metallischen Element umfassen. Die Interconnect-Struktur 180 ist elektrisch mit dem Kontaktelement 150 gekoppelt.
  • Die Halbleiterstruktur 10 umfasst mehrere Auskleidungselemente 124, die in der Stapelstruktur 110 angeordnet sind. Die Auskleidungselemente 124 sind abwechselnd mit den Gateelementen 114 angeordnet. Jedes der Auskleidungselemente 124 umschließt einen Abschnitt der Kernstruktur 160 oder einen Abschnitt der Schichtstruktur 170. Jedes der Auskleidungselemente 124 umschließt auch einen Abschnitt einer der Isolierschichten 112. Jedes der Auskleidungselemente 124 befindet sich im Wesentlichen zwischen der Kernstruktur 160 oder der Schichtstruktur 170 und einer der Isolierschichten 112. Jedes der Auskleidungselemente 124 kann in Kontakt mit der Speicherschicht 130 stehen. Jedes der Auskleidungselemente weist eine Dicke von etwa 1 Nanometer (nm) und etwa 50 nm auf.
  • 2 ist ein Ablaufdiagramm, das ein Verfahren 200 zum Fertigen der Halbleiterstruktur 10 in 1 nach einigen Ausführungsformen dieser Offenbarung zeigt. 3 bis 40 sind schematische Draufsichten, Querschnittsansichten oder perspektivische Ansichten, die die aufeinanderfolgenden Operationen des Verfahrens 200 aus 2 nach einigen Ausführungsformen dieser Offenbarung illustrieren.
  • In Operation 201, wird ein Substrat 100 bereitgestellt, wie in 3 gezeigt. Das Substrat 100 weist eine obere Fläche S1 auf. In einigen Ausführungsformen ist das Substrat 100 ein Halbleitersubstrat wie beispielsweise ein Silizium-, ein Galliumarsenidsubstrat (GaAs-Substrat), ein Galliumarsenidphosphidsubstrat (GaAsP-Substrat), ein Indiumphosphidsubstrat (InP-Substrat), ein Germaniumsubstrat (Ge-Substrat) oder ein Siliziumgermaniumsubstrat (SiGe-Substrat). Alternativ kann das Substrat 100 auch ein p-Halbleitersubstrat oder ein n-Halbleitersubstrat sein.
  • In Operation 203 wird eine Stapelstruktur 111 auf dem Substrat 100 gebildet, wie in 4 und 5 gezeigt. 4 ist eine schematische perspektivische Ansicht, die die auf dem Substrat 100 angeordnete Stapelstruktur 111 illustriert. 5 ist eine schematische Querschnittsansicht von 4. Die Stapelstruktur 111 weist eine obere Fläche S2 auf und umfasst mehrere Isolierschichten 112, die abwechselnd mit mehreren Opferschichten 113 gestapelt sind. In einigen Ausführungsformen umfasst das Material der Isolierschichten 112 ein Dielektrikum wie beispielsweise Siliziumoxid (Si02). Das Material der Opferschichten 113 unterscheidet sich von dem Material der Isolierschichten 112. In einigen Ausführungsformen ist das Material der Opferschichten 113 Siliziumnitrid (Si3N4). In solchen Ausführungsformen hat die Isolierschicht 112 eine Ätzrate, die sich wesentlich von der Ätzrate der Opferschicht 113 unterscheidet. Die Isolierschichten 112 und die Opferschichten 113 können beispielsweise durch mehrere Abscheidungsprozesse wie Atomlagenabscheidung (ALD), physische Gasphasenabscheidung (PVD) oder chemische Gasphasenabscheidung (CVD) gebildet sein. In einigen Ausführungsformen ist eine Dickenrichtung D1 der Isolierschichten 112 und der Opferschichten 113 im Wesentlichen senkrecht zur oberen Fläche S1 des Substrats 100. Es ist zu beachten, dass die Anzahl der Isolierschichten 112 und der Opferschichten 113 in 4 nur als Referenz dient und nicht auf die in 4 gezeigte Ausführungsform beschränkt ist. Die Anzahl der Isolierschichten 112 und der Opferschichten 113 in der Stapelstruktur 111 ist vom Design und der Dichte einer gewünschten Speichervorrichtung abhängig. In einigen Ausführungsformen beginnt die Stapelstruktur 111 damit, dass die Isolierschicht 112 auf der oberen Fläche S1 abgeschieden wird, wie in 5 gezeigt. In anderen Ausführungsformen kann die Stapelstruktur 111 damit beginnen, dass die Opferschicht 113 auf der oberen Fläche S1 abgeschieden wird.
  • In Operation 205 wird ein erster Ätzprozess an der Stapelstruktur 111 ausgeführt, wie in 6 gezeigt. In einigen Ausführungsformen ist der erste Ätzprozess ein Trockenätzprozess oder ein reaktiver Ionenätzprozess (RIE-Prozess). Der erste Ätzprozess kann Abschnitte der Isolierschichten 112 und der Opferschichten 113 vertikal entfernen. Nach dem ersten Ätzprozess können mehrere Löcher H1 in der Stapelstruktur 111 gebildet werden. In einigen Ausführungsformen sind die Löcher H1 in der Stapelstruktur 111 gegeneinander versetzt.
  • 7A und 7B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' in 6. 7A zeigt einen Abschnitt der Stapelstruktur 111, der während des ersten Ätzprozesses durch einen ersten Fotolack (nicht gezeigt) geschützt und somit nicht geätzt wird. 7B zeigt einen weiteren Abschnitt der Stapelstruktur 111, in der das Loch H1 gebildet ist. Das Loch H1 kann die obere Fläche S2 durchdringen und eine innere Seitenwand W1 der Stapelstruktur 111 freilegen. Die innere Seitenwand W1 umfasst Seitenwände der abwechselnd gestapelten Isolierschichten 112 und Opferschichten 113. In einigen Ausführungsformen endet der erste Ätzprozess an der untersten, auf der oberen Fläche S1 des Substrats 100 abgeschiedenen Isolierschicht 112. Der erste Ätzprozess kann die unterste Isolierschicht 112 teilweise entfernen. Das Profil des Lochs H1 in der Draufsicht kann quadratisch, rechteckig, rund sein oder eine andere geeignete Form aufweisen. In einigen Ausführungsformen legt das Loch H1 die unterste Isolierschicht 112 in der Nähe des Substrats 100 frei.
  • In Operation 207, wird ein erstes Dielektrikum auf der Stapelstruktur 111 abgeschieden, wie in 8 gezeigt. Das erste Dielektrikum kann durch ein Abscheidungsprozess wie PVD oder CVD gebildet werden. In einigen Ausführungsformen umfasst das erste Dielektrikum das gleiche Material wie die Isolierschichten 112. In anderen Ausführungsformen umfasst das erste Dielektrikum Phosphorsilikatglas (PSG), Borsilikatglas (BSG), bordotiertes Phosphorsilikatglas (BPSG), undotiertes Silikatglas (USG) oder dergleichen. In einigen Ausführungsformen füllt das erste Dielektrikum das Loch H1, um ein erstes dielektrisches Element 122 zu bilden. Mehrere erste dielektrische Elemente 122 können gebildet und abwechselnd in der Stapelstruktur 111 angeordnet sein. In einigen Ausführungsformen ist das erste dielektrische Element 122 eine Isolierungsstruktur in der Stapelstruktur 111.
  • 9A und 9B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' in 8. Mit Verweis auf 7B und 9B bedeckt das erste dielektrische Element 122 die innere Seitenwand W1 und die unterste Isolierschicht 112 über dem Substrat 100. Nachdem das Loch H1 vollständig gefüllt ist, kann ein chemisch-mechanischer Planarisierungsprozess (CMP-Prozess) oder ein Rückätzprozess ausgeführt werden, um überschüssiges erstes Dielektrikum über der Stapelstruktur 111 zu entfernen.
  • In Operation 209, wird ein zweiter Ätzprozess an der Stapelstruktur 111 ausgeführt, wie in 10 gezeigt. In einigen Ausführungsformen ist der zweite Ätzprozess ein Trockenätzprozess oder ein RIE-Prozess. Der zweite Ätzprozess kann Abschnitte der Isolierschichten 112 und der Opferschichten 113 vertikal entfernen. Nach dem zweiten Ätzprozess können in der Stapelstruktur 111 mehrere Gräben T1 gebildet werden, die zueinander versetzt sind. Die Gräben T1 können abwechselnd mit den dielektrischen Elementen 122 angeordnet sein. In einigen Ausführungsformen erstrecken sich die Gräben T1 entlang einer Längsrichtung D2, die senkrecht zur Dickenrichtung D1 verläuft.
  • 11A und 11B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' in 10. 11A zeigt einen Abschnitt der Stapelstruktur 111, in der mehrere Gräben T1 gebildet werden, in der Querschnittsansicht. Ein Graben T1 kann die obere Fläche S2 durchdringen und eine innere Seitenwand W2 der Stapelstruktur 111 freilegen. In einigen Ausführungsformen endet der zweite Ätzprozess an der untersten, auf der oberen Fläche S1 des Substrats 100 abgeschiedenen Isolierschicht 112. Der zweite Ätzprozess kann die unterste Isolierschicht 112 teilweise entfernen. Das Profil eines Grabens T1 in der Draufsicht kann quadratisch, rechteckig, rund sein oder eine andere geeignete Form aufweisen. In einigen Ausführungsformen legt ein Graben T1 die unterste Isolierschicht 112 in der Nähe des Substrats 100 frei. In einigen Ausführungsformen ist die Tiefe eines Grabens T1 im Wesentlichen die gleiche wie die Tiefe des Lochs H1. In einigen Ausführungsformen ist ein Graben T1 wesentlich größer als das Loch H1. 11B zeigt die dielektrischen Elemente 122 und einen Abschnitt der Stapelstruktur 111, die während des zweiten Ätzprozesses durch einen zweiten Fotolack (nicht gezeigt) geschützt und somit nicht geätzt werden.
  • In Operation 211 wird eine Auskleidungsschicht 120 über der Stapelstruktur 111 gebildet, wie in 12 gezeigt. Die Auskleidungsschicht 120 wird in den Gräben T1 durch ein Abscheidungsprozess wie ALD oder CVD konform gebildet. In einigen Ausführungsformen ist die Auskleidungsschicht eine einschichtige Struktur. In anderen Ausführungsformen kann die Auskleidungsschicht eine Mehrschichtenstruktur sein, die durch mehrere Abscheidungsprozesse gebildet ist. In einigen Ausführungsformen umfasst das Material der Auskleidungsschicht 120 undotiertes Silizium, Siliziumkarbid (SiC), Siliziumoxynitrid (SiON), Titanoxid (TiO2), Hafniumoxid (HfO2), Zirkoniumoxid (ZrO2) oder andere geeignete Materialien. In einigen Ausführungsformen weist die Auskleidungsschicht 120 eine Ätzrate auf, die wesentlich geringer ist als die Ätzraten der Isolierschicht 112 und der Opferschicht 113 in Bezug auf verschiedene Ätzmittel. Auf dieser Grundlage können die Ätzmittel mit der Isolierschicht 112 oder der Opferschicht 113 reaktiver sein als mit der Auskleidungsschicht 120.
  • 13A und 13B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' in 12. In einigen Ausführungsformen liegt die Dicke der Auskleidungsschicht 120 zwischen etwa 1 nm und 50 nm. Die Auskleidungsschicht 120 kann auf der inneren Seitenwand W2 und der untersten Isolierschicht 112 über dem Substrat 100 gebildet sein, wie in 13A oder 13B gezeigt. In einigen Ausführungsformen ist die Auskleidungsschicht 120 konform in den Gräben T1 gebildet und bedeckt die innere Seitenwand W2 und die unterste Isolierschicht 112 vollständig. Die Auskleidungsschicht 120 kann auf dem ersten dielektrischen Element 122 gebildet sein, wie in 13B gezeigt.
  • In Operation 213 wird eine Speicherschicht 130 über der Stapelstruktur 111 gebildet, wie in 14 gezeigt. Die Speicherschicht 130 wird in den Gräben T1 durch ein Abscheidungsprozess wie ALD oder CVD konform gebildet. In einigen Ausführungsformen umfasst das Material der Speicherschicht 130 ein ferroelektrisches Material wie Hafniumoxid (HfO2), dotiert mit Aluminium (Al), Lanthan (La), Silizium (Si), Zirkonium (Zr) oder wolframdotiertem Indiumoxid (IWO). In einigen Ausführungsformen weist die Speicherschicht 130 ein Polarisationsschaltverhalten auf, wenn sie durch ein externes elektrisches Feld ausgelöst wird.
  • 15A und 15B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' in 14. In einigen Ausführungsformen ist die Speicherschicht 130 konform auf der Auskleidungsschicht 120 gebildet. In solchen Ausführungsformen umschließt die Auskleidungsschicht 120 die Speicherschicht 130. Daher steht die Speicherschicht 130 nicht in direktem Kontakt mit den Isolierschichten 112 und den Opferschichten 113.
  • In Operation 215 wird eine Kanalschicht 140 über der Stapelstruktur 111gebildet, wie in 16 gezeigt. Die Kanalschicht 140 wird im Graben T1 mit einem Abscheidungsprozess wie ALD oder CVD konform gebildet. In einigen Ausführungsformen umfasst das Material der Kanalschicht 140 Silizium (Si), Germanium (Ge), Siliziumgermanium (SiGe), Siliziumoxid (SiO2), Verbindungshalbleiter der III-V-Gruppe oder zweidimensionale Materialien wie hexagonales Bornitrid (hBN), Graphen oder andere geeignete Materialien.
  • 17A und 17B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' in 16. In einigen Ausführungsformen ist die Kanalschicht 140 konform auf der Speicherschicht 130 gebildet. In solchen Ausführungsformen umschließt die Speicherschicht 130 die Kanalschicht 140.
  • In Operation 217 wird eine Abdeckschicht 141 über der Stapelstruktur 111gebildet, wie in 18 gezeigt. Die Abdeckschicht 141 wird in den Gräben T1 durch einen Abscheidungsprozess wie ALD oder CVD konform gebildet. In einigen Ausführungsformen umfasst das Material der Abdeckschicht 141 Aluminiumoxid (Al2O3) oder andere geeignete Materialien.
  • 19A und 19B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' in 18. In einigen Ausführungsformen ist die Abdeckschicht 141 konform auf der Kanalschicht 140 gebildet. In solchen Ausführungsformen umschließt die Kanalschicht 140 die Abdeckschicht 141. In einigen Ausführungsformen bilden die Speicherschicht 130, die Kanalschicht 140 und die Abdeckschicht 141 eine Schichtstruktur 148 auf der Stapelstruktur 111.
  • In Operation 219 wird ein zweites Dielektrikum auf die Stapelstruktur 111abgeschieden, wie in 20A und 20B gezeigt. Das zweite Dielektrikum kann durch ein Abscheidungsprozess wie PVD oder CVD gebildet sein. In einigen Ausführungsformen umfasst das zweite Dielektrikum das gleiche Material wie das erste Dielektrikum zum Bilden des ersten dielektrischen Elements 122. In einigen Ausführungsformen bedeckt das zweite Dielektrikum die Schichtstruktur 148 vollständig und füllt einen Rest der Gräben T1. Das zweite Dielektrikum bildet ein zweites dielektrisches Element 142, das von der Abdeckschicht 141 umschlossen ist. In einigen Ausführungsformen sind mehrere zweite dielektrische Elemente 142 abwechselnd in der Stapelstruktur 111 in der Draufsicht angeordnet.
  • In Operation 221 wird ein Entfernungsprozess an der Stapelstruktur 111ausgeführt, wie in 21 gezeigt. In einigen Ausführungsformen werden durch den Entfernungsprozess Abschnitte des zweiten dielektrischen Elements 142, der Abdeckschicht 141, der Kanalschicht 140, der Speicherschicht 130 und der Auskleidungsschicht 120 über der Stapelstruktur 111 entfernt. Der Entfernungsprozess kann beispielsweise durch einen CMP-Prozess, einen Rückätzprozess oder einen anderen geeigneten Entfernungsprozess ausgeführt werden. Der Rückätzprozess kann beispielsweise durch Trockenätzen oder eine andere geeignete Art des Ätzens ausgeführt werden.
  • 22A und 22B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' in 21. Nach dem Entfernungsprozess ist die obere Fläche S2 der Stapelstruktur 111 freigelegt.
  • In Operation 223 wird ein dritter Ätzprozess an der Stapelstruktur 111 ausgeführt, wie in 23 gezeigt. In einigen Ausführungsformen ist der dritte Ätzprozess ein Trockenätzprozess oder ein RIE-Prozess. Der dritte Ätzprozess kann einen Abschnitt des ersten dielektrischen Elements 122 vertikal entfernen. Nach dem dritten Ätzprozess können mehrere Durchgangslöcher R1 in der Stapelstruktur 111 gebildet sein.
  • 24A und 24B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' in 23. 24A zeigt einen Abschnitt der Stapelstruktur 111, der während des dritten Ätzprozesses durch einen dritten Fotolack (nicht gezeigt) geschützt und somit nicht geätzt wird. 24B zeigt einen weiteren Abschnitt der Stapelstruktur 111, in der das Durchgangsloch R1 gebildet ist. Das Durchgangsloch R1 kann die obere Fläche S2 durchdringen und eine innere Seitenwand W3 der Stapelstruktur 111 freilegen. Das Profil des Durchgangslochs R1 in der Draufsicht kann quadratisch, rechteckig, rund sein oder eine andere geeignete Form aufweisen. In einigen Ausführungsformen legt das Durchgangsloch R1 die unterste Isolierschicht 112 in der Nähe des Substrats 100 frei.
  • In Operation 225 werden die Opferschichten 113 entfernt, wie in 25 gezeigt. In einigen Ausführungsformen umfasst das Verfahren zum Entfernen der Opferschichten 113 das Ausführen eines Trockenätzprozesses oder eines Nassätzprozesses. Ein im Trockenätzprozess verwendetes Ätzmittel kann beispielsweise Stickstofftrifluorid (NF3), Wasserstoff (H2), Sauerstoff (O2), Helium (He) oder eine Kombination davon sein. Ein Ätzmittel, das beim Nassätzprozess verwendet wird, kann beispielsweise eine Bromwasserstoffsäure (HBr) oder eine Phosphorsäure (H3PO4) sein. In einigen Ausführungsformen werden die Opferschichten 113 durch eine Reaktion zwischen den Opferschichten 113 und einer heißen Phosphorsäure entfernt. Mit Verweis auf 24B wird in einigen Ausführungsformen die heiße Phosphorsäure in die Stapelstruktur 111 aus dem Durchgangsloch R1 injiziert. Die durch das Durchgangsloch R1 freigelegten Opferschichten 113 können seitlich mit der heißen Phosphorsäure reagieren und sich leicht entfernen lassen.
  • 26A und 26B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' in 25. In einigen Ausführungsformen wird nach dem Entfernen der Opferschichten 113 eine seitliche Öffnung O1 gebildet. Die seitliche Öffnung O1 kann mit dem Durchgangsloch R1 verbunden sein und Abschnitte der Isolierschichten 112 und der Auskleidungsschicht 120 freilegen. In einigen Ausführungsformen weist die Opferschicht 113 eine ausreichende Ätzselektivität gegenüber der Auskleidungsschicht 120 auf, sodass das Ätzen auf der Auskleidungsschicht 120 stoppt. Die Opferschicht 113 kann eine Ätzrate aufweisen, die wesentlich größer ist als die Ätzrate der Auskleidungsschicht 120 in Bezug auf die heiße Phosphorsäure. In einigen Ausführungsformen verhindert die Auskleidungsschicht 120 mit einer Dicke von mindestens 1 nm, die die Speicherschicht 130 umschließt, eine Reaktion zwischen der heißen Phosphorsäure und der Speicherschicht 130. Die Auskleidungsschicht 120 kann eine Ätzstoppschicht (ESL) sein, die die Speicherschicht 130 während des Entfernens der Opferschichten 113 schützt. Dadurch kann die Speicherschicht 130 intakt bleiben und wird nicht beschädigt, wenn die Opferschichten 113 entfernt werden. Wenn die Dicke der Auskleidungsschicht 120 beispielsweise geringer als 1 nm ist, ist die Auskleidungsschicht 120 möglicherweise nicht in der Lage, einem Ätzmittel zu widerstehen, das zum Entfernen der Opferschichten 113 verwendet wird. Daher könnte das Ätzmittel die Auskleidungsschicht 120 durchdringen und die Speicherschicht 130 beschädigen.
  • In Operation 227 wird ein vierter Ätzprozess an der Stapelstruktur 111ausgeführt, wie in 27 gezeigt. In einigen Ausführungsformen ist der vierte Ätzprozess ein Nassätzprozess oder ein Atomlagenätzprozess (ALE-Prozess). Der vierte Ätzprozess kann Abschnitte der Auskleidungsschicht 120, die durch die seitliche Öffnung O1 freigelegt sind, seitlich entfernen. Nach dem vierten Ätzprozess werden Abschnitte der Speicherschicht 130 freigelegt. In einigen Ausführungsformen bildet die geätzte Auskleidungsschicht 120 mehrere Auskleidungselemente 124, die voneinander getrennt sind.
  • 28A und 28B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' in 27. In einigen Ausführungsformen befindet sich jedes der Auskleidungselemente 124 im Wesentlichen zwischen der Isolierschicht 112 und der Speicherschicht 130. Jedes der Auskleidungselemente 124 kann ein Abstandshalter sein, der einen Abschnitt der Speicherschicht 130 umschließt. Nach dem teilweisen Entfernen der Auskleidungsschicht 120 nimmt die seitliche Öffnung O1 mehr Raum ein und wird als seitliche Öffnung O2 bezeichnet. Die seitliche Öffnung O2 kann einen Abschnitt jedes der Auskleidungselemente 124 freilegen.
  • In Operation 229 wird ein erstes leitfähiges Material abgeschieden, wie in 29A und 29B gezeigt. Das erste leitfähige Material kann durch ein Abscheidungsprozess wie PVD oder CVD gebildet werden. In einigen Ausführungsformen umfasst das erste leitfähige Material Polysilizium, Wolfram (W), Kupfer (Cu), Kobalt (Co), Aluminium (Al), Nickel (Ni), Tantal (Ta), Titan (Ti), Molybdän (Mo), Palladium (Pd), Platin (Pt), Ruthenium (Ru), Iridium (Ir) Silber (Ag), Gold (Au), Titannitrid (TiN), Tantalnitrid (TaN) oder Kombinationen davon. In einigen Ausführungsformen wird das erste leitfähige Material in die seitliche Öffnung O2 gefüllt, um ein Gateelement 114 zu bilden. Nachdem die seitliche Öffnung O2 vollständig gefüllt ist, kann überschüssiges erstes leitfähiges Material durch ein Trockenätzprozess oder ein Nassätzprozess zurückgezogen werden. Der Rückzug kann beispielsweise das erste leitfähige Material an den seitlichen Öffnungen O2 lokalisieren und/oder das erste leitfähige Material von der oberen Fläche der Stapelstruktur 110 und/oder von den Durchgangslöchern R1 entfernen.
  • In einigen Ausführungsformen werden die Opferschichten 113 in der Stapelstruktur 111 durch Gateelemente 114 ersetzt, um eine Stapelstruktur 110 zu bilden, was als Gateersatzprozess oder Gate-Last-Prozess bezeichnet werden kann. In einigen Ausführungsformen sind mehrere Gateelemente 114 abwechselnd mit den Isolierschichten 112 oder den Auskleidungselementen 124 in der Stapelstruktur 110 angeordnet. In einigen Ausführungsformen ist ein Gateelement 114 in Kontakt mit der Speicherschicht 130 und elektrisch mit dieser gekoppelt. In einigen Ausführungsformen dient ein Gateelement 114 als Wortleitung (WL) in einer Speichereinrichtung. In einigen Ausführungsformen legt ein Durchgangsloch R1 eine innere Seitenwand W4 der Stapelstruktur 110 frei. Die innere Seitenwand W4 umfasst Seitenwände der abwechselnd gestapelten Isolierschichten 112 und Gateelemente 114, wie in 29B gezeigt.
  • In Operation 231 wird ein drittes Dielektrikum auf der Stapelstruktur 110abgeschieden, wie in 30 gezeigt. Das dritte Dielektrikum kann durch ein Abscheidungsprozess wie PVD oder CVD gebildet werden. In einigen Ausführungsformen umfasst das dritte Dielektrikum das gleiche Material wie das erste Dielektrikum oder das zweite Dielektrikum. In einigen Ausführungsformen füllt das dritte Dielektrikum das Durchgangsloch R1, um ein drittes dielektrisches Element 152 zu bilden. Es können mehrere dritte dielektrische Elemente 152 gebildet und abwechselnd in der Stapelstruktur 110 angeordnet werden. In einigen Ausführungsformen ist das dritte dielektrische Element 152 in der Draufsicht zu dem ersten dielektrischen Element 122 benachbart.
  • 31A und 31B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' in 30. Das dritte dielektrische Element 152 kann die innere Seitenwand W4 und die unterste Isolierschicht 112 über dem Substrat 100 abdecken. Nachdem das Durchgangsloch R1 vollständig gefüllt ist, kann ein CMP-Prozess oder ein Rückätzprozess ausgeführt werden, um überschüssiges drittes Dielektrikum über der Stapelstruktur 110 zu entfernen.
  • In Operation 233 wird ein fünfter Ätzprozess an der Stapelstruktur 110 ausgeführt, wie in 32 gezeigt. In einigen Ausführungsformen ist der fünfte Ätzprozess ein Trockenätzprozess oder ein RIE-Prozess. Der fünfte Ätzprozess kann Abschnitte der zweiten dielektrischen Elemente 142 und der Abdeckschicht 141 vertikal entfernen. In einigen Ausführungsformen werden mehrere Abdeckungselemente 144 gebildet, nachdem die Abdeckschicht 141 geätzt wurde. Nach dem fünften Ätzprozess können mehrere Gräben T2 in der Stapelstruktur 110 gebildet werden. In einigen Ausführungsformen sind die Gräben T2 durch die zweiten dielektrischen Elemente 142 und die Abdeckungselemente 144 voneinander getrennt.
  • 33A und 33B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' in 32. In einigen Ausführungsformen legt der Graben T2 einen Abschnitt der Kanalschicht 140 frei. Das Profil des Grabens T2 in der Draufsicht kann quadratisch, rechteckig, rund sein oder eine andere geeignete Form aufweisen.
  • In Operation 235 wird ein zweites leitfähiges Material abgeschieden, wie in 34 gezeigt. Das zweite leitfähige Material kann durch ein Abscheidungsprozess wie PVD oder CVD gebildet werden. In einigen Ausführungsformen umfasst das zweite leitfähige Material das gleiche Material wie das erste leitfähige Material zum Bilden des Gateelements 114. In einigen Ausführungsformen wird das zweite leitfähige Material in den Graben T2 gefüllt, um ein Kontaktelement 150 zu bilden. Nachdem der Graben T2 vollständig gefüllt ist, kann überschüssiges zweites leitfähiges Material durch einen CMP-Prozess oder einen Rückätzprozess zurückgezogen werden. In einigen Ausführungsformen sind mehrere Kontaktelemente 150 in der Kanalschicht 140 gebildet. Die Kontaktelemente 150 können abwechselnd mit den zweiten dielektrischen Elementen 142 angeordnet sein.
  • 35A und 35B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' in 34. In einigen Ausführungsformen ist das Kontaktelement 150 von der Kanalschicht 140 und der Speicherschicht 130 umschlossen. Das Kontaktelement 150 kann beispielsweise ein säulenartiges Profil aufweisen. In einigen Ausführungsformen dient das Kontaktelement 150 als Bitleitung (BL) oder Signalleitung (SL) in einer Speichereinrichtung.
  • In Operation 237 wird ein sechster Ätzprozess an der Stapelstruktur 110 ausgeführt, wie in 36 gezeigt. In einigen Ausführungsformen ist der sechste Ätzprozess ein Trockenätzprozess oder ein RIE-Prozess. Der sechste Ätzprozess kann Abschnitte der zweiten dielektrischen Elemente 142, der Abdeckungselemente 144 und der Kanalschicht 140 vertikal entfernen. In einigen Ausführungsformen werden mehrere Kanalelemente 146 gebildet, nachdem die Kanalschicht 140 geätzt wurde. Nach dem sechsten Ätzprozess können mehrere Gräben T3 in der Stapelstruktur 110 gebildet werden. In einigen Ausführungsformen sind die Gräben T3 durch die Kontaktelemente 150 und die Kanalelemente 146 voneinander getrennt.
  • 37A und 37B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' in 36. In einigen Ausführungsformen legt der Graben T3 einen Abschnitt der Speicherschicht 130 frei. Das Profil des Grabens T3 in der Draufsicht kann quadratisch, rechteckig, rund sein oder eine andere geeignete Form aufweisen. In einigen Ausführungsformen bilden die Speicherschicht 130, ein Kanalelement 146 und ein Abdeckelement 144 eine Schichtenstruktur 170 in der Stapelstruktur 110.
  • In Operation 239 wird ein viertes Dielektrikum auf der Stapelstruktur 110abgeschieden, wie in 38 gezeigt. Das vierte Dielektrikum kann durch ein Abscheidungsprozess wie PVD oder CVD gebildet werden. In einigen Ausführungsformen umfasst das vierte Dielektrikum das gleiche Material wie das erste Dielektrikum, das zweite Dielektrikum oder das dritte Dielektrikum. In einigen Ausführungsformen füllt das vierte Dielektrikum einen Graben T3, um ein viertes dielektrisches Element 162 zu bilden. Mehrere vierte dielektrische Elemente 162 können in der Stapelstruktur 110 gebildet werden. In einigen Ausführungsformen sind die vierten dielektrischen Elemente 162 abwechselnd mit den Kanalelementen 146 in der Speicherschicht 130 angeordnet. Jedes der Kanalelemente 146 kann eine Zelle bilden, die durch das vierte dielektrische Element 162 isoliert ist.
  • 39A und 39B sind schematische Querschnittsansichten entlang der Linie A-A' bzw. der Linie B-B' in 38. In einigen Ausführungsformen ist das vierte dielektrische Element 162 von der Speicherschicht 130 umschlossen. Nachdem der Graben T3 vollständig gefüllt ist, kann ein CMP-Prozess oder ein Rückätzprozess ausgeführt werden, um überschüssiges viertes Dielektrikum über der Stapelstruktur 110 zu entfernen.
  • In Operation 241 wird ein Routingprozess an der Stapelstruktur 110ausgeführt, wie in 40 gezeigt ist. In einigen Ausführungsformen wird der Routingprozess verwendet, um eine Interconnect-Struktur 180 auf der Stapelstruktur 110 zu bilden. Die Interconnect-Struktur 180 kann ein vertikales metallisches Element und ein horizontales metallisches Element auf dem vertikalen metallischen Element umfassen. In einigen Ausführungsformen ist das vertikale metallische Element auf dem Kontaktelement 150 gebildet und mit diesem elektrisch gekoppelt. Das vertikale metallische Element und das horizontale metallische Element können mit einem PVD-Prozess oder einem Elektroplattierungsprozess gebildet werden. In einigen Ausführungsformen sind das vertikale metallische Element und das horizontale metallische Element aus Kupfer (Cu), Wolfram (W), Aluminium (Al) oder anderen geeigneten Materialien hergestellt. Dadurch wird die Halbleiterstruktur 10 gebildet.
  • In einigen Ausführungsformen ist die Halbleiterstruktur 10 eine ferroelektrische Speichervorrichtung. Die ferroelektrische Speichervorrichtung kann eine Kernstruktur 160 und die Schichtenstruktur 170 umfassen. In einigen Ausführungsformen ist die Kernstruktur 160 aus der Speicherschicht 130, einem Kanalelement 146 und einem Kontaktelement 150 zusammengesetzt. Die Kernstruktur 160 kann beispielsweise ein säulenartiges Profil aufweisen. In einigen Ausführungsformen sind mehrere Kernstrukturen 160 in der Stapelstruktur 110 angeordnet. Jedes der Auskleidungselemente 124 an einer Kernstruktur 160 kann einen Abschnitt der Kernstruktur 160 umschließen und die Speicherschicht 130 in der Kernstruktur 160 schützen. In einigen Ausführungsformen sind mehrere Schichtstrukturen 170 in der Stapelstruktur 110 angeordnet. Jedes der Auskleidungselemente 124 an einer Schichtstruktur 170 kann einen Abschnitt der Schichtstruktur 170 umschließen und die Speicherschicht 130 in der Schichtstruktur 170 schützen.
  • In einigen Ausführungsformen sind mehrere Speicherzellen 190 an den Grenzflächen zwischen der Stapelstruktur 110 und der Kernstruktur 160 angeordnet. Jede der Speicherzellen 190 umfasst ein Gateelement 114, einen Abschnitt der Speicherschicht 130, der dem Gateelement 114 gegenüberliegt, einen Abschnitt des Kanalelements 146, der dem Abschnitt der Speicherschicht 130 entspricht, und einen Abschnitt des Kontaktelements 150, der dem Abschnitt des Kanalelements 146 entspricht. In einigen Ausführungsformen wirkt die Kernstruktur als Sourceleitung (SL) oder als Bitleitung (BL).
  • Diese Offenbarung bezieht sich auf eine Halbleiterstruktur, die in einer ferroelektrischen Speichervorrichtung verwendet wird, und ein Verfahren zum Fertigen der Halbleiterstruktur. Ferroelektrische Materialien sind empfindlich gegenüber einigen Chemikalien und können dadurch bei der Herstellung der ferroelektrischen Speichervorrichtung beschädigt werden. In dieser Offenbarung wird ein Gateersatzprozess verwendet. Beim Gateersatzprozess wird eine Opferschicht einer Stapelstruktur entfernt und nachfolgend durch eine Gateschicht ersetzt. Allerdings kann ein ferroelektrisches Material einer Speicherschicht in der Stapelstruktur durch ein Ätzmittel verbraucht werden, das zum Entfernen der Opferschicht verwendet wird. Daher wird eine Auskleidungsschicht auf der Speicherschicht gebildet, um einen Verlust des ferroelektrischen Materials beim Gateersatzprozess zu verhindern. Die Auskleidungsschicht wirkt als Ätzstoppschicht, die die Speicherschicht und das Ätzmittel vollständig isoliert. Dadurch kann das ferroelektrische Material der Speicherschicht intakt bleiben und einen höheren Ertrag der ferroelektrischen Speichervorrichtung erhalten werden.
  • Ein Aspekt dieser Offenbarung sieht ein Verfahren zum Bilden einer Halbleiterstruktur vor. Das Verfahren umfasst das Bereitstellen eines Substrats, das eine darauf angeordnete Stapelstruktur umfasst, wobei die Stapelstruktur mehrere abwechselnd gestapelte Isolierschichten und Opferschichten umfasst; das Entfernen von Abschnitten der Stapelstruktur, um mehrere erste Gräben zu bilden, um eine der Isolierschichten in der Nähe des Substrats freizulegen; das konforme Bilden einer Auskleidungsschicht in den ersten Gräben; das konforme Bilden einer Speicherschicht über der Auskleidungsschicht; konformes Bilden einer Kanalschicht über der Speicherschicht; konformes Bilden einer Abdeckschicht über der Kanalschicht; Abscheiden einer Dielektrikumschicht über der Abdeckschicht, um die ersten Gräben zu füllen; das Entfernen der Opferschichten, um mehrere Öffnungen in der Stapelstruktur zu bilden; Entfernen von Abschnitten der Abdeckschicht, die durch die Öffnungen freigelegt sind; und Abscheiden eines ersten leitfähigen Materials, um die Öffnungen zu füllen.
  • In einigen Ausführungsformen unterscheidet sich die Ätzrate der Isolierschichten wesentlich von der Ätzrate der Opferschichten.
  • In einigen Ausführungsformen umfasst das Verfahren ferner das Bilden eines Durchgangslochs zwischen zwei der benachbarten ersten Gräben vor der Entfernung der Opferschichten.
  • In einigen Ausführungsformen legt das Durchgangsloch die Seitenwände der abwechselnd gestapelten Isolierschichten und Opferschichten frei.
  • In einigen Ausführungsformen umfasst das Entfernen der Opferschichten die Verwendung eines Ätzmittels, das aus dem Durchgangsloch injiziert wird, um mit den Opferschichten zu reagieren.
  • In einigen Ausführungsformen steht das Durchgangsloch mit den Öffnungen in Verbindung, nachdem die Opferschichten entfernt wurden.
  • In einigen Ausführungsformen trennt die Auskleidungsschicht das Ätzmittel und die Speicherschicht während des Entfernens der Opferschichten.
  • In einigen Ausführungsformen ist die Ätzrate der Opferschichten wesentlich größer als eine Ätzrate der Auskleidungsschicht in Bezug auf das Ätzmittel.
  • In einigen Ausführungsformen umfasst das Verfahren ferner das Entfernen der Dielektrikumschicht und der Abdeckschicht, um einen zweiten Graben zu bilden; das Abscheiden eines zweiten leitfähigen Materials in den zweiten Graben, um eine Bitleitung oder eine Signalleitung zu bilden; und das Bilden einer Interconnect-Struktur auf dem zweiten leitfähigen Material.
  • Ein Aspekt dieser Offenbarung sieht ein weiteres Verfahren zum Bilden einer Halbleiterstruktur vor. Das Verfahren umfasst das Bereitstellen eines Substrats; das Bilden einer Stapelstruktur mit einer Isolierschicht und einer Opferschicht über der Isolierschicht auf dem Substrat; das Bilden einer Isolierstruktur in der Stapelstruktur; das Ausschneiden eines Abschnitts der Stapelstruktur zu der Isolierstruktur, um einen Graben benachbart zu bilden; das Bilden einer Auskleidungsschicht in dem Graben; das Bilden einer Speicherschicht über der Auskleidungsschicht; das Bilden einer Kanalschicht über der Speicherschicht; das Bilden einer Abdeckschicht über der Kanalschicht; das Abscheiden einer ersten Dielektrikumschicht über der Abdeckschicht; und das Ersetzen der Opferschicht durch eine Gateschicht.
  • In einigen Ausführungsformen umfasst das Ersetzen der Opferschicht durch die Gateschicht: das Ätzen der Isolierungsstruktur, um ein Durchgangsloch zu bilden, das Seitenwände der Isolationsschicht und der Opferschicht freilegt; das Verwenden eines Ätzmittels, um mit der Opferschicht zu reagieren; das Entfernen der Opferschicht, um eine Öffnung in der Stapelstruktur zu bilden; das Entfernen eines Abschnitts der durch die Öffnung freigelegten Auskleidungsschicht; das Füllen der Öffnung mit der Gateschicht; und das Füllen des Durchgangslochs mit einer zweiten Dielektrikumschicht.
  • In einigen Ausführungsformen isoliert die Auskleidungsschicht die Speicherschicht und das Ätzmittel während des Austauschs der Opferschicht gegen die Gateschicht.
  • Ein weiterer Aspekt dieser Offenbarung sieht eine Halbleiterstruktur vor. Die Halbleiterstruktur umfasst ein Substrat, eine Stapelstruktur, eine Kernstruktur und ein Auskleidungselement. Die Stapelstruktur ist auf dem Substrat angeordnet und umfasst mehrere abwechselnd gestapelte Isolierschichten und Gateelemente. Die Kernstruktur ist in der Stapelstruktur angeordnet und umfasst eine Speicherschicht, ein auf der Speicherschicht angeordnetes Kanalelement und ein auf dem Kanalelement angeordnetes Kontaktelement. Das Auskleidungselement umschließt einen Abschnitt der Kernstruktur.
  • In einigen Ausführungsformen umfasst die Halbleiterstruktur ferner eine Interconnect-Struktur, die auf dem Kontaktelement angeordnet ist.
  • In einigen Ausführungsformen umfasst das Auskleidungselement undotiertes Silizium, Siliziumkarbid (SiC), Siliziumoxynitrid (SiON), Titanoxid (Ti02), Hafniumoxid (Hf02) oder Zirkoniumoxid (Zr02).
  • In einigen Ausführungsformen beträgt die Dicke des Auskleidungselements wesentlich weniger als 50 Nanometer (nm).
  • In einigen Ausführungsformen ist das Kanalelement von der Speicherschicht umschlossen und das Kontaktelement ist vom Kanalelement umschlossen.
  • In einigen Ausführungsformen ist ein Abschnitt der Isolierschichten von dem Auskleidungselement umschlossen.
  • In einigen Ausführungsformen ist das Auskleidungselement zwischen den Gateelementen eingesetzt.
  • In einigen Ausführungsformen ist das Auskleidungselement in Kontakt mit der Speicherschicht.
  • Obiges beschreibt Elemente mehrerer Ausführungsformen, mit denen Fachleute auf dem Gebiet die Aspekte dieser Offenbarung besser verstehen. Fachleute auf dem Gebiet sollten verstehen, dass sie diese Offenbarung leicht als Grundlage für das Design oder die Änderung anderer Prozesse und Strukturen verwenden können, um dieselben Zwecke auszuführen und/oder dieselben Vorteile der hierin eingeführten Ausführungsformen zu erreichen. Fachleute auf dem Gebiet sollten außerdem verstehen, dass solche entsprechenden Konstruktionen nicht vom Geist und Umfang dieser Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hieran vornehmen können, ohne vom Geist und Umfang dieser Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/167788 [0001]

Claims (20)

  1. Verfahren zum Bilden einer Halbleiterstruktur, umfassend: Bereitstellen eines Substrats mit einer darauf angeordneten Stapelstruktur, wobei die Stapelstruktur mehrere abwechselnd gestapelte Isolierschichten und Opferschichten umfasst; Entfernen von Abschnitten der Stapelstruktur, um mehrere erste Gräben zu bilden, um eine der Isolierschichten in der Nähe des Substrats freizulegen; konformes Bilden einer Auskleidungsschicht in den ersten Gräben; konformes Bilden einer Speicherschicht über der Auskleidungsschicht; konformes Bilden einer Kanalschicht über der Speicherschicht; konformes Bilden einer Abdeckschicht über der Kanalschicht; Abscheiden einer Dielektrikumschicht über der Abdeckschicht, um die ersten Gräben zu füllen; Entfernen der Opferschichten, um mehrere Öffnungen in der Stapelstruktur zu bilden; Entfernen von Abschnitten der Auskleidungsschicht, die durch die Öffnungen freigelegt sind; und Abscheiden eines ersten leitfähigen Materials, um die Öffnungen zu füllen.
  2. Verfahren nach Anspruch 1, wobei sich eine Ätzrate der Isolierschichten wesentlich von einer Ätzrate der Opferschichten unterscheidet.
  3. Verfahren nach Anspruch 1 oder 2, ferner umfassend ein Bilden eines Durchgangslochs zwischen zwei der ersten Gräben vor dem Entfernen der Opferschichten, wobei die zwei der ersten Gräben benachbart sind.
  4. Verfahren nach Anspruch 3, wobei das Durchgangsloch Seitenwände der abwechselnd gestapelten Isolierschichten und Opferschichten freilegt.
  5. Verfahren nach Anspruch 3 oder 4, wobei das Entfernen der Opferschichten eine Verwendung eines Ätzmittels umfasst, das aus dem Durchgangsloch injiziert wird, um mit den Opferschichten zu reagieren.
  6. Verfahren nach Anspruch 3, 4 oder 5, wobei das Durchgangsloch mit den Öffnungen in Verbindung steht, nachdem die Opferschichten entfernt wurden.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Auskleidungsschicht das Ätzmittel und die Speicherschicht während des Entfernens der Opferschichten trennt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Ätzrate der Opferschichten wesentlich größer als eine Ätzrate der Auskleidungsschicht in Bezug auf das Ätzmittel ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Entfernen der Dielektrikumschicht und der Abdeckschicht, um einen zweiten Graben zu bilden; Abscheiden eines zweiten leitfähigen Materials in den zweiten Graben, um eine Bitleitung oder eine Sourceleitung zu bilden; und Bilden einer Interconnect-Struktur auf dem zweiten leitfähigen Material.
  10. Verfahren zum Bilden einer Halbleiterstruktur, umfassend: Bereitstellen eines Substrats; Bilden einer Stapelstruktur mit einer Isolierschicht und einer Opferschicht über der Isolierschicht auf dem Substrat; Bilden einer Isolierungsstruktur in der Stapelstruktur; Ausschneiden eines Abschnitts der Stapelstruktur benachbart zu der Isolierungsstruktur, um einen Graben zu bilden; Bilden einer Auskleidungsschicht in dem Graben; Bilden einer Speicherschicht über der Auskleidungsschicht; Bilden einer Kanalschicht über der Speicherschicht; Bilden einer Abdeckschicht über der Kanalschicht; Abscheiden einer ersten Dielektrikumschicht über der Abdeckschicht; und Ersetzen der Opferschicht durch eine Gateschicht.
  11. Verfahren nach Anspruch 10, wobei das Ersetzen der Opferschicht durch die Gateschicht umfasst: Ätzen der Isolierungsstruktur zum Bilden eines Durchgangslochs, das Seitenwände der Isolierschicht und der Opferschicht freilegt; Verwenden eines Ätzmittels, das mit der Opferschicht reagiert; Entfernen der Opferschicht, um eine Öffnung in der Stapelstruktur zu bilden; Entfernen eines Abschnitts der Auskleidungsschicht, der durch die Öffnung freigelegt ist; Füllen der Öffnung mit der Gateschicht; und Füllen des Durchgangslochs mit einer zweiten Dielektrikumschicht.
  12. Verfahren nach Anspruch 10 oder 11, wobei die Auskleidungsschicht die Speicherschicht und das Ätzmittel während des Ersetzens der Opferschicht durch die Gateschicht isoliert.
  13. Halbleiterstruktur, aufweisend: ein Substrat; eine Stapelstruktur, die auf dem Substrat angeordnet ist und mehrere abwechselnd gestapelte Isolierschichten und Gateelemente aufweist; eine Kernstruktur, die in der Stapelstruktur angeordnet ist, wobei die Kernstruktur aufweist: eine Speicherschicht; ein Kanalelement, das auf der Speicherschicht angeordnet ist; und ein Kontaktelement, das auf dem Kanalelement angeordnet ist; und ein Auskleidungselement, das einen Abschnitt der Kernstruktur umschließt.
  14. Halbleiterstruktur nach Anspruch 13, die ferner eine auf dem Kontaktelement angeordnete Interconnect-Struktur aufweist.
  15. Halbleiterstruktur nach Anspruch 13 oder 14, wobei das Auskleidungselement undotiertes Silizium, Siliziumkarbid (SiC), Siliziumoxynitrid (SiON), Titanoxid (Ti02), Hafniumoxid (Hf02) oder Zirkoniumoxid (Zr02) aufweist.
  16. Halbleiterstruktur nach einem der Ansprüche 13 bis 15, wobei eine Dicke des Auskleidungselements wesentlich weniger als 50 Nanometer (nm) beträgt.
  17. Halbleiterstruktur nach einem der Ansprüche 13 bis 16, wobei das Kanalelement von der Speicherschicht und das Kontaktelement von dem Kanalelement umschlossen ist.
  18. Halbleiterstruktur nach einem der Ansprüche 13 bis 17, wobei ein Abschnitt der Isolierschichten von dem Auskleidungselement umschlossen ist.
  19. Halbleiterstruktur nach einem der Ansprüche 13 bis 18, wobei das Auskleidungselement zwischen den Gateelementen eingesetzt ist.
  20. Halbleiterstruktur nach einem der Ansprüche 15 bis 19, wobei das Auskleidungselement mit der Speicherschicht in Kontakt steht.
DE102021115445.6A 2021-03-30 2021-06-15 Halbleiterstruktur und verfahren, um diese zu bilden Granted DE102021115445A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163167788P 2021-03-30 2021-03-30
US63/167,788 2021-03-30
US17/345,499 US11785779B2 (en) 2021-03-30 2021-06-11 Method for forming a semiconductor memory structure using a liner layer as an etch stop
US17/345,499 2021-06-11

Publications (1)

Publication Number Publication Date
DE102021115445A1 true DE102021115445A1 (de) 2022-10-06

Family

ID=82527643

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021115445.6A Granted DE102021115445A1 (de) 2021-03-30 2021-06-15 Halbleiterstruktur und verfahren, um diese zu bilden

Country Status (5)

Country Link
US (2) US11785779B2 (de)
KR (1) KR102646501B1 (de)
CN (1) CN114823710A (de)
DE (1) DE102021115445A1 (de)
TW (1) TWI791264B (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200227439A1 (en) 2019-01-16 2020-07-16 Sandisk Technologies Llc Three-dimensional ferroelectric memory devices including a backside gate electrode and methods of making same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604547B2 (en) 2005-02-10 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
KR102598723B1 (ko) * 2016-05-04 2023-11-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9991277B1 (en) * 2016-11-28 2018-06-05 Sandisk Technologies Llc Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof
US11152386B2 (en) * 2017-02-04 2021-10-19 Monolithic 3D Inc. 3D semiconductor device and structure
KR20180134122A (ko) 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 강유전층을 구비하는 반도체 장치 및 그 제조 방법
US10374014B2 (en) 2017-10-16 2019-08-06 Sandisk Technologies Llc Multi-state phase change memory device with vertical cross-point structure
US11244855B2 (en) 2019-05-03 2022-02-08 Micron Technology, Inc. Architecture of three-dimensional memory device and methods regarding the same
KR102710535B1 (ko) * 2019-06-10 2024-09-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20210017528A (ko) * 2019-08-08 2021-02-17 삼성전자주식회사 집적회로 소자 및 이의 제조 방법
JP2022046329A (ja) * 2020-09-10 2022-03-23 キオクシア株式会社 半導体装置およびその製造方法
US11877452B2 (en) * 2021-03-04 2024-01-16 Sandisk Technologies Llc Three-dimensional memory device including laterally-undulating memory material layers and methods for forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200227439A1 (en) 2019-01-16 2020-07-16 Sandisk Technologies Llc Three-dimensional ferroelectric memory devices including a backside gate electrode and methods of making same

Also Published As

Publication number Publication date
KR102646501B1 (ko) 2024-03-11
KR20220136031A (ko) 2022-10-07
TW202238968A (zh) 2022-10-01
TWI791264B (zh) 2023-02-01
US11785779B2 (en) 2023-10-10
CN114823710A (zh) 2022-07-29
US20230363175A1 (en) 2023-11-09
US20220320119A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102019116738B4 (de) Magnetisches tunnelverbindungs- (mtj) element mit amorpher pufferschicht und deren herstellungsverfahren
DE102020134613A1 (de) Speichervorrichtung und verfahren zur herstellung derselben
DE102018110017B4 (de) Halbleiterspeichervorrichtung und herstellungsverfahren dafür
DE10021385B4 (de) Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE102020128755A1 (de) Speicherarray-treppenstruktur
DE102020133671A1 (de) Dreidimensionale speichervorrichtung und verfahren
DE102018100023A1 (de) Resistive direktzugriffspeicherzelle (rram-zelle) mit ausgesparten seitenwänden der unteren elektrode
DE102020130890B4 (de) Dreidimensionale speichervorrichtung und verfahren
DE102020124212B4 (de) Dreidimensionale Speichervorrichtung und Verfahren
DE102016114573A1 (de) Dreidimensionale Halbleitervorrichtungen
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102020112783A1 (de) Nichtflüchtige speicheranordnung und herstellungstechnologie
DE102019116329A1 (de) Rram mit einer barriereschicht
DE102020124219A1 (de) Dreidimensionale Speichervorrichtung und Verfahren
DE102020133522A1 (de) Speicherarray-source-/drain-elektrodenstrukturen
DE102021100353A1 (de) Dreidimensionale speichervorrichtung und deren herstellungsverfahren
DE102022100084A1 (de) Zugangstransistor mit einer metalloxidsperrschicht und verfahren zu dessen herstellung
DE102020132537A1 (de) Dreidimensionale Speichervorrichtung und Herstellungsverfahren dafür
DE102020122380B3 (de) Datenspeicherelement und herstellungsverfahren dafür
DE102020123746B4 (de) Dreidimensionale nichtflüchtige Speichervorrichtung und Verfahren zu deren Herstellung
DE102021116207B4 (de) Hohlraum in Metallverschaltungsstruktur und Verfahren zum Herstellen einer solchen Struktur
DE102020135119B4 (de) Ferroelektrische speichervorrichtung und verfahren zu deren herstellung
DE102021108598A1 (de) Heterostruktur-oxidhalbleitertransistor mit vertikalem gate-all-around (vgaa) und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115850

Ipc: H10B0051000000

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H10B0051000000

Ipc: H10B0051200000

R018 Grant decision by examination section/examining division