DE102020214732A1

DE102020214732A1 - Ein zweistufen-hochgeschwindigkeits-auto-zero- und selbstkalibrierungsvergleicher

Info

Publication number: DE102020214732A1
Application number: DE102020214732.9A
Authority: DE
Inventors: Rainer Blechschmidt; Sayyed Mahdi Kashmiri
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2019-11-27
Filing date: 2020-11-24
Publication date: 2021-05-27
Also published as: US11005469B1; CN112865764A; US20210159895A1

Abstract

Ein Verfahren zum Steuern eines Vergleichers beinhaltet während einer ersten Zeitperiode, Freigeben einer Auto-Zero-Schleife zum Liefern einer anfänglichen Offsetkalibrierung eines Differenzvorverstärkers, der Differenzspeicherkondensatoren enthält; und während einer zweiten Zeitperiode nach dem ersten Fenster, Freigeben einer selbstkalibrierenden Schaltung zum Liefern einer Offsetkalibrierung des Differenzvorverstärkers, und Minimieren eines Ausgangsoffsets eines dynamischen Zwischenspeichers. Wobei der dynamische Zwischenspeicher konfiguriert ist zum Zwischenspeichern eines Ausgangs des Differenzvorverstärkers mit einer Abtastfrequenz, wobei die Auto-Zero-Schleife einen Hilfsverstärker enthält konfiguriert zum Einkoppeln eines Korrektursignals in den Differenzvorverstärker auf Basis einer Spannung an den Differenzspeicherkondensatoren, und die Selbstkalibrierungsschaltung eine Ladepumpe enthält konfiguriert zum Verstellen der Spannung an den Differenzspeicherkondensatoren auf Basis eines Ausgangs des dynamischen Zwischenspeichers.

Description

ERFINDUNGSGEBIET
Die vorliegende Erfindung betrifft allgemein eine Schaltung und ein Verfahren zum Auto-Zeroing und Selbstkalibrieren eines Vergleichers.
ALLGEMEINER STAND DER TECHNIK
Analoge Spannungs- oder Stromvergleicher finden breite Verwendung beim Konstruieren von Blöcken in Elektronikschaltungen, die eine Eingangsstufe aufweisen, die für einen Betrieb mit niedrigem Offset optimiert ist. Beispielsweise ist der Vergleicher das grundlegende Analog-Digital-Schnittstellenelement für drahtlose und VLSI(Very-Large-Scale Integration-Systeme, analoge/Misch-ICs und Analog-Digital-Wandler (ADWs).
Ein Vergleicher kann eine Einrichtung sein, die eine Signalspannung (V_IN) an einem Eingang mit einer Referenzspannung (Masse) an ihrem anderen Eingang vergleicht, der einen digitalen Ausgang erzeugt, der eine logische 1 oder 0 ist, wenn einer der Signalpegel größer ist als der andere. Die externen Pins des Vergleichers enthalten ein Differenzpaar mit einem nichtinvertierenden Eingang (+), einem invertierenden Eingang (-), und der Vergleicher enthält allgemein auch einen Ausgangspin.
KURZE DARSTELLUNG
Eine Vergleicherschaltung enthält einen Differenzvorverstärker, einen dynamischen Zwischenspeicher, eine Auto-Zero-Schleife, eine selbstkalibrierende Schaltung und eine Steuerlogik. Der Differenzvorverstärker enthält dabei Differenzspeicherkondensatoren. Der dynamische Zwischenspeicher ist konfiguriert zum Zwischenspeichern eines Ausgangs des Differenzvorverstärkers mit einer Abtastfrequenz. Die Auto-Zero-Schleife enthält dabei einen Hilfsverstärker konfiguriert zum Einkoppeln eines Korrektursignals in den Differenzvorverstärker auf Basis einer Spannung an den Differenzspeicherkondensatoren. Die selbstkalibrierende Schaltung enthält dabei eine Ladepumpe konfiguriert zum Verstellen der Spannung an den Differenzspeicherkondensatoren auf Basis eines Ausgangs des dynamischen Zwischenspeichers. Die Steuerlogik kann konfiguriert sein zum, während einer ersten Zeitperiode, Senden eines ersten Signals zum Freigeben der Auto-Zero-Schleife zum Liefern einer anfänglichen Offsetkalibrierung des Differenzvorverstärkers, und während einer zweiten Zeitperiode, die nach der ersten Zeitperiode auftritt, Senden eines zweiten Signals zum Freigeben der selbstkalibrierenden Schaltung zum Liefern einer Offsetkalibrierung des Differenzvorverstärkers, Minimieren eines Offsets des dynamischen Zwischenspeichers.
Ein Verfahren zum Steuern eines Vergleichers beinhaltet während einer ersten Zeitperiode, Freigeben einer Auto-Zero-Schleife zum Liefern einer anfänglichen Offsetkalibrierung eines Differenzvorverstärkers, der Differenzspeicherkondensatoren enthält; und während einer zweiten Zeitperiode nach dem ersten Fenster, Freigeben einer selbstkalibrierenden Schaltung zum Liefern einer Offsetkalibrierung des Differenzvorverstärkers, und Minimieren eines Ausgangsoffsets eines dynamischen Zwischenspeichers.
Eine Vergleicherschaltung enthält einen Differenzvorverstärker, einen dynamischen Zwischenspeicher, eine Auto-Zero-Schleife, eine selbstkalibrierende Schaltung und eine Steuerlogik. Der Differenzvorverstärker enthält dabei Differenzspeicherkondensatoren. Der dynamische Zwischenspeicher ist konfiguriert zum Zwischenspeichern eines Ausgangs des Differenzvorverstärkers mit einer Abtastfrequenz. Die Auto-Zero-Schleife enthält dabei einen Hilfsverstärker konfiguriert zum Einkoppeln eines Korrektursignals in den Differenzvorverstärker auf Basis einer Spannung an den Differenzspeicherkondensatoren. Die selbstkalibrierende Schaltung enthält dabei eine Ladepumpe konfiguriert zum Verstellen eines Stroms an den Differenzspeicherkondensatoren auf Basis eines Ausgangs des dynamischen Zwischenspeichers. Die Steuerlogik kann konfiguriert sein zum, während einer ersten Zeitperiode, Senden eines ersten Signals zum Freigeben der Auto-Zero-Schleife zum Liefern einer anfänglichen Offsetkalibrierung des Differenzvorverstärkers, und während einer zweiten Zeitperiode, die nach der ersten Zeitperiode auftritt, Senden eines zweiten Signals zum Freigeben der selbstkalibrierenden Schaltung zum Liefern einer Offsetkalibrierung des Differenzvorverstärkers, Minimieren eines Offsets des dynamischen Zwischenspeichers.
Figurenliste

1A ist ein Blockdiagramm eines Verstärkers mit einem Offset.
1B ist eine grafische Darstellung der Beziehung von Eingangsspannung zu Ausgangsspannung des Verstärkers von 1A.
2A ist ein Blockdiagramm eines Vergleichers mit einem Offset.
2B ist eine grafische Darstellung der Beziehung von Eingangsspannung zu Ausgangsspannung des Vergleichers von 2A.
3 ist eine grafische Darstellung eines analogen Eingangssignals mit keinem Offset und des resultierenden Vergleicherausgangs bezüglich der Zeit.
4 ist eine grafische Darstellung eines analogen Eingangssignals mit einem Offset und des resultierenden Vergleicherausgangs bezüglich der Zeit.
5 ist ein Schemadiagramm eines Vergleichers mit einer Auto-Zero-Schaltung.
6 ist eine grafische Darstellung von Phasen- und Taktungssignalen der in 5 gezeigten Schaltung bezüglich der Zeit.
7 ist ein Schemadiagramm eines selbstkalibrierenden Vergleichers unter Verwendung nur einer Ladepumpenschaltung.
8 ist eine grafische Darstellung von Signalen des selbstkalibrierenden Vergleichers unter Verwendung nur einer Ladepumpenschaltung von 7 bezüglich der Zeit.
9 ist eine grafische Darstellung von Signalen der selbstkalibrierenden Ladepumpenschaltung von 7 unter Verwendung eines reduzierten Restoffsets bezüglich der Zeit.
10 ist ein Schemadiagramm eines selbstkalibrierenden Zweistufen-Auto-Zero-Vergleichers.
11A ist eine grafische Darstellung von Phasen- und Taktsignalen des selbstkalibrierenden Zweistufen-Auto-Zero-Vergleichers von 10 bezüglich der Zeit.
11B ist eine grafische Darstellung von Signalen des selbstkalibrierenden Zweistufen-Auto-Zero-Vergleichers von 10 bezüglich der Zeit.
12 ist ein Schemadiagramm einer Zweistufen-Offsetkompensations-Strombereichs-Vergleicherschaltung.

AUSFÜHRLICHE BESCHREIBUNG
Wie erforderlich, werden hier ausführliche Ausführungsformen der vorliegenden Erfindung offenbart; es versteht sich jedoch, dass die offenbarten Ausführungsformen für die Erfindung lediglich beispielhaft sind, die in verschiedenen und alternativen Formen verkörpert werden kann. Die Figuren sind nicht notwendigerweise maßstabsgetreu; einige Merkmale können übertrieben oder minimiert sein, um Details von bestimmten Komponenten zu zeigen. Deshalb sind hierin offenbarte spezifische strukturelle und funktionelle Details nicht als beschränkend auszulegen, sondern lediglich als eine repräsentative Basis zum Unterrichten eines Fachmanns zur unterschiedlichen Nutzung der vorliegenden Erfindung.
Der Ausdruck „im Wesentlichen“ kann hier verwendet werden, um offenbarte oder beanspruchte Ausführungsformen zu zeigen. Der Ausdruck „im Wesentlichen“ kann einen in der vorliegenden Offenbarung offenbarten oder beanspruchten Wert oder eine derartige relative Charakteristik modifizieren. In solchen Fällen kann „im Wesentlichen“ bezeichnen, dass der Wert oder die relative Charakteristik, die er modifiziert, innerhalb von ± 0%, 0,1%, 0,5%, 1%, 2%, 3%, 4%, 5% oder 10% des Werts oder der relativen Charakteristik liegt.
Anwendungen wie etwa automotives Lidar (Light Ranging und Detection) erfordern Elektronikschaltungen, die sowohl mit hoher Geschwindigkeit als auch hoher Präzision arbeiten. Dies steht in Beziehung zu dem Empfangssignaldynamikbereich und Modulationsgeschwindigkeiten, die für die Übertragung verwendet werden. Solche Systeme bilden einen Sendeempfänger, in dem die Detektionsfähigkeit auf einer High-Fidelity-Elektronik basiert. Techniken wie etwa Phasencodierung in einem intensitätsmodulierten Laserübertragungsburst verbessern die Gesamtsystemleistung, erlegen aber den Elektronikschaltungen widersprüchliche Anforderungen auf bezüglich der Notwendigkeit zum Kombinieren eines Betriebs mit niedrigem Offset und hoher Geschwindigkeit, zum Beispiel zum Verhindern des Verlusts von Informationen. Infolgedessen könnte der Empfangssignalpfad eines derartigen Systems effektive Eingangs-referierte Offsetpegel unter dem Rauschpegel erfordern. Elektroniken für Instrumentierungsanwendungen profitieren von niedrigeren Bandbreiten, was Kompromisse gestattet zum Verbessern der Genauigkeit gestattet, hauptsächlich aufgrund der Fehlanpassung von Komponenten wie etwa Transistoren. Solche Kompromisse gestatten die Verbesserung der Anpassung durch Vergrößerung von Bauelementgrößen. Weitere Verbesserungen können durch dynamische Fehlerkorrekturtechniken wie etwa Auto-Zeroing erzielt werden. Für Hochgeschwindigkeitsanwendungen müssen die Bauelementgrößen hinsichtlich Geschwindigkeit optimiert werden, um parasitäre Kapazitäten zu minimieren, dies führt jedoch zu einer schlechten Offsetleistung. Herkömmliche Auto-Zeroing-Schemata können ebenfalls zu potentiell hohen Restoffsets führen, aufgrund dessen, dass der Effekt des Offsets, bewirkt durch dynamische Hochgeschwindigkeitszwischenspeicher, an der Vergleicherausgangsstufe verwendet, durch die Auto-Zero-Schleife nicht behandelt werden. Der Vergleicheroffset kann ebenfalls kalibriert werden, wobei jedoch eine Fabrikkalibrierung nicht robust genug ist, um eine Lebenszeitleistung der Schaltungen unter automotiven Bedingungen zu garantieren. Dies impliziert, dass selbstkalibrierende Techniken jenseits des herkömmlichen Auto-Zeroing und Kalibrierung gesucht werden sollten.
Eine praktische Implementierung eines Verstärkers oder Vergleichers wird aufgrund von mehreren nicht idealen Effekten wie etwa Elektronikkomponentenfehlanpassung eine effektive Eingangsoffsetspannung aufweisen. 1A ist ein Blockdiagramm eines Verstärkers mit einem Offset 100. Der Eingangs-referierte Offset eines Verstärkers (Vos) kann mit einer DC-Spannungsquelle in Reihe mit seinem Eingang modelliert werden. 1B ist eine grafische Darstellung der Beziehung 150 einer Eingangsspannung 154 zu einer Ausgangsspannung 152 des Verstärkers 100. Bei einem Null-Eingangssignal ist diese Spannung an dem Eingang erforderlich, um eine Null-Ausgangsspannung zu erzeugen. Infolgedessen kreuzt die Eingangs-Ausgangs-Charakteristik des Verstärkers null nicht. Das gleiche Konzept kann auf einen Vergleicher angewendet werden, bei dem der Vergleicher, um in der Lage zu sein, die Polarität des Eingangssignals genau zu unterscheiden, eine Nettoeingangs-referierte DC-Spannung (Vos) enthält, die in Reihe mit seinem Eingang platziert ist. 2A ist ein Blockdiagramm eines Vergleichers mit einem Offset 200. 2B ist eine grafische Darstellung der Beziehung 250 einer Eingangsspannung 254 mit einer Ausgangsspannung 252 des Vergleichers 200.
Somit sind Offsetreduktionstechniken wie etwa Chopping, Auto-Zeroing, korrelierte Doppelabtastungs-, Trimming- und Kalibrierungsverfahren usw. extensiv in integrierten Schaltungen verwendet worden. Jedes Verfahren hat Vorzüge und Nachteile und jedes hat seine beste Eignung für gewisse Anwendungen. Diese könnten Überlegungen involvieren bezüglich: kontinuierlichem Betrieb, Einführung von Störungen und Störimpulsen, Robustheit über Temperatur und Lebenszeit usw., was für die spezifische Anwendung wichtig sein kann.
Ein intensitätsmodulierter phasencodierter Lidar ist ein Beispiel eines Systems, in dem ein Vergleicheroffset die Leistung ernsthaft beeinflussen kann. In diesem Fall wird eine Flugzeit durch Korrelieren des Ausgangsbitstroms eines Vergleichers mit dem übertragenen Phasenmuster detektiert. 3 ist eine grafische Darstellung 300 eines analogen Eingangssignals 302 mit keinem Offset und des resultierenden Vergleicherausgangs 304 bezüglich der Zeit 306. Das analoge Eingangssignal 302 enthält das beabsichtigte digitale Signal 308 und das tatsächliche analoge Signal 310 wie empfangen. 4 ist eine grafische Darstellung 400 eines analogen Eingangssignals 402 mit einem Offset und des resultierenden Vergleicherausgangs 404 bezüglich der Zeit 406. Das analoge Eingangssignal 402 enthält das beabsichtigte digitale Signal 408 und das tatsächliche analoge Signal 410 wie empfangen.
Die beiden dargestellten hypothetischen Fälle, einer mit geringem Offset (3) und ein zweiter, wo der Eingangs-referierte Offset größer ist als das Rauschen (4). Der erste Fall (3) veranschaulicht den Ausgang eines Vergleichers mit niedrigem Offset, wenn ein gerauschter Eingang gegeben ist. In diesem Fall kann das Signal sogar in Anwesenheit von Rauschen wiederhergestellt werden. In dem zweiten Fall (4) ist der Offset größer als das Rauschen, so dass die Signaldetektion unterbrochen ist. Diese Beispiele veranschaulichen, dass eine Steuerung des Offsets der Schlüssel dazu ist, die Systemleistung sicherzustellen.
Für den Fall von Vergleichern, bei denen ein abgetasteter (synchroner) und breitbandiger Betrieb von Bedeutung ist, kann Auto-Zeroing für Offsetreduktionstechniken verwendet werden. Auto-Zeroing ist ein Prozess, in dem der Vorverstärker eines Vergleichers von dem Signalpfad getrennt wird, seine Eingänge kurzgeschlossen werden, damit sein Offset eine DC-Spannung in seinem Ausgang entwickeln kann, dann wird diese DC-Spannung erfasst und verwendet, um ein Korrektursignal, üblicherweise einen Strom, zurück in den Verstärker zu koppeln, um das Offset zu nullen. Dies erfolgt in einer Regelkreisform und somit wird der Restoffset durch die Schleifenverstärkung reduziert. Die Auto-Zero-Schleife wird geöffnet nach dem Einschwingen auf den Korrektursignalpegel und der Vorverstärker steht für den normalen Betrieb zur Verfügung. Während des normalen Betriebs wird das Korrektursignal durch den Korrekturpfad als der Wert erzeugt, da der Wert, den er erzeugt, auf Kondensatoren gespeichert bleibt. Die Speicherung könnte sowohl an dem Aus- als auch an dem Eingang des Vorverstärkers erfolgen.
5 ist ein Schemadiagramm eines Auto-Zeroing-Vergleichers 500. Der Vergleicher 500 enthält einen Vorverstärker 502, einen dynamischen Zwischenspeicher 504 und eine Rückkopplungsschleife 506. Dies kann als die Verstärkeräquivalenzschaltung 508 dargestellt werden. 6 ist eine grafische Darstellung 600 von Phase 602, 604 und Taktungssignalen 606 des Auto-Zeroing-Vergleichers 500 bezüglich der Zeit 608.
Ein Vergleicher besteht aus einem Vorvergleicher mit einer begrenzten Verstärkung (A), so dass A = 5x bis 20x. Der Vorverstärker steuert einen dynamischen Zwischenspeicher, der Verbindungen als Reaktion auf den Betrieb verstellt (5). Der Vorverstärker und die Effektiven-Zwischenspeichereingangs-bezogenen Offsets sind durch V_OS,Preamp beziehungsweise V_OS,_Latch bezeichnet. Ohne die Anwendung von irgendwelchen Offsetreduktionstechniken beträgt der Eingangs-referierte Offset des Vergleichers: $V_{O S, C o m p} = \sqrt{V_{O s, P r e a m p}^{2} + \frac{V_{O S, L a t c h}^{2}}{A^{2}}}$
Da in den meisten Fällen die dominante Offsetquelle V_OS,Preamp ist, wird das Offset des Vorverstärkers automatisch genullt. Dies kann bewerkstelligt werden, indem seine Eingänge während Phase ϕ_AZ (wenn der Signalpfad getrennt ist) kurzgeschlossen werden und sein Ausgang auf Speicherkondensatoren (C_AZ1 und C_AZ2) gespeichert wird. Dabei steuert die Spannung (Vx) an den Kondensatoren (C_AZ1 und C_AZ2) einen Hilfsverstärker wie etwa einen Transkonduktor (gm_AZ) an, der dann ein Korrektursignal wie etwa einen Strom in den Hauptverstärker einkoppelt. Dies steuert dann seinen Ausgang auf einen theoretischen Pegel von null. Unter der Annahme eines Offset-freien gm_AZ und unter der Annahme, dass die Transkonduktanz des Vorverstärkers der Einfachheit halber gm_i = gm_AZ beträgt, kann dann gezeigt werden, dass der anfängliche Offset des Vorverstärkers um seinen Verstärkungsfaktor reduziert wird: A. Der gesamte Restoffset des Vergleichers dann bezogen auf den Eingang kann wie in der folgenden Gleichung ausgedrückt werden: $V_{O S, r e s} = \sqrt{{(\frac{V_{O S, P r e a m p}}{g m_{A Z} \times \frac{A}{g m_{i}}})}^{2} + \frac{V_{O S, L a t c h}^{2}}{A^{2}}} \sim \frac{1}{A} \times \sqrt{V_{O S, P r e a m p}^{2} + V_{O S, L a t c h}^{2}}$
Gleichung 3 veranschaulicht, dass das Auto-Zeroing-Schema den Zwischenspeichereffektiven Offset nicht unterdrückt. Dies ist in Niedriggeschwindigkeitsanwendungen üblicherweise weniger ein Problem, wo die Zwischenspeichertransistoren für die Anpassung ordnungsgemäß bemessen werden können, um ihren anfänglichen Offset zu reduzieren. In Hochgeschwindigkeitsanwendungen ist dies aufgrund der Zunahme von parasitären Kapazitäten und des Verlusts einer Geschwindigkeit unpraktisch.
Vergleicher in Hochgeschwindigkeits-ADW-Systemen können dies überwinden durch Einführen von selbstkalibrierenden Architekturen um den kompletten Vergleicher. In diesen Schemata wird der komplette Vergleicher in eine Rückkopplungsschleife platziert, wo eine Hilfseingangsstufe so eingestellt ist, dass ein kompensierender Strom in den Vorverstärker des Vergleichers eingekoppelt wird. Die Spannung zum Ansteuern dieses Hilfspaars wird mit Hilfe einer Spannung erzeugt, die durch eine Ladepumpe erzeugt wird, die einen Strom in einen Kondensator einkoppelt. Die Ladepumpe wird durch das Vergleicherausgangsbit durch einige logische Gatter angesteuert. Dieses Schema und seine assoziierten Zeitsteuerdiagramme sind in 7, 8 und 9 gezeigt.
7 ist ein Schemadiagramm einer selbstkalibrierenden Ladepumpenschaltung 700. Die Ladepumpenschaltung 700 enthält einen Vorverstärker 702, einen dynamischen Zwischenspeicher 704, einen Rückkopplungsverstärker 706 und eine Ladepumpensteuerschaltung 708 zum Steuern einer Ladepumpe 710. 8 ist eine grafische Darstellung 800 von Signalen der selbstkalibrierenden Ladepumpenschaltung 700 bezüglich der Zeit 814. Die Signale beinhalten Φ_CAL 802, Φ_RST804, f_s 806, UP 810, DN 812 und D_out 816. 9 ist eine grafische Darstellung von Signalen der selbstkalibrierenden Ladepumpenschaltung 700 unter Verwendung eines reduzierten Restoffsets bezüglich der Zeit 814. Die Signale beinhalten Φ_CAL 802, Φ_RST804, f_s 806, UP 810, DN 812, Dout 816, und Dout (½ current) 818.
Im Prinzip tendiert diese Architektur dazu, um um den getakteten Vergleicher einen Relaxationsoszillator zu erzeugen, wo der Ladepumpenstrom I_CHP, der Speicherkondensator C_H und der Vergleichereingangs-referierte Offset zusammen mit dem Vergleicherabtasttakt f_s (mit Periode T_s) seine Hochfahrzeit und seine Schwingungsamplitude bestimmen. Beim Start der Kalibrierungsphase wird der Eingangsspeicher des Hilfspaars (Vx: die Haltekondensatorspannung) zurückgesetzt. Aufgrund des Gesamteingangs-referierten Offsets wird der Vergleicher zu einer Seite umgeschaltet und somit steuert die negative Polarität der Schleife, durch die Ladepumpeneinkopplungspolarität ausgelegt, einen Strom in die Haltekondensatoren, um dem Effekt des Offsets entgegenzuwirken. Durch das Hilfspaar erzeugt diese Spannung einen Kompensationsstrom in den Vergleicher, das nach dem Überwinden des Offsets das Vergleicherausgangsbit umzuschalten beginnt. Der umschaltende Ausgang ändert die Polarität des Ladepumpenausgangsstroms, der die Richtung der Spannung auf dem Haltekondensator umkehrt. Dies geht weiter, bis der Vergleicher wieder umschaltet und der Prozess sich wie ein Relaxationsoszillator wiederholt. Dies führt zu einer Welligkeit auf der Haltekondensatorkompensationsspannung.
Unter der Annahme, dass die Transkonduktanz (gm_AUX) des Hilfspaars und die Transkonduktanz (gm_i) des Vorverstärkers die gleichen sind und der Vergleicher keine Hysterese aufweist, entspricht diese Welligkeit dem Resteingangs-referierten Offset des Vergleichers nach Kalibrierung. Wenn die Kalibrierungsphase beendet ist, stoppt die Ladepumpe das Einkoppeln und der Speicher der Haltekondensatoren hält die erforderliche Größe des Kompensationsstroms. Der kleinste Restoffset, der mit diesem Schema erzielt werden kann, kann wie in Gleichung 3 ausgedrückt werden: $V_{O S, r e s} = \pm \frac{T_{S} \times I_{C H P}}{C_{H}}$
Eine Begrenzung dieser Technik besteht darin, dass eine Anfangszeit erforderlich ist, damit die selbstkalibrierende Schleife den Schwingungszustand erreicht. Dies wird eine Funktion des Anfangseingangs-referierten Offsets V_OS,comp, des Ladepumpenstroms und des Haltekondensators sein, die ausgedrückt werden kann wie in Gleichung 4: $T_{s e t t l e} = \frac{C_{H} \times V_{O S, p r e a m p}}{I_{C H P}},$
Weiterhin ist der andere Nachteil des Verfahrens, dass für eine feste Taktfrequenz (fest durch Anwendung) der einzige Weg zum Reduzieren dieses Restoffsets (siehe Gleichung 3), beispielsweise auf Pegel kleiner als den Rauschpegel, durch Reduzieren des Ladepumpenstroms (I_CHP) und/oder durch Erhöhen des Haltekondensators C_H ist. Der Nachteil dieses Ansatzes, wie in 9 gezeigt und durch Gleichung (4) vorhergesagt, das heißt, dass die gesamte anfängliche Einschwingzeit der selbstkalibrierenden Schleife, beim Start ab dem Rücksetzen, durch den gleichen Verbesserungsfaktor erhöht werden wird. Dies kann Nachteile auf Anwendungsebene bezüglich des Begrenzens der effektiven Konversionsrate des Systems haben. Ein potenzielles Beispiel für einen derartigen Fall ist der Fall des weiter oben erwähnten automotiven Lidar. In solchen Anwendungen ist eine hohe Konversionsrate erwünscht, da dies zu der Abtastrate des Abtastsystems verknüpft ist, die mit der gesamten Lidar-Frame-Rate gekoppelt ist.
Die selbstkalibrierende Technik hat deshalb gutes Potenzial zur Verwendung für den Fall von Präzisionshochgeschwindigkeitsvergleichern, da sie den Offset des dynamischen Zwischenspeichers in dem Vergleicher-Backend kompensiert (im Gegensatz zu Nur-Auto-Zero-Verfahren), doch wird eine Verbesserung benötigt, um zu ermöglichen, dass sowohl ein schnelles Einschwingen als auch ein reduzierter Restoffset erzielt wird.
Diese Offenbarung präsentiert ein selbstkalibrierendes Zweistufen-Auto-Zero-Verfahren für Hochgeschwindigkeitsvergleicher, um die sehr niedrigen Restoffsetpegel zu erzielen, während eine relativ kurze Kalibrierungszeit beibehalten wird. Dieses System hat Anwendung in allgemeinen Hochgeschwindigkeits-ADWs, in denen dieses Verfahren sich für Anwendungen wie etwa pulscodiertes automotives dTOF-Lidar eignet. Zu anderen potenziellen Anwendungen zählen Imager-Sensoren mit Global-Shutter. Indirekte Flugzeit-3D-Sensoren und allgemein ein beliebiges Datenkonversionssystem, wo hoher Durchsatz und niedriger Offset kombiniert werden müssen.
Die Kombination aus den beiden Verfahren in einem Zwei-Stufen-Schema, in dem ein Verfahren als eine Zweite-Stufe-Kalibrierung von dort fortgesetzt wird, wo die erste Stufe endete. Die Anordnung um den Vergleicher ist in 10 dargestellt, und die Zeitsteuerdiagramme sind in 11A und 11B dargestellt. Diese Figuren liefern eine Veranschaulichung für den Fall eines Spannungsbereichsvergleichers. Die zusätzliche Hardware, um dies zu implementieren, ist minimal.
Die hier vorgeschlagene Offsetreduktionstechnik verwendet als einen ersten Schritt eine Regelkreis-Auto-Zero-Phase an dem Vorverstärker des Vergleichers an und speichert eine anfängliche Kompensationsspannung Vx auf den Auto-Zero-Kondensatoren C_AZ am Ende dieser Phase. Da der Vorverstärker breitbandig ist, kann dieser Schritt mit dem exponentiellen Einschwingverhalten des Verstärkers relativ schnell erzielt werden, was viel schneller sein kann als das lineare Einschwingen, das mit einer selbstkalibrierenden Schleife von 7 erzielbar ist, wie in Gleichung 5 ausgedrückt werden kann: $T_{s e t t l e, s t e p 1} \propto N \times C_{A Z} \times (\frac{1}{g m i}),$
Wobei N die Anzahl von Zeitkonstanten ist, die für das Einschwingen berücksichtigt werden. Da ein zweiter Kalibrierungsschritt den Restoffset nach dem Auto-Zero erledigt, besteht die Möglichkeit, kein vollständiges Einschwingen für den ersten Schritt zu haben, was dazu beiträgt, die Kalibrierungszeit weiter zu reduzieren.
Am Ende des ersten Schritts (des Auto-Zero-Schritts des Vorverstärkers) ist der Eingangs-referierte Offset gleich dem durch Gleichung (2) vorhergesagten Restoffset für einen Auto-Zero-Vergleicher, was erheblich weniger ist als der nicht kalibrierte Vergleicher. Danach wird eine Zweite-Schritt-Regelkreis-Kalibrierung auf Basis des in 7 gezeigten Selbstkalibrierungsschemas auf den automatisch genullten Vergleicher angewendet. Der zweite Schritt zielt darauf ab, den beitragenden Term auf das Restoffset aufgrund des Offsets des dynamischen Zwischenspeichers zu reduzieren.
Eine Verbesserung besteht darin, dass die bereits auf den Auto-Zeroing-Kondensatoren C_AZ gespeicherte Korrekturspannung (Vx) zu Beginn der Selbstkalibrierungsphase nicht zurückgesetzt wird. Anstatt Vx zurückzusetzen, wird dieser Wert als die Anfangsbedingung für den zweiten Regelkreisbetrieb verwendet. Der Rest des Schemas ähnelt dem von 7, wobei er eine Ladepumpe (während der Phase ϕ_CHP betrieben) und eine Logik zu ihrer Ansteuerung von dem Vergleicherausgang involviert. Wenn aufgrund des Restoffsets der Vergleicher an einem gegebenen Ausgang hängen bleibt, koppelt die Ladepumpe etwas zusätzlichen Korrekturstrom in die C_AZ-Kondensatoren ein, bis er den Restoffset überwindet und das Ausgangsbit kippt. Dies kehrt die Polarität der Ladepumpe um, was zu einem Umschalten des Bits führt, und auf diese Weise startet der Relaxationsoszillationseffekt.
Diese Verbesserung ist, dass, anstatt dass die Schleife von dem durch Gleichung (1) beschriebenen anfänglichen unkalibrierten Vergleicheroffset V_OS,comp startet, die Schleife von dem Restoffset V_OS,res nach der Auto-Zero-Phase startet, die durch Gleichung (2) beschrieben ist. Unter Vernachlässigung des Effekts des auf den Eingang bezogenen Zwischenspeicheroffsets kann dieser Restoffset so approximiert werden, dass er durch den Verstärkungsfaktor des Vorverstärkers A reduziert ist, wodurch die anfängliche Einschwingzeit signifikant reduziert wird.
Infolgedessen soll, wenn der zweite Schritt, das selbstkalibrierende Schema startet, die zusätzliche Kompensation, die sie anwenden muss, nicht länger den vollen Vergleicheroffset kompensiert, viel mehr nur den Effekt des dynamischen Zwischenspeicheroffsets. Da dieser kleiner ist, wird die Einschwingzeit des zweiten Schritts unter den gleichen Bedingungen (für Haltekondensatoren und Ladepumpenstrom) viel kürzer sein als im Stand der Technik. Dies erlaubt das Vornehmen eines Kompromisses durch Erweitern der Einschwingzeit der zweiten Phase als Kompromiss für einen reduzierten Restoffset. Dies kann beispielsweise durch Wählen eines kleineren Ladepumpenstroms erfolgen. Auf diese Weise kann der Restoffset effektiv auf Werte unter dem Rauschpegel reduziert werden, aber nicht auf Kosten einer zusätzlichen Einschwingzeit. Das Zeitsteuerdiagramm in 11B vergleicht einen derartigen Kompromiss mit dem Stand der Technik.
Der Kompromiss kann auch anderweitig erfolgen, zum Beispiel indem gewählt wird, einen größeren Restoffset zu haben (falls durch die Anwendung toleriert) und dann eine niedrigere Kalibrierungszeit zu erzielen. Dies kann wertvoll sein, wenn die Systemkonversionsrate weiter erhöht werden muss.
Es sei angemerkt, dass das in 10 vorgeschlagene zweistufige Offsetkompensationsverfahren nicht nur auf die hier gezeigte Spannungsbereichs-Vergleicherarchitektur beschränkt ist sondern auch auf Strombereichsvergleicher erweitert werden kann, wo der Vorverstärker durch eine Strom-Ein- und Strom-Aus-Verstärkerstufe ersetzt ist, ein Stromsignal in einen dynamischen Zwischenspeicher einkoppelnd. In einer derartigen Architektur kann der Ausgangsstrom des kompensierenden Auto-Zero-Wandlers immer noch in den Strombereichsvorverstärker eingekoppelt werden. Diese Konfiguration ist in 8 gezeigt. Wie ersichtlich ist, ist eine geringfügige Modifikation für die Eingangsschalter wie für den Strombereichs-Signalpfad erforderlich, damit das Auto-Zeroing (und die Kalibrierung) mit keinem Eingangssignal erfolgen kann, was bedeutet, dass die Eingänge getrennt werden sollten, anstatt dass ein Kurzschluss wie ein Spannungsbereichsvergleicher erzeugt wird.
ANMERKUNG: Was beansprucht wird hier in einfacher technischer Sprache:

Zweistufige Offsetkalibrierung auf Basis eines ersten Auto-Zeroing-Schritts des Vorverstärkers gefolgt von einer Gesamtvergleicher-Selbstkalibrierungsschleife unter Verwendung einer Ladepumpe zum weiteren Modifizieren des Korrektursignals auf den Speicherkondensatoren.

Der Vorteil ist, dass es den Offset des Gesamtvergleichers (Vorverstärker + Zwischenspeicher) kompensiert, aber eine Verkürzung der Gesamtkalibrierungszeit dafür gestattet, wenn ein sehr niedriger Restoffset erwünscht ist.
Es tut Obiges durch schnelles erstes Auto-Zeroing des Offsets des Vorverstärkers mit einer durch die Bandbreite des Vorverstärkers und nicht durch den Ladepumpenstrom bestimmten Geschwindigkeit.
Dann steuert der verbleibende Offset auf einem sehr niedrigen Restoffset, eine Selbstkalibrierungsschleife um den Vergleicher schließend, einen kleinen Korrekturstrom mit der Ladepumpe in einer relativ kurzen Zeit einkoppelnd (da der größte Teil des Offsets bereits im ersten Schritt kalibriert ist).
Der die hierin beschriebenen Algorithmen und/oder Methodiken verkörpernde Programmcode ist in der Lage, als ein Programmprodukt auf eine Vielzahl von verschiedenen Formen individuell oder kollektiv verbreitet zu werden. Der Programmcode kann unter Verwendung eines computerlesbaren Ablagemediums mit computerlesbaren Programmanweisungen darauf verteilt werden, um zu bewirken, dass ein Prozessor Aspekte von einer oder mehreren Ausführungsformen ausführt. Computerlesbare Ablagemedien, die inhärent nicht-vorübergehend sind, können flüchtige und nichtflüchtige und entfernbare und nichtentfernbare dingliche Medien beinhalten, die in einem beliebigen Verfahren oder einer beliebigen Technologie zur Ablage von Informationen implementiert sind, wie etwa computerlesbare Anweisungen, Datenstrukturen, Programmmodule oder andere Daten. Computerlesbare Ablagemedien können weiter eine RAM-, ROM-, EPROM (Erasable Programmable Read-Only Memory)-, EEPROM (Electrically Erasable Programmable Read-Only Memory)-, Flash-Speicher- oder eine andere Festkörperspeichertechnologie, tragbare CD-ROM (Compact Disc Read-Only Memory)- oder andere optische Ablage-, Magnetkassetten-, Magnetband-, Magnetplattenablage- oder andere Magnetablageeinrichtungen oder irgendein anderes Medium beinhalten, das zum Speichern der gewünschten Informationen verwendet werden kann und das durch einen Computer gelesen werden kann. Computerlesbare Programmanweisungen können auf einen Computer, eine andere Art von programmierbarer Datenverarbeitungsvorrichtung oder eine andere Einrichtung von einem computerlesbaren Ablagemedium oder zu einer externen Computer- oder externen Ablageeinrichtung über ein Netzwerk heruntergeladen werden.
In einem computerlesbaren Medium gespeicherte computerlesbare Programmanweisungen können verwendet werden, um einen Computer, andere Arten von programmierbarer Datenverarbeitungsvorrichtung oder andere Einrichtungen anzuweisen, auf eine bestimmte Weise zu funktionieren, so dass die in dem computerlesbaren Medium gespeicherten Anweisungen einen Herstellungsartikel einschließlich Anweisungen produzieren, die die Funktionen, Handlungen und/oder Operationen implementieren, die in den Flussdiagrammen oder Diagrammen spezifiziert sind. In gewissen alternativen Ausführungsformen können die Funktionen, Handlungen und/oder Operationen, die in den Flussdiagrammen und Diagrammen spezifiziert sind, umgeordnet, seriell abgearbeitet und/oder gleichzeitig abgearbeitet werden in Übereinstimmung mit einer oder mehreren Ausführungsformen. Zudem kann eines der Flussdiagramme und/oder Diagramme mehr oder weniger Knoten oder Blöcke enthalten als jene, die in Übereinstimmung mit einer oder mehreren Ausführungsformen dargestellt sind.
Wenngleich die Erfindung in ihrer Gesamtheit durch eine Beschreibung von verschiedenen Ausführungsformen veranschaulicht worden ist und während diese Ausführungsformen in erheblichem Detail beschrieben worden sind, ist es nicht die Intention der Anmelderin, den Schutzbereich der beigefügten Ansprüche auf irgendeine Weise auf ein derartiges Detail einzuschränken oder zu beschränken. Zusätzliche Vorteile und Modifikationen ergeben sich dem Fachmann ohne Weiteres. Die Erfindung wird deshalb in ihren breiteren Aspekten nicht auf die spezifischen Details, repräsentative Vorrichtungen und Verfahren und veranschaulichende Beispiele, gezeigt und beschrieben, beschränkt. Dementsprechend können Abweichungen von solchen Details vorgenommen werden, ohne von dem Gedanken oder Schutzbereich des allgemeinen erfindungsgemäßen Konzepts abzuweichen.

Claims

Vergleicherschaltung, umfassend: einen Differenzvorverstärker einschließlich Differenzspeicherkondensatoren; einen dynamischen Zwischenspeicher, der konfiguriert ist zum Zwischenspeichern eines Ausgangs des Differenzvorverstärkers mit einer Abtastfrequenz; eine Auto-Zero-Schleife einschließlich eines Hilfsverstärkers konfiguriert zum Einkoppeln eines Korrektursignals in den Differenzvorverstärker auf Basis einer Spannung an den Differenzspeicherkondensatoren; eine selbstkalibrierende Schaltung einschließlich einer Ladepumpe konfiguriert zum Verstellen der Spannung an den Differenzspeicherkondensatoren auf Basis eines Ausgangs des dynamischen Zwischenspeichers; und eine Steuerlogik konfiguriert zum, während einer ersten Zeitperiode, Senden eines ersten Signals zum Freigeben der Auto-Zero-Schleife zum Liefern einer anfänglichen Offsetkalibrierung des Differenzvorverstärkers, während einer zweiten Zeitperiode, die nach der ersten Zeitperiode auftritt, Senden eines zweiten Signals zum Freigeben der selbstkalibrierenden Schaltung zum Liefern einer Offsetkalibrierung des Differenzvorverstärkers, Minimieren eines Offsets des dynamischen Zwischenspeichers.
Vergleicherschaltung nach Anspruch 1, wobei die erste Zeitperiode eine Dauer auf Basis einer Bandbreite des Differenzvorverstärkers aufweist.
Vergleicherschaltung nach Anspruch 2, wobei die Dauer kleiner oder gleich einer Einschwingzeit eines Selbstkalibrierenden-Nur-Vergleichers ist, die ausgedrückt wird durch $T_{s e t t l e} = \frac{C_{H} \times V_{O S, p r e a m p}}{I_{C H P}},$
in der C_H eine mittlere Kapazität der Differenzspeicherkondensatoren ist, V_OS,preamp ein anfänglicher Eingangsoffset des Differenzvorverstärkers ist und I_CHP ein Strom der Ladepumpe ist.
Vergleicherschaltung nach Anspruch 2, wobei eine Dauer der ersten Zeitperiode und der zweiten Zeitperiode kleiner oder gleich einem selbstkalibrierenden Vergleicher ist und ein Restoffset der Vergleicherschaltung kleiner ist als ein Selbstkalibrierender-Vergleicher-Nur-Restoffset.
Vergleicherschaltung nach Anspruch 2, wobei die Dauer auf einer Einschwingzeit basiert, die ausgedrückt wird durch $T_{s e t t l e, s t e p 1} \propto N \times C_{A Z} \times (\frac{1}{g m i}),$
in der N eine Anzahl von Zeitkonstanten ist, die zwischen 1 und 100 liegt.
Vergleicherschaltung nach Anspruch 5, wobei die Anzahl von Zeitkonstanten, die zwischen 1 und 10 liegt.
Vergleicherschaltung nach Anspruch 1, wobei die anfängliche Offsetkalibrierung auf einem auf den Differenzspeicherkondensatoren gespeicherten ersten Korrekturwert basiert und während der zweiten Zeitperiode das Minimieren eines Offsets aufgrund des dynamischen Zwischenspeichers das Hinzufügen eines zusätzlichen Korrekturwerts zu dem auf den Differenzspeicherkondensatoren gespeicherten ersten Korrekturwert beinhaltet.
Vergleicherschaltung nach Anspruch 1, wobei ein Restoffset der Vergleicherschaltung nach der zweiten Zeitperiode von einer Kalibrierungszeit der Schaltung befreit wird.
Verfahren zum Steuern eines Vergleichers, umfassend: während einer ersten Zeitperiode, Freigeben einer Auto-Zero-Schleife zum Liefern einer anfänglichen Offsetkalibrierung eines Differenzvorverstärkers, der Differenzspeicherkondensatoren enthält; und während einer zweiten Zeitperiode nach der ersten Zeitperiode, Freigeben einer selbstkalibrierenden Schaltung zum Liefern einer Offsetkalibrierung des Differenzvorverstärkers, und Minimieren eines Ausgangsoffsets eines dynamischen Zwischenspeichers.
Verfahren nach Anspruch 9, wobei der dynamische Zwischenspeicher konfiguriert ist zum Zwischenspeichern eines Ausgangs des Differenzvorverstärkers mit einer Abtastfrequenz, wobei die Auto-Zero-Schleife einen Hilfsverstärker enthält konfiguriert zum Einkoppeln eines Korrektursignals in den Differenzvorverstärker auf Basis einer Spannung an den Differenzspeicherkondensatoren, und die Selbstkalibrierungsschaltung eine Ladepumpe enthält konfiguriert zum Verstellen der Spannung an den Differenzspeicherkondensatoren auf Basis eines Ausgangs des dynamischen Zwischenspeichers.
Verfahren nach Anspruch 10, wobei die erste Zeitperiode eine Dauer auf Basis einer Bandbreite des Differenzvorverstärkers aufweist.
Verfahren nach Anspruch 11, wobei die Dauer kleiner oder gleich einer Einschwingzeit eines Selbstkalibrierenden-Nur-Vergleichers ist, die ausgedrückt wird durch $T_{s e t t l e} = \frac{C_{H} \times V_{O S, p r e a m p}}{I_{C H P}},$
in der C_H eine mittlere Kapazität der Differenzspeicherkondensatoren ist, V_OS,preamp ein anfänglicher Eingangsoffset des Differenzvorverstärkers ist und I_CHP ein Strom der Ladepumpe ist.
Verfahren nach Anspruch 11, wobei eine Dauer der ersten Zeitperiode und der zweiten Zeitperiode kleiner oder gleich einem selbstkalibrierenden Vergleicher ist und ein Restoffset des Vergleichers kleiner ist als ein Selbstkalibrierender-Vergleicher-Nur-Restoffset.
Verfahren nach Anspruch 11, wobei die Dauer auf einer Einschwingzeit basiert, die ausgedrückt wird durch $T_{s e t t l e, s t e p 1} \propto N \times C_{A Z} \times (\frac{1}{g m i}),$
in der N eine Anzahl von Zeitkonstanten ist, die zwischen 1 und 100 liegt.
Verfahren nach Anspruch 14, wobei die Anzahl von Zeitkonstanten, die zwischen 1 und 10 liegt.
Schaltung, umfassend: einen Differenzvorverstärker einschließlich Differenzspeicherkondensatoren; einen dynamischen Zwischenspeicher, der konfiguriert ist zum Zwischenspeichern eines Ausgangs des Differenzvorverstärkers mit einer Abtastfrequenz; eine Auto-Zero-Schleife einschließlich eines Hilfsverstärkers konfiguriert zum Einkoppeln eines Korrektursignals in den Differenzvorverstärker auf Basis einer Spannung an den Differenzspeicherkondensatoren; eine selbstkalibrierende Schaltung einschließlich einer Ladepumpe konfiguriert zum Verstellen eines Stroms an den Differenzspeicherkondensatoren auf Basis eines Ausgangs des dynamischen Zwischenspeichers; und eine Steuerlogik konfiguriert zum, während einer ersten Zeitperiode, Senden eines ersten Signals zum Freigeben der Auto-Zero-Schleife zum Liefern einer anfänglichen Offsetkalibrierung des Differenzvorverstärkers, während einer zweiten Zeitperiode, die nach der ersten Zeitperiode auftritt, Senden eines zweiten Signals zum Freigeben der selbstkalibrierenden Schaltung zum Liefern einer Offsetkalibrierung des Differenzvorverstärkers, Minimieren eines Offsets des dynamischen Zwischenspeichers.
Schaltung nach Anspruch 16, wobei eine Dauer der ersten Zeitperiode kleiner oder gleich einer Einschwingzeit eines Selbstkalibrierenden-Nur-Vergleichers ist, die ausgedrückt wird durch $T_{s e t t l e} = \frac{C_{H} \times V_{O S, p r e a m p}}{I_{C H P}},$
in der C_H eine mittlere Kapazität der Differenzspeicherkondensatoren ist, V_OS,preamp ein anfänglicher Eingangsoffset des Differenzvorverstärkers ist und I_CHP ein Strom der Ladepumpe ist.
Schaltung nach Anspruch 16, wobei eine Dauer der ersten Zeitperiode und der zweiten Zeitperiode kleiner oder gleich einem selbstkalibrierenden Vergleicher ist und ein Restoffset der Schaltung kleiner ist als ein Selbstkalibrierender-Vergleicher-Nur-Restoffset.
Schaltung nach Anspruch 16, wobei eine Dauer der ersten Zeitperiode auf einer Einschwingzeit basiert, die ausgedrückt wird durch $T_{s e t t l e, s t e p 1} \propto N \times C_{A Z} \times (\frac{1}{g m i}),$
in der N eine Anzahl von Zeitkonstanten ist, die zwischen 1 und 100 liegt.
Schaltung nach Anspruch 16, wobei die anfängliche Offsetkalibrierung auf einem auf den Differenzspeicherkondensatoren gespeicherten ersten Korrekturwert basiert und während der zweiten Zeitperiode das Minimieren eines Offsets aufgrund des dynamischen Zwischenspeichers das Hinzufügen eines zusätzlichen Korrekturwerts zu dem auf den Differenzspeicherkondensatoren gespeicherten ersten Korrekturwert beinhaltet.