DE102020110759A1 - Sperrschicht für metall-isolator-metall-kondensatoren - Google Patents

Sperrschicht für metall-isolator-metall-kondensatoren Download PDF

Info

Publication number
DE102020110759A1
DE102020110759A1 DE102020110759.5A DE102020110759A DE102020110759A1 DE 102020110759 A1 DE102020110759 A1 DE 102020110759A1 DE 102020110759 A DE102020110759 A DE 102020110759A DE 102020110759 A1 DE102020110759 A1 DE 102020110759A1
Authority
DE
Germany
Prior art keywords
layer
electrode
double
interconnect
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020110759.5A
Other languages
English (en)
Other versions
DE102020110759B4 (de
Inventor
Anhao CHENG
Fang-Ting KUO
Yen-Yu Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020110759A1 publication Critical patent/DE102020110759A1/de
Application granted granted Critical
Publication of DE102020110759B4 publication Critical patent/DE102020110759B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Die vorliegende Offenbarung ist auf ein Verfahren zur Herstellung von MiM-Kondensatorstrukturen mit metallischen Elektroden, die stickstoffreiche Metallnitridschichten aufweisen, gerichtet. Das Verfahren umfasst ein Abscheiden einer ersten Elektroden-Doppelschicht auf einer ersten Interconnect-Schicht, die auf einem Substrat angeordnet ist, wobei die erste Elektroden-Doppelschicht eine erste Schicht und eine zweite Schicht mit einer unterschiedlichen Stickstoffkonzentration aufweist. Das Verfahren umfasst auch ein Abscheiden einer dielektrischen Schicht auf der ersten Elektroden-Doppelschicht und ein Abscheiden einer zweiten Elektroden-Doppelschicht auf der ersten Interconnect-Schicht, wobei die zweite Elektroden-Doppelschicht eine dritte Schicht und eine vierte Schicht mit einer unterschiedlichen Stickstoffkonzentration aufweist. Das Verfahren umfasst ferner ein Strukturieren der ersten Elektroden-Doppelschicht, der dielektrischen Schicht und der zweiten Elektroden-Doppelschicht zum Ausbilden einer Kondensatorstruktur auf der ersten Interconnect-Schicht.

Description

  • HINTERGRUND
  • In einen Chip können Entkopplungskondensatoren eingebaut werden, um Spannungsspitzen in einer Stromversorgung zu verhindern, wie etwa wenn der Chip anfänglich unter Strom gesetzt wird oder wenn verschiedene Komponenten des Chips aktiviert werden. Im Chipherstellungsprozess können Entkopplungskondensatoren im Rahmen des Back End of Line nach der Transistorausbildung integriert werden.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Elemente nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 stellt ein Verfahren zum Ausbilden eines Metall-Isolator-Metall-Stapels mit stickstoffreichen Elektrodenschichten gemäß einigen Ausführungsformen dar.
    • 2 - 12 sind Querschnittsansichten von Zwischenstrukturen während der Herstellung eines Metall-Isolator-Metall-Stapels mit stickstoffreichen Elektrodenschichten gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zum Realisieren unterschiedlicher Merkmale des bereitgestellten Gegenstands bereit. Nachstehend werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich lediglich Beispiele und sollen nicht einschränkend sein. Beispielsweise kann die Ausbildung eines ersten Elements über einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Element in direktem Kontakt ausgebildet sind, und auch Ausführungsformen umfassen, in denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element ausgebildet sein können, so dass das erste und das zweite Element möglicherweise nicht in direktem Kontakt stehen.
  • Ferner können vorliegend zugunsten einer einfachen Beschreibung räumlich relative Begriffe, wie etwa „unterhalb“, „unter“, „untere/r/s“, „über“, „obere/r/s“ und dergleichen, benutzt werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) so zu beschreiben wie in den Figuren dargestellt. Die räumlich relativen Begriffe sollen unterschiedliche Ausrichtungen der Vorrichtung bei Benutzung oder Betrieb, zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, einschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder mit anderen Ausrichtungen) und die vorliegend benutzten, räumliche Relationen beschreibenden Wörter können ebenso entsprechend ausgelegt werden.
  • In einigen Ausführungsformen können die Begriffe „etwa“ und „im Wesentlichen“ einen Wert einer bestimmten Menge angeben, der beispielsweise innerhalb von 5 % des Wertes variiert (z. B. ±1 %, ±2 %, ±3 %, ±,4 %, ±5 % des Wertes). Diese Werte sind lediglich Beispiele und sollen nicht einschränkend sein. Es versteht sich, dass die Begriffe „etwa“ und „im Wesentlichen“ sich auf einen Prozentwert der Werte, wie durch den Fachmann auf dem/n einschlägigen Fachgebiet(en) ausgehend von den vorliegenden Lehren ausgelegt, beziehen können.
  • Der Begriff „Nenn-“, wie vorliegend benutzt, bezeichnet einen gewünschten oder Soll-Wert einer Eigenschaft oder eines Parameters für eine Komponente oder einen Prozessarbeitsgang, der während der Designphase eines Produkts oder eines Prozesses festgelegt wird, zusammen mit einem Wertebereich über und/oder unter dem gewünschten Wert. Der Wertebereich kann leichten Abwandlungen in Herstellungsprozessen oder Toleranzen geschuldet sein. Sofern nicht anders definiert, haben technische und wissenschaftliche Begriffe, die vorliegend benutzt werden, die gleichen Bedeutungen, wie sie von einem Durchschnittsfachmann auf dem Fachgebiet, zu dem diese Offenbarung gehört, verstanden werden.
  • Entkopplungskondensatoren (decoupling capacitors - DeCAP) können in einen Chip eingebaut werden, um Spannungsspitzen in einer Stromversorgung zu verhindern, wie etwa wenn der Chip anfänglich unter Strom gesetzt wird oder wenn verschiedene Komponenten des Chips aktiviert werden. Da die Stromversorgung auf solche Strombedarfsänderungen nicht sofort reagieren kann, kann sich die Versorgungsspannung des Chips für einen kurzen Zeitraum ändern, bis die Stromversorgung reagieren und die Spannung stabilisieren kann. Während dieser Übergangszeit können Spannungsspitzen auftreten. Entkopplungskondensatoren können diese Spannungsspitzen unterdrücken. Entkopplungskondensatoren mit höherer Kapazität können die Spannungsspitzen noch weiter unterdrücken.
  • Entkopplungskondensatoren, die im Rahmen des Back End of Line (BEOL) integriert werden, bieten mehrere Vorteile, darunter - jedoch nicht darauf beschränkt
    • - reduzierte Zeitverzögerung aufgrund einer kurzen Interconnect-Länge, reduzierter Stromverbrauch, kompakte Größe und ein weiter Kapazitätsbereich aufgrund ihres flexiblen Designs. Da integrierte Entkopplungskondensatoren parallel zu Halbleiterbauelementen und Interconnect-Schichten ausgebildet werden, können sie sich der Materialien und Verfahren bedienen, die in der Halbleiterherstellung benutzt werden, wie etwa verschiedene Metalle, Dielektrika, Photolithographie und Ätzarbeitsgänge, Verfahren zur Abscheidung von Metallen und Dielektrika usw.
  • Als Beispiel und nicht als Einschränkung können im Rahmen des BEOL integrierte Entkopplungskondensatoren die Form von Parallelplattenkondensatorstrukturen - z. B. Metall-Isolator-Metall-Stapeln (MiM-Stapeln) - aufweisen, wo eine dielektrische Schicht zwischen einem Paar von Metallschichten oder metallischen Schichten (vorliegend auch als „Elektroden“ bezeichnet) angeordnet ist. Auf jeder Elektrode des MiM-Stapels können Interconnect-Strukturen, wie etwa Metall-Durchkontaktierungen, ausgebildet sein, um die Kondensatorstruktur mit anderen Elementen in einer integrierten Schaltung elektrisch zu koppeln.
  • Die dielektrischen Schichten, die in den MiM-Stapeln benutzt werden, können ein einziges dielektrisches Material oder einen Stapel dielektrischer Materialien mit einer Dicke zwischen etwa 1 nm und etwa 20 nm aufweisen. Aufgrund ihrer begrenzten Dicken können diese dielektrischen Schichten empfindlich gegenüber Ladungen sein, die durch Halbleiterherstellungsverfahren erzeugt werden, die Plasma benutzen. Zu solchen Halbleiterherstellungsverfahren zählen Prozesse, die während oder nach der Ausbildung des MiM-Stapels benutzt werden. Als Beispiel und nicht als Einschränkung zählen zu Prozessen, die Ladungen erzeugen können, Ätzprozesse (z. B. Ätzen von Dielektrika, Ätzen von Metallen usw.) und „plasmaunterstützte“ Abscheideprozesse (z. B. physikalische Gasphasenabscheidung (PVD), plasmaunterstützte chemische Gasphasenabscheidung (PECVD), plasmaunterstützte Abscheidung (PEALD) usw.). Das Vorhandensein von Ladungen in der dielektrischen Schicht des MiM-Kondensators kann den Betrieb des Kondensators beeinflussen. Beispielsweise können Ladungen, die im Dielektrikum vorhanden sind, einen Leitweg ausbilden, über den Strom zwischen den Elektroden des MiM-Kondensators fließt, und so verhindern, dass der MiM-Kondensator wie vorgesehen arbeitet. Da „ladungserzeugende“ Prozesse in der Halbleiterherstellung essenziell sind, müssen MiM-Kondensatoren immun oder verträglicher gegenüber Ladungen sein, die durch den Halbleiterherstellungsprozess erzeugt werden.
  • Um die obenstehenden Probleme anzugehen, sind die vorliegend beschriebenen Ausführungsformen auf ein Verfahren zum Ausbilden von MiM-Kondensatorstrukturen mit metallischen Elektroden, die stickstoffreiche Schichten aufweisen, gerichtet. Diese stickstoffreichen Schichten werden in Kontakt mit der dielektrischen Schicht ausgebildet, um zu verhindern, dass (z. B. durch plasmabasierte Prozesse erzeugte) Ladungen die dielektrische Schicht des MiM-Stapels erreichen und beschädigen. In einigen Ausführungsformen weisen die metallischen Elektroden eine Metallnitrid-Doppelschicht mit unterschiedlichen Metall-zu-Stickstoff-Verhältnissen („M/N-Verhältnisse“) auf. In einigen Ausführungsformen ist die Stickstoffkonzentration der Metallnitridschichten, die in Kontakt mit der dielektrischen Schicht ausgebildet werden, höher als die Stickstoffkonzentration der Metallnitridschichten, die nicht in Kontakt mit der dielektrischen Schicht ausgebildet werden. In einigen Ausführungsformen zählen zu Metallen, die zum Ausbilden der Metallnitridschichten der vorliegend beschriebenen Elektroden-Doppelschichten benutzt werden, Titan (Ti), Tantal (Ta), Wolfram (W), Cobalt (Co), Nickel (Ni), Ruthenium (Ru), Molybdän (Mo), Gold (Au), Silber (Ag) und Aluminium (Al). In einigen Ausführungsformen können die Elektroden mit einem CVD-Prozess, einem PVD-Prozess, einem Atomlagenabscheidungsprozess (ALD-Prozess) oder einem beliebigen anderen geeigneten Abscheideverfahren abgeschieden werden, das imstande ist, Metallnitridschichten mit einer Stickstoffkonzentration abzuscheiden, die von o (z. B. ein reines Metall) bis etwa 40 % reicht.
  • 1 ist ein Flussdiagramm eines Herstellungsverfahrens 100 zum Ausbilden eines MiM-Kondensators mit Elektroden, die stickstoffreiche Schichten aufweisen, gemäß einigen Ausführungsformen. Diese Offenbarung ist nicht auf diese Beschreibung von Arbeitsgängen beschränkt. Beispielsweise können andere Herstellungsarbeitsgänge zwischen den verschiedenen Arbeitsgängen des Verfahrens 100 erfolgen und lediglich zugunsten der Klarheit und Einfachheit der Beschreibung weggelassen sein. Diese verschiedenen Arbeitsgänge liegen im Rahmen des Grundgedankens und des Umfangs dieser Offenbarung. Außerdem sind möglicherweise nicht alle Arbeitsgänge erforderlich, um die vorliegend bereitgestellte Offenbarung auszuführen. Einige der Arbeitsgänge können gleichzeitig oder in einer anderen Reihenfolge als der in 1 gezeigten erfolgen. In einigen Ausführungsformen können zusätzlich zu oder anstelle den/r vorliegend beschriebenen Arbeitsgänge ein oder mehrere andere Arbeitsgänge ausgeführt werden. Das Verfahren 100 wird unter Bezugnahme auf 2 bis 12 beschrieben, die Veranschaulichungszwecken dienen und möglicherweise nicht maßstabsgetreu sind.
  • In einigen Ausführungsformen ist 2 eine Querschnittsansicht eines teilgefertigten Stapels 200, der als „Ausgangspunkt“-Struktur für das in 1 gezeigte Verfahren 100 benutzt wird. Die teilgefertigte Struktur 200 („Struktur 200“) kann beispielsweise eine teilweise Querschnittsansicht einer teilgefertigten integrierten Schaltung (IC) sein. Als Beispiel und nicht als Einschränkung kann die Struktur 200 ein Substrat 210 mit einer darauf ausgebildeten Front-End-of-Line/Middle-of-Line-Struktur (FEOL/MOL-Struktur) 220 und einer Interconnect-Schicht 230, die auf der FEOL/MOL-Schicht 220 ausgebildet ist, aufweisen. Zugunsten einer leichteren Beschreibung sind in 2 ausgewählte Abschnitte und Merkmale der Struktur 200 gezeigt. Beispielsweise sind Isolierbereiche, dotierte Bereiche, Source/Drain-Bereiche und andere Merkmale, Strukturen oder Elemente, die innerhalb oder auf dem Substrat 210 ausgebildet sind, in 2 zugunsten der Einfachheit nicht gezeigt. Ferner sind aktive Bauelemente, wie etwa Transistoren, leitfähige Strukturen (z. B. Kontakte), Ätzstoppschichten oder zusätzliche Schichten und Strukturen, die in der FEOL/MOL-Schicht 220 ausgebildet sind, in 2 zugunsten der Einfachheit nicht gezeigt. Diese Merkmale, Strukturen, Elemente und Schichten liegen im Rahmen des Grundgedankens und des Umfangs dieser Offenbarung.
  • In einigen Ausführungsformen sind Abwandlungen der Struktur 200 möglich. Beispielsweise kann die FEOL/MOL-Schicht 220 eine oder mehrere Schichten aufweisen. Ferner können zusätzliche Interconnect-Schichten zwischen der FEOL/MOL-Schicht 220 und der Interconnect-Schicht 230 ausgebildet sein. Diese Abwandlungen liegen im Rahmen des Grundgedankens und des Umfangs dieser Offenbarung.
  • Wie in 2 gezeigt, weist eine Interconnect-Schicht 230 leitfähige Strukturen 240 auf, die in eine dielektrische Schicht 250 eingebettet sind. Als Beispiel und nicht als Einschränkung können leitfähige Strukturen 240 eine Durchkontaktierung oder Leitbahn sein, die mit einem Damascene-Metallisierungsprozess oder einem beliebigen anderen geeigneten Metallisierungsprozess ausgebildet wird. Als Beispiel und nicht als Einschränkung können leitfähige Strukturen 240 mit einem leitfähigen Material 260, wie etwa Kupfer oder einer Kupferlegierung, umgeben von einer Sperrschicht, die in 2 nicht gezeigt ist, gefüllt sein. Da 2 eine teilweise Querschnittsansicht der Struktur 200 ist, kann die Interconnect-Schicht 230 zusätzliche leitfähige Strukturen, wie die leitfähigen Strukturen 240, aufweisen, die in 2 nicht gezeigt sind.
  • Als Beispiel und nicht als Einschränkung kann die dielektrische Schicht 250 ein Zwischenschicht-Dielektrikum (interlayer dielectric - ILD) sein, z. B. eine dielektrische Schicht innerhalb der Interconnect-Schicht 230, welche die leitfähigen Strukturen 240 elektrisch isoliert. In einigen Ausführungsformen ist die dielektrische Schicht 250 ein Material mit einem Dielektrizitätskonstantenwert unter etwa 3,9 (z. B. ein Dielektrikum mit niedrigem k-Wert). In einigen Ausführungsformen kann die dielektrische Schicht 250 einen Stapel dielektrischer Schichten, wie beispielsweise ein Dielektrikum mit niedrigem k-Wert und ein anderes Dielektrikum, aufweisen: (i) ein Dielektrikum mit niedrigem k-Wert (z. B. mit Kohlenstoff dotiertes Siliziumoxid) und ein Siliziumcarbid mit Stickstoffdotierung; (ii) ein Dielektrikum mit niedrigem k-Wert (z. B. mit Kohlenstoff dotiertes Siliziumoxid) und ein Siliziumcarbid mit Sauerstoffdotierung; (iii) ein Dielektrikum mit niedrigem k-Wert (z. B. mit Kohlenstoff dotiertes Siliziumoxid) mit Siliziumnitrid; oder (iv) ein Dielektrikum mit niedrigem k-Wert (z. B. mit Kohlenstoff dotiertes Siliziumoxid) mit Siliziumoxid.
  • Als Beispiel und nicht als Einschränkung kann die dielektrische Schicht 250 mit einem chemischen Gasphasenabscheidungsprozess mit hoher Dichte (HDCVD-Prozess), einem plasmaunterstützten chemischen Gasphasenabscheidungsprozess (PECVD-Prozess), einem plasmaunterstützten Atomlagenabscheidungsprozess (PEALD-Prozess) oder einem beliebigen anderen geeigneten Abscheideprozess mit einer Dicke zwischen etwa 100 nm und etwa 200 nm abgeschieden werden. Die vorgenannten Abscheidedickenbereiche, Abscheideverfahren und Materialien sind beispielhaft und nicht einschränkend. Daher können alternative Materialien, Dickenbereiche oder Abscheideverfahren benutzt werden und diese liegen im Rahmen des Grundgedankens und des Umfangs dieser Offenbarung.
  • Ferner kann die Interconnect-Schicht 230 eine oder mehrere Ätzstoppschichten, wie die Ätzstoppschicht 270, aufweisen, um die Ausbildung leitfähiger Strukturen 240 zu erleichtern. Beispielsweise ist die Ätzstoppschicht 270 zwischen der dielektrischen Schicht 250 und der FEOL/MOL-Schicht 220 angeordnet. In einigen Ausführungsformen ist die Interconnect-Schicht 230 eine BEOL-Metallisierungsschicht, die mit leitfähigen Strukturen in der FEOL/MOL-Schicht 220 elektrisch gekoppelt ist. Die leitfähigen Strukturen der FEOL/MOL-Schicht 220 sind in 2 zugunsten der Einfachheit nicht gezeigt.
  • Bezug nehmend auf 1, beginnt das Verfahren 100 mit dem Arbeitsgang 110 und dem Prozess des Ausbildens einer ersten Elektroden-Doppelschicht auf einer ersten Interconnect-Schicht (z. B. der in 2 gezeigten Interconnect-Schicht 230). In einigen Ausführungsformen umfasst die Doppelschicht-Abscheidung eine sequenzielle Abscheidung einer ersten Metallnitridschicht („MN1“) mit einem ersten Metall-zu-Stickstoff-Verhältnis („M/Ni-Verhältnis“), gefolgt von einer zweiten Metallnitridschicht („MN2“) mit einem zweiten Metall-zu-Stickstoff-Verhältnis („M/N2-Verhältnis“), so dass M/N1 größer ist als M/N2 (z. B. M/N1 > M/N2). In einigen Ausführungsformen ist MN1, verglichen mit MN2, metallreich (z. B. enthält MN1 eine niedrigere Stickstoffkonzentration als MN2) und MN2 ist, verglichen mit MN1, stickstoffreich (z. B. enthält MN2 eine höhere Stickstoffkonzentration als MN1). In einigen Ausführungsformen ist das Metall M in MN1 und MN2 dasselbe und kann aus Ti, Ta, W, Co, Ni, Ru, Mo, Au, Ag oder Al ausgewählt sein. Beispielsweise kann MN1 TiN1 sein und MN2 kann TiN2 sein oder MN1 kann TaN1 sein und MN2 kann TaN2 sein usw.
  • Gemäß einigen Ausführungsformen können MN1 und MN2 flächig auf der Interconnect-Schicht 230 abgeschieden werden. Als Beispiel und nicht als Einschränkung zeigt 3 die Struktur 200 nach dem Arbeitsgang 110 des Verfahrens 100, in dem eine erste Elektroden-Doppelschicht 300 auf der Interconnect-Schicht 230 abgeschieden wird. Wie oben dargelegt, weist die erste Elektroden-Doppelschicht 300 MN1 310 und MN2 320 auf, wobei MN2 320, verglichen mit MN1 310, stickstoffreich ist. In einigen Ausführungsformen werden MN1 und MN2 über ein PVD-basiertes Verfahren, ein CVD-basiertes Verfahren, ein ALD-basiertes Verfahren oder ein anderes Abscheideverfahren, das imstande ist, die Stickstoffkonzentration von MN1 310 und MN2 320 während der Abscheidung einzustellen, abgeschieden. Als Beispiel und nicht als Einschränkung kann in einem PVD-basierten Prozess die Stickstoffkonzentration eingestellt werden, indem ein Stickstoffgasstrom während des Sputterns eines Metalls angepasst wird; in einem CVD-basierten Prozess oder einem ALD-basierten Prozess kann der Ammoniakgasstrom so angepasst werden, dass er die gewünschte Menge an Stickstoff in die abgeschiedene Schicht einbringt. In einigen Ausführungsformen kann das Metall-zu-Stickstoff-Verhältnis M/N1 von etwa 0,5 bis zu reinem Metall mit keiner wesentlichen Menge an Stickstoff (z. B. o ≤ (M/N1)-1 ≤ 2) reichen und das Metall-zu-Stickstoff-Verhältnis M/N2 kann von etwa 0,4 bis etwa 0,9 (z. B. 0,1 ≤ (M/N2)-1 ≤ 2,5) reichen. In einigen Ausführungsformen ist die durchschnittliche Stickstoffkonzentration und die Stickstoff-Spitzenkonzentration in MN2 höher als die entsprechende durchschnittliche Stickstoffkonzentration und Stickstoff-Spitzenkonzentration in MN1. In einigen Ausführungsformen beträgt die Stickstoff-Spitzenkonzentration in MN2 320 etwa 40 %.
  • In einigen Ausführungsformen wird MN1 310 mit einer Dicke zwischen etwa 10 nm und etwa 100 nm abgeschieden und MN2 320 wird mit einer Dicke zwischen etwa 1 nm und etwa 20 nm abgeschieden, so dass MN1 310 dicker ist als MN2 320. Beispielsweise wird, wenn MN1 310 etwa 10 nm beträgt, MN2 320 bis zu einer Dicke von weniger als etwa 10 nm (z. B. etwa 5 nm) abgeschieden, so dass MN2 dünner ist als MNi.
  • Bezug nehmend auf 1, geht das Verfahren 100 mit dem Arbeitsgang 120 und dem Prozess des Abscheidens einer dielektrischen Schicht auf der ersten Elektroden-Doppelschicht 300 weiter. In einigen Ausführungsformen wird die dielektrische Schicht direkt auf MN2 320 abgeschieden, z. B. ohne das Vorhandensein dazwischen liegender Schichten. Als Beispiel und nicht als Einschränkung zeigt 4 die Struktur 200 nach der Abscheidung einer dielektrischen Schicht 400 gemäß dem Arbeitsgang 120. In einigen Ausführungsformen weist die dielektrische Schicht 400 Siliziumoxid (SiO2), Siliziumnitrid (Si3N4), Aluminiumoxid (Al2O3), Yttriumoxid (Y2O3), Titanoxid (TiO2), Hafniumoxid (HfO2) oder Zirkoniumoxid (ZrO2); einen Stapel aus ZrO2/Al2O3/ZrO2; einen Stapel aus Al2O3/ZrO2/Al2O3; einen Stapel aus ZrO2/Al2O3/ZrO2/Al2O3/ZrO2; oder einen Stapel, der eine beliebige Kombination aus SiO2, Si3N4, Al203, Y2O3, TiO2, HfO2 und ZrO2 aufweist, auf. In einigen Ausführungsformen wird die dielektrische Schicht 400 mit einem ALD-basierten Prozess, einem CVD-basierten Prozess oder einem PVD-basierten Prozess in einem Dickenbereich zwischen etwa 1 nm und etwa 20 nm konform auf MN2 320 abgeschieden. In einigen Ausführungsform sind dielektrische Schichten, die dünner als etwa 1 nm sind, anfälliger für Leckverluste und sollten vermieden werden, während dickere dielektrische Schichten (z. B. dicker als 20 nm) die Kapazität des resultierenden MiM-Kondensators verringern und daher nicht wünschenswert sind.
  • Bezug nehmend auf 1, geht das Verfahren 100 mit dem Arbeitsgang 130 und dem Prozess des Ausbildens einer zweiten Elektroden-Doppelschicht auf der dielektrischen Schicht 400 weiter. In einigen Ausführungsformen umfasst die Doppelschichtabscheidung eine sequenzielle Abscheidung einer dritten Metallnitridschicht („MN3“) mit einem dritten Metall-zu-N-Verhältnis („M/N3“), gefolgt von einer vierten Metallnitridschicht („MN4“) mit einem vierten Metall-zu-N-Verhältnis („M/N4“), so dass M/N3 größer ist als M/N4. In einigen Ausführungsformen ist MN4, verglichen mit MN3, metallreich und MN3 ist, verglichen mit MN4, stickstoffreich. In einigen Ausführungsformen ist das Metall M in MN3 und MN4 dasselbe und kann aus Ti, Ta, W, Co, Ni, Ru, Mo, Au, Ag oder Al ausgewählt sein. Als Beispiel und nicht als Einschränkung kann das Metall in MN1, MN2, MN3 und MN4 gleich sein oder das Metall kann innerhalb jeder Elektrode gleich, aber zwischen den Elektroden unterschiedlich sein. Beispielsweise kann das Metall in MN1 und MN2 Ti sein und das Metall in MN3 und MN4 kann Ta sein.
  • Gemäß einigen Ausführungsformen können MN3 und MN4 (wie MN1 und MN2) flächig auf der dielektrischen Schicht 400 abgeschieden werden. Als Beispiel und nicht als Einschränkung zeigt 5 die Struktur 200 nach dem Arbeitsgang 130 des Verfahrens 100, in dem eine zweite Elektroden-Doppelschicht 500 auf der dielektrischen Schicht 400 abgeschieden wird. Wie oben dargelegt, weist die zweite Elektroden-Doppelschicht 500 MN3 510 und MN4 520 auf, wobei MN3 510, verglichen mit MN4 520, stickstoffreich ist. In einigen Ausführungsformen werden MN3 und MN4, wie MN1 und MN2, über einen PVD-basierten Prozess, einen CVD-basierten Prozess, einen ALD-basierten Prozess oder einen anderen Abscheideprozess, der imstande ist, die Stickstoffkonzentration von MN3 510 und MN4 520 während der Abscheidung einzustellen, abgeschieden. Als Beispiel und nicht als Einschränkung kann in einem PVD-basierten Prozess die Stickstoffkonzentration eingestellt werden, indem ein Stickstoffgasstrom während des Sputterns eines Metalls angepasst wird. In einem CVD-basierten Prozess oder einem ALD-basierten Prozess kann der Ammoniakgasstrom so angepasst werden, dass er die gewünschte Menge an Stickstoff in die abgeschiedene Schicht einbringt. In einigen Ausführungsformen kann das Metall-zu-Stickstoff-Verhältnis M/N3 von etwa 0,4 bis etwa 0,9 (z. B.
    1,1 ≤ (M/N3)-1 ≤ 2,5) reichen und das Metall-zu-Stickstoff-Verhältnis M/N4 kann von etwa 0,5 bis zu reinem Metall mit keiner wesentlichen Stickstoffkonzentration (z. B.
    0≤ (M/N4)-1 ≤ 2) reichen. In einigen Ausführungsformen ist die durchschnittliche Stickstoffkonzentration und die Stickstoff-Spitzenkonzentration in MN3 höher als die durchschnittliche Stickstoffkonzentration und die Stickstoff-Spitzenkonzentration in MN4. In einigen Ausführungsformen kann die Stickstoff-Spitzenkonzentration in MN3 510, wie in MN2 320, etwa 40 % betragen.
  • In einigen Ausführungsformen wird MN3 510 mit einem Dickenbereich zwischen etwa 1 nm und etwa 20 nm abgeschieden und MN4 520 wird mit einem Dickenbereich zwischen etwa 10 nm und etwa 100 nm abgeschieden. In einigen Ausführungsformen wird MN3 510 dünner abgeschieden als MN4 520. Beispielsweise wird, wenn MN4 520 etwa 10 nm beträgt, MN3 510 bis zu einer Dicke von weniger als etwa 10 nm (z. B. etwa 5 nm) abgeschieden.
  • Als Beispiel und nicht als Einschränkung können MN3 510 und MN2 320 ein im Wesentlichen ähnliches Metall-zu-Stickstoff-Verhältnis aufweisen, z. B. kann M/N3 im Wesentlichen gleich M/N2 sein. Ferner können MN4 520 und MN1 310 ein im Wesentlichen ähnliches Metall-zu-Stickstoff-Verhältnis aufweisen, z. B. kann M/N4 im Wesentlichen gleich M/N1 sein. In einigen Ausführungsformen können die vorgenannten Metall-zu-Stickstoff-Verhältnisse zwischen MN2 320 und MN3 510 und zwischen MN1 310 und MN4 520 unterschiedlich sein. Beispielsweise kann das Metall-zu-Stickstoff-Verhältnis M/N3 größer sein als das Metall-zu-Stickstoff-Verhältnis M/N2 (z. B. kann MN3 eine niedrigere Stickstoffkonzentration aufweisen als MN2) oder umgekehrt - in Abhängigkeit von der Plasmaverarbeitung, der MN2 320 und MN3 510 ausgesetzt sind. Beispielsweise kann, wenn in einem nachfolgenden Arbeitsgang nach der Ausbildung der MiM-Schichten MN2 320, verglichen mit MN3 510, einer zusätzlichen Plasmaverarbeitung unterzogen wird, MN2 320 mit einer höheren Stickstoffkonzentration abgeschieden werden als MN3 510. Dies ist möglich, weil die Stickstoffkonzentration in jeder Schicht der ersten Elektroden-Doppelschicht 300 und der zweiten Elektroden-Doppelschicht 500 während der Abscheidung unabhängig eingestellt werden kann.
  • In einigen Ausführungsformen verbessert sich die Fähigkeit einer Metallnitridschicht, Ladungen, die durch einen Plasmaprozess erzeugt werden, zu abzufangen, wesentlich, wenn die Stickstoffkonzentration in der Metallnitridschicht zunimmt. Gleichzeitig erhöht ein Erhöhen der Stickstoffkonzentration in einer Metallnitridschicht auch deren Widerstand, was nicht wünschenswert ist. Daher müssen stickstoffreiche Metallschichten dünn sein, um ihren Einfluss auf den Widerstand zu minimieren, aber nicht zu dünn, um angemessenen Schutz gegen Ladungen bereitzustellen. Folglich müssen in einer Metallnitridschicht die Stickstoffkonzentration und die Dicke der stickstoffreichen Metallschicht ausgewogen sein, um ein(en) optimalen/s Ladungsschutz und elektrisches Leistungsverhalten bereitzustellen.
  • Um die vorgenannten Widerstandsprobleme anzugehen, werden MN1 310 und MN4 520 (z. B. die „äußeren“ Schichten der MiM-Kondensatorstruktur) dicker und mit einer niedrigeren Stickstoffkonzentration ausgebildet als MN2 320 und MN3 510 (z. B. die „inneren“ Schichten der MiM-Kondensatorstruktur), um den Gesamtwiderstand der ersten und der zweiten Elektroden-Doppelschicht zu reduzieren. Entsprechend werden MN2 320 und MN3 510 dünner und mit einer höheren Stickstoffkonzentration ausgebildet als MN1 310 und MN4 520, um ihren Einfluss auf den Widerstand zu minimieren und einen ausreichenden Ladungsschutz für die dielektrische Schicht 400 bereitzustellen.
  • In einigen Ausführungsformen bieten stickstoffreiche Nitridschichten (z. B. wie MN2 320 und MN3 510), die dünner sind als etwa 1 nm, unzulänglichen Ladungsschutz für die dielektrische Schicht 400. Stickstoffreiche Schichten, die dicker sind als etwa 20 nm, erhöhen unnötig den Widerstand der ersten und der zweiten Elektroden-Doppelschicht. Ferner bieten metallreiche Metallnitridschichten (z. B. wie MN1 310 und MN4 520), die dünner sind als etwa 10 nm, eine unzulängliche Widerstandsreduzierung. Metallreiche Metallnitridschichten, die dicker sind als etwa 100 nm vergrößern unnötig die Höhe der MiM-Kondensatorstruktur, ohne einen zusätzlichen Vorteil bereitzustellen.
  • Außerdem bieten stickstoffreiche Schichten (z. B. MN2 320 und MN3 510) mit Metall-zu-Stickstoff-Verhältnissen, die kleiner als etwa 0,4 sind, möglicherweise unzulänglichen Ladungsschutz. Stickstoffreiche Schichten mit Metall-zu-Stickstoff-Verhältnissen, die größer als etwa 0,9 sind, können mit einem hohen Widerstand behaftet sein. In ähnlicher Weise bieten metallreiche Schichten (z. B. MN1 310 und MN4 520) mit Metall-zu-Stickstoff-Verhältnissen, die niedriger als etwa 0,5 sind, möglicherweise eine unzulängliche Widerstandsreduzierung, wie oben dargelegt.
  • Bezug nehmend auf 1, geht das Verfahren 100 mit dem Arbeitsgang 140 und dem Prozess des Strukturierens der ersten Elektroden-Doppelschicht 300, der dielektrischen Schicht 400 und der zweiten Elektroden-Doppelschicht 500 zum Ausbilden einer MiM-Kondensatorstruktur weiter. In einigen Ausführungsformen umfasst das Strukturieren der ersten Elektroden-Doppelschicht 300, der dielektrischen Schicht 400 und der zweiten Elektroden-Doppelschicht 500 ein Abscheiden einer optionalen Deckschicht (z. B. einer Siliziumoxynitrid-Schicht (SiON-Schicht) mit einem CVD-Prozess bei einer Abscheidetemperatur zwischen etwa 300 °C und etwa 500 °C und mit einer Dicke zwischen etwa 200 Ä und etwa 500 Ä auf der zweiten Elektroden-Doppelschicht 500 vor dem Strukturieren des Stapels. Das Strukturieren kann beispielsweise mit einer Kombination aus Photolithographie- und Ätzarbeitsgängen erfolgen, wobei ein Fotolack auf der Deckschicht abgeschieden und strukturiert wird. Der strukturierte Fotolack wird als eine Ätzmaske benutzt, um Bereiche des Stapels gegen Ätzen zu schützen. Bereiche des Stapels, die nicht von dem strukturierten Fotolack bedeckt sind, werden entfernt. Nachfolgend entfernt ein Ätzprozess die Deckschicht, die erste Elektroden-Doppelschicht 300, die dielektrische Schicht 400 und die zweite Elektroden-Doppelschicht 500, die nicht von dem strukturierten Fotolack bedeckt sind. Die resultierende strukturierte Struktur ist in 6 gezeigt, wo der strukturierte Stapel mit der Deckschicht 600, der zweiten Elektroden-Doppelschicht 500, der dielektrischen Schicht 400 und der ersten Elektroden-Doppelschicht 300 auf der leitfähigen Struktur 240 ausgebildet ist. Gemäß einigen Ausführungsformen bilden die zweite Elektroden-Doppelschicht 500, die dielektrische Schicht 400 und die erste Elektroden-Doppelschicht 300 gemeinsam eine MiM-Kondensatorstruktur 610 aus.
  • In einigen Ausführungsformen und Bezug nehmend auf 7, wird ein optionaler Stapel 700, der eine Oxidschicht 710 und eine Siliziumnitridschicht 720 aufweist, auf der MiM-Kondensatorstruktur 610 ausgebildet. In einigen Ausführungsformen verkapselt der optionale Stapel 700 die MiM-Kondensatorstruktur 610. Als Beispiel und nicht als Einschränkung können die Oxidschicht 710 und die Siliziumnitridschicht 720 flächig mit einer Dicke von entsprechend etwa 20 nm und 75 nm abgeschieden und nachfolgend unter Benutzung von Photolithographie- und Ätzarbeitsgängen strukturiert werden. In einigen Ausführungsformen ist die Siliziumnitridschicht 710 eine Ätzstoppschicht, die benutzt wird, um die Ausbildung elektrischer Verbindungen auf der zweiten Elektroden-Doppelschicht 500 zu erleichtern.
  • Bezug nehmend auf 1, geht das Verfahren 100 mit dem Arbeitsgang 150 und dem Prozess des Ausbildens elektrischer Verbindungen zu der ersten Elektroden-Doppelschicht 300 und der zweiten Elektroden-Doppelschicht 500 weiter. In dem Beispiel von 7 dient die leitfähige Struktur 240 als eine elektrische Verbindung zu der ersten Elektroden-Doppelschicht 300. Als Beispiel und nicht als Einschränkung kann eine elektrische Verbindung zu der zweiten Elektroden-Doppelschicht 500 ausgebildet werden, indem eine Oxidschicht über der MiM-Kondensatorstruktur 610 abgeschieden und eine leitfähige Struktur ausgebildet wird, welche die abgeschiedene Oxidschicht, den optionalen Stapel 700 und die Deckschicht 600 durchquert, um MN4 520 in der zweiten Elektroden-Doppelschicht 500 zu kontaktieren. In einigen Ausführungsformen zeigt 8 die resultierende Struktur, wo die leitfähige Struktur 800 in dem dielektrischen Stapel 810 ausgebildet ist, der die dielektrischen Schichten 820 und 830 aufweist, die durch eine Ätzstoppschicht 840 getrennt sind. In einigen Ausführungsformen ähnelt die leitfähige Struktur 800 der leitfähigen Struktur 240 der Interconnect-Schicht 230, die dielektrischen Schichten 820 und 830 ähneln der dielektrischen Schicht 250 und die Ätzstoppschicht 840 ähnelt der Ätzstoppschicht 270. In einigen Ausführungsformen sind der dielektrische Stapel 810 und die leitfähige Struktur 800 Teil einer anderen Interconnect-Schicht, die auf der Interconnect-Schicht 230 ausgebildet ist.
  • In dem Beispiel von 8 weist die erste Elektroden-Doppelschicht 300 eine im Wesentlichen gleiche Flächengröße wie die zweite Elektroden-Doppelschicht 500 auf. Ferner wird in der MiM-Ausgestaltung, die in 8 gezeigt ist, eine vorab vorhandene leitfähige Struktur (z. B. die leitfähige Struktur 240) benutzt, um einen elektrischen Kontakt für eine der Elektroden-Doppelschichten in der MiM-Kondensatorstruktur 610 auszubilden. Dies ist jedoch nicht einschränkend und der Strukturierungsprozess, der in Arbeitsgang 140 des Verfahrens 100 beschrieben ist, kann anders ausgeführt werden, um eine MiM-Kondensatorstruktur mit Elektroden auszubilden, die eine andere Flächengröße aufweisen (z. B. mit einem 'Flächengrößenunterschied von mehr als etwa 5 %). Beispielsweise könnte statt des Strukturierens der ersten Elektroden-Doppelschicht 300, der dielektrischen Schicht 400 und der zweiten Elektroden-Doppelschicht 500 zum Ausbilden der MiM-Kondensatorstruktur 610 auf der leitfähigen Struktur 240, wie in 6 gezeigt, der Strukturierungsprozess alternativ eine MiM-Kondensatorstruktur 900 auf einem dielektrischen Stapel 930 über der dielektrischen Schicht 250 ausbilden, wie in 9 gezeigt. Nachfolgend kann ein zweiter Strukturierungsprozess die Deckschicht 600 und die zweite Elektroden-Doppelschicht 500 strukturieren, wie in 10 gezeigt, um die Größe (z. B. die Flächengröße) der zweiten Elektroden-Doppelschicht 500 in Bezug auf die erste Elektroden-Doppelschicht 300 gezielt zu reduzieren. Der optionale Stapel 700 kann nachfolgend über der MiM-Kondensatorstruktur 900 abgeschieden und strukturiert werden, wie in 11 gezeigt. In einem späteren Arbeitsgang können leitfähige Strukturen 1200 und 1210 in dem dielektrischen Stapel 810 ausgebildet werden, um entsprechend die zweite Elektroden-Doppelschicht 500 und die erste Elektroden-Doppelschicht 300 zu kontaktieren, wie in 12 gezeigt. In einigen Ausführungsformen weist der dielektrische Stapel 930, der in 9 - 12 gezeigt ist, eine Siliziumcarbid-Unterseitenschicht und eine Siliziumoxid-Oberseitenschicht, wie etwa ein undotiertes Siliziumglas (USG) und ein plasmaverbessertes Oxid (PEOX), auf.
  • Als Beispiel und nicht als Einschränkung können die MiM-Kondensatorstrukturen 610 und 900, die entsprechend in 8 und 12 gezeigt sind, einander in Hinsicht auf die Schichtdicke, die Materialien und die Metall-zu-Stickstoff-Verhältnisse im Wesentlichen ähneln. In einigen Ausführungsformen können beide Arten von MiM-Kondensatorstrukturen 610 und 900 in der gleichen integrierten Schaltung ausgebildet sein. Auch wenn die MiM-Kondensatorstruktur 900, verglichen mit der MiM-Kondensatorstruktur 610, die in 8 gezeigt ist, möglicherweise zusätzliche Strukturierungsarbeitsgänge erfordert, kann die MiM-Kondensatorstruktur 900 auf einer dielektrischen Schicht ausgebildet werden, ohne dass es einer darunter liegenden leitfähigen Struktur bedarf. Die MiM-Kondensatorstrukturen 600 und 900, die entsprechend in 8 und 12 gezeigt sind, sind nicht einschränkend. Daher liegen Abwandlungen und Kombinationen der Layouts, die in 8 und 12 gezeigt sind, im Rahmen des Grundgedankens und des Umfangs dieser Offenbarung.
  • Die Ausbildung stickstoffreicher Schichten MN2 320 und MN3 510 an der Grenzfläche mit der dielektrischen Schicht 400, wie vorliegend beschrieben, bietet angemessenen Schutz für die dielektrische Schicht 400 gegen Ladungen, die während der Ausbildung leitfähiger Strukturen 800, die in 8 gezeigt sind, oder leitfähiger Strukturen 1220 und 1210, die in 12 gezeigt sind, oder während der Strukturierungsprozesse, die oben in Bezug auf den Arbeitsgang 140 des Verfahrens 100 beschrieben sind, erzeugt werden. Bei Nichtvorhandensein stickstoffreicher Schichten MN2 320 und MN3 510 können Ladungen aus den vorgenannten Prozessen das Leistungsverhalten der MiM-Kondensatorstrukturen beeinflussen.
  • Die vorliegende Offenbarung ist auf ein Verfahren zur Herstellung von MiM-Kondensatorstrukturen mit metallischen Elektroden, die stickstoffreiche Metallnitridschichten in Kontakt mit der dielektrischen Schicht der MiM-Kondensatorstruktur aufweisen, gerichtet. Diese stickstoffreichen Metallnitridschichten schützen die dielektrische Schicht wirksam gegen Ladungen, die während nachfolgender Arbeitsgänge, darunter Plasmaverarbeitung, erzeugt werden. In einigen Ausführungsformen weist jede metallische Elektrode einen Stapel aus Metallnitrid-Doppelschichten auf, wobei jede Doppelschicht eine metallreiche und eine stickstoffreiche Schicht aufweist. In einigen Ausführungsformen werden die stickstoffreichen Schichten in Kontakt mit der dielektrischen Schicht ausgebildet und weisen ein Metall-zu-Stickstoff-Verhältnis zwischen etwa 0,4 und etwa 0,9 auf. In einigen Ausführungsformen weisen die metallreichen Schichten ein Metall-zu-Stickstoff-Verhältnis auf, das von etwa 0,5 bis zu reinem Metall reicht. In einigen Ausführungsformen zählen zu Metallen, die für die Metallnitridschichten benutzt werden, Ti, Ta, W, Co, Ni, Ru, Mo, Au, Ag und Al. Gemäß einigen Ausführungsformen werden die stickstoffreichen Metallnitridschichten dünner ausgebildet als ihre metallreichen Gegenstücke, um den Widerstand der metallischen Elektroden zu reduzieren.
  • In einigen Ausführungsformen weist eine Struktur eine erste Interconnect-Schicht mit leitfähigen Strukturen, die auf einem Substrat angeordnet ist, auf. Die Struktur weist ferner eine Kondensatorstruktur auf, die auf einer leitfähigen Struktur der ersten Interconnect-Schicht ausgebildet ist, wobei die Kondensatorstruktur eine erste Elektroden-Doppelschicht mit einer ersten Schicht und einer zweiten Schicht aufweist, wobei jede der ersten und der zweiten Schicht eine andere Stickstoffkonzentration aufweist. Die Kondensatorstruktur weist ferner eine dielektrische Schicht, die auf der zweiten Schicht der ersten Elektroden-Doppelschicht angeordnet ist, und eine zweite Elektroden-Doppelschicht auf der dielektrischen Schicht auf. Die zweite Elektroden-Doppelschicht weist eine dritte Schicht und eine vierte Schicht auf, wobei jede der dritten und der vierten Schicht eine andere Stickstoffkonzentration aufweist. Die Struktur weist auch eine zweite Interconnect-Schicht auf der Kondensatorstruktur auf, wobei eine leitfähige Struktur der zweiten Interconnect-Schicht mit der vierten Schicht der zweiten Elektroden-Doppelschicht in Kontakt steht.
  • In einigen Ausführungsformen weist eine Struktur eine erste Interconnect-Schicht, die auf einem Substrat angeordnet ist, und eine Kondensatorstruktur, die auf der ersten Interconnect-Schicht ausgebildet ist, auf. Die Kondensatorstruktur weist eine erste Elektroden-Doppelschicht mit einer ersten Schicht und einer zweiten Schicht auf, wobei jede der ersten und der zweiten Schicht eine andere Stickstoffkonzentration aufweist. Die Kondensatorstruktur weist auch eine zweite Elektroden-Doppelschicht mit einer dritten Schicht und einer vierten Schicht mit einer unterschiedlichen Stickstoffkonzentration auf. Ferner weisen die erste Elektroden-Doppelschicht und die zweite Elektroden-Doppelschicht einen nicht überlappenden Bereich auf. Die Struktur weist auch eine zweite Interconnect-Schicht auf der Kondensatorstruktur auf.
  • In einigen Ausführungsformen umfasst ein Verfahren ein Ausbilden einer ersten Interconnect-Schicht auf einem Substrat; ein Abscheiden einer ersten Elektroden-Doppelschicht auf der ersten Interconnect-Schicht, wobei die erste Elektrode eine erste Schicht und eine zweite Schicht mit einer unterschiedlichen Stickstoffkonzentration aufweist. Das Verfahren umfasst auch ein Abscheiden einer dielektrischen Schicht auf der ersten Elektroden-Doppelschicht, so dass die dielektrische Schicht mit der zweiten Schicht in Kontakt steht, und ferner ein Abscheiden einer zweiten Elektroden-Doppelschicht auf der ersten Interconnect-Schicht, wobei die zweite Elektroden-Doppelschicht eine dritte Schicht und eine vierte Schicht mit einer unterschiedlichen Stickstoffkonzentration aufweist. Das Verfahren umfasst ferner ein Strukturieren der ersten Elektroden-Doppelschicht, der dielektrischen Schicht und der zweiten Elektroden-Doppelschicht zum Ausbilden einer Kondensatorstruktur auf der ersten Interconnect-Schicht und ein Ausbilden einer zweiten Interconnect-Schicht auf der Kondensatorstruktur, wobei eine leitfähige Struktur der zweiten Interconnect-Schicht mit der zweiten Elektroden-Doppelschicht in Kontakt steht.
  • Das Vorstehende umreißt Merkmale von Ausführungsformen, damit der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann sollte klar sein, dass er die vorliegende Offenbarung leicht als Grundlage zum Konzipieren oder Modifizieren anderer Prozesse und Strukturen zum Verfolgen der gleichen Zwecke und/oder Erreichen der gleichen Vorteile der vorliegend vorgestellten Ausführungsformen benutzen kann. Für den Fachmann sollte es sich auch verstehen, dass solche äquivalenten Konstruktionen den Grundgedanken und den Umfang der vorliegenden Offenbarung nicht verlassen und dass er verschiedene Änderungen, Ersetzungen und Abänderungen vornehmen kann, ohne den Grundgedanken und den Umfang der vorliegenden Offenbarung zu verlassen.

Claims (20)

  1. Struktur, umfassend: eine erste Interconnect-Schicht, die auf einem Substrat angeordnet ist, wobei die erste Interconnect-Schicht leitfähige Strukturen umfasst; eine Kondensatorstruktur, die auf einer leitfähigen Struktur der ersten Interconnect-Schicht ausgebildet ist, wobei die Kondensatorstruktur umfasst: eine erste Elektroden-Doppelschicht, die eine erste Schicht und eine zweite Schicht umfasst, die jeweils eine andere Stickstoffkonzentration umfassen; eine dielektrische Schicht, die auf der zweiten Schicht der ersten Elektroden-Doppelschicht angeordnet ist; und eine zweite Elektroden-Doppelschicht auf der dielektrischen Schicht, die eine dritte Schicht und eine vierte Schicht umfasst, die jeweils eine andere Stickstoffkonzentration umfassen; und eine zweite Interconnect-Schicht auf der Kondensatorstruktur, wobei eine leitfähige Struktur der zweiten Interconnect-Schicht mit der vierten Schicht der zweiten Elektroden-Doppelschicht in Kontakt steht.
  2. Struktur nach Anspruch 1, wobei die dritte Schicht der zweiten Elektroden-Doppelschicht mit der dielektrischen Schicht in Kontakt steht.
  3. Struktur nach Anspruch 1 oder 2, wobei die erste Schicht eine niedrigere Stickstoffkonzentration aufweist als die zweite Schicht.
  4. Struktur nach einem der vorhergehenden Ansprüche, wobei die vierte Schicht eine niedrigere Stickstoffkonzentration aufweist als die dritte Schicht.
  5. Struktur nach einem der vorhergehenden Ansprüche, wobei die erste Schicht dicker ist als die zweite Schicht.
  6. Struktur nach einem der vorhergehenden Ansprüche, wobei die vierte Schicht dicker ist als die dritte Schicht.
  7. Struktur nach einem der vorhergehenden Ansprüche, wobei die erste und die zweite Elektroden-Doppelschicht im Wesentlichen eine ähnliche Flächengröße aufweisen.
  8. Struktur nach einem der vorhergehenden Ansprüche, ferner umfassend: eine Deckschicht, die auf einer Oberseitenfläche der vierten Schicht angeordnet ist; und einen Stapel, der eine Oberseitenfläche der Deckschicht und Seitenwandflächen der Kondensatorstruktur bedeckt.
  9. Struktur, umfassend: eine erste Interconnect-Schicht, die auf einem Substrat angeordnet ist; eine Kondensatorstruktur, die auf der ersten Interconnect-Schicht ausgebildet ist, wobei die Kondensatorstruktur umfasst: eine erste Elektroden-Doppelschicht, die eine erste Schicht und eine zweite Schicht umfasst, die jeweils eine andere Stickstoffkonzentration umfassen; und eine zweite Elektroden-Doppelschicht, die eine dritte Schicht und eine vierte Schicht umfasst, die jeweils eine andere Stickstoffkonzentration umfassen, wobei die erste Elektroden-Doppelschicht und die zweite Elektroden-Doppelschicht einen nicht überlappenden Bereich aufweisen; und eine zweite Interconnect-Schicht auf der Kondensatorstruktur.
  10. Struktur nach Anspruch 9, wobei ein Metall-zu-Stickstoff-Verhältnis der ersten Schicht größer ist als ein Metall-zu-Stickstoff-Verhältnis der zweiten Schicht.
  11. Struktur nach Anspruch 9 oder 10, wobei ein Metall-zu-Stickstoff-Verhältnis der vierten Schicht größer ist als das Metall-zu-Stickstoff-Verhältnis der zweiten Schicht.
  12. Struktur nach einem der Ansprüche 9 bis 11, wobei jede der ersten, der zweiten, der dritten und der vierten Schicht Titan (Ti), Tantal (Ta), Wolfram (W), Cobalt (Co), Nickel (Ni), Ruthenium (Ru), Molybdän (Mo), Gold (Au), Silber (Ag), Aluminium (Al) oder ein Metallnitrid umfasst.
  13. Struktur nach einem der Ansprüche 9 bis 12, wobei eine erste leitfähige Struktur der zweiten Interconnect-Schicht mit der vierten Schicht der zweiten Elektroden-Doppelschicht in Kontakt steht und eine zweite leitfähige Struktur der zweiten Interconnect-Schicht sowohl mit der ersten als auch mit der zweiten Schicht der ersten Elektroden-Doppelschicht in dem nicht überlappenden Bereich in Kontakt steht.
  14. Struktur nach einem der Ansprüche 9 bis 13, wobei die Kondensatorstruktur ferner eine dielektrische Schicht umfasst, die zwischen der zweiten Schicht der ersten Elektroden-Doppelschicht und der dritten Schicht der zweiten Elektroden-Doppelschicht angeordnet ist, und wobei die dielektrische Schicht Siliziumoxid (SiO2), Siliziumnitrid (Si3N4), Aluminiumoxid (Al2O3), Yttriumoxid (Y2O3), Titanoxid (TiO2), Hafniumoxid (HfO2), Zirkoniumoxid (ZrO2) oder eine Kombination daraus umfasst.
  15. Struktur nach einem der Ansprüche 9 bis 14, wobei die Kondensatorstruktur auf einem dielektrischen Bereich der ersten Interconnect-Schicht ausgebildet ist.
  16. Verfahren, umfassend: Ausbilden einer ersten Interconnect-Schicht auf einem Substrat; Abscheiden einer ersten Elektroden-Doppelschicht auf der ersten Interconnect-Schicht, wobei die erste Elektroden-Doppelschicht eine erste Schicht und eine zweite Schicht mit einer unterschiedlichen Stickstoffkonzentration umfasst; Abscheiden einer dielektrischen Schicht auf der ersten Elektroden-Doppelschicht, so dass die dielektrische Schicht mit der zweiten Schicht in Kontakt steht; Abscheiden einer zweiten Elektroden-Doppelschicht auf der ersten Interconnect-Schicht, wobei die zweite Elektroden-Doppelschicht eine dritte Schicht und eine vierte Schicht mit einer unterschiedlichen Stickstoffkonzentration umfasst; Strukturieren der ersten Elektroden-Doppelschicht, der dielektrischen Schicht und der zweiten Elektroden-Doppelschicht zum Ausbilden einer Kondensatorstruktur auf der ersten Interconnect-Schicht; und Ausbilden einer zweiten Interconnect-Schicht auf der Kondensatorstruktur, wobei eine leitfähige Struktur der zweiten Interconnect-Schicht mit der zweiten Elektroden-Doppelschicht in Kontakt steht.
  17. Verfahren nach Anspruch 16, wobei das Abscheiden der ersten Elektroden-Doppelschicht ein Abscheiden der ersten Schicht mit einer niedrigeren Stickstoffkonzentration als die zweite Schicht umfasst und wobei jede der ersten und der zweiten Schicht Titannitrid umfasst.
  18. Verfahren nach Anspruch 16 oder 17, wobei das Abscheiden der zweiten Elektroden-Doppelschicht ein Abscheiden der vierten Schicht mit einer niedrigeren Stickstoffkonzentration als die dritte Schicht umfasst und wobei jede der dritten und der vierten Schicht Titannitrid umfasst.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei das Abscheiden der ersten Elektroden-Doppelschicht ein Abscheiden der ersten Schicht dicker als die zweite Schicht umfasst.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei das Abscheiden der zweiten Elektroden-Doppelschicht ein Abscheiden der dritten Schicht dünner als die vierte Schicht umfasst.
DE102020110759.5A 2020-03-26 2020-04-21 Struktur und verfahren für metall-isolator-metall-kondensatoren Active DE102020110759B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/830,981 2020-03-26
US16/830,981 US20210305356A1 (en) 2020-03-26 2020-03-26 Barrier layer for metal insulator metal capacitors

Publications (2)

Publication Number Publication Date
DE102020110759A1 true DE102020110759A1 (de) 2021-09-30
DE102020110759B4 DE102020110759B4 (de) 2023-12-14

Family

ID=76508475

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020110759.5A Active DE102020110759B4 (de) 2020-03-26 2020-04-21 Struktur und verfahren für metall-isolator-metall-kondensatoren

Country Status (5)

Country Link
US (2) US20210305356A1 (de)
KR (1) KR102553612B1 (de)
CN (1) CN113053857A (de)
DE (1) DE102020110759B4 (de)
TW (1) TWI787713B (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985731A (en) 1998-08-17 1999-11-16 Motorola, Inc. Method for forming a semiconductor device having a capacitor structure
DE10260352A1 (de) 2002-12-20 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung
DE102015208657A1 (de) 2014-06-17 2015-12-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterstruktur, die Kondensatoren mit verschiedenen Kondensatordielektrika umfasst, und Verfahren zu ihrer Herstellung
US9812522B2 (en) 2015-11-18 2017-11-07 International Business Machines Corporation Metal-insulator-metal capacitor fabrication with unitary sputtering process

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750500B1 (en) * 1999-01-05 2004-06-15 Micron Technology, Inc. Capacitor electrode for integrating high K materials
KR100638983B1 (ko) * 2004-12-15 2006-10-26 동부일렉트로닉스 주식회사 금속-절연체-금속 커패시터의 제조 방법
KR20070023148A (ko) * 2005-08-23 2007-02-28 매그나칩 반도체 유한회사 Mim 커패시터 및 그 제조방법
JP5458514B2 (ja) * 2008-06-24 2014-04-02 富士通セミコンダクター株式会社 半導体装置の製造方法、及び半導体装置
TWI621183B (zh) * 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5845866B2 (ja) * 2011-12-07 2016-01-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US8878338B2 (en) * 2012-05-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor for interposers and methods of manufacture thereof
US9548348B2 (en) * 2013-06-27 2017-01-17 Cypress Semiconductor Corporation Methods of fabricating an F-RAM
US9466660B2 (en) * 2013-10-16 2016-10-11 Micron Technology, Inc. Semiconductor structures including molybdenum nitride, molybdenum oxynitride or molybdenum-based alloy material, and method of making such structures
US9793339B2 (en) * 2015-01-08 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing copper contamination in metal-insulator-metal (MIM) capacitors
US9978938B2 (en) * 2015-11-13 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive RAM structure and method of fabrication thereof
US10658455B2 (en) * 2017-09-28 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metal insulator metal capacitor structure having high capacitance
DE102018107387B4 (de) * 2017-09-28 2022-08-25 Taiwan Semiconductor Manufacturing Co. Ltd. Metall-isolator-metall-kondensatorstruktur mit hoher kapazität und verfahren zu deren herstellung
US11024801B2 (en) * 2018-06-27 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Diffusion layer for magnetic tunnel junctions
US10665550B2 (en) * 2018-07-16 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Electromagnetic shielding metal-insulator-metal capacitor structure
CN112445433A (zh) * 2019-08-29 2021-03-05 钉钉控股(开曼)有限公司 文件打印方法、装置、设备和系统
CN112764696A (zh) * 2021-01-22 2021-05-07 广州快批信息科技有限公司 一种云打印服务器、远程打印设备的智能打印方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985731A (en) 1998-08-17 1999-11-16 Motorola, Inc. Method for forming a semiconductor device having a capacitor structure
DE10260352A1 (de) 2002-12-20 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung
DE102015208657A1 (de) 2014-06-17 2015-12-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterstruktur, die Kondensatoren mit verschiedenen Kondensatordielektrika umfasst, und Verfahren zu ihrer Herstellung
US9812522B2 (en) 2015-11-18 2017-11-07 International Business Machines Corporation Metal-insulator-metal capacitor fabrication with unitary sputtering process

Also Published As

Publication number Publication date
KR20210122007A (ko) 2021-10-08
CN113053857A (zh) 2021-06-29
TW202137397A (zh) 2021-10-01
US20220367606A1 (en) 2022-11-17
DE102020110759B4 (de) 2023-12-14
TWI787713B (zh) 2022-12-21
KR102553612B1 (ko) 2023-07-07
US20210305356A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102014109444B4 (de) Vorrichtung und Verfahren zur Verringerung des Kontaktwiderstands eines Metalls
DE102014119127B4 (de) Verbindungsstruktur und Verfahren zum Ausbilden derselben
CN101996864B (zh) 在半导体芯片中构造mim电容器的方法和mim电容器
DE112011102446B4 (de) 3D-Durchkontaktierungskondensator mit einer potentialfreien leitfähigen Platte für eine verbesserte Zuverlässigkeit
EP1678746B1 (de) Verfahren zum Ausbilden eines Dielektrikums auf einer kupferhaltigen Metallisierung
EP1724827B1 (de) Verfahren zur Herstellung einer Leitstruktur mit Barrieren-Schichtstapel und entsprechende Leitstruktur
DE10142580B4 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
US6885056B1 (en) High-k dielectric stack in a MIM capacitor and method for its fabrication
DE102019128268A1 (de) Verfahren zum reduzieren von durchschlagausfällen in einem mim-kondensator
DE102018122339A1 (de) Verschlussschicht-schema zum verbessern der rram-leistung
DE102010029525B4 (de) Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements
DE102021116207B4 (de) Hohlraum in Metallverschaltungsstruktur und Verfahren zum Herstellen einer solchen Struktur
DE102019108665A1 (de) Mim-kondensatorstruktur mit hoher dichte
DE102019118369A1 (de) Kappenstruktur für grabenkondensatoren
DE102021111424A1 (de) Speichervorrichtung und Verfahren zu deren Herstellung
DE102011052914A1 (de) Kondensator und Verfahren zu dessen Herstellung
DE102019115467B4 (de) Minderung der Stufenhöhe in Resistive Random-Access-Memorystrukturen
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
DE102014109352A1 (de) Zusammengesetzte kontaktstöpsel-struktur und verfahren zur herstellung
DE102020110759B4 (de) Struktur und verfahren für metall-isolator-metall-kondensatoren
DE102009043740B4 (de) Rückseitenmetallisierung mit besserer Haftung in Hochleistungshalbleiterbauelementen
DE102010003560B4 (de) Halbleiterbauelement mit einem Kondensator in einem Metallisierungssystem, der durch ein Hartmaskenstrukturierungsschema hergestellt ist
DE102021108764A1 (de) Halbleitende metalloxidtransistoren mit einem strukturierten gate und verfahren zum bilden derselben
DE102021110834A1 (de) Zweischichtiger Kanaltransistor und Verfahren zum Bilden desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division