DE102020102919A1

DE102020102919A1 - Frequenzsynthese mit einem durch einen opportunistischen Phasenregelkreis erzeugten Referenzsignal

Info

Publication number: DE102020102919A1
Application number: DE102020102919.5A
Authority: DE
Inventors: Gil Horovitz; Sharon Malevsky; Evgeny Shumaker; Igal Yehuda Kushnir
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2019-03-05
Filing date: 2020-02-05
Publication date: 2020-12-10
Also published as: US20200287557A1; US11264997B2; US20210050857A1; US10804911B2

Abstract

Es werden Systeme, Verfahren und Schaltungsanordnungen zum Erzeugen eines Hochfrequenzsignals (HF-Signals) mit einer gewünschten Hochfrequenz fHFbereitgestellt. In einem Beispiel enthält ein Frequenz-„Synthesizer“-System einen Taktgeber, einen opportunistischen Phasenregelkreis (PLL) und einen HF-PLL. Die Taktschaltungsanordnung ist dafür konfiguriert, ein Taktsignal mit einer Frequenz fXTLzu erzeugen. Der opportunistische Phasenregelkreis (PLL) ist dafür konfiguriert, ein Referenzsignal mit einer Referenzfrequenz fREFzu erzeugen, die nahe einer freilaufenden Frequenz eines Oszillators in dem opportunistischen PLL ist. Der opportunistische PLL ist dafür konfiguriert, das Referenzsignal mit dem Taktsignal zu synchronisieren. Der HF-PLL ist dafür konfiguriert, das HF-Signal mit der gewünschten Hochfrequenz zu erzeugen und das HF-Signal mit dem Referenzsignal zu synchronisieren.

Description

HINTERGRUND
Phasenregelkreise (PLLs) werden häufig verwendet, um Lokaloszillatorsignale (LO-Signale) mit beliebigen Frequenzen zu erzeugen, um Signale in einer Vorrichtung zwischen dem Basisbandbereich und dem HF-Bereich umzusetzen. Ein PLL synchronisiert das durch eine Oszillatorschaltung erzeugte HF-Signal mit einem Referenzsignal, um sicherzustellen, dass das HF-Signal in Bezug auf andere Signale in der Vorrichtung phasenausgerichtet ist.
Figurenliste

1 stellt ein beispielhaftes Frequenz-„Synthesizer“-System dar, das eine Taktschaltungsanordnung auf der Grundlage eines Kristalls verwendet, um ein Referenzsignal für einen HF-PLL zu erzeugen.
2 stellt ein beispielhaftes Frequenz-„Synthesizer“-System, das einen opportunistischen PLL enthält, der ein Referenzsignal für einen HF-PLL erzeugt, gemäß verschiedenen beschriebenen Aspekten dar.
3 stellt einen beispielhaften Ablaufplan eines beispielhaften Verfahrens des Erzeugens eines HF-Signals mit einer gewünschten HF-Frequenz gemäß verschiedenen beschriebenen Aspekten dar.
4 stellt einen beispielhaften Ablaufplan eines anderen beispielhaften Verfahrens des Erzeugens eines HF-Signals mit einer gewünschten HF-Frequenz gemäß verschiedenen beschriebenen Aspekten dar.
5 stellt einen beispielhaften opportunistischen PLL-Frequenzeinstellbereich, der auf ein beispielhaftes HF-Frequenzband abgebildet ist, gemäß verschiedenen beschriebenen Aspekten dar.
6 stellt ein beispielhaftes HF-Frequenzband, das auf einen beispielhaften opportunistischen PLL-Frequenzeinstellbereich abgebildet ist, für acht verschiedene sub-ganzzahlige Anteile des HF-PLL-Verhältnisses gemäß verschiedenen beschriebenen Aspekten dar.
7 stellt ein beispielhaftes Frequenz-„Synthesizer“-System, das einen opportunistischen PLL enthält, der ein Referenzsignal für zwei HF-PLLs erzeugt, gemäß verschiedenen beschriebenen Aspekten dar.
8 stellt eine beispielhafte HF-Schaltungsanordnung gemäß verschiedenen beschriebenen Aspekten dar.

BESCHREIBUNG
Hochfrequenzkommunikationssysteme (HF-Kommunikationssysteme) stützen sich auf die Erzeugung von HF-Signale mit einem weiten Bereich von Frequenzen. Während der Durchsatz von Vorrichtungen zunimmt, nimmt die Forderung nach der spektralen Reinheit der HF-Signale zu. Die nächste Generation von Funksendeempfängerstandards (wie etwa fortgeschrittenes LTE, 5G-Millimeterwellen und 802.11ax Wi-Fi) erlegt der spektralen Reinheit von Lokalfrequenzoszillatoren (LO) äußerst hohe Anforderungen auf, während sie gleichzeitig in einem breiten Frequenzbereich einen dichten Kanalabstand fordert.
Üblicherweise werden für die Lokalfrequenzerzeugung in Kommunikationssystemen vollständig digitale Phasenregelkreise (ADPLLs) verwendet. Diese Systeme verwenden einen festen Frequenzreferenzstandard (häufig als ein REF-Takt bezeichnet), der üblicherweise auf einem hochstabilen Schwingquarz- oder Kristallresonator beruht. 1 stellt ein typisches Frequenz-„Synthesizer“-System 10 auf der Grundlage eines ADPLL dar, das ein festes Referenzsignal nutzt, das durch eine Taktschaltungsanordnung 15 auf der Grundlage eines Kristalls erzeugt wird, um ein HF-Signal mit der Frequenz f_HF zu erzeugen. Ein HF-PLL 40 verriegelt die Phase eines Hochfrequenzoszillators 46 mit dem Taktsignal (mit einer verhältnismäßig niedrigen Frequenz f_XTL). Während die Taktschaltungsanordnung 15 einen Kristall enthält, kann irgendeine andere Taktschaltungsanordnung, die verwendet wird, um den Betrieb der Komponenten über mehrere Schaltungen zu synchronisieren, verwendet werden, um die Taktschaltungsanordnung 15 zu implementieren. Der Begriff PLL, wie er hier verwendet ist, enthält ADPLLs sowie irgendeinen anderen PLL und soll nicht auf die Bezugnahme nur auf ADPLLs beschränkt sein.
Ein Zeit-Digital-Umsetzer (TDC) 42 quantifiziert eine Phasendifferenz zwischen dem Referenzsignal und dem durch den HF-PLL 40 ausgegebenen HF-Signal. Aus dieser digitalen Differenz wird der Phasenfehler berechnet. Der TDC 42 wird betrieben, um die Phasendifferenz zwischen einer Flanke des Taktsignals und jeder N-ten Flanke des HF-Signals zu quantifizieren, was äquivalent der „Teilung“ der HF-Rückkopplungssignalfrequenz durch N ist. Die Größe N (hier das Verhältnis genannt), die eine ganze Zahl oder ein ganzzahliger Anteil, kombiniert mit einem sub-ganzzahligen Anteil, sein kann, wird durch den PLL verwendet, um die Beziehung zwischen f_HF und f_REF zu regeln.
Die Phasenfehlerausgabe durch den TDC 42 wird durch ein digitales Schleifenfilter 44 gefiltert und das gefilterte Signal wird verwendet, um den digital geregelten Hochfrequenzoszillator (DCO) 46 dafür einzustellen, das HF-Signal mit dem Taktsignal phasengleich zu machen. Der Betrieb des HF-PLL 40 kann als eine gefilterte Frequenzmultiplikation des Referenzsignals (mit dem Verhältnis N) angesehen werden, um das HF-Signal zu erzeugen. Obgleich in dieser Beschreibung die Multiplikation mit dem / Division durch das Verhältnis konzeptionell in der Weise dargestellt ist, dass sie eine Funktion des TDC ist, sind die hier beschriebenen Systeme, Verfahren und Schaltungsanordnungen ebenfalls auf PLLs anwendbar, in denen eine andere Schaltungsanordnung diese Operation ausführt.
In Abhängigkeit von der Technik der Erzeugung einer gebrochenen Frequenz, die (etwa teilerlos oder auf der Grundlage eines Sigma-Delta-angesteuerten Multi-Modulus-Teilers (MMD)) genutzt wird, können sich die periodischen Phasenfehler in Form kohärenter unerwünschter Signale oder in einem erhöhten Inband-Grundrauschen manifestieren. Im Fall eines teilerlosen ADPLL erfassen periodische Phasenfehler eine unerwünschte Manifestation und werden sie gebrochene Störsignale genannt. Die Phasenrauschleistungsfähigkeit eines ADPLL wird durch das Taktsignal-Phasenrauschverhalten und durch die periodischen Phasenfehler, die wegen des Verhältnisses N (f_HF/f_REF) in dem ADPLL erzeugt werden, dominiert. Um die ADPLL-Phasenrauschleistungsfähigkeit zu verbessern, werden hochfrequente und somit untragbar teure Kristalle verwendet. Somit gibt es einen inhärenten Grenzwert an die erzielbare spektrale Reinheit des HF-Signals.
Die Hauptnachteile der Verwendung einer festen Referenzfrequenz wie im System 10 enthalten Leistungsfähigkeitsbeschränkungen und periodische Fehler. Das Referenzsignalrauschen skaliert gemäß 20log₁₀(f_HF/f_REF) (zur Erinnerung: f_HF/f_REF = N). Somit wird die Leistungsfähigkeit verschlechtert, während das Verhältnis zwischen der gewünschten HF-Frequenz und der festen Referenzsignalfrequenz zunimmt. Das heißt, dass die Leistungsfähigkeit auf die Bereiche, die durch Oszillatoren auf der Grundlage eines Kristalls erzeugt werden können, beschränkt ist. Ferner treten wegen des Wesens der gebrochenen PLL wesentliche periodische Fehler auf, was die Nutzbarkeit in Standards dichter Kanalisierung wie etwa 5G beschränkt.
Hier werden Systeme, Schaltungsanordnungen und Verfahren beschrieben, die unter Verwendung eines opportunistischen PLL ein HF-Signal mit einer hohen spektralen Reinheit erzeugen, um ein Referenzsignal mit einer Zwischenfrequenz zu erzeugen, das mit einem Niederfrequenzoszillator wie etwa einem Kristalloszillator synchronisiert wird. Der opportunistische PLL enthält einen schmalbandigen Hochleistungs-DCO, der ein Referenzsignal mit einer beliebig, aber mäßig abstimmbaren Frequenz erzeugt, was Leistungsfähigkeitsbeeinträchtigungen, die für die Synthese der gebrochenen Frequenz üblich sind, mildern hilft und in jedem der Phasenregelkreise (opportunistisch und HF) eine breite Wahl effektiver Verhältnisse bereitstellt. Auf diese Weise wird unter Verwendung eines schmalbandigen digital geregelten Oszillators (DCO) (der, da er einen beschränkten Abstimmmechanismus aufweist, einen niedrigen parasitären Inhalt aufweist) ein PLL mit sehr niedrigem „Jitter“ erzeugt, der mit einer beliebigen Frequenz verriegelt wird (hier „opportunistisch genannt“). Der Hochleistungs-DCO ermöglicht, dass der opportunistische PLL eine schmale Phasenverriegelungsbandbreite anwendet, was wiederum zur wesentlichen Filterung gebrochener Störsignale beiträgt und andere Probleme, die durch die Verwendung von Referenzsignalen mit einer festen verhältnismäßig niedrigen Frequenz verursacht werden, mildert. Die hier beschriebenen Systeme, Schaltungsanordnungen und Verfahren behandeln und mildern Inbandrauschen und Störsignale und führen eine bessere Abwägung für Hochleistungs-PLLs ein.
Die vorliegende Offenbarung wird nun anhand der beigefügten Figuren beschrieben, wobei zur Bezugnahme auf gleiche Elemente überall gleiche Bezugszeichen verwendet sind und wobei die dargestellten Strukturen und Vorrichtungen nicht notwendig maßstabsgerecht sind. Wie die Begriffe „Modul“, „Komponente“, „System“, „Schaltung“, „Element“, „Schnitt“, „Schaltungsanordnung“ und dergleichen hier genutzt sind, sollen sie sich auf eine Menge einer oder mehrerer elektronischer Komponenten, auf eine computerbezogene Entität, auf Hardware, auf Software (z. B. in Ausführung) und/oder auf Firmware beziehen. Zum Beispiel kann die Schaltungsanordnung oder ein ähnlicher Begriff ein Prozessor, ein Prozess, der in einem Prozessor ausgeführt wird, ein Controller, ein Objekt, ein ausführbares Programm, eine Speichervorrichtung und/oder ein Computer mit einer Verarbeitungsvorrichtung sein. Beispielhaft können eine Anwendung, die in einem Server ausgeführt wird, und der Server ebenfalls eine Schaltungsanordnung sein. In derselben Schaltungsanordnung können eine oder mehrere Schaltungen liegen und die Schaltungsanordnung kann in einem Computer lokalisiert sein und/oder zwischen zwei oder mehr Computern verteilt sein. Es können hier eine Menge von Elementen oder eine Menge anderer Schaltungen beschrieben sein, in denen der Begriff „Menge“ als „ein oder mehrere“ interpretiert werden kann.
Als ein anderes Beispiel kann eine Schaltungsanordnung oder ein ähnlicher Begriff eine Einrichtung mit spezifischer Funktionalität sein, die durch mechanische Teile bereitgestellt wird, die durch eine elektrische oder elektronische Schaltungsanordnung betrieben werden, in der die elektrische oder elektronische Schaltungsanordnung durch eine Softwareanwendung oder durch eine Firmwareanwendung, die durch einen oder mehrere Prozessoren ausgeführt wird, betrieben werden kann. Der eine oder die mehreren Prozessoren können intern oder extern zu der Einrichtung sein und können wenigstens einen Teil der Software- oder Firmwareanwendung ausführen. Als ein abermals anderes Beispiel kann die Schaltungsanordnung eine Einrichtung sein, die spezifische Funktionalität durch elektronische Komponenten ohne mechanische Teile bereitstellt; die elektronischen Komponenten können darin einen oder mehrere Prozessoren enthalten, um ausführbare Anweisungen auszuführen, die in einem computerlesbaren Speichermedium und/oder in Firmware gespeichert sind, die wenigstens teilweise die Funktionalität der elektronischen Komponenten übermitteln.
Wenn auf ein Element in der Weise Bezug genommen ist, dass es mit einem anderen Element „verbunden“ oder „gekoppelt“ ist, kann es mit dem anderen Element selbstverständlich physikalisch verbunden oder gekoppelt sein, so dass ein Strom und/oder elektromagnetische Strahlung (z. B. ein Signal) entlang eines durch die Elemente gebildeten leitfähigen Wegs fließen kann. Wenn die Elemente in der Weise beschrieben sind, dass sie miteinander gekoppelt oder verbunden sind, können zwischen dem Element und dem anderen Element liegende leitfähige, induktive oder kapazitive Elemente vorhanden sein. Wenn sie miteinander gekoppelt oder verbunden sind, kann ferner ein Element in der Lage sein, in dem anderen Element eine Spannung oder einen Stromfluss oder eine Ausbreitung einer elektromagnetischen Welle ohne physikalischen Kontakt oder dazwischenliegende Komponenten zu induzieren. Wenn auf eine Spannung, auf einen Strom oder auf ein Signal in der Weise Bezug genommen ist, dass sie an ein Element „angelegt“ werden, können die Spannung, der Strom oder das Signal ferner mittels einer physikalischen Verbindung oder mittels einer kapazitiven, elektromagnetischen oder induktiven Kopplung, die keine physikalische Verbindung umfasst, zu dem Element geleitet werden.
Wie es hier verwendet ist, kann ein Signal, das einen Wert oder andere Informationen „angibt“, ein digitales oder analoges Signal sein, das den Wert oder die anderen Informationen in einer Weise codiert oder auf andere Weise übermittelt, dass er bzw. sie durch eine Komponente, die das Signal empfängt, decodiert werden können und/oder darin eine Antwortaktion veranlassen können. Das Signal kann vor seinem Empfang durch die empfangende Komponente in einem computerlesbaren Speichermedium gespeichert oder gepuffert werden und die empfangende Komponente kann das Signal aus dem Speichermedium auslesen. Ferner kann ein „Wert“, der irgendeine Größe, irgendeinen Zustand oder irgendeinen Parameter „angibt“, physikalisch als ein digitales Signal, als ein analoges Signal oder als gespeicherte Bits, die den Wert codieren oder auf andere Weise übermitteln, verkörpert sein.
Die Verwendung des Worts Beispiel soll Konzepte auf konkrete Weise darstellen. Die hier verwendete Terminologie dient nur zur Beschreibung bestimmter Beispiele und soll nicht auf Beispiele einschränken. Wie sie hier verwendet sind, sollen die Singularformen „ein“, „eine“ und „der“, sofern der Kontext nicht klar etwas anderes angibt, die Pluralformen ebenfalls enthalten. Ferner spezifizieren die Begriffe „umfasst“, „umfassend“, „enthält“ und/oder „enthaltend“, wenn sie hier verwendet sind, selbstverständlich die Anwesenheit der genannten Merkmale, ganzen Zahlen, Schritte, Operationen, Elemente und/oder Komponenten, schließen die Anwesenheit oder Hinzufügung eines oder mehrerer anderer Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen davon aber nicht aus.
In der folgenden Beschreibung sind mehrere Einzelheiten dargelegt, um eine gründlichere Erläuterung der Ausführungsformen der vorliegenden Offenbarung zu bieten. Allerdings ist für den Fachmann auf dem Gebiet selbstverständlich, dass Ausführungsformen der vorliegenden Offenbarung ohne diese spezifischen Einzelheiten verwirklicht werden können. In anderen Fällen sind gut bekannte Strukturen und Vorrichtungen vielmehr in Blockschaltbildform als detailliert gezeigt, um die Verdeckung von Ausführungsformen der vorliegenden Offenbarung zu vermeiden. Sofern nicht spezifisch etwas anderes angemerkt ist, können außerdem Merkmale der verschiedenen im Folgenden beschriebenen Ausführungsformen miteinander kombiniert werden.
2 stellt ein beispielhaftes Frequenz-„Synthesizer“-System 100 dar, das einen opportunistischen PLL 120 zum Erzeugen eines Referenzsignals für einen HF-PLL 140 enthält. Die Frequenz des durch den opportunistischen PLL 120 erzeugten Referenzsignals ist etwa zwei Größenordnungen höher als Frequenzen, die durch eine Taktschaltungsanordnung 115 auf der Grundlage eines Kristalls erzeugt werden können, während die Phasenrauschqualität aufrechterhalten oder sogar verbessert ist. Das durch die Taktschaltungsanordnung 115 erzeugte Taktsignal, das eine Frequenz F_XTL aufweist, wird verwendet, um die Langzeitphasendrift eines Hochleistungsoszillators 126 (wobei der Oszillator 126 in einem Beispiel ein DCO ist) zu verriegeln, ohne die Mittenfrequenzverschiebung des Oszillators 126 wegen Leistungs-/Spannungs-/Temperatur- (PVT-) Änderungen zu kompensieren. Der Oszillator 126 wird dafür geregelt, ein Referenzsignal mit der Frequenz f_REF zu erzeugen, die so gewählt wird, dass sie mit einer optimalen Oszillationsfrequenz, die durch den Prozess vorgeschrieben wird, bei der der Gütefaktor (FOM) optimiert ist, zusammenfällt. Der Oszillator 126 weist einen mäßigen Abstimmbereich (weniger als 1 % oder in der Größenordnung von f_XTL) auf, d. h., dass viele Rauschen erzeugenden Abstimmkomponenten wie etwa geschaltete Kondensatorbänke weggelassen sein können, was die Stabilität des durch den opportunistischen PLL 120 erzeugten Referenzsignals stark verbessert.
Für diese Beschreibung enthält der Begriff „opportunistischer PLL“ schmalbandige Niederleistungsoszillatoren, die mit einer Niederfrequenz-Taktschaltungsanordnung auf der Grundlage eines Kristalls (oder mit einer anderen niederfrequenten Systemtaktquelle) verriegelt werden. Um das Referenzsignal zu erzeugen, wird der opportunistische PLL zunächst in einer offenen prozessgekoppelten Betriebsart betrieben, in der der Oszillator (oder DCO) in dem opportunistischen PLL bei einer Frequenz bei oder nahe seiner freilaufenden Frequenz (oder unkompensierten Frequenz oder Grundfrequenz) arbeitet. Daraufhin wird der opportunistische PLL in einer geschlossenen prozessgekoppelten Betriebsart betrieben, so dass das Referenzsignal mit dem Taktsignal synchronisiert ist. Nachdem sie mit dem Referenztakt phasenverriegelt worden ist, variiert die Phase des durch den opportunistischen PLL erzeugten Signals nicht nennenswert über die Zeit und kann als deterministisch angesehen werden, während die Frequenz einen Wert besitzt, der von den Betriebsbedingungen des Oszillators, wenn der Kreis verriegelt ist, abhängt. Der Oszillator in dem opportunistischen PLL ist in der Lage, nur innerhalb eines schmalen Bereichs um seine freilaufende Frequenz abzustimmen. Somit weist das durch den opportunistischen PLL 120 erzeugte Referenzsignal eine hohe spektrale Reinheit und eine Betriebsfrequenz, die für gegebene Herstellungsprozesse mit einer begrenzten Abstimmbarkeit hauptsächlich durch die optimale Oszillatorfrequenz bestimmt ist, auf. Durch Nutzung eines schmalbandigen Kreises werden Rauschen und Fehler, die sowohl die Taktschaltungsanordnung als auch der TDC beiträgt, wesentlich unterdrückt, was die Verwendung eines preiswerten Kristalls in der Taktschaltungsanordnung 115 und eines Niederleistungs-TDC ermöglicht.
Wenn der opportunistische PLL 120 als eine Quelle für das Referenzsignal für den HF-PLL 140 verwendet wird, stellt er gegenüber der direkten Verwendung des Taktsignals als das Referenzsignal für den HF-PLL 140 zwei Vorteile bereit. Diese Vorteile sind die erhöhte Frequenz des Referenzsignals und die Fähigkeit, an der Referenzfrequenz (kleine) Einstellungen vorzunehmen. In der üblichen Entwurfspraxis (1) kann der Rauschbeitrag des Kristalloszillators in der Taktschaltungsanordnung über $P N_{X 0} + 20 {log}_{10} \frac{F_{H F}}{F_{R E F}}$
berechnet werden.
Somit trägt z. B. das Phasenrauschen eines 60-MHz-Kristalloszillators, der bei einem Versatz von 1 MHz zu einem Grundrauschen von -160 dBc/Hz abflacht, wenn er als eine Taktschaltungsanordnung für einen PLL verwendet wird, der ein HF-Signal bei 6 GHz erzeugt, ein äquivalentes Rauschen von $- 160 \frac{d B c}{H z} + 20 {log}_{10} - 120 \frac{d B c}{H z}$
bei. Wenn zum Erzeugen des Referenzsignals ein 3-GHz-Hochleistungs-DCO verwendet wird, der ein Phasenrauschen von -135 $\frac{d B c}{H z}$
bei einem Versatz von 1 MHz aufweist, wird bei ihm zu demselben 6-GHz-Signal wesentlich weniger Phasenrauschen beigetragen: $- 135 \frac{d B c}{H z} + 20 {log}_{10} \frac{6 G H}{3 G H} = - 129 \frac{d B c}{H z} .$
Es ist zu sehen, dass das Phasenrauschen unter Verwendung eines (im Vergleich zu der Taktsignalfrequenz) hochfrequenten Referenzsignals um 9 dB verringert ist. Darüber hinaus wird der Quantisierungsfehler des TDC 122 unter Verwendung eines Referenzsignals mit höherer Frequenz über eine größere Bandbreite verteilt, so dass seine Dichte um das Verhältnis zwischen der Hochfrequenz des Referenzsignals und der XTAL-Frequenz abnimmt.
Dass es (durch Abstimmen des Oszillators 126) eine Kontrolle über die Referenzfrequenz gibt, bietet die Fähigkeit, den HF-PLL 140 unter Verwendung eines Verhältnisses N zu betreiben, das so gewählt wird, dass ein HF-Signal erzeugt wird, in dem sich Störsignale weit außerhalb des Bands befinden und/oder durch das digitale Schleifenfilter (DLF) 144 stark unterdrückt sind. Ein gebrochenes Störsignal ist ein periodischer Fehler, der durch die Phasenumhüllung in dem TDC 142 (in einem teilerlosen Sigma-Delta-DPLL erster Ordnung) erzeugt wird. Wenn das Verhältnis nahe (aber nicht gleich) entweder einer ganzen Zahl oder einer sub-ganzzahligen Zahl (1 durch eine kleine Zahl) ist, hat der Fehler eine Periode, die nahe der HF-Signalfrequenz ist. Dies macht es wegen des Tiefpasswesens der Übertragungsfunktion der Taktschaltungsanordnung äußerst schwierig, den Fehler herauszufiltern. Die variable Referenzsignalfrequenz ermöglicht, dass das Frequenz-„Synthesizer“-System 100 periodische Phasenfehler in dem HF-PLL 140 dadurch vermeidet, dass die in dem opportunistischen PLL 120 und in dem HF-PLL 140 verwendeten Verhältnisse in der Weise gewählt werden, dass irgendein resultierender periodischer Fehler durch wenigstens eine der Übertragungsfunktionen des geschlossenen Regelkreises herausgefiltert wird.
Es wird daran erinnert, dass die Frequenz des Referenzsignals nicht a priori gesetzt ist, sondern vielmehr eine optimale (z. B. freilaufende Frequenz) ist, die mit dem Taktsignal phasenverriegelt wird. Das heißt, dass die Referenzsignalfrequenz gemessen werden sollte. Die Regelungsschaltungsanordnung 160 enthält eine Messschaltungsanordnung 165, die dafür konfiguriert ist, die Frequenz des Referenzsignals zu messen. Auf der Grundlage dieser gemessenen Referenzfrequenz und der gewünschten HF-Frequenz bestimmt die Regelungsschaltungsanordnung ein „gutes“ Verhältnis N, das dazu neigt, periodische Phasenfehler zu vermeiden. Daraufhin regelt die Regelschaltung 160 den Oszillator 126 oder stellt sie ihn dafür ein, das ausgewählte Verhältnis N in der Weise zu kompensieren, dass das Referenzsignal, wenn es mit dem HF-PLL-Verhältnis multipliziert wird, die gewünschte HF-Frequenz erzeugt. In einem Beispiel enthält die Messschaltungsanordnung 165 einen einfachen Zykluszähler. Die Messschaltungsanordnung 165 kann ebenfalls die Messung des Zählers mit durch den TDC 122 zusammengetragenen Informationen kombinieren.
Da die Referenzfrequenz in dem opportunistischen PLL auf der Grundlage der freilaufenden Frequenz des Oszillators bestimmt wird und da der Oszillator eine sehr beschränkte Abstimmfähigkeit aufweist, während sich die Betriebsbedingungen ändern, kann eine „neue“ Referenzfrequenz gewählt werden, die die Eigenschaften des Oszillators in den neuen Betriebsbedingungen widerspiegelt. Die Regelungsschaltungsanordnung 160 ist so konfiguriert, dass sie bestimmte „Neukalibrierungs“-Kriterien wie etwa die Temperatur, die Versorgungsleistung, die verstrichene Zeit seit einer letzten Kalibrierung oder sogar eine Änderung der gewünschten HF-Signalfrequenz überwacht. Als Reaktion darauf, dass ein Neukalibrierungskriterium erfüllt ist, regelt die Regelungsschaltungsanordnung 160 den opportunistischen PLL dafür, durch Betreiben in einer offenen prozessgekoppelten Bedingung in der Weise, dass der Oszillator 126 mit einer neuen freilaufenden Frequenz für den Oszillator arbeitet, ein neues Referenzsignal zu erzeugen, und regelt die Regelungsschaltungsanordnung den opportunistischen PLL daraufhin dafür, in einer geschlossenen prozessgekoppelten Bedingung zu arbeiten („den Kreis zu verriegeln“), so dass ein neues f_REF näherungsweise die neue freilaufende Frequenz ist und das neue Referenzsignal mit dem Taktsignal synchronisiert ist. Daraufhin regelt die Regelungsschaltungsanordnung 160 den HF-PLL 140 dafür, ein neues Verhältnis (N) zwischen einer neuen gemessenen f_REF und der HF-Frequenz zu bestimmen; die neue f_REF auf der Grundlage des Verhältnisses einzustellen; und den DCO 146 auf der Grundlage einer Phasendifferenz zwischen dem neuen Referenzsignal und dem HF-Rückkopplungssignal zu regeln, um das HF-Signal mit dem neuen Referenzsignal zu synchronisieren.
3 stellt einen Ablaufplan eines beispielhaften Verfahrens 300 zum Erzeugen eines gewünschten Hochfrequenzsignals (HF-Signals) mit einer gewünschten HF-Frequenz f_HF dar. Das Verfahren 300 kann z. B. durch das Frequenz-„Synthesizer“-System 100 aus 2 ausgeführt werden. Das Verfahren enthält bei 310 das Erzeugen eines Taktsignals mit einer Frequenz f_XTL mit einer Taktschaltungsanordnung. Bei 320 enthält das Verfahren das Erzeugen eines Referenzsignals mit einer Referenzfrequenz f_REF. Bei 330 enthält das Verfahren das Synchronisieren des Referenzsignals mit dem Taktsignal mit einem opportunistischen Phasenregelkreis (PLL). Bei 340 wird das HF-Signal mit der gewünschten Hochfrequenz erzeugt. Bei 350 enthält das Verfahren das Synchronisieren des HF-Signals mit dem Referenzsignal unter Verwendung eines HF-PLL.
4 stellt einen Ablaufplan eines beispielhaften Verfahrens dar, das durch die Regelungsschaltungsanordnung des Frequenz-„Synthesizer“-Systems 100 aus 2 ausgeführt werden kann, um einen ganzzahligen Anteil und einen sub-ganzzahligen Anteil des durch den TDC 142 verwendeten Verhältnisses N zu bestimmen. Bei 140 enthält das Verfahren das Bestimmen der gewünschten f_HF. Bei 420 wird die Referenzfrequenz f_REF direkt und/oder unter Verwendung von Informationen von PLL-Komponenten gemessen. Bei 430 wird auf der Grundlage von f_HF/f_REF ein ganzzahliger Anteil (A) des Verhältnisses (oder der Bandauswahl) bestimmt. Bei 440 enthält das Verfahren das Bestimmen eines Frequenzmodulos Δf_HF auf der Grundlage von f_HF - A · f_REF und bei 450 das Wählen eines Nenners (B) eines sub-ganzzahligen Verhältnisses (oder die Auflösung der Intra-Ganzzahl-Abstimmung) auf der Grundlage des Frequenzmodulos. Bei 460 wird auf der Grundlage von B · Δf_HF/f_REF ein nächstgelegener Zähler (n) eines sub-ganzzahligen Verhältnisses bestimmt. Bei 470 wird das Verhältnis (N) für den HF-PLL 140 A + n/B gesetzt. Bei 480 wird der opportunistische PLL zum Erzeugen eines Referenzsignals mit der Referenzfrequenz f_HF/N geregelt. In anderen Beispielen können andere Verfahren verwendet werden, um auf der Grundlage einer gemessenen Referenzfrequenz und einer gewünschten HF-Frequenz den ganzzahligen Anteil und den sub-ganzzahligen Anteil des Verhältnisses zu bestimmen oder zu setzen.
5 stellt dar, wie ein minimaler Abstimmbereich des opportunistischen PLL um 2500 Teile pro Million (ppm) bei einem gegebenen HF-PLL mit einem sub-ganzzahligen Anteil des Verhältnisses mit einer Auflösung von 1/8 ein Frequenzband von 250 MHz umfassen kann. Falls die gewünschte HF-Frequenz z. B. 12.100 MHz beträgt, sollte der sub-ganzzahlige Anteil des Verhältnisses N für den HF-PLL 140 als 3/8 gewählt werden und sollte der Oszillator 126 (2) um +500 ppm eingestellt werden. Obgleich 5 zeigt, dass ein minimaler Abstimmbereich für den opportunistischen PLL ein Frequenzband von 250 MHz umfasst, stellt 6 dar, dass ein etwas breiterer Abstimmbereich von 5000 ppm zusätzliche Flexibilität beim Wählen des sub-ganzzahligen Anteils des Verhältnisses des HF-PLL bereitstellt. Falls die gewünschte Frequenz z. B. 12.100 MHz beträgt, kann der sub-ganzzahlige Anteil als 3/8 mit einer Einstellung von +500 ppm oder als 2/8 mit einer Einstellung von +3000 ppm gewählt werden. Auf diese Weise kann (z. B. durch die Regelungsschaltungsanordnung 160 aus 2) ein anderer sub-ganzzahliger Anteil gewählt werden und der opportunistische PLL-Oszillator dementsprechend eingestellt werden, falls irgendeiner der möglichen sub-ganzzahligen Anteile der Verhältnisse zu Inband-Störsignalen oder Inband-Harmonischen führen würde. In einem Beispiel könnte einer der anderen möglichen sub-ganzzahligen Anteile (wobei das Verhältnis z. B. keine ganze Zahl ist) gewählt werden, um Harmonische zu vermeiden, falls einer der möglichen sub-ganzzahligen Anteile 0/8 ist (das Verhältnis z. B. eine ganze Zahl ist).
7 stellt ein beispielhaftes Frequenz-„Synthesizer“-System 700 dar, das das System 100 aus 2 und einen zusätzlichen HF-PLL 740, der ein zweites HF-Signal mit einer zweiten HF-Frequenz erzeugt, enthält. Der HF-PLL 740 verwendet das durch den opportunistischen PLL 120 erzeugte Referenzsignal als ein Referenzsignal. Der HF-PLL 740 weist ein anderes Verhältnis auf, das auf der Grundlage der zweiten HF-Frequenz und des aktuellen Werts der Referenzsignalfrequenz bestimmt wird. In einem Beispiel erzeugt der HF-PLL 740 ein HF-Signal mit derselben Frequenz wie das durch den HF-PLL 140 erzeugte HF-Signal, aber mit einer niedrigeren Leistung oder Qualität. Wenn es die Bedingungen zulassen, ermöglicht dies eine Flexibilität bei der Verwendung des Niederleistungs-HF-PLL 740. Somit kann der opportunistische PLL 120 als eine „hochwertige“ Referenzsignalquelle für mehrere andere PLLs verwendet werden, die in der Lage sind, ihren Betrieb auf der Grundlage des vorliegenden Werts der Referenzsignalfrequenz anzupassen.
Aus der vorstehenden Beschreibung ist zu sehen, dass die Verwendung eines opportunistischen PLL zum Erzeugen eines stabilen Referenzsignals mit verhältnismäßig hoher Frequenz, während eine mäßige Abstimmfähigkeit bereitgestellt wird, eine Niederleistungslösung zum Erzeugen von HF-Signalen mit sehr niedrigem Phasenrauschen liefert. Dies führt in anspruchsvollen Hochleistungs-Standards wie etwa 5G und Wi-Fi-Protokollen der nächsten Generation zu einer verbesserten Fehlervektorgröße (EVM) sowohl des Senders als auch des Empfängers. Außerdem werden strenge Anforderungen an den Kristall (Frequenz, Genauigkeit usw.) wesentlich gelockert, so dass preiswertere Komponenten verwendet werden können.
8 stellt eine HF-Schaltungsanordnung 800 gemäß einigen Aspekten dar. In einem Aspekt kann die HF-Schaltungsanordnung 800 eines oder mehrere jeweils einer ZF-Schnittstellen-Schaltungsanordnung 805, einer Filterungsschaltungsanordnung 810, einer Aufwärtsumsetzungs- und Abwärtsumsetzungsschaltungsanordnung 815, einer „Synthesizer“-Schaltungsanordnung 820, einer Filterungs- und Verstärkungsschaltungsanordnung 825, einer Leistungskombinations- und Leistungsteilungsschaltungsanordnung 830 und einer Funkkettenschaltungsanordnung 835 enthalten. Die Aufwärtsumsetzungs- und Abwärtsumsetzungsschaltungsanordnung 815 kann die Frequenz-„Synthesizer“-Systeme 100, 200 aus 2 und 3 enthalten und/oder die Verfahren 300, 400 aus 3 und 4 ausführen.
Obgleich die Erfindung in Bezug auf eine oder mehrere Implementierungen dargestellt und beschrieben worden ist, können an den dargestellten Beispielen Änderungen und/oder Abwandlungen vorgenommen werden, ohne von dem Erfindungsgedanken und Schutzumfang der beigefügten Ansprüche abzuweichen. Insbesondere hinsichtlich der durch die oben beschriebenen Komponenten oder Strukturen (Anordnungen, Vorrichtungen, Schaltungen, Systeme usw.) ausgeführten verschiedenen Funktionen sollen die verschiedenen zur Beschreibung solcher Komponenten verwendeten Begriffe (einschließlich einer Bezugnahme auf ein „Mittel“), sofern nicht etwas anderes angegeben ist, irgendeiner Komponente oder Struktur entsprechen, die die spezifizierte Funktion der beschriebenen Komponente ausführt (die z. B. funktional äquivalent ist), auch wenn sie der offenbarten Struktur, die die Funktion in den hier dargestellten beispielhaften Implementierungen der Erfindung ausführt, nicht strukturell äquivalent ist.
Beispiele können einen Gegenstand wie etwa ein Verfahren, ein Mittel zum Ausführen von Handlungen oder Blöcken des Verfahrens, wenigstens ein maschinenlesbares Medium, das Anweisungen enthält, die, wenn sie durch eine Maschine ausgeführt werden, veranlassen, dass die Maschine Handlungen des Verfahrens oder einer Vorrichtung oder eines Systems zur Verwendung eines opportunistischen PLL zum Erzeugen eines Referenzsignals und zum Erzeugen eines HF-Signals, das mit dem Referenzsignal synchronisiert ist, ausführt, gemäß hier beschriebenen Ausführungsformen und Beispielen enthalten.
Beispiel 1 ist ein Frequenz-„Synthesizer“-System, das dafür konfiguriert ist, ein Hochfrequenzsignal (HF-Signal) mit einer gewünschten Hochfrequenz f_HF zu erzeugen, das eine Taktschaltungsanordnung, einen opportunistischen Phasenregelkreis (PLL) und einen HF-PLL enthält. Die Taktschaltungsanordnung ist dafür konfiguriert, ein Taktsignal mit einer Frequenz F_XTL zu erzeugen. Der opportunistische PLL ist dafür konfiguriert, ein Referenzsignal mit einer Referenzfrequenz f_REF zu erzeugen, die nahe einer freilaufenden Frequenz eines Oszillators in dem opportunistischen PLL ist. Der opportunistische PLL ist dafür konfiguriert, das Referenzsignal mit dem Taktsignal zu synchronisieren. Der HF-PLL ist dafür konfiguriert, das HF-Signal mit der gewünschten HF-Funkfrequenz f_HF zu erzeugen und das HF-Signal mit dem Referenzsignal zu synchronisieren.
Beispiel 2 enthält den Gegenstand von Beispiel 1, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, wobei die Referenzfrequenz f_REF wenigstens eine Größenordnung größer als f_XTL ist.
Beispiel 3 enthält den Gegenstand von Beispiel 1, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, wobei der opportunistische PLL dafür konfiguriert ist, das Referenzsignal in einer offenen prozessgekoppelten Bedingung, in der der Oszillator in dem opportunistischen PLL bei der freilaufenden Frequenz für den Oszillator arbeitet, und in einer geschlossenen prozessgekoppelten Bedingung, in der die Referenzfrequenz f_REF näherungsweise die freilaufende Frequenz ist und das Referenzsignal mit dem Taktsignal synchronisiert ist, zu erzeugen.
Beispiel 4 enthält den Gegenstand von Beispiel 1, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, der ferner eine Messschaltungsanordnung enthält, die dafür konfiguriert ist, die Frequenz des durch den opportunistischen PLL erzeugten Referenzsignals zu messen, um eine gemessene Referenzfrequenz f_REF zu bestimmen.
Beispiel 5 enthält den Gegenstand von Beispiel 4, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, der ferner eine Regelungsschaltungsanordnung enthält, die zum Bestimmen eines Verhältnisses (N) zwischen der gemessenen Referenzfrequenz f_REF und der gewünschten HF-Frequenz f_HF; zum Einstellen der Referenzfrequenz f_REF auf der Grundlage des Verhältnisses; und zum Regeln eines digital geregelten Oszillators (DCO) in dem HF-PLL auf der Grundlage einer Phasendifferenz zwischen dem Referenzsignal und einem HF-Rückkopplungssignal, um das HF-Signal mit dem Referenzsignal zu synchronisieren, konfiguriert ist.
Beispiel 6 enthält den Gegenstand von Beispiel 5, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, wobei die Regelungsschaltungsanordnung zum Bestimmen der gewünschten HF-Frequenz f_HF; zum Bestimmen eines ganzzahligen Anteils (A) des Verhältnisses auf der Grundlage eines Quotienten der gewünschten HF-Frequenz f_HF und der Referenzfrequenz f_REF; zum Bestimmen eines Frequenzmodulos Δf_HF auf der Grundlage einer Differenz zwischen der gewünschten HF-Frequenz f_HF und einem Produkt des ganzzahligen Anteils A und der Referenzfrequenz f_REF; zum Wählen eines Nenners (B) des sub-ganzzahligen Verhältnisses auf der Grundlage des Frequenzmodulos; zum Bestimmen eines Zählers n des sub-ganzzahligen Verhältnisses auf der Grundlage eines Produkts des Nenners B des sub-ganzzahligen Verhältnisses und des Frequenzmodulos Δf_HF, dividiert durch die Referenzfrequenz f_REF; zum Setzen des Verhältnisses (N) auf eine Summe des ganzzahligen Anteils A und eines Quotienten des Zählers n des sub-ganzzahligen Verhältnisses, dividiert durch den Nenner B des sub-ganzzahligen Verhältnisses; und zum Regeln des opportunistischen PLL zum Erzeugen des Referenzsignals mit der Referenzfrequenz f_REF = gleich einem Quotienten der gewünschten HF-Frequenz f_HF, dividiert durch das Verhältnis N, konfiguriert ist.
Beispiel 7 enthält den Gegenstand von Beispiel 6, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, wobei die Regelungsschaltungsanordnung zum Bestimmen wenigstens zweier Verhältnisse und zum Wählen eines der wenigstens zwei Verhältnisse, das keine ganze Zahl ist, konfiguriert ist.
Beispiel 8 enthält den Gegenstand von Beispiel 5, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, wobei die Regelungsschaltungsanordnung ferner zum Bestimmen, dass ein Neukalibrierungskriterium erfüllt ist, und wenn das Neukalibrierungskriterium erfüllt ist, zum Regeln des opportunistischen PLL zum Erzeugen eines neuen Referenzsignals in einer offenen prozessgekoppelten Bedingung, wenn ein Oszillator in dem opportunistischen PLL mit einer neuen freilaufenden Frequenz für den Oszillator arbeitet, und in einer geschlossenen prozessgekoppelten Bedingung, in der eine neue Referenzfrequenz f_REF näherungsweise die neue freilaufende Frequenz ist und das neue Referenzsignal mit dem Taktsignal synchronisiert ist, konfiguriert ist. Die Regelungsschaltungsanordnung ist zum Regeln des HF-PLL zum Bestimmen eines neuen Verhältnisses (N) zwischen einer neuen gemessenen Referenzfrequenz f_REF und der gewünschten HF-Frequenz f_HF; zum Einstellen der neuen Referenzfrequenz f_REF auf der Grundlage des Verhältnisses; und zum Regeln des DCO auf der Grundlage einer Phasendifferenz zwischen dem neuen Referenzsignal und dem HF-Rückkopplungssignal, um das HF-Signal mit dem neuen Referenzsignal zu synchronisieren, konfiguriert.
Beispiel 9 ist ein Verfahren zum Erzeugen eines Funkfrequenzsignals (HF-Signals) mit einer gewünschten HF-Frequenz f_HF, das das Erzeugen eines Taktsignals mit einer Frequenz F_XTL mit einer Taktschaltungsanordnung; das Erzeugen eines Referenzsignals mit einer Referenzfrequenz f_REF, die nahe einer freilaufenden Frequenz eines Oszillators in dem opportunistischen PLL ist, und das Synchronisieren des Referenzsignals mit dem Taktsignal mit einem opportunistischen Phasenregelkreis (PLL); das Erzeugen des HF-Signals mit der gewünschten HF-Frequenz f_HF; und das Synchronisieren des HF-Signals mit dem Referenzsignal mit einem HF-PLL, enthält.
Beispiel 10 enthält den Gegenstand von Beispiel 9, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, der ferner das Betreiben des opportunistischen PLL in einer offenen prozessgekoppelten Bedingung, in der ein Oszillator in dem opportunistischen PLL mit der freilaufenden Frequenz für den Oszillator arbeitet; und das Betreiben des opportunistischen PLL in einer geschlossenen prozessgekoppelten Bedingung, in der die Referenzfrequenz f_REF näherungsweise die freilaufende Frequenz ist und das Referenzsignal mit dem Taktsignal synchronisiert ist, enthält.
Beispiel 11 enthält den Gegenstand von Beispiel 9, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, der ferner das Messen der Frequenz des durch den opportunistischen PLL erzeugten Referenzsignals, um eine gemessene Referenzfrequenz f_REF zu bestimmen, enthält.
Beispiel 12 enthält den Gegenstand von Beispiel 11, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, der ferner das Bestimmen eines Verhältnisses (N) zwischen der gemessenen Referenzfrequenz f_REF und der gewünschten HF-Frequenz f_HF; das Einstellen der Referenzfrequenz f_REF auf der Grundlage des Verhältnisses; und das Regeln eines digital geregelten Oszillators (DCO) in dem HF-PLL auf der Grundlage einer Phasendifferenz zwischen dem Referenzsignal und einem HF-Rückkopplungssignal, um das HF-Signal mit dem Referenzsignal zu synchronisieren, enthält.
Beispiel 13 enthält den Gegenstand von Beispiel 12, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, der ferner das Bestimmen der gewünschten HF-Frequenz f_HF; das Bestimmen eines ganzzahligen Anteils (A) des Verhältnisses auf der Grundlage eines Quotienten der gewünschten HF-Frequenz f_HF und der Referenzfrequenz f_REF; das Bestimmen eines Frequenzmodulos Δf_HF auf der Grundlage einer Differenz zwischen der gewünschten HF-Frequenz f_HF und einem Produkt des ganzzahligen Anteils A und der Referenzfrequenz f_REF; das Wählen eines Nenners (B) des sub-ganzzahligen Verhältnisses auf der Grundlage des Frequenzmodulos; das Bestimmen eines Zählers n des sub-ganzzahligen Verhältnisses auf der Grundlage eines Produkts des Nenners B des sub-ganzzahligen Verhältnisses und des Frequenzmodulos Δf_HF, dividiert durch die Referenzfrequenz f_REF; das Setzen des Verhältnisses (N) auf eine Summe des ganzzahligen Anteils A und eines Quotienten des Zählers n des sub-ganzzahligen Verhältnisses, dividiert durch den Nenner B des sub-ganzzahligen Verhältnisses; und das Regeln des opportunistischen PLL zum Erzeugen des Referenzsignals mit der Referenzfrequenz f_REF = gleich einem Quotienten der gewünschten HF-Frequenz f_HF, dividiert durch das Verhältnis N, enthält.
Beispiel 14 enthält den Gegenstand von Beispiel 12, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, der ferner das Bestimmen wenigstens zweier Verhältnisse und das Wählen eines der wenigstens zwei Verhältnisse, das ein nicht-ganzzahliges ist, als das durch den HF-PLL verwendete Verhältnis enthält.
Beispiel 15 enthält den Gegenstand von Beispiel 12, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, der ferner das Bestimmen, dass ein Neukalibrierungskriterium erfüllt ist, und wenn das Neukalibrierungskriterium erfüllt ist, das Betreiben des opportunistischen PLL in einer offenen prozessgekoppelten Bedingung, in der ein Oszillator des opportunistischen PLL mit einer neuen freilaufenden Frequenz für den Oszillator arbeitet, und das Betreiben des opportunistischen PLL in einer geschlossenen prozessgekoppelten Bedingung, in der eine neue Referenzfrequenz f_REF näherungsweise die neue freilaufende Frequenz ist und ein neues Referenzsignal mit dem Taktsignal synchronisiert ist, enthält. Das Verfahren enthält das Bestimmen eines neuen Verhältnisses (N) zwischen einer neuen gemessenen Referenzfrequenz f_REF und der gewünschten HF-Frequenz f_HF; das Einstellen der neuen Referenzfrequenz f_REF auf der Grundlage des Verhältnisses; und das Regeln des DCO auf der Grundlage einer Phasendifferenz zwischen dem neuen Referenzsignal und dem HF-Rückkopplungssignal, um das HF-Signal mit dem neuen Referenzsignal zu synchronisieren.
Beispiel 16 ist eine Regelungsschaltungsanordnung, die Hardware enthält, die zum Bestimmen einer gewünschten Hochfrequenz (HF-Frequenz) f_HF; zum Messen einer Referenzfrequenz f_REF eines durch einen opportunistischen Phasenregelkreis (PLL) erzeugten Referenzsignals; zum Bestimmen eines Verhältnisses für einen HF-PLL, der ein HF-Signal erzeugt, auf der Grundlage der gewünschten HF-Frequenz f_HF und der Referenzfrequenz f_REF; und zum Bestimmen eines eingestellten Werts der Referenzfrequenz f_REF auf der Grundlage des Verhältnisses konfiguriert ist.
Beispiel 17 enthält den Gegenstand von Beispiel 16, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, der ferner Hardware enthält, die dafür konfiguriert ist, den opportunistischen PLL zum Erzeugen des Referenzsignals in einer offenen prozessgekoppelten Bedingung, in der ein Oszillator in dem opportunistischen PLL mit einer freilaufenden Frequenz für den Oszillator arbeitet, und in einer geschlossenen prozessgekoppelten Bedingung, in der die Referenzfrequenz f_REF näherungsweise die freilaufende Frequenz ist und das Referenzsignal mit einem Taktsignal synchronisiert ist, zu regeln.
Beispiel 18 enthält den Gegenstand von Beispiel 17, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, der ferner Hardware enthält, die zum Bestimmen, dass ein Neukalibrierungskriterium erfüllt ist, und wenn das Neukalibrierungskriterium erfüllt ist, zum Regeln des opportunistischen PLL zum Erzeugen eines neuen Referenzsignals in einer offenen prozessgekoppelten Bedingung, in der ein Oszillator in dem opportunistischen PLL mit einer neuen freilaufenden Frequenz für den Oszillator arbeitet, und in einer geschlossenen prozessgekoppelten Bedingung, in der eine neue Referenzfrequenz f_REF näherungsweise die neue freilaufende Frequenz ist und das neue Referenzsignal mit einem Taktsignal synchronisiert ist, konfiguriert ist. Die Regelschaltungsanordnung enthält Hardware, die zum Regeln des HF-PLL zum Bestimmen eines neuen Verhältnisses (N) zwischen einer neuen gemessenen Referenzfrequenz f_REF und der gewünschten HF-Frequenz f_HF; zum Einstellen der neuen Referenzfrequenz f_REF auf der Grundlage des Verhältnisses; und zum Regeln eines digital geregelten Oszillators (DCO) in dem HF-PLL auf der Grundlage einer Phasendifferenz zwischen dem neuen Referenzsignal und einem HF-Rückkopplungssignal, um das HF-Signal mit dem neuen Referenzsignal zu synchronisieren, konfiguriert ist,
Beispiel 19 enthält den Gegenstand von Beispiel 16, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, der ferner Hardware enthält, die zum Bestimmen eines ganzzahligen Anteils (A) des Verhältnisses auf der Grundlage eines Quotienten der gewünschten HF-Frequenz f_HF und der Referenzfrequenz f_REF; zum Bestimmen eines Frequenzmodulos Δf_HF auf der Grundlage einer Differenz zwischen der gewünschten HF-Frequenz f_HF und einem Produkt des ganzzahligen Anteils A und der Referenzfrequenz f_REF; zum Wählen eines Nenners (B) des sub-ganzzahligen Verhältnisses auf der Grundlage des Frequenzmodulos; zum Bestimmen eines Zählers n des sub-ganzzahligen Verhältnisses auf der Grundlage eines Produkts des Nenners B des sub-ganzzahligen Verhältnisses und des Frequenzmodulos Δf_HF, dividiert durch die Referenzfrequenz f_REF; zum Setzen des Verhältnisses (N) auf eine Summe des ganzzahligen Anteils A und eines Quotienten des Zählers n des sub-ganzzahligen Verhältnisses, dividiert durch den Nenner B des sub-ganzzahligen Verhältnisses; und zum Regeln des opportunistischen PLL zum Erzeugen des Referenzsignals mit der Referenzfrequenz f_REF = gleich einem Quotienten der gewünschten HF-Frequenz f_HF, dividiert durch das Verhältnis N, konfiguriert ist.
Beispiel 20 enthält den Gegenstand von Beispiel 16, der optionale Elemente enthält oder in dem optionale Elemente weggelassen sind, der ferner Hardware enthält, die zum Bestimmen wenigstens zweier Verhältnisse und zum Wählen eines der wenigstens zwei Verhältnisse, das ein nicht ganzzahliges ist, als das durch den HF-PLL verwendete Verhältnis konfiguriert ist.
Verschiedene veranschaulichende Logiken, Logikblöcke, Module und Schaltungen, die in Verbindung mit hier offenbarten Aspekten beschrieben sind, können mit einem Universalprozessor, mit einem digitalen Signalprozessor (DSP), mit einer anwendungsspezifischen integrierten Schaltung (ASIC), mit einer frei programmierbaren logischen Anordnung (FPGA) oder mit einer anderen programmierbaren Logikvorrichtung, mit einer diskreten Gatter- oder Transistorlogik, mit diskreten Hardwarekomponenten oder mit irgendeiner Kombination davon, die dafür ausgelegt ist, hier beschriebene Funktionen auszuführen, implementiert oder ausgeführt werden. Ein Universalprozessor kann ein Mikroprozessor sein, wobei der Prozessor aber alternativ irgendein herkömmlicher Prozessor, irgendein herkömmlicher Controller, irgendein herkömmlicher Mikrocontroller oder irgendeine herkömmliche Zustandsmaschine sein kann. Die verschiedenen veranschaulichenden Logiken, Logikblöcke, Module und Schaltungen, die in Verbindung mit hier offenbarten Aspekten beschrieben sind, können mit einem Universalprozessor, der in einem computerlesbaren Medium gespeicherte Anweisungen ausführt, implementiert oder ausgeführt werden.
Die obige Beschreibung dargestellter Ausführungsformen der vorliegenden Offenbarung einschließlich des in der Zusammenfassung Beschriebenen soll nicht erschöpfend sein oder die offenbarten Ausführungsformen auf die genauen offenbarten Formen beschränken. Obgleich hier zu Veranschaulichungszwecken spezifische Ausführungsformen und Beispiele beschrieben sind, sind verschiedene Abwandlungen möglich, die, wie der Fachmann auf dem relevanten Gebiet erkennen kann, als im Schutzumfang solcher Ausführungsformen und Beispiele liegend angesehen werden.
Obgleich der vorliegende Gegenstand in Verbindung mit verschiedenen Ausführungsformen und entsprechenden Figuren beschrieben worden ist, können diesbezüglich selbstverständlich andere, ähnliche Ausführungsformen verwendet werden oder an den beschriebenen Ausführungsformen Abwandlungen und Hinzufügungen vorgenommen werden, um dieselbe, eine ähnliche, eine alternative oder eine Ersatzfunktion des offenbarten Gegenstands auszuführen, ohne davon abzuweichen. Somit soll der offenbarte Gegenstand nicht auf irgendeine einzelne hier beschriebene Ausführungsform beschränkt sein, sondern vielmehr in Bezug auf Breite und Schutzumfang gemäß den im Folgenden angefügten Ansprüchen ausgelegt werden.
Insbesondere hinsichtlich der verschiedenen durch die oben beschriebenen Komponenten (Anordnungen, Vorrichtungen, Schaltungen, Systeme usw.) ausgeführten Funktionen sollen die zur Beschreibung solcher Komponenten verwendeten Begriffe (einschließlich einer Bezugnahme auf ein „Mittel“), sofern nicht etwas anderes angegeben ist, irgendeiner Komponente oder Struktur entsprechen, die die spezifizierte Funktion der beschriebenen Komponente ausführt (die z. B. funktionell äquivalent ist), obgleich sie der offenbarten Struktur, die die Funktion in den hier dargestellten beispielhaften Implementierungen der Offenbarung ausführt, nicht strukturell äquivalent ist. Obgleich ein bestimmtes Merkmal in Bezug auf nur eine von mehreren Implementierungen offenbart worden sein kann, kann ein solches Merkmal außerdem mit einem oder mehreren anderen Merkmalen der anderen Implementierungen, wie es für irgendeine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann, kombiniert werden. Die Verwendung der Phrase „eines oder mehrere von A, B oder C“ soll alle Kombinationen von A, B und C, z. B. A, A und B, A und B und C, B usw., enthalten.

Claims

Frequenz-„Synthesizer“-System, das dafür konfiguriert ist, ein Hochfrequenzsignal (HF-Signal) mit einer gewünschten Hochfrequenz f_HF zu erzeugen, wobei das System Folgendes umfasst: eine Taktschaltungsanordnung, die dafür konfiguriert ist, ein Taktsignal mit einer Frequenz zu erzeugen; einen opportunistischen Phasenregelkreis (PLL), der dafür konfiguriert ist, ein Referenzsignal mit einer Referenzfrequenz f_REF zu erzeugen, die nahe einer freilaufenden Frequenz eines Oszillators in dem opportunistischen PLL ist, wobei der opportunistische PLL dafür konfiguriert ist, das Referenzsignal mit dem Taktsignal zu synchronisieren; und einen HF-PLL, der dafür konfiguriert ist, das HF-Signal mit der gewünschten HF-Funkfrequenz f_HF zu erzeugen und das HF-Signal mit dem Referenzsignal zu synchronisieren.
Frequenz-„Synthesizer“-System nach Anspruch 1, wobei die Referenzfrequenz f_REF wenigstens eine Größenordnung größer als f_XTL ist.
Frequenz-„Synthesizer“-System nach Anspruch 1, wobei der opportunistische PLL dafür konfiguriert ist, das Referenzsignal zu erzeugen: in einer offenen prozessgekoppelten Bedingung, in der der Oszillator in dem opportunistischen PLL bei der freilaufenden Frequenz für den Oszillator arbeitet; und in einer geschlossenen prozessgekoppelten Bedingung, in der die Referenzfrequenz f_REF näherungsweise die freilaufende Frequenz ist und das Referenzsignal mit dem Taktsignal synchronisiert ist.
Frequenz-„Synthesizer“-System nach Anspruch 1, das ferner eine Messschaltungsanordnung umfasst, die dafür konfiguriert ist, die Frequenz des durch den opportunistischen PLL erzeugten Referenzsignals zu messen, um eine gemessene Referenzfrequenz f_REF zu bestimmen.
Frequenz-„Synthesizer“-System nach einem der Ansprüche 1-4, das ferner eine Regelungsschaltungsanordnung umfasst, die zu Folgendem konfiguriert ist: Bestimmen eines Verhältnisses (N) zwischen der gemessenen Referenzfrequenz f_REF und der gewünschten HF-Frequenz f_HF; Einstellen der Referenzfrequenz f_REF auf der Grundlage des Verhältnisses; und Regeln eines digital geregelten Oszillators (DCO) in dem HF-PLL auf der Grundlage einer Phasendifferenz zwischen dem Referenzsignal und einem HF-Rückkopplungssignal, um das HF-Signal mit dem Referenzsignal zu synchronisieren.
Frequenz-„Synthesizer“-System nach Anspruch 5, wobei die Regelungsschaltungsanordnung zu Folgendem konfiguriert ist: Bestimmen der gewünschten HF-Frequenz f_HF; Bestimmen eines ganzzahligen Anteils (A) des Verhältnisses auf der Grundlage eines Quotienten der gewünschten HF-Frequenz f_HF und der Referenzfrequenz f_REF; Bestimmen eines Frequenzmodulos Δf_HF auf der Grundlage einer Differenz zwischen der gewünschten HF-Frequenz f_HF und einem Produkt des ganzzahligen Anteils A und der Referenzfrequenz f_REF; Wählen eines Nenners (B) des sub-ganzzahligen Verhältnisses auf der Grundlage des Frequenzmodulos; Bestimmen eines Zählers n des sub-ganzzahligen Verhältnisses auf der Grundlage eines Produkts des Nenners B des sub-ganzzahligen Verhältnisses und des Frequenzmodulos Δf_HF, dividiert durch die Referenzfrequenz f_REF; Setzen des Verhältnisses (N) auf eine Summe des ganzzahligen Anteils A und eines Quotienten des Zählers n des sub-ganzzahligen Verhältnisses, dividiert durch den Nenner B des sub-ganzzahligen Verhältnisses; und Regeln des opportunistischen PLL zum Erzeugen des Referenzsignals mit der Referenzfrequenz f_REF = gleich einem Quotienten der gewünschten HF-Frequenz f_HF, dividiert durch das Verhältnis N.
Frequenz-„Synthesizer“-System nach Anspruch 6, wobei die Regelungsschaltungsanordnung zu Folgendem konfiguriert ist: Bestimmen wenigstens zweier Verhältnisse; und Wählen eines der wenigstens zwei Verhältnisse, das keine ganze Zahl ist.
Frequenz-„Synthesizer“-System nach Anspruch 5, wobei die Regelungsschaltungsanordnung ferner zu Folgendem konfiguriert ist: Bestimmen, dass ein Neukalibrierungskriterium erfüllt ist; wenn das Neukalibrierungskriterium erfüllt ist: Regeln des opportunistischen PLL zum Erzeugen eines neuen Referenzsignals: in einer offenen prozessgekoppelten Bedingung, wenn ein Oszillator in dem opportunistischen PLL mit einer neuen freilaufenden Frequenz für den Oszillator arbeitet; und in einer geschlossenen prozessgekoppelten Bedingung, in der eine neue Referenzfrequenz f_REF näherungsweise die neue freilaufende Frequenz ist und das neue Referenzsignal mit dem Taktsignal synchronisiert ist; und Regeln des HF-PLL zu Folgendem: Bestimmen eines neuen Verhältnisses (N) zwischen einer neuen gemessenen Referenzfrequenz f_REF und der gewünschten HF-Frequenz f_HF; Einstellen der neuen Referenzfrequenz f_REF auf der Grundlage des Verhältnisses; und Regeln des DCO auf der Grundlage einer Phasendifferenz zwischen dem neuen Referenzsignal und dem HF-Rückkopplungssignal, um das HF-Signal mit dem neuen Referenzsignal zu synchronisieren.
Verfahren zum Erzeugen eines Funkfrequenzsignals (HF-Signals) mit einer gewünschten HF-Frequenz f_HF, wobei das Verfahren Folgendes umfasst: Erzeugen eines Taktsignals mit einer Frequenz f_XTL mit einer Taktschaltungsanordnung; mit einem opportunistischen Phasenregelkreis (PLL): Erzeugen eines Referenzsignals mit einer Referenzfrequenz f_REF, die nahe einer freilaufenden Frequenz eines Oszillators in dem opportunistischen PLL ist; und Synchronisieren des Referenzsignals mit dem Taktsignal; mit einem HF-PLL: Erzeugen des HF-Signals mit der gewünschten HF-Frequenz f_HF; und Synchronisieren des HF-Signals mit dem Referenzsignal.
Verfahren nach Anspruch 9, das ferner Folgendes umfasst: Betreiben des opportunistischen PLL in einer offenen prozessgekoppelten Bedingung, in der ein Oszillator in dem opportunistischen PLL mit der freilaufenden Frequenz für den Oszillator arbeitet; und Betreiben des opportunistischen PLL in einer geschlossenen prozessgekoppelten Bedingung, in der die Referenzfrequenz f_REF näherungsweise die freilaufende Frequenz ist und das Referenzsignal mit dem Taktsignal synchronisiert ist.
Verfahren nach Anspruch 9, das ferner das Messen der Frequenz des durch den opportunistischen PLL erzeugten Referenzsignals, um eine gemessene Referenzfrequenz f_REF zu bestimmen, umfasst.
Verfahren nach einem der Ansprüche 9-11, das ferner Folgendes umfasst: Bestimmen eines Verhältnisses (N) zwischen der gemessenen Referenzfrequenz f_REF und der gewünschten HF-Frequenz f_HF; Einstellen der Referenzfrequenz f_REF auf der Grundlage des Verhältnisses; und Regeln eines digital geregelten Oszillators (DCO) in dem HF-PLL auf der Grundlage einer Phasendifferenz zwischen dem Referenzsignal und einem HF-Rückkopplungssignal, um das HF-Signal mit dem Referenzsignal zu synchronisieren.
Verfahren nach Anspruch 12, das ferner Folgendes umfasst: Bestimmen der gewünschten HF-Frequenz f_HF; Bestimmen eines ganzzahligen Anteils (A) des Verhältnisses auf der Grundlage eines Quotienten der gewünschten HF-Frequenz f_HF und der Referenzfrequenz f_REF; Bestimmen eines Frequenzmodulos Δf_HF auf der Grundlage einer Differenz zwischen der gewünschten HF-Frequenz f_HF und einem Produkt des ganzzahligen Anteils A und der Referenzfrequenz f_REF; Wählen eines Nenners (B) des sub-ganzzahligen Verhältnisses auf der Grundlage des Frequenzmodulos; Bestimmen eines Zählers n des sub-ganzzahligen Verhältnisses auf der Grundlage eines Produkts des Nenners B des sub-ganzzahligen Verhältnisses und des Frequenzmodulos Δf_HF, dividiert durch die Referenzfrequenz f_REF; Setzen des Verhältnisses (N) auf eine Summe des ganzzahligen Anteils A und eines Quotienten des Zählers n des sub-ganzzahligen Verhältnisses, dividiert durch den Nenner B des sub-ganzzahligen Verhältnisses; und Regeln des opportunistischen PLL zum Erzeugen des Referenzsignals mit der Referenzfrequenz f_REF = gleich einem Quotienten der gewünschten HF-Frequenz f_HF, dividiert durch das Verhältnis N.
Verfahren nach Anspruch 12, das ferner Folgendes umfasst: Bestimmen wenigstens zweier Verhältnisse; und Wählen eines der wenigstens zwei Verhältnisse, das ein nichtganzzahliges ist, als das durch den HF-PLL verwendete Verhältnis.
Verfahren nach Anspruch 12, das ferner Folgendes umfasst: Bestimmen, dass ein Neukalibrierungskriterium erfüllt ist; wenn das Neukalibrierungskriterium erfüllt ist: Betreiben des opportunistischen PLL in einer offenen prozessgekoppelten Bedingung, in der ein Oszillator des opportunistischen PLL mit einer neuen freilaufenden Frequenz für den Oszillator arbeitet; und Betreiben des opportunistischen PLL in einer geschlossenen prozessgekoppelten Bedingung, in der eine neue Referenzfrequenz f_REF näherungsweise die neue freilaufende Frequenz ist und ein neues Referenzsignal mit dem Taktsignal synchronisiert ist; Bestimmen eines neuen Verhältnisses (N) zwischen einer neuen gemessenen Referenzfrequenz f_REF und der gewünschten HF-Frequenz f_HF; Einstellen der neuen Referenzfrequenz f_REF auf der Grundlage des Verhältnisses; und Regeln des DCO auf der Grundlage einer Phasendifferenz zwischen dem neuen Referenzsignal und dem HF-Rückkopplungssignal, um das HF-Signal mit dem neuen Referenzsignal zu synchronisieren.
Regelungsschaltungsanordnung, die Hardware umfasst, die zu Folgendem konfiguriert ist: Bestimmen einer gewünschten Hochfrequenz (HF-Frequenz) f_HF; Messen einer Referenzfrequenz f_REF eines durch einen opportunistischen Phasenregelkreis (PLL) erzeugten Referenzsignals; Bestimmen eines Verhältnisses für einen HF-PLL, der ein HF-Signal erzeugt, auf der Grundlage der gewünschten HF-Frequenz f_HF und der Referenzfrequenz f_REF; und Bestimmen eines eingestellten Werts der Referenzfrequenz f_REF auf der Grundlage des Verhältnisses.
Regelungsschaltungsanordnung nach Anspruch 16, die ferner Hardware umfasst, die dafür konfiguriert ist, den opportunistischen PLL zum Erzeugen des Referenzsignals zu regeln: in einer offenen prozessgekoppelten Bedingung, in der ein Oszillator in dem opportunistischen PLL mit einer freilaufenden Frequenz für den Oszillator arbeitet; und in einer geschlossenen prozessgekoppelten Bedingung, in der die Referenzfrequenz f_REF näherungsweise die freilaufende Frequenz ist und das Referenzsignal mit einem Taktsignal synchronisiert ist.
Regelungsschaltungsanordnung nach Anspruch 17, die ferner Hardware umfasst, die zu Folgendem konfiguriert ist: Bestimmen, dass ein Neukalibrierungskriterium erfüllt ist; wenn das Neukalibrierungskriterium erfüllt ist: Regeln des opportunistischen PLL zum Erzeugen eines neuen Referenzsignals: in einer offenen prozessgekoppelten Bedingung, in der ein Oszillator in dem opportunistischen PLL mit einer neuen freilaufenden Frequenz für den Oszillator arbeitet; und in einer geschlossenen prozessgekoppelten Bedingung, in der eine neue Referenzfrequenz f_REF näherungsweise die neue freilaufende Frequenz ist und das neue Referenzsignal mit einem Taktsignal synchronisiert ist; und Regeln des HF-PLL zu Folgendem: Bestimmen eines neuen Verhältnisses (N) zwischen einer neuen gemessenen Referenzfrequenz f_REF und der gewünschten HF-Frequenz f_HF; Einstellen der neuen Referenzfrequenz f_REF auf der Grundlage des Verhältnisses; und Regeln eines digital geregelten Oszillators (DCO) in dem HF-PLL auf der Grundlage einer Phasendifferenz zwischen dem neuen Referenzsignal und einem HF-Rückkopplungssignal, um das HF-Signal mit dem neuen Referenzsignal zu synchronisieren.
Regelungsschaltungsanordnung nach einem der Ansprüche 16-18, die ferner Hardware umfasst, die zu Folgendem konfiguriert ist: Bestimmen eines ganzzahligen Anteils (A) des Verhältnisses auf der Grundlage eines Quotienten der gewünschten HF-Frequenz f_HF und der Referenzfrequenz f_REF; Bestimmen eines Frequenzmodulos Δf_HF auf der Grundlage einer Differenz zwischen der gewünschten HF-Frequenz f_HF und einem Produkt des ganzzahligen Anteils A und der Referenzfrequenz f_REF; Wählen eines Nenners (B) des sub-ganzzahligen Verhältnisses auf der Grundlage des Frequenzmodulos; Bestimmen eines Zählers n des sub-ganzzahligen Verhältnisses auf der Grundlage eines Produkts des Nenners B des sub-ganzzahligen Verhältnisses und des Frequenzmodulos Δf_HF, dividiert durch die Referenzfrequenz f_REF; Setzen des Verhältnisses (N) auf eine Summe des ganzzahligen Anteils A und eines Quotienten des Zählers n des sub-ganzzahligen Verhältnisses, dividiert durch den Nenner B des sub-ganzzahligen Verhältnisses; und Regeln des opportunistischen PLL zum Erzeugen des Referenzsignals mit der Referenzfrequenz f_REF = gleich einem Quotienten der gewünschten HF-Frequenz f_HF, dividiert durch das Verhältnis N.
Regelungsschaltungsanordnung nach einem der Ansprüche 16-18, die ferner Hardware umfasst, die zu Folgendem konfiguriert ist: Bestimmen wenigstens zweier Verhältnisse; und Wählen eines der wenigstens zwei Verhältnisse, das ein nichtganzzahliges ist, als das durch den HF-PLL verwendete Verhältnis.