DE102019201305A1

DE102019201305A1 - Halbleiterherstellungsgerät und Verfahren zur Herstellung einer Halbleitervorrichtung

Info

Publication number: DE102019201305A1
Application number: DE102019201305.8A
Authority: DE
Inventors: Ryuji Ueno; Masatoshi Sunamoto
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2018-02-26
Filing date: 2019-02-01
Publication date: 2019-08-29
Also published as: JP2019147972A; US20190267256A1; CN110197799B; JP7005381B2; US10672635B2; CN110197799A

Abstract

Es wird ein Halbleiterherstellungsgerät bereitgestellt, welches eine metallisierte Schicht auf einer Zielfläche eines Halbleiter-Wafers mittels stromloser Beschichtung ausbildet, welche eine hochgradig homogene Dicke aufweist. Ein Halbleiterherstellungsgerät bildet metallisierte Schichten auf Zielflächen einer Mehrzahl von Wafern aus, welche durch einen Träger gehalten werden, der eingerichtet ist, die Wafer zu halten. Das Halbleiterherstellungsgerät umfasst das Folgende: eine Rektifizierungsvorrichtung umfassend eine Rektifizierungsplatte, welche eine Mehrzahl von Durchgangslöchern umfasst, wobei die Rektifizierungsvorrichtung durch den Träger auf solche Weise gehalten wird, dass die Rektifizierungsplatte der Zielfläche jedes Wafers zugewandt ist; ein Bad, in welchem eine chemische Lösung zum Ausbilden jeder metallisierten Schicht vorgehalten wird, und in welchem der Träger, welcher die Mehrzahl von Wafern und die Rektifizierungsvorrichtung hält, in die chemische Lösung eingetaucht wird; einen Antrieb, der eingerichtet ist, den Träger zu bewegen, während dieser im Bad eingetaucht ist, während eine relative Positionsbeziehung zwischen jedem Wafer und der Mehrzahl von Durchgangslöchern konstant gehalten wird.

Description

Hintergrund der Erfindung
Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Halbleiterherstellungsgerät und ein Verfahren zur Herstellung einer Halbleitervorrichtung.
Beschreibung des Standes der Technik
Vertikalleitende Halbleitervorrichtungen, wie ein Bipolartransistor mit isolierter Gate-Elektrode (IGBT) und eine Diode, werden auf Wafern angeordnet. Solch ein Wafer wird dünn verarbeitet, um einen Widerstand während einer Bestromung zu reduzieren und um Strom-Spannungs-Eigenschaften zu verbessern. Die Dicke des Wafers kann in vergangenen Jahren bis auf ungefähr 50 µm reduziert werden.
Die vertikalleitende Halbleitervorrichtung umfasst eine Rückseitenelektrode, welche mit einem Schaltungssubstrat verlötet ist, und eine Vorderseitenelektrode, welche zum Beispiel durch Drahtverbinden mit einem Aluminiumdraht verbunden ist. In dieser Form wird die vertikalleitende Halbleitervorrichtung auf dem Schaltungssubstrat montiert. Um Kosten zu sparen oder eine Wärmeableitungsfähigkeit zu verbessern, wurde in letzter Zeit zunehmend Löten eingesetzt, um die Vorderseitenelektrode zu verbinden und die Rückseitenelektrode zu verbinden. Aus diesem Grund muss die Vorderseitenelektrode der Halbleitervorrichtung aus einer Ni/Au-Schicht ausgebildet werden, welche zum Löten geeignet ist. Löten reduziert jedoch die Dicke der Ni-Schicht. Dementsprechend muss eine dicke Ni-Schicht vorbereitet werden, welche über eine Dicke von 2 µm oder mehr verfügt. Leider erhöht das Ausbilden einer solchen dünnen Ni-Schicht mittels Abscheiden oder Sputtern die Herstellungskosten.
Darüber hinaus ist das Strukturieren der durch Abscheiden oder Sputtern ausgebildeten Ni-Schicht schwierig. Daher wird die Aufmerksamkeit nun auf stromloses Beschichten zum Ausbilden einer Ni-Sicht gelenkt. Die durch stromloses Beschichten ausgebildete Ni-Schicht spart Kosten und erleichtert das Strukturieren.
Das Ausbilden der Ni-Schicht auf einer Elektrode, die eine AI-Legierung enthält, durch stromloses Beschichten, umfasst typischerweise eine Vorbehandlung durch einen Zinkat-Prozess. Beim stromlosen Beschichten von Ni durch den Zinkat-Prozess wird die AI-Legierungs-Elektrode auf einem Halbleiter-Wafer entfettet und gebeizt. Dies aktiviert die Oberfläche der AI-Legierungselektrode. Die Oberfläche der AI-Legierungs-Elektrode wird dann einer Abscheidung unter Verwendung von Zn unterzogen, deren Standard-Oxidationsreduktionspotential höher ist, als das von AI, um eine dünne Zn-Schicht auszubilden. Nachfolgend wird die Zn-Schicht einem Austausch durch Ni unterzogen, gefolgt von einer Selbstabscheidungsreaktion, um eine Ni-Schicht auszubilden.
Das obige Herstellungsverfahren umfasst eine Schichtausbildung durch Eintauchen des in einem Träger platzierten Halbleiter-Wafers in Bäder, welche chemische Lösungen enthalten, die sich von einem Prozess zum anderen unterscheiden. Die im Bad enthaltene chemische Lösung zum Beschichten der Ni-Schicht wird für die Ni-Schicht gerührt, um eine hochgradig homogene Dicke zu erhalten (z.B. Japanische Patenanmeldungsoffenlegungs-Nr. 2000-129496). In vergangenen Jahren wird ein hoher Grad an Homogenität in der Dicke verlangt. Daher genügt ein bloßes Rühren der chemischen Lösung nicht, um den erforderlichen Grad zu erreichen. Ein dünner Halbleiter-Wafer geht insbesondere mit einem Verziehen aufgrund einer Belastung innerhalb einer metallisierten Schicht einher. Entsprechend muss eine dünn metallisierte Schicht derart ausgebildet werden, dass sie über eine homogene Dicke verfügt.
Die Japanische Patenanmeldungsoffenlegungs-Nr. 2000-129496 offenbart eine Galvanisierung, in der eine metallisierte Schicht zwischen einer Anode und einer Kathode mittels eines Rührers ausgebildet wird, der bewegt wird. Die offenbarte Methode, die sich auf die Galvanisierung bezieht, ist ungeeignet für ein von der Galvanisierung abweichendes, stromloses Beschichten.
Beim stromlosen Beschichten wird ein einzelner Träger, welcher eine Mehrzahl von Halbleiter-Wafern hält (z.B. 25 Halbleiter-Wafer) derart in ein Bad getaucht, welches eine chemische Lösung enthält, dass jeder Wafer senkrecht zur Oberfläche der Lösung liegt. Solchermaßen ermöglicht stromloses Beschichten eine Multi-Wafer-Prozessierung mit kostengünstigen Anlagen, und erzielt eine hohe Produktivität. Leider erzielt die in der Japanischen Patenanmeldungsoffenlegungs-Nr. 2000-129496 offenbarte Methode keine hohe Produktivität. Außerdem erfordert diese Methode Kosten für Produktionsanlagen, wenn diese mit einer Multi-Wafer Prozessierung angewendet wird.
Beim stromlosen Beschichten verhindert eine nicht gereinigte Zielfläche eine Austauschreaktion, wodurch die Homogenität einer Schichtdicke oder eine Haftung reduziert wird, und verursacht darüber hinaus Fehler bei der Abscheidung einer metallisierten Schicht.
Wie oben beschrieben, ist ein stabiles Ausbilden einer metallisierten Schicht durch stromloses Beschichten, welche über eine hochgradig homogene Dicke verfügt, mittels der in der Japanischen Patenanmeldungsoffenlegungs-Nr. 2000-129496 offenbarten Methode schwierig.
Zusammenfassung
Es ist eine Aufgabe der Spezifikation, ein Halbleiterherstellungsgerät bereitzustellen, welches eine metallisierte Schicht mit einer hochgradig homogenen Dicke auf einer Zielfläche eines Halbleiter-Wafers durch stromloses Beschichten ausbildet.
Ein Halbleiterherstellungsgerät in der Spezifikation bildet metallisierte Schichten auf Zielflächen einer Mehrzahl von Wafern aus, welche durch einen Träger gehalten werden, der eingerichtet ist, die Mehrzahl von Wafern zu halten. Das Halbleiterherstellungsgerät umfasst das Folgende: eine Rektifizierungsvorrichtung umfassend eine Rektifizierungsplatte, welche über eine Mehrzahl von Durchgangslöchern verfügt, wobei die Rektifizierungsvorrichtung durch den Träger derart gehalten wird, dass die Rektifizierungsplatte der Zielfläche jedes Wafers zugewandt ist; ein Bad, in welchem eine chemische Lösung zum Ausbilden jeder metallisierten Schicht vorgehalten wird, und in welchem der Träger, welcher die Mehrzahl von Wafern und die Rektifizierungsvorrichtung hält, in die chemische Lösung eingetaucht wird; und einen Antrieb, welcher eingerichtet ist, den Träger zu bewegen, während dieser im Bad eingetaucht ist, während eine relative Positionsbeziehung zwischen jedem Wafer und der Mehrzahl von Durchgangslöchern konstant gehalten wird.
Die Spezifikation stellt ein Halbleiterherstellungsgerät bereitet, welches die metallisierte Schicht mittels stromloser Beschichtung ausbildet, die über eine hochgradig homogene Dicke auf der Zielfläche des Halbleiter-Wafers verfügt.
Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden anhand der folgenden detaillierten Beschreibung der vorliegenden Erfindung im Zusammenhang mit den begleitenden Figuren deutlicher.
Figurenliste

1 ist ein Diagramm eines Aufbaus eines Halbleiterherstellungsgerätes gemäß einer ersten bevorzugten Ausführungsform;
2 ist ein Diagramm des Aufbaus einer Rektifizierungsvorrichtung und eines Trägers gemäß der ersten bevorzugten Ausführungsform;
3 ist ein Diagramm des Aufbaus einer Rektifizierungsplatte gemäß der ersten bevorzugten Ausführungsform;
4 ist ein Flussdiagramm, welches ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform zeigt;
5 ist eine Querschnittsansicht des Aufbaus eines Halbleiter-Wafers, auf welchem gemäß der ersten bevorzugten Ausführungsform ein Vorderseiten-Elementbereich und eine Vorderseiten-Metallschicht ausgebildet sind;
6 ist eine Querschnittsansicht des Aufbaus des Halbleiter-Wafers, auf welchem eine Schutzschicht ausgebildet ist, gemäß der ersten bevorzugten Ausführungsform;
7 ist eine Querschnittsansicht des Aufbaus des Halbleiter-Wafers, auf welchem ein Diffusionsbereich und eine Rückseiten-Metallschicht ausgebildet sind, gemäß der ersten bevorzugten Ausführungsform;
8 ist ein Flussdiagramm, welches die detaillierten Prozessschritte im Verfahren zur Herstellung der Halbleitervorrichtung durch stromloses Beschichten zeigt, gemäß der ersten bevorzugten Ausführungsform;
9 ist eine Querschnittsansicht des Aufbaus des Halbleiter-Wafers und der Rektifizierungsvorrichtung gemäß der ersten bevorzugten Ausführungsform;
10 ist eine Querschnittsansicht des Aufbaus des Halbleiter-Wafers, auf welchem Ni-metallisierte Schichten und Au-metallisierte Schichten ausgebildet sind;
11 ist eine Tabelle, welche eine Prozessbedingung gemäß der ersten bevorzugten Ausführungsform zeigt;
12 bis 14 sind Diagramme des Aufbaus der Rektifizierungsplatten einer Rektifizierungsvorrichtung gemäß einer Modifikation der ersten bevorzugten Ausführungsform;
15 ist ein Diagramm des Trägers, welcher den Halbleiter-Wafer gemäß der Modifikation der ersten bevorzugten Ausführungsform hält;
16 ist ein Diagramm des Trägers, welcher die Rektifizierungsvorrichtung hält, welche die Rektifizierungsplatte umfasst, gemäß der Modifikation der ersten bevorzugten Ausführungsform; und
17 ist eine Grafik, welche eine Beziehung zwischen der Rotationsgeschwindigkeit der Bewegung und der Homogenität der Dicke einer metallisierten Schicht gemäß einer zweiten bevorzugten Ausführungsform zeigt.

Beschreibung der bevorzugten Ausführungsformen
<Erste bevorzugte Ausführungsform>
1 ist ein Diagramm des Aufbaus eines Halbleiterherstellungsgerätes gemäß einer ersten bevorzugten Ausführungsform. Das Halbleiterherstellungsgerät umfasst eine Rektifizierungsvorrichtung 10, ein Bad 20, und einen Antrieb 30. Das Halbleiterherstellungsgerät bildet eine metallisierte Schicht auf einer jeweiligen Zielfläche 51 einer Mehrzahl von Halbleiter-Wafern 50 aus, welche von einem Träger 40 gehalten werden. 2 ist ein Diagramm des Aufbaus der Rektifizierungsvorrichtung 10 und des Trägers 40.
Die Rektifizierungsvorrichtung 10 umfasst die Rektifizierungsplatten 11 und wird durch den Träger 40 gehalten. 3 ist ein Diagramm des Aufbaus einer jeweiligen Rektifizierungsplatte 11. Die Rektifizierungsplatte 11 verfügt über eine Mehrzahl von Durchgangslöchern 12. In der ersten bevorzugten Ausführungsform entspricht jedes Durchgangsloch 12 einem Rechteck, welches in einer Richtung über längere Seiten verfügt. Wie in 2 veranschaulicht, verfügt die Rektifizierungsplatte 11 über einen Aufbau, in welchem die Durchgangslöcher 12 und Bereiche ohne die Durchgangslöcher 12 abwechselnd in der Ebene der Zielfläche 51 jedes Halbleiter-Wafers 50 angeordnet sind. Ferner ist die Rektifizierungsplatte 11 der Zielfläche 51 des jeweiligen Wafers 50 zugewandt.
Der Abstand zwischen den Bereichen ohne die Durchgangslöcher 12 und der Zielfläche 51 des Halbleiter-Wafers 50 ist in der Ebene des Halbleiter-Wafers 50 bevorzugt konstant. Das heißt, der Halbleiter-Wafer 50 liegt bevorzugt parallel zur Rektifizierungsplatte 11, welche der Zielfläche 51 zugewandt ist. Jeder Halbleiter-Wafer 50 und die Rektifizierungsvorrichtung 10 werden durch den Träger 40 auf solche Weise gehalten, dass der Halbleiter-Wafer 50 und jedes Durchgangsloch 12 eine konstante, relative Positionsbeziehung herstellen. Die Rektifizierungsvorrichtung 10 in der ersten bevorzugten Ausführungsform ist in den Träger 40 integriert.
Wie in 1 veranschaulicht, ist das Bad 20 ein Behälter. Das Bad 20 speichert eine chemische Lösung 21 zum Ausbilden einer metallisierten Schicht. Der Träger 40, welcher die Mehrzahl von Halbleiter-Wafern 50 und die Rektifizierungsvorrichtung 10 hält, wird in die chemische Lösung 21 im Bad 20 eingetaucht.
Der Antrieb 30 bewegt den Träger 40, während dieser im Bad 20 eingetaucht ist, wobei die relative Positionsbeziehung zwischen jedem Wafer 50 und der Mehrzahl von Durchgangslöchern 12 konstant gehalten wird. Die Richtung der Bewegung liegt bevorzugt parallel zur Zielfläche 51 jedes Halbleiter-Wafers 50. Die Richtung parallel zur Zielfläche 51 umfasst eine Richtung und eine umlaufende Richtung. Wie in den 1 und 2 veranschaulicht, liegt die Zielfläche 51 des Halbleiter-Wafers 50 parallel zu einer xz-Ebene. Der Antrieb 30 bewegt den Träger 40 in die parallel zur Zielfläche 51 liegende Richtung, wie in Richtung einer x-Achse oder in Richtung einer z-Achse. Alternativ bewegt der Antrieb 30 den Träger 40 in die parallel zur Zielfläche 51 liegende Richtung, wie in einer umlaufenden Richtung in der xz-Ebene. Das heißt, der Antrieb 30 bewegt den Träger 40 derart, dass sich der Träger 40 im Kreis bewegt. In diesem Fall bewegt der Antrieb 30 den Träger 40 jeweils in die Richtung der x-Achse und in die Richtung der z-Achse. Die Bewegung in Richtung der x-Achse und die Bewegung in Richtung der z-Achse erzeugen eine Phasendifferenz.
4 ist ein Flussdiagramm, welches ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform zeigt.
Schritt S1 bildet einen von der Halbleitervorrichtung umfassten Vorderseiten-Elementbereich auf der Vorderseite des Halbleiter-Wafers 50 aus. Die Halbleitervorrichtung wird in einem gewünschten Bereich auf dem Halbleiter-Wafer 50 ausbildet. Der Halbleiter-Wafer 50 beinhaltet zum Beispiel Si, SiC, oder GaN. Die Halbleitervorrichtung umfasst ein Schaltelement, wie einen IGBT oder einen Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET).
Schritt S2 bildet eine Vorderseiten-Metallschicht auf dem Vorderseiten-Elementbereich aus. 5 ist eine Querschnittsansicht des Aufbaus des Halbleiter-Wafers 50, welcher über den Vorderseiten-Elementbereich 2 und die Vorderseiten-Metallschicht 3 verfügt, welche auf der Vorderseite 1 ausgebildet sind. Die Vorderseiten-Metallschicht 3 ist zum Beispiel eine Vorderseitenelektrode der Halbleitervorrichtung. Die Vorderseiten-Metallschicht 3 beinhaltet eine AI-Legierung, zum Beispiel AlSi, AlCu, AlSiCu, oder andere Al-beinhaltende Materialien. Die Vorderseiten-Metallschicht 3 wird zum Beispiel durch Sputtern ausgebildet.
Schritt S3 bildet die Schutzschicht 4 derart aus, dass sie den Rand der Vorderseiten-Metallschicht 3 überdeckt. 6 ist eine Querschnittsansicht des Aufbaus des Halbleiter-Wafers 50, auf welchem die Schutzschicht 4 ausgebildet wird. Die Schutzschicht 4 beinhaltet zum Beispiel Polyimide.
Schritt S4 führt ein mechanisches Schleifen und ein Nassätzen der Rückseite des Halbleiter-Wafers 50 aus. Der Halbleiter-Wafer 50 wird so prozessiert, dass er durch das mechanische Schleifen und das Nassätzen dünn ausgebildet wird. Das Nassätzen entfernt eine mangelhafte Schicht, welche beim mechanischen Schleifen erzeugt wird. Eine Entfernungsdicke durch das Nassätzen entspricht 5 bis 20 µm.
Schritt S5 bildet einen Diffusionsbereich auf der Rückseite des Halbleiter-Wafers 50 aus.
Schritt S6 bildet eine Rückseiten-Metallschicht auf dem Diffusionsbereich aus. 7 ist eine Querschnittsansicht des Aufbaus des Halbleiter-Wafers 50, welcher über den Diffusionsbereich 6, und die Rückseiten-Metallschicht 7 verfügt, welche auf der Rückseite 5 ausgebildet sind. Die Rückseiten-Metallschicht 7 ist zum Beispiel eine Rückseitenelektrode der Halbleitervorrichtung. Die Rückseiten-Metallschicht 7 beinhaltet eine AI-Legierung, zum Beispiel aus AlSi, AlCu, AlSiCu, oder anderen Al-beinhaltenden Materialien. Die Rückseiten-Metallschicht 7 wird zum Beispiel durch Sputtern ausgebildet.
Schritt S7 reinigt die Vorderseiten-Metallschicht 3 mittels eines Plasmas. Das Plasma beinhaltet Sauerstoff. Ein Rückstand, wie eine organische Substanz, haftet an der Vorderseite der Vorderseiten-Metallschicht 3, bevor diese mittels des Plasmas gereinigt wird. Während des Reinigens mit Sauerstoffplasma löst das Plasma den fest anhaftenden organischen Rückstand, der nicht durch Beschichten entfernt werden kann, mittels Oxidation. Das Reinigen mittels des Sauerstoffplasmas reinigt die gesamte Vorderseite der Vorderseiten-Metallschicht 3. Dies verbessert die Benetzbarkeit der Vorderseiten-Metallschicht 3 und fördert eine Reaktion eines einheitlichen Austausches mit einer Beschichtungslösung in einem Beschichtungsprozess, was später beschrieben wird.
Infolgedessen wird eine metallisierte Schicht ausgebildet, die über eine hochgradig homogene Dicke verfügt. Das Plasma in Schritt S7 kann Argon umfassen.
Schritt S8 reinigt die Rückseiten-Metallschicht 7 mittels des Plasmas. Die Rückseiten-Metallschicht 7 wird ebenfalls einer Reinigung mittels des Sauerstoffplasmas unterzogen, um eine ähnliche Auswirkung zu erzielen.
Schritt S9 bildet Ni-umfassende, metallisierte Schichten auf der Vorderseiten-Metallschicht 3 und der Rückseiten-Metallschicht 7 mittels stromloser Beschichtung aus. Nachstehend wird die Ni-beinhaltende, metallisierte Schicht als Ni-metallisierte Schicht bezeichnet. 8 ist ein Flussdiagramm, welches die detaillierten Prozessschritte im Verfahren zur Herstellung der Halbleitervorrichtung mittels stromloser Beschichtung gemäß der ersten bevorzugten Ausführungsform zeigt. Hier wird ein Zinkat-Prozess angewendet. Darüber hinaus werden die in der Vorderseiten-Metallschicht 3 und der Rückseiten-Metallschicht 7 enthaltenen AI-Legierungen durch Zn ersetzt, somit durch Abscheiden von Zn; dann werden die Ni-metallisierten Schichten ausgehend vom abgeschiedenen Zn ausgebildet.
Schritt S91 bereitet den Träger 40 vor, welcher die Rektifizierungsvorrichtung 10 hält, welche die Rektifizierungsplatte 11 umfasst, welche der Zielfläche 51 jedes Halbleiter-Wafers 50 zugewandt ist. Das heißt, der Träger 40, welcher die Mehrzahl von Halbleiter-Wafern 50 und die Rektifizierungsvorrichtung 10 hält, wird vorbereitet. In diesem Stadium ist die Rektifizierungsplatte 11 der Rektifizierungsvorrichtung 10 der Zielfläche 51 jedes Halbleiter-Wafers 50 zugewandt. In der ersten bevorzugten Ausführungsform stellen die Vorderseiten-Metallschicht 3 und die Rückseiten-Metallschicht 7 die Zielflächen 51 dar. 9 ist ein Diagramm des Aufbaus des Halbleiter-Wafers 50 und der Rektifizierungsvorrichtung 10. Die jeweiligen beiden Rektifizierungsplatten 11 sind der Vorderseite 1 und der Rückseite 5 des Halbleiter-Wafers 50 zugewandt. Hier liegen die beiden Rektifizierungsplatten 11 parallel zu den jeweiligen Zielflächen 51 des Halbleiter-Wafers 50. Darüber hinaus sind, wie in 1 veranschaulicht, die Rektifizierungsplatten 11 der Rektifizierungsvorrichtung 10 und die Halbleiter-Wafer 50 abwechselnd angeordnet. Dies ermöglicht, dass die Mehrzahl von Halbleiter-Wafern 50 der Beschichtung im Ganzen unterzogen werden können, wodurch die Produktivität verbessert wird.
Schritt S92 führt eine Vorbehandlung durch einen Zinkat-Prozess auf den Zielflächen 51 des Halbleiter-Wafers 50 aus. Zuerst wird der durch den Träger 40 gehaltene Halbleiter-Wafer 50 in eine alkalische Entfettungslösung eingetaucht. Diese Entfettungsbehandlung entfernt Fett und organische Substanzen, welche an den Zielflächen 51 haften. Dann wird der Halbleiter-Wafer 50 einer Ätzung in einer alkalischen Ätzlösung unterzogen, gefolgt von einer Reinigung in einer sauren Reinigungslösung. Das Reinigen durch Säure entfernt Oxide auf den Zielflächen 51, und raut zur selben Zeit die Zielflächen 51 auf. Die aufgerauten Zielflächen 51 verbessern die Reaktionsfähigkeit im nachfolgenden Zinkat-Prozess, demzufolge wird die Haftung zwischen den Zielflächen 51 und den Ni-metallisierten Schichten verbessert. Als Nächstes wird der durch den Träger 40 gehaltene Halbleiter-Wafer 50 in eine alkalische Lösung für den Zinkat-Prozess eingetaucht. Dieser Zinkat-Prozess ersetzt die AI-Legierungen auf der Vorderseiten-Metallschicht 3 und der Rückseiten-Metallschicht 7, welche die Zielflächen 51 sind, durch Zn, somit durch Abscheiden von Zn. Dann wird der Halbleiter-Wafer 50 in Salpetersäure getaucht. Auf den Zielflächen 51 abgeschiedenes Zn wird entfernt. Der Halbleiter-Wafer 50 wird erneut in die alkalische Lösung für den Zinkat-Prozess eingetaucht, wodurch Al durch Zn zur Zn-Abscheidung ersetzt wird. Solch ein doppelter Zinkat-Prozess scheidet feines Zn auf den Zielflächen 51 ab. Dies verbessert die Homogenität der Ni-metallisierten Schichten, welche durch den nachfolgenden Beschichtungsprozess ausgebildet werden. Der Zinkat-Prozess wird bevorzugt zweimal oder öfter durchgeführt. Dennoch wird der Zinkat-Prozess im Sinne der Produktivität bevorzugt höchstens dreimal durchgeführt.
Schritt S93 taucht den die Mehrzahl von Halbleiter-Wafern 50 haltenden Träger 40 und die Rektifizierungsvorrichtung 10 in das Bad 20 ein, welches die chemische Lösung 21 zum Ausbilden metallisierter Schichten vorhält. Die chemische Lösung 21 ist eine saure stromlose-Ni-Beschichtungslösung zum Ausbilden der Ni-metallisierten Schichten.
Schritt S94 bewegt den Träger 40 in einer parallel zu den Zielflächen 51 jedes Halbleiter-Wafers 50 liegenden Ebene, während dieser im Bad 20 eingetaucht ist. Die Bewegung wird durch den Antrieb 30 ausgeführt. In diesem Stadium werden der Halbleiter-Wafer 50 und die Rektifizierungsvorrichtung 10 durch den Träger 40 auf solche Weise gehalten, dass der Halbleiter-Wafer 50 und die Mehrzahl von Durchgangslöchern 12 eine konstante, relative Positionsbeziehung herstellen. Das heißt, der Träger 40 wird bewegt, während die relative Positionsbeziehung zwischen jedem Halbleiter-Wafer 50 und der Mehrzahl von Durchgangslöchern 12 konstant gehalten wird.
Das stromlose Beschichten in den Schritten S93 und S94 bildet die Ni-metallisierten Schichten auf den Zielflächen 51 aus. Während des Prozessschrittes wird zunächst Zn durch Ni ersetzt, somit wird Ni abgeschieden. Dann reduziert ein in der Lösung für das stromlose Beschichten enthaltenes Reduktionsmittel das Ni und scheidet dieses auf den Zielflächen 51 ab. Stromloses Beschichten vereinfacht das Ausbilden einer dicken Metallschicht, welche über eine Dicke in der Größenordnung von einigen Mikrometern verfügt. Hier verfügen die Ni-metallisierten Schichten bevorzugt über eine Dicke von 2 bis 10 µm, in Anbetracht einer auf die Schichten einwirkenden Belastung und anderer Dinge nach dem Ausbilden. Die mittels stromloser Beschichtung metallisierten Schichten werden auf den Metallschichten abgeschieden, auf welchen Elektronen aussendbar und empfangbar sind, aber sie scheiden sich nicht auf der Schutzschicht 4 ab, auf welcher Elektronen, wie Polyimid-Elektronen nicht ausgesendet und empfangen werden. Das heißt, stromloses Beschichten ermöglicht ein selektives Ausbilden der metallisierten Schichten. Die erleichtert den Prozess, wodurch die Produktivität verbessert wird.
Während des Ni-Abscheidungsprozesses „schüttelt“ bzw. bewegt der Antrieb 30 den Halbleiter-Wafer 50, welcher im Träger 40 platziert ist, in der Ebene parallel zu den Zielflächen 51 des Halbleiter-Wafers 50. Hier bewegt der Antrieb 30 den Halbleiter-Wafer 50 auf solche Weise, dass sich der Träger 40 in der parallel zu den Zielflächen 51 liegenden Ebene im Kreis bewegt. Die Rotationsgeschwindigkeit der kreisförmigen Bewegung ist bevorzugt 10 bis 60 rpm. Die Bewegung des Trägers 40 erzeugt von sich aus den Fluss der Lösung zum stromlosen Beschichten in den Zielflächen 51. Überdies reguliert die Rektifizierungsvorrichtung 10 den Durchfluss der Lösung zum stromlosen Beschichten durch die Vorderseite 1 des Halbleiter-Wafers 50. Der Durchfluss kann durch eine Veränderung der Form oder Größe der Durchgangslöcher 12 der Rektifizierungsplatte 11 reguliert werden. In der ersten bevorzugten Ausführungsform macht die Rektifizierungsvorrichtung 10 die Lösung zum stromlosen Beschichten, welche durch die Vorderseite 1 des Halbleiter-Wafers 50 fließt, homogen. Die Rektifizierungsvorrichtung 10 verbreitet darüber hinaus die Lösung zum stromlosen Beschichten und fördert die Homogenität ihrer Konzentration. Dies verbessert die Homogenität der Dicke der Ni-metallisierten Schichten innerhalb der Ebene des Halbleiter-Wafer 50, oder zwischen den Halbleiter-Wafern 50, welche durch den Träger 40 gehalten werden.
Die Ni-metallisierten Schichten werden durch die Schritte S91 bis S94 ausgebildet, welche in Schritt S9 enthalten sind, gefolgt von dem in 3 veranschaulichten Schritt S10.
Schritt S10 bildet Au-metallisierte Schichten auf den Ni-metallisierten Schichten durch stromloses Beschichten aus. Der Träger 40, welcher die Mehrzahl von Halbleiter-Wafern 50 und die Rektifizierungsvorrichtung 10 hält, wird in ein Bad eingetaucht. Das Bad hält eine chemische Lösung vor, die eine neutrale stromlose-Au-Beschichtungslösung zum Ausbilden der Au-metallisierten Schichten ist. 10 ist eine Querschnittsansicht des Aufbaus des Halbleiter-Wafers 50, auf welchem die Ni-metallisierten Schichten 8 und die Au-metallisierten Schichten 9 ausgebildet sind. Die Au-metallisierten Schichten 9 verhindern, dass die Ni-metallisierten Schichten 8 oxidieren. Die Au-metallisierte Schichten 9 verfügen jeweils über eine Dicke von 20 bis 100 nm. 11 ist eine Tabelle, welche eine Prozessbedingung gemäß der ersten bevorzugten Ausführungsform zeigt.
(Auswirkung)
Ein Vergleich der Homogenität der Dicken der Ni-metallisierten Schichten 8 innerhalb der Ebene wurde folgendermaßen durchgeführt. Die Ni-metallisierten Schichten 8 wurden unter der Prozessbedingung in 11 ausgebildet. Dann wurde der Vergleich zwischen einem Aufbau ohne die Rektifizierungsvorrichtung 10, und einem Aufbau durchgeführt, in welchem die Rektifizierungsvorrichtung 10 bereitgestellt und der Träger 40 bewegt wurde. Für den Aufbau ohne die Rektifizierungsvorrichtung 10 war die Homogenität innerhalb der Ebene der Ni-metallisierten Schicht 8 auf der Vorderseiten-Metallschicht 3 ein Variationskoeffizient (CV) = 9,7%; und die Homogenität innerhalb der Ebene der Ni-metallisierten Schicht 8 auf der Rückseiten-Metallschicht 7 ein CV = 12,7%. Für den Aufbau, in welchem die Rektifizierungsvorrichtung 10 vorgesehen war und der Träger 40 bewegt wurde, war die Homogenität in der Ebene der Ni-metallisierten Schicht 8 auf der Vorderseiten-Metallschicht 3 ein CV = 6,5%; und die „in-plane“-Homogenität der Ni-metallisierten Schicht 8 auf der Vorderseiten-Metallschicht 7 ein CV = 6,0%. Der Vergleich hat offenbart, dass die Rektifizierungsvorrichtung 10 eine Ni-metallisierte Schicht mit einer hohen „in-plane“-Homogenität bzw. Homogenität innerhalb der Ebene erreicht.
Das Halbleiterherstellungsgerät gemäß der ersten bevorzugten Ausführungsform bildet die metallisierten Schichten auf den Zielflächen 51 der Mehrzahl von Wafern aus, welche durch den Träger 40 gehalten wird, welcher eingerichtet ist die Mehrzahl von Wafern zu halten. Das Halbleiterherstellungsgerät umfasst das Folgende: die Rektifizierungsvorrichtung 10 umfassend die Rektifizierungsplatte 11, welche über eine Mehrzahl von Durchgangslöchern 12 verfügt, wobei die Rektifizierungsvorrichtung 10 durch den Träger 40 auf solche Weise gehalten wird, dass die Rektifizierungsplatte der Zielfläche 51 jedes Wafers zugewandt ist; das Bad 20, in welchem die chemische Lösung 21 zum Ausbilden der metallisierten Schicht vorgehalten wird, und in welchem der Träger 40, welcher die Mehrzahl von Wafern und die Rektifizierungsvorrichtung 10 hält, in die chemische Lösung 21 eingetaucht wird; und den Antrieb 30, welcher eingerichtet ist, den Träger 40 zu bewegen, während dieser im Bad 20 eingetaucht ist, während die relative Positionsbeziehung zwischen jedem Wafer und der Mehrzahl von Durchgangslöchern 12 konstant gehalten wird. Jeder Wafer in der ersten bevorzugten Ausführungsform ist der Halbleiter-Wafer 50.
Die Rektifizierungsvorrichtung 10 im Halbleiterherstellungsgerät verbessert die Homogenität des Durchflusses der Beschichtungslösung, welche durch die Vorderseite 1 der Zielfläche 51 fließt, und verbreitet die Beschichtungslösung, wodurch die Homogenität ihrer Konzentration gefördert wird. Dies bildet eine metallisierte Schicht mit einer hochgradig homogenen Dicke auf der Zielfläche 51 aus.
Der Antrieb im Halbleiterherstellungsgerät gemäß der ersten bevorzugten Ausführungsform bewegt den Träger 40 in die parallel zur Zielfläche 51 jedes Wafers liegende Richtung.
Der Halbleiter-Wafer 50 und die Rektifizierungsvorrichtung 10 werden in die Richtung bewegt, die parallel zur Zielfläche 51 liegt, wodurch der Fluss der chemischen Lösung 21 über den gesamten Wafer 50 von sich aus erzeugt wird. Dies verbessert die Homogenität der Dicke der auszubildenden metallisierten Schicht. Die Richtung parallel zur Zielfläche 51 umfasst eine Richtung und die umlaufende Richtung. Der Träger 40 wird in umlaufender Richtung bewegt, wodurch die Homogenität der Dicke der metallisierten Schicht weiter verbessert wird.
Das Verfahren zur Herstellung der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform bildet die metallisierten Schichten auf den Zielflächen 51 der Mehrzahl von Wafern aus, welche durch den Träger gehalten werden, welcher eingerichtet ist, die Mehrzahl von Wafern zu halten. Das Verfahren umfasst das Folgende: Vorbereiten des Trägers 40, welcher die Rektifizierungsvorrichtung 10 hält, welche die Rektifizierungsplatte 11 mit der Mehrzahl von Durchgangslöchern 12 umfasst, wobei die Rektifizierungsplatte 11 vorgesehen ist, um der Zielfläche 51 jedes Wafers zugewandt zu sein; Eintauchen des Trägers 40, welcher die Mehrzahl von Wafern und die Rektifizierungsvorrichtung 10 hält, in die chemische Lösung 21 zum Ausbilden jeder metallisierten Schicht, wobei die chemische Lösung 21 im Bad 20 vorgehalten wird; und Bewegen des Trägers 40, während dieser im Bad 20 eingetaucht ist, während die relative Positionsbeziehung zwischen jedem Wafer und der Mehrzahl von Durchgangslöchern 12 konstant gehalten wird, um die metallisierte Schicht auf der Zielfläche 51 auszubilden.
Gemäß dem Verfahren verbessert die Rektifizierungsvorrichtung 10 die Homogenität des Durchflusses der Beschichtungslösung, welche durch die Vorderseite 1 der Zielfläche 51 fließt, und verbreitet die Beschichtungslösung, wodurch die Homogenität ihrer Konzentration gefördert wird. Dies bildet eine metallisierte Schicht mit einer hochgradig homogenen Dicke auf der Zielfläche 51 aus.
Im Verfahren gemäß der ersten bevorzugten Ausführungsform liegt die Richtung, in welcher der Träger 40 bewegt wird, parallel zur Zielfläche 51 jedes Wafers.
Der Halbleiter-Wafer 50 und die Rektifizierungsvorrichtung 10 werden in die Richtung bewegt, die parallel zur Zielfläche 51 liegt, wodurch der Fluss der chemischen Lösung 21 über den gesamten Wafer 50 von sich aus erzeugt wird. Dies verbessert die Homogenität der Dicke der auszubildenden metallisierten Schicht. Die Richtung parallel zur Zielfläche 51 umfasst eine Richtung und die umlaufende Richtung. Der Träger 40 wird in umlaufender Richtung bewegt, wodurch die Homogenität der Dicke der metallisierten Schicht weiter verbessert wird.
Das Verfahren gemäß der ersten bevorzugten Ausführungsform umfasst vor dem Vorbereiten des Trägers 40, welcher die Mehrzahl von Wafern und die Rektifizierungsvorrichtung 10 hält, ein Reinigen der Zielfläche 51 jedes Wafers mittels eines Plasmas.
Gemäß dem Verfahren verbessert das Reinigen der gesamten Zielfläche 51 die Benetzbarkeit zwischen der Zielfläche 51 und der Beschichtungslösung. Dies fördert eine einheitliche Austauschreaktion, wodurch eine metallisierte Schicht ausgebildet wird, die über eine hochgradig homogene Dicke verfügt.
Im Verfahren gemäß der ersten bevorzugten Ausführungsform beinhaltet das Plasma Sauerstoff oder Argon.
Sauerstoffplasma verfügt über eine Oxidationsfähigkeit. Argonplasma verfügt über eine Ätzeigenschaft. Daher entfernt das Verfahren wirksam verunreinigte Substanzen, die an der Zielfläche 51 haften.
Im Verfahren gemäß der ersten bevorzugten Ausführungsform wird die metallisierte Schicht durch stromloses Beschichten ausgebildet.
Das Verfahren verbessert die Produktivität.
<Modifikation der ersten bevorzugten Ausführungsform>
Die Rektifizierungsvorrichtung 10 kann in beliebiger anderer Weise ausgestaltet sein, als durch den in der ersten bevorzugten Ausführungsform beschriebenen Aufbau. Obwohl die Rektifizierungsvorrichtung 10 in 2 in den Träger 40 integriert ist, kann diese am Träger 40 anbringbar und abnehmbar sein. Die 12 bis 14 sind Diagramme eines unterschiedlichen Aufbaus der Rektifizierungsplatte 11. Des Weiteren veranschaulichen die 12 bis 14 jeweils eine vom Träger 40 abgenommene Rektifizierungsplatte.
Das Durchgangsloch 12 der Rektifizierungsplatte 11A in 12 verfügt über eine größere Öffnung, als das Durchgangsloch 12 der Rektifizierungsplatte 11 in 3. Obwohl die Rektifizierungsplatte 11 in der ersten bevorzugten Ausführungsform ein Rechteck bezüglich der äußeren Form darstellt, kann diese bezüglich der äußeren Form ein Kreis sein, so wie die in 13 veranschaulichte Rektifizierungsplatte 11B. Das Durchgangsloch 12 der Rektifizierungsplatte 11C kann, wie in 14 veranschaulicht, ein Kreis sein. Eine Rektifizierungsplatte wird in Übereinstimmung mit dem Öffnungsmuster oder der Fläche der Zielfläche 51 ausgewählt, und wird im Träger 40 platziert. Dies verbessert die Homogenität der metallisierten Schicht.
15 ist ein Diagramm des Trägers 40, welcher die Halbleiter-Wafer 50 hält. 16 ist ein Diagramm des Trägers 40, welcher die Rektifizierungsvorrichtung 10 hält, welche über die in 14 veranschaulichten Rektifizierungsplatten 11C verfügt. Jede Rektifizierungsplatte 11C wird derart im Träger 40 platziert, dass sie der Zielfläche 51 jedes Halbleiter-Wafers 50 zugewandt ist. Das heißt, die Rektifizierungsplatten 11C und die Halbleiter-Wafer 50 sind abwechselnd angeordnet. Der Träger 40 hält die Rektifizierungsvorrichtung 10, welche die Rektifizierungsplatten 11C umfasst. In diesem Stadium werden jeder Halbleiter-Wafer 50 und die Rektifizierungsvorrichtung 10 durch den Träger 40 auf solche Weise gehalten, dass jeder Halbleiter-Wafer 50 und jedes Durchgangsloch 12 eine konstante, relative Positionsbeziehung herstellen.
Das Halbleiterherstellungsgerät erzielt eine ähnliche Auswirkung wie jenes in der ersten bevorzugten Ausführungsform, wenn das Gerät die anbringbare und abnehmbare Rektifizierungsvorrichtung 10 umfasst, welche durch den Träger 40 gehalten wird. Die Rektifizierungsvorrichtung 10 kann vom Träger 40 abgenommen werden, wodurch der Einsatz eines kommerziell verfügbaren Trägers ermöglicht wird. Dies reduziert Investitionskosten.
<Zweite bevorzugte Ausführungsform>
17 ist eine Grafik, welche eine Beziehung zwischen der Rotationsgeschwindigkeit der Bewegung und der Homogenität der Dicke (CV) einer metallisierten Schicht zeigt. Der Aufbau eines Halbleiterherstellungsgerätes gemäß einer zweiten bevorzugten Ausführungsform ist ähnlich jenem in der ersten bevorzugten Ausführungsform. Wie in 17 veranschaulicht, rotiert der Träger 40, welcher die Halbleiter-Wafer 50 und die Rektifizierungsvorrichtung 10 hält. Das heißt, der Träger 40 wird in einer kreisförmigen Bewegung bewegt. Dies verbessert die Homogenität der Dicke innerhalb der Ebene von Ni-metallisierten Schichten. Die Homogenität verbessert sich insbesondere bei einer Rotationsgeschwindigkeit von 15 bis 60 rpm.
Daher rotiert der Träger 40, welcher die Halbleiter-Wafer 50 und die Rektifizierungsvorrichtung 10 hält, während die metallisierten Schichten ausgebildet werden. Das heißt, der Träger 40 wird in einer kreisförmigen Bewegung bewegt. Dies bildet eine Ni-metallisierte Schicht aus, welche über eine hohe Homogenität innerhalb der Ebene verfügt.
Es wird darauf hingewiesen, dass in der vorliegenden Erfindung die einzelnen Ausführungsformen innerhalb des Schutzumfangs der Erfindung frei kombinierbar sind, oder geändert und gegebenenfalls ausgelassen werden können.
Während die Erfindung im Detail gezeigt und beschrieben wurde, ist die vorstehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen vorgenommen werden können, ohne den Schutzumfang der Erfindung zu verlassen.

Claims

Halbleiterherstellungsgerät, welches metallisierte Schichten auf Zielflächen (51) einer Mehrzahl von Wafern ausbildet, welche durch einen Träger (40) gehalten werden, der eingerichtet ist, eine Mehrzahl von Wafern zu halten, wobei das Halbleiterherstellungsgerät umfasst: • eine Rektifizierungsvorrichtung (10) umfassend eine Rektifizierungsplatte (11), welche über eine Mehrzahl von Durchgangslöchern (12) verfügt, wobei die Rektifizierungsvorrichtung (10) durch den Träger (40) auf solche Weise gehalten wird, dass die Rektifizierungsplatte (11) der Zielfläche (51) jedes Wafers zugewandt ist; • ein Bad (20), in welchem eine chemische Lösung (21) zum Ausbilden jeder metallisierten Schicht vorgehalten wird, und in welchem der Träger (40), welcher die Mehrzahl von Wafern und die Rektifizierungsvorrichtung (10) hält, in die chemische Lösung (21) eingetaucht wird; und • einen Antrieb (30), welcher eingerichtet ist, den Träger (40) zu bewegen, während dieser im Bad (20) eingetaucht ist, während eine relative Positionsbeziehung zwischen jedem Wafer und der Mehrzahl von Durchgangslöchern (12) konstant gehalten wird.
Halbleiterherstellungsgerät nach Anspruch 1, wobei eine Richtung, in welche der Antrieb (30) eingerichtet ist, den Träger (40) zu bewegen, parallel zur Zielfläche (51) jedes Wafers liegt.
Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren metallisierte Schichten auf Zielflächen (51) einer Mehrzahl von Wafern ausbildet, welche von einem Träger (40) gehalten werden, der eingerichtet ist, die Mehrzahl von Wafern zu halten, wobei das Verfahren umfasst: • Vorbereiten des Trägers (40), welcher eine Rektifizierungsvorrichtung (10) hält, die eine Rektifizierungsplatte (11) umfasst, welche über eine Mehrzahl von Durchgangslöchern (12) verfügt, wobei die Rektifizierungsplatte (11) vorgesehen ist, um der Zielfläche (51) jedes Wafers zugewandt zu sein; • Eintauchen des Trägers (40), welcher die Mehrzahl von Wafern und die Rektifizierungsvorrichtung (10) hält, in eine chemische Lösung (21) zum Ausbilden jeder metallisierten Schicht, wobei die chemische Lösung (21) in einem Bad (20) vorgehalten wird; und • Bewegen des Trägers (40), während dieser im Bad (20) eingetaucht ist, während eine relative Positionsbeziehung zwischen jedem Wafer und der Mehrzahl von Durchgangslöchern (12) konstant gehalten wird, um jede metallisierte Schicht auf der Zielfläche (51) auszubilden.
Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 3, wobei eine Richtung, in welche der Träger (40) bewegt wird, parallel zur Zielfläche (51) jedes Wafers liegt.
Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 3 oder 4, umfassend Reinigen der Zielfläche (51) jedes Wafers mittels eines Plasmas vor dem Vorbereiten des Trägers (40), welcher die Mehrzahl von Wafern und die Rektifizierungsvorrichtung (10) hält.
Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 5, wobei das Plasma Sauerstoff oder Argon enthält.
Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 3 bis 6, wobei jede metallisierte Schicht durch stromloses Beschichten ausgebildet wird.