DE102019119805A1 - Halbleitervorrichtung, die einen kondensator aufweist - Google Patents

Halbleitervorrichtung, die einen kondensator aufweist Download PDF

Info

Publication number
DE102019119805A1
DE102019119805A1 DE102019119805.4A DE102019119805A DE102019119805A1 DE 102019119805 A1 DE102019119805 A1 DE 102019119805A1 DE 102019119805 A DE102019119805 A DE 102019119805A DE 102019119805 A1 DE102019119805 A1 DE 102019119805A1
Authority
DE
Germany
Prior art keywords
electrode
layer
capacitor structure
isolation
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019119805.4A
Other languages
English (en)
Inventor
Hong-Yang Chen
Tian Sheng Lin
Yi-Cheng CHIU
Hung-Chou Lin
Yi-Min CHEN
Kuo-Ming Wu
Chiu-Hua Chung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/439,636 external-priority patent/US11145709B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019119805A1 publication Critical patent/DE102019119805A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G17/00—Structural combinations of capacitors or other devices covered by at least two different main groups of this subclass with other electric elements, not covered by this subclass, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes

Abstract

eine Kondensatorstruktur für ein Leistungshalbleiterbauelement weist ein Halbleitersubstrat, eine Trennisolationsschicht, die eine Ringform aufweist und einen Außenumfang und einen Innenumfang, der einen Öffnungsbereich definiert, eine erste Elektrode, die auf der Trennisolationsschicht angeordnet ist, eine Dielektrikumschicht, die auf der ersten Elektrode angeordnet ist, und eine zweite Elektrode, die auf der Dielektrikumschicht angeordnet ist, auf.

Description

  • VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen U.S.-Patentanmeldung 62/738 642 , eingereicht am 28. September 2018, deren gesamter Inhalt hier durch Verweis aufgenommen wird.
  • ALLGEMEINER STAND DER TECHNIK
  • Halbleitervorrichtungen weisen Kondensatoren auf, die auf einem Halbleitersubstrat integriert sind. Wenn eine Halbleitervorrichtung eine Hochspannungs-Halbleitervorrichtung ist, wie ein Leistungshalbleiterbauelement, sollte ein Kondensator, der darin integriert ist, auch eine hohe Durchschlagspannung, zum Beispiel mehr als etwa 400 Volt, aufweisen.
  • Figurenliste
  • Die vorliegende Offenbarung versteht man am besten bei der Lektüre der folgenden ausführlichen Beschreibung unter Heranziehung der begleitenden Figuren. Es wird betont, dass in Übereinstimmung mit der Standardpraxis der Industrie diverse Elemente nicht maßstabgerecht gezeichnet sind und allein zu Veranschaulichungszwecken verwendet werden. Die Maße der diversen Merkmale können nämlich zur Klarheit der Besprechung willkürlich vergrößert oder verkleinert werden.
    • 1A zeigt eine Querschnittansicht einer Kondensatorstruktur für ein Halbleiterbauelement gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 1B zeigt eine Querschnittansicht einer Kondensatorstruktur für ein Halbleiterbauelement gemäß einer anderen Ausführungsform der vorliegenden Offenbarung.
    • 2 zeigt eine Draufsicht der Kondensatorstruktur, die in 1A gezeigt ist.
    • Die 3A und 3B zeigen eine der diversen Stufen eines Fertigungsvorgangs für eine Kondensatorstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • Die 4A und 4B zeigen eine der diversen Stufen eines Fertigungsvorgangs für eine Kondensatorstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • Die 5A und 5B zeigen eine der diversen Stufen eines Fertigungsvorgangs für eine Kondensatorstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • Die 6A und 6B zeigen eine der diversen Stufen eines Fertigungsvorgangs für eine Kondensatorstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • Die 7A, 7B und 7C zeigen diverse Strukturen von Kondensatorstrukturen gemäß Ausführungsformen der vorliegenden Offenbarung.
    • 8 zeigt eine Querschnittansicht eines Halbleiterbauelements, das eine Kondensatorstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung aufweist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Man muss verstehen, dass die folgende Offenbarung viele unterschiedliche Ausführungsformen oder Beispiele zum Umsetzen unterschiedlicher Merkmale der Erfindung offenbart. Spezifische Ausführungsformen oder Beispiele von Bauelementen und Vorrichtungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Es sind dies natürlich nur Beispiele und sie bezwecken nicht, einschränkend zu sein. Zum Beispiel sind die Maße von Merkmalen nicht auf den offenbarten Bereich oder die offenbarten Werte beschränkt, sondern können von Prozessumständen und/oder gewünschten Eigenschaften des Bauelements abhängen. Das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung kann außerdem Ausführungsformen aufweisen, bei welchen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen aufweisen, bei welchen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal eingefügt ausgebildet werden können, so dass das erste und das zweite Merkmal eventuell nicht in direktem Kontakt sind. Diverse Merkmale können willkürlich in unterschiedlichen Maßstäben im Sinne der Einfachheit und Klarheit gezeichnet sein.
  • Ferner können räumliche Bezugsbegriffe, wie „unterhalb“, „unter“, „niedriger“, „oberhalb“, „ober“ und dergleichen hier zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder von Merkmalen mit einem oder mehr anderen Elementen oder Merkmalen, wie sie in den Figuren veranschaulicht sind, zu beschreiben. Die räumlichen Bezugsbegriffe bezwecken, unterschiedliche Ausrichtungen des Bauelements beim Gebrauch oder Betrieb zusätzlich zu der Ausrichtung, die in den Figuren abgebildet ist, einzuschließen. Das Gerät kann anders ausgerichtet sein (um 90 Grad gedreht oder an andere Ausrichtungen), und die räumlichen Bezugsdeskriptoren, die hier verwendet werden, werden entsprechend ausgelegt. Zusätzlich kann der Begriff „hergestellt aus“ entweder „umfassen“ oder „bestehen aus“ bedeuten. Bei der vorliegenden Offenbarung bedeutet „mindestens eines von A, B und C“ „A“, „B“, „C“, „A und B“, „A und C“, „B und C“ oder „A, B und C“ und bedeutet nicht ein Element von A, eines von B und eines von C, außer wenn Anderes beschrieben wird.
  • Eine Kondensatorstruktur, die über einem Substrat einer Halbleitervorrichtung, auch als Halbleiterbauelement bezeichnet, gebildet ist, weist eine Bodenelektrode, eine obere Elektrode und eine dielektrische Schicht, die zwischen der Bodenelektrode und der oberen Elektrode angeordnet ist, die vertikal (senkrecht zu der Oberfläche des Substrats) gestapelt sind, auf. Eine solche gestapelte Kondensatorstruktur wird über einer Trennisolationsschicht gebildet, um benachbarte Bauelemente elektrisch zu isolieren. Bei der vorliegenden Offenbarung wird eine Kondensatorstruktur, die eine Durchschlagspannung höher als 600 Volt aufweist, bereitgestellt.
  • 1A zeigt eine Querschnittansicht einer Kondensatorstruktur 100 für ein Halbleiterbauelement gemäß einer Ausführungsform der vorliegenden Erfindung. 2 zeigt eine Draufsicht der Kondensatorstruktur 100, die in 1A gezeigt ist.
  • Die Kondensatorstruktur 100 wird über einem Substrat 10 gebildet. Bei einigen Ausführungsformen ist das Substrat 10 ein Halbleitersubstrat. Bei einigen Ausführungsformen besteht das Substrat 10 aus einem zweckdienlichen elementaren Halbleiter, wie zum Beispiel Silizium, Diamant oder Germanium; aus einer zweckdienlichen Legierung oder einem Verbindungshalbleiter, wie zum Beispiel Group-IV-Verbindungshalbleitern (zum Beispiel Germanium (SiGe), Siliziumkarbid (SiC), Silizium-Germanium-Karbid (SiGeC), GeSn, SiSn, SiGeSn), Gruppe III-V-Verbindungshalbleiter (zum Beispiel Galliumnitrid (GaN), Indium-Gallium-Nitrid (InGaN), Aluminiumnitrid (AlN), Indium-Aluminium-Nitrid (InAlN), Galliumarsenid (GaAs), Indium- Galliumarsenid (InGaAs), Indium-Arsenid (InAs), Indiumphosphid (InP), Indiumantimonid (InSb), Gallium-Arsen-Phosphid (GaAsP) oder Gallium-Indium-Phosphid (GalnP)), oder dergleichen. Bei bestimmten Ausführungsformen wird ein p-Typ-Si-Substrat verwendet.
  • An der Oberfläche des Halbleitersubstrats 10 werden Trennisolationsungs-(Feldoxid)-Schichten 20 und 22 gebildet. Wie in 2 gezeigt, weist eine erste Trennisolationsschicht 20 eine Ring-, eine Doughnut- oder eine Rahmenform (die gemeinsam eine Ringform genannt werden können), die eine Mittenöffnung 21 aufweist, auf. Eine Größe (Fläche) der Mittenöffnung 21, die von dem Innenumfang der ersten Trennisolationsschicht 20 definiert wird, liegt in einem Bereich von etwa 0,01 % bis etwa 10 % einer Größe einer Fläche, die von dem Außenumfang der Trennisolationsschicht 20 gebildet wird. Wenn die erste Trennisolationsschicht 20 und die Mittenöffnung 21 beide kreisförmig sind, beträgt die Fläche der Mittenöffnung 21 etwa 0,01 % bis etwa 10 % der Fläche des Kreises, der von dem Außenumfang der ersten Trennisolationsschicht 20 definiert wird.
  • Eine zweite Trennisolationsschicht 22 weist auch eine Doughnut-, eine Ring- oder eine Rahmenform auf und umgibt bei einigen Ausführungsformen die erste Trennisolationsschicht 20. Bei anderen Ausführungsformen weist der Außenumfang der zweiten Trennisolationsschicht eine Rechteckform (rechteckiger Ring) auf.
  • Die erste und die zweite Trennisolationsschicht 20, 22 weisen eine oder mehrere Schichten aus Siliziumoxid, Siliziumnitrid, Titanoxid, Aluminiumoxid oder beliebigen anderen zweckdienlichen Isoliermaterialien auf. Bei bestimmten Ausführungsformen wird Siliziumoxid verwendet. Bei einigen Ausführungsformen sind die erste und zweite Trennisolationsschicht 20, 22 lokale Siliziumoxidations-(Local Oxidation of Silicon)-Schichten, die durch Oxidieren gewünschter Abschnitte des Siliziumsubstrats gebildet werden. Bei anderen Ausführungsformen sind die erste und zweite Trennisolationsschicht 20, 22 Flachgrabenisolations-(Shallow Trench Isolation - STI)-Schichten, die durch Füllen von Gräben, die an der Oberfläche des Halbleitersubstrats 10 gebildet sind, mit einem Isoliermaterial, wie Siliziumoxid, gebildet werden. Bei einigen Ausführungsformen liegt die Stärke der ersten und zweiten Trennisolationsschicht 20, 22 in einem Bereich von etwa 0,1 µm bis etwa 5,0 µm, und liegt bei anderen Ausführungsformen in einem Bereich von etwa 0,5 µm bis etwa 2,0 µm.
  • In dem Halbleitersubstrat 10 werden diverse Wannen gebildet. Wie in 1A gezeigt, wird eine n-Wanne 12 (eine Wanne mit einem ersten Leitfähigkeitstyp) bei einigen Ausführungsformen unterhalb der ersten Trennisolationsschicht gebildet. Ferner, wie in 1A gezeigt, werden eine erste p-Wanne 14A und eine zweite p-Wanne 14B (Wannen mit einem zweiten Leitfähigkeitstyp) in dem Halbleitersubstrat um die n-Wanne 12 gebildet. Die erste p-Wanne 14A ist bei einigen Ausführungsformen unterhalb der zweiten Trennisolationsschicht 22 und unterhalb einer Fläche zwischen der ersten Trennisolationsschicht 20 und der zweiten Trennisolationsschicht 22 angeordnet. Die zweite p-Wanne 14B dringt bei einigen Ausführungsformen in die n-Wanne 12 unter der ersten Trennisolationsschicht 20 ein. Die erste p-Wanne 14A weist bei einigen Ausführungsformen eine Doughnut-, eine Ring- oder eine Rahmenform ähnlich der ersten Trennisolationsschicht 20 und/oder der zweiten Trennisolationsschicht 22 auf und umgibt die n-Wanne 12. Die n-Wanne 12 wird bei einigen Ausführungsformen durch einen oder mehrere Ionenimplantationsvorgänge mit P, As und/oder Sb als Dotierstoff bei einer Beschleunigungsspannung von etwa 20 keV bis etwa 200 keV gebildet. Die Dotierungskonzentration liegt bei einigen Ausführungsformen in einem Bereich von etwa 0,1 × 1011 Ionen/cm2 bis etwa 1 × 1013 Ionen/cm2. Die erste und die zweite p-Wanne 14A und 14B werden bei einigen Ausführungsformen durch einen oder mehrere Ionenimplantationsvorgänge mit B (BF2), As und/oder Ga als Dotierstoff bei einer Beschleunigungsspannung von etwa 20 keV bis etwa 200 keV gebildet. Die Dotierungskonzentration liegt bei einigen Ausführungsformen in einem Bereich von etwa 0,1 × 1011 Ionen/cm2 bis etwa 1 × 1013 Ionen/cm2.
  • Zusätzlich, wie in 1A gezeigt, wird an dem Oberflächenbereich des Substrats 10 innerhalb der Mittenöffnung 21 der ersten Trennisolationsschicht 20 ein n+-Bereich 18 (stark dotierter Bereich) gebildet, und an dem Oberflächenbereich des Substrats 10, an der Fläche zwischen der ersten Trennisolationsschicht 20 und der zweiten Trennisolationsschicht 22 wird ein p+-Bereich 18 (stark dotierter Bereich) gebildet. Bei einigen Ausführungsformen überspannt der p+-Bereich 18 den gesamten Oberflächenbereich des Substrats 10 zwischen der ersten Trennisolationsschicht 20 und der zweiten Trennisolationsschicht 22, die eine Doughnut-, Ring- oder Rahmenform bilden, und bei anderen Ausführungsformen wird der p+-Bereich teilweise in dem Oberflächenbereich des Substrats 10 zwischen der ersten Trennisolationsschicht 20 und der zweiten Trennisolationsschicht 22 gebildet.
  • Die n-Wanne 12, die erste p-Wanne 14A und die zweite p-Wanne 14B, der n+-Bereich 16 und der p+-Bereich 18 bilden bei einigen Ausführungsformen eine Wannenstruktur mit reduziertem Oberflächenfeld (Reduced Surface Field - RESURF). Bei anderen Ausführungsformen ist das Halbleitersubstrat 10 ein n-Typ, und die Leitfähigkeitstypen der Wannenstrukturen, die oben dargelegt sind, sind entgegengesetzt.
  • Unter weiterer Bezugnahme auf die 1A und 2 wird eine erste leitfähige Schicht 30 als eine Bodenelektrode eines Kondensators über der ersten Trennisolationsschicht 20 gebildet. Die erste leitfähige Schicht 30 weist bei einigen Ausführungsformen eine Doughnut-, eine Ring- oder eine Rahmenform ähnlich der ersten Trennisolationsschicht 20 auf. Bei einigen Ausführungsformen besteht die erste leitfähige Schicht 30 aus Polysilizium. Bei bestimmten Ausführungsformen ist das Polysilizium dotiertes Polysilizium, das mit Verunreinigungen dotiert ist, wie mit P, As und/oder B. Bei anderen Ausführungsformen ist die erste leitfähige Schicht 30 amorphes Silizium. Andere zweckdienliche leitfähige Materialien können als die erste leitfähige Schicht 30 verwendet werden. Eine Stärke der ersten leitfähigen Schicht 30 liegt bei einigen Ausführungsformen in einem Bereich von etwa 50 nm bis etwa 5000 nm. Die Fläche der ersten leitfähigen Schicht 30 ist bei einigen Ausführungsformen in Draufsicht kleiner als die Fläche der ersten Trennisolationsschicht 20.
  • Eine Kondensatordielektrikumschicht 40 wird, wie in 1A gezeigt, auf der ersten leitfähigen Schicht 30 gebildet. Die Kondensatordielektrikumschicht 40 kann aus einer oder mehreren Schichten aus Siliziumoxid, Siliziumnitrid, Titanoxid, Aluminiumoxid oder einem beliebigen anderen zweckdienlichen Isoliermaterial bestehen. Bei bestimmten Ausführungsformen wird Siliziumoxid als die Kondensatordielektrikumschicht 40 verwendet. Die Kondensatordielektrikumschicht 40 weist bei einigen Ausführungsformen eine Doughnut-, eine Ring- oder eine Rahmenform ähnlich der ersten Trennisolationsschicht 20 auf. Eine Stärke der Kondensatordielektrikumschicht 40 liegt bei einigen Ausführungsformen in einem Bereich von etwa 5 nm bis etwa 500 nm. Die Fläche der Kondensatordielektrikumschicht 40 ist bei einigen Ausführungsformen in Draufsicht kleiner als die Fläche der ersten leitfähigen Schicht 30.
  • Ferner wird eine zweite leitfähige Schicht 50 als eine obere Elektrode des Kondensators über der Kondensatordielektrikumschicht 40, wie in 1A gezeigt, gebildet. Die zweite leitfähige Schicht 50 weist bei einigen Ausführungsformen eine Doughnut-, eine Ring- oder eine Rahmenform ähnlich der ersten Trennisolationsschicht 20 auf. Die Fläche der zweiten leitfähigen Schicht 50 ist bei einigen Ausführungsformen in Draufsicht kleiner als die Fläche der ersten leitfähigen Schicht 30. Bei einigen Ausführungsformen besteht die zweite leitfähige Schicht 50 aus einem Polysilizium. Bei bestimmten Ausführungsformen ist das Polysilizium dotiertes Polysilizium, das mit Verunreinigungen dotiert ist, wie mit P, As und/oder B. Bei anderen Ausführungsformen ist die zweite leitfähige Schicht 50 amorphes Silizium. Andere zweckdienliche leitfähige Materialien können als die zweite leitfähige Schicht 50 verwendet werden. Eine Stärke der zweiten leitfähigen Schicht 50 liegt bei einigen Ausführungsformen in einem Bereich von etwa 50 nm bis etwa 5000 nm. Bei einigen Ausführungsformen ist ein Schichtwiderstand der zweiten leitfähigen Schicht 50 höher als der Schichtwiderstand der ersten leitfähigen Schicht 30. Wenn die erste und die zweite leitfähige Schicht 30, 50 bei einigen Ausführungsformen Polysilizium sind, ist die Dotierungskonzentration der zweiten leitfähigen Schicht 50 niedriger als die Dotierungskonzentration der ersten leitfähigen Schicht 30. Die erste leitfähige Schicht 30, die Kondensatordielektrikumschicht 40 und die zweite leitfähige Schicht 50 bilden einen Kondensator.
  • Unter weiterer Bezugnahme auf die 1A und 2 wird eine äußere leitfähige Schicht 35, die den Außenumfang der ersten Trennisolationsschicht 20 bedeckt, gebildet. Bei einigen Ausführungsformen weist die äußere leitfähige Schicht 35 eine Doughnut-, eine Ring- oder eine Rahmenform auf und umgibt die erste leitfähige Schicht 30, die Kondensatordielektrikumschicht 40 und die zweite leitfähige Schicht 50. Bei einigen Ausführungsformen besteht die äußere leitfähige Schicht 35 aus dem gleichen Material wie die erste leitfähige Schicht 30.
  • Ferner wird ein Widerstandsdraht 55 über der ersten Trennisolationsschicht 20, wie in den 1A und 2 gezeigt, gebildet. Bei einigen Ausführungsformen ist der Widerstandsdraht 55 zwischen der ersten leitfähigen Schicht 30 und der äußeren leitfähigen Schicht 35 angeordnet. Bei einigen Ausführungsformen besteht der Widerstandsdraht 55 aus dem gleichen Material wie die zweite leitfähige Schicht 50.
  • Bei einigen Ausführungsformen weist der Widerstandsdraht 55 eine Spiralform auf, die sich um den Kondensator, wie in 2 gezeigt, windet. Die Anzahl von Windungen der Spiralform, die sich um den Kondensator windet, beträgt bei einigen Ausführungsformen eine bis 100, und beträgt bei anderen Ausführungsformen zwei bis 20. Bei bestimmten Ausführungsformen beträgt die Anzahl von Windungen fünf bis zehn. Eine Breite des Widerstandsdrahts 55 in Draufsicht liegt bei einigen Ausführungsformen von etwa 0,2 µm bis etwa 2 µm. Der Widerstandsdraht 55 ist mit der ersten leitfähigen Schicht 30 und der äußeren leitfähigen Schicht 35, die mit einem festen Potenzial, wie zum Beispiel der Masse (Klemme) verbunden ist, elektrisch verbunden. Bei einigen Ausführungsformen weist der Widerstandsdraht 55 eine Serpentinenform auf, die um den Kondensator angeordnet ist oder neben dem Kondensator angeordnet ist.
  • Wie in 1A gezeigt, werden diverse Durchkontaktierungkontakte, die erste Durchkontaktierungskontakte 60 und zweite Durchkontaktierungkontakte 70 aufweisen, sowie Metallverdrahtungsschichten, die erste Metallverdrahtungen 65 und zweite Metallverdrahtungen 75 aufweisen, über dem Substrat 10 gebildet, um direkt oder elektrisch mit diversen Elementen der Kondensatorstruktur 100 verbunden zu sein. Die Durchkontaktierungkontakte 60 und 70 bestehen aus einem oder mehreren leitfähigen Materialen wie Al, Cu, AlCu, Ti, TiN, Ta, TaN, Co, Ni, W oder Silizid oder aus einem beliebigen anderen zweckdienlichen Material. Die Metallverdrahtungen 65 und 75 bestehen aus einem oder mehreren leitfähigen Materialien, wie Al, Cu, AlCu, Ti, TiN, Ta, TaN, Co, Ni, W oder Silizid oder einem beliebigen zweckdienlichen anderen Material.
  • Bei einigen Ausführungsformen ist der n+-Bereich 16 mit der ersten leitfähigen Schicht 30 durch erste Durchkontaktierungskontakte 60 und eine erste Metallverdrahtung 65 verbunden. Der p+-Bereich 18 ist bei einigen Ausführungsformen mit der äußeren leitfähigen Schicht 35 durch erste Durchkontaktierungkontakte 60 und eine erste Verdrahtung 65 verbunden, und der p+-Bereich 18 und die äußere leitfähige Schicht 35 sind mit dem festen Potenzial, wie der Masse, durch einen zweiten Durchkontaktierungkontakt 70 und eine zweite Metallverdrahtung 75 verbunden. Ferner ist bei einigen Ausführungsformen ein erster Durchkontaktierungkontakt 60 mit der zweiten leitfähigen Schicht 50 verbunden, und eine erste Metallverdrahtung 65, ein zweiter Durchkontaktierungkontakt und eine zweite Metallverdrahtung 75 sind über dem ersten Durchkontaktierungkontakt 60 gestapelt. Auf ähnliche Art ist bei einigen Ausführungsformen ein erster Durchkontaktierungkontakt 60 mit der zweiten leitfähigen Schicht 30 verbunden, und eine erste Metallverdrahtung 65, ein zweiter Durchkontaktierungkontakt und eine zweite Metallverdrahtung 75 sind über dem ersten Durchkontaktierungkontakt 60 gestapelt. Wie in 1A gezeigt, sind das andere Ende des Widerstandsdrahts 55, das nicht mit dem festen Potenzial gekoppelt ist, die erste leitfähige Schicht 30 und der n+-Bereich 16 aneinander durch einen oder mehrere des ersten und zweiten Durchkontaktierungkontakts, der ersten und zweiten Metallverdrahtung und/oder einem oder mehreren Durchkontaktierungkontakten und Metallverdrahtungen, die über den zweiten Metallverdrahtungen gebildet sind, elektrisch verbunden.
  • Beim Betrieb der Kondensatorstruktur 100 der vorliegenden Offenbarung wird eine Hochspannung HV, zum Beispiel von etwa 400 V bis etwa 1000 V an die erste leitfähige Schicht 30 (Bodenelektrode) angelegt. Die Hochspannung HV wird auch an ein Ende des Widerstandsdrahts 55 und den n+-Bereich 16 an dem Substrat 10 angelegt. Das andere Ende des Widerstandsdrahts 55 wird mit der Masse (0 V) gekoppelt. Aufgrund des Spiralwiderstandsdrahts 55 nimmt die Spannung allmählich von der Mitte des Kondensators zu dem Rand des Kondensators ab. Zusätzlich nimmt aufgrund der RESURF-Wannenstruktur die Spannung der ersten leitfähigen Schicht 30 über der ersten Trennisolationsschicht 20 allmählich von der Mitte des Kondensators zu dem Rand des Kondensators ab. Diese Spannungsreduktionen bewirken, dass ein Spannungsunterschied über der ersten Trennisolationsschicht 20 kleiner ist als die Durchschlagspannung der ersten Trennisolationsschicht 20, die etwa 400 V beträgt, wenn die erste Trennisolationsschicht 20 ein Siliziumoxid ist. Die Kondensatorstruktur 100 der vorliegenden Offenbarung kann folglich bei einer Spannung höher als 400 V arbeiten.
  • 1B zeigt eine Querschnittansicht einer Kondensatorstruktur für ein Halbleiterbauelement gemäß einer anderen Ausführungsform der vorliegenden Erfindung.
  • Wie in 1B gezeigt, weist die n-Wanne eine erste n-Wanne 12A und eine zweite n-Wanne 12B (Wannen mit einem ersten Leitfähigkeitstyp) auf, die unterhalb der ersten Trennisolationsschicht 20 gebildet sind. Bei bestimmten Ausführungsformen ist die erste n-Wanne 12A tiefer verteilt als die zweite n-Wanne 12B. Die erste n-Wanne 12A weist bei einigen Ausführungsformen eine Doughnut-, eine Ring- oder eine Rahmenform ähnlich der ersten Trennisolationsschicht 20 auf und umgibt die zweite n-Wanne 12B. Ferner, wie in 1B gezeigt, werden die erste p-Wanne 14A und die zweite p-Wanne 14B in dem Halbleitersubstrat um die erste n-Wanne 12A gebildet. Die zweite p-Wanne 14B dringt bei einigen Ausführungsformen in die erste n-Wanne 12A unter der ersten Trennisolationsschicht 20 ein. Die erste p-Wanne 14A weist bei einigen Ausführungsformen eine Doughnut-, eine Ring- oder eine Rahmenform ähnlich der ersten Trennisolationsschicht 20 auf und umgibt die erste n-Wanne 12A. Die erste n-Wanne 12A, die zweite n-Wanne 12B, die erste p-Wanne 14A, die zweite p-Wanne 14B, der n+-Bereich 16 und der p+-Bereich 18 bilden eine Wannenstruktur mit reduziertem Oberflächenfeld (Reduced Surface Field - RESURF).
  • Die 3A bis 6B zeigen diverse Stufen eines Fertigungsvorgangs für ein Halbleiterbauelement, das eine Kondensatorstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung umfasst. Es ist klar, dass zusätzliche Vorgänge vor, während und nach den Prozessen, die von den 3A bis 6B gezeigt sind, vorgesehen werden können, und dass einige der Vorgänge, die unten beschrieben sind, für zusätzliche Ausführungsformen des Verfahrens ersetzt oder weggelassen werden können. Die Reihenfolge der Vorgänge/Prozesse kann gegenseitig austauschbar sein. Materialien, Strukturen, Konfigurationen, Maße und/oder Prozesse, die dieselben sind wie die in den oben mit den 1A, 1B und 2 beschriebenen oder ähnlich, können bei den folgenden Ausführungsformen eingesetzt werden, und eine ausführliche Erklärung kann weggelassen werden. Die 3A, 4A, 5A und 6A sind Querschnittansichten, und die 3B, 4B, 5B und 6B sind Draufsichten.
  • Wie in den 3A und 3B gezeigt, werden Wannen mit erster Leitfähigkeit (zum Beispiel n-Wannen) und Wannen mit zweiter Leitfähigkeit (zum Beispiel p-Wannen) gebildet. Bei einigen Ausführungsformen wird eine n-Wanne 12 (oder eine erste n-Wanne 12A und eine zweite n-Wanne 12B) durch ein Wärmediffusionsverfahren oder ein Ionenimplantationsverfahren gebildet. Verunreinigungen für die erste und zweite n-Wanne sind P und/oder As. Ferner werden eine erste p-Wanne 14A und eine zweite p-Wanne 14B durch ein Wärmediffusionsverfahren oder ein Ionenimplantationsverfahren gebildet. Verunreinigungen für die erste und die zweite p-Wanne ist B (BF2). Bei einigen Ausführungsformen wird die n-Wanne 12 gebildet, und dann werden die p-Wannen 14A und 14B gebildet. Bei anderen Ausführungsformen werden die p-Wannen 14A und 14B gebildet, und dann wird die n-Wanne 12 gebildet.
  • Dann, wie in den 4A und 4B gezeigt, werden die Trennisolationsschichten 20 und 22 gebildet.
  • Bei einigen Ausführungsformen werden die erste und die zweite Trennisolationsschicht 20, 22 durch lokale Siliziumoxidation (LOCOS) gebildet. Bei dem LOCOS-Prozess werden Bereiche der Oberfläche des Halbleiter-(Silizium)-Substrats 10, auf welchen keine Oxidschicht gebildet ist, von einer gestapelten Schicht aus einer Pad-Siliziumoxidschicht und eine Siliziumnitridschicht auf der Pad-Siliziumoxidschicht bedeckt. Dann wird bei einigen Ausführungsformen ein thermischer Oxidationsprozess bei einer Temperatur in einem Bereich von etwa 800 °C bis etwa 1100 °C ausgeführt. Der thermische Oxidationsprozess weist einen eines Trockenoxidationsprozesses unter Verwenden von 02-Gas, eines Nassoxidationsprozesses unter Verwenden von O2-Gas mit H2O, und eines Dampfoxidationsprozesses unter Verwenden von Dampf, der aus H2 und O2-Gas gebildet ist, auf. Bei anderen Ausführungsformen sind die erste und die zweite Trennisolationsschicht 20, 22 Flachgrabenisolations-(STI)-Schichten. Bereiche der Oberfläche des Halbleitersubstrats 10, die in STI-Bereiche zu bilden sind, werden grabengeätzt, und dann wird/werden eine oder mehrere Isolationsschichten über dem grabengeätzten Substrat gebildet. Dann wird ein Planarisierungsvorgang, wie ein chemisch-mechanischer Polier-(CMP)-Prozess, ausgeführt, um überschüssigen Abschnitt der Isolierschichten zu entfernen. Bei einigen Ausführungsformen besteht die Isolationsschicht aus Siliziumoxid, das durch chemische Gasphasenabscheidung (CVD), Atomschichtabscheidung (ALD) oder physikalische Gasphasenabscheidung (PVD), einschließlich Sputtern, oder durch beliebige andere zweckdienliche Folienbildungsverfahren gebildet.
  • Bei einigen Ausführungsformen werden nach dem Bilden der Trennisolationsschichten 20, 22 die n-Wanne 12 und die p-Wannen 14A und 14B gebildet.
  • Dann wird über der Struktur, die in den 4A und 4B gezeigt ist, eine Isolierschicht gebildet, die auch als eine Polysilizium-Ätzstoppschicht bei dem darauffolgenden Prozess dient. Bei einigen Ausführungsformen ist die Isolierschicht eine Siliziumoxidschicht, die durch einen thermischen Oxidationsprozess gebildet wird. Bei anderen Ausführungsformen ist die Isolierschicht eine oder mehrere aus Siliziumoxid, Siliziumnitrid und Siliziumoxinitrid, das durch CVD, ALD, PVD oder beliebige andere Folienabscheidungsverfahren gebildet wird.
  • Nachdem die Isolierschicht gebildet wurde, wird eine erste Polysiliziumschicht für die erste leitfähige Schicht gebildet, und die äußere leitfähige Schicht 35 wird ganzflächig auf der Isolierschicht gebildet. Die erste Polysiliziumschicht wird durch CVD, ALD, PVD oder beliebige andere Folienabscheidungsverfahren gebildet. Bei einigen Ausführungsformen wird die erste Polysiliziumschicht in situ mit Verunreinigungen, wie mit P, As und/oder B, dotiert. Die Stärke der ersten Polysiliziumschicht liegt bei einigen Ausführungsformen in einem Bereich von etwa 500 nm bis etwa 5000 nm.
  • Dann wird unter Verwenden eines oder mehrerer Lithographie- und Ätzvorgänge die erste Polysiliziumschicht in die ersten leitfähige Schicht 30 und die äußere leitfähige Schicht 35, wie in den 5A und 5B gezeigt, strukturiert. Der Lithographievorgang weist Ultraviolett-(UV)-Lithographie, Deep-UV (DUV)-Lithographie, Extreme-UV-(EUV)-Lithographie oder Elektronenstrahl-(e-Beam)-Lithographie auf. Der Ätzvorgang weist das Plasmatrockenätzen oder -nassätzen auf. Das Polysiliziumätzen stoppt bei einigen Ausführungsformen auf der Isolierschicht (und den Trennisolationsschichten). Bei einigen Ausführungsformen verbleibt eine restliche Isolierschicht 28 unter der äußeren leitfähigen Schicht 35.
  • Nächstfolgend wird eine ganzflächige Schicht aus einem dielektrischen Material für die Kondensatordielektrikumschicht 40 gebildet, und eine ganzflächige Schicht einer zweiten Polysiliziumschicht für die zweite leitfähige Schicht 50 wird auf der Schicht auf dem dielektrischen Material gebildet. Die Schicht aus dielektrischem Material besteht aus einer oder mehreren Schichten aus Siliziumoxid, Siliziumnitrid, Titanoxid, Aluminiumoxid, Aluminiumnitrid oder einem beliebigen anderen zweckdienlichen Isoliermaterial. Bei einigen Ausführungsformen weist die dielektrische Materialschicht eine oder mehrere Schichten aus ferroelektrischen dielektrischen Materialschichten auf. Die Schicht aus dielektrischem Material weist zum Beispiel eines oder mehrere Materialien auf, die aus der Gruppe ausgewählt ist (sind), die aus Pb3Ge5O11 (PGO), Bleizirkonattitanat (Lead Zirconate Titanate - PZT), SrBi2Ta2O9 (SBT oder SBTO), SrB4O7 (SBO), SraBibTacNbdOx (SBTN), SrTiO3 (STO), BaTiO3 (BTO), (BixLay)Ti3O12 (BLT), LaNiO3 (LNO), YMnO3, ZrO2, Zirkoniumsilikat, ZrAlSiO, HfO2, HfZrO2, Hafniumsilikat, HfAlO, LaAlO, Lanthanoxid, HfO2 mit Si (HfSiOx) dotiert und Ta2O5 besteht. Bei einigen Ausführungsformen wird HfO2, das mit Si, Al und/oder Zr dotiert ist, oder ZrO2, das mit Si und/oder Al dotiert ist, als die Schicht aus dielektrischem Material verwendet. Die Schicht aus dielektrischem Material wird durch CVD, ALD, PVD oder beliebige andere Folienabscheidungsverfahren gebildet. Die Stärke der Schicht aus dielektrischem Material liegt bei einigen Ausführungsformen in einem Bereich von etwa 50 nm bis etwa 500 nm.
  • Die zweite Polysiliziumschicht wird durch CVD, ALD, PVD oder beliebige andere Folienabscheidungsverfahren gebildet. Bei einigen Ausführungsformen wird die zweite Polysiliziumschicht in situ mit Verunreinigungen, wie mit P, As und/oder B dotiert. Bei einigen Ausführungsformen ist die Dotierungskonzentration der zweiten Polysiliziumschicht niedriger als die Dotierungskonzentration der ersten Polysiliziumschicht. Bei bestimmten Ausführungsformen wird die zweite Polysiliziumschicht nicht absichtlich dotiert. Die Stärke der zweiten Polysiliziumschicht liegt bei einigen Ausführungsformen in einem Bereich von etwa 500 nm bis etwa 5000 nm.
  • Dann wird unter Verwenden eines oder mehrerer Lithographie- und Ätzvorgänge die zweite Polysiliziumschicht in die zweite leitfähige Schicht 50 und in den Widerstandsdraht 55, wie in den 6A und 6B gezeigt, strukturiert. Der Lithographievorgang weist UV-Lithographie, DUV-Lithographie, EUV-Lithographie oder e-Beam-Lithographie auf. Der Ätzvorgang weist das Plasmatrockenätzen oder -nassätzen auf. Das Polysiliziumätzen stoppt bei einigen Ausführungsformen auf der Isolierschicht (und den Trennisolationsschichten), und das Polysiliziumätzen stoppt bei anderen Ausführungsformen auf der Schicht aus dielektrischem Material.
  • Bei einigen Ausführungsformen werden nach dem Strukturieren der zweiten Polysiliziumschicht der n+-Bereich 16 und der p+-Bereich 18 durch einen oder mehrere Ionenimplantationsprozesse gebildet. Bei anderen Ausführungsformen werden, nachdem die erste Polysiliziumschicht strukturiert wurde und bevor die zweite Polysiliziumschicht gebildet wird, der n+-Bereich 16 und der p+-Bereich 18 durch einen oder mehrere Ionenimplantationsprozesse gebildet, oder nachdem die Trennisolationsschicht gebildet wurde und bevor die erste Polysiliziumschicht gebildet wird, werden der n+-Bereich 16 und der p+-Bereich 18 durch einen oder mehrere Ionenimplantationsprozesse gebildet.
  • Anschließend werden eine oder mehrere Zwischenschicht-Dielektrikum-(Interlayer Dielectric - ILD)-Schichten, Durchkontaktierungkontakte, Metallverdrahtungen gebildet. Bei einigen Ausführungsformen werden zwei oder mehrere Metallverdrahtungsschichten zwischen einer oder mehreren der ILD-Schichten eingefügt bereitgestellt.
  • Die 7A, 7B und 7C zeigen diverse Strukturen (Draufsichten) der Trennisolationsschicht 20 für Kondensatorstrukturen gemäß Ausführungsformen der vorliegenden Offenbarung.
  • In 7A sind der Außenumfang der Trennisolationsschicht 20 und der Innen der Mittenöffnung 21 beide kreisförmig. Bei einigen Ausführungsformen beträgt ein Verhältnis des Durchmessers D1 des Außenumfangs der Trennisolationsschicht 20 und des Durchmessers D2 des Innenumfangs der Mittenöffnung 21 etwa 0,01 ≤ D2/D1 ≤ etwa 0,2. In einem solchen Fall beträgt die Fläche der Mittenöffnung 21 etwa 0,01 % bis etwa 4 % der Fläche des Kreises, der von dem Außenumfang der ersten Trennisolationsschicht 20 (einschließlich der Fläche der Mittenöffnung 21) definiert wird. Bei einigen Ausführungsformen sind die Mittenöffnung 21 und die erste Trennisolationsschicht 20 konzentrisch. Bei anderen Ausführungsformen liegen die Mitte der Mittenöffnung 21 und die Mitte der ersten Trennisolationsschicht 20 nicht an derselben Position. Bei einigen Ausführungsformen liegt der Durchmesser D1 in einem Bereich von etwa 1 µm bis etwa 2000 µm, und liegt bei anderen Ausführungsformen in einem Bereich von etwa 5 µm bis etwa 500 µm.
  • In 7B sind der Außenumfang der Trennisolationsschicht 20 und der Innen der Mittenöffnung 21 beide oval. Bei einigen Ausführungsformen beträgt das Verhältnis der Hauptachse W11 zu der Nebenachse W12 des Außenumfangs der Trennisolationsschicht 20 etwa 0,5 ≤ W12/W11 < etwa 1,0. Bei einigen Ausführungsformen beträgt das Verhältnis der Hauptachse W21 zu der Nebenachse W22 des Innenumfangs der Mittenöffnung 21 etwa 0,5 ≤ W22/W21 < etwa 1,0. Bei einigen Ausführungsformen sind das äußere Oval und das innere Oval geometrisch ähnlich, das heißt W12/W11 = W22/W21. Bei einigen Ausführungsformen beträgt ein Verhältnis der Hauptachse W11 des Außenumfangs der Trennisolationsschicht 20 zu der Hauptachse W21 des Innenumfangs der Mittenöffnung 21 etwa 0,01 ≤ W21/W11 ≤ etwa 0,2. In einem solchen Fall beträgt die Fläche der Mittenöffnung 21 etwa 0,01 % bis etwa 4 % der Fläche des Ovals, das von dem Außenumfang der ersten Trennisolationsschicht 20 (einschließlich der Fläche der Mittenöffnung 21) definiert wird. Bei einigen Ausführungsformen sind die Mittenöffnung 21 und die erste Trennisolationsschicht 20 konzentrisch. Bei anderen Ausführungsformen liegen die Mitte der Mittenöffnung 21 und die Mitte der ersten Trennisolationsschicht 20 nicht an derselben Position.
  • In 7C sind der Außenumfang der Trennisolationsschicht 20 und der Innen der Mittenöffnung 21 beide rechteckig mit gerundeten Ecken. Bei einigen Ausführungsformen beträgt das Verhältnis der längeren Breite W31 zu der kürzeren Breite W32 des Außenumfangs der Trennisolationsschicht 20 etwa 0,5 ≤ W32/W31 < etwa 1,0. Bei einigen Ausführungsformen beträgt das Verhältnis der längeren Breite W41 zu der kürzeren Breite W42 des Innenumfangs der Mittenöffnung 21 etwa 0,5 ≤ W42/W41 < etwa 1,0. Bei einigen Ausführungsformen sind das äußere Rechteck und das innere Rechteck geometrisch ähnlich, das heißt W32/W31 = W42/W41. Bei einigen Ausführungsformen beträgt ein Verhältnis der längeren Breite W31 des Außenumfangs der Trennisolationsschicht 20 zu der kürzeren Breite W41 des Innenumfangs der Mittenöffnung 21 etwa 0,01 ≤ W41/W31 ≤ etwa 0,2. In einem solchen Fall beträgt die Fläche der Mittenöffnung 21 etwa 0,01 % bis etwa 4 % der Fläche des Ovals, das von dem Außenumfang der ersten Trennisolationsschicht 20 (einschließlich der Fläche der Mittenöffnung 21) definiert wird. Bei einigen Ausführungsformen sind die Mittenöffnung 21 und die erste Trennisolationsschicht 20 konzentrisch. Bei anderen Ausführungsformen liegen die Mitte der Mittenöffnung 21 und die Mitte der ersten Trennisolationsschicht 20 nicht an derselben Position.
  • Bei den Ausführungsformen der 7A bis 7C ist eine beliebige Kombination der Formen des Außenumfangs der ersten Isolationsschicht 20 und des Innenumfangs der Mittenöffnung 21 möglich.
  • 8 zeigt eine Querschnittansicht eines Halbleiterbauelements, das eine Kondensatorstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung aufweist. Wie in 8 gezeigt, sind die Kondensatorstruktur 100 und ein Leistungshalbleiterbauelement 200 integral auf demselben Substrat 10 gebildet. Bei einigen Ausführungsformen ist das Leistungshalbleiterbauelement 200 elektrisch an die Kondensatorstruktur 100 gekoppelt. Bei einigen Ausführungsformen weist das Leistungshalbleiterbauelement 200 einen oder mehrere eines Leistungs-MOSFET, eines bipolaren Transistors, eines Bipolartransistors mit isolierter Gate-Elektrode (Insulated Gate Bipolar Transistor - IGBT), einer Diode, eines Thyristors oder beliebiger anderer Halbleiterbauelemente auf, die eine hohe Betriebsspannung von mehr als 100 V aufweisen. Bei anderen Ausführungsformen wird die Kondensatorstruktur 100 mit einem mikroelektromechanischen System (Micro Electro Mechanical system - MEMS) verwendet.
  • Bei einigen Ausführungsformen wird die Kondensatorstruktur 100 während der Fertigung des Leistungshalbleiterbauelements 200 gebildet. Bei bestimmten Ausführungsformen kann eine der ersten leitfähigen Schicht 30 und der zweiten Halbleiterschicht 50, die aus Polysilizium besteht, bei demselben Prozess gebildet und strukturiert werden wie das Ausbilden einer Gate-Elektrode des Leistungshalbleiterbauelements 200. Auf ähnliche Art wird bei einigen Ausführungsformen eine Gate-Dielektrikum-Schicht des Leistungshalbleiterbauelements 200 als dieselbe Schicht wie die Kondensatordielektrikumschicht 40 gebildet. Bei anderen Ausführungsformen werden die erste und die zweite leitfähige Schicht und die Kondensatordielektrikumschicht der Kondensatorstruktur 200 und das Leistungshalbleiterbauelement durch unterschiedliche Prozesse gebildet.
  • Bei einigen Ausführungsformen wird kein Widerstandsdraht 55 verwendet. Bei anderen Ausführungsformen wird kein Widerstandsdraht von der zweiten Polysiliziumschicht (derselben Schicht wie die zweite leitfähige Schicht 50) gebildet, und wird von einem oder mehreren Diffusionsbereichen gebildet, die an dem Oberflächenbereich des Substrats 10 gebildet sind, und/oder durch eine oder mehrere Metallverdrahtungen gemeinsam mit einem oder mehreren Durchkontaktierungkontakten. Bei anderen Ausführungsformen weist die erste Trennisolationsschicht 20 keine Ringform auf, und weist eine Kreisform, eine ovale Form oder eine rechteckige Form mit gerundeten Ecken ohne Mittenöffnung auf. Bei einigen Ausführungsformen wird keine RESURF-Wannenstruktur gebildet. In einem solchen Fall ist ein Bereich des Substrats 10 unter der ersten Trennisolationsschicht 20 eine einzige n-Wanne, eine einzige p-Wanne oder eine undotierte Schicht.
  • Die diversen Ausführungsformen oder Beispiele, die hier beschrieben sind, bieten mehrere Vorteile im Vergleich zu dem Stand der Technik, wie oben dargelegt. Es ist klar, dass hier nicht unbedingt alle Vorteile besprochen wurden, kein besonderer Vorteil ist für alle Ausführungsformen oder Beispiele erforderlich, und andere Ausführungsformen oder Beispiele können unterschiedliche Vorteile bieten.
  • Bei der vorliegenden Offenbarung wird ein Ringformkondensator über einer Ringform-Trennisolationsschicht (Feldoxid), die eine Mittenöffnung aufweist, angeordnet. Ferner ist eine der Elektroden des Kondensators mit einem Spiralwiderstandsdraht gekoppelt. Die Kondensatorstruktur weist auch eine RESURF-Wannenstruktur unter der Trennisolationsschicht auf. Wenn eine Hochspannung (zum Beispiel 400 V oder mehr) an die Bodenelektrode des Kondensators angelegt wird, die mit einem Ende des Spiralwiderstandsdrahts und dem Mittenhalbleiterbereich, der von der ringförmigen Trennisolationsschicht umgeben ist, elektrisch verbunden ist, kann die Spannung allmählich von der Mitte zu dem Randabschnitt unter der Trennisolationsschicht aufgrund der RESURF-Wannenstruktur reduziert werden. Gleichzeitig kann auch die Spannung des Spiralwiderstandsdrahts, der oberhalb der Trennisolationsschicht angeordnet ist, allmählich von der Mitte zu dem Rand reduziert werden. Diese Spannungsreduktion kann bewirken, dass eine Spannung über der Trennisolationsschicht kleiner ist als die Durchschlagspannung der Trennisolationsschicht (etwa 400 V, wenn die Trennisolationsschicht aus Siliziumoxid besteht). Die Kondensatorstruktur der vorliegenden Offenbarung kann folglich bei einer Spannung höher als 400 V arbeiten. Ferner ist es bei der vorliegenden Struktur relativ einfach, die Betriebsspannung durch Aufwärts-/Abwärtsskalieren der horizontalen Maße der Kondensatorstruktur zu steigern/verringern.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Offenbarung weist eine Kondensatorstruktur für ein Leistungshalbleiterbauelement ein Halbleitersubstrat, eine Trennisolationsschicht, die eine Ringform aufweist und einen Außenumfang und einen Innenumfang, der einen Öffnungsbereich definiert, aufweist, eine erste Elektrode, die auf der Trennisolationsschicht angeordnet ist, eine dielektrische Schicht, die auf der ersten Elektrode angeordnet ist, und eine zweite Elektrode, die auf der dielektrischen Schicht angeordnet ist, auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist jede der ersten Elektrode und der zweiten Elektrode eine Ringform auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist der Außenumfang der Ringform der Trennisolationsschicht kreisförmig. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist der Außenumfang der Ringform der Trennisolationsschicht oval. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist der Außenumfang der Ringform der Trennisolationsschicht eine rechteckige Form mit gerundeten Ecken auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen liegt eine Größe der Öffnung, die von dem Innenumfang definiert wird, in einem Bereich von 0,01 % bis 10 % einer Größe einer Fläche, die von dem Außenumfang definiert wird. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist die Trennisolationsschicht LOCOS. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen sind die erste und die zweite Elektrode aus Polysilizium gebildet. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist das Polysilizium mit Verunreinigungen dotiert, und eine Dotierungskonzentration des Polysiliziums für die erste Elektrode ist von einer Dotierungskonzentration des Polysiliziums für die zweite Elektrode unterschiedlich. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist das Halbleitersubstrat eine erste Wanne mit einem ersten Leitfähigkeitstyp auf, die unterhalb der Trennisolationsschicht angeordnet ist, eine Wanne mit einem zweiten Leitfähigkeitstyp, die die Wanne mit dem ersten Leitfähigkeitstyp umgibt, und eine zweite Wanne mit dem zweiten Leitfähigkeitstyp, die sich von der ersten Wanne mit dem zweiten Leitfähigkeitstyp erstreckt und in der ersten Wanne mit dem ersten Leitfähigkeitstyp unterhalb der Trennisolationsschicht angeordnet ist, auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist die erste Elektrode mit der ersten Wanne mit dem ersten Leitfähigkeitstyp durch einen stark dotierten Bereich mit dem ersten Leitfähigkeitstyp elektrisch gekoppelt, der in einer Fläche des Halbleitersubstrats, die von der Öffnung definiert wird, angeordnet ist. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist der erste Leitfähigkeitstyp ein n-Typ, und der zweite Leitfähigkeitstyp ist ein p-Typ. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist die Kondensatorstruktur ferner einen Widerstand auf, der mit der ersten Elektrode und einem festen Potenzial elektrisch gekoppelt ist. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist der Widerstand auf der Trennisolationsschicht angeordnet und weist eine Spiralform, die die zweite Elektrode umgibt, auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen sind die erste und zweite Elektrode und der Widerstand aus Polysilizium gebildet, und ein Schichtwiderstand der ersten Elektrode und des Widerstands ist niedriger als ein Schichtwiderstand der zweiten Elektrode. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen beträgt eine Anzahl von Windungen der Spiralform eins bis zehn. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist das feste Potenzial eine Masse. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist die erste Wanne mit dem zweiten Leitfähigkeitstyp mit der Masse elektrisch gekoppelt.
  • In Übereinstimmung mit einem anderen Aspekt der vorliegenden Offenbarung weist eine Kondensatorstruktur für ein Leistungshalbleiterbauelement ein Halbleitersubstrat auf, das eine reduzierte Oberflächenwannenstruktur, eine Trennisolationsschicht, eine erste Elektrode, die auf der Trennisolationsschicht angeordnet ist; eine dielektrische Schicht, die auf der ersten Elektrode angeordnet ist, eine zweite Elektrode, die auf der dielektrischen Schicht angeordnet ist, und einen Widerstand, der elektrisch mit der ersten Elektrode und einem festen Potenzial gekoppelt ist, auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist jede der ersten Elektrode und der zweiten Elektrode eine Ringform auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist der Außenumfang der Ringform der Trennisolationsschicht kreisförmig. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist der Außenumfang der Ringform der Trennisolationsschicht oval. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist der Außenumfang der Ringform der Trennisolationsschicht eine rechteckige Form mit gerundeten Ecken auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen liegt eine Größe der Öffnung, die von dem Innenumfang definiert wird, in einem Bereich von 0,01 % bis 10 % einer Größe einer Fläche, die von dem Außenumfang definiert wird. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist die Trennisolationsschicht LOCOS. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen sind die erste und die zweite Elektrode aus Polysilizium gebildet. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist das Polysilizium mit Verunreinigungen dotiert, und eine Dotierungskonzentration des Polysiliziums für die erste Elektrode ist von einer Dotierungskonzentration des Polysiliziums für die zweite Elektrode unterschiedlich. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist das Halbleitersubstrat eine erste Wanne mit einem ersten Leitfähigkeitstyp auf, die unterhalb der Trennisolationsschicht angeordnet ist, eine erste Wanne mit einem zweiten Leitfähigkeitstyp, die die Wanne mit dem ersten Leitfähigkeitstyp umgibt, und eine zweite Wanne mit dem zweiten Leitfähigkeitstyp, die sich von der ersten Wanne mit dem zweiten Leitfähigkeitstyp erstreckt und in der ersten Wanne mit dem ersten Leitfähigkeitstyp unterhalb der Trennisolationsschicht angeordnet ist. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist die erste Elektrode mit der ersten Wanne mit dem ersten Leitfähigkeitstyp durch einen stark dotierten Bereich mit dem ersten Leitfähigkeitstyp elektrisch gekoppelt, der in einer Fläche des Halbleitersubstrats, die von der Öffnung definiert wird, angeordnet ist. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist der erste Leitfähigkeitstyp ein n-Typ, und der zweite Leitfähigkeitstyp ist ein p-Typ. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist der Widerstand auf der Trennisolationsschicht angeordnet und weist eine Spiralform, die die zweite Elektrode umgibt, auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen sind die erste und zweite Elektrode und der Widerstand aus Polysilizium gebildet, und ein Schichtwiderstand der ersten Elektrode und des Widerstands ist niedriger als ein Schichtwiderstand der zweiten Elektrode. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen beträgt eine Anzahl von Windungen der Spiralform eins bis zehn. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist das feste Potenzial eine Masse. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist die erste Wanne mit dem zweiten Leitfähigkeitstyp elektrisch mit der Masse gekoppelt.
  • In Übereinstimmung mit einem anderen Aspekt der vorliegenden Offenbarung weist ein Leistungshalbleiterbauelement einen Leistungs-MOS-Transistor und einen Kondensator auf, der eine Durchschlagsspannung in einem Bereich von 600 V bis 1000 V aufweist. Der Kondensator weist ein Halbleitersubstrat, eine Trennisolationsschicht, die eine Ringform aufweist, und einen Außenumfang und einen Innenumfang, der einen Öffnungsbereich definiert, aufweist, eine erste Elektrode, die auf der Trennisolationsschicht angeordnet ist, eine dielektrische Schicht, die auf der ersten Elektrode angeordnet ist, und eine zweite Elektrode, die auf der dielektrischen Schicht angeordnet ist, auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist jede der ersten Elektrode und der zweiten Elektrode eine Ringform auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist der Außenumfang der Ringform der Trennisolationsschicht kreisförmig. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist der Außenumfang der Ringform der Trennisolationsschicht oval. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist der Außenumfang der Ringform der Trennisolationsschicht eine rechteckige Form mit gerundeten Ecken auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen liegt eine Größe der Öffnung, die von dem Innenumfang definiert wird, in einem Bereich von 0,01 % bis 10 % einer Größe einer Fläche, die von dem Außenumfang definiert wird. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist die Trennisolationsschicht LOCOS. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen sind die erste und die zweite Elektrode aus Polysilizium gebildet. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist das Polysilizium mit Verunreinigungen dotiert, und eine Dotierungskonzentration des Polysiliziums der ersten Elektrode ist von einer Dotierungskonzentration des Polysiliziums der zweiten Elektrode unterschiedlich. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist das Halbleitersubstrat eine erste Wanne mit einem ersten Leitfähigkeitstyp auf, die unterhalb der Trennisolationsschicht angeordnet ist, eine Wanne mit einem zweiten Leitfähigkeitstyp, die die Wanne mit dem ersten Leitfähigkeitstyp umgibt, und eine zweite Wanne mit dem zweiten Leitfähigkeitstyp, die sich von der ersten Wanne mit dem zweiten Leitfähigkeitstyp erstreckt und in der ersten Wanne mit dem ersten Leitfähigkeitstyp unterhalb der Trennisolationsschicht angeordnet ist. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist die erste Elektrode mit der ersten Wanne mit dem ersten Leitfähigkeitstyp durch einen stark dotierten Bereich mit dem ersten Leitfähigkeitstyp elektrisch gekoppelt, der in einer Fläche des Halbleitersubstrats, die von der Öffnung definiert wird, angeordnet ist. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist der erste Leitfähigkeitstyp ein n-Typ, und der zweite Leitfähigkeitstyp ist ein p- Typ. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist die Kondensatorstruktur ferner einen Widerstand auf, der elektrisch mit der ersten Elektrode und einem festen Potenzial gekoppelt ist. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist der Widerstand auf der Trennisolationsschicht angeordnet und weist eine Spiralform, die die zweite Elektrode umgibt, auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen sind die erste und zweite Elektrode und der Widerstand aus Polysilizium gebildet, und ein Schichtwiderstand der ersten Elektrode und des Widerstands ist niedriger als ein Schichtwiderstand der zweiten Elektrode. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen beträgt eine Anzahl von Windungen der Spiralform eins bis zehn. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist das feste Potenzial eine Masse. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist die erste Wanne mit dem zweiten Leitfähigkeitstyp mit der Masse elektrisch gekoppelt.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Offenbarung wird bei einem Fertigungsverfahren einer Kondensatorstruktur eine Wannenstruktur in einem Halbleitersubstrat gebildet. Eine Trennisolationsschicht wird auf dem Halbleitersubstrat gebildet. Die Trennisolationsschicht weist eine Ringform auf und weist einen Außenumfang und einen Innenumfang, der einen Öffnungsbereich definiert, auf. Eine erste Elektrode wird über der Trennisolationsschicht gebildet. Eine Dielektrikumschicht wird auf der ersten Elektrode gebildet. Eine zweite Elektrode wird über der dielektrischen Schicht gebildet. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist jede der ersten und zweiten Elektroden eine Ringform auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist der Außenumfang der Ringform der Trennisolationsschicht kreisförmig. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist der Außenumfang der Ringform der Trennisolationsschicht oval. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist der Außenumfang der Ringform der Trennisolationsschicht eine rechteckige Form mit gerundeten Ecken auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen liegt eine Größe der Öffnung, die von dem Innenumfang definiert wird, in einem Bereich von 0,01 % bis 10 % einer Größe einer Fläche, die von dem Außenumfang definiert wird. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen besteht das Halbleitersubstrat aus Si, und die Trennisolationsschicht wird durch lokale Oxidation des Halbleitersubstrats gebildet. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen bestehen die erste und die zweite Elektrode aus Polysilizium, das durch CVD gebildet wird. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist das Polysilizium mit Verunreinigungen dotiert, und eine Dotierungskonzentration des Polysiliziums der ersten Elektrode ist von einer Dotierungskonzentration des Polysiliziums der zweiten Elektrode unterschiedlich. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist die Wannenstruktur eine erste Wanne mit einem ersten Leitfähigkeitstyp auf, die unterhalb der Trennisolationsschicht angeordnet ist, eine erste Wanne mit einem zweiten Leitfähigkeitstyp, die die erste Wanne mit dem ersten Leitfähigkeitstyp umgibt, und eine zweite Wanne mit dem zweiten Leitfähigkeitstyp, die sich von der ersten Wanne mit dem zweiten Leitfähigkeitstyp erstreckt und in der ersten Wanne mit dem ersten Leitfähigkeitstyp unterhalb der Trennisolationsschicht angeordnet ist. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen wird ein stark dotierter Bereich mit dem ersten Leitfähigkeitstyp in einer Fläche des Halbleitersubstrats, die von der Öffnung definiert wird, gebildet. Die erste Elektrode ist mit der ersten Wanne mit dem ersten Leitfähigkeitstyp durch den stark dotierten Bereich mit erster Leitfähigkeit elektrisch gekoppelt. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist der erste Leitfähigkeitstyp ein n-Typ, und der zweite Leitfähigkeitstyp ist ein p-Typ.
  • In Übereinstimmung mit einem anderen Aspekt der vorliegenden Offenbarung, bei einem Verfahren zum Fertigen einer Kondensatorstruktur, wird eine Trennisolationsschicht auf einem Halbleitersubstrat gebildet. Die Trennisolationsschicht weist eine Ringform auf und weist einen Außenumfang und einen Innenumfang, der einen Öffnungsbereich definiert, auf. Eine erste leitfähige Schicht wird gebildet und strukturiert, um eine erste Elektrode zu bilden, die auf der Trennisolationsschicht angeordnet ist. Eine Dielektrikumschicht wird über der ersten Elektrode gebildet. Eine zweite leitfähige Schicht wird gebildet und strukturiert, um eine zweite Elektrode und einen Widerstandsdraht über der Trennisolationsschicht zu bilden. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist der Widerstandsdraht eine Spiralform, die die erste Elektrode umgibt, auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen beträgt eine Anzahl von Windungen der Spiralform eins bis zehn. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist jede der ersten und zweiten Elektroden eine Ringform auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen sind die erste und die zweite leitfähige Schicht Polysilizium, das durch CVD gebildet wird, und ein Schichtwiderstand der ersten leitfähigen Schicht und des Widerstands ist niedriger als ein Schichtwiderstand der zweiten leitfähigen Schicht.
  • In Übereinstimmung mit einem anderen Aspekt der vorliegenden Offenbarung wird bei einem Fertigungsverfahren einer Kondensatorstruktur eine Wannenstruktur in einem Halbleitersubstrat gebildet. Eine Trennisolationsschicht wird auf dem Halbleitersubstrat gebildet. Die Trennisolationsschicht weist eine Ringform auf und weist einen Außenumfang und einen Innenumfang, der einen Öffnungsbereich definiert, auf. Eine erste leitfähige Schicht wird gebildet und strukturiert, um eine erste Elektrode zu bilden, die auf der Trennisolationsschicht angeordnet ist, und eine äußere leitfähige Struktur, die die erste Elektrode umgibt. Eine Dielektrikumschicht wird über der ersten Elektrode gebildet. Eine zweite leitfähige Schicht wird gebildet und strukturiert, um eine zweite Elektrode und einen Widerstandsdraht über der Trennisolationsschicht zu bilden, die zwischen der ersten Elektrode und der äußeren leitfähigen Strukturierung angeordnet ist. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen weist jede der ersten und zweiten Elektroden eine Ringform auf. Bei einer oder mehreren der oben stehenden und folgenden Ausführungsformen ist die Wannenstruktur eine Wannenstruktur mit reduziertem Oberflächenfeld (RESURF).
  • Oben Stehendes umreißt Merkmale mehrerer Ausführungsformen oder Beispiele derart, dass der Fachmann die Aspekte der vorliegenden Offenbarung besser versteht. Der Fachmann sollte zu schätzen wissen, dass er die vorliegende Offenbarung ohne Weiteres als eine Grundlage zum Konzipieren oder Ändern anderer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder Verwirklichen derselben Vorteile der Ausführungsformen, die hier eingeführt werden, verwenden kann. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Schutzbereich der vorliegenden Offenbarung abweichen, und dass er diverse Änderungen, Ersetzungen und Abänderungen hier ohne Abweichen vom Geist und Schutzbereich der vorliegenden Offenbarung ausführen kann.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62738642 [0001]

Claims (20)

  1. Kondensatorstruktur für eine Leistungshalbleitervorrichtung, wobei die Kondensatorstruktur aufweist: ein Halbleitersubstrat; eine Trennisolationsschicht, die eine Ringform aufweist und einen Außenumfang und einen Innenumfang, der einen Öffnungsbereich definiert, aufweist; eine erste Elektrode, die auf der Trennisolationsschicht angeordnet ist; eine Dielektrikumschicht, die auf der ersten Elektrode angeordnet ist; eine zweite Elektrode, die auf der dielektrischen Schicht angeordnet ist.
  2. Kondensatorstruktur nach Anspruch 1, wobei die erste Elektrode und die zweite Elektrode eine Ringform aufweist.
  3. Kondensatorstruktur nach Anspruch 1 oder 2, wobei der Außenumfang der Ringform der Trennisolationsschicht kreisförmig ist.
  4. Kondensatorstruktur nach Anspruch 1 oder 2, wobei der Außenumfang der Ringform der Trennisolationsschicht oval ist.
  5. Kondensatorstruktur nach Anspruch 1 oder 2, wobei der Außenumfang der Ringform der Trennisolationsschicht eine rechteckige Form mit gerundeten Ecken aufweist.
  6. Kondensatorstruktur nach einem der vorstehenden Ansprüche, wobei eine Größe der Öffnung, die von dem Innenumfang definiert wird, in einem Bereich von 0,01 % bis 10 % einer Größe einer Fläche, die von dem Außenumfang definiert wird, liegt.
  7. Kondensatorstruktur nach einem der vorstehenden Ansprüche, wobei die Trennisolationsschicht aus LOCOS besteht.
  8. Kondensatorstruktur nach einem der vorstehenden Ansprüche, wobei die erste und die zweite Elektrode aus Polysilizium gebildet sind.
  9. Kondensatorstruktur nach Anspruch 8, wobei: das Polysilizium mit Verunreinigungen dotiert ist, und eine Dotierungskonzentration des Polysiliziums für die erste Elektrode anders ist als eine Dotierungskonzentration des Polysiliziums für die zweite Elektrode.
  10. Kondensatorstruktur nach einem der vorhergehenden Ansprüche, wobei: das Halbleitersubstrat aufweist: eine erste Wanne mit einem ersten Leitfähigkeitstyp, die unter der Trennisolationsschicht angeordnet ist; eine erste Wanne mit einem zweitem Leitfähigkeitstyp, die die erste Wanne mit dem ersten Leitfähigkeitstyp umgibt; und eine zweite Wanne mit dem zweiten Leitfähigkeitstyp, die sich von der ersten Wanne mit dem zweiten Leitfähigkeitstyp erstreckt und in der ersten Wanne mit dem ersten Leitfähigkeitstyp unter der Trennisolationsschicht angeordnet ist.
  11. Kondensatorstruktur nach Anspruch 10, wobei die erste Elektrode mit der ersten Wanne mit dem ersten Leitfähigkeitstyp durch einen stark dotierten Bereich mit dem ersten Leitfähigkeitstyp, der in einer Fläche des Halbleitersubstrats, die von der Öffnung definiert wird, angeordnet ist, elektrisch gekoppelt ist.
  12. Kondensatorstruktur nach Anspruch 10 oder 11, wobei der erste Leitfähigkeitstyp ein n-Typ ist, und der zweite Leitfähigkeitstyp ist ein p-Typ ist.
  13. Kondensatorstruktur nach einem der Ansprüche 10 bis 12, die ferner einen Widerstand umfasst, der mit der ersten Elektrode und einem festen Potenzial elektrisch gekoppelt ist.
  14. Kondensatorstruktur nach Anspruch 13, wobei der Widerstand auf der Trennisolationsschicht angeordnet ist und eine Spiralform, die die zweite Elektrode umgibt, aufweist.
  15. Kondensatorstruktur nach Anspruch 13 oder 14, wobei: die erste und die zweite Elektrode und der Widerstand aus Polysilizium gebildet sind, und ein Schichtwiderstand der ersten Elektrode und des Widerstands niedriger ist als ein Schichtwiderstand der zweiten Elektrode.
  16. Kondensatorstruktur nach Anspruch 14, wobei die Anzahl von Windungen der Spiralform eins bis zehn beträgt.
  17. Kondensatorstruktur nach einem der Ansprüche 13 bis 16, wobei das feste Potenzial eine Masse ist.
  18. Kondensatorstruktur nach Anspruch 17, wobei die Wanne mit dem ersten Leitfähigkeitstyp mit der Masse elektrisch gekoppelt ist.
  19. Leistungshalbleitervorrichtung, die aufweist: einen Leistungs-MOS-Transistor; und einen Kondensator, der eine Durchschlagspannung in einem Bereich von 600 V bis 1000 V aufweist, wobei: der Kondensator aufweist: ein Halbleitersubstrat; eine Trennisolationsschicht, die eine Ringform hat und einen Außenumfang und einen Innenumfang, der einen Öffnungsbereich definiert, hat; eine erste Elektrode, die auf der Trennisolationsschicht angeordnet ist; eine Dielektrikumschicht, die auf der ersten Elektrode angeordnet ist; eine zweite Elektrode, die auf der dielektrischen Schicht angeordnet ist.
  20. Verfahren zum Fertigen einer Kondensatorstruktur, wobei das Verfahren Folgendes umfasst: Bilden einer Wannenstruktur in einem Halbleitersubstrat; Bilden einer Trennisolationsschicht auf dem Halbleitersubstrat, wobei die Trennisolationsschicht eine Ringform aufweist und einen Außenumfang und einen Innenumfang, der einen Öffnungsbereich definiert, hat; Bilden einer ersten Elektrode über der Trennisolationsschicht; Bilden einer Dielektrikumschicht auf der ersten Elektrode; und Bilden einer zweiten Elektrode über der Dielektrikumschicht.
DE102019119805.4A 2018-09-28 2019-07-23 Halbleitervorrichtung, die einen kondensator aufweist Pending DE102019119805A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862738642P 2018-09-28 2018-09-28
US62/738,642 2018-09-28
US16/439,636 US11145709B2 (en) 2018-09-28 2019-06-12 Semiconductor device including a capacitor
US16/439,636 2019-06-12

Publications (1)

Publication Number Publication Date
DE102019119805A1 true DE102019119805A1 (de) 2020-04-02

Family

ID=69781612

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019119805.4A Pending DE102019119805A1 (de) 2018-09-28 2019-07-23 Halbleitervorrichtung, die einen kondensator aufweist

Country Status (4)

Country Link
US (1) US11728374B2 (de)
KR (1) KR102366980B1 (de)
DE (1) DE102019119805A1 (de)
TW (1) TWI747046B (de)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087977B2 (en) 2002-09-27 2006-08-08 Renesas Technology Corp. Semiconductor device including multiple wiring layers and circuits operating in different frequency bands
JP4601247B2 (ja) * 2002-12-26 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
KR100718614B1 (ko) * 2003-10-24 2007-05-16 야마하 가부시키가이샤 용량 소자와 퓨즈 소자를 구비한 반도체 장치 및 그 제조방법
JP4457846B2 (ja) 2003-10-24 2010-04-28 ヤマハ株式会社 半導体装置およびその製造方法
KR100684430B1 (ko) 2004-12-30 2007-02-16 동부일렉트로닉스 주식회사 고전압 트랜지스터 및 폴리실리콘-절연체-폴리실리콘커패시터를 갖는 반도체 소자 및 그 제조 방법
US8693163B2 (en) * 2010-09-01 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Cylindrical embedded capacitors
KR20130134786A (ko) 2012-05-31 2013-12-10 주식회사 실리콘웍스 Led 램프 구동을 위한 전원 회로 및 전원 공급 방법 그리고 플라이백 트랜스포머의 일차측 제어 회로
JP2015053350A (ja) * 2013-09-06 2015-03-19 パナソニック株式会社 キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置
JP6693805B2 (ja) * 2016-05-17 2020-05-13 ローム株式会社 半導体装置
TWI624942B (zh) * 2016-10-11 2018-05-21 新唐科技股份有限公司 高壓半導體裝置
US11145709B2 (en) * 2018-09-28 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including a capacitor

Also Published As

Publication number Publication date
US20220028967A1 (en) 2022-01-27
US11728374B2 (en) 2023-08-15
KR20200037096A (ko) 2020-04-08
KR102366980B1 (ko) 2022-02-25
TWI747046B (zh) 2021-11-21
TW202021138A (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
DE102006059013B4 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102017127542B4 (de) Struktur und verfahren für einen gate-isolierstecker
DE102019116900B4 (de) Elektronische vorrichtung, die einen kondensator umfasst
DE102010037276B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102016100049A1 (de) Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess
DE102010016164B4 (de) Floating-Gate-Speicherbauelement und Verfahren zu dessen Herstellung
DE102020100795A1 (de) Austrittsarbeitsschichten für transistor-gate-elektroden
DE102006056139A1 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE102021100353A1 (de) Dreidimensionale speichervorrichtung und deren herstellungsverfahren
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE102018122251A1 (de) Epitaktische Source- und Drain-Strukturen für Hochspannungsvorrichtungen
DE102018102109A1 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE102019110004A1 (de) Schlitzkontakte und verfahren zu deren herstellung
DE102016114913A1 (de) Leistungs-Mosfets und Verfahren zu deren Herrstellung
US11145709B2 (en) Semiconductor device including a capacitor
DE102021102912A1 (de) Halbleiterstrukturen und verfahren dafür
DE102018101016B4 (de) Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen
DE102020110789A1 (de) Gate-strukturen für halbleitervorrichtungen
DE102019119805A1 (de) Halbleitervorrichtung, die einen kondensator aufweist
DE102020105617B4 (de) Ferroelektrisches Speicherbauelement, Verfahren zum Bilden eines ferroelektrischen FinFET-Speicherbauelements und Integrierter Chip mit in einer Speicherregion angeordneten ferroelektrischen FinFET-Speicherbauelement
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE102021112556A1 (de) Dreischichtiger high-k gate-dielektrikumstapell für austrittsarbeitskontrolle
DE102021108764A1 (de) Halbleitende metalloxidtransistoren mit einem strukturierten gate und verfahren zum bilden derselben
DE102017120943B4 (de) Verfahren zur Herstellung eines MOSFETs

Legal Events

Date Code Title Description
R012 Request for examination validly filed