DE102019117601A1 - Wechselrichterleistungsmodul-leiterrahmen mit verbesserter common-source-induktivität - Google Patents

Wechselrichterleistungsmodul-leiterrahmen mit verbesserter common-source-induktivität Download PDF

Info

Publication number
DE102019117601A1
DE102019117601A1 DE102019117601.8A DE102019117601A DE102019117601A1 DE 102019117601 A1 DE102019117601 A1 DE 102019117601A1 DE 102019117601 A DE102019117601 A DE 102019117601A DE 102019117601 A1 DE102019117601 A1 DE 102019117601A1
Authority
DE
Germany
Prior art keywords
gate
power
plate
emitter
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019117601.8A
Other languages
English (en)
Inventor
Zhuxian Xu
Nevin Altunyurt
Chingchi Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ford Global Technologies LLC
Original Assignee
Ford Global Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ford Global Technologies LLC filed Critical Ford Global Technologies LLC
Publication of DE102019117601A1 publication Critical patent/DE102019117601A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

Diese Offenbarung stellt einen Wechselrichterleistungsmodul-Leiterrahmen mit verbesserter Common-Source-Induktivität bereit. Ein Leistungsmodul weist ein oberes und ein unteres Transistorplättchen auf, die durch eine Leiterrahmenbaugruppe getragen werden. Die Baugruppe weist einen positiven Gleichstromflügel für das obere Plättchen und einen Wechselstromflügel für das untere Plättchen auf. Eine obere Platte verbindet eine zweite Seite des oberen Plättchens mit dem Wechselstromflügel und eine untere Platte verbindet eine zweite Seite des unteren Plättchens mit einer negativen Leistungsschiene. Strom, der über die positive und die negative Leistungschiene verläuft, definiert einen Hauptmagnetfluss mit einer ersten Richtung in einer zentralen Region einer Rückrichtung außerhalb der zentralen Region. Die obere und die untere Platte weisen Außenkanten mit entsprechenden Einkerbungen auf, um entsprechende Abschnitte eines Magnetrückflusses zu konzentrieren. Jedes Plättchen weist ein entsprechendes Gate-Pad auf, das in einer Gate-Schleife verbunden ist, wobei die Gate-Schleifen jeweils einen entsprechenden konzentrierten Rückfluss überlappen und somit eine Common-Source-Induktivität für jeden Transistor verbessern.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft im Allgemeinen Halbleiterschaltvorrichtungen in einem Leistungsmodul für eine Wechselrichterbrücke und insbesondere Wechselrichtertreiberssysteme für elektrifizierte Fahrzeuge, die getrennte Schaltvorrichtungen in einem Leistungsmodul mit Strukturen zum Verbessern einer Common-Source-Induktivität verwenden.
  • ALLGEMEINER STAND DER TECHNIK
  • Elektrofahrzeuge, wie etwa Hybrid-Elektrofahrzeuge (Hybrid Electric Vehicle - HEV), Plug-in-Hybrid-Elektrofahrzeuge (Plug-in Hybrid Electric Vehicle - PHEV) und Batterie-Elektrofahrzeuge (Battery Electric Vehicle - BEV) verwenden wechselrichterbetriebene elektrische Maschinen, um ein Traktionsmoment bereitzustellen. Ein typisches elektrisches Antriebssystem kann eine Gleichstrom(DC)quelle (DC-Quelle DC - Direct Current) (wie etwa einen Batteriesatz oder eine Brennstoffzelle), durch Leistungsschütze mit einem variablen Spannungswandler (WC - Variable Voltage Converter) gekoppelt, beinhalten, um eine Hauptbusspannung über einen Hauptgleichstrom-Anschlussskondensator zu regeln. Ein Wechselrichter ist zwischen Hauptbussen und einem Fahrmotor verbunden, um die Gleichstrombusleistung in eine Wechsel(AC)spannung (AC-Spannung AC - Alternating Current) umzuwandeln, die mit den Wicklungen des Motors gekoppelt ist, um das Fahrzeug anzutreiben.
  • Der Wechselrichter umfasst Transistorschaltvorrichtungen (wie zum Beispiel Bipolartransistoren mit isoliertem Gate, IGBTs (IGTB - Insulated Gate Bipolar Transistor), die in einer Brückenkonfiguration mit einer Vielzahl von Phasenzweigen verbunden sind. Eine typische Konfiguration beinhaltet einen Dreiphasenelektromotor, der durch einen Wechselrichter mit drei Phasenzweigen betrieben wird. Eine elektronische Steuerung schaltet die Schalter ein und aus, um eine Gleichspannung von dem Bus in eine Wechselspannung umzuwandeln, die an den Elektromotor angelegt wird. Der Wechselrichter kann die Gleichstromanschlussspannung impulsbreitenmodulieren, um einen Näherungswert eines sinusförmigen Stromausgangs zum Antreiben des Motors mit einer gewünschten Drehzahl und einem gewünschten Drehmoment bereitzustellen. Impulsbreitenmodulations-(PWM)-Steuersignale (PWM - Pulse Width Modulation), die an den Gates der IGBTs anliegen, schalten diese wie erforderlich ein und aus, sodass der resultierende Strom einem gewünschten Strom entspricht.
  • Common-Source-Induktivität bezeichnet eine Induktivität, die durch die Hauptleistungsschleife (d. h. den Drain-Source- oder Kollektor-Emitter-Leistungsausgang des Transistors) und den Gatetreiberschleife (d. h. Gate-Source oder Gate-Emitter) in einem Leistungsschalttransistor gemeinsam verwendet wird. Die Common-Source-Induktivität führt sowohl den Vorrichtungsausgangsstrom (z. B. Drain-Source-Strom oder Kollektor-Emitter-Strom), als auch den Gatelade-/Gateentladestrom. Ein Strom in dem Ausgangs(d. h. dem Leistungsschleifen)abschnitt der Common-Source-Induktivität modifiziert die Gatespannung auf eine Weise, die die Schaltleistungsfähigkeit verstärkt (z. B. beschleunigt). Für eine Schaltbrücke kann die reduzierte Schaltzeit wünschenswert sein, da sie eine damit verbundene Reduzierung der verbrauchten (d. h. verlorenen) Energie während des Schaltübergangs aufweisen kann. Durch die Modellierung von Spannungen, Strömen und Schaltvorgängen kann eine optimale Größe für die Common-Source-Induktivität ermittelt werden.
  • Die Größe der Gateschleifeninduktivität und/oder der Leistungsschleifeninduktivität und des Grades von gegenseitigem Koppeln dazwischen kann manipuliert (z. B. verbessert) werden, indem ein geeignetes Layout gewählt wird und/oder zusätzliche sich überlappende Spulen in PCB-Leiterbahnen, die leitende Pfade zu den Transistorgates oder -emittern bilden, eingeschlossen werden, um eine gewünschte Common-Source-Induktivität Lcsi zu erlangen. Beispiele sind in den US-Patentanmeldungsveröffentlichungen US2018/0152113A1 , US2018/0159440A1 und US2018/0123478A1 und US-Patent 9,994,110 gezeigt, auf die jeweils in vollem Umfang Bezug genommen wird.
  • Die Leistungsmodule generieren typischerweise einen großen Betrag von Wärme, sodass sie für eine bessere thermische Leistungsfähigkeit häufig an einer Kälteplatte (d.h. einem Kühlkörper) angebracht sind. Bevorzugte Materialien für die Kälteplatte beinhalten elektrisch leitende Materialien wie etwa Aluminium oder Kupfer. Wenn der Leistungsstrom durch das Leistungsmodul verläuft, induziert der zeitlich veränderliche Magnetfluss der Leistungsschleife Wirbelströme in der leitenden Kälteplatte. Die Wirbelströme erzeugen ein Magnetfeld, das dem ursprünglichen Magnetfeld der Leistungsschleife entgegenwirkt. Der gesamte Magnetfluss wird verringert, was die effektiven Induktivitäten der Leistungsschleife senkt. Folglich kann die Common-Source-Induktivität auch durch die Wirbelströme verringert werden, was es schwierig macht, die Common-Source-Induktivität wie gewünscht zu verbessern.
  • KURZDARSTELLUNG DER ERFINDUNG
  • In einem Aspekt der Erfindung umfasst ein Leistungsmodul ein oberes und ein unteres Transistorplättchen. Eine Leiterrahmenbaugruppe weist einen positiven Gleichstromflügel, der eine Seite des oberen Plättchens aufnimmt und sich zu einer positiven Leistungsschiene erstreckt, einen Wechselstromflügel, der eine erste Seite des unteren Plättchens aufnimmt und sich zu einer Wechselstrom-Leistungschiene erstreckt, eine negative Leistungsschiene, die sich zwischen den Flügeln befindet, eine obere Platte, die eine zweite Seite des oberen Plättchens mit dem Wechselstromflügel verbindet, und eine untere Platte, die eine zweite Seite des unteren Plättchens mit der negativen Leistungsschiene verbindet, auf; Strom, der über die positiven und negativen Leistungschienen verläuft, definiert eine Leistungsschleife, die einen Hauptmagnetfluss mit einer ersten Richtung in einer zentralen Region innerhalb von Innenkanten der oberen und unteren Platte und einer Rückrichtung außerhalb der zentralen Region erzeugt. Die obere und die untere Platte weisen entsprechende Außenkanten auf, die jeweils eine entsprechende Einkerbung aufweisen, die dazu ausgelegt ist, einen entsprechenden Abschnitt eines Magnetrückflusses zu konzentrieren. Jedes Plättchen weist ein entsprechendes Gate-Pad auf, das in einer entsprechenden Gate-Schleife verbunden ist, wobei die Gate-Schleifen jeweils einen entsprechenden konzentrierten Magnetrückflussabschnitt überlappen und somit eine Common-Source-Induktivität verbessern.
  • Die Erfindung wird hierin in der Form eines transfergeformten Halbbrücken-(2-in-1-)Leistungsmoduls (TPM - Transfer-Molded Power Module) gezeigt, das einen Leiterrahmen zum Tragen der Transistorplättchen und zum Leiten der elektrischen Signale einsetzt. Der Leiterrahmen kann eine Baugruppe sein, die ein oder mehrere getrennte Rahmenelemente mit bekannten Merkmalen verwendet, einschließlich Plättchenflügel, Leistungschienen, Verbindungsstangen, Platten, Pads, Leiterstiften, Jumpern und Bonddrähten, von denen einige miteinander verlötet sein können. Die Erfindung ist auch auf andere Modultypen anwendbar, wie z. B. DBC-Module (DBC - Direct Bond Copper) oder Module mit einer anderen Anzahl von Transistoren, wie etwa 1-in-1- oder 6-in-1-Leistungsmodule.
  • Figurenliste
    • 1 ist eine schematische Darstellung, die einen äquivalenten Schaltkreis für die Induktivität eines Phasenzweigs eines Wechselrichters zeigt, der ein Paar von IGBTs aufweist.
    • 2 ist eine teilweise auseinandergezogene Draufsicht eines transfergeformten Leistungsmoduls (TPM) mit einem Paar von IGBTs und einer Elektrodenstruktur nach dem Stand der Technik.
    • 3 eine Seitenansicht des transfergeformten Leistungsmoduls (TPM) aus 2.
    • 4 eine nicht auseinandergezogene Draufsicht des transfergeformten Leistungsmoduls (TPM) aus 2.
    • 5 ist eine Draufsicht des Leistungsmoduls aus 2, die eine Gate-Schleife und eine zugehörige Leistungsschleife ohne eine Common-Source-Induktivität anzeigt.
    • 6 ist eine teilweise auseinandergezogene Draufsicht eines transfergeformten Leistungsmoduls (TPM) mit einer verbesserten Common-Source-Induktivität, in der die Gate-Schleifen mit einem Magnetrückfluss der Leistungsschleife gekoppelt sind.
    • 7 eine nicht auseinandergezogene Draufsicht des transfergeformten Leistungsmoduls (TPM) aus 6.
    • 8 ist eine Draufsicht des transfergeformten Leistungsmoduls (TPM) aus 6, die die Magnetflüsse der Leistungsschleife und den in den Gate-Schleifen vorhandenen Stromverlauf anzeigt.
    • 9 ist eine Draufsicht des transfergeformten Leistungsmoduls (TPM) aus 6, die die Abmessungseigenschaften des Leiterrahmens zeigt, die angepasst werden können, um eine gewünschte Größe der Common-Source-Induktivität zu erlangen.
  • DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Bei der Common-Source-Induktivität handelt es sich um eine Induktivität, die von einer Hauptleistungsschleife und einer Gatetreiberschleife für eine Transistorschaltvorrichtung geteilt wird. Sie entsteht üblicherweise aus parasitären Induktivitäten, die dem Gehäuse der Vorrichtung und Leiterbahnen auf Leiterplatten zugeordnet sind. In Zusammenhang mit Schaltbrücken, die für die Gleichstrom-Wechselstrom-Leistungsumwandlung verwendet werden, kann das Vorhandensein einer Common-Source-Induktivität vorteilhaft sein. 1 zeigt ein Beispiel eines Phasenzweiges 10 der Art, die oft in einem Wechselrichtertreibersystem in einem elektrifizierten Fahrzeug zum Antreiben eines Elektromotors verwendet wird, wobei ein oberer Transistor 11 als ein IGBT mit einem oberen Gate-, Kollektor- und Emitter-Anschluss gezeigt ist. Andere Arten von Halbleitervorrichtungen, wie etwa ein MOSFET, könnten verwendet werden. Im hier verwendeten Sinne beziehen sich der Gate-, Kollektor- und Emitter-Anschluss eines IGBT auch auf den Gate-, Drain- und Sourceanschluss eines MOSFET. Ein unterer Transistor 12, der einen unteren Gate-, Kollektor- und Emitter-Anschluss aufweist, ist mit einem oberen Transistor 11 zwischen einem positiven Bus 13 und einem negativem Bus 14 in Reihe verbunden, um eine Zwischenverbindungsstelle 15 zu definieren. Antiparallelen Dioden 16 und 17 sind über Transistoren 11 und 12 verbunden.
  • Der obere Gate- und der obere Emitter-Anschluss erzeugen eine obere Common-Source-Induktivität, die aus einer Gatesschleifeninduktivität 18 besteht, die magnetisch mit einer Leistungssschleifeninduktivität (d. h. emitterseitigen Induktivität) 19 gekoppelt ist. Ein Gate-Treiberschaltkreis 20 und ein Gate-Widerstand 21 sind mit dem Gate-Anschluss gekoppelt, um das Schalten des oberen Transistors 11 zu steuern. Der untere Gate- und der untere Emitter-Anschluss erzeugen eine untere Common-Source-Induktivität, die aus einer Gate-Schleifeninduktivität 22 und einer Leistungsschleifeninduktivität 23 besteht. Ein Gate-Treiberschaltkreis 24 und ein Gate-Widerstand 25 sind mit dem Gate-Anschluss gekoppelt, um das Schalten des oberen Transistors 12 zu steuern.
  • Die 2-4 zeigen ein transfergeformtes Leistungsmodul (TPM) 30 mit einer normalen (d. h. nicht verbesserten) Common-Source-Induktivität. Das 2-in-1-Modul trägt ein Paar von oberen und unteren Schalttransistorplättchen 31 und 32, die zur Umsetzung eines Phasenzweigs der Wechselrichterbrücke verbunden sind. Eine Leiterrahmenbaugruppe umfasst Leiterbahnen oder -bereiche, die unter Verwendung einer oder mehrerer Leiterrahmenschichten mit verschiedenen zweidimensionalen und/oder dreidimensionalen Mustern erlangt werden können, von denen einige entweder vor oder nach dem Einkapseln des Moduls in einen geformten Festkörper 33 entfernt werden können (der in 2 teilweise aufgebrochen ist). Ein erstes Leiterrahmenelement 34 weist einen Flügel 35 auf, der eine Seite (z. B. die Kollektorseite) des oberen IGBT-Transistorplättchens 31 aufnimmt, und weist eine positive Leistungsschieneschiene 36 zum Verbinden mit dem positiven Spannungsbus (DC+) auf. Ein zweites Rahmenelement 37 weist einen Flügel 38 zum Aufnehmen einer Seite (z. B. der Kollektorseite) des unteren IGBT-Transistorplättchens 32 und eine Wechselstromleistungsschiene 40 zum Verbinden mit dem Wechselstromausgang des Phasenzweigs auf. Ein drittes Rahmenelement stellt eine negative Leistungsschiene 41 zum Verbinden mit dem negativen Spannungsbus (DC-) bereit. Die negative Leistungsschiene 41 befindet sich physikalisch zwischen den Rahmenelementen 34 und 37.
  • Die Transistorplättchen 31 und 32 weisen an ihren Bodenflächen, die mit den Flügeln 35 und 38 verlötet sind, einen Kollektor-Anschluss oder ein Kollektor-Pad auf. Die oberen Flächen der Plättchen 31 und 32 weisen Gate-Anschlüsse/-Pads 42 und 43 und Emitter-Anschlüsse/-Pads 44 und 45 auf. Bonddrähte verbinden Pads 42-45 mit dem oberen Gate-Stift 46, dem unteren Gate-Stift 47, dem oberen Kelvin-Emitter-Stift 48 bzw. dem unteren Kelvin-Emitter-Pin 49 der Leiterrahmenbaugruppe. Es kann zum Beispiel herkömmliches Ultraschallbonden von Drähten eingesetzt werden. Die Leiterrahmenbaugruppe beinhaltet eine obere Platte 50 mit einem Emitterbereich 51, der elektrisch mit der Emitterseite des Plättchens 31 verbunden ist, und eine Verlängerung 52, die elektrisch mit dem Rahmenelement 37 verbunden ist. Die elektrische Verbindung zwischen der Verlängerung 52 und dem Rahmenelement 37 kann durch einen Überbrückungsschalter oder einen Kupferabstandshalterkörper 53 erleichtert werden. In ähnlicher Weise kann ein Abstandshalterkörper zwischen dem Emitterbereich 51 und der Emitterseite des Plättchens 31 angeordnet sein (z. B. Körper 39 in 3). Der Abstandshalter sorgt für eine bessere thermische Ableitungskapazität und erzeugt auch einen offenen Raum über dem Plättchen 31, um die Bonddrähte unterzubringen. Die Leiterrahmenbaugruppe beinhaltet auch eine untere Platte 55 mit einem Emitterbereich 56, der elektrisch mit der Emitterseite des Plättchens 32 verbunden ist, und eine Verlängerung 57, die elektrisch mit der negativen Leistungsschiene 41 verbunden ist. Die elektrische Verbindung zwischen der Verlängerung 57 und der negativen Leistungschiene 41 kann durch einen Überbrückungsschalter und/oder einen Lötkörper 58 erleichtert werden. In ähnlicher Weise kann ein Überbrückungsschalter und/oder ein Lötkörper zwischen dem Emitterbereich 56 und der Emitterseite des Plättchens 32 angeordnet sein. In 2 sind die Platten 50 und 55 seitlich verlagert, wie durch die gestrichelten Linien gezeigt, und in 4 sind sie in ihren tatsächlichen Positionen gezeigt. Die Seitenansicht aus 3 zeigt die Kälteplatten 60 und 61, die für das Kühlmodul 30 verwendet werden, wie es im Fachgebiet bekannt ist.
  • In dem Halbbrückenleistungsmodullayout der 2-4 verläuft der Leistungsschleifenstrom entlang eines in 5 gezeigten Pfads 65 von DC+ nach DC-. Obwohl der Strom in den Leistungsschienen 36 und 41 nicht gleichzeitig ist, induziert der Gesamtstrom innerhalb der Leistungsstromschleife entlang des Pfads 65 einen Magnetfluss mit hoher Dichte, wie durch die Punkte 66 dargestellt. Die Richtung dieses Hauptmagnetflusses kann unter Verwendung der Rechte-Hand-Regel bestimmt werden. Die Punkte 66 innerhalb der Stromschleife stellen eine Hauptmagnetflussrichtung aus der Seite heraus dar. Der Fluss ist hauptsächlich in einer räumlichen Region zwischen den elektrisch leitenden Leiterrahmenstrukturen konzentriert, die den Strom der Leistungsschleife führen (d. h. von der Leistungsschiene 36 durch das Transistorplättchen 31, die obere Platte 50, durch das Transistorplättchen 32, die untere Platte 55 und die negative Leistungschiene 41 verläuft). Die Gate-Schleifenströme 67 und 68 (von den Gate-Stiften durch die entsprechenden Transistor-Plättchen zu den Kelvin-Emitter-Stiften) teilen sehr wenig Magnetfluss mit dem Hauptmagnetfluss 66. Daher ist die Gegeninduktivität (d. h. Common-Source-Induktivität) zwischen der Leistungsschleife und der Gate-Schleife vernachlässigbar.
  • Wie in der Veröffentlichung US2018/0152113A1 gezeigt, können die Gate-Schleifen so geleitet werden, dass sie den Magnetfluss der Leistungsschleife einschließen, um die Common-Source-Induktivität zu verbessern. Das Umleiten der Gate-Schleifen kann das Bilden einer induktiven Schleife in einem Leiterrahmen, Leiterbahnen auf einer Hilfsleiterplatte oder für die Verbindungen mit dem Gate-Anschluss und/oder dem Kelvin-Emitter-Anschluss ausgeformte Bonddrähte beinhalten. Die früheren Strukturen sind so angeordnet, dass sie die Gate-Schleife mit dem Hauptmagnetfluss innerhalb der Leistungsschleife koppeln, die die höchste Flussdichte aufweist. Bei Verwendung eines Leistungsmoduls mit leitenden Kälteplatten induzieren die in der/den Kälteplatte(n) induzierten Wirbelströme jedoch einen entgegengesetzten Magnetfluss, der den Hauptfluss reduziert. Infolgedessen wird die Verbesserung der Common-Source-Induktivität, die vom Hauptfluss abhängt, ebenfalls verringert. Modifikationen an den Kälteplatten zur Reduzierung der Wirbelströme sind teuer und können die thermische Leistungsfähigkeit verringern.
  • Die Erfindung nutzt eine Entdeckung, dass der Magnetrückfluss der Leistungsschleife (der sich im Allgemeinen außerhalb der Leistungsschleife und in einer dem Hauptfluss entgegengesetzten Richtung befindet) durch die Wirbelströme verhältnismäßig weniger beeinflusst wird. Durch Anpassen des Stromverlaufs der Leistungsschleife, um einen Abschnitt des Magnetrückflusses zu konzentrieren, und durch Koppeln einer Gate-Schleife an den konzentrierten Rückfluss erreicht die Erfindung selbst bei Vorhandensein von Wirbelströmen eine verbesserte Common-Source-Induktivität.
  • Die 6-9 zeigen ein transfergeformtes Leistungsmodul (TPM) 70 mit einem Paar von oberen und unteren Schalttransistorplättchen 71 und 72, die zur Umsetzung eines Phasenzweigs der Wechselrichterbrücke verbunden sind. Eine Leiterrahmenbaugruppe umfasst Leiterbahnen oder -bereiche, die unter Verwendung einer oder mehrerer Leiterrahmenschichten mit verschiedenen zweidimensionalen und/oder dreidimensionalen Mustern erlangt werden können, von denen einige entweder vor oder nach dem Einkapseln des Moduls in einen geformten Festkörper 73 entfernt werden können. Ein erstes Leiterrahmenelement 74 weist einen Flügel 75 auf, der eine Seite (z. B. die Kollektorseite) des oberen IGBT-Transistorplättchens 71 aufnimmt, und weist eine positive Leistungsschieneschiene 76 zum Verbinden mit dem positiven Spannungsbus (DC+) auf. Ein zweites Rahmenelement 77 weist einen Flügel 78 zum Aufnehmen einer Seite (z. B. der Kollektorseite) des unteren IGBT-Transistorplättchens 72 und eine Wechselstromleistungsschiene 80 zum Verbinden mit dem Wechselstromausgang des Phasenzweigs auf. Ein drittes Rahmenelement stellt eine negative Leistungsschiene 81 zum Verbinden mit dem negativen Spannungsbus (DC-) bereit. Die negative Leistungsschiene 41 befindet sich physikalisch zwischen den Rahmenelementen 74 und 77 (sodass sich der Hauptmagnetfluss der Leistungsschleife im Allgemeinen zwischen den Plättchen 71 und 72 und zwischen den Leistungsschienen 76 und 81 befindet).
  • Die Leiterrahmenbaugruppe beinhaltet eine obere Platte 82 mit einem Emitterbereich 83, der elektrisch mit der Emitterseite des Plättchens 71 verbunden ist, und eine Verlängerung 84, die elektrisch mit dem Rahmenelement 77 verbunden ist. Die elektrische Verbindung zwischen der Verlängerung 84 und dem Rahmenelement 77 kann durch einen Überbrückungsschalter und/oder einen Lötkörper erleichtert werden. Die Leiterrahmenbaugruppe beinhaltet auch eine untere Platte 89 mit einem Emitterbereich 88, der elektrisch mit der Emitterseite des Plättchens 72 verbunden ist, und eine Verlängerung 90, die elektrisch mit der negativen Leistungsschiene 81 verbunden ist. Die elektrische Verbindung zwischen der Verlängerung 90 und der negativen Leistungschiene 81 kann durch einen Überbrückungsschalter und/oder einen Lötkörper erleichtert werden. In 6 sind die Platten 82 und 88 seitlich verlagert, wie durch die gestrichelten Linien gezeigt, und in 7 sind sie in ihren tatsächlichen Positionen gezeigt.
  • Die Leiterrahmen auf der IGBT-Emitterseite (d. h. Wechselstrom für das oberen Plättchen 71 und DC- für das unteren Plättchen 72) enthalten spezielle Muster (z. B. eine offene Einkerbung oder einen offenen Schlitz), um Zonen mit hoher Magnetflussdichte außerhalb des Strompfads der Leistungsschleife zu erzeugen. Somit weist die obere Platte 82 eine Außenkante 85 mit einer Einkerbung 86 auf, sodass ein Teil des Stromverlaufs entlang der Verlängerung 84 einem gekrümmten Pfad 87 folgt. Die Außenkante 85 ist eine „äußere“ Kante in Bezug auf den gekrümmten Pfad, gefolgt von dem Hauptleistungsschleifenstrom, der den Hauptmagnetfluss entlang einer Innenkante 91 der oberen Platte 83 induziert. Der gekrümmte Weg 87 induziert eine Konzentration eines Abschnitts des Rückflusses innerhalb der Einkerbung 86. Ebenso weist die untere Platte 88 eine Außenkante 92 mit einer Einkerbung 93 zum Konzentrieren eines entsprechenden Abschnitts des Rückflusses innerhalb der Einkerbung 93 auf. 7 zeigt den konzentrierten Rückfluss als X, die sich außerhalb der zentralen Region des Hauptmagnetflusses befinden, da der Magnetrückfluss in diesem Beispiel in die Seite gerichtet wäre.
  • In der veranschaulichten Ausführungsform werden die Kelvin-Emitter der IGBTs so umgeleitet, dass jede Gate-Schleife die Zone mit hohem Magnetrückfluss umgibt, um verbesserte Common-Source-Induktivität zu erzeugen. In einem herkömmlichen Layout sind die Kelvin-Emitter-Stifte im Allgemeinen durch einen Bonddraht mit der oberen Fläche des IGBT-Chips verbunden. In dieser Ausführungsform der Erfindung sind die Kelvin-Emitter-Stifte mit dem Leiterrahmen (z. B. den Wechselstrom- oder Gleichstromabschnitten) derart verbunden, dass die Gate-Schleife den konzentrierten Magnetrückfluss umgibt. Somit beinhaltet die Leiterrahmenbaugruppe einen oberen Gate-Stift 94, einen unteren Gate-Stift 95, einen oberen Kelvin-Emitter-Stift 96 und einen unteren Kelvin-Emitter-Stift 97. Die Gate-Pins 94 und 95 sind durch Bonddrähte mit den Gate-Pads 98 bzw. 99 auf den Plättchen 71 bzw. 72 verbunden. Der obere Kelvin-Emitter-Stift 96 ist durch einen Bonddraht 100 mit dem Rahmenelement 77 (z. B. Flügel 78) verbunden, so dass eine resultierende Gate-Schleife 101 (8) den konzentrierten Rückfluss von Einkerbung 86 überlappt. Insbesondere beinhaltet der Gateschleifenstrom den Strom, der entlang des gekrümmten Pfads 87 entlang der Einkerbung 86 verläuft.
  • Um einen Abschnitt der Gatestromschleife für den unteren Transistor so zu positionieren, dass er den konzentrierten Rückfluss innerhalb der Einkerbung 93 (die der Seite des Moduls 70 am nächsten ist, die der Seite mit den Gate- und Emitter-Stiften gegenüberliegt) überlappt, ist die negative Leistungschiene 81 mit einem Seitenstreifen 102 bereitgestellt, der die Region der Einkerbung 93 zur Seite des Punktes an der Leistungschiene 81 kreuzt, an dem die Verlängerung 90 verbunden ist. Der obere Kelvin-Emitter-Stift 97 ist durch einen Bonddraht 103 mit dem Ende von Streifen 102 derart verbunden, dass eine resultierende Gate-Schleife 104 (8) den konzentrierten Rückfluss von Einkerbung 93 überlappt. Der Streifen 102 kann einen gebogenen oder geneigten Abschnitt aufweisen, um zu vermeiden, dass andere Abschnitte der Leiterrahmenbaugruppe, wie etwa Rahmenelement 77, berührt werden.
  • Wie in 8 gezeigt, ist der Hauptmagnetfluss in der zentralen Region der Leistungsschleife in der veranschaulichten Ausführungsform immer noch vorhanden. Daher könnten in einer Kälteplatte, die sich über eine seitliche Seite des Leistungsmoduls erstreckt, immer noch starke Wirbelströme induziert werden. Dennoch wird die verbesserte Common-Source-Induktivität der Erfindung durch Überlappen der Gate-Schleifen mit dem Magnetrückfluss erlangt. Die in der Kälteplatte induzierten Wirbelstromschleifen und der resultierende Magnetfluss, der durch die Wirbelströme induziert wird, sind gegenüber den Gate-Schleifen versetzt, sodass der Einfluss auf die verbesserte Common-Source-Induktivität gering ist. Bei einer speziellen Konstruktion eines Leistungsmoduls wurde festgestellt, dass bei Vorhandensein einer Kälteplatte die Größe einer Common-Source-Induktivität, die durch eine Gate-Schleife verbessert wurde, die die Flüsse der zentralen Leistungsschleife und der Wirbelströme überlagerte, um 80 % verringert wurde, während die verbesserte Common-Source-Induktivität nur um 20 % durch die Wirbelströme verringert wurde, wenn die Leistungsschleife stattdessen den Rückfluss der Leistungsschleife überlappte.
  • In der veranschaulichten Ausführungsform können die physikalischen Abmessungen der Gate-Schleifen gestaltungsbedingt leicht angepasst werden, um eine gewünschte Größe für die verbesserte Common-Source-Induktivität zu erlangen. Insbesondere werden die effektive Größe der überlappenden Regionen des konzentrierten Rückflusses der Leistungsschleife und die Zone der Gate-Schleifen durch die in 9 gezeigten Abmessungen gesteuert. Die Common-Source-Induktivität für den oberen Transistor kann durch Ändern einer Tiefe 110 der Einkerbung 86 und einer Breite 11 zwischen einer Kante der Einkerbung 86 und der nächsten Kante des Flügels 78 (die die Zone des Stromverlaufs zu dem Kelvin-Emitter-Stift 96 begrenzt) variiert werden. Die Common-Source-Induktivität für den unteren Transistor kann durch Ändern einer Tiefe 112 und einer Breite 113 einer Region, die innerhalb einer Einkerbung 93 enthalten ist, und der Schleife innerhalb des Streifens 102 und des Hauptbereichs der Leistungsschiene 81 variiert werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2018/0152113 A1 [0005, 0014]
    • US 2018/0159440 A1 [0005]
    • US 2018/0123478 A1 [0005]
    • US 9994110 [0005]

Claims (14)

  1. Leistungsmodul, Folgendes umfassend: ein oberes und ein unteres Transisitorplättchen; und eine Leiterrahmenbaugruppe mit einem positiven Gleichstromflügel, der eine Seite des oberen Plättchens aufnimmt und sich zu einer positiven Leistungsschiene erstreckt, einem Wechselstromflügel, der eine erste Seite des unteren Plättchens aufnimmt und sich zu einer Wechselstrom-Leistungschiene erstreckt, einer negativen Leistungsschiene, die sich zwischen den Flügeln befindet, einer oberen Platte, die eine zweite Seite des oberen Plättchens mit dem Wechselstromflügel verbindet, und einer unteren Platte, die eine zweite Seite des unteren Plättchens mit der negativen Leistungsschiene verbindet; wobei der über die positiven und negativen Leistungschienen verlaufende Strom eine Leistungsschleife definiert, die einen Hauptmagnetfluss mit einer ersten Richtung in einer zentralen Region innerhalb von Innenkanten der oberen und unteren Platte und einer entgegengesetzten Richtung außerhalb der zentralen Region erzeugt; wobei die obere und die untere Platte entsprechende Außenkanten aufweisen, die jeweils eine entsprechende Einkerbung aufweisen, die dazu ausgelegt ist, einen entsprechenden Abschnitt eines Magnetrückflusses zu konzentrieren; und wobei jedes Plättchen ein entsprechendes Gate-Pad aufweist, das in einer entsprechenden Gate-Schleife verbunden ist, wobei die Gate-Schleifen jeweils einen entsprechenden konzentrierten Magnetrückflussabschnitt überlappen und somit eine Common-Source-Induktivität verbessern.
  2. Leistungsmodul nach Anspruch 1, wobei die Plättchen jeweils ein entsprechendes Emitter-Pad aufweisen, wobei die Leiterrahmenbaugruppe einen entsprechenden Gate-Stift und einen Emitter-Stift für jedes Plättchen beinhaltet, und wobei die entsprechenden Gate-Stifte und Emitter-Stifte mit den Gate-Pads und den Emitter-Pads verbunden sind, sodass ein Gate-Schleifenstrom für jedes Plättchen entlang der entsprechenden Einkerbung verläuft.
  3. Leistungsmodul nach Anspruch 2, wobei ein Bonddraht den Emitter-Stift für das obere Plättchen mit dem Wechselstromflügel verbindet.
  4. Leistungsmodul nach Anspruch 2, wobei die negative Leistungsschiene einen Seitenstreifen beinhaltet, der die Einkerbung in der unteren Platte kreuzt, und wobei ein Bonddraht den Emitter-Stift für das untere Plättchen mit dem Seitenstreifen verbindet.
  5. Leistungsmodul nach Anspruch 1, wobei die Transistorplättchen aus Bipolartransistoren mit isoliertem Gate (IGBTs) bestehen und wobei die ersten Seiten Kollektorseiten der IGBTs sind.
  6. Leistungsmodul nach Anspruch 1, ferner mindestens eine Kälteplatte umfassend, die eine seitliche Seite des Leistungsmoduls überspannt, wobei eine durch den Hauptmagnetfluss in der Kälteplatte induzierte Wirbelstromschleife von den Gate-Schleifen versetzt ist.
  7. Leistungswandler, Folgendes umfassend: einen Gleichstromanschlussspannung mit positiven und negativen Bussen, die dazu konfiguriert sind, eine Gleichstromversorgungspannung aufzunehmen; eine Vielzahl von Halbbrücken-Leistungsmodulen, die zwischen den Bussen gekoppelt sind, wobei jedes Leistungsmodul Folgendes umfasst: ein oberes und ein unteres Transisitorplättchen; und eine Leiterrahmenbaugruppe mit einem positiven Gleichstromflügel, der eine Seite des oberen Plättchens aufnimmt und sich zu einer positiven Leistungsschiene erstreckt, einem Wechselstromflügel, der eine erste Seite des unteren Plättchens aufnimmt und sich zu einer Wechselstrom-Leistungschiene erstreckt, einer negativen Leistungsschiene, die sich zwischen den Flügeln befindet, einer oberen Platte, die eine zweite Seite des oberen Plättchens mit dem Wechselstromflügel verbindet, und einer unteren Platte, die eine zweite Seite des unteren Plättchens mit der negativen Leistungsschiene verbindet; wobei der über die positiven und negativen Leistungschienen verlaufende Strom eine Leistungsschleife definiert, die einen Hauptmagnetfluss mit einer ersten Richtung in einer zentralen Region innerhalb von Innenkanten der oberen und unteren Platte und einer entgegengesetzten Richtung außerhalb der zentralen Region erzeugt; wobei die obere und die untere Platte entsprechende Außenkanten aufweisen, die jeweils eine entsprechende Einkerbung aufweisen, die dazu ausgelegt ist, einen entsprechenden Abschnitt eines Magnetrückflusses zu konzentrieren; und wobei jedes Plättchen ein entsprechendes Gate-Pad aufweist, das in einer entsprechenden Gate-Schleife verbunden ist, wobei die Gate-Schleifen jeweils einen entsprechenden konzentrierten Magnetrückflussabschnitt überlappen und somit eine Common-Source-Induktivität verbessern.
  8. Leistungswandler nach Anspruch 7, wobei die Plättchen in jedem Leistungsmodul jeweils ein entsprechendes Emitter-Pad aufweisen, wobei die Leiterrahmenbaugruppen einen entsprechenden Gate-Stift und einen Emitter-Stift für jedes Plättchen beinhalten, und wobei die entsprechenden Gate-Stifte und Emitter-Stifte mit den Gate-Pads und den Emitter-Pads verbunden sind, sodass ein Gate-Schleifenstrom für jedes Plättchen entlang der entsprechenden Einkerbung verläuft.
  9. Leistungswandler nach Anspruch 8, wobei ein Bonddraht den Emitter-Stift für das obere Plättchen jedes Leistungsmoduls mit dem entsprechenden Wechselstromflügel verbindet.
  10. Leistungswandler nach Anspruch 8, wobei die negative Leistungsschiene jedes Leistungsmoduls einen Seitenstreifen beinhaltet, der die Einkerbung in der entsprechenden unteren Platte kreuzt, und wobei ein Bonddraht den entsprechenden Emitter-Stift für das untere Plättchen mit dem Seitenstreifen verbindet.
  11. Leistungswandler nach Anspruch 7, wobei die Transistorplättchen aus Bipolartransistoren mit isoliertem Gate (IGBTs) bestehen und wobei die ersten Seiten Kollektorseiten der IGBTs sind.
  12. Leistungswandler nach Anspruch 7, jedes Leistungsmoduls ferner mindestens eine Kälteplatte umfasst, die eine seitliche Seite des entsprechenden Leistungsmoduls überspannt, wobei eine durch den Hauptmagnetfluss in der Kälteplatte induzierte Wirbelstromschleife von den Gate-Schleifen versetzt ist.
  13. Wechselrichter-Leistungsmodul, Folgendes umfassend; ein oberes und ein unteres Transisitorplättchen; und eine Leiterrahmenbaugruppe, die die Plättchen in einer Halbbrücke verbindet und eine Leistungsschleife definiert, die obere und untere Platten beinhaltet, die mit den Emitterseiten der Plättchen verbunden sind, wobei die Platten jeweils eine Umfangseinkerbung aufweisen, die einen Rückfluss außerhalb der Leistungsschleife konzentriert; wobei die Rahmenbaugruppe ferner Gate-Schleifen für jedes Plättchen umfasst, die mit einem entsprechenden der Rückflüsse koppeln.
  14. Leistungsmodul nach Anspruch 13, wobei die Rahmenbaugruppe ferner ein positiven Gleichstromflügel, der eine Kollektorseite des oberen Plättchens aufnimmt und sich zu einer positiven Leistungsschiene erstreckt, einen Wechselstromflügel, der eine Kollektorseite des unteren Plättchens aufnimmt und sich zu einer Wechselstrom-Leistungschiene erstreckt, und eine negative Leistungsschiene, die sich zwischen den Flügeln befindet, umfasst; wobei die obere Platte die Emitterseite des oberen Plättchens mit dem Wechselstromflügel verbindet; wobei die untere Platte die Emitterseite des unteren Plättchens mit der negativen Leistungschiene verbindet; und wobei der über die positive und negative Leistungschiene verlaufende Strom einen Hauptmagnetfluss der Leistungsschleife innerhalb von Innenkanten der oberen und unteren Platte erzeugt.
DE102019117601.8A 2018-06-28 2019-06-28 Wechselrichterleistungsmodul-leiterrahmen mit verbesserter common-source-induktivität Pending DE102019117601A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/021,156 US10361147B1 (en) 2018-06-28 2018-06-28 Inverter power module lead frame with enhanced common source inductance
US16/021,156 2018-06-28

Publications (1)

Publication Number Publication Date
DE102019117601A1 true DE102019117601A1 (de) 2020-01-02

Family

ID=67300624

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019117601.8A Pending DE102019117601A1 (de) 2018-06-28 2019-06-28 Wechselrichterleistungsmodul-leiterrahmen mit verbesserter common-source-induktivität

Country Status (3)

Country Link
US (1) US10361147B1 (de)
CN (1) CN110729267A (de)
DE (1) DE102019117601A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11206016B2 (en) * 2019-09-27 2021-12-21 Analog Devices International Unlimited Company Gate driver with pulsed gate slew control
JP6906583B2 (ja) * 2019-10-29 2021-07-21 三菱電機株式会社 半導体パワーモジュール
CN115411018B (zh) * 2022-04-08 2023-07-14 安世半导体科技(上海)有限公司 优化寄生参数的功率半导体器件封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180123478A1 (en) 2016-11-02 2018-05-03 Ford Global Technologies, Llc Inverter switching devices with common source inductance layout to avoid shoot-through
US20180152113A1 (en) 2016-11-28 2018-05-31 Ford Global Technologies, Llc Inverter switching devices with gate coils to enhance common source inductance
US20180159440A1 (en) 2016-12-01 2018-06-07 Ford Global Technologies, Llc Active gate clamping for inverter switching devices with enhanced common source inductance
US9994110B2 (en) 2016-08-30 2018-06-12 Ford Global Technologies, Llc Dual gate solid state devices to reduce switching loss

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2501953B2 (ja) 1991-01-18 1996-05-29 株式会社東芝 半導体装置
US6853178B2 (en) 2000-06-19 2005-02-08 Texas Instruments Incorporated Integrated circuit leadframes patterned for measuring the accurate amplitude of changing currents
JP4730420B2 (ja) 2008-10-09 2011-07-20 トヨタ自動車株式会社 モータ駆動装置およびモータ駆動装置の制御方法
US8400139B2 (en) * 2010-03-26 2013-03-19 Infineon Technologies Ag Sensor package having a sensor chip
US8324025B2 (en) 2010-04-22 2012-12-04 Team Pacific Corporation Power semiconductor device packaging
JP5793995B2 (ja) 2011-06-28 2015-10-14 トヨタ自動車株式会社 リードフレーム、及び、パワーモジュール
JP5793059B2 (ja) 2011-10-31 2015-10-14 旭化成エレクトロニクス株式会社 磁気センサ
US9035435B2 (en) * 2012-11-14 2015-05-19 Power Integrations, Inc. Magnetically coupled galvanically isolated communication using lead frame
US9837887B1 (en) 2016-08-01 2017-12-05 Ford Global Technologies, Llc IGBT gate drive with active turnoff to reduce switching loss
US9813009B1 (en) 2017-02-07 2017-11-07 Ford Global Technologies, Llc Active gate clamping for inverter switching devices using grounded gate terminals
US10141254B1 (en) * 2018-05-14 2018-11-27 Ford Global Technologies, Llc Direct bonded copper power module with elevated common source inductance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9994110B2 (en) 2016-08-30 2018-06-12 Ford Global Technologies, Llc Dual gate solid state devices to reduce switching loss
US20180123478A1 (en) 2016-11-02 2018-05-03 Ford Global Technologies, Llc Inverter switching devices with common source inductance layout to avoid shoot-through
US20180152113A1 (en) 2016-11-28 2018-05-31 Ford Global Technologies, Llc Inverter switching devices with gate coils to enhance common source inductance
US20180159440A1 (en) 2016-12-01 2018-06-07 Ford Global Technologies, Llc Active gate clamping for inverter switching devices with enhanced common source inductance

Also Published As

Publication number Publication date
CN110729267A (zh) 2020-01-24
US10361147B1 (en) 2019-07-23

Similar Documents

Publication Publication Date Title
DE102018100468A1 (de) Leistungsmodul für wechselrichter-schaltvorrichtungen, die von wirbelströmen abgeschirmte gate-spulen aufweisen
DE102019112489A1 (de) Leistungsmodul aus direktgebundenem kupfer mit erhöhter common-source-induktivität
DE112015002001B4 (de) Halbleitermodul
DE102017128264A1 (de) Aktives gate-blockieren für wechselrichterschaltvorrichtungen mit verbesserter common-source-induktivität
DE60127027T2 (de) Halbleiterelement mit Leistungsverdrahtungsstruktur
DE102017116434A1 (de) Signalstiftbaugruppe für ein leistungsmodul für mehrere vorrichtungen
DE112018001884T5 (de) Leistungsmodul
DE112017007415B4 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE212018000087U1 (de) Halbleitervorrichtung
DE102017127967A1 (de) Wechselrichterschaltvorrichtungen mit gatespulen zum verbessern der common-source-induktivität
DE102017125418A1 (de) Wechselrichter, der vorrichtungen mit common-source-induktivitätslayout wechselt, zum verhindern von durchschuss
DE102019117601A1 (de) Wechselrichterleistungsmodul-leiterrahmen mit verbesserter common-source-induktivität
DE10037533C1 (de) Induktivitätsarme Schaltungsanordnung
DE102017112286A1 (de) Getrennte leistungsschaltgeräte mit reduzierter common-source-induktivität
DE112016005574B4 (de) Halbleitermodule
DE112018006457T5 (de) Leistungswandler
DE102015012915A1 (de) Anordnung von Halbleiterelementen auf einem Halbleitermodul für ein Leistungsmodul oder entsprechendes Verfahren
DE10226387B4 (de) Schaltschaltung
DE112019003733T5 (de) Halbleitervorrichtung
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102019112936A1 (de) Halbleitermodul
DE102019112935A1 (de) Halbleitermodul
DE60306040T2 (de) Halbleitermodul und Leistungswandlervorrichtung
DE102019212727B4 (de) Halbleitervorrichtung und elektrische Leistungsumwandlungseinrichtung

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: PATERIS THEOBALD ELBEL & PARTNER, PATENTANWAEL, DE

Representative=s name: PATERIS THEOBALD ELBEL FISCHER, PATENTANWAELTE, DE