DE102019112489A1 - Leistungsmodul aus direktgebundenem kupfer mit erhöhter common-source-induktivität - Google Patents

Leistungsmodul aus direktgebundenem kupfer mit erhöhter common-source-induktivität Download PDF

Info

Publication number
DE102019112489A1
DE102019112489A1 DE102019112489.1A DE102019112489A DE102019112489A1 DE 102019112489 A1 DE102019112489 A1 DE 102019112489A1 DE 102019112489 A DE102019112489 A DE 102019112489A DE 102019112489 A1 DE102019112489 A1 DE 102019112489A1
Authority
DE
Germany
Prior art keywords
highside
gate
magnetic flux
power module
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019112489.1A
Other languages
English (en)
Inventor
Zhuxian Xu
Chingchi Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ford Global Technologies LLC
Original Assignee
Ford Global Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ford Global Technologies LLC filed Critical Ford Global Technologies LLC
Publication of DE102019112489A1 publication Critical patent/DE102019112489A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H02K11/30—Structural association with control circuits or drive circuits
    • H02K11/33—Drive circuits, e.g. power electronics
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

Diese Offenbarung stellt ein Leistungsmodul aus direktgebundenem Kupfer mit erhöhter Common-Source-Induktivität bereit. Ein direktgebundendes Kupfer-(direct bonded copper - DBC-)Leistungsmodul mit erhöhter Common-Source-Induktivität ist zur Verwendung als Halbbrücke in einem elektrischen Antrieb für ein Elektrofahrzeug ausgestaltet. Ätzmuster auf den DBC-Substraten stellen vertiefte Kerben bereit, um den Magnetfluss in den Leistungsschaltungen zu konzentrieren. Geätzte Gatebahnen bilden Gateschaltungen mit Spulenwicklungen, die in den Kerben angeordnet sind oder diese überlappen, um die Common-Source-Induktivität für jeden Schalttransistor (wie etwa einen IGBT) zu verbessern. Für das Elektrofahrzeug wird mit minimalem Einfluss auf die Baugröße und ohne zusätzliche Kosten der Schaltverlust reduziert und die Kraftstoffeffizienz verbessert.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft im Allgemeinen Leistungsschaltmodule für Halbbrückenwechselrichter und insbesondere Wechselrichterantriebssysteme für elektrifizierte Fahrzeuge, bei denen die Leistungsschaltmodule in dem Wechselrichter eine verbesserte Common-Source-Induktivität einsetzen, um eine hohe Schalteffizienz zu erzielen.
  • ALLGEMEINER STAND DER TECHNIK
  • Elektrofahrzeuge, wie zum Beispiel Hybridelektrofahrzeuge (HEVs), Plug-in-Hybridfahrzeuge (PHEVs) und Batterieelektrofahrzeuge (BEVs), verwenden Wechselrichterangetriebene elektrische Maschinen, um den Rädern Traktionsmoment bereitzustellen. Ein typisches elektrisches Antriebssystem kann eine Gleichstromquelle (wie etwa einen Batteriesatz oder eine Brennstoffzelle), durch Leistungsschütze an einen variablen Spannungswandler (VVC) gekoppelt, beinhalten, um eine Hauptbusspannung über einen Hauptgleichstromverbindungskondensator zu regeln. Ein Wechselrichter ist zwischen den Hauptbussen und einem Fahrmotor verbunden, um die Gleichstrombusleistung in eine Wechselspannung umzuwandeln, die mit den Wicklungen des Motors gekoppelt ist, um das Fahrzeug anzutreiben.
  • Der Wechselrichter beinhaltet Transistorschaltvorrichtungen (wie etwa bipolare Transistoren mit isoliertem Gate - insulated gate bipolar transistors, IGBTs), die in einer Brückenkonfiguration mit einer Vielzahl von Phasenzweigen verbunden sind. Jeder Phasenzweig ist als Halbbrücke mit einem Highside-Transistor, der mit einem Lowside-Transistor zwischen den DC-Bussen in Reihe geschaltet ist, aufgebaut. Eine typische Konfiguration beinhaltet einen Drehstrommotor, der durch einen Wechselrichter mit drei Phasenzweigen angetrieben wird. Eine elektronische Steuerung schaltet die Schalter ein und aus, um eine Gleichstromspannung von dem Bus in eine Wechselstromspannung umzuwandeln, die an den Motor angelegt wird. Der Wechselrichter kann die Zwischenkreisspannung pulsweitenmodulieren, um einen Näherungswert eines sinusförmigen Stromausgangs zum Antreiben des Motors mit einer gewünschten Drehzahl und einem gewünschten Drehmoment bereitzustellen. Pulsweitenmodulations-(PWM)-Steuersignale, die an den Gates der IGBTs anliegen, schalten diese wie erforderlich ein und aus, sodass der resultierende Strom einem gewünschten Strom entspricht.
  • Halbleiterschaltvorrichtungen, wie etwa ein IGBT oder ein MOSFET, werden an einem Gateanschluss durch ein von einer Treiberschaltung bereitgestelltes Gatesignal angetrieben. Bei einem IGBT wird das Gatesignal zwischen dem Gateanschluss und einem Emitteranschluss der Vorrichtung angelegt. Im EIN-Zustand wird ein Ausgangssignal durch die Vorrichtung zwischen einem Kollektoranschluss und dem Emitteranschluss geleitet. Der Vorrichtungsstrom fließt in einer Gateschaltung und in einer Leistungsschaltung.
  • Common-Source-Induktivität bezieht sich auf eine Induktivität, die von der Hauptleistungsschaltung (d. h. dem Drain-Source- oder Kollektor-Emitter-Leistungsausgang des Transistors) und der Gatetreiberschaltung (d. h Gate-Source oder Gate-Emitter) in einem Leistungsschalttransistor gemeinsam genutzt wird. Die Common-Source-Induktivität führt sowohl den Ausgangsstrom der Vorrichtung (z. B. Drain-Source-Strom) als auch den Lade-/Entladestrom des Gates. Ein Strom in dem Ausgangs-(Leistungsschaltungs-)abschnitt der Common-Source-Induktivität modifiziert die Gatespannung auf eine Weise, die die Schaltleistung verstärkt (z. B. beschleunigt). Wie in der gleichzeitig anhängigen US-Patentanmeldung Seriennr. 15/341,184 mit dem Titel „Inverter Switching Devices with Common Source Inductance Layout to Avoid Shoot-Through“, eingereicht am 2. November 2016 und hiermit durch Bezugnahme aufgenommen, offenbart, kann die reduzierte Schaltzeit wünschenswert sein, da sie eine verbundene Verringerung der verbrauchten (d. h. verlorenen) Energie während des Schaltübergangs aufweisen kann. Die Größe der Gateschaltungsinduktivität und/oder der Leistungsschaltungsinduktivität und der Grad der gegenseitigen Kopplung zwischen ihnen kann manipuliert (z. B. verbessert) werden, indem ein geeignetes Layout ausgewählt wird und/oder zusätzliche überlappende Spulen in Leiterplattenbahnen eingeschlossen werden, die leitende Pfade zu den Transistor-Gates oder -Emittern bilden, um eine gewünschte Common-Source-Induktivität zu erhalten.
  • Die Transistorschaltvorrichtungen und zugehörigen Komponenten (wie etwa eine Rückwärtsdiode über jedem Transistor) sind häufig in einem Leistungsmodul untergebracht. Eine typische Konfiguration verwendet direktgebundene Kupfer-(direct bond copper - DBC-)Substrate, die eine Kupferschicht mit geätzten Schaltungsmustern aufweisen, die Transistor- und Diodenchips aufnehmen. Nach dem Hinzufügen von gebundenen Verbindungsdrähten, Anschlussstiften und leitfähigen Abstandshalter kann ein Modul, das zwei DBC-Substrate enthält, in einen übergegossenen Kunststoffkörper eingeschlossen werden.
  • Ein Leistungsmodul zur Verwendung in elektrischen Fahrzeugantriebssystemen muss strengen Anforderungen hinsichtlich Zuverlässigkeit, Effizienz, Haltbarkeit und Kosten genügen. Ein weiterer wichtiger Aspekt ist die Baugröße. Beim Hinzufügen von Strukturen oder Komponenten zur Erhöhung der Common-Source-Induktivität zwischen der Gateschaltung und der Leistungsschaltung wurde die Baugröße eines Leistungsmoduls erhöht. Daher wäre es wünschenswert, die Common-Source-Induktivität ohne wesentliche Erhöhung der Bauteile oder der Baugröße zu erhöhen.
  • KURZDARSTELLUNG DER ERFINDUNG
  • In einem Aspekt der Erfindung umfasst ein Halbbrückenleistungsmodul ein erstes direktgebundenes Kupfersubstrat (DBC) mit einer ersten Isolierschicht, einer ersten geätzten Schaltungsschicht auf einer Innenfläche und einer ersten Wärmeübertragungsschicht auf einer Außenfläche. Die erste geätzte Schaltungsschicht beinhaltet eine Highside-Platte mit einer Highside-Anschlussfläche. Ein zweites direktgebundenes Kupfersubstrat (DBC) ist mit einer zweiten Isolierschicht, einer zweiten geätzten Schaltungsschicht auf einer Innenfläche und einer zweiten Wärmeübertragungsschicht auf einer Außenfläche bereitgestellt. Die zweite geätzte Schaltungsschicht beinhaltet eine Ausgangsplatte mit einer Ausgangsanschlussfläche. Ein Highside-Transistorchip weist eine Kollektorseite auf, die auf die Highside-Platte gelötet ist. Ein Lowside-Transistorchip weist eine Kollektorseite auf, die auf die Ausgangsplatte gelötet ist. Die Highside-Platte definiert eine erste vertiefte Kerbe, die zwischen dem Highside-Transistorchip und der Highside-Anschlussfläche angeordnet ist, um einen Magnetfluss an der ersten vertieften Kerbe, der durch einen Strom in der Highside-Platte induziert wird, zu konzentrieren. Eine der ersten oder zweiten geätzten Schaltungsschichten beinhaltet ferner eine Highside-Gatebahn, die mit dem Highside-Transistorchip verbunden ist und die erste vertiefte Kerbe überlappt.
  • Figurenliste
    • 1 ist ein schematisches Diagramm, das eine entsprechende Schaltung nach dem Stand der Technik für einen Phasenzweig eines Wechselrichters zeigt, die ein Paar von IGBTs aufweist, von denen jeder eine Common-Source-Induktivität aufweist.
    • 2 ist ein Diagramm, das ein Layout nach dem Stand der Technik von IGBTs und Dioden in einem 2-in-1-Leistungsmodul für einen Phasenzweig zeigt, das Gatespulen verwendet, um die Common-Source-Induktivität zu verbessern.
    • 3 ist eine Anmerkung zu dem Diagramm aus 2, die die Überlappung des Stromflusses der Leistungsschaltung mit den Gatespulen zeigt.
    • 4 ist eine perspektivische Explosionsansicht, die ein beispielhaftes Layout für ein Halbbrückenleistungsmodul zeigt, das jeweils zwei parallele Transistoren zum Schalten der Highside und Lowside der Halbbrücke verwendet, wobei die Common-Source-Induktivität nicht verbessert wird.
    • 5 ist eine perspektivische Explosionsansicht eines Layouts für ein Halbbrückenleistungsmodul, das jeweils zwei parallele Transistoren zum Schalten der Highside und Lowside der Halbbrücke verwendet und eine verbesserte Common-Source-Induktivität aufweist, gemäß einer ersten Ausführungsform der Erfindung.
    • 6 ist ein vergrößerter Schnitt des Moduls aus 5, der die Verbindung zu den Gatebahnen detaillierter zeigt.
    • Die 7 und 8 sind eine Draufsicht bzw. Unteransicht des oberen DBC-Substrats aus 5.
    • Die 9 und 10 sind eine Draufsicht bzw. Unteransicht des unteren DBC-Substrats aus 5.
    • 11 ist eine Draufsicht des unteren DBC-Substrats, die die Anordnung der vertieften Kerbe in einer Highside-Platte der geätzten Schaltungsschicht zum Konzentrieren eines Magnetflusses veranschaulicht.
    • 12 ist eine Draufsicht des unteren DBC-Substrats, die den Stromfluss um die vertiefte Kerbe und die Anordnung der Gatebahn in der vertieften Kerbe veranschaulicht.
    • 13 ist eine Unteransicht des oberen DBC-Substrats, die den Stromfluss um die vertiefte Kerbe und die Anordnung der Gatebahn in der vertieften Kerbe veranschaulicht.
    • 14 ist eine perspektivische Explosionsansicht eines Layouts für ein Halbbrückenleistungsmodul, das jeweils zwei parallele Transistoren zum Schalten der Highside und Lowside der Halbbrücke verwendet und eine verbesserte Common-Source-Induktivität aufweist, gemäß einer weiteren Ausführungsform der Erfindung, wobei die Gatebahnen eine Vielzahl von Spulenwindungen definieren.
    • 15 ist eine perspektivische Explosionsansicht einer noch weiteren Ausführungsform, bei der die Gatebahnen eine Vielzahl von Spulenwindungen definieren, sodass die Hauptmagnetflussrichtung parallel zu den Flächen der DBC-Substrate ausgerichtet ist.
    • 16 ist eine perspektivische Ansicht der Gatebahnen, die die Vielzahl von Spulenwindungen aus 15 detaillierter definiert.
  • DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Common-Source-Induktivität ist eine von einer Hauptleistungsschaltung und einer Gatetreiberschaltung gemeinsam genutzte Induktivität für eine Transistorschaltvorrichtung. Sie entsteht in der Regel aus parasitären Induktivitäten, die mit der Vorrichtungsverpackung und Bahnen auf Leiterplatten verbunden sind. Im Zusammenhang mit Schaltbrücken, die für die Umwandlung von Gleichstrom in Wechselstrom verwendet werden, kann das Vorhandensein von Common-Source-Induktivität vorteilhaft sein. 1 zeigt ein Beispiel eines Halbbrückenphasenzweigs 10 von der Art, die häufig in einem Wechselrichterantriebssystem in einem elektrifizierten Fahrzeug zum Antreiben eines Elektromotors verwendet wird, wobei ein Highside- (d. h. oberer) Transistor 11 als ein IGBT mit oberen Gate-, Kollektor- und Emitteranschlüssen gezeigt ist. Andere Arten von Halbleitervorrichtungen könnten verwendet werden, wie etwa ein MOSFET. Im hier verwendeten Sinne beziehen sich die Gate-, Kollektor- und Emitteranschlüsse eines IGBT auch auf Gate-, Drain- und Sourceanschlüsse eines MOSFET. Ein Lowside- (d. h. unterer) Transistor 12, der untere Gate-, Kollektor- und Emitteranschlüsse aufweist, ist mit dem oberen Transistor 11 zwischen einem positiven Bus 13 und einem negativen Bus 14 in Reihe geschaltet, um einen Zwischen-(d. h. Ausgangs-)Übergang 15 zu definieren. Die Busse 13 und 14 stellen eine Gleichstromverbindung bereit, die eine Gleichstromversorgungsspannung von einer Gleichstromversorgung (z. B. Batterie) über einen (nicht gezeigten) variablen Spannungswandler erhält. Die antiparallelen Dioden 16 und 17 sind über die Transistoren 11 und 12 verbunden.
  • Die oberen Gate- und Emitteranschlüsse erzeugen eine obere Common-Source-Induktivität, die aus einer Gateschaltungsinduktivität 18 besteht, die magnetisch an eine Leistungsschaltungs-(d. h. emitterseitige) Induktivität 19 gekoppelt ist. Eine Gateantriebsschaltung 20 und ein Gatewiderstand 21 sind an den Gateanschluss gekoppelt, um das Schalten des oberen Transistors 11 zu steuern. Die unteren Gate- und Emitteranschlüsse erzeugen eine untere Common-Source-Induktivität, die aus einer Gateschaltungsinduktivität 22 besteht, die magnetisch an eine Leistungsschaltungsinduktivität 23 gekoppelt ist. Eine Gateantriebsschaltung 24 und ein Gatewiderstand 25 sind an den Gateanschluss gekoppelt, um das Schalten des unteren Transistors 12 zu steuern. Durch sorgfältiges Einstellen der Größe der Common-Source-Induktivitäten wird ein günstiger Einfluss auf die Schaltzeiten und den Energieverlust in Verbindung mit dem Ein- und Ausschalten der Vorrichtungen erzielt.
  • Direkt gebundene Kupfer-(DBC-)Substrate wurden verwendet, um eine Leistungskarte oder ein Leistungsmodul aufzubauen, das Halbleitervorrichtungen aufweist, die zur Bildung eines Phasenzweiges verbunden sind. Ein typisches DBC-Substrat beinhaltet eine Keramikschicht mit zwei Metallisierungsschichten auf gegenüberliegenden Seiten. Die Metallisierungsschicht auf einer Seite stellt eine Wärmesenke bereit. Die Schicht der anderen Seite wird geätzt, um Leiterplatten/-bahnen und Verbindungsflächen zu bilden, wobei die Halbleitervorrichtungen, Abstandshalter und verschiedene Verbindungsdrähte auf die Platten und Kontaktflächen gelötet/gebunden werden. Das Leistungsmodul kann ferner einen Leiterrahmen mit mehreren Eingangs-/Ausgangsstiften und einen übergegossenen Körper, der das Modul einschließt, beinhalten.
  • 2 zeigt ein Leistungsmodulsubstrat, wie in der US-Patentanmeldung Seriennr. 15/341,184 offenbart. Ein DBC-Substrat 30 für ein Leistungsmodul trägt eine Vielzahl von leitfähigen Schichten, wobei die leitfähigen Schichten eine positive Schiene (d. h. Bahn) DC + und eine negative Schiene DC- definieren, die zwischen dem ersten und dem zweiten Montagebereich angeordnet sind. Zum Beispiel können die Schienen DC + und DC- zusammen mit einer Ausgangsschiene AC so angeordnet sein, dass sie eine Fläche des Substrats 30 halbieren, um auf gegenüberliegenden Seiten der Schienen einen ersten und einen zweiten Montagebereich bereitzustellen. Für den oberen IGBT 35, die obere Diode 36, den unteren IGBT 37 bzw. die untere Diode 38 sind getrennte leitfähige Kontaktflächen 31, 32, 33 und 34 bereitgestellt. Somit werden der obere IGBT 35 und die untere Diode 38 im ersten Montagebereich montiert, und der untere IGBT 37 und die obere Diode 36 werden im zweiten Montagebereich montiert. Die IGBTs bestehen aus Transistorchips, und ihre Kollektorseite ist vorzugsweise zum Beispiel direkt auf die Kontaktflächen 31 und 33 gelötet. Gateschaltungen sind für jeden IGBT in seinem entsprechenden Montagebereich enthalten, aber da sich die antiparallele Diode für jeden entsprechenden IGBT im gegenüberliegenden Montagebereich befindet, ist die hinzugefügte Common-Source-Induktivität im Wesentlichen nur an ihre eigene Leistungsschaltung gekoppelt. Insbesondere zeigt 3 eine obere Leistungsschaltung 39 und eine untere Leistungsschaltung 40. Jede Diode umgeht die Common-Source-Induktivität ihres passenden Transistors. Zusätzlich bildet eine Gatebahn 41 für den oberen IGBT 35 eine Gatespule, die mit der oberen Leistungsschaltung 39 zusammenfällt, und eine Gatebahn 42 für den unteren IGBT 37 bildet eine Gatespule, die mit der unteren Leistungsschaltung 40 zusammenfällt. Die Größe und Position der Gatespulen wird ausgewählt, um eine gewünschte Menge von Common-Source-Induktivität zu erzeugen.
  • 4 zeigt eine andere Ausführungsform eines Leistungsmoduls, das zwei DBC-Substrate verwendet und ein Paar paralleler IGBTs sowohl für die Highside- als auch die Lowside-Schaltung verwendet, um die Strombelastbarkeit zu verdoppeln. Die antiparallelen Dioden werden ebenfalls verdoppelt, um den erhöhten Strom zu bewältigen. Ein erstes DBC-Substrat 45 beinhaltet eine Isolierschicht 46 mit einer geformten (z. B. geätzten) gebundenen Kupferschicht 48 auf einer (Innen-)Fläche zum Bereitstellen eines Schaltungsmusters und eine zusammenhängende gebundenen Kupferschicht (nicht gezeigt) auf der anderen (Außen-)Seitenfläche zum Bereitstellen erhöhter Wärmeübertragung. Ein zweites DBC-Substrat 46 weist eine Isolierschicht und eine äußere Wärmeübertragungsschicht (beide gestrichelt dargestellt) und eine Kupferschicht 50 zum Bereitstellen zusätzlicher Abschnitte des Schaltungsmusters und von Anschlussflächen auf. Bei einer Hälfte der IGBTs/Dioden (z. B. den Highside-Vorrichtungen) ist eine Seite direkt auf die Kupferschicht 48 gelötet, während die andere Hälfte der Vorrichtungen (z. B. die Lowside-Vorrichtungen) direkt auf die Kupferschicht 50 gelötet ist. Leitfähige Abstandshalter werden zum Löten zwischen leitfähigen Abschnitten der IGBT- oder Diodenchips verwendet, die direkt auf einem Substrat an das Schaltungsmuster auf dem anderen Substrat gelötet werden, wie es in der Technik bekannt ist. Signalstifte für die Gateantriebssignale und Kelvin-Emittersignale werden auf entsprechende Anschlussflächen gelötet, und Leistungsstifte werden auf entsprechend Anschlussflächen für die positive Schiene DC +, die negative Schiene DC- und den Ausgangswechselstrom gelötet. Abschnitte der Baugruppe können durch einen isolierenden Körper vergossen werden, wobei die Leistungs-/Signalstifte und die Wärmeübertragungsschichten freigelegt sind. Wenngleich die Struktur in 4 größenmäßig relativ kompakt ist, wird die Common-Source-Induktivität durch das veranschaulichte Layout nicht verbessert.
  • Die 5-13 zeigen eine bevorzugte Ausführungsform der Erfindung, bei der die geätzte Kupferschaltungsmusterschicht auf den DBC-Substraten spezielle Muster enthält, um einen Hauptstromfluss zu lenken, um Bereiche mit hoher Magnetflussdichte (z. B. vertiefte Kerben in den leitfähigen Platten, wie nachstehend beschrieben) zu erzeugen. Die Bahnen für die Gateantriebsschaltungen (z. B. die Bahnen, die die Gateantriebsstifte g1-e1 oder g2-e2 mit den entsprechenden Transistorchips verbinden) beinhalten entsprechende Wicklungsspulen, die in die DBC-Kupferschicht geätzt sind, sodass die Wicklungen entsprechende Bereiche mit hohem Magnetfluss umgeben, die durch die Leistungsschaltungen erzeugt werden, um die Common-Source-Induktivität zu verbessern. Die Wicklungsbereiche können flexibel eingestellt werden, um die gewünschte Common-Source-Induktivität zu erreichen. Die Wicklungen in der Gateschaltung für obere und untere Vorrichtungen können sich auf demselben DBC-Substrat oder auf anderen DBC-Substraten befinden (z. B. eine befindet sich auf dem unteren DBC und eine auf dem oberen DBC). Vorzugsweise konzentrieren die Highside- und Lowside-Leistungsschaltungen ihren Magnetfluss in demselben Bereich, und die zwei Gatewicklungen umgeben beide diesen Bereich, um Platz zu sparen.
  • Mit Bezug auf 5 weist das Halbbrückenleistungsmodul 51 ein erstes direktgebundenes Kupfer-(DBC-)Substrat 52 mit einer ersten Isolierschicht 53, einer ersten geätzten Schaltungsschicht 54 auf einer Innenfläche und einer ersten Wärmeübertragungsschicht (nicht gezeigt) auf einer Außenfläche auf. Die erste geätzte Schaltungsschicht 54 beinhaltet eine Highside-Platte 55 mit einer Highside-Anschlussfläche 56. Ein zweites DBC-Substrat 57 weist eine zweite Isolierschicht 58, eine zweite geätzte Schaltungsschicht 59 auf einer Innenfläche und eine zweite Wärmeübertragungsschicht 60 auf einer Außenfläche auf. Die zweite geätzte Schaltungsschicht 59 beinhaltet eine Ausgangsplatte 61 mit einer Ausgangsanschlussfläche 62. Die Highside-Transistorchips 63 und 64 sind mit ihren Kollektorseiten auf die Highside-Platte 55 gelötet (siehe 6). Die Lowside-Transistorchips 65 und 66 sind mit ihren Kollektorseiten auf die Ausgangsplatte 61 gelötet. Die Emitterseiten (nicht gezeigt) der Chips 65 und 66 sind über gelötete Abstandshalter (nicht gezeigt) mit einer Lowside-Platte 67 in der ersten Schaltungsschicht 54 verbunden. Die Abstandshalter 68 und 69 sind zwischen die Emitterseiten der Transistorchips 63 und 64 bzw. der Ausgangsplatte 61 gelötet. Die Chips 70 sind die Highside-Dioden und die Chips 71 sind die Lowside-Dioden.
  • Wie am besten in 6 zu sehen ist, weisen die Emitterseiten der Transistorchips 63 und 64 verschiedene Eingangs- /Ausgangskontaktflächen, einschließlich Gatekontaktflächen 72 und Kelvin-Emitterkontaktflächen 73, auf. Die Gatekontaktflächen 72 sind durch Verbindungsdrähte 75 mit einem Ende einer Gatebahn 74 verbunden, und die Kelvin-Emitterkontaktflächen 73 sind mit einem Ende einer Kelvin-Emitterbahn 77 verbunden. Die Gatebahn 74 weist ein gegenüberliegendes Ende auf, das zu dem Gateanschlussstift g1 führt, und die Kelvin-Emitterbahn 77 weist ein gegenüberliegendes Ende auf, das zum Kelvin-Emitterstift el führt.
  • Wie am besten in 9 zu sehen, definiert die Highside-Platte 55 eine erste vertiefte Kerbe 80, die als weggeätzter Bereich entlang einer Umfangskante der Highside-Platte 55 ausgebildet ist. Insbesondere ist die Kerbe 80 zwischen den Highside-Transistorchips 63 und 64 und einer Highside-Anschlussfläche 81 (die mit einem DC +-Leistungsstift 82 verbunden ist) angeordnet, sodass ein Magnetfluss, der durch einen Strom in der Highside-Platte induziert wird und neben der Kerbe 80 fließt, im Bereich der Kerbe 80 konzentriert wird. 11 zeigt ein vereinfachtes Diagramm, in dem die Highside-Platte 55 eine Grenze aufweist, die durch eine durchgezogene Linie 83 dargestellt ist, die die Kontaktfläche 81 und einen relativ breiten leitfähigen Bereich zwischen der Kontaktfläche 81 und den Stellen, an denen die Transistorchips 63 und 64 montiert sind, beinhaltet. Ein gestricheltes Kästchen 84 zeigt, wo der Leistungsstift 82 festgelötet ist. Ein gestricheltes Kästchen 85 zeigt einen bevorzugten Bereich zum Ausbilden der vertieften Kerbe als Einfall in den breiten leitfähigen Bereich, der ansonsten den Stromfluss für die Highside-Leistungsschaltung führen würde. Wie in 12 gezeigt, führt die Ausbildung der Kerbe 80 zu einem konzentrierten Stromfluss 86 durch einen verengten Überbrückungsplattenabschnitt 87. Der Stromfluss 86 krümmt sich in einem gewissen Grad um die Kerbe 80, wodurch ein konzentrierter Magnetflussbereich 88 bewirkt wird. Die Highside-Gatebahn 74 weist einen Zwischenabschnitt auf, der eine Spulenschaltung 89 bildet, die die vertiefte Kerbe 80 überlappt (z. B. darin angeordnet ist). Durch Platzieren der Schaltung 89 innerhalb des konzentrierten Magnetflusses wird die Common-Source-Induktivität verbessert, während nur ein geringer Raum für die Kerbe und den zusätzlichen Abschnitt der Gatebahn verbraucht wird.
  • Für die Lowside-Vorrichtungen werden ebenfalls eine ähnliche Kerbe zum Konzentrieren des Lowside-Leistungsstroms und eine Gatebahn, die sich dem konzentrierten Magnetfluss nähert, verwendet. Vorzugsweise wird für diese Strukturen ein entsprechender Raum auf dem anderen DBC-Substrat verwendet, um die Auswirkung auf die Gesamtgröße des Leistungsmoduls zu minimieren. 8 zeigt die Schaltungsmusterseite des DBC-Substrats 60. Die Ausgangsplatte 61 beinhaltet eine vertiefte Kerbe 90 zwischen der Ausgangsanschlussfläche 92 und den Stellen der Lowside-Transistorchips 65 und 66. Die Kerbe 90 nimmt eine Spulenschaltung 91 der Lowside-Gatebahn 93 auf. Der verschobene Leistungsschaltungsstrom und der konzentrierte Magnetfluss innerhalb der Kerbe 90 sind in 13 gezeigt.
  • Nach der Montage überlappen sich die Kerben 80 und 90 und die Gatespulenschaltungen 89 und 91. Da die Highside und die Lowside nicht gleichzeitig leiten, gibt es aufgrund der gemeinsamen Position wenig Wechselwirkungen.
  • Die Kupferwärmeübertragungsschichten auf den Außenseiten der DBC-Substrate sind typischerweise zusammenhängende Schichten über im Wesentlichen die gesamte Isolierschicht. Mit dem konzentrierten Magnetfluss, der aus der Bildung der vertieften Kerben resultiert, kann jedoch ein erhöhtes Niveau von Wirbelströmen in den Wärmeübertragungsschichten induziert werden, die dem Magnetfluss entgegenwirken und die Verbesserung der Common-Source-Induktivität der gemeinsamen Quelle verringern würden. Um die Wirbelströme zu reduzieren, weist jede Wärmeübertragungsschicht vorzugsweise ein geätztes Muster auf, das einen entsprechenden Hohlraum erzeugt, der sich mit der entsprechenden Kerbe auf der gegenüberliegenden Seite des Substrats überlappt. Da der konzentrierte Magnetfluss innerhalb der Kerbe auf der Schaltungsseite die Kupfer-Wärmeübertragungsschicht nicht kreuzt, ist er bei der Erzeugung von Wirbelströmen weniger wirksam. Der Hohlraum kann außerdem einen Spalt beinhalten, der sich bis zum Rand der Wärmeübertragungsschicht erstreckt, um den leitenden Pfad aufzubrechen, der ansonsten den Hohlraum umgeben würde. Somit weist die Wärmeübertragungsschicht 60 auf der Isolierschicht 58 in 7 einen geätzten Hohlraum mit einer Kerbe 94, die die Kerbe 90 überlappt, und einem offenen Spalt 95 auf, um einen Kreisstrom um die Kerbe 94 herum zu verhindern. In ähnlicher Weise weist die Isolierschicht 53 des DBC-Substrats 52 auf ihrer Außenseite eine Wärmeübertragungsschicht 96 auf. Die Schicht 96 bildet eine Kerbe 97, die die Kerbe 80 überlappt. Ein Spalt 98 bricht die Kontinuität um die Kerbe 97 herum, so dass sich keine Wirbelströme bilden können.
  • 14 zeigt eine Ausführungsform der Erfindung, bei der die Bahnen für die Gatetreiberschaltung entsprechende Wicklungsspulen beinhalten, die in die DBC-Kupferschichten geätzt sind, sodass jede Spule mehr als eine Wicklungswindung beinhaltet. Die Verwendung von mehreren Wicklungswindungen macht es erforderlich, dass sich die Bahnen einer Gateschaltung „überkreuzen“, um zu vermeiden, dass sie auf der zweidimensionalen Fläche des Substrats eingeschlossen werden, indem die Fläche für mindestens einen Teil der Gatebahnen belassen wird. 14 zeigt eine Ausführungsform, die ein unteres DBC-Substrat 100 und ein oberes DBC-Substrat 101 verwendet, um jeweils Abschnitte von Gatewicklungswindungen für Gatebahnen der Highside- und Lowside-IGBTs zu tragen. Somit weist das untere Substrat 100 eine Highside-Platte 102 mit einer Kerbe 103 auf, um eine Gatebahn 104 aufzunehmen. Eine Spulenwicklung 105 für eine Highside-Gateschaltung weist einen unteren Wicklungsabschnitt 106 auf dem DBC-Substrat 100 und einen oberen Wicklungsabschnitt 107 auf dem DBC-Substrat 101 auf. Der untere Wicklungsabschnitt 106 windet sich von dem Abschnitt der Gatebahn 104, der sich zu den IGBT-Gate-Verbindungsflächen (nicht gezeigt) erstreckt, nach innen. An einem inneren Ende der Spirale ist ein Abstandshalter 108 auf einer Seite an das innere Spiralende des Abschnitts 106 gelötet. Das andere Ende des Abstandshalters 108 ist an ein inneres Spiralende des oberen Wicklungsabschnitts 107 gelötet. Von dort windet sich der Wicklungsabschnitt 107 nach außen, und sein äußeres Spiralende ist an eine Seite eines Abstandshalters 109 gelötet. Die andere Seite des Abstandshalters 109 ist an einen Rückführabschnitt der Gatebahn 104 gelötet. Aufgrund der Fähigkeit, zahlreiche Wicklungswindungen in die Gateschaltung einzuschließen, kann eine größere Verbesserung der Common-Source-Induktivität erreicht werden.
  • Auf dem DBC-Substrat 101 beinhaltet eine Ausgangsplatte 110 eine Kerbe 111, um eine Gatebahn 112 aufzunehmen. Eine Spulenwicklung für eine Lowside-Gateschaltung weist einen oberen Wicklungsabschnitt 113 auf dem DBC-Substrat 101 und einen unteren Wicklungsabschnitt 114 auf dem DBC-Substrat 100 auf. Der obere Wicklungsabschnitt 113 windet sich von dem Abschnitt der Gatebahn 112, der sich zu den IGBT-Gate-Verbindungsflächen (nicht gezeigt) erstreckt, nach innen. An einem inneren Ende der Spirale ist ein Abstandshalter 115 auf einer Seite an das innere Spiralende des Abschnitts 113 gelötet. Das andere Ende des Abstandshalters 115 ist an ein inneres Spiralende des unteren Wicklungsabschnitts 114 gelötet. Von dort windet sich der Wicklungsabschnitt 114 nach außen, und sein äußeres Spiralende ist an eine Seite eines Abstandshalters 116 gelötet. Die andere Seite des Abstandshalters 116 ist an einen Rückführabschnitt der Gatebahn 112 gelötet.
  • Wie die Ausführungsform aus den 5-13 minimiert die Ausführungsform aus 14 den Platz und vermeidet zusätzliche Schaltungskomponenten, während eine Verbesserung der Common-Source-Induktivität ermöglicht wird. Die Wicklungsbereiche und die Anzahl der Spulenwindungen können flexibel eingestellt werden, um die gewünschte Größe der Common-Source-Induktivität zu erreichen. Der Wirbelstrom wäre immer noch ein Faktor, sodass entsprechende Kerben in den Wärmeübertragungsschichten, wie in den 7 und 10 gezeigt, immer noch vorteilhaft wären. Eine weitere Reduktion der Wirbelstromeffekte wird durch eine andere, in den 15 und 16 gezeigte Ausführungsform erhalten, die die Ausbildung der Gatespulen auf beiden Substraten verwendet, um die Magnetfeldrichtungen der Spulen neu auszurichten, um die Wechselwirkung mit den Wirbelströmen zu reduzieren.
  • Wie in den 15 und 16 gezeigt ist, weist ein Leistungsmodul ein unteres DBC-Substrat 120 und ein oberes DBC-Substrat 121 auf. Die Gatebahn 122 auf dem unteren Substrat 120 weist Segmente 122A und 122B auf, die sich in eine Kerbe erstrecken, in der eine Vielzahl von Gatespulenwicklungen ausgebildet sind. Ein Abstandhalter 124 ist von einem Ende 123 des Segments 122A an ein Ende einer ersten Verbindung 125 auf dem oberen Substrat 121 gelötet. Am anderen Ende der Verbindung 125 verbindet ein Abstandhalter 126 die Verbindung 125 mit einer Verbindung 127 auf dem unteren Substrat 120. Ähnliche Verbindungen und Abstandshalter sind entlang der ersten Verbindung angeordnet, bis ein letzter Abstandshalter 130 mit dem Gatebahnsegment 122B verbunden ist. Aufgrund des Layouts der Gatespulen verläuft der von den Spulen aufgenommene Magnetfluss parallel zur Fläche der Substrate 120 und 121. Die horizontale Komponente des von der Leistungsschaltung erzeugten Magnetflusses verursacht keine Wirbelströme in den Wärmeübertragungsschichten. Daher wird die resultierende Common-Source-Induktivität nicht durch die Wirbelströme beeinflusst. Darüber hinaus wird ein weiterer Grad an Designflexibilität erreicht, um eine gewünschte Größe der Common-Source-Induktivität zu erreichen, da die Induktivität bei dieser Ausführungsform zum Teil von dem Abstand zwischen den beiden Substraten (der eingestellt werden kann) abhängig ist.
  • Bei dem anderen der Highside- oder Lowside-IGBTs werden die Gatebahnen 131 auf dem Substrat 121 zu einer im Wesentlichen identischen Gatespule mit mehreren Wicklungswindungen geführt, die unter Verwendung der oberen Verbindungen 132, der unteren Verbindungen 133 und einer Vielzahl von Abstandhaltern 134 gebildet werden.
  • Gemäß einer Ausführungsform beinhalten die Wärmeübertragungsschichten jeweils einen entsprechenden Hohlraum, der die erste vertiefte Kerbe überlappt, sodass der konzentrierte Magnetfluss die Wärmeübertragungsschichten nicht kreuzt.
  • Gemäß einer Ausführungsform ist die Highside-Gatebahn in der ersten geätzten Schaltungsschicht enthalten.
  • Gemäß einer Ausführungsform ist die Lowside-Gatebahn in der zweiten geätzten Schaltungsschicht enthalten.
  • Gemäß einer Ausführungsform sind die Bahnsegmente und Abstandshalter jeder Gateschaltung so angeordnet, dass sie einen Magnetfluss parallel zu den Flächen der Substrate aufnehmen.
  • Gemäß einer Ausführungsform beinhalten die Wärmeübertragungsschichten jeweils einen entsprechenden Hohlraum, der die erste vertiefte Kerbe überlappt, sodass der konzentrierte Magnetfluss die Wärmeübertragungsschichten nicht kreuzt.

Claims (15)

  1. Halbbrückenleistungsmodul, umfassend: ein erstes direktgebundenes Kupfer-(direct bonded copper - DBC-)Substrat mit einer ersten Isolierschicht, einer ersten geätzten Schaltungsschicht auf einer Innenfläche und einer ersten Wärmeübertragungsschicht auf einer Außenfläche, wobei die erste geätzte Schaltungsschicht eine Highside-Platte mit einer Highside-Anschlussfläche beinhaltet; ein zweites direktgebundenes Kupfer-(DBC-)Substrat mit einer zweiten Isolierschicht, einer zweiten geätzten Schaltungsschicht auf einer Innenfläche und einer zweiten Wärmeübertragungsschicht auf einer Außenfläche, wobei die zweite geätzte Schaltungsschicht eine Ausgangsplatte mit einer Ausgangsanschlussfläche beinhaltet; einen Highside-Transistorchip, der eine Kollektorseite aufweist, die auf die Highside-Platte gelötet ist; und einen Lowside-Transistorchip, der eine Kollektorseite aufweist, die auf die Ausgangsplatte gelötet ist; wobei die Highside-Platte eine erste vertiefte Kerbe definiert, die zwischen dem Highside-Transistorchip und der Highside-Anschlussfläche angeordnet ist, um einen Magnetfluss an der ersten vertieften Kerbe, der durch einen Strom in der Highside-Platte induziert wird, zu konzentrieren; und wobei eine der ersten oder zweiten geätzten Schaltungsschichten ferner eine Highside-Gatebahn beinhaltet, die mit dem Highside-Transistorchip verbunden ist und die erste vertiefte Kerbe überlappt.
  2. Leistungsmodul nach Anspruch 1, wobei die Highside-Gatebahn einer Schaltung folgt, die mindestens einen Abschnitt des konzentrierten Magnetflusses aufnimmt.
  3. Leistungsmodul nach Anspruch 2, wobei die Highside-Gatebahn in der ersten geätzten Schaltungsschicht enthalten ist.
  4. Leistungsmodul nach Anspruch 2, wobei die Ausgangsplatte eine zweite vertiefte Kerbe definiert, die zwischen dem Lowside-Transistorchip und der Ausgangsanschlussfläche angeordnet ist, um einen Magnetfluss an der zweiten vertieften Kerbe, der durch einen Strom in der Ausgangsplatte induziert wird, zu konzentrieren; und wobei eine der ersten oder zweiten geätzten Schaltungsschichten ferner eine Lowside-Gatebahn beinhaltet, die mit dem Lowside-Transistorchip verbunden ist und die zweite vertiefte Kerbe überlappt.
  5. Leistungsmodul nach Anspruch 4, wobei die Lowside-Gatebahn einer Schaltung folgt, die mindestens einen Abschnitt des konzentrierten Magnetflusses der zweiten vertieften Kerbe aufnimmt.
  6. Leistungsmodul nach Anspruch 5, wobei die Lowside-Gatebahn in der ersten zweiten geätzten Schaltungsschicht enthalten ist.
  7. Leistungsmodul nach Anspruch 5, wobei die zweite vertiefte Kerbe die erste vertiefte Kerbe überlappt, sodass jede Kerbe den Magnetfluss in einen gemeinsamen Raum konzentriert.
  8. Leistungsmodul nach Anspruch 5, wobei jede Gateschaltung aus einer entsprechenden Vielzahl von Wicklungswindungen besteht, und wobei jede Vielzahl von Wicklungswindungen Bahnsegmente beinhaltet, die in sowohl der ersten als auch der zweiten geätzten Schaltungsschicht angeordnet sind, und eine Vielzahl von Abstandshaltern, die die Bahnsegmente der Schaltungsschichten verbinden.
  9. Leistungsmodul nach Anspruch 8, wobei die Bahnsegmente und Abstandshalter jeder Gateschaltung so angeordnet sind, dass sie einen Magnetfluss parallel zu Flächen der Substrate aufnehmen.
  10. Elektrisches Antriebssystem für ein Fahrzeug, umfassend: eine Gleichstromverbindung zwischen einem Paar von Bussen, die eine Gleichstromversorgungsspannung von einer Stromversorgung erhalten; einen Fahrmotor; und einen Wechselrichter, der zwischen der Gleichstromverbindung und dem Motor gekoppelt ist, wobei der Wechselrichter eine Vielzahl von Leistungsmodulen umfasst, die zwischen den Bussen in einer Brückenkonfiguration gekoppelt sind, um einem Antriebsmotor Wechselstrom bereitzustellen, wobei jedes Leistungsmodul umfasst: ein erstes direktgebundenes Kupfer-(direct bonded copper - DBC-)Substrat mit einer ersten Isolierschicht, einer ersten geätzten Schaltungsschicht auf einer Innenfläche und einer ersten Wärmeübertragungsschicht auf einer Außenfläche, wobei die erste geätzte Schaltungsschicht eine Highside-Platte mit einer Highside-Anschlussfläche beinhaltet; ein zweites direktgebundenes Kupfer-(DBC-)Substrat mit einer zweiten Isolierschicht, einer zweiten geätzten Schaltungsschicht auf einer Innenfläche und einer zweiten Wärmeübertragungsschicht auf einer Außenfläche, wobei die zweite geätzte Schaltungsschicht eine Ausgangsplatte mit einer Ausgangsanschlussfläche beinhaltet; einen Highside-Transistorchip, der eine Kollektorseite aufweist, die auf die Highside-Platte gelötet ist; und einen Lowside-Transistorchip, der eine Kollektorseite aufweist, die auf die Ausgangsplatte gelötet ist; wobei die Highside-Platte eine erste vertiefte Kerbe definiert, die zwischen dem Highside-Transistorchip und der Highside-Anschlussfläche angeordnet ist, um einen Magnetfluss an der ersten vertieften Kerbe, der durch einen Strom in der Highside-Platte induziert wird, zu konzentrieren; und wobei eine der ersten oder zweiten geätzten Schaltungsschichten ferner eine Highside-Gatebahn beinhaltet, die mit dem Highside-Transistorchip verbunden ist und die erste vertiefte Kerbe überlappt.
  11. Elektrisches Antriebssystem nach Anspruch 10, wobei die Highside-Gatebahn einer Schaltung folgt, die mindestens einen Abschnitt des konzentrierten Magnetflusses aufnimmt.
  12. Elektrisches Antriebssystem nach Anspruch 11, wobei die Ausgangsplatte eine zweite vertiefte Kerbe definiert, die zwischen dem Lowside-Transistorchip und der Ausgangsanschlussfläche angeordnet ist, um einen Magnetfluss an der zweiten vertieften Kerbe, der durch einen Strom in der Ausgangsplatte induziert wird, zu konzentrieren; und wobei eine der ersten oder zweiten geätzten Schaltungsschichten ferner eine Lowside-Gatebahn beinhaltet, die mit dem Lowside-Transistorchip verbunden ist und die zweite vertiefte Kerbe überlappt.
  13. Elektrisches Antriebssystem nach Anspruch 12, wobei die Lowside-Gatebahn einer Schaltung folgt, die mindestens einen Abschnitt des konzentrierten Magnetflusses der zweiten vertieften Kerbe aufnimmt.
  14. Elektrisches Antriebssystem nach Anspruch 12, wobei die zweite vertiefte Kerbe die erste vertiefte Kerbe überlappt, sodass jede Kerbe den Magnetfluss in einen gemeinsamen Raum konzentriert.
  15. Elektrisches Antriebssystem nach Anspruch 12, wobei jede Gateschaltung aus einer entsprechenden Vielzahl von Wicklungswindungen besteht, und wobei jede Vielzahl von Wicklungswindungen Bahnsegmente beinhaltet, die in sowohl der ersten als auch der zweiten geätzten Schaltungsschicht angeordnet sind, und eine Vielzahl von Abstandshaltern, die die Bahnsegmente der Schaltungsschichten verbinden.
DE102019112489.1A 2018-05-14 2019-05-13 Leistungsmodul aus direktgebundenem kupfer mit erhöhter common-source-induktivität Pending DE102019112489A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/978,552 US10141254B1 (en) 2018-05-14 2018-05-14 Direct bonded copper power module with elevated common source inductance
US15/978,552 2018-05-14

Publications (1)

Publication Number Publication Date
DE102019112489A1 true DE102019112489A1 (de) 2019-11-14

Family

ID=64315977

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019112489.1A Pending DE102019112489A1 (de) 2018-05-14 2019-05-13 Leistungsmodul aus direktgebundenem kupfer mit erhöhter common-source-induktivität

Country Status (3)

Country Link
US (1) US10141254B1 (de)
CN (1) CN110491868A (de)
DE (1) DE102019112489A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622593B2 (en) * 2018-06-05 2020-04-14 Ford Global Technologies, Llc Reduction of packaging parasitic inductance in power modules
US10361147B1 (en) * 2018-06-28 2019-07-23 Ford Global Technologies, Llc Inverter power module lead frame with enhanced common source inductance
US11069640B2 (en) 2019-06-14 2021-07-20 Cree Fayetteville, Inc. Package for power electronics
WO2021167596A1 (en) * 2020-02-19 2021-08-26 Pierburg Gmbh Electric power module
US11929297B2 (en) 2020-11-09 2024-03-12 Hamilton Sundstrand Corporation Conductive thermal management architecture for electronic devices
WO2022213013A1 (en) * 2021-03-30 2022-10-06 Virginia Tech Intellectual Properties Inc. Double-side cooled power modules with sintered-silver interposers
US20240178108A1 (en) * 2021-04-01 2024-05-30 Pierburg Gmbh Power semiconductor package
WO2022242894A1 (en) * 2021-05-16 2022-11-24 Eaton Intelligent Power Limited Aftertreatment heater power electronics
US11804837B1 (en) * 2022-06-15 2023-10-31 Delta Electronics, Inc. Switch circuit and power module

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7046535B2 (en) * 2003-12-17 2006-05-16 Ballard Power Systems Corporation Architecture for power modules such as power inverters
SG119329A1 (en) 2004-07-29 2006-02-28 Fujikura Ltd Semiconductor device and method for manufacturing the same
US8680666B2 (en) * 2006-05-24 2014-03-25 International Rectifier Corporation Bond wireless power module with double-sided single device cooling and immersion bath cooling
JP5480480B2 (ja) 2007-09-03 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9209176B2 (en) * 2011-12-07 2015-12-08 Transphorm Inc. Semiconductor modules and methods of forming the same
KR20130139011A (ko) 2012-06-12 2013-12-20 한국전자통신연구원 Ｄｂｃ 기판 및 전력 반도체 모듈
CN103367305A (zh) 2013-07-31 2013-10-23 西安永电电气有限责任公司 一种用于igbt器件的电连接结构
CN106486458B (zh) * 2015-08-31 2019-03-15 台达电子企业管理（上海）有限公司 多功率芯片的功率封装模块及功率芯片单元的制造方法
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
US10014280B2 (en) * 2016-03-29 2018-07-03 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
US9994110B2 (en) 2016-08-30 2018-06-12 Ford Global Technologies, Llc Dual gate solid state devices to reduce switching loss
US9813009B1 (en) 2017-02-07 2017-11-07 Ford Global Technologies, Llc Active gate clamping for inverter switching devices using grounded gate terminals

Also Published As

Publication number Publication date
US10141254B1 (en) 2018-11-27
CN110491868A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
DE102019112489A1 (de) Leistungsmodul aus direktgebundenem kupfer mit erhöhter common-source-induktivität
DE102018100468A1 (de) Leistungsmodul für wechselrichter-schaltvorrichtungen, die von wirbelströmen abgeschirmte gate-spulen aufweisen
EP0427143B1 (de) Leistungshalbleitermodul
DE60127027T2 (de) Halbleiterelement mit Leistungsverdrahtungsstruktur
DE102017128264A1 (de) Aktives gate-blockieren für wechselrichterschaltvorrichtungen mit verbesserter common-source-induktivität
DE102017125418A1 (de) Wechselrichter, der vorrichtungen mit common-source-induktivitätslayout wechselt, zum verhindern von durchschuss
DE102012219686B4 (de) Leistungsmodul mit geringer Streuinduktivität
DE112015002001T5 (de) Halbleitermodul
DE112018005338T5 (de) Elektronische Schaltungsvorrichtung
DE10037533C1 (de) Induktivitätsarme Schaltungsanordnung
DE102017116434A1 (de) Signalstiftbaugruppe für ein leistungsmodul für mehrere vorrichtungen
DE102017112286A1 (de) Getrennte leistungsschaltgeräte mit reduzierter common-source-induktivität
DE102017127967A1 (de) Wechselrichterschaltvorrichtungen mit gatespulen zum verbessern der common-source-induktivität
DE112016005574B4 (de) Halbleitermodule
DE3609065C2 (de)
DE102011123093B4 (de) Integrierte schaltkreisbaugruppen mit reduzierter parasitärer schleifeninduktivität sowie verfahren zu deren herstellung und deren betrieb
DE102019117601A1 (de) Wechselrichterleistungsmodul-leiterrahmen mit verbesserter common-source-induktivität
DE60306040T2 (de) Halbleitermodul und Leistungswandlervorrichtung
DE102017219674A1 (de) Halbleiter-Leistungsmodul mit integriertem Kondensator
DE102019212727B4 (de) Halbleitervorrichtung und elektrische Leistungsumwandlungseinrichtung
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102004027185B4 (de) Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration
WO2015043795A2 (de) Leistungsmodul, stromrichter und antriebsanordnung mit einem leistungsmodul
DE102019130493A1 (de) Wechselrichtersystem mit gesteigerter common-source-induktivität, die am gate-treiber generiert wird
DE112018002452T5 (de) Halbleitermodul und Leistungswandler

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: PATERIS THEOBALD ELBEL & PARTNER, PATENTANWAEL, DE

Representative=s name: PATERIS THEOBALD ELBEL FISCHER, PATENTANWAELTE, DE