DE102019106394B4 - Verfahren zum Herstellen einer kohäsiven Verbindung und Bondmaterialvorform dafür - Google Patents
Verfahren zum Herstellen einer kohäsiven Verbindung und Bondmaterialvorform dafür Download PDFInfo
- Publication number
- DE102019106394B4 DE102019106394B4 DE102019106394.9A DE102019106394A DE102019106394B4 DE 102019106394 B4 DE102019106394 B4 DE 102019106394B4 DE 102019106394 A DE102019106394 A DE 102019106394A DE 102019106394 B4 DE102019106394 B4 DE 102019106394B4
- Authority
- DE
- Germany
- Prior art keywords
- component
- preform
- bonding
- bonding material
- locating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title description 3
- 238000000034 method Methods 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 229910000679 solder Inorganic materials 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 description 33
- 238000005245 sintering Methods 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 7
- 238000005476 soldering Methods 0.000 description 7
- 239000000523 sample Substances 0.000 description 6
- 238000005219 brazing Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 230000005693 optoelectronics Effects 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 230000004807 localization Effects 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 230000000087 stabilizing effect Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 238000005304 joining Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000003381 stabilizer Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/271—Manufacture and pre-treatment of the layer connector preform
- H01L2224/2711—Shaping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
- H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29016—Shape in side view
- H01L2224/29017—Shape in side view being non uniform along the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29016—Shape in side view
- H01L2224/29018—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29347—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29499—Shape or distribution of the fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/335—Material
- H01L2224/33505—Layer connectors having different materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83208—Compression bonding applying unidirectional static pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83862—Heat curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Verfahren (100) zum Herstellen einer kohäsiven Verbindung einer ersten Komponente (1) eines Leistungshalbleitermoduls mit einer zweiten Komponente (2) eines Leistungshalbleitermoduls, wobei das Verfahren die folgenden Schritte umfasst:- Aufbringen (101) einer Bondmaterialvorform (14) auf eine Bondoberfläche (3) der ersten Komponente (1), wobei die Vorform eine auf der Bondoberfläche (3) der ersten Komponente (1) zu platzierende erste Oberfläche (7) und eine zweite Oberfläche (6) gegenüber der ersten Oberfläche (7), die eine oder mehrere Lokalisierungsstrukturen (13) umfasst, die sich für das Lokalisieren der zweiten Komponente (2) eignen, umfasst, wobei die Lokalisierungsstrukturen (13) eine erhöhte Wand (15) oder erhöhte Indizes (16) umfassen, die von der anderweitig im Wesentlichen flachen zweiten Oberfläche (6) vorstehen,- Anordnen (103) der zweiten Komponente (2) auf der Oberfläche (6) der Vorform gegenüber der Oberfläche, die der ersten Komponente (1) zugewandt ist, wobei die zweite Komponente (2) unter Verwendung der Lokalisierungsstrukturen (13) lokalisiert ist, und- Verarbeiten (104) des ganzen Bereichs des Bondmaterials.
Description
- Die vorliegende Erfindung betrifft den Prozess des Herstellens einer kohäsiven Verbindung unter Verwendung von flusslosem Chip- oder Elementlöten, Kleben oder Sintern durch Verwenden einer Vorform.
- Um langlebige und robuste Leistungshalbleitermodule zu entwickeln, werden an die Bindungen zwischen dem Substrat und dem auf ihm platzierten Halbleiterelement strenge thermische und elektrische Anforderungen gestellt. Um die Zuverlässigkeit solcher Bindungen zu erhöhen, ist bekannt, die Halbleiter kohäsiv an das Substrat zu sintern, zu löten oder diffusionszulöten. Es kann ein Vorteil sein, das Halbleiterelement auf einem Substrat in Position zu platzieren, aber den finalen Verarbeitungsschritt, der die kohäsive Bindung vervollständigt, bis zu einem späteren Schritt in dem Prozess zu lassen. Manchmal kann der spätere Schritt an einem physisch anderen Ort durchgeführt werden, und das Substrat und der auf ihm positionierte Halbleiter müssen von einem Platz zu einem anderen transferiert werden. Eine derartige physische Bewegung kann die präzise Positionierung von Komponenten relativ zueinander zerstören.
- Mehrere mögliche Lösungen stehen zur Verfügung, um Elemente ohne Fluss auf Oberflächen zu löten. In den meisten Fällen wird ein Kleber oder eine Halterung benötigt, um zu verhindern, dass sich die Vorform oder Elemente relativ zueinander zwischen einem Platzierungsschritt und dem endgülbigen Verarbeitungsschritt bewegen. Es ist beispielsweise bekannt, eine Lotlegierung zu verwenden, die auf ein Substrat vorgelötet ist. Alternativ kann ein Kleber verwendet werden, um den Die zu fixieren.
- Aus der Druckschrift
DE 10 2013 104 572 A1 ist ein Verfahren zum Ausbilden einer optoelektronischen Baugruppe bekannt. Dabei wird ein Sintermaterial über einem Substrat angeordnet. Das Sintermaterial wird auf das Substrat gepresst und unter Wärmezufuhr gesintert, so dass sich das Sintermaterial mit dem Substrat verbindet. Ein optoelektronisches Bauelement wird auf das Sintermaterial gepresst, so dass sich das Sintermaterial mit dem optoelektronischen Bauelement verbindet. Das Substrat und das damit verbundene optoelektronische Bauelement bilden die optoelektronische Baugruppe. - Die Druckschrift
EP 1 039 526 A2 offenbart ein Verfahren und einen Artikel zum Anbringen eines elektronischen Bauteils, wie z. B. eines Halbleiterchips, an einem Substrat. Dabei wird eine Lotvorform mit relativ niedriger Schmelztemperatur auf das Substrat aufgebracht. Ferner wird eine Raupe eines härtbaren Verbindungsmaterials auf das Substrat um den Umfang des Lötvorformlings in einer Menge aufgebracht, die ausreicht, um im Wesentlichen den Spalt zwischen dem elektronischen Bauteil und dem Substrat zu überbrücken. Nach dem Platzieren des elektronischen Bauteils auf dem Lötvorformling, so dass es zumindest teilweise über dem Verbindungsmaterial liegt, umfasst das Verfahren das Erhitzen des Lötvorformlings und des Verbindungsmaterials, um das Lötmittel aufzuschmelzen, woraufhin der Lötvorformling zusammenfällt. So wird es ermöglicht, dass das Verbindungsmaterial mit der Unterseite der elektronischen Komponente in Eingriff kommt. Anschließend wird das Verbindungsmaterial ausgehärtet. - Die Druckschrift
DE 10 2013 213 135 B3 offenbart ein Verfahren zum Herstellen einer Verbindung zwischen mindestens einem Halbleiter-Chip und einem Substrat mittels Weichlöten. Gemäß einem ersten Beispiel dieser Offenbarung umfasst das Verfahren das Bereitstellen eines Substrats mit einer Metallisierung und das Bereitstellen von mindestens einem Preform aus festem Lotmaterial. Das Preform wird auf einer korrespondierenden Lötposition auf der Metallisierung des Substrats positioniert und lokal an der Metallisierung des Substrat durch Laserschweißen befestigt. Mindestens ein Halbleiter-Chip wird auf dem korrespondierenden Preform positioniert, und im Anschluss erfolgt die Herstellung der Lötverbindung zwischen Halbleiter-Chip und der Metallisierung des Substrats durch Aufschmelzen des Preform. Die Befestigung des Preforms durch Laserschweißen kann alternativ durch von einer Flüssigkeit bewirkten Adhäsionskräfte erfolgen. - Die Druckschrift
DE 10 2009 022 660 B3 beschreibt eine Befestigung mindestens eines Bauelementes an einem Substrat und/oder eines Anschlusselementes an dem Bauelement und/oder an dem Substrat durch Drucksintern. Zwischen dem Bauelement und dem Substrat und/oder dem Anschlusselement und dem Bauelement und/oder dem Anschlusselement und dem Substrat ist eine die unterschiedlichen Wärmeausdehnungskoeffizienten des Anschlusselementes, des Bauelementes und des Substrates ausgleichende Zwischenschicht vorgesehen, die eine Dicke von ≥ 50 µm aufweist. Die Sinter-Zwischenschicht besteht aus Silber oder einer Silberlegierung und ist nicht vollflächig sondern oberflächlich strukturiert ausgebildet. - Die Druckschrift
JP 2002 134 558 A - Eine Aufgabe der vorliegenden Erfindung besteht indem Vereinfachen des Prozesses zum Montieren eines Leistungsmoduls, indem gestattet wird, dass verschiedene Komponenten an verschiedenen Plätzen montiert und sie zwischen den Plätzen transportiert werden, ohne dass eine Gefahr besteht, dass eine präzise Positionierung verlorengeht, aber ohne die Verwendung von chemischen Klebern, da bei der gegenwärtigen Erfindung kein chemischer Kleber oder kein chemisches Fluid benötigt wird, um die Elemente zu fixieren.
- Dies hat den Vorteil, dass keine zusätzlichen Chemikalien in dem Prozess benötigt werden.
- Somit besteht eine Aufgabe der vorliegenden Erfindung in der Bereitstellung eines verbesserten Prozesses für die Montage eines Leistungsmoduls.
- Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer verbesserten Bondmaterialvorform, die sich zum Steigern des Prozesses zum Montieren eines Leistungsmoduls eignet.
- Gemäß einem ersten Aspekt der vorliegenden Erfindung werden die obigen und andere Aufgaben erfüllt durch Bereitstellen eines Verfahrens zum Herstellen einer kohäsiven Verbindung einer ersten Komponente eines Leistungshalbleitermoduls mit einer zweiten Komponente eines Leistungshalbleitermoduls, wobei das Verfahren die folgenden Schritte umfasst:
- - Aufbringen einer Bondmaterialvorform auf eine Bondoberfläche der ersten Komponente, wobei die Vorform eine auf der Bondoberfläche der ersten Komponente zu platzierende erste Oberfläche und eine zweite Oberfläche gegenüber der ersten Oberfläche, die eine oder mehrere Lokalisierungsstrukturen umfasst, die sich für das Lokalisieren der zweiten Komponente eignen, umfasst, wobei die Lokalisierungsstrukturen (13) eine erhöhte Wand (15) oder erhöhte Indizes (16) umfassen, die von der anderweitig im Wesentlichen flachen zweiten Oberfläche (6) vorstehen,
- - Anordnen der zweiten Komponente auf der Oberfläche der Vorform gegenüber der Oberfläche, die der ersten Komponente zugewandt ist, wobei die zweite Komponente unter Verwendung der Lokalisierungsstrukturen lokalisiert ist, und
- - Verarbeiten des ganzen Bereichs des Bondmaterials.
- Bei noch einer weiteren Ausführungsform der Erfindung kann das Verfahren weiterhin die zusätzlichen vorhergehenden Schritte umfassen:
- - Vorbereiten einer flachen Bondmaterialvorform, und
- - Modifizieren der flachen Vorform, um die eine oder mehreren Lokalisierungsstrukturen auszubilden, die sich für das Lokalisieren der zweiten Komponente eignen.
- Bei noch einer weiteren Ausführungsform der Erfindung kann das Verfahren weiterhin den zusätzlichen Schritt nach dem Aufbringen der Vorform auf die Bondoberfläche der ersten Komponente umfassen:
- - Fixieren der Vorform an der ersten Komponente durch Erwärmen in einem lokal begrenzten Teilbereich der Vorform.
- Wie oben beschrieben kann ein derartiges Erwärmen durch einen Laser oder durch eine erwärmte Sonde vorgenommen werden.
- Bei einer bevorzugten Ausführungsform ist das Bondmaterial Sintermaterial. Alternativ kann das Bondmaterial Lot oder ein duroplastischer Kleber sein.
- Bei einer bevorzugten Ausführungsform umfasst der Verarbeitungsschritt ein Erwärmen. Alternativ oder zusätzlich kann der Verarbeitungsschritt das Aufbringen von Druck umfassen.
- Das Substrat in der vorliegenden Erfindung kann ein DCB-Substrat umfassen. Ein DCB(Direct Copper Bonding)-Substrat umfasst eine isolierende Keramikschicht mit Schichten aus Kupfer auf jeder Seite der Keramikschicht. Auf dem Gebiet der Elektronik ist es eine bekannte Substratart.
- Bei einer bevorzugten Ausführungsform der vorliegenden Erfindung kann die zweite Komponente eine Elektronikkomponente, insbesondere ein Halbleiter, sein.
- Gemäß einem zweiten Aspekt der vorliegenden Erfindung werden die obigen und andere Aufgaben durch Bereitstellen einer Bondmaterialvorform zum Herstellen einer kohäsiven Verbindung einer ersten Komponente eines Leistungshalbleitermoduls mit einer zweiten Komponente eines Leistungshalbleitermoduls erfüllt, wobei die Vorform eine auf einer Bondoberfläche der ersten Komponente zu platzierende erste Oberfläche und eine zweite Oberfläche gegenüber der ersten Oberfläche umfasst, die eine oder mehrere Lokalisierungsstrukturen umfasst, die für das Lokalisieren der zweiten Komponente geeignet sind, wobei die Lokalisierungsstrukturen eine erhöhte Wand oder erhöhte Indizes umfassen, die von der anderweitig im Wesentlichen flachen zweiten Oberfläche vorstehen.
- Bei einer alternativen Ausführungsform der vorliegenden Erfindung können die obigen und andere Aufgaben durch ein Verfahren zum Herstellen einer kohäsiven Verbindung einer ersten Komponente eines Leistungshalbleitermoduls mit einer zweiten Komponente eines Leistungshalbleitermoduls erfüllt werden, wobei das Verfahren die Schritte umfasst:
- - Aufbringen einer Bondmaterialvorform auf einer Bondoberfläche der ersten Komponente,
- - Fixieren der Vorform an der ersten Komponente durch Erwärmen in einem lokal begrenzten Teilbereich der Vorform,
- - Anordnen der zweiten Komponente auf der Oberfläche der Vorform gegenüber der Oberfläche der ersten Komponente zugewandt, und
- - Verarbeiten des ganzen Bereichs des Bondmaterials.
- In einer bevorzugten Ausführungsform wird das Erwärmen durch einen Laser vorgenommen. Alternativ kann das Erwärmen durch eine erwärmte Sonde vorgenommen werden.
- Bei einer bevorzugten Ausführungsform ist das Bondmaterial Sintermaterial. Alternativ kann das Bondmaterial Lot oder ein duroplastischer Kleber sein.
- Bei einer bevorzugten Ausführungsform umfasst der Verarbeitungsschritt das Erwärmen. Alternativ oder zusätzlich kann der Verarbeitungsschritt das Aufbringen von Druck umfassen.
- Das Substrat in der vorliegenden Erfindung kann ein DCB-Substrat umfassen. Ein DCB(Direct Copper Bonding)-Substrat umfasst eine isolierende Keramikschicht mit Schichten aus Kupfer auf jeder Seite der Keramikschicht. Auf dem Gebiet der Elektronik ist es eine bekannte Substratart.
- Bei einer bevorzugten Ausführungsform der vorliegenden Erfindung kann die zweite Komponente eine elektronische Komponente, insbesondere ein Halbleiter sein.
- Bei einer weiteren Ausführungsform kann das erfindungsgemäße Verfahren die zusätzlichen vorhergehenden Schritte umfassen:
- - Vorbereiten einer flachen Bondmaterialvorform, und
- - Modifizieren der flachen Vorform, so dass sie eine auf der Bondoberfläche der ersten Komponente zu platzierende erste Oberfläche und eine zweite Oberfläche gegenüber der ersten Oberfläche, die eine oder mehrere Lokalisierungsstrukturen umfasst, die sich für das Lokalisieren der zweiten Komponente eignen, umfasst.
- Figurenliste
- Die Erfindung lässt sich anhand der hier unten angegebenen ausführlichen Beschreibung umfassender verstehen. Die beiliegenden Zeichnungen sind nur zur Veranschaulichung angegeben und somit begrenzen sie nicht die vorliegende Erfindung.
- In den beiliegenden Zeichnungen zeigen:
-
1A -1F die relative Platzierung von Elementen während der Ausführung des erfindungsgemäßen Verfahrens; -
2A -2F die relative Platzierung von Elementen während der Ausführung einer alternativen Ausführungsform des erfindungsgemäßen Verfahrens; -
3 ein Flussdiagramm des erfindungsgemäßen Verfahrens; -
4 eine alternative Ausführungsform des erfindungsgemäßen Verfahrens; -
5 eine Ausführungsform einer Materialvorform; -
6 eine weitere Ausführungsform einer Materialvorform; -
7 eine alternative Ausführungsform einer Materialvorform; -
8 eine weitere alternative Ausführungsform einer Materialvorform; -
9 eine Ausführungsform einer Materialvorform mit der in Position platzierten zweiten Komponente 2; -
10 eine erwärmte Sonde, und -
11 einen Prozess des Ausbildens von Lokalisierungsstrukturen auf einer flachen Materialvorform. - Nunmehr zum Zweck des Veranschaulichens von bevorzugten Ausführungsformen der vorliegenden Erfindung ausführlich auf die Zeichnungen bezugnehmend, zeigt
2A eine erste Komponente 1 eines Leistungshalbleitermoduls zusammen mit der Vorform 14 vor der Platzierung aufeinander. Die Vorform 14 weist eine erste Oberfläche 7 auf, die sich für das Platzieren auf der Bondoberfläche 3 eignet, und eine zweite Oberfläche 6 gegenüber der ersten Oberfläche 7, die Lokalisierungsstrukturen 13 umfasst, die sich zum Lokalisieren der zweiten Komponente 2 eignen, wenn sie später im Prozess platziert wird. Die erste Komponente ist in diesem Fall ein DBC(Direct Bonded Copper)-Substrat, das zwei Kupferschichten 10, 12 umfasst, die von einer keramischen Mittelschicht 11 umgeben sind. Die Vorform 14 umfasst ein Bondmaterial 9, in diesem Fall ein Sintermaterial. - In
2B sehen wir, dass die Vorform 14 auf der ersten Komponente 1 platziert worden ist, so dass ihre untere Oberfläche 7 mit der Bondoberfläche 3 der ersten Komponente 1 in Kontakt steht. -
2C veranschaulicht den Schritt des Fixierens der Vorform 14 an der ersten Komponente 1 durch Erwärmen in einem lokal begrenzten Teilbereich 5 der Vorform 4. In diesem Fall ist die Erwärmung durch die Verwendung eines Lasers 17 erzielt worden, der im Prozess des Erwärmens der Vorform in einem spezifischen Bereich gezeigt ist. Sie hat zuvor (durch die gestrichelte Linie gezeigt) den lokal begrenzten Teilbereich 5 an einem anderen Punkt in der Vorform 14 erwärmt. Nach diesem Schritt wird die Vorform 14 fest an der ersten Komponente 1 angebracht, und die beiden Komponenten können sicher von einem Platz zu einem anderen bewegt werden. - Ein alternatives Verfahren zum Aufbringen von Wärme in einem lokal begrenzten Teilbereich 5 besteht in dem Verwenden einer erwärmten Sonde 8 anstelle eines Lasers 17.
- In
2D ist die in2C geschaffene Struktur am Boden gezeigt, und eine zweite Komponente 2 wird in Bereitschaft für das Anbringen in die Nähe gebracht. In diesem Fall ist die zweite Komponente 2 ein Leistungshalbleiterschalter wie etwa ein IGBT. - In
2E ist die zweite Komponente 2 auf der oberen Oberfläche 6 der Materialvorform 14 platziert worden. - In
2F ist der in2E gezeigte Stapel einem Verarbeitungsschritt unterzogen worden, um den Fügeprozess zu vervollständigen. In diesem Fall umfasst der Verarbeitungsschritt das Erwärmen des in2B gezeigten Stapels, während Druck im rechten Winkel auf die zu fügenden Oberflächen ausgeübt wird. Dies hat zu einer vervollständigten gesinterten Fügestelle 18 zwischen der ersten Komponente 1 und der zweiten Komponente 2 geführt. -
4 veranschaulicht ein Flussdiagramm einer Ausführungsform des erfindungsgemäßen Verfahrens 200 zum Herstellen einer kohäsiven Verbindung einer ersten Komponente 1 eines Leistungshalbleitermoduls mit einer zweiten Komponente 2 eines Leistungshalbleitermoduls. Hier umfasst ein Schritt 201 das Aufbringen einer Bondmaterialvorform 14, die ein Bondmaterial 9 umfasst, auf eine Bondoberfläche 3 der ersten Komponente 1, wobei die Vorform 14 eine auf der Bondoberfläche der ersten Komponente 1 zu platzierende erste Oberfläche 7 und eine zweite Oberfläche 6 gegenüber der ersten Oberfläche 7 umfasst, die eine oder mehrere Lokalisierungsstrukturen 13 umfasst, die zum Lokalisieren der zweiten Komponente 2 geeignet sind. Die zweite Komponente 2 kann dann in Schritt 203 auf der Oberfläche 6 der Vorform 14 angeordnet werden und wird somit durch die Lokalisierungsstrukturen 13 fest in Position gehalten. Die Lokalisierungsstrukturen 13 stellen sicher, dass die zweite Komponente 2 präzise und fest in Relation zu der Vorform 14 positioniert ist. Ein vollständiger Bereich des Bondmaterials kann dann verarbeitet werden 204, um eine kohäsive Verbindung der ersten Komponente 1 mit der zweiten Komponente 2 auszubilden. Die Form der Verarbeitung wird von dem Bondmaterial 9 abhängen, das verwendet wird. Falls das Bondmaterial 9 ein Lot oder ein duroplastischer Kleber ist, dann wird die Verarbeitung durch das Aufbringen von Wärme beendet. Falls das Bondmaterial 9 ein Sintermaterial ist, dann wird das Aufbringen von Wärme mit oder ohne das Anwenden von Druck den Prozess vervollständigen. - Das in
4 gezeigte erfindungsgemäße Verfahren 200 kann zusätzlich die vorausgegangenen Schritte des Vorbereitens 205 einer flachen Bondmaterialvorform 14 und dann ihr Modifizieren bei Schritt 206 zum Ausbilden einer oder mehrerer Lokalisierungsstrukturen 13, die später zum Lokalisieren der zweiten Komponente 2 verwendet werden sollen, umfassen. - Das in
4 gezeigte erfindungsgemäße Verfahren 200 kann auch einen Schritt 202 des Fixierens der Vorform 14 an der ersten Komponente 1 durch Erwärmen in einem lokal begrenzten Teilbereich 5 der Vorform 14 umfassen. Dieser Schritt kann zwischen den Schritten 201 und 203 stattfinden. - In
1A -1F ist eine ähnliche Menge von Anordnungen wie in2A -2F gezeigt, aber in einer alternativen Ausführungsform. Ein Unterschied zwischen den in1A -1F und2A -2F gezeigten beiden Ausführungsformen ist das Vorliegen einer flachen Vorform 4 (anstelle der geformten Vorform 14), die eine erste Oberfläche 7 aufweist, die für das Platzieren auf der Bondoberfläche 3 geeignet ist, und einer zweiten Oberfläche 6 gegenüber der ersten Oberfläche 7. -
1A zeigt eine erste Komponente 1 eines Leistungshalbleitermoduls zusammen mit der Vorform 4 vor der Platzierung von einer auf der anderen. Die erste Komponente ist in diesem Fall ein DBC(Direct Bonded Copper)-Substrat, das zwei Kupferschichten 10, 12 umfasst, die eine keramische Mittelschicht 11 umgeben. Die Vorform 4 umfasst ein Bondmaterial 9, in diesem Fall ein Sintermaterial. - In
1B sehen wir, dass die Vorform 4 auf der ersten Komponente 1 platziert worden ist, so dass ihre untere Oberfläche 7 mit der Bondoberfläche 3 der ersten Komponente 1 in Kontakt steht. -
1C veranschaulicht den Schritt des Fixierens der Vorform 4 an der ersten Komponente 1 durch Erwärmen in einem lokal begrenzten Teilbereich 5 der Vorform 4. In diesem Fall ist die Erwärmung durch die Verwendung eines Lasers 17 erzielt worden, der im Prozess des Erwärmens der Vorform in einem spezifischen Bereich gezeigt ist. Sie hat zuvor (durch die gestrichelte Linie gezeigt) den lokal begrenzten Teilbereich 5 an einem anderen Punkt in der Vorform 4 erwärmt. Nach diesem Schritt wird die Vorform 4 fest an der ersten Komponente 1 angebracht, und die beiden Komponenten können sicher von einem Platz zu einem anderen bewegt werden. - Ein alternatives Verfahren zum Aufbringen von Wärme in einem lokal begrenzten Teilbereich 5 besteht in dem Verwenden einer erwärmten Sonde 8 anstelle eines Lasers 17.
- In
1D ist die in2C geschaffene Struktur am Boden gezeigt, und eine zweite Komponente 2 wird in Bereitschaft für das Anbringen in die Nähe gebracht. In diesem Fall ist die zweite Komponente 2 ein Leistungshalbleiterschalter wie etwa ein IGBT. - In
1E ist die zweite Komponente 2 auf der oberen Oberfläche 6 der Materialvorform 4 platziert worden. - In
1F ist der in1E gezeigte Stapel einem Verarbeitungsschritt unterzogen worden, um den Fügeprozess zu vervollständigen. In diesem Fall umfasst der Verarbeitungsschritt das Erwärmen des in1B gezeigten Stapels, während Druck im rechten Winkel auf die zu fügenden Oberflächen ausgeübt wird. Dies hat zu einer vervollständigten gesinterten Fügestelle 18 zwischen der ersten Komponente 1 und der zweiten Komponente 2 geführt. - In
3 ist ein Flussdiagramm der Ausführungsform des in1A -1F gezeigten Verfahrens 100 gezeigt. In Schritt 101 wird eine Bondmaterialvorform 4 auf einer Bondoberfläche 3 aufgetragen. Im Schritt 102 wird die Vorform 4 an der ersten Komponente 1 durch Erwärmen in einem lokal begrenzten Teilbereich 5 der Vorform 4 fixiert. In Schritt 103 wird eine zweite Komponente 2 auf der Oberfläche 6 der Vorform 4 angeordnet und dann wird in Schritt 104 der ganze Bereich des Bondmaterials 9 bearbeitet, um die kohäsive Verbindung fertigzustellen. Die Form der Verarbeitung wird von dem Bondmaterial 9 abhängen, das verwendet wird. Falls das Bondmaterial 9 ein Lot oder ein duroplastischer Kleber ist, dann wird die Verarbeitung durch das Aufbringen von Wärme beendet. Falls das Bondmaterial 9 ein Sintermaterial ist, dann wird das Aufbringen von Wärme mit oder ohne das Anwenden von Druck den Prozess vervollständigen. - Ebenfalls in
3 sind die optionalen vorhergehenden Schritte gezeigt, die einen Schritt 105 des Vorbereitens einer flachen Bondmaterialvorform 4 und den Schritt 106 des Modifizierens der flachen Vorform 4 umfassen, so dass sie eine oder mehrere Lokalisierungsstrukturen 13 umfasst, die zum Lokalisieren der zweiten Komponente 2 geeignet sind. -
5 zeigt ein Beispiel einer Materialvorform 4 mit einer flachen unteren Oberfläche 7 (in dieser Figur verborgen) und einer flachen oberen Oberfläche 6. -
6 zeigt ein Beispiel einer Materialvorform 14, die der in5 gezeigten Vorform 4 ähnlich ist, aber die obere Oberfläche 6 der Vorform 14 besitzt eine erhabene Wand 15, die um den Rand herum verläuft, die eine Lokalisierungsstruktur 13 bildet, die zum Lokalisieren der zweiten Komponente 2 während des erfindungsgemäßen Verfahrens geeignet ist. -
7 veranschaulicht eine alternative Ausführungsform der in6 gezeigten Materialvorform 14, hier aber umfassen die Lokalisierungsstrukturen 13 vier Ecken, die die zweite Komponente 2 in zwei Dimensionen lokalisieren können. -
8 zeigt eine weitere alternative Ausführungsform der in6 gezeigten Materialvorform 14, hier aber umfassen die Lokalisierungsstrukturen 13 vier Indizes 16, die über die Höhe der oberen Oberfläche 6 angehoben sind. -
9 zeigt eine Ausführungsform der in7 gezeigten Materialvorform 14, aber mit der zweiten Komponente 2, die in Position platziert und durch die vier Eckenindizes 16 festgehalten wird. -
10 zeigt eine erwärmte Sonde 8 während des Prozesses des Erwärmens eines lokal begrenzten Bereichs 5 der Vorform 4, wenn in Position auf der ersten Komponente 1. -
11 veranschaulicht eine Ausführungsform eines Prozesses des Ausbildens von Lokalisierungsstrukturen auf einer flachen Materialvorform 4. Die flache Materialvorform 4 ist in einer Presse platziert, die eine untere Pressform 19 und eine obere Pressform 20 umfasst. Die Pressformen werden zusammengebracht und bewirken somit die Formänderung der flachen Materialvorform 4, um die Lokalisierungsstrukturen 13 umfassende Materialvorform 14 auszubilden. - Es kann manchmal vorteilhaft sein, dass die Materialvorform 4, 14 ein Stabilisierungsmittel umfasst, das einen spezifischen Spalt zwischen den Oberflächen, die verbunden werden, während der Periode beibehält, wenn sich das Material der Materialvorform 4, 14 auf einer erhöhten Temperatur befindet und deshalb in einem flüssigen Zustand sein kann. Dies kann der Fall sein, falls das erfindungsgemäße Verfahren verwendet wird, um gleichzeitig mehrere Oberflächen in einem einzelnen Stapel zu verbinden, aber unter Verwendung von Materialvorformen aus unterschiedlichen Materialien, wie etwa Sintermaterial und einem Lotmaterial. Bei Sintertemperaturen wird das Lotmaterial sehr wahrscheinlich flüssig sein und ist deshalb nicht in der Lage, die Oberflächen, die gelötet werden sollen, voneinander wegzuhalten. Wenn die Temperatur so hoch ist wie zum Starten des Sinterns, kann Druck auf den Stapel ausgeübt werden, der mindestens eine Lotmaterialvorform 4, 14 und die mindestens eine Sintermaterialvorform 4, 14 umfasst. Wenn die Lotmaterialvorform die Temperatur des Sinterns mehr oder weniger erreicht hat, wird das Lot üblicherweise verflüssigt sein. Wenn Druck auf den Stapel ausgeübt wird, würde dies normalerweise zum Herausdrücken des flüssigen Lots von dem Lötbereich führen. Damit das flüssige Lot nicht aus der Lötschicht herausgedrückt wird, sind Stabilisierungsmittel innerhalb der Lötschicht vorgesehen, die den Druck aufnehmen können, ohne signifikant komprimiert zu werden. Die Stabilisierungsmittel nehmen den Druck auf und liefern somit den Platz, so dass ausreichend Lotmaterial in dem Lötbereich trotz des auf das Modul ausgeübten Drucks verbleibt, um den Sinterprozess auszuführen.
- Bevorzugt bestehen die Stabilisierungsmittel aus einem Material, das während des Lötens sogar bei der Temperatur des Lötens fest bleibt. Dies ist notwendig, um den Druck aufzunehmen, der zum Ausführen des Sinterprozesses notwendig ist.
- Gemäß weiteren Ausführungsformen sind die Stabilisierungsmittel feste Abstandshaltermittel, die mit einer Lotmaterialvorform integriert sind.
- Gemäß einer weiteren Ausführungsform umfasst die Lotmaterialvorform feste Abstandshaltermittel, die aus im Wesentlichen kugelförmigen Körpern gebildet sind, die aus Metall bestehen, insbesondere aus Kupfer bestehen, oder die kugelförmigen Körper können aus Glas oder Keramik sein oder sogar ein Drahtgitter umfassen, insbesondere aus Metall, insbesondere Kupfer, hergestellt. Das Drahtgitter, das während des Sinterns bei der Temperatur des Sinterns ebenfalls fest bleibt, hat den Vorteil des gleichförmigen Aufnehmens des Drucks innerhalb der Lötschicht, wenn der Druck auf die Komponenten ausgeübt wird, um den Sinterprozess zu initiieren und auszuführen.
- Bei einem vorsichtigen Design der Materialvorform ist es auch möglich, eine Verteilung der Stabilisierungsmittel innerhalb der Vorform anzuordnen, um eine Trennung zwischen den final verbundenen Oberflächen sicherzustellen, die konstant ist oder sich unter einem Winkel befindet, beispielsweise über die Oberfläche von einer Seite zur anderen zunimmt.
Claims (9)
- Verfahren (100) zum Herstellen einer kohäsiven Verbindung einer ersten Komponente (1) eines Leistungshalbleitermoduls mit einer zweiten Komponente (2) eines Leistungshalbleitermoduls, wobei das Verfahren die folgenden Schritte umfasst: - Aufbringen (101) einer Bondmaterialvorform (14) auf eine Bondoberfläche (3) der ersten Komponente (1), wobei die Vorform eine auf der Bondoberfläche (3) der ersten Komponente (1) zu platzierende erste Oberfläche (7) und eine zweite Oberfläche (6) gegenüber der ersten Oberfläche (7), die eine oder mehrere Lokalisierungsstrukturen (13) umfasst, die sich für das Lokalisieren der zweiten Komponente (2) eignen, umfasst, wobei die Lokalisierungsstrukturen (13) eine erhöhte Wand (15) oder erhöhte Indizes (16) umfassen, die von der anderweitig im Wesentlichen flachen zweiten Oberfläche (6) vorstehen, - Anordnen (103) der zweiten Komponente (2) auf der Oberfläche (6) der Vorform gegenüber der Oberfläche, die der ersten Komponente (1) zugewandt ist, wobei die zweite Komponente (2) unter Verwendung der Lokalisierungsstrukturen (13) lokalisiert ist, und - Verarbeiten (104) des ganzen Bereichs des Bondmaterials.
- Verfahren nach
Anspruch 1 , wobei das Verfahren die zusätzlichen vorhergehenden Schritte umfasst: - Vorbereiten (105) einer flachen Bondmaterialvorform (4), und - Modifizieren (106) der flachen Vorform (4), um die eine oder mehreren Lokalisierungsstrukturen (13) auszubilden, die sich für das Lokalisieren der zweiten Komponente (2) eignen. - Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verfahren die zusätzlichen Schritte nach dem Aufbringen der Vorform auf die Bondoberfläche der ersten Komponente umfasst: - Fixieren (102) der Vorform (14) an der ersten Komponente (1) durch Erwärmen in einem lokal begrenzten Teilbereich (5) der Vorform.
- Verfahren nach
Anspruch 3 , wobei das Erwärmen durch einen Laser (17) vorgenommen wird. - Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bondmaterial (9) Sintermaterial ist.
- Verfahren nach einem der
Ansprüche 1 bis4 , wobei das Bondmaterial (9) Lot ist. - Verfahren nach einem der vorhergehenden Ansprüche, wobei der Verarbeitungsschritt (104) ein Erwärmen umfasst.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite Komponente (2) eine Elektronikkomponente ist.
- Bondmaterialvorform (14) zum Herstellen einer kohäsiven Verbindung einer ersten Komponente eines Leistungshalbleitermoduls mit einer zweiten Komponente eines Leistungshalbleitermoduls, wobei die Vorform eine auf einer Bondoberfläche (3) der ersten Komponente (1) zu platzierende erste Oberfläche (7) und eine zweite Oberfläche (6) gegenüber der ersten Oberfläche (7), die eine oder mehrere Lokalisierungsstrukturen (13) umfasst, die sich für das Lokalisieren der zweiten Komponente (2) eignen, umfasst dadurch gekennzeichnete, dass die Lokalisierungsstrukturen (13) eine erhöhte Wand (15) oder erhöhte Indizes (16) umfassen, die von der anderweitig im Wesentlichen flachen zweiten Oberfläche (6) vorstehen.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102019106394.9A DE102019106394B4 (de) | 2019-03-13 | 2019-03-13 | Verfahren zum Herstellen einer kohäsiven Verbindung und Bondmaterialvorform dafür |
PCT/EP2020/051916 WO2020182361A1 (en) | 2019-03-13 | 2020-01-27 | Method for making a cohesive connection by fluxless chip- or element soldering, gluing or sintering using a material preform |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102019106394.9A DE102019106394B4 (de) | 2019-03-13 | 2019-03-13 | Verfahren zum Herstellen einer kohäsiven Verbindung und Bondmaterialvorform dafür |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102019106394A1 DE102019106394A1 (de) | 2020-09-17 |
DE102019106394B4 true DE102019106394B4 (de) | 2023-06-01 |
Family
ID=69374290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102019106394.9A Active DE102019106394B4 (de) | 2019-03-13 | 2019-03-13 | Verfahren zum Herstellen einer kohäsiven Verbindung und Bondmaterialvorform dafür |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102019106394B4 (de) |
WO (1) | WO2020182361A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102023109136B4 (de) | 2023-04-12 | 2024-12-05 | Danfoss Silicon Power Gmbh | Verfahren zum Sintern mit Stabilisierungsmitteln an einer Grenzfläche eines Befestigungsobjekts zur Stabilisierung einer seitlichen Position des Befestigungsobjekts relativ zu einem Basisbauteil und mit Stabilisierungsmitteln hergestellte Baugruppe |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1039526A2 (de) | 1999-03-24 | 2000-09-27 | Ford Motor Company | Verfahren und Artikel zum Bonden eines elektronischen Bauelementes wirksam bei höheren Temperaturen |
JP2002134558A (ja) | 2000-10-25 | 2002-05-10 | Toshiba Corp | 半導体装置及びその製造方法 |
DE102009022660B3 (de) | 2009-05-26 | 2010-09-16 | Semikron Elektronik Gmbh & Co. Kg | Befestigung eines Bauelements an einem Substrat und/oder eines Anschlusselementes an dem Bauelement und/oder an dem Substrat durch Drucksinterung |
DE102013213135B3 (de) | 2013-07-04 | 2014-08-28 | Infineon Technologies Ag | Verfahren zum Weichlöten von Halbleiterchips auf Substrate und Verfahren zum Herstellen eines Leistungshalbleitermoduls |
DE102013104572A1 (de) | 2013-05-03 | 2014-11-06 | Osram Opto Semiconductors Gmbh | Verfahren zum Ausbilden einer optoelektronischen Baugruppe und optoelektronische Baugruppe |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04297044A (ja) * | 1991-03-26 | 1992-10-21 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH07211731A (ja) * | 1994-01-27 | 1995-08-11 | Fuji Electric Co Ltd | 半導体装置 |
JP2003124251A (ja) * | 2001-10-10 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置と実装構造及びその製造方法 |
DE102007017641A1 (de) * | 2007-04-13 | 2008-10-16 | Infineon Technologies Ag | Aushärtung von Schichten am Halbleitermodul mittels elektromagnetischer Felder |
DE102014223862A1 (de) * | 2014-11-24 | 2016-05-25 | Robert Bosch Gmbh | Anordnung mit einem Trägersubstrat und einem Leistungsbauelement |
-
2019
- 2019-03-13 DE DE102019106394.9A patent/DE102019106394B4/de active Active
-
2020
- 2020-01-27 WO PCT/EP2020/051916 patent/WO2020182361A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1039526A2 (de) | 1999-03-24 | 2000-09-27 | Ford Motor Company | Verfahren und Artikel zum Bonden eines elektronischen Bauelementes wirksam bei höheren Temperaturen |
JP2002134558A (ja) | 2000-10-25 | 2002-05-10 | Toshiba Corp | 半導体装置及びその製造方法 |
DE102009022660B3 (de) | 2009-05-26 | 2010-09-16 | Semikron Elektronik Gmbh & Co. Kg | Befestigung eines Bauelements an einem Substrat und/oder eines Anschlusselementes an dem Bauelement und/oder an dem Substrat durch Drucksinterung |
DE102013104572A1 (de) | 2013-05-03 | 2014-11-06 | Osram Opto Semiconductors Gmbh | Verfahren zum Ausbilden einer optoelektronischen Baugruppe und optoelektronische Baugruppe |
DE102013213135B3 (de) | 2013-07-04 | 2014-08-28 | Infineon Technologies Ag | Verfahren zum Weichlöten von Halbleiterchips auf Substrate und Verfahren zum Herstellen eines Leistungshalbleitermoduls |
Also Published As
Publication number | Publication date |
---|---|
WO2020182361A1 (en) | 2020-09-17 |
DE102019106394A1 (de) | 2020-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69525697T2 (de) | Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher | |
DE3888476T2 (de) | Elektrische Kontaktstellen und damit versehene Gehäuse. | |
DE4008624C2 (de) | ||
DE69534543T2 (de) | Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung | |
DE112004001727B4 (de) | Verfahren zur Herstellung eines elektronischen Moduls | |
DE19848834A1 (de) | Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung | |
EP3103138B1 (de) | Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt | |
DE1591186B1 (de) | Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen | |
DE10033977A1 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
DE112010000715B4 (de) | Bauteilanordnung und Verfahren zu dessen Herstellung | |
DE102004010633A1 (de) | Elektronisches Baulelement zum Verkleben einer Mehrzahl von Elektroden und Verfahren zum Montieren desselben | |
DE19522338B4 (de) | Chipträgeranordnung mit einer Durchkontaktierung | |
DE102019106394B4 (de) | Verfahren zum Herstellen einer kohäsiven Verbindung und Bondmaterialvorform dafür | |
DE102013200868B4 (de) | Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung | |
DE69316159T2 (de) | Verfahren zum Aufbringen von Kontakthöckern auf einer Halbleitervorrichtung sowie zum Verbinden dieser Vorrichtung mit einer Leiterplatte | |
DE10103084B4 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE10252577B4 (de) | Verfahren zum Erzeugen einer Lotverbindung durch kapillaren Lotfluß | |
DE10151657C1 (de) | Verfahren zur Montage eines Chips auf einem Substrat | |
DE19531970A1 (de) | Verfahren zur Herstellung einer Verbindung zwischen zumindest zwei elektrischen Leitern, von denen einer auf einem Trägersubstrat angeordnet ist | |
DE102014203306A1 (de) | Herstellen eines Elektronikmoduls | |
EP3120676A1 (de) | Elektronisches steuermodul und verfahren zu seiner herstellung | |
DE10341186A1 (de) | Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips | |
DE10120917C1 (de) | Anordnung mit wenigstens zwei zentrierten gestapelten Halbleiterchips | |
DE10007414B4 (de) | Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat | |
DE19527611B4 (de) | Verfahren zum Herstellen eines Substrats für elektrische Schaltkreise |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |