DE102018215269A1 - PROCESSING METHOD FOR A WAFER - Google Patents
PROCESSING METHOD FOR A WAFER Download PDFInfo
- Publication number
- DE102018215269A1 DE102018215269A1 DE102018215269.1A DE102018215269A DE102018215269A1 DE 102018215269 A1 DE102018215269 A1 DE 102018215269A1 DE 102018215269 A DE102018215269 A DE 102018215269A DE 102018215269 A1 DE102018215269 A1 DE 102018215269A1
- Authority
- DE
- Germany
- Prior art keywords
- wafer
- front surface
- sealing material
- cut
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 10
- 239000003566 sealing material Substances 0.000 claims abstract description 52
- 238000007789 sealing Methods 0.000 claims description 11
- 235000012431 wafers Nutrition 0.000 description 81
- 230000002093 peripheral effect Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000006229 carbon black Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004615 ingredient Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000004071 soot Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- ADCOVFLJGNWWNZ-UHFFFAOYSA-N antimony trioxide Chemical compound O=[Sb]O[Sb]=O ADCOVFLJGNWWNZ-UHFFFAOYSA-N 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910000000 metal hydroxide Inorganic materials 0.000 description 1
- 150000004692 metal hydroxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
- B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
- B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
- B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
- B24B7/04—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor involving a rotary work-table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Dicing (AREA)
- Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Grinding Of Cylindrical And Plane Surfaces (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Ein Bearbeitungsverfahren für einen Wafer beinhaltet: einen Ausrichtungsschritt zum Detektieren einer Ausrichtungsmarkierung durch ein Versiegelungsmaterial durch eine Aufnahmeeinheit für sichtbares Licht von der vorderen Oberflächenseite des Wafers und Detektieren der Teilungslinie, die geschnitten werden soll, basierend auf der Ausrichtungsmarkierung; und einen Teilungsschritt zum Schneiden des Versiegelungsmaterials in einer ersten geschnittenen Nut durch eine zweite Schneidklinge, die eine zweite Dicke kleiner als die erste Dicke der ersten Schneidklinge aufweist, entlang der Teilungslinie von der vorderen Oberflächenseite des Wafers und Teilen des Wafers in einzelne Bauelementchips, von denen jeder seine vordere Oberfläche und vier Seitenoberflächen durch das Versiegelungsmaterial umgeben aufweist. Der Ausrichtungsschritt wird durchgeführt, während ein Bereich, der durch das Aufnahmemittel für sichtbares Licht aufgenommen werden soll, mit Licht durch ein geneigtes Leuchtmittel geneigt bestrahlt wird. A processing method for a wafer includes: an alignment step of detecting an alignment mark by a sealing material through a visible light pickup unit from the front surface side of the wafer and detecting the division line to be cut based on the alignment mark; and a dividing step of cutting the sealing material in a first cut groove by a second cutting blade having a second thickness smaller than the first thickness of the first cutting blade, along the split line from the front surface side of the wafer, and dividing the wafer into individual device chips, of which each having its front surface and four side surfaces surrounded by the sealing material. The alignment step is performed while an area to be picked up by the visible light pickup means is irradiated with light inclined by an inclined lamp.
Description
HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION
Technisches GebietTechnical area
Die vorliegende Erfindung betrifft ein Bearbeitungsverfahren für einen Wafer zum Bearbeiten eines Wafers um eine 5S-geformte Packung auszubilden.The present invention relates to a processing method for a wafer for processing a wafer to form a 5S-shaped package.
Beschreibung des Stands der TechnikDescription of the Related Art
Als ein Aufbau zum Realisieren von Miniaturisierung und einer höheren Dichte verschiedener Bauelemente wie Large-Scale-Integrated-Circuits (LSIs) und Flashspeicher eines NAND-Typs wurde zum Beispiel eine Chip-Größenpackung (chip-size package; CSP), in welcher Bauelementchips in Chipgröße verpackt sind, praktisch verwendet und weit in Mobiltelefonen, Smartphones und dergleichen eingesetzt. Darüber hinaus wurde in den vergangenen Jahren aus dem CSP ein CSP, in dem nicht nur eine vordere Oberfläche, sondern alle Seitenoberflächen eines Chips mit einem Versiegelungsmaterial versiegelt sind, das heißt, dass eine sogenannte 5S-geformte Packung entwickelt und praktisch verwendet wurde.As a construction for realizing miniaturization and a higher density of various devices such as large-scale integrated circuits (LSIs) and NAND-type flash memories, for example, a chip-size package (CSP) in which device chips in FIG Chip size are packaged, practically used and widely used in mobile phones, smart phones and the like. Moreover, in recent years, the CSP has become a CSP in which not only a front surface but all side surfaces of a chip are sealed with a sealing material, that is, a so-called 5S-molded package has been developed and put to practical use.
Die konventionelle 5S-geformte Packung wird durch die folgenden Schritte hergestellt.
- (1) Ausbilden von Bauelementen (Schaltung) und externen Verbindungsanschlüssen, die Erhöhung genannt werden, an einer vorderen Oberfläche eines Halbleiterwafers (im Folgenden manchmal einfach als Wafer bezeichnet).
- (2) Schneiden des Wafers entlang Teilungslinien von einer vorderen Oberflächenseite des Wafers, um geschnittene Nuten auszubilden, die jeweils eine Tiefe entsprechend den fertigen Dicken von jedem der Bauelementchips aufweisen.
- (3) Versiegeln der vorderen Oberfläche des Wafers mit einem Versiegelungsmaterial, das Ruß enthält.
- (4) Schleifen einer hinteren Oberflächenseite des Wafers auf eine fertige Dicke eines jeden der Bauelementchips, um das Versiegelungsmaterial in den geschnittenen Nuten freizulegen.
- (5) Durchführen einer Ausrichtung, in welcher, da die vordere Oberfläche des Wafers mit dem Versiegelungsmaterial, das Ruß enthält, versiegelt ist, das Versiegelungsmaterial an einem umfänglichen Abschnitt der vorderen Oberfläche des Wafers entfernt wird, um die Ausrichtungsmarkierungen wie Zielmuster freizulegen, und die Teilungslinien, die geschnitten werden sollen, werden basierend auf den Ausrichtungsmarkierungen detektiert.
- (6) Schneiden des Wafers entlang der Teilungslinien von der vorderen Oberflächenseite des Wafers basierend auf der Ausrichtung und Teilen des Wafers in 5S-geformte Packungen, von denen jede die vordere Oberfläche und eine Seitenoberfläche mit dem Versiegelungsmaterial versiegelt aufweist.
- (1) Formation of components (circuit) and external connection terminals called elevation on a front surface of a semiconductor wafer (hereinafter sometimes referred to simply as a wafer).
- (2) cutting the wafer along dividing lines from a front surface side of the wafer to form cut grooves each having a depth corresponding to the finished thicknesses of each of the device chips.
- (3) Seal the front surface of the wafer with a sealing material containing soot.
- (4) grinding a back surface side of the wafer to a finished thickness of each of the device chips to expose the sealing material in the cut grooves.
- (5) Performing alignment in which, since the front surface of the wafer is sealed with the sealing material containing carbon black, the sealing material on a peripheral portion of the front surface of the wafer is removed to expose the alignment marks such as target pattern, and the Dividing lines to be cut are detected based on the alignment marks.
- (6) Cutting the wafer along the dividing lines from the front surface side of the wafer based on the orientation and dividing the wafer into 5S-formed packages, each of which has the front surface and a side surface sealed with the sealing material.
Da die vordere Oberfläche des Wafers mit dem Versiegelungsmaterial, das Ruß enthält, wie oben beschrieben, versiegelt ist, können die Bauelemente und dergleichen, die in der vorderen Oberfläche des Wafers ausgebildet sind, nicht mit dem bloßen Auge erkannt werden. Um eine Ausrichtung durch Lösen dieses Problems zu ermöglichen, hat der vorliegende Erfinder einer Technik entwickelt, in welcher, wie in dem obigen Absatz
DARSTELLUNG DER ERFINDUNGPRESENTATION OF THE INVENTION
Jedoch entsprechend dem Ausrichtungsverfahren, das in den oben genannten Patentdokumenten beschrieben ist, wird ein Schritt zum Entfernen des Versiegelungsmaterials an dem umfänglichen Abschnitt des Wafers mit einer Schneidklinge einer großen Breite zum Schneiden der Kante, die an einer Spindel befestigt ist, anstelle einer Schneidklinge zum Teilen benötigt und es ist arbeitsaufwendig, die Schneidklinge zu ersetzen und das Versiegelungsmaterial an dem umfänglichen Abschnitt durch Kantenschneiden zu entfernen, wodurch eine geringe Produktivität verursacht wird.However, according to the alignment method described in the above patent documents, a step of removing the sealing material at the peripheral portion of the wafer with a large-width cutting blade for cutting the edge fixed to a spindle instead of a cutting blade for dividing and it is laborious to replace the cutting blade and to remove the sealing material at the peripheral portion by edge cutting, thereby causing low productivity.
Es ist darum ein Ziel der vorliegenden Erfindung ein Bearbeitungsverfahren für einen Wafer bereitzustellen, in dem ein Ausrichtungsschritt durch das Versiegelungsmaterial, das Ruß enthält, das aufgebracht ist, um eine vordere Oberfläche des Wafers zu beschichten, durchgeführt werden kann.It is therefore an object of the present invention to provide a wafer processing method in which an alignment step can be performed by the sealing material containing carbon black applied to coat a front surface of the wafer.
In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Bearbeitungsverfahren für einen Wafer zum Bearbeiten eines Wafers bereitgestellt, in dem jedes der Bauelemente, das mehrere Erhöhungen aufweist, in jedem der Bereiche einer vorderen Oberfläche ausgebildet ist, die durch mehrere sich kreuzende Teilungslinien aufgeteilt ist, die in einer sich kreuzenden Weise ausgebildet sind, das Bearbeitungsverfahren für einen Wafer beinhaltet: einen Ausbildungsschritt für eine erste geschnittene Nut zum Ausbilden erster geschnittener Nuten, die jeweils eine Tiefe aufweisen, die einer Dicke von jedem der Bauelementchips entsprechen, durch eine erste Schneidklinge, die eine erste Dicke aufweist, entlang der Teilungslinien von einer vorderen Oberflächenseite des Wafers; einen Versiegelungsschritt zum Versiegeln der vorderen Oberfläche des Wafers inklusive der ersten geschnittenen Nuten mit einem Versiegelungsmaterial, nachdem der Ausbildungsschritt für eine erste geschnittene Nut durchgeführt wurde; einen Schleifschritt zum Schleifen des Wafers von einer hinteren Oberflächenseite des Wafers auf eine fertige Dicke eines jeden der Bauelementchips, um das Versiegelungsmaterial in den ersten geschnittenen Nuten freizulegen, nachdem der Versiegelungsschritt durchgeführt wurde; einen Ausrichtungsschritt zum Detektieren einer Ausrichtungsmarkierung durch das Versiegelungsmaterial durch ein Aufnahmemittel für sichtbares Licht von der vorderen Seite des Wafers und Detektieren der Teilungslinie, die geschnitten werden soll, basierend auf der Ausrichtungsmarkierung, nachdem der Schleifschritt durchgeführt wurde; und einen Teilungsschritt zum Schneiden des Versiegelungsmaterials in den ersten Nuten durch eine zweite Schneidklinge, die eine zweite Dicke kleiner als die erste Dicke der ersten Schneidklinge aufweist, entlang der Teilungslinien von der vorderen Oberflächenseite des Wafers, und Teilen des Wafers in einzelne Bauelementchips, die jeweils die vordere Oberfläche und vier Seitenoberflächen durch das Versiegelungsmaterial umgeben aufweisen, nachdem der Ausrichtungsschritt durchgeführt wurde, wobei der Ausrichtungsschritt durchgeführt wird, während ein Bereich, der durch das Aufnahmemittel für sichtbares Licht aufgenommen werden soll, mit Licht durch ein geneigtes Leuchtmittel geneigt bestrahlt wird.In accordance with one aspect of the present invention, there is provided a wafer processing method for processing a wafer in which each of the devices having a plurality of ridges is formed in each of the front surface areas divided by a plurality of intersecting divisional lines, formed in an intersecting manner, the processing method for a wafer includes: a first cut groove forming step for forming the first one cut grooves, each having a depth corresponding to a thickness of each of the device chips, through a first cutting blade having a first thickness along the division lines from a front surface side of the wafer; a sealing step of sealing the front surface of the wafer including the first cut grooves with a sealing material after performing the first cut groove forming step; a grinding step of grinding the wafer from a back surface side of the wafer to a finished thickness of each of the device chips to expose the sealing material in the first cut grooves after the sealing step has been performed; an alignment step of detecting an alignment mark by the sealing material by a visible light pickup means from the front side of the wafer and detecting the division line to be cut based on the alignment mark after the grinding step is performed; and a dividing step of cutting the sealing material in the first grooves by a second cutting blade having a second thickness smaller than the first thickness of the first cutting blade along the dividing lines from the front surface side of the wafer, and dividing the wafer into discrete component chips, respectively having the front surface and four side surfaces surrounded by the sealing material after the aligning step is performed, wherein the aligning step is performed while an area to be picked up by the visible light pickup means is irradiated with light inclined by an inclined illuminant.
Entsprechend dem Bearbeitungsverfahren für einen Wafer der vorliegenden Erfindung während der Wafer mit Licht durch das geneigte Leuchtmittel bestrahlt wird, wird die Ausrichtungsmarkierung, die in dem Wafer ausgebildet ist, durch das Versiegelungsmaterial durch das Aufnahmemittel für sichtbares Licht detektiert und die Ausrichtung kann basierend auf der Ausrichtungsmarkierung durchgeführt werden. Darum kann der Ausrichtungsschritt einfach durchgeführt werden, ohne das Versiegelungsmaterial an dem umfänglichen Abschnitt der vorderen Oberfläche des Wafers zu entfernen, wie im Stand der Technik.According to the processing method for a wafer of the present invention, while the wafer is irradiated with light by the inclined illuminant, the alignment mark formed in the wafer is detected by the sealing material through the visible light receiving means and the orientation can be based on the alignment mark be performed. Therefore, the alignment step can be easily performed without removing the sealing material at the peripheral portion of the front surface of the wafer as in the prior art.
Entsprechend durch Schneiden der Teilungslinien mit der Schneidklinge von der vorderen Oberflächenseite des Wafers ist es möglich, den Wafer in die einzelnen Bauelementchips zu teilen, von denen jeder seine obere Oberfläche und vier Seitenoberflächen mit dem Versiegelungsmaterial umgeben aufweist.Accordingly, by cutting the dividing lines with the cutting blade from the front surface side of the wafer, it is possible to divide the wafer into the individual device chips, each having its upper surface and four side surfaces surrounded with the sealing material.
Das obige und andere Merkmale, Ziele und Vorteile der vorliegenden Erfindung und die Weise des Realisierens dieser wird klarer und die Erfindung selbst durch ein Studieren der folgenden Beschreibung und beigefügten Ansprüche mit Bezug zu den angehängten Figuren, die eine bevorzugte Ausführungsform der Erfindung zeigen, verstanden.The above and other features, objects, and advantages of the present invention and the manner of practicing the same will become clearer and the invention itself understood by studying the following description and appended claims with reference to the attached figures which illustrate a preferred embodiment of the invention.
Figurenlistelist of figures
-
1 ist eine perspektivische Ansicht eines Halbleiterwafers;1 Fig. 12 is a perspective view of a semiconductor wafer; -
2 ist eine perspektivische Ansicht, die einen Ausbildungsschritt für eine geschnittene Nut zeigt;2 Fig. 15 is a perspective view showing a cut groove forming step; -
3 ist eine perspektivische Ansicht, die einen Versiegelungsschritt zeigt;3 Fig. 15 is a perspective view showing a sealing step; -
4 ist eine partielle, seitliche Schnittansicht, die einen Schleifschritt zeigt;4 Fig. 16 is a partial side sectional view showing a grinding step; -
5 ist eine Schnittansicht, die einen Ausrichtungsschritt zeigt;5 Fig. 10 is a sectional view showing an alignment step; -
6A ist eine Schnittansicht, die einen Teilungsschritt zeigt; und6A Fig. 10 is a sectional view showing a dividing step; and -
6B ist eine vergrößerte Schnittansicht, die den Teilungsschritt zeigt.6B Fig. 10 is an enlarged sectional view showing the dividing step.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMDETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT
Eine Ausführungsform der vorliegenden Erfindung wird detailliert im Folgenden mit Bezug zu den Figuren beschrieben. Mit Bezug zu
Jedes Bauelement
In einem Bearbeitungsverfahren für einen Wafer entsprechend einer Ausführungsform der vorliegenden Erfindung wird zuerst ein Ausbildungsschritt für eine erste geschnittene Nut zum Ausbilden erster geschnittener Nuten, die jeweils eine Tiefe entsprechend einer fertigen Dicke von jedem Bauelementchip aufweisen, durch eine erste Schneidklinge, die eine erste Dicke aufweist, entlang der Teilungslinie
Eine Schneideinheit
Vor dem Durchführen des Ausbildungsschritts für eine erste geschnittene Nut wird eine Ausrichtung durchgeführt, bei der die vordere Oberfläche des Wafers
Nachdem die Ausrichtung durchgeführt wurde, wird ein Ausbildungsschritt für eine erste geschnittene Nut durchgeführt, in welchem die Schneidklinge (erste Schneidklinge)
Der Ausbildungsschritt für eine erste geschnittene Nut wird sequenziell entlang den Teilungslinien
Nachdem der Ausbildungsschritt für eine erste geschnittene Nut durchgeführt wurde, wird ein Versiegelungsschritt durchgeführt, in dem, wie in
Als das Versiegelungsmaterial
Wenn die vordere Oberfläche
Hier ist der Ruß in das Versiegelungsmaterial
Nachdem der Versiegelungsschritt durchgeführt wurde, wird ein Schleifschritt durchgeführt, in dem der Wafer
Eine Schleifeinheit
In dem Schleifschritt, während der Einspanntisch
Danach wird die hintere Oberfläche
Nachdem der Schleifschritt durchgeführt wurde, wird ein Ausrichtungsschritt durchgeführt, in dem die vordere Oberfläche
Der Ausrichtungsschritt wird detailliert mit Bezug zu
In dem Ausrichtungsschritt wird die vordere Oberfläche
Im Hinblick darauf kann in dem Ausrichtungsschritt der vorliegenden Ausführungsform durch geneigtes Bestrahlen eines Bereichs, der aufgenommen werden soll, mit Licht von einem geneigten Leuchtmittel
Als nächstes wird der Einspanntisch
Nachdem der Ausrichtungsschritt durchgeführt wurde, wird ein Teilungsschritt durchgeführt, indem, wie in
Dieser Teilungsschritt wird sequenziell entlang der Teilungslinien
Da die Dicke der zweiten Schneidklinge
Der Bauelementchip
Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsformen beschränkt. Der Umfang der Erfindung ist durch die angehängten Ansprüche definiert und alle Änderungen und Modifikationen, die in das Äquivalente des Umfangs der Ansprüche fallen, werden darum durch die Erfindung umfasst.The present invention is not limited to the details of the preferred embodiments described above. The scope of the invention is defined by the appended claims, and all changes and modifications that fall within the equivalence of the scope of the claims are therefore embraced by the invention.
ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
- JP 2013074021 [0004]JP 2013074021 [0004]
- JP 2016015438 [0004]JP 2016015438 [0004]
Claims (1)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017172837A JP7013084B2 (en) | 2017-09-08 | 2017-09-08 | Wafer processing method |
JP2017-172837 | 2017-09-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102018215269A1 true DE102018215269A1 (en) | 2019-03-14 |
Family
ID=65441550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102018215269.1A Pending DE102018215269A1 (en) | 2017-09-08 | 2018-09-07 | PROCESSING METHOD FOR A WAFER |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP7013084B2 (en) |
KR (1) | KR102581131B1 (en) |
CN (1) | CN109473397A (en) |
DE (1) | DE102018215269A1 (en) |
SG (1) | SG10201807745YA (en) |
TW (1) | TWI761588B (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013074021A (en) | 2011-09-27 | 2013-04-22 | Disco Abrasive Syst Ltd | Alignment method |
JP2016015438A (en) | 2014-07-03 | 2016-01-28 | 株式会社ディスコ | Alignment method |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0756877B2 (en) * | 1990-01-24 | 1995-06-14 | 三菱電機株式会社 | Lead flatness measuring device for semiconductor device |
JP2001127206A (en) * | 1999-08-13 | 2001-05-11 | Citizen Watch Co Ltd | Manufacturing method of chip-scale package and manufacturing method of ic chip |
JP2003165893A (en) * | 2001-11-30 | 2003-06-10 | Shin Etsu Chem Co Ltd | Epoxy resin composition for sealing semiconductor and semiconductor device |
JP2003321594A (en) * | 2002-04-26 | 2003-11-14 | Hitachi Chem Co Ltd | Epoxy resin molding material for sealing and electronic part device |
US6649445B1 (en) * | 2002-09-11 | 2003-11-18 | Motorola, Inc. | Wafer coating and singulation method |
JP2004200258A (en) * | 2002-12-17 | 2004-07-15 | Shinko Electric Ind Co Ltd | Device and method for inspecting bump |
JP2009158763A (en) * | 2007-12-27 | 2009-07-16 | Disco Abrasive Syst Ltd | Protective film coating apparatus |
JP5895332B2 (en) * | 2010-04-01 | 2016-03-30 | 株式会社ニコン | Position detection apparatus, overlay apparatus, position detection method, and device manufacturing method |
KR101939636B1 (en) * | 2011-09-30 | 2019-01-17 | 린텍 코포레이션 | Dicing Sheet With Protective Film Forming Layer and Chip Fabrication Method |
US9085685B2 (en) * | 2011-11-28 | 2015-07-21 | Nitto Denko Corporation | Under-fill material and method for producing semiconductor device |
JP2014003274A (en) * | 2012-05-25 | 2014-01-09 | Nitto Denko Corp | Method for manufacturing semiconductor device and underfill material |
JP6157890B2 (en) * | 2013-03-26 | 2017-07-05 | 日東電工株式会社 | Underfill material, sealing sheet, and method for manufacturing semiconductor device |
JP6335173B2 (en) * | 2013-07-29 | 2018-05-30 | リンテック株式会社 | Composite sheet for forming protective film, chip with protective film, and method for manufacturing chip with protective film |
JP6557081B2 (en) * | 2015-07-13 | 2019-08-07 | 株式会社ディスコ | Wafer processing method |
JP2017028160A (en) * | 2015-07-24 | 2017-02-02 | 株式会社ディスコ | Machining method for wafer |
JP2017054888A (en) * | 2015-09-08 | 2017-03-16 | 株式会社ディスコ | Processing method for wafer |
JP2017107984A (en) * | 2015-12-09 | 2017-06-15 | 株式会社ディスコ | Wafer processing method |
JP6608694B2 (en) * | 2015-12-25 | 2019-11-20 | 株式会社ディスコ | Wafer processing method |
-
2017
- 2017-09-08 JP JP2017172837A patent/JP7013084B2/en active Active
-
2018
- 2018-09-05 KR KR1020180105767A patent/KR102581131B1/en active IP Right Grant
- 2018-09-06 CN CN201811038008.1A patent/CN109473397A/en active Pending
- 2018-09-07 SG SG10201807745YA patent/SG10201807745YA/en unknown
- 2018-09-07 TW TW107131421A patent/TWI761588B/en active
- 2018-09-07 DE DE102018215269.1A patent/DE102018215269A1/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013074021A (en) | 2011-09-27 | 2013-04-22 | Disco Abrasive Syst Ltd | Alignment method |
JP2016015438A (en) | 2014-07-03 | 2016-01-28 | 株式会社ディスコ | Alignment method |
Also Published As
Publication number | Publication date |
---|---|
TWI761588B (en) | 2022-04-21 |
KR20190028315A (en) | 2019-03-18 |
JP7013084B2 (en) | 2022-01-31 |
SG10201807745YA (en) | 2019-04-29 |
JP2019050250A (en) | 2019-03-28 |
TW201913779A (en) | 2019-04-01 |
KR102581131B1 (en) | 2023-09-20 |
CN109473397A (en) | 2019-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102017206400B4 (en) | PROCESSING PROCESS FOR A WAFER | |
DE102018215249A1 (en) | Processing method for a wafer | |
DE102016208307A1 (en) | WAFER PROCESSING PROCEDURES | |
DE102018215248A1 (en) | Processing method for a wafer | |
DE102018210393B4 (en) | Processing method for a substrate | |
DE102017223555A1 (en) | Manufacturing process for a semiconductor package | |
DE102016104277B4 (en) | Leakage sensor for lateral detection | |
DE102018201084A1 (en) | LASER PROCESSING DEVICE | |
DE102018215247A1 (en) | Processing method for a wafer | |
DE102015201833A1 (en) | holding table | |
DE102017202498A1 (en) | Wafer processing method | |
DE102009004567A1 (en) | Wafer separation process | |
DE102008045716A1 (en) | Height position detector for a workpiece held on a chuck table | |
DE102016226180A1 (en) | Wafer processing method | |
DE102016107709A1 (en) | Laser processing device | |
DE102015216193A1 (en) | Wafer processing method | |
DE102018215271A1 (en) | PROCESSING METHOD FOR A WAFER | |
DE102015207193A1 (en) | Crystal substrate processing method | |
DE102012214817A1 (en) | Method for producing a semiconductor device | |
DE3106215C2 (en) | Schottky barrier photodetector | |
DE102018215246A1 (en) | Processing method for a wafer | |
DE102017214521B4 (en) | Processing method for a bonded wafer | |
DE102013111540B4 (en) | Hump housing and method for its manufacture | |
DE102018215251A1 (en) | Processing method for a wafer | |
DE102018215252A1 (en) | Processing method for a wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication |