DE102018215253A1 - Bearbeitungsverfahren für einen wafer - Google Patents

Bearbeitungsverfahren für einen wafer Download PDF

Info

Publication number
DE102018215253A1
DE102018215253A1 DE102018215253.5A DE102018215253A DE102018215253A1 DE 102018215253 A1 DE102018215253 A1 DE 102018215253A1 DE 102018215253 A DE102018215253 A DE 102018215253A DE 102018215253 A1 DE102018215253 A1 DE 102018215253A1
Authority
DE
Germany
Prior art keywords
wafer
sealing material
front surface
cut grooves
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018215253.5A
Other languages
English (en)
Inventor
Katsuhiko Suzuki
Yuri Ban
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102018215253A1 publication Critical patent/DE102018215253A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Abstract

Ein Bearbeitungsverfahren für einen Wafer beinhaltet: einen Ausrichtungsschritt zum Detektieren einer Ausrichtungsmarkierung durch ein Versiegelungsmaterial durch eine Aufnahmeeinheit für sichtbares Licht von der vorderen Oberflächenseite des Wafers und Detektieren einer Teilungslinie, die laserbearbeitet werden soll, basierend auf der Ausrichtungsmarkierung; einen Ausbildungsschritt für eine modifizierte Schicht zum Emittieren eines Laserstrahls einer solchen Wellenlänge, dass sie durch das Versiegelungsmaterial läuft, entlang der Teilungslinie von der vorderen Oberflächenseite des Wafers, wobei ein Fokuspunkt des Laserstrahls in dem Versiegelungsmaterial in geschnittenen Nuten positioniert ist, um modifizierte Schichten in dem Versiegelungsmaterial in den geschnittenen Nuten auszubilden; einen Schleifschritt zum Schleifen des Wafers von einer hinteren Oberflächenseite des Wafers auf die fertige Dicke von jedem der Bauelementchips, um das Versiegelungsmaterial in den geschnittenen Nuten freizulegen; und einen Teilungsschritt zum Aufbringen einer äußeren Kraft auf dem Versiegelungsmaterial in den geschnittenen Nuten und Teilen des Wafers mit den modifizierten Schichten, die als Startpunkte der Teilung dienen, in einzelne Bauelementchips, von denen jeder seine vordere Oberfläche und vier Seitenoberflächen durch das Versiegelungsmaterial umgeben aufweist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Bearbeitungsverfahren für einen Wafer zum Bearbeiten eines Wafers um eine 5S-geformte Packung auszubilden.
  • Beschreibung des Stands der Technik
  • Als ein Aufbau zum Realisieren von Miniaturisierung und einer höheren Dichte verschiedener Bauelemente wie Large-Scale-Integrated-Circuits (LSIs) und Flashspeicher eines NAND-Typs wurde zum Beispiel eine Chip-Größenpackung (chip-size package; CSP), in welcher Bauelementchips in Chipgröße verpackt sind, praktisch verwendet und weit in Mobiltelefonen, Smartphones und dergleichen eingesetzt. Darüber hinaus wurde in den vergangenen Jahren aus dem CSP ein CSP, in dem nicht nur eine vordere Oberfläche, sondern alle Seitenoberflächen eines Chips mit einem Versiegelungsmaterial versiegelt sind, das heißt, dass eine sogenannte 5S-geformte Packung entwickelt und praktisch verwendet wurde.
  • Die konventionelle 5S-geformte Packung wird durch die folgenden Schritte hergestellt.
    1. (1) Ausbilden von Bauelementen (Schaltung) und externen Verbindungsanschlüssen, die Erhöhung genannt werden, an einer vorderen Oberfläche eines Halbleiterwafers (im Folgenden manchmal einfach als Wafer bezeichnet).
    2. (2) Schneiden des Wafers entlang Teilungslinien von einer vorderen Oberflächenseite des Wafers, um geschnittene Nuten auszubilden, die jeweils eine Tiefe entsprechend den fertigen Dicken von jedem der Bauelementchips aufweisen.
    3. (3) Versiegeln der vorderen Oberfläche des Wafers mit einem Versiegelungsmaterial, das Ruß enthält.
    4. (4) Schleifen einer hinteren Oberflächenseite des Wafers auf eine fertige Dicke eines jeden der Bauelementchips, um das Versiegelungsmaterial in den geschnittenen Nuten freizulegen.
    5. (5) Durchführen einer Ausrichtung, in welcher, da die vordere Oberfläche des Wafers mit dem Versiegelungsmaterial, das Ruß enthält, versiegelt ist, das Versiegelungsmaterial an einem umfänglichen Abschnitt der vorderen Oberfläche des Wafers entfernt wird, um die Ausrichtungsmarkierungen wie Zielmuster freizulegen, und die Teilungslinien, die geschnitten werden sollen, werden basierend auf den Ausrichtungsmarkierungen detektiert.
    6. (6) Schneiden des Wafers entlang der Teilungslinien von der vorderen Oberflächenseite des Wafers basierend auf der Ausrichtung und Teilen des Wafers in 5S-geformte Packungen, von denen jede die vordere Oberfläche und eine Seitenoberfläche mit dem Versiegelungsmaterial versiegelt aufweist.
  • Da die vordere Oberfläche des Wafers mit dem Versiegelungsmaterial, das Ruß enthält, wie oben beschrieben, versiegelt ist, können die Bauelemente und dergleichen, die in der vorderen Oberfläche des Wafers ausgebildet sind, nicht mit dem bloßen Auge erkannt werden. Um eine Ausrichtung durch Lösen dieses Problems zu ermöglichen, hat der vorliegende Erfinder einer Technik entwickelt, in welcher, wie in dem obigen Absatz 5 beschrieben, das Versiegelungsmaterial an dem umfänglichen Abschnitt der vorderen Oberfläche des Wafers entfernt wird, um die Ausrichtungsmarkierungen wie Zielmuster freizulegen, und basierend auf diesen Zielmustern wird die Teilungslinie, die geschnitten werden soll, detektiert, sodass eine Ausrichtung durchgeführt wird (siehe die japanische Offenlegungsschrift Nr. 2013-074021 und die japanische Offenlegungsschrift Nr. 2016-015438 ).
  • DARSTELLUNG DER ERFINDUNG
  • Jedoch entsprechend dem Ausrichtungsverfahren, das in den oben genannten Patentdokumenten beschrieben ist, wird ein Schritt zum Entfernen des Versiegelungsmaterials an dem umfänglichen Abschnitt des Wafers mit einer Schneidklinge einer großen Breite zum Schneiden der Kante, die an einer Spindel befestigt ist, anstelle einer Schneidklinge zum Teilen benötigt und es ist arbeitsaufwendig, die Schneidklinge zu ersetzen und das Versiegelungsmaterial an dem umfänglichen Abschnitt durch Kantenschneiden zu entfernen, wodurch eine geringe Produktivität verursacht wird.
  • Es ist darum ein Ziel der vorliegenden Erfindung ein Bearbeitungsverfahren für einen Wafer bereitzustellen, in dem ein Ausrichtungsschritt durch das Versiegelungsmaterial, das Ruß enthält, das aufgebracht ist, um eine vordere Oberfläche des Wafers zu beschichten, durchgeführt werden kann.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Bearbeitungsverfahren für einen Wafer zum Bearbeiten eines Wafers bereitgestellt, in dem jedes der Bauelemente, das mehrere Erhöhungen aufweist, in jedem der Bereiche einer vorderen Oberfläche ausgebildet ist, die durch mehrere sich kreuzende Teilungslinien aufgeteilt ist, die in einer sich kreuzenden Weise ausgebildet sind. Das Bearbeitungsverfahren für einen Wafer beinhaltet: einen Ausbildungsschritt für eine geschnittene Nut zum Ausbilden geschnittener Nuten, die jeweils eine Tiefe aufweisen, die einer Dicke von jedem der Bauelementchips entsprechen, durch eine Schneidklinge entlang der Teilungslinien von einer vorderen Oberflächenseite des Wafers; einen Versiegelungsschritt zum Versiegeln der vorderen Oberfläche des Wafers inklusive der geschnittenen Nuten mit einem Versiegelungsmaterial, nachdem der Ausbildungsschritt für eine geschnittene Nut durchgeführt wurde; einen Ausrichtungsschritt zum Detektieren einer Ausrichtungsmarkierung durch das Versiegelungsmaterial durch ein Aufnahmemittel für sichtbares Licht von der vorderen Seite des Wafers und Detektieren der Teilungslinie, die laserbearbeitet werden soll, basierend auf der Ausrichtungsmarkierung, nachdem der Versiegelungsschritt durchgeführt wurde; einen Ausbildungsschritt für eine modifizierte Schicht zum Emittieren eines Laserstrahls einer solchen Wellenlänge, dass sie durch das Versiegelungsmaterial läuft, entlang der Teilungslinien von der vorderen Oberflächenseite des Wafers, wobei ein Fokuspunkt des Laserstrahls in dem Versiegelungsmaterial in der geschnittenen Nut gesetzt ist, um modifizierte Schichten in dem Versiegelungsmaterial in den geschnittenen Nuten auszubilden, nachdem der Ausrichtungsschritt durchgeführt wurde; einen Schleifschritt zum Schleifen des Wafers von einer hinteren Oberflächenseite des Wafers auf die fertige Dicke von jedem der Bauelementchips, um das Versiegelungsmaterial in den geschnittenen Nuten freizulegen, nachdem der Ausbildungsschritt für eine modifizierte Schicht durchgeführt wurde; und einen Teilungsschritt zum Aufbringen einer äußeren Kraft auf dem Versiegelungsmaterial in den geschnittenen Nuten und Teilen des Wafers, wobei die modifizierten Schichten als Teilungsstartpunkte dienen, in einzelne Bauelementchips, die jeweils die vordere Oberfläche und vier Seitenoberflächen durch das Versiegelungsmaterial umgeben aufweisen, nachdem der Schleifschritt durchgeführt wurde. Der Ausrichtungsschritt wird durchgeführt, während ein Bereich, der durch das Aufnahmemittel für sichtbares Licht aufgenommen werden soll, mit Licht durch ein geneigtes Leuchtmittel geneigt bestrahlt wird.
  • Entsprechend dem Bearbeitungsverfahren für einen Wafer der vorliegenden Erfindung während der Wafer mit Licht durch das geneigte Leuchtmittel bestrahlt wird, wird die Ausrichtungsmarkierung, die in dem Wafer ausgebildet ist, durch das Versiegelungsmaterial durch das Aufnahmemittel für sichtbares Licht detektiert und die Ausrichtung kann basierend auf der Ausrichtungsmarkierung durchgeführt werden.
  • Darum kann der Ausrichtungsschritt einfach durchgeführt werden, ohne das Versiegelungsmaterial an dem umfänglichen Abschnitt der vorderen Oberfläche des Wafers zu entfernen, wie im Stand der Technik.
  • Entsprechend durch Emittieren des Laserstrahls einer solchen Wellenlänge, dass sie durch das Versiegelungsmaterial von der vorderen Oberflächenseite des Wafers läuft, mit dem Fokuspunkt des Laserstrahls in dem Versiegelungsmaterial in den geschnittenen Nuten positioniert ist es möglich, die modifizierten Schichten innerhalb des Versiegelungsmaterials auszubilden und dann durch Schleifen des Wafers von einer hinteren Oberflächenseite des Wafers auf die fertige Dicke eines jeden Bauelementchips das Versiegelungsmaterial in den geschnittenen Nuten freizulegen, und durch Aufbringen einer externen Kraft auf dem Versiegelungsmaterial ist es möglich, den Wafer in einzelne Bauelementchips zu teilen, wobei die modifizierten Schichten als Startpunkte der Teilung dienen, die jeweils eine vordere Oberfläche und vier Seitenoberflächen aufweisen, die durch das Versiegelungsmaterial umgeben sind.
  • Das obige und andere Merkmale, Ziele und Vorteile der vorliegenden Erfindung und die Weise des Realisierens dieser wird klarer und die Erfindung selbst durch ein Studieren der folgenden Beschreibung und beigefügten Ansprüche mit Bezug zu den angehängten Figuren, die eine bevorzugte Ausführungsform der Erfindung zeigen, verstanden.
  • Figurenliste
    • 1 ist eine perspektivische Ansicht eines Halbleiterwafers;
    • 2 ist eine perspektivische Ansicht, die einen Ausbildungsschritt für eine geschnittene Nut zeigt;
    • 3 ist eine perspektivische Ansicht, die einen Versiegelungsschritt zeigt;
    • 4 ist eine Schnittansicht, die einen Ausrichtungsschritt zeigt;
    • 5A ist eine Schnittansicht, die einen Ausbildungsschritt für eine modifizierte Schicht zeigt;
    • 5B ist eine partiell vergrößerte Schnittansicht eines Wafers, nachdem der Ausbildungsschritt für eine modifizierte Schicht durchgeführt wurde;
    • 6 ist eine Schnittansicht, die einen Schleifschritt zeigt;
    • 7 ist eine perspektivische Ansicht einer Teilungsvorrichtung;
    • 8A ist eine Schnittansicht, die einen Teilungsschritt zeigt;
    • 8B ist eine Schnittansicht, die den Teilungsschritt zeigt; und
    • 9 ist eine partiell vergrößerte Schnittansicht des Wafers, nachdem der Teilungsschritt durchgeführt wurde.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Eine Ausführungsform der vorliegenden Erfindung wird detailliert im Folgenden mit Bezug zu den Figuren beschrieben. Mit Bezug zu 1 ist eine perspektivische Ansicht einer vorderen Oberflächenseite eines Halbleiterwafers (im Folgenden einfach als Wafer bezeichnet) 11 gezeigt, der dazu geeignet ist, durch ein Bearbeitungsverfahren der vorliegenden Erfindung bearbeitet zu werden. In einer vorderen Oberfläche 11a des Halbleiterwafers 11 sind mehrere Teilungslinien (Straßen) 13 in einem Gittermuster ausgebildet und ein Bauelement 15 wie eine integrierte Schaltung IC oder ein LSI ist in jedem der Bereiche ausgebildet, die durch die Teilungslinien 13, die sich orthogonal kreuzen, aufgeteilt sind.
  • Jedes Bauelement 15 weist mehrere Elektrodenerhöhungen (im Folgenden einfach als Erhöhungen bezeichnet) 17 an seiner vorderen Oberfläche auf, und der Wafer 11 beinhaltet an der an seiner vorderen Oberfläche einen Bauelementbereich 19, in dem mehrere Bauelemente 15, die jeweils mehrere Erhöhungen 17 aufweisen, ausgebildet sind, und einen umfänglichen Randbereich 21, der den Bauelementbereich 19 umgibt.
  • In einem Bearbeitungsverfahren für einen Wafer entsprechend einer Ausführungsform der vorliegenden Erfindung wird zuerst ein Ausbildungsschritt für eine geschnittene Nut zum Ausbilden geschnittener Nuten, die jeweils eine Tiefe entsprechend einer fertigen Dicke von jedem Bauelementchip aufweisen, durch eine Schneidklinge entlang der Teilungslinie 13 von der vorderen Oberflächenseite des Wafers 11 als ein erster Schritt durchgeführt. Der Ausbildungsschritt für eine geschnittene Nut wird mit Bezug zu 2 beschrieben.
  • Eine Schneideinheit 10 beinhaltet eine Schneidklinge 14, die entfernbar an einem Spitzenabschnitt einer Spindel 12 befestigt ist, und eine Ausrichtungseinheit 16, die ein Aufnahmemittel für sichtbares Licht (Aufnahmeeinheit für sichtbares Licht) 18 aufweist. Die Aufnahmeeinheit 18 für sichtbares Licht weist ein Mikroskop und eine Kamera auf, die sichtbares Licht aufnimmt.
  • Vor dem Durchführen des Ausbildungsschritts für eine geschnittene Nut wird eine Ausrichtung durchgeführt, bei der die vordere Oberfläche des Wafers 11 zuerst mit sichtbaren Licht durch die Aufnahmeeinheit 18 für sichtbares Licht aufgenommen wird, Ausrichtungsmarkierungen wie Zielmuster, die in jedem Bauelement 15 ausgebildet sind, werden detektiert, und die Teilungslinie 13, die geschnitten werden soll, wird basierend an den Ausrichtungsmarkierungen detektiert.
  • Nachdem die Ausrichtung durchgeführt wurde, wird ein Ausbildungsschritt für eine Nut durchgeführt, in welchem die Schneidklinge 15, die mit hoher Geschwindigkeit in einer Richtung eines Pfeils R1 gedreht wird, dazu gebracht wird, in den Wafer 11 bis zu einer Tiefe, welche der fertigen Dicke von jedem der Bauelementchips entspricht, entlang der Teilungslinie 13 von der vorderen Oberflächenseite 11a des Wafers 11 zu schneiden, und ein Einspanntisch (nicht dargestellt), an dem der Wafer 11 angesaugt gehalten ist, wird für eine Bearbeitung in einer Richtung eines Pfeils X1 zugeführt, wodurch eine geschnittene Nut 23 entlang der Teilungslinie 13 ausgebildet wird.
  • Der Ausbildungsschritt für eine geschnittene Nut wird sequenziell entlang den Teilungslinien 13 durchgeführt, die sich in einer ersten Richtung erstrecken, während die Schneideeinheit 10 in eine Indexzufuhr in einer Richtung orthogonal zu der Richtung X1 der Zufuhr für eine Bearbeitung um den Abstand der Teilungslinie 13 versetzt wird. Als nächstes wird der Einspanntisch (nicht dargestellt) um 90° gedreht und dann wird derselbe Ausbildungsschritt für eine Nut wie oben sequenziell entlang der Teilungslinien 13 durchgeführt, die sich in einer zweiten Richtung orthogonal zu der ersten Richtung erstrecken.
  • Nachdem der Ausbildungsschritt für eine Nut durchgeführt wurde, wird ein Versiegelungsschritt durchgeführt, in dem, wie in 3 dargestellt, ein Versiegelungsmaterial 20 an der vorderen Oberfläche 11a des Wafers 11 aufgebracht wird, um die vordere Oberfläche 11a des Wafers 11, der die geschnittenen Nuten 23 beinhaltet, mit einem Versiegelungsmaterial zu versiegeln. Da das Versiegelungsmaterial 20 flüssig ist, wenn der Versiegelungsschritt durchgeführt wird, werden die geschnittenen Nuten 23 mit dem Versiegelungsmaterial 20 gefüllt.
  • Als das Versiegelungsmaterial 20 wird eine Zusammensetzung, die 10,3% Epoxid-Kunststoff oder Epoxid-Kunststoff plus Phenol-Kunststoff, 85,3% Silica-Füllstoff, 0,1% bis 0,2% Ruß und 4,2% bis 4,3% anderer Inhaltsstoffe in Massenprozent enthält. Beispiele der anderen Inhaltsstoffe beinhalten Metallhydroxide, Antimontrioxid, Siliziumdioxid und dergleichen.
  • Wenn die vordere Oberfläche 11a des Wafers 11 mit dem Versiegelungsmaterial 20 bedeckt und versiegelt wird und das eine solche Zusammensetzung aufweist, verursacht der Ruß, der in einer extrem kleinen Menge in dem Versiegelungsmaterial 20 enthalten ist, dass das Versiegelungsmaterial 20 schwarz ist, und entsprechend ist es normalerweise schwierig, die vordere Seite 11a des Wafers 11 durch das Versiegelungsmaterial 20 zu sehen.
  • Hier ist der Ruß in das Versiegelungsmaterial 20 hauptsächlich zum Verhindern eines elektrostatischen Zerstörens der Bauelemente 15 gemischt und vorliegend wird kein Versiegelungsmaterial, das keinen Ruß enthält, kommerziell verwendet. Das Verfahren zum Aufbringen des Versiegelungsmaterials 20 ist nicht besonders beschränkt; jedoch ist es gewünscht, das Versiegelungsmaterial 20 bis zu einer Höhe von jeder der Erhöhungen 17 aufzubringen, und danach wird das Versiegelungsmaterial 20 einem Ätzen ausgesetzt, um die Endabschnitte der Erhöhungen 17 freizulegen.
  • Nachdem der Versiegelungsschritt durchgeführt wurde, wird ein Ausrichtungsschritt durchgeführt, in dem die vordere Oberfläche 11a des Wafers 11 durch das Versiegelungsmaterial 20 durch das Ausnahmemittel für sichtbares Licht von der vorderen Oberfläche 11a des Wafers 11 aufgenommen wird, mindestens zwei Ausrichtungsmarkierungen wie Zielmuster, die in der vorderen Oberfläche 11a des Wafers 11 ausgebildet sind, werden detektiert und die Teilungslinie 13, die laserbearbeitet werden soll, wird basierend auf diesen Ausrichtungsmarkierungen detektiert.
  • Der Ausrichtungsschritt wird detailliert mit Bezug zu 4 beschrieben. Vor dem Durchführen des Ausrichtungsschritts wird die hintere Oberflächenseite 11b des Wafers 11 an einem Teilungsband T angebracht, dessen äußerer umfänglicher Abschnitt an einem ringförmigen Rahmen F angebracht ist. In dem Ausrichtungsschritt, wie in 4 dargestellt, wird der Wafer 11 durch den Einspanntisch 40 einer Laserbearbeitungsvorrichtung durch das Teilungsband T angesaugt und gehalten und das Versiegelungsmaterial 20, das die vordere Oberfläche 11a des Wafers 11 versiegelt, liegt nach oben frei. Danach wird der ringförmige Rahmen F durch Klemmen mit Klemmen 42 fixiert.
  • In dem Ausrichtungsschritt wird die vordere Oberfläche 11a des Wafers 11 durch ein Aufnahmeelement wie ein Ladungsgekoppeltes Bauelement (CCD) einer Aufnahmeeinheit 18A für sichtbares Licht einer Laserbearbeitungsvorrichtung ähnlich zu der Aufnahmeeinheit 18 für sichtbares Licht der Schneidvorrichtung aufgenommen. Jedoch, da die Inhaltsstoffe wie Silica-Füllstoffe und Ruß in dem Versiegelungsmaterial 20 enthalten sind und ferner eine vordere Oberfläche des Versiegelungsmaterials uneben ist, sogar falls die vordere Oberfläche 11a des Wafers 11 durch das Versiegelungsmaterial 20 durch eine vertikale Beleuchtung der Aufnahmeeinheit 18a für sichtbares Licht aufgenommen wird, ist das aufgenommene Bild unscharf, was es schwierig macht, die Ausrichtungsmarkierungen wie Zielmuster zu erkennen.
  • Im Hinblick darauf kann in dem Ausrichtungsschritt der vorliegenden Ausführungsform durch geneigtes Bestrahlen eines Bereichs, der aufgenommen werden soll, mit Licht von einem geneigten Lichtmittel 31 zusätzlich zu der vertikalen Beleuchtung der Aufnahmeeinheit 18a für sichtbares Licht das Unschärfe-Problem des aufgenommenen Bilds verbessert werden, wodurch eine Detektion der Ausrichtungsmarkierungen ermöglicht wird.
  • Die Lichtbestrahlung von dem geneigten Lichtmittel 31 ist vorzugsweise weißes Licht und ein Einfallswinkel an der vorderen Oberfläche 11a des Wafers 11 ist vorzugsweise in einem Bereich von 30° bis 60°. Vorzugsweise beinhaltet die Aufnahmeeinheit 18A für sichtbares Licht eine Belichtungssteuerung, durch welche die Belichtungszeit oder dergleichen angepasst werden kann. Als nächstes wird der Einspanntisch 40 um θ gedreht, sodass eine gerade Linie, die diese Ausrichtungsmarkierungen verbindet, parallel zu der Richtung X1 einer Zufuhr für eine Bearbeitung ist, und ferner wird die Schneideinheit 10, die in 2 dargestellt ist, in der Richtung orthogonal zu der Richtung X1 für eine Zufuhr für ein Bearbeiten um einen Abstand zwischen der Ausrichtungsmarkierung und dem Zentrum der Teilungslinien 13 bewegt, wodurch die Teilungslinie 13, die laserbearbeitet werden soll, detektiert wird.
  • Nachdem der Ausrichtungsschritt durchgeführt wurde, wird ein Ausbildungsschritt für eine modifizierte Schicht durchgeführt, indem, wie in 5A dargestellt, ein Laserstrahl LB einer solchen Wellenlänge (zum Beispiel 1064 nm), dass er durch das Versiegelungsmaterial 20 läuft, von einem Laserkopf (Lichtkollektor) 46 der Laserbearbeitungsvorrichtung entlang der Teilungslinie 13 von der vorderen Oberflächenseite 11a des Wafers 11 aufgebracht wird, wobei ein Fokuspunkt des Laserstrahls LB in dem Versiegelungsmaterial 20 in der geschnittenen Nut 23 positioniert ist und der Einspanntisch 40 für eine Bearbeitung in der Richtung des Pfeils X1 zugeführt wird, um eine modifizierte Schicht 25, die in 5B dargestellt ist, in dem Versiegelungsmaterial 20 in der geschnittenen Nut 23 auszubilden.
  • Dieser Ausbildungsschritt für eine modifizierte Schicht wird sequenziell entlang der Teilungslinien 13 durchgeführt, die sich in einer ersten Richtung erstrecken, worauf der Einspanntisch 40 um 90° gedreht wird, und der Ausbildungsschritt für eine modifizierte Schicht wird dann sequenziell entlang der Teilungslinien 13 durchgeführt, die sich in der zweiten Richtung orthogonal zu der ersten Richtung erstrecken.
  • Nachdem der Ausbildungsschritt für eine modifizierte Schicht durchgeführt wurde, wird ein Schleifschritt durchgeführt, in dem der Wafer 11 von der hinteren Oberflächenseite 11b des Wafers 11 auf eine fertige Dicke eines jeden der Bauelementchips geschliffen wird, um das Versiegelungsmaterial 20 in der geschnittenen Nut 23 freizulegen.
  • Dieser Schleifschritt wird mit Bezug zu 6 beschrieben. Ein Oberflächenschutzband 22 ist an der vorderen Oberfläche 11a des Wafers 11 angebracht und der Wafer 11 wird durch einen Einspanntisch 24 in einer Schleifvorrichtung durch das Oberflächenschutzband 22 angesaugt und gehalten.
  • Eine Schleifeinheit 26 beinhaltet eine Spindel 30, die drehbar in einem Spindelgehäuse 28 aufgenommen ist, und drehend durch einen Motor, der nicht dargestellt ist, angetrieben wird, eine Scheibenbefestigung 32, die an einer Spitze der Spindel 30 fixiert ist, und eine Schleifscheibe 34, die entfernbar an der Scheibenbefestigung 32 befestigt ist. Die Schleifscheibe 34 ist aus einer ringförmigen Scheibenbasis 36 und mehreren Schleifsteinen 38 ausgebildet, die an einem äußeren Umfang eines unteren Endes der Scheibenbasis 36 gesichert sind.
  • In dem Schleifschritt, während der Einspanntisch 24 in einer Richtung eines Pfeils a mit zum Beispiel 300 Umdrehungen pro Minute gedreht wird, wird die Schleifscheibe 34 in einer Richtung eines Pfeils b zum Beispiel mit 6000 Umdrehungen pro Minute gedreht und ein Zufuhrmechanismus für eine Schleifeinheit (nicht dargestellt) wird angetrieben, um die Schleifsteine 38 der Schleifscheibe 34 in Kontakt mit der hinteren Oberfläche 11b des Wafers 11 zu bringen.
  • Danach wird die hintere Oberfläche 11b des Wafers 11 geschliffen, während die Schleifscheibe 34 in eine Schleifzufuhr um eine vorbestimmte Menge nach unten mit einer vorbestimmten Schleifzufuhrgeschwindigkeit versetzt wird. Während eine Dicke des Wafers 11 durch ein Messmittel für eine Dicke eines Kontakttyps oder eines nicht-Kontakttyps gemessen wird, wird der Wafer 11 auf eine vorbestimmte Dicke zum Beispiel 100 µm geschliffen, wodurch das Versiegelungsmaterial 20, das in die geschnittenen Nuten 23 gefüllt ist, freigelegt wird.
  • Nachdem der Schleifschritt durchgeführt wurde, wird ein Teilungsschritt durchgeführt, in dem eine äußere Kraft auf den Wafer 11 unter Verwendung einer Teilungsvorrichtung 50, die in 7 dargestellt ist, aufgebracht wird, um den Wafer 11 in einzelne Bauelementchips 27 zu teilen. Die Teilungsvorrichtung 50, die in 7 dargestellt ist, beinhaltet ein Rahmenhaltemittel 52, das den ringförmigen Rahmen F hält und ein Bandausdehnungsmittel 54, dass das Teilungsband T, das an dem ringförmigen Rahmen F angebracht ist, der durch das Rahmenhaltemittel 52 gehalten ist, ausdehnt.
  • Das Rahmenhaltemittel 52 beinhaltet ein ringförmiges Rahmenhaltelement 56 und mehrere Klemmen 58 als ein Fixierungsmittel, die an einer äußeren Umgebung des Rahmenhalteelements 56 angeordnet sind. Eine obere Oberfläche des Rahmenhalteelements 56 bildet eine Befestigungsoberfläche 56a aus, an welcher der ringförmige Rahmen F befestigt werden soll, und der ringförmige Rahmen F ist an der Befestigungsoberfläche 56a befestigt.
  • Dann wird der ringförmige Rahmen F, der an der Befestigungsoberfläche 56a befestigt ist, an dem Rahmenhalteelement 56 durch die Klemmen 58 fixiert. Das Rahmenhaltemittel 52, das in dieser Weise ausgestaltet ist, ist so getragen, dass es in einer vertikalen Richtung durch das Ausdehnungsmittel 54 beweglich ist.
  • Das Ausdehnungsmittel 54 für ein Band weist eine Ausdehnungstrommel 60 auf, die in dem Inneren des ringförmigen Rahmenhalteelements 56 angeordnet ist. Ein oberes Ende der Ausdehnungstrommel 60 ist mit einem Verschluss 62 geschlossen. Die Ausdehnungstrommel 60 weist einen Inneren Durchmesser auf, der kleiner als ein innerer Durchmesser des ringförmigen Rahmens F und größer als ein äußerer Durchmesser des Wafers 11 ist, der an dem Teilungsband T angebracht ist, das an dem ringförmigen Rahmen F angebracht ist.
  • Die Ausdehnungstrommel 60 weist einen Trägerflansch 64 auf, der integral an einem unteren Ende ausgebildet ist. Das Ausdehnungsmittel 54 für ein Band weist ferner ein Antriebsmittel 66 auf, welches das ringförmige Rahmenhalteelement 56 in der vertikalen Richtung bewegt. Das Antriebsmittel 66 ist aus mehreren Luftzylindern 68 ausgebildet, die an dem Trägerflansch 64 angeordnet sind, und Kolbenstangen davon sind mit einer unteren Oberfläche des Rahmenhalteelements 56 verbunden.
  • Das Antriebsmittel 66, das aus mehreren Luftzylindern 68 ausgebildet ist, bewegt das ringförmige Rahmenhalteelement 56 in der vertikalen Richtung zwischen einer Bezugsposition, in welcher die Befestigungsoberfläche 56a im Wesentlichen dieselbe Höhe wie eine vordere Oberfläche des Verschlusses 62 aufweist, der als das obere Ende der Ausdehnungstrommel 60 dient, und einer Ausdehnungsposition, die um eine vorbestimmte Menge tiefer als das obere Ende der Ausdehnungstrommel 60 ist.
  • Der Teilungsschritt für den Wafer 11, der unter Verwendung der Teilungsvorrichtung 50 durchgeführt wird, die wie oben beschrieben ausgestaltet ist, wird mit Bezug zu 8A und 8B beschrieben. Wie in 8A dargestellt, ist der ringförmige Rahmen F, der den Wafer 11 durch das Teilungsband T trägt, an der Befestigungsoberfläche 56a des Rahmenhalteelements 56 befestigt und von dem Rahmenhalteelement 56 durch die Klemmen 58 fixiert. In diesem Fall ist das Rahmenhalteelement 56 in der Bezugsposition positioniert, in der die Befestigungsoberfläche 56a davon im Wesentlichen die gleiche Höhe wie das obere Ende der Ausdehnungstrommel 60 aufweist.
  • Als nächstes werden die Luftzylinder 68 angetrieben, um das Rahmenhalteelement 56 zu der Ausdehnungsposition abzusenken, wie in 8B dargestellt. Entsprechend wird der ringförmige Rahmen F, der an der Befestigungsoberfläche 56a des Rahmenhalteelements 56 fixiert ist, abgesenkt und als ein Ergebnis liegt das Teilungsband T, das an dem ringförmigen Rahmen F angebracht ist, an einer oberen Endkante der Ausdehnungstrommel 60 an und ist im Wesentlichen in einer radialen Richtung ausgedehnt.
  • Als ein Ergebnis werden Zugkräfte radial auf dem Wafer 11, der an dem Teilungsband T angebracht ist, aufgebracht. Wenn die Zugkräfte folglich radial an dem Wafer 11 aufgebracht werden, wird der Wafer 11 entlang der modifizierten Schichten 24, die in dem Versiegelungsmaterial 20 in der geschnittenen Nut 23 entlang der Teilungslinien 13 ausgebildet sind, geteilt, wobei die modifizierten Schichten 25 als Startpunkte der Teilung dienen, wie in der vergrößerten Ansicht von 9 dargestellt, wobei der Wafer 11 in einzelne Bauelementchips 27 geteilt wird, von denen jeder seine vordere Oberfläche und vier seitliche Oberflächen durch das Versiegelungsmaterial 20 umgeben aufweist.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsformen beschränkt. Der Umfang der Erfindung ist durch die angehängten Ansprüche definiert und alle Änderungen und Modifikationen, die in das Äquivalente des Umfangs der Ansprüche fallen, werden darum durch die Erfindung umfasst.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013074021 [0004]
    • JP 2016015438 [0004]

Claims (1)

  1. Bearbeitungsverfahren für einen Wafer zum Bearbeiten eines Wafers, in dem jedes Bauelement, das mehrere Erhöhungen aufweist, in jedem der Bereiche einer vorderen Oberfläche ausgebildet ist, die durch mehrere sich kreuzende Teilungslinien aufgeteilt ist, die in einer sich kreuzenden Weise ausgebildet sind, wobei das Bearbeitungsverfahren für einen Wafer umfasst: einen Ausbildungsschritt für eine geschnittene Nut zum Ausbilden geschnittener Nuten, die jeweils eine Tiefe entsprechend einer fertigen Dicke eines jeden der Bauelementchips aufweisen, durch eine Schneidklinge entlang der Teilungslinien von einer vorderen Oberflächenseite des Wafers; einen Versiegelungsschritt zum Versiegeln der vorderen Oberfläche des Wafers inklusive der geschnittenen Nuten mit einem Versiegelungsmaterial, nachdem der Ausbildungsschritt für eine geschnittene Nut durchgeführt wurde; einen Ausrichtungsschritt zum Detektieren einer Ausrichtungsmarkierung durch das Versiegelungsmaterial durch ein Aufnahmemittel für sichtbares Licht von der vorderen Oberflächenseite des Wafers und Detektieren der Teilungslinie, die laserbearbeitet werden soll, basierend auf der Ausrichtungsmarkierung, nachdem der Versiegelungsschritt durchgeführt wurde; einen Ausbildungsschritt für eine modifizierte Schicht zum Emittieren eines Laserstrahls einer solchen Wellenlänge, dass sie durch das Versiegelungsmaterial läuft, entlang der Teilungslinien von der vorderen Oberflächenseite des Wafers, wobei ein Fokuspunkt des Laserstrahls in dem Versiegelungsmaterial in den geschnittenen Nuten positioniert wird, um modifizierte Schichten in dem Versiegelungsmaterial in den geschnittenen Nuten auszubilden, nachdem der Ausrichtungsschritt durchgeführt wurde; einen Schleifschritt zum Schleifen des Wafers von einer hinteren Oberflächenseite des Wafers auf die fertige Dicke von jedem der Bauelementchips, um das Versiegelungsmaterial in den geschnittenen Nuten freizulegen, nachdem der Ausbildungsschritt für eine modifizierte Schicht durchgeführt wurde; und einen Teilungsschritt zum Aufbringen einer äußeren Kraft auf dem Versiegelungsmaterial in den geschnittenen Nuten und Teilen des Wafers, wobei die modifizierten Schichten als Startpunkte der Teilung dienen, in einzelne Bauelementchips, von denen jeder seine vordere Oberfläche und vier Seitenoberflächen durch das Versiegelungsmaterial umgeben aufweist, nachdem der Schleifschritt durchgeführt wurde, wobei der Ausrichtungsschritt durchgeführt wird, während ein Bereich, der durch das Aufnahmemittel für sichtbares Licht aufgenommen werden soll, mit Licht durch ein geneigtes Leuchtmittel geneigt bestrahlt wird.
DE102018215253.5A 2017-09-08 2018-09-07 Bearbeitungsverfahren für einen wafer Pending DE102018215253A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017173192A JP6973922B2 (ja) 2017-09-08 2017-09-08 ウェーハの加工方法
JP2017-173192 2017-09-08

Publications (1)

Publication Number Publication Date
DE102018215253A1 true DE102018215253A1 (de) 2019-03-14

Family

ID=65441538

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018215253.5A Pending DE102018215253A1 (de) 2017-09-08 2018-09-07 Bearbeitungsverfahren für einen wafer

Country Status (6)

Country Link
JP (1) JP6973922B2 (de)
KR (1) KR102581128B1 (de)
CN (1) CN109473350B (de)
DE (1) DE102018215253A1 (de)
SG (1) SG10201807755TA (de)
TW (1) TWI766090B (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074021A (ja) 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd アライメント方法
JP2016015438A (ja) 2014-07-03 2016-01-28 株式会社ディスコ アライメント方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPR244801A0 (en) 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
JP2003165893A (ja) 2001-11-30 2003-06-10 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置
JP2003321594A (ja) 2002-04-26 2003-11-14 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び電子部品装置
JP2007190596A (ja) * 2006-01-20 2007-08-02 Seiko Epson Corp 基体の製造方法、フレキシブル回路基板、電気光学装置、電子機器
US9085685B2 (en) * 2011-11-28 2015-07-21 Nitto Denko Corporation Under-fill material and method for producing semiconductor device
JP2014003274A (ja) * 2012-05-25 2014-01-09 Nitto Denko Corp 半導体装置の製造方法及びアンダーフィル材
CN105102179B (zh) * 2013-03-27 2017-04-26 浜松光子学株式会社 激光加工装置及激光加工方法
JP2015023078A (ja) 2013-07-17 2015-02-02 株式会社ディスコ ウエーハの加工方法
JP6066854B2 (ja) * 2013-07-30 2017-01-25 株式会社ディスコ ウエーハの加工方法
JP2016082195A (ja) * 2014-10-22 2016-05-16 Ｔｏｗａ株式会社 切断装置及び切断方法
JP2016166120A (ja) * 2015-03-06 2016-09-15 三星ダイヤモンド工業株式会社 積層基板の加工方法及びレーザ光による積層基板の加工装置
JP2016225371A (ja) 2015-05-27 2016-12-28 株式会社ディスコ ウェーハの分割方法
JP2017108089A (ja) * 2015-12-04 2017-06-15 株式会社東京精密 レーザ加工装置及びレーザ加工方法
JP2017103405A (ja) * 2015-12-04 2017-06-08 株式会社ディスコ ウエーハの加工方法
JP2017107984A (ja) * 2015-12-09 2017-06-15 株式会社ディスコ ウエーハの加工方法
JP6608694B2 (ja) * 2015-12-25 2019-11-20 株式会社ディスコ ウエーハの加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074021A (ja) 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd アライメント方法
JP2016015438A (ja) 2014-07-03 2016-01-28 株式会社ディスコ アライメント方法

Also Published As

Publication number Publication date
KR102581128B1 (ko) 2023-09-20
JP6973922B2 (ja) 2021-12-01
KR20190028312A (ko) 2019-03-18
SG10201807755TA (en) 2019-04-29
TW201913776A (zh) 2019-04-01
CN109473350B (zh) 2023-10-10
JP2019050265A (ja) 2019-03-28
TWI766090B (zh) 2022-06-01
CN109473350A (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
DE102017206400B4 (de) Bearbeitungsverfahren für einen wafer
DE102015201833B4 (de) Haltetisch und Verwendung des Haltetischs
DE102016208307A1 (de) Waferbearbeitungsverfahren
DE202014011497U1 (de) Laserbearbeitungsvorrichtung
DE102014215392A1 (de) Optikbauelementwafer-Bearbeitungsverfahren
DE102018215249A1 (de) Bearbeitungsverfahren für einen Wafer
AT515730A2 (de) Verfahren zum Bearbeiten von Wafern
DE102008045716A1 (de) Höhenpositionsdetektor für ein auf einem Einspanntisch gehaltenes Werkstück
DE102016213249A1 (de) Verfahren zum dünnen Ausgestalten eines Wafers
DE102016213248A1 (de) Verfahren zum dünnen Ausgestalten eines Wafers
DE102018201084A1 (de) Laserbearbeitungsvorrichtung
DE102018215247A1 (de) Bearbeitungsverfahren für einen Wafer
DE102008022745A1 (de) Waferunterteilungsverfahren
DE102009004168A1 (de) Schichtbauelement-Herstellungsverfahren
DE102015221485A1 (de) Waferbearbeitungsverfahren
DE102015207193A1 (de) Einkristallsubstrat-Bearbeitungsverfahren
DE102009004567A1 (de) Wafertrennverfahren
DE102014218759A1 (de) Bearbeitungsverfahren für ein Werkstück
DE102018215248A1 (de) Bearbeitungsverfahren für einen Wafer
DE102018210393A1 (de) Bearbeitungsverfahren für ein Substrat
DE102020200257A1 (de) Werkstückschneidverfahren
DE102014209555A1 (de) Laserbearbeitungsvorrichtung
DE102018215246A1 (de) Bearbeitungsverfahren für einen Wafer
DE102010030339A1 (de) Bearbeitungsverfahren für Halbleiterwafer
DE102018215271A1 (de) Bearbeitungsverfahren für einen wafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication