DE102018120734A1 - Halbleitervorrichtung, die ein übergangsmaterial in einem graben enthält, und herstellungsverfahren - Google Patents

Halbleitervorrichtung, die ein übergangsmaterial in einem graben enthält, und herstellungsverfahren Download PDF

Info

Publication number
DE102018120734A1
DE102018120734A1 DE102018120734.4A DE102018120734A DE102018120734A1 DE 102018120734 A1 DE102018120734 A1 DE 102018120734A1 DE 102018120734 A DE102018120734 A DE 102018120734A DE 102018120734 A1 DE102018120734 A1 DE 102018120734A1
Authority
DE
Germany
Prior art keywords
trench
semiconductor device
semiconductor body
transition material
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018120734.4A
Other languages
English (en)
Other versions
DE102018120734B4 (de
Inventor
Jens Peter Konrath
Caspar Leendertz
Larissa Wehrhahn-Kilian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018120734.4A priority Critical patent/DE102018120734B4/de
Priority to US16/550,146 priority patent/US11322596B2/en
Publication of DE102018120734A1 publication Critical patent/DE102018120734A1/de
Application granted granted Critical
Publication of DE102018120734B4 publication Critical patent/DE102018120734B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H10D84/144—VDMOS having built-in components the built-in components being PN junction diodes in antiparallel diode configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Ausführungsform einer Halbleitervorrichtung (100) umfasst einen SiC-Halbleiterkörper (102), ein Gatedielektrikum (104) und eine Gateelektrode (106). Ein erster Graben (108) erstreckt sich von einer ersten Oberfläche (110) des SiC-Halbleiterkörpers (102) in den SiC-Halbleiterkörper (102). Ein Übergangsmaterial (112) ist im ersten Graben (108), wobei das Übergangsmaterial (112) und der Halbleiterkörper (102) eine Diode ausbilden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Halbleitervorrichtungen, insbesondere Siliziumcarbid-(SiC-)Halbleitervorrichtungen und Herstellungsverfahren dafür.
  • HINTERGRUND
  • Halbleitervorrichtungen, die Feldeffekttransistorzellen enthalten, enthalten pn-Übergänge zwischen einer Driftzone und Bodygebieten der Feldeffekttransistorzellen. Die pn-Übergänge bilden eine intrinsische Bodydiode. In einem in Vorwärts- bzw. Durchlassrichtung vorgespannten Modus der Halbleitervorrichtung ist die Bodydiode in Durchlassrichtung vorgespannt, und ein bipolarer Strom von Elektronen und Löchern passiert die Driftzone und die Bodygebiete. Der Durchlassspannungsabfall über die Bodydiode und durch die Bodydiode hervorgerufene elektrische Verluste ergeben sich aus Parametern, z.B. Abmessungen dotierter Gebiete und Dotierstoffkonzentrationen in dotierten Gebieten, welche typischerweise im Hinblick auf die gewünschten Eigenschaften der Feldeffekttransistorzellen ausgewählt werden.
  • Es besteht ein Bedarf daran, auf Siliziumcarbid basierende Halbleitervorrichtungen zu verbessern.
  • ZUSAMMENFASSUNG
  • Eine Ausführungsform der vorliegenden Offenbarung bezieht sich auf eine Halbleitervorrichtung, die einen SiC-Halbleiterkörper, ein Gatedielektrikum und eine Gateelektrode enthält.
  • Die Halbleitervorrichtung enthält ferner einen ersten Graben, der sich von einer ersten Oberfläche des SiC-Halbleiterkörpers in den SiC-Halbleiterkörper erstreckt, und ein Übergangsmaterial im ersten Graben, wobei das Übergangsmaterial und der Halbleiterkörper eine Diode bilden.
  • Eine andere Ausführungsform der vorliegenden Offenbarung bezieht sich auf eine Halbleitervorrichtung, die einen SiC-Halbleiterkörper und einen Graben enthält, der sich von einer ersten Oberfläche des SiC-Halbleiterkörpers in den SiC-Halbleiterkörper erstreckt. Die Halbleitervorrichtung enthält ferner ein Gatedielektrikum, das an eine erste Seitenwand und einen Boden des Grabens grenzt, und ein Junction- bzw. Übergangsmaterial, das an eine zweite Seitenwand des Grabens grenzt und an den Boden des Grabens grenzt, wobei das Übergangsmaterial und der Halbleiterkörper eine Diode ausbilden.
  • Eine andere Ausführungsform der vorliegenden Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Vorsehen eines SiC-Halbleiterkörpers. Das Verfahren umfasst ferner ein Ausbilden eines Gatedielektrikums und einer Gateelektrode. Weiterhin umfasst das Verfahren ein Ausbilden eines ersten Grabens, der sich von einer ersten Oberfläche des SiC-Halbleiterkörpers in den SiC-Halbleiterkörper erstreckt. Überdies umfasst das Verfahren ein Ausbilden eines Übergangsmaterials im ersten Graben, wobei das Übergangsmaterial und der Halbleiterkörper eine Diode ausbilden.
  • Eine andere Ausführungsform der vorliegenden Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Vorsehen eines SiC-Halbleiterkörpers. Das Verfahren umfasst weiterhin ein Ausbilden eines Grabens, der sich von einer ersten Oberfläche des SiC-Halbleiterkörpers in den SiC-Halbleiterkörper erstreckt. Überdies umfasst das Verfahren ein Ausbilden eines Gatedielektrikums, das an eine erste Seitenwand grenzt und an einen Boden des Grabens grenzt. Das Verfahren umfasst ferner ein Ausbilden eines Übergangsmaterials, das an eine zweite Seitenwand des Grabens grenzt und an den Boden des Grabens grenzt, wobei das Übergangsmaterial und der Halbleiterkörper eine Diode ausbilden.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsformen zu liefern, und sie sind in diese Patentbeschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen der Halbleitervorrichtung und des Verfahrens zum Herstellen einer Halbleitervorrichtung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Ausführungsformen. Weitere Ausführungsformen sind in der folgenden Detailbeschreibung und den Ansprüchen beschrieben.
    • 1A und 1B veranschaulichen schematische Querschnittsansichten einer Ausführungsform einer Halbleitervorrichtung, die eine Diode enthält, die von einem Übergangsmaterial in einem Graben gebildet wird, wobei die Halbleitervorrichtung ferner eine Graben-Gateelektrode (1A) oder eine planare Gateelektrode (1B) aufweist.
    • 2A und 2B veranschaulichen schematische Querschnittsansichten von Ausführungsformen des Übergangsmaterials im Graben.
    • 3 bis 6 sind schematische Querschnittsansichten, um weitere Ausführungsformen einer Halbleitervorrichtung zu veranschaulichen.
    • 7 ist eine schematische Draufsicht, um eine Ausführungsform einer Halbleitervorrichtung mit Halbleiterstreifen zu veranschaulichen.
    • 8A und 8B sind schematische Querschnittsansichten, um Ausführungsformen einer Halbleitervorrichtung zu veranschaulichen.
    • 9 und 10 sind schematische Prozessablaufdiagramme, um Ausführungsformen von Herstellungsverfahren für eine Halbleitervorrichtung zu veranschaulichen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen eine Halbleitervorrichtung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind durch die gleichen Bezugszeichen in den verschiedenen Zeichnungen bezeichnet, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung und/oder Leistungsübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n- “ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+ “-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotie-rungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Zwei angrenzende Dotierungsgebiete des gleichen Leitfähigkeitstyps und mit verschiedenen Dotierstoffkonzentrationen bilden einen unipolaren Übergang, z.B. einen (n/n+)-Übergang oder einen (p/p+)-Übergang, entlang einer Grenzfläche zwischen den beiden Dotierungsgebieten. Beim unipolaren Übergang kann ein Dotierstoffkonzentrationsprofil orthogonal zum unipolaren Übergang eine Stufe oder einen Wendepunkt zeigen, bei der oder dem sich das Dotierstoffkonzentrationsprofil von konkav in konvex oder umgekehrt ändert.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Ein Parameter y mit einem Wert von zumindest c liest sich als c ≤ y, und ein Parameter y mit einem Wert von höchstens d liest sich als y ≤ d.
  • Ein sicherer Arbeitsbereich (SOA) definiert Spannungs- und Strombedingungen, unter denen man erwarten kann, dass eine Halbleitervorrichtung ohne Selbstschädigung arbeitet. Der SOA ist durch veröffentlichte maximale Werte für Vorrichtungsparameter wie maximaler Dauerlaststrom, maximale Gatespannung und andere gegeben.
  • IGFETs (Feldeffekttransistor mit isoliertem Gate) sind spannungsgesteuerte Vorrichtungen, die MOSFETs (Metall-Oxid-Halbleiter-FETs) und andere FETs mit Gateelektroden, die auf dotiertem Halbleitermaterial basieren, und/oder mit Gatedielektrika, die nicht oder nicht ausschließlich auf einem Oxid basieren, einschließen.
  • Gemäß einer Ausführungsform kann eine Halbleitervorrichtung einen Siliziumcarbid-, SiC-, Halbleiterkörper enthalten. Die Halbleitervorrichtung kann ferner ein Gatedielektrikum und eine Gateelektrode enthalten. Die Halbleitervorrichtung kann überdies einen ersten Graben enthalten, der sich von einer ersten Oberfläche des SiC-Halbleiterkörpers in den SiC-Halbleiterkörper erstreckt. Die Halbleitervorrichtung kann weiterhin ein Junction- bzw. Übergangsmaterial im ersten Graben enthalten. Das Übergangsmaterial und der Halbleiterkörper können eine Diode ausbilden.
  • Der SiC-Halbleiterkörper kann aus einer hexagonalen Phase von Siliziumcarbid, z.B. 4H-SiC, bestehen. Die <0001>-Kristall-achse kann um einen Versatzwinkel α zu einer zur ersten Oberfläche normalen Oberfläche geneigt sein. Die <11-20>-Kristall-achse kann um den Versatzwinkel α bezüglich der horizontalen Ebene geneigt sein. Die <1-100>-Kristallachse kann zur Querschnittsebene orthogonal sein. Der Versatzwinkel α kann in einem Bereich von 2° bis 8° liegen. Beispielsweise kann der Versatzwinkel α 4° betragen.
  • Das Gatedielektrikum und die Gateelektrode können eine Gatestruktur definieren. Das Gatedielektrikum kann eine Schicht oder eine Kombination von Schichten enthalten oder daraus bestehen, z.B. einen Schichtstapel dielektrischer Schichten, beispielsweise Oxidschichten wie etwa thermische Oxidschichten oder abgeschiedene Oxidschichten, z.B. LPCVD-(chemische Gasphasenabscheidung unter niedrigem Druck) Oxide, die Tetraethylorthosilikat (TEOS) als Precursor nutzen, PECVD-(plasmaunterstützte chemische Gasphasenabscheidung)Oxide, undotiertes Silikatglas (USG), Phosphorsilikatglas (PSG), Borsilikatglas (BSP), Borphosphorsilikatglas (BPSG), Nitridschichten, dielektrische Schichten mit hohem k und/oder dielektrische Schichten mit niedrigem k.
  • Die Gateelektrode kann eines oder eine Kombination von Elektrodenmaterialien, zum Beispiel dotiertes Halbleitermaterial wie etwa dotiertes polykristallines Silizium, Metall oder Metallverbindungen, enthalten oder daraus bestehen.
  • Gemäß einer Ausführungsform kann die Gatestruktur eine planare Gatestruktur sein. Eine planare Gatestruktur ist eine Gatestruktur mit dem Gatedielektrikum und der Gateelektrode, die auf der ersten Oberfläche des SiC-Halbleiterkörpers angeordnet ist. Eine Flussrichtung eines Stroms durch den Kanal einer planaren Gatestruktur kann eine laterale Richtung parallel zur ersten Oberfläche sein.
  • Gemäß einer anderen Ausführungsform kann die Gatestruktur eine Graben-Gatestruktur sein. Eine Graben-Gatestruktur ist eine Gatestruktur, die das Gatedielektrikum und die Gateelektrode aufweist, die in einem Gategraben angeordnet sind, der sich in den SiC-Halbleiterkörper erstreckt. Eine Flussrichtung eines Stroms durch den Kanal kann von der lateralen Richtung abweichen (sogenannter „vertikaler Kanal“) und kann einer Richtung senkrecht zur ersten Oberfläche oder einer Richtung parallel zu einer Seitenwandneigung des Gategrabens entsprechen. Solch ein vertikaler Kanal ist auch zumindest an Stellen im Fall einer planaren Gatestruktur möglich.
  • Das Übergangsmaterial im ersten Graben kann ein Material oder eine Materialkombination sein, das oder die eine Diode mit dem SiC-Halbleiterkörper bildet, der an das Übergangsmaterial grenzt.
  • Gemäß einer Ausführungsform kann die Diode eine Schottky-Diode sein, und das Übergangsmaterial kann ein beliebiges Metall oder eine beliebige Kombination von Metallen sein, die eine Schottky-Barriere mit dem SiC-Halbleiterkörper ausbilden. Beispielhafte Metalle oder Metallkombinationen, die einen Schottky-Übergang mit SiC vom n-Typ bilden, sind beispielsweise unter anderem Ti, TiN, Ti/TiN, Mo, MoN, WN.
  • Gemäß einer anderen Ausführungsform kann die Diode beispielsweise eine unipolare oder eine bipolare Übergangsdiode wie etwa eine nn+ -Übergangsdiode oder eine pp+ -Übergangsdiode oder eine pn-Übergangsdiode sein. Der Übergang kann ein Homoübergang im Fall eines aus SiC bestehenden Übergangsmaterials oder ein Heteroübergang im Fall eines von SiC verschiedenen Übergangsmaterials sein. Eine unipolare oder bipolare Hetero-Übergangsdiode kann beispielsweise zwischen dem SiC-Halbleiterkörper und einem aus polykristallinem Silizium bestehenden Übergangsmaterial gebildet werden.
  • Gemäß noch einer anderen Ausführungsform kann die Diode zum Beispiel eine Kombination einer Schottky-Diode und einer unipolaren oder bipolaren Übergangsdiode wie etwa einer nn+ -Übergangsdiode oder einer pp+ -Übergangsdiode oder einer pn-Übergangsdiode sein. Die unipolare oder bipolare Übergangsdiode kann zum Beispiel durch einen ersten Bereich des ersten Grabens gebildet werden, und die Schottky-Diode kann durch einen zweiten Bereich des ersten Grabens gebildet werden.
  • Die Diode kann einen niedrigeren Durchlassspannungsabfall als eine intrinsische bipolare Bodydiode der Halbleitervorrichtung aufweisen. Beispielsweise kann der Durchlassspannungsabfall der intrinischen bipolaren Diode in Siliziumcarbid zwischen 2,5 V und 3 V liegen, und der Durchlassspannungsabfall über die Diode im ersten Graben kann geringer als 2 V, z.B. geringer als 1,5 V, sein.
  • Die Diode im ersten Graben kann Einschaltverluste, Sperr-Erholungsverluste und eine thermische Beanspruchung in der Halbleitervorrichtung reduzieren. DC/DC-Wandler, die z.B. die Halbleitervorrichtung als Leistungsschalter in einer Gleichrichtungsstufe nutzen, können eine höhere Effizienz bzw. einen höheren Wirkungsgrad zeigen. Da die Diode im ersten Graben die interne Bodydiode für den kompletten SOA umgehen kann, kann eine bipolare Verschlechterung effektiv reduziert oder vermieden werden.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner einen zweiten Graben aufweisen, der sich von der ersten Oberfläche des SiC-Halbleiterkörpers in den SiC-Halbleiterkörper erstreckt. Das Gatedielektrikum und die Gateelektrode können im zweiten Graben angeordnet sein. Somit ist in dieser Ausführungsform eine Gatestruktur, die das Gatedielektrikum und die Gateelektrode umfasst, eine Graben-Gatestruktur.
  • Eine vertikale Ausdehnung der Gatestruktur kann in einem Bereich von 0,3 µm bis 5 µm, z.B. in einem Bereich von 0,5 µm bis 2 µm, liegen. Seitenwände des zweiten Grabens können vertikal sein oder können mit zunehmendem Abstand zur ersten Oberfläche spitz zulaufen. Eine Breite der Gatestrukturen in der Ebene der ersten Oberfläche kann in einem Bereich von 500 nm bis 5 µm, z.B. in einem Bereich von 1 µm bis 3 µm, liegen.
  • Der zweite Graben kann sich mit zunehmendem Abstand zur ersten Oberfläche verjüngen. Beispielsweise kann ein Verjüngungswinkel des zweiten Grabens bezüglich der vertikalen Richtung gleich dem Versatzwinkel α sein oder kann vom Versatzwinkel α um nicht mehr als ±1 Grad abweichen, so dass zumindest eine erste Mesa-Seitenwand von zwei gegenüberliegenden longitudinalen Mesa-Seitenwänden von einer Hauptkristallebene mit einer hohen Ladungsträgerbeweglichkeit, z.B. einer {11-20}-Kristall-ebene, gebildet wird. Eine der ersten Mesa-Seitenwand gegenüberliegende zweite Mesa-Seitenwand kann zu einer Hauptkristallebene um das Doppelte des Versatzwinkels α, z.B. um 4 Grad oder mehr, beispielsweise um etwa 8 Grad, geneigt sein. Eine Verjüngung und Abmessungen des zweiten Grabens können beispielsweise dem ersten Graben entsprechen.
  • Gemäß einer Ausführungsform kann eine erste Breite des ersten Grabens an der ersten Oberfläche einer zweiten Breite des zweiten Grabens an der ersten Oberfläche entsprechen, und eine erste Tiefe des ersten Grabens bezüglich der ersten Oberfläche kann einer zweiten Tiefe des zweiten Grabens bezüglich der ersten Oberfläche entsprechen. Beispielsweise können die ersten und zweiten Gräben mittels einer gemeinsamen Lithografiemaske beispielsweise mit gleichen Breiten von Maskenöffnungen zum Ausbilden der ersten und zweiten Gräben gebildet werden. Die ersten und zweiten Gräben können sich auch beispielsweise bezüglich Breite und/oder Tiefe unterscheiden.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner ein Sourcegebiet eines ersten Leitfähigkeitstyps aufweisen, das an das Gatedielektrikum an einer ersten Seitenwand des zweiten Grabens grenzt. Folglich kann ein Kanal (z.B. ein MOS-Kanal) auf die erste Seitenwand bezüglich gegenüberliegender erster und zweiter Seitenwände des zweiten Grabens begrenzt sein. Das Sourcegebiet kann auch an das Gatedielektrikum an gegenüberliegenden ersten bzw. zweiten Wänden des zweiten Grabens grenzen. Dadurch kann ein Kanal (z.B. ein MOS-Kanal) nicht nur an der ersten Seitenwand des zweiten Grabens, sondern auch an der zweiten Seitenwand des zweiten Grabens ausgebildet werden.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner ein Bodygebiet eines zweiten Leitfähigkeitstyps aufweisen, das an die erste Seitenwand des zweiten Grabens grenzt. Die Halbleitervorrichtung kann ferner ein erstes Abschirmgebiet des zweiten Leitfähigkeitstyps aufweisen, das an den Boden des zweiten Grabens grenzt und an die zweite Seitenwand des zweiten Grabens grenzt. Das erste Abschirmgebiet kann sich beispielsweise vom Boden der zweiten Seitenwand hoch zur ersten Oberfläche erstrecken. Das erste Abschirmgebiet kann beispielsweise über einen Kontakt auf der ersten Oberfläche elektrisch verbunden sein. Das erste Abschirmgebiet kann auch unterhalb des Bodens des zweiten Grabens ausgebildet sein und kann an den Boden des zweiten Grabens grenzen (z.B. nur grenzen). Das erste Abschirmgebiet kann beispielsweise am Boden des zweiten Grabens elektrisch verbunden sein. Das Vorhandensein des ersten Abschirmgebiets kann das effektive elektrische Feld am Boden des zweiten Grabens reduzieren.
  • Gemäß einer Ausführungsform können das Gatedielektrikum und die Gateelektrode ein Teil einer planaren Gateelektrodenstruktur sein, die auf der ersten Oberfläche des SiC-Halbleiterkörpers angeordnet ist. Dadurch kann ein Kanalstrom beispielsweise zumindest an Stellen entlang einer lateralen Richtung parallel zur ersten Oberfläche fließen. Dies kann einen vereinfachten Herstellungsprozess ermöglichen, der ein Ätzen von Gategräben vermeidet.
  • Gemäß einer Ausführungsform umfasst das Übergangsmaterial zumindest eines: i) eines Metalls oder ii) eines dotierten polykristallinen Siliziums. Das Übergangsmaterial kann zumindest teilweise den ersten Graben füllen. Die Diode kann eine Schottky-Diode sein, die von einem Schottky-Übergang zwischen dem Halbleiterkörper und dem Metall gebildet wird, das den ersten Graben zumindest teilweise füllt. Beispielhafte Metalle oder Metallkombinationen, die einen Schottky-Übergang mit SiC vom n-Typ bilden, sind beispielsweise unter anderem Ti, TiN, Ti/TiN, Mo, MoN, WN. Das Übergangsmaterial kann auch dotiertes polykristallines Silizium sein, und die entsprechende Diode kann beispielsweise eine unipolare oder eine bipolare Übergangsdiode wie etwa eine nn+ -Hetero-Übergangsdiode oder eine pp+ -Hetero-Übergangsdiode oder eine pn-Hetero-Übergangsdiode sein. Gemäß noch einer anderen Ausführungsform kann die Diode beispielsweise eine Kombination einer Schottky-Diode und einer unipolaren oder bipolaren Übergangsdiode wie etwa einer nn+ -Übergangsdiode oder einer pp+ -Übergangsdiode oder einer pn-Übergangsdiode sein. Eine Dotierungskonzentration des Übergangsmaterials kann beispielsweise entlang der vertikalen Richtung variieren. Das Übergangsmaterial kann auch eine Vielzahl verschiedener Metalle enthalten, die eine Vielzahl von parallel verbundenen Schottky-Übergangsdioden bilden. Die verschiedenen Metalle können beispielsweise in verschiedenen Bereichen des ersten Grabens angeordnet sein. Das Übergangsmaterial kann auch i) einen Halbleiter oder eine Kombination von Halbleitern und ii) ein Metall oder eine Kombination von Metallen in verschiedenen Bereichen des ersten Grabens enthalten, wodurch i1) eine Schottky-Diode und i2) eine unipolare oder bipolare Übergangsdiode wie etwa eine nn+ -Übergangsdiode oder eine pp+ -Übergangsdiode oder eine pn-Übergangsdiode, die parallel verbunden sind, oder eine beliebige Kombination davon gebildet werden.
  • Gemäß einer Ausführungsform können der erste Graben und der zweite Graben in einem Transistorzellen-Array der Halbleitervorrichtung angeordnet sein. Das Transistorzellen-Array kann beispielsweise von einer Randabschlussstruktur umgeben oder teilweise umgeben sein. Der erste Graben, der ein Teil der Diode ist, kann beispielsweise zwischen Transistorzellen, z.B. zwischen zwei zweiten Gräben, angeordnet sein.
  • Gemäß einer Ausführungsform kann eine Vielzahl der ersten Gräben über dem Transistorzellen-Array unregelmäßig verteilt sein. Wenn ein Gebiet eines Teils des oder des gesamten Transistorzellen-Arrays an der ersten Oberfläche in n gleiche Teilgebiete geteilt ist, wobei n eine ganze Zahl zwischen 4 und 100 ist, wird eine Verteilung der ersten Gräben als unregelmäßig betrachtet, falls sich ein Prozentanteil eines Gebiets der ersten Gräben an der ersten Oberfläche um mehr als 10 % unter den n Teilgebieten unterscheidet. Eine unregelmäßige Verteilung der ersten Gräben kann beispielsweise eine Verbesserung von Schaltcharakteristiken der Halbleitervorrichtung ermöglichen.
  • Gemäß einer anderen Ausführungsform ist die Vielzahl der ersten Gräben regelmäßig (mit anderen Worten: gleichmäßig) über das Transistorzellen-Array verteilt. Wenn ein Gebiet eines Teils des oder des gesamten Transistorzellen-Arrays an der ersten Oberfläche in n gleiche Teilgebiete geteilt ist, wobei n eine ganze Zahl zwischen 4 und 100 ist, wird eine Verteilung der ersten Gräben als regelmäßig betrachtet, falls sich ein Prozentanteil eines Gebiets der ersten Gräben an der ersten Oberfläche um weniger als 10 % unter den n Teilgebieten unterscheidet.
  • Gemäß einer Ausführungsform können die Gateelektrode und der erste Graben parallel entlang einer ersten lateralen Richtung verlaufend streifenförmig sein. Beispielsweise können sich die Gateelektrode und der erste Graben von einem lateralen Ende eines Transistorzellen-Arrays zu einem gegenüberliegenden lateralen Ende des Transistorzellen-Arrays erstrecken.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner ein zweites Abschirmgebiet des zweiten Leitfähigkeitstyps aufweisen, das an den Boden des ersten Grabens grenzt. Das erste Abschirmgebiet und das zweite Abschirmgebiet können beispielsweise zumindest teilweise oder ganz mittels eines gemeinsamen Ionenimplantationsprozesses gebildet werden. Mit anderen Worten kann beispielsweise ein und dieselbe Ionenimplantationsmaske zum Ausbilden der ersten und zweiten Abschirmgebiete verwendet werden.
  • Gemäß einer Ausführungsform kann ein Dotierungskonzentrationsprofil des ersten Abschirmgebiets entlang einer vertikalen Ausdehnung (Abmessung) zwischen einem Boden des zweiten Grabens und einem Boden des ersten Abschirmgebiets einem Dotierungskonzentrationsprofil des zweiten Abschirmgebiets entlang der vertikalen Ausdehnung, zumindest zwischen einem Boden des ersten Grabens und einem Boden des zweiten Abschirmgebiets, entsprechen. Beispielsweise kann das Dotierungskonzentrationsprofil des ersten Abschirmgebiets unterhalb des Bodens des zweiten Grabens dem Dotierungskonzentrationsprofil des zweiten Abschirmgebiets unterhalb des Bodens des ersten Grabens entsprechen. Dies kann ermöglichen, einen Fertigungsaufwand der Diode zu reduzieren, wenn die ersten und zweiten Gräben mittels eines gemeinsamen Ätzprozesses zusammen gebildet werden und wenn zumindest ein Teil der ersten und zweiten Abschirmgebiete mittels eines gemeinsamen Ionenimplantationsprozesses zusammen gebildet wird. Zusätzlich oder als Alternative dazu können das erste Abschirmgebiet und das zweite Abschirmgebiet das gleiche Dotierungskonzentrationsprofil entlang zumindest einer lateralen Richtung aufweisen.
  • Gemäß einer Ausführungsform können sich die ersten und zweiten Abschirmgebiete in zumindest einem eines Dotierungskonzentrationsprofils entlang der vertikalen Richtung und einer Abmessung entlang der vertikalen Richtung unterscheiden. Beispielsweise kann sich das erste Abschirmgebiet von unterhalb eines Bodens des zweiten Grabens aufwärts bis zur ersten Oberfläche erstrecken, und das zweite Abschirmgebiet kann sich von unterhalb eines Bodens des ersten Grabens aufwärts bis zu einer vertikalen Position unterhalb der ersten Oberfläche erstrecken. Mit anderen Worten kann das zweite Abschirmgebiet beispielsweise unterhalb der ersten Oberfläche vergraben sein. Das zweite Abschirmgebiet kann beispielsweise mit dem Übergangsmaterial im ersten Graben elektrisch gekoppelt sein.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner ein Driftgebiet des ersten Leitfähigkeitstyps aufweisen. Optional kann die Halbleitervorrichtung ein erstes Stromausbreitungsgebiet des ersten Leitfähigkeitstyps aufweisen, das zwischen dem Bodygebiet und dem Driftgebiet angeordnet ist. Das erste Stromausbreitungsgebiet kann an die erste Seitenwand des zweiten Grabens und den Boden des zweiten Grabens grenzen. Eine Dotierungskonzentration des ersten Stromausbreitungsgebiets kann höher als eine Dotierungskonzentration des Driftgebiets sein. Das erste Stromausbreitungsgebiet kann eine Reduzierung des Ein-Zustands- bzw. Durchlasswiderstands ermöglichen, indem ein niederohmiger Strompfad für einen Laststrom vorgesehen wird, der ein Kanalgebiet verlässt und in das Driftgebiet in Richtung eines Drainkontakts an einer zweiten Oberfläche des SiC-Halbleiterkörpers gerichtet ist, die der ersten Oberfläche entgegengesetzt ist.
  • Gemäß einer Ausführungsform kann das erste Stromausbreitungsgebiet zwischen dem ersten bzw. zweiten Abschirmgebiet angeordnet sein. Das erste Stromausbreitungsgebiet und das Bodygebiet können einen pn-Übergang bilden. Das erste Stromausbreitungsgebiet kann beispielsweise auch in einem vertikalen Abstand vom Bodygebiet gelegen sein.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner ein zweites Stromausbreitungsgebiet des ersten Leitfähigkeitstyps aufweisen, das an den Boden des ersten Grabens grenzt. Eine Dotierungskonzentration des zweiten Stromausbreitungsgebiets kann beispielsweise höher als eine Dotierungskonzentration des Driftgebiets sein.
  • Gemäß einer Ausführungsform können sich die ersten und zweiten Stromausbreitungsgebiete in zumindest einem eines Dotierungskonzentrationsprofils entlang der vertikalen Richtung und einer Abmessung entlang der vertikalen Richtung unterscheiden. Dies kann beispielsweise eine separate Optimierung des elektrischen Abschirmverhaltens um i) die Diode im ersten Graben durch das zweite Stromausbreitungsgebiet und ii) die Gatestruktur im zweiten Graben durch das erste Stromausbreitungsgebiet ermöglichen.
  • Gemäß einer Ausführungsform kann eine Halbleitervorrichtung einen SiC-Halbleiterkörper aufweisen. Die Halbleitervorrichtung kann ferner einen Graben aufweisen, der sich von einer ersten Oberfläche des SiC-Halbleiterkörpers in den SiC-Halbleiterkörper erstreckt. Die Halbleitervorrichtung kann ferner ein Gatedielektrikum aufweisen, das an eine erste Seitenwand und einen Boden des Grabens grenzt. Die Halbleitervorrichtung kann ferner ein Übergangsmaterial aufweisen, das an eine zweite Seitenwand des Grabens grenzt und an den Boden des Grabens grenzt. Das Übergangsmaterial und der Halbleiterkörper können eine Diode ausbilden. Die Ausführungsform kann ein kompaktes Design einer Gatestruktur und einer Diode ermöglichen, indem die Gatestruktur und die Diode innerhalb eines einzigen Grabens integriert werden und indem gegenüberliegende Seitenwände des Grabens für verschiedene Funktionen, z.B. einen MOSFET-Kanal an der ersten Seitenwand und eine Diode an der zweiten Seitenwand, genutzt werden. Details bezüglich des SiC-Halbleiterkörpers, des Gatedielektrikums, der Gateelektrode, des Übergangsmaterials und der Diode, die bezüglich der obigen Ausführungsformen beschrieben wurden, sollen auf diese Ausführungsform gleichermaßen Anwendung finden. In dieser Hinsicht kann der Graben dem hierin beschriebenen ersten Graben entsprechen.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner eine Gateelektrode im Graben und ein Dielektrikum im Graben aufweisen. Das Dielektrikum kann eine elektrische Isolierung zwischen der Gateelektrode und dem Übergangsmaterial im Graben vorsehen. Das Dielektrikum kann eine Schicht oder eine Kombination von Schichten enthalten oder daraus bestehen, z.B. einen Schichtstapel von dielektrischen Schichten, beispielsweise Oxidschichten wie etwa thermische Oxidschichten oder abgeschiedene Oxidschichten, z.B. LPCVD-(chemische Gasphasenabscheidung unter niedrigem Druck) Oxide, die Tetraethylorthosilikat (TEOS) als Precursor nutzen, PECVD-(plasmaunterstützte chemische Gasphasenabscheidung)Oxide, undotiertes Silikatglas (USG), Phosphorsilikatglas (PSG), Borsilikatglas (BSP), Borphosphorsilikatglas (BPSG), Nitridschichten, dielektrische Schichten mit hohem k oder dielektrische Schichten mit niedrigem k.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner ein Abschirmgebiet eines zweiten Leitfähigkeitstyps aufweisen, das an einen Boden des Grabens grenzt. Das Abschirmgebiet kann ferner an zumindest einen Teil einer zweiten Seitenwand des Grabens grenzen. Das Vorhandensein des Abschirmgebiets kann beispielsweise das effektive elektrische Feld an einem Boden des zweiten Grabens reduzieren. In einigen Ausführungsformen kann das Abschirmgebiet den gleichen oder ähnlichen Merkmalen wie das hierin beschriebene zweite Abschirmgebiet entsprechen und/oder diese aufweisen. Gemäß einer Ausführungsform kann ein Stromausbreitungsgebiet zum Beispiel lateral an das Abschirmgebiet grenzen.
  • Gemäß einer Ausführungsform kann ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Vorsehen bzw. ein Bereitstellen eines SiC-Halbleiterkörpers aufweisen. Das Verfahren kann ferner ein Ausbilden eines Gatedielektrikums und einer Gateelektrode aufweisen. Überdies kann das Verfahren ein Ausbilden eines ersten Grabens, der sich von einer ersten Oberfläche des SiC-Halbleiterkörpers in den SiC-Halbleiterkörper erstreckt, aufweisen. Das Verfahren kann weiterhin ein Ausbilden eines Übergangsmaterials im ersten Graben aufweisen, wobei das Übergangsmaterial und der Halbleiterkörper eine Diode bilden. Details bezüglich des SiC-Halbleiterkörpers, des Gatedielektrikums, der Gateelektrode, des Übergangsmaterials und der Diode, die bezüglich der obigen Ausführungsformen beschrieben wurden, sollen auf diese Ausführungsform gleichermaßen Anwendung finden.
  • Gemäß einer anderen Ausführungsform kann ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Vorsehen eines SiC-Halbleiterkörpers aufweisen. Überdies kann das Verfahren ein Ausbilden eines Grabens aufweisen, der sich von einer ersten Oberfläche des SiC-Halbleiterkörpers in den SiC-Halbleiterkörper erstreckt. Das Verfahren kann weiterhin ein Ausbilden eines Gatedielektrikums aufweisen, das an eine erste Seitenwand grenzt und an einen Boden des Grabens grenzt. Das Verfahren kann ferner ein Ausbilden eines Übergangsmaterials aufweisen, das an eine zweite Seitenwand des Grabens grenzt und an den Boden des Grabens grenzt. Das Übergangsmaterial und der Halbleiterkörper können eine Diode bilden. Details bezüglich des SiC-Halbleiterkörpers, des Gatedielektrikums, der Gateelektrode, des Übergangsmaterials und der Diode, die bezüglich der obigen Ausführungsformen beschrieben wurden, sollen auf diese Ausführungsform gleichermaßen Anwendung finden.
  • Die oben beschriebenen Ausführungsformen können in beliebiger Weise kombiniert werden.
  • Die oben beschriebenen Ausführungsformen werden bezüglich beispielhafter, im Folgenden beschriebener Figuren weiter veranschaulicht.
  • Bezug nehmend auf die schematischen Querschnittsansichten der 1A und 1B umfasst eine Halbleitervorrichtung 100 einen Siliziumcarbid, SiC-, Halbleiterkörper 102. Die Halbleitervorrichtung 100 umfasst ferner ein Gatedielektrikum 104 und eine Gateelektrode 106, die eine Gatestruktur bilden. Die Halbleitervorrichtung umfasst ferner einen ersten Graben 108, der sich von einer ersten Oberfläche 110 des SiC-Halbleiterkörpers 102 in den SiC-Halbleiterkörper 102 erstreckt. Die Halbleitervorrichtung 100 umfasst ferner ein Übergangsmaterial 112 im ersten Graben 108. Das Übergangsmaterial 112 und der Halbleiterkörper 102 bilden eine Diode. Details bezüglich des SiC-Halbleiterkörpers, des Gatedielektrikums, der Gateelektrode, des Übergangsmaterials und der Diode, die bezüglich der obigen Ausführungsformen beschrieben wurden, sollen auf die in 1A und 1B veranschaulichten beispielhaften Ausführungsformen gleichermaßen Anwendung finden.
  • In der in 1A veranschaulichten beispielhaften Ausführungsform ist die Gatestruktur eine Graben-Gatestruktur. Mit anderen Worten sind das Gatedielektrikum 104 und die Gateelektrode 106 in einem zweiten Graben 114 angeordnet, der sich von der ersten Oberfläche 110 des SiC-Halbleiterkörpers 102 in den SiC-Halbleiterkörper 102 erstreckt. Eine erste Breite w1 des ersten Grabens 108 an der ersten Oberfläche 110 kann einer zweiten Breite w2 des zweiten Grabens 114 an der ersten Oberfläche 110 entsprechen. Eine erste Tiefe d1 des ersten Grabens 108 bezüglich der ersten Oberfläche 110 kann ebenfalls einer zweiten Tiefe d2 des zweiten Grabens 114 bezüglich der ersten Oberfläche 110 entsprechen. Gemäß anderen Ausführungsformen können sich die ersten und zweiten Breiten w1, w2 auch voneinander unterscheiden. Desgleichen können sich auch die ersten und zweiten Tiefen d1, d2 voneinander unterscheiden.
  • In der in 1B veranschaulichten beispielhaften Ausführungsform ist die Gatestruktur eine planare Gatestruktur. Mit anderen Worten sind das Gatedielektrikum 104 und die Gateelektrode 106 auf der ersten Oberfläche 110 des SiC-Halbleiterkörpers 102 angeordnet.
  • Bezug nehmend auf die schematische Querschnittsansicht von 2A kann das Übergangsmaterial 112 im ersten Graben 108 eine Kombination von Materialien 1121, 1122 in der Form eines Schichtstapels umfassen, der Seitenwände und einen Boden des ersten Grabens 108 auskleidet. Obgleich der in 2A veranschaulichte Schichtstapel eine duale Schicht ist, kann die Anzahl gestapelter Schichten größer als zwei, zum Beispiel drei, vier oder noch größer, sein.
  • Bezug nehmend auf die schematische Querschnittsansicht von 2B kann das Übergangsmaterial 112 im ersten Graben 108 eine Kombination von Materialien 1121, 1122 umfassen, die entlang einer vertikalen Richtung gestapelt sind. Obgleich der in 2B veranschaulichte Stapel zwei Materialien umfasst, kann die Anzahl gestapelter Materialien größer als zwei, zum Beispiel drei, vier oder noch größer, sein. Folglich kann eine parallele Verbindung einer beliebigen Kombination verschiedener Dioden, z.B. einer Schottky-Übergangsdiode, einer nn+ -Übergangsdiode, einer pp+-Übergangsdiode oder einer pn-Übergangsdiode, erreicht werden.
  • Das Übergangsmaterial 112 kann den ersten Graben 108 beispielsweise teilweise oder vollständig füllen.
  • Bezug nehmend auf die schematische Querschnittsansicht von 3 weist die Halbleitervorrichtung 100 ferner ein Sourcegebiet 116 eines ersten Leitfähigkeitstyps auf, das an das Gatedielektrikum 104 an einer ersten Seitenwand 118 des zweiten Grabens 114 grenzt. Das Sourcegebiet 116 kann optional auch an das Gatedielektrikum 104 an einer gegenüberliegenden zweiten Seitenwand 120 des zweiten Grabens 114 grenzen. Diese optionale Anordnung des Sourcegebiets 116 ist in 3 durch eine gestrichelte Linie veranschaulicht. Die Halbleitervorrichtung 100 weist ferner ein Bodygebiet 122 eines zweiten Leitfähigkeitstyps auf, das an die erste Seitenwand 118 des zweiten Grabens 114 grenzt. Die Halbleitervorrichtung weist ferner erstes Abschirmgebiet 124 des zweiten Leitfähigkeitstyps auf, das an einen Boden 126 des zweiten Grabens 114 grenzt und an die zweite Seitenwand 120 des zweiten Grabens 114 grenzt. Die Halbleitervorrichtung 100 weist ferner ein zweites Abschirmgebiet 128 des zweiten Leitfähigkeitstyps auf, das an einen Boden 130 des ersten Grabens 108 grenzt.
  • In der in 3 veranschaulichten beispielhaften Ausführungsform ist die Diode nur an einer ersten Seitenwand 132 des ersten Grabens 108 ausgebildet.
  • Details bezüglich des SiC-Halbleiterkörpers, des Gatedielektrikums, der Gateelektrode, des Übergangsmaterials, der Diode, der ersten und zweiten Abschirmgebiete, die bezüglich der obigen Ausführungsformen beschrieben wurden, sollen auf die in 3 veranschaulichte beispielhafte Ausführungsform gleichermaßen Anwendung finden.
  • In der in der schematischen 4 veranschaulichten beispielhaften Ausführungsform ist die Diode nicht nur an der ersten Seitenwand 132 des ersten Grabens 108, sondern auch an einer zweiten Seitenwand 134 des ersten Grabens 108 ausgebildet. Die Diode an der zweiten Seitenwand 134 kann durch das Übergangsmaterial 112 und ein Diodengebiet 136 des zweiten Leitfähigkeitstyps ausgebildet sein, das an das Übergangsmaterial 112 an der zweiten Seitenwand 134 grenzt. Das Diodengebiet 136 kann beispielsweise mittels eines oder mehrerer Ionenimplantationsprozesse gebildet werden. Eine Dosis des einen oder mehrerer Ionenimplantationsprozesse zum Ausbilden des Diodengebiets 136 kann geeignet eingestellt werden, um beispielsweise eine Gegendotierung zu ermöglichen. Ein lateraler Abstand 1 zwischen lateralen Enden des Sourcegebiets 116 und des Bodygebiets 122 kann geeignet eingestellt werden, um beispielsweise einen Kurzschluss zwischen und Source und Drain zu vermeiden. Die Halbleitervorrichtung weist ferner ein Driftgebiet 138 des ersten Leitfähigkeitstyps und ein erstes Stromausbreitungsgebiet 140 des ersten Leitfähigkeitstyps auf, das zwischen dem Bodygebiet 122 und einem Driftgebiet 138 angeordnet ist. Das erste Stromausbreitungsgebiet 140 kann an die erste Seitenwand 118 des zweiten Grabens 114 und den Boden 126 des zweiten Grabens 114 grenzen. Die Halbleitervorrichtung 100 weist ferner ein zweites Stromausbreitungsgebiet 142 des ersten Leitfähigkeitstyps auf, das an den Boden 130 des ersten Grabens 108 grenzt.
  • Details bezüglich des ersten SiC-Halbleiterkörpers, des Gatedielektrikums, der Gateelektrode, des Übergangsmaterials, der Diode, der ersten und zweiten Abschirmgebiete und der ersten und zweiten Stromausbreitungsgebiete, die oben bezüglich der Ausführungsformen beschrieben wurden, sollen auf die in 4 veranschaulichte Ausführungsform gleichermaßen Anwendung finden.
  • Ein kompaktes Design von Transistorzellen und der Diode wird unter Bezugnahme auf die schematische Querschnittsansicht von 5 veranschaulicht. Das zweite Abschirmgebiet 128 ist an der zweiten Seitenwand 134 des ersten Grabens 108 weggelassen und grenzt an den Boden 130 des ersten Grabens. Daher ist die Diode an beiden der ersten und zweiten Seitenwände 132, 134 des ersten Grabens 108 ausgebildet.
  • Ein anderes kompaktes Design von Transistorzellen und der Diode wird unter Bezugnahme auf die schematische Querschnittsansicht von 6 veranschaulicht. Die Halbleitervorrichtung 100 weist einen Graben 144 auf, der sich von der ersten Oberfläche 110 des SiC-Halbleiterkörpers 102 in den SiC-Halbleiterkörper 102 erstreckt. Das Gatedielektrikum 104 grenzt an eine erste Seitenwand 146 und einen Boden 148 des Grabens 144. Die Halbleitervorrichtung 100 weist ferner das Übergangsmaterial 112 auf, das an eine zweite Seitenwand 150 des Grabens 144 grenzt und an den Boden 148 des Grabens 144 grenzt. Das Übergangsmaterial 112 und der Halbleiterkörper 102 bilden eine Diode. Das Übergangsmaterial 112 und die Gateelektrode 106 sind durch ein Zwischenschicht-Dielektrikum 152 im Graben 144 elektrisch isoliert. Ein Abschirmgebiet 153 des zweiten Leitfähigkeitstyps grenzt an den Boden 148 des Grabens 144.
  • Details bezüglich des SiC-Halbleiterkörpers, des Gatedielektrikums, der Gateelektrode, des Übergangsmaterials, des Abschirmgebiets und der Diode, die oben bezüglich der Ausführungsformen beschrieben wurden, sollen auf die in 6 veranschaulichte Ausführungsform gleichermaßen Anwendung finden.
  • Bezug nehmend auf die schematische Draufsicht von 7 werden ausgewählte Gebiete einer Ausführungsform der Halbleitervorrichtung 100 veranschaulicht. Halbleiterstreifen 154 des zweiten Leitfähigkeitstyps, z.B. vergrabene Halbleiterstreifen 154 oder Halbleiterstreifen, die an die erste Oberfläche 110 grenzen, können entlang einer lateralen Richtung parallel verlaufen, die von einer Ausdehnungsrichtung des ersten Grabens 108 verschieden, z.B. senkrecht zur Ausdehnungsrichtung des ersten Grabens 108, ist. Die Halbleiterstreifen 154 können beispielsweise eine Verbesserung einer elektrischen Verbindung mit dem zweiten Abschirmgebiet 128 ermöglichen. Die Halbleiterstreifen 154 können beispielsweise einen Boden in einem gleichen vertikalen Abstand zur ersten Oberfläche wie das zweite Abschirmgebiet 128 aufweisen.
  • Bezug nehmend auf die schematische Querschnittsansicht der 8A und 8B kann ein hochdotiertes Halbleitergebiet 156 des zweiten Leitfähigkeitstyps an der ersten Oberfläche 110 mit sowohl dem Bodygebiet 116 als auch dem Diodengebiet 136 überlappend ausgebildet sein. Das hochdotierte Halbleitergebiet 156 des zweiten Leitfähigkeitstyps kann eine elektrische Verbindung des Bodygebiets 112 über die erste Oberfläche 110 verbessern und kann ferner einen Kurzschluss zwischen Source und Drain unterdrücken.
  • 9 ist ein schematisches Flussdiagramm, um ein Verfahren 1000 zum Herstellen einer Halbleitervorrichtung zu veranschaulichen.
  • Man wird erkennen, dass, während das Verfahren 1000 im Folgenden als eine Reihe von Schritten oder Ereignissen veranschaulicht und beschrieben wird, die veranschaulichte Reihenfolge solcher Schritte oder Ereignisse nicht in einem beschränkenden Sinn zu interpretieren ist. Beispielsweise können einige Schritte in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Ereignissen abgesehen von jenen, die hierin veranschaulicht und/oder beschrieben werden, erfolgen. Außerdem können nicht alle Schritte erforderlich sein, um einen oder mehrere Aspekte von Ausführungsformen der Offenbarung hierin zu verwirklichen. Einer oder mehrere der Schritte, die hierin dargestellt sind, können auch in einen oder mehrere separate Teilschritte und/oder Phasen unterteilt sein.
  • Prozessmerkmal F10 umfasst ein Vorsehen eines SiC-Halbleiterkörpers.
  • Prozessmerkmal F11 umfasst ein Ausbilden eines Gatedielektrikums und einer Gateelektrode.
  • Prozessmerkmal F12 umfasst ein Ausbilden eines ersten Grabens, der sich von einer ersten Oberfläche des SiC-Halbleiterkörpers in den SiC-Halbleiterkörper erstreckt.
  • Prozessmerkmal F13 umfasst ein Ausbilden eines Übergangsmaterials im ersten Graben, wobei das Übergangsmaterial und der Halbleiterkörper eine Diode ausbilden.
  • In zumindest einigen Ausführungsformen des Verfahrens 1000 gelten die folgenden Merkmale (falls anwendbar) allein oder in Kombination:
    1. (i) ein Ausbilden zumindest eines des Bodygebiets, des ersten Abschirmgebiets, des zweiten Abschirmgebiets, des Sourcegebiets, des Diodengebiets, des ersten Stromausbreitungsgebiets, des zweiten Stromausbreitungsgebiets, des hochdotierten Halbleitergebiets umfasst zumindest einen maskierten oder nicht maskierten Ionenimplantationsprozess;
    2. (ii) ein Ausbilden des ersten Grabens wird nach Schritt (i) ausgeführt;
    3. (iii) ein Ausbilden des zweiten Grabens wird zusammen mit oder nach einem Ausbilden des ersten Grabens ausgeführt;
    4. (iv) das Gatedielektrikum und die Gateelektrode werden in dem ersten Graben und in dem zweiten Graben gebildet;
    5. (v) das Gatedielektrikum und die Gateelektrode werden aus dem zweiten Graben entfernt;
    6. (vi) das Übergangsmaterial wird im zweiten Graben nach Ausführen von (ii) bis (v) gebildet;
    7. (vii) die Gateelektrode und das Übergangsmaterial werden mittels eines gemeinsamen Abscheidungsprozesses von polykristallinem Silizium gebildet.
  • 10 ist ein schematisches Flussdiagramm, um ein Verfahren 2000 zum Herstellen einer Halbleitervorrichtung zu veranschaulichen.
  • Man wird erkennen, dass, während das Verfahren 2000 im Folgenden als eine Reihe von Schritten oder Ereignissen veranschaulicht und beschrieben wird, die veranschaulichte Reihenfolge solcher Schritte oder Ereignisse nicht in einem beschränkenden Sinn zu interpretieren ist. Beispielsweise können einige Schritte in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Ereignissen abgesehen von jenen, die hierin veranschaulicht und/oder beschrieben werden, stattfinden. Außerdem können nicht alle Schritte erforderlich sein, um einen oder mehrere Aspekte von Ausführungsformen der Offenbarung hierin zu verwirklichen. Einer oder mehrere der Schritte, die hierin dargestellt sind, können auch in einen oder mehrere separate Teilschritte und/oder Phasen unterteilt sein.
  • Prozessmerkmal F20 umfasst ein Vorsehen eines SiC-Halbleiterkörpers.
  • Prozessmerkmal F21 umfasst ein Ausbilden eines Grabens, der sich von einer ersten Oberfläche des SiC-Halbleiterkörpers in den SiC-Halbleiterkörper erstreckt.
  • Prozessmerkmal F22 umfasst ein Ausbilden eines Gatedielektrikums, das an eine erste Seitenwand und einen Boden des Grabens grenzt.
  • Prozessmerkmal F23 umfasst ein Ausbilden eines Übergangsmaterials, das an eine zweite Seitenwand des Grabens grenzt und an den Boden des Grabens grenzt, wobei das Übergangsmaterial und der Halbleiterkörper eine Diode ausbilden.
  • In zumindest einigen Ausführungsformen des Verfahrens 2000 gelten die folgenden Merkmale (falls anwendbar) allein oder in Kombination:
    1. (i) ein Ausbilden zumindest eines des Bodygebiets, des Abschirmgebiets, des Sourcegebiets umfasst zumindest einen maskierten oder nicht maskierten Ionenimplantationsprozess;
    2. (ii) ein Ausbilden des ersten Grabens wird nach (i) ausgeführt;
    3. (iii) das Gatedielektrikum und die Gateelektrode werden im Graben ausgebildet;
    4. (iv) das Gatedielektrikum und die Gateelektrode werden mittels eines maskierten Ätzprozesses aus einem Teil des Grabens entfernt;
    5. (v) das Übergangsmaterial wird im Teil des Grabens nach Ausführen von (iv) ausgebildet.
  • Obwohl spezifische Ausführungsformen hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (21)

  1. Halbleitervorrichtung (100), die aufweist: einen SiC-Halbleiterkörper (102); ein Gatedielektrikum (104) und eine Gateelektrode (106); einen ersten Graben (108), der sich von einer ersten Oberfläche (110) des SiC-Halbleiterkörpers (102) in den SiC-Halbleiterkörper (102) erstreckt; und ein Übergangsmaterial (112) im ersten Graben (108), wobei das Übergangsmaterial (112) und der Halbleiterkörper (102) eine Diode ausbilden.
  2. Halbleitervorrichtung (100) nach Anspruch 1, ferner aufweisend einen zweiten Graben (114), der sich von der ersten Oberfläche (110) des SiC-Halbleiterkörpers (102) in den SiC-Halbleiterkörper (102) erstreckt, wobei das Gatedielektrikum (104) und die Gateelektrode (106) im zweiten Graben (114) angeordnet sind.
  3. Halbleitervorrichtung (100) nach Anspruch 2, wobei eine erste Breite (w1) des ersten Grabens (108) an der ersten Oberfläche (110) einer zweiten Breite (w2) des zweiten Grabens (114) an der ersten Oberfläche (110) entspricht und eine erste Tiefe (d1) des ersten Grabens (108) bezüglich der ersten Oberfläche (110) einer zweiten Tiefe (d2) des zweiten Grabens (114) bezüglich der ersten Oberfläche (110) entspricht.
  4. Halbleitervorrichtung (100) nach einem der Ansprüche 2 und 3, ferner aufweisend ein Sourcegebiet (116) eines ersten Leitfähigkeitstyps, das an das Gatedielektrikum (104) an einer ersten Seitenwand (118) des zweiten Grabens (114) grenzt oder an das Gatedielektrikum (104) an gegenüberliegenden ersten bzw. Seitenwänden (118, 120) des zweiten Grabens (114) grenzt.
  5. Halbleitervorrichtung (100) nach einem der Ansprüche 2 bis 4, ferner aufweisend ein Bodygebiet (122) eines zweiten Leitfähigkeitstyps, das an die erste Seitenwand (118) des zweiten Grabens (114) grenzt, und ein erstes Abschirmgebiet (124) des zweiten Leitfähigkeitstyps, das an den Boden (126) des zweiten Grabens (114) grenzt und an die zweite Seitenwand (120) des zweiten Grabens (114) grenzt.
  6. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei das Gatedielektrikum (104) und die Gateelektrode (106) Teil einer planaren Gateelektrodenstruktur sind, die auf der ersten Oberfläche (110) des SiC-Halbleiterkörpers (102) angeordnet ist.
  7. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei das Übergangsmaterial (112) zumindest eines i) eines Metalls oder ii) eines dotierten polykristallinen Siliziums enthält und wobei das Übergangsmaterial (112) den ersten Graben (108) zumindest teilweise füllt.
  8. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei der erste Graben (108) und der zweite Graben (114) in einem Transistorzellen-Array der Halbleitervorrichtung (100) angeordnet sind.
  9. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine Vielzahl der ersten Gräben (104) über das Transistorzellen-Array unregelmäßig verteilt ist.
  10. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die Gateelektrode (106) und der erste Graben (108) entlang einer ersten lateralen Richtung parallel verlaufend streifenförmig sind.
  11. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, ferner aufweisend ein zweites Abschirmgebiet (128) des zweiten Leitfähigkeitstyps, das an einen Boden (130) des ersten Grabens (108) grenzt.
  12. Halbleitervorrichtung (100) nach Anspruch 11, wobei ein Dotierungskonzentrationsprofil des ersten Abschirmgebiets (124) entlang einer vertikalen Ausdehnung zwischen dem Boden (126) des zweiten Grabens (114) und einem Boden des ersten Abschirmgebiets (124) einem Dotierungskonzentrationsprofil des zweiten Abschirmgebiets (128) entlang der vertikalen Ausdehnung entspricht.
  13. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei sich die ersten und zweiten Abschirmgebiete (124, 125) in zumindest einem eines Dotierungskonzentrationsprofils entlang der vertikalen Richtung und einer Abmessung entlang der vertikalen Richtung unterscheiden.
  14. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, ferner aufweisend ein Driftgebiet (138) des ersten Leitfähigkeitstyps und ein erstes Stromausbreitungsgebiet (140) des ersten Leitfähigkeitstyps, das zwischen dem Bodygebiet (122) und dem Driftgebiet (138) angeordnet ist, wobei das erste Stromausbreitungsgebiet (140) an die erste Seitenwand (118) des zweiten Grabens (114) und an den Boden (126) des zweiten Grabens (114) grenzt und wobei eine Dotierungskonzentration des ersten Stromausbreitungsgebiets (140) größer als eine Dotierungskonzentration des Driftgebiets (138) ist.
  15. Halbleitervorrichtung (100) nach Anspruch 12, ferner aufweisend ein zweites Stromausbreitungsgebiet (142) des ersten Leitfähigkeitstyps, das an den Boden (130) des ersten Grabens (108) grenzt, und wobei eine Dotierungskonzentration des zweiten Stromausbreitungsgebiets (142) höher als eine Dotierungskonzentration des Driftgebiets (138) ist.
  16. Halbleitervorrichtung (100) nach Anspruch 15, wobei sich die ersten und zweiten Stromausbreitungsgebiete (140, 142) in zumindest einem eines Dotierungskonzentrationsprofils entlang der vertikalen Richtung und einer Abmessung entlang der vertikalen Richtung unterscheiden.
  17. Halbleitervorrichtung (100), die aufweist: einen SiC-Halbleiterkörper (102); einen Graben (144), der sich von einer ersten Oberfläche (110) des SiC-Halbleiterkörpers (102) in den SiC-Halbleiterkörper (102) erstreckt; ein Gatedielektrikum (104), das an eine erste Seitenwand (146) und einen Boden (148) des Grabens (144) grenzt; und ein Übergangsmaterial (112), das an eine zweite Seitenwand (150) des Grabens (144) grenzt und an den Boden (148) des Grabens (144) grenzt, wobei das Übergangsmaterial (112) und der Halbleiterkörper (102) eine Diode bilden.
  18. Halbleitervorrichtung (100) nach Anspruch 17, ferner aufweisend eine Gateelektrode (106) im Graben (144) und ein Dielektrikum (152) im Graben (144), wobei das Dielektrikum (152) eine elektrische Isolierung zwischen der Gateelektrode (106) und dem Übergangsmaterial (112) im Graben (144) bereitstellt.
  19. Halbleitervorrichtung (100) nach einem der Ansprüche 17 bis 18, ferner aufweisend ein Abschirmgebiet (153) eines zweiten Leitfähigkeitstyps, das an den Boden (148) des Grabens (144) grenzt.
  20. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist: Vorsehen eines SiC-Halbleiterkörpers (F10); Ausbilden eines Gatedielektrikums und einer Gateelektrode (F11); Ausbilden eines ersten Grabens, der sich von einer ersten Oberfläche des SiC-Halbleiterkörpers in den SiC-Halbleiterkörper erstreckt (F12); und Ausbilden eines Übergangsmaterials im ersten Graben, wobei das Übergangsmaterial und der Halbleiterkörper eine Diode bilden (F13).
  21. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist: Vorsehen eines SiC-Halbleiterkörpers (F20); Ausbilden eines Grabens, der sich von einer ersten Oberfläche des SiC-Halbleiterkörpers in den SiC-Halbleiterkörper erstreckt (F21); Ausbilden eines Gatedielektrikums, das an eine erste Seitenwand grenzt und an einen Boden des Grabens grenzt (F22); und Ausbilden eines Übergangsmaterials, das an eine zweite Seitenwand des Grabens grenzt und an den Boden des Grabens grenzt, wobei das Übergangsmaterial und der Halbleiterkörper eine Diode bilden (F23).
DE102018120734.4A 2018-08-24 2018-08-24 Halbleitervorrichtung, die ein übergangsmaterial in einem graben enthält, und herstellungsverfahren Active DE102018120734B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102018120734.4A DE102018120734B4 (de) 2018-08-24 2018-08-24 Halbleitervorrichtung, die ein übergangsmaterial in einem graben enthält, und herstellungsverfahren
US16/550,146 US11322596B2 (en) 2018-08-24 2019-08-23 Semiconductor device including junction material in a trench and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018120734.4A DE102018120734B4 (de) 2018-08-24 2018-08-24 Halbleitervorrichtung, die ein übergangsmaterial in einem graben enthält, und herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102018120734A1 true DE102018120734A1 (de) 2020-02-27
DE102018120734B4 DE102018120734B4 (de) 2025-01-30

Family

ID=69412921

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018120734.4A Active DE102018120734B4 (de) 2018-08-24 2018-08-24 Halbleitervorrichtung, die ein übergangsmaterial in einem graben enthält, und herstellungsverfahren

Country Status (2)

Country Link
US (1) US11322596B2 (de)
DE (1) DE102018120734B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116741825A (zh) * 2022-03-02 2023-09-12 华为数字能源技术有限公司 一种SiC MOSFET、其制备方法及集成电路
CN117080269A (zh) * 2023-10-13 2023-11-17 深圳基本半导体有限公司 一种碳化硅mosfet器件及其制备方法
CN118866989B (zh) * 2024-09-23 2025-02-07 苏州中瑞宏芯半导体有限公司 半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170077299A1 (en) * 2015-09-11 2017-03-16 Kabushiki Kaisha Toshiba Semiconductor device
US20170200787A1 (en) * 2016-01-12 2017-07-13 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle and elevator
US20170345818A1 (en) * 2015-03-03 2017-11-30 Infineon Technologies Ag Semiconductor Devices with Trench Gate Structures in a Semiconductor Body with Hexagonal Crystal Lattice

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732842B2 (en) * 2006-12-06 2010-06-08 Fairchild Semiconductor Corporation Structure and method for forming a planar schottky contact
JP5617175B2 (ja) * 2008-04-17 2014-11-05 富士電機株式会社 ワイドバンドギャップ半導体装置とその製造方法
JP2011134910A (ja) * 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170345818A1 (en) * 2015-03-03 2017-11-30 Infineon Technologies Ag Semiconductor Devices with Trench Gate Structures in a Semiconductor Body with Hexagonal Crystal Lattice
US20170077299A1 (en) * 2015-09-11 2017-03-16 Kabushiki Kaisha Toshiba Semiconductor device
US20170200787A1 (en) * 2016-01-12 2017-07-13 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle and elevator

Also Published As

Publication number Publication date
DE102018120734B4 (de) 2025-01-30
US20200066857A1 (en) 2020-02-27
US11322596B2 (en) 2022-05-03

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE112017000079B4 (de) Halbleitervorrichtung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102017124872B4 (de) Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE112014003489B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102018203693A1 (de) Halbleitervorrichtung
DE202012013628U1 (de) Halbleiterbauteil
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE19701189A1 (de) Halbleiterbauteil
DE102016010186A1 (de) Superjunction-Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE102017127848A1 (de) Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
DE112016006380T5 (de) Halbleiterbauelement
DE102018133433A1 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102015104988A1 (de) Halbleitervorrichtung mit Gate-Finnen
DE102018127797A1 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H10D0030600000