DE102017106332A1 - Gehäuse für ein Oberflächenmontagebauelement mit verbesserter Zuverlässigkeit - Google Patents

Gehäuse für ein Oberflächenmontagebauelement mit verbesserter Zuverlässigkeit Download PDF

Info

Publication number
DE102017106332A1
DE102017106332A1 DE102017106332.3A DE102017106332A DE102017106332A1 DE 102017106332 A1 DE102017106332 A1 DE 102017106332A1 DE 102017106332 A DE102017106332 A DE 102017106332A DE 102017106332 A1 DE102017106332 A1 DE 102017106332A1
Authority
DE
Germany
Prior art keywords
mounting pad
ceramic base
semiconductor package
base
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017106332.3A
Other languages
English (en)
Inventor
Wayne Partington
Shunhe Xiong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of DE102017106332A1 publication Critical patent/DE102017106332A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85466—Titanium (Ti) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85484—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/01403—Kovar, i.e. FeNiCo alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/01404—Alloy 42, i.e. FeNi42
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Halbleitergehäuse zur Montage an einer Leiterplatte (PCB: Printed Circuit Board) beinhaltet eine Umhüllung, die eine Keramikbasis umfasst, einen Halbleiter-Die in der Umhüllung, ein Montagepad, das sich unter der Keramikbasis befindet und durch wenigstens eine Öffnung in der Keramikbasis mit dem Halbleiter-Die gekoppelt ist. Das Montagepad beinhaltet wenigstens eine Schicht mit einem Wärmeausdehnungskoeffizienten (CTE: Coefficient of Thermal Expansion), der mit einem CTE der Keramikbasis näherungsweise übereinstimmt. Das Montagepad beinhaltet wenigstens eine Schicht mit einer niedrigen Fließgrenze, die gleich oder kleiner als 200 MPa ist. Das Montagepad beinhaltet wenigstens eine Kupferschicht und wenigstens eine Molybdänschicht. Das Halbleitergehäuse beinhaltet außerdem ein Bondpad, das durch einen leitfähigen Einsatz in der Keramikbasis mit einem anderen Montagepad unter der Keramikbasis gekoppelt ist.

Description

  • Gehäuse für Oberflächenmontagebauelemente (SMD: Surface Mount Device) können verwendet werden, um Halbleiterbauelemente aufzunehmen und um sie direkt mit Leiterplatten (PCBs: Printed Circuit Boards) zu verbinden. Eine große Anzahl von Gestaltungen elektronischer Schaltkreise verwendet die SMD-Gehäuse aufgrund verschiedener Vorteile, die Oberflächenmontagebauelemente bieten. Zum Beispiel können SMD-Gehäuse bei Militär- und Weltraumanwendungen (z. B. Hochleistungsfahrzeuge, Flugzeuge, Spaceshuttles und Satelliten), bei denen Zuverlässigkeit unerlässlich ist, die Robustheit bereitstellen, die in extremen oder rauen Umgebungen notwendig ist, während sie Vorteile, wie etwa geringere Größe, leichteres Gewicht und ausgezeichnete thermische Leistungsfähigkeit, bieten.
  • Jedoch wurde die Beliebtheit der SMD-Gehäuse durch die Inkompatibilität des Wärmeausdehnungskoeffizienten (CTE: Coefficient of Thermal Expansion) zwischen verschiedenen Materialien, die in verschiedenen Teilen einer Umhüllung eines SMD-Gehäuses verwendet werden, und zwischen dem SMD-Gehäuse und dem PCB-Material etwas beeinträchtigt. Zum Beispiel kann ein herkömmliches SMD-Gehäuse Kovar®-Seitenwände und eine Keramikbasis beinhalten. Während Kovar®- und Keramikmaterialien bei Raumtemperatur im Wesentlichen übereinstimmende CTEs aufweisen, beginnen ihre CTEs mit zunehmender Temperatur, drastisch zu divergieren. Eine thermische Spannung zwischen den Seitenwänden und der Basis kann anwachsen, wenn diese sich während Herstellungsprozessen und Wärmezyklen ausdehnen und zusammenziehen. Wenn ein herkömmliches SMD-Gehäuse an eine PCB montiert ist, kann zusätzlich ein CTE-Unterschied zwischen dem herkömmlichen SMD-Gehäuse und der PCB eine Montagespannung für das SMD-Gehäuse einführen. Diese Spannungen können eine Materialermüdung und eine Rissbildung in dem SMD-Gehäuse verursachen, was wiederum zu einem Hermetizitätsverlust des SMD-Gehäuses und zu einer Beschädigung der Halbleiterbauelemente und der Schaltungsanordnung innerhalb des SMD-Gehäuses führen kann.
  • Entsprechend besteht ein Bedarf, die Nachteile und Mängel in der Technik zu überwinden, indem ein Halbleitergehäuse, wie etwa ein SMD-Gehäuse, das eine Materialermüdung und eine Rissbildung in dem Halbleitergehäuse aufgrund von thermischer und Montagespannung erheblich reduzieren kann, bereitgestellt wird.
  • Kurzdarstellung
  • Es werden ein Halbleitergehäuse nach Anspruch 1 sowie ein Gehäuse nach Anspruch 11 bereitgestellt. Die Unteransprüche definieren weitere Ausführungsformen. Ein näherungsweises Übereinstimmen von Wärmeausdehnungskoeffizienten kann dabei ein Übereinstimmen im Bereich ±10%, ±5%, ±2% oder ±1% bedeuten.
  • Die vorliegende Offenbarung betrifft ein Gehäuse für Oberflächenmontagebauelemente (SMD: Surface Mount Devices) mit verbesserter Zuverlässigkeit, wie es im Wesentlichen in wenigstens einer der Figuren gezeigt und/oder in Verbindung mit dieser bzw. diesen beschrieben wird und wie es in den Ansprüchen dargelegt wird.
  • Kurze Beschreibung der Zeichnungen
  • 1A veranschaulicht eine obere Draufsicht eines Teils eines beispielhaften Halbleitergehäuses gemäß einer Implementierung der vorliegenden Anmeldung.
  • 1B veranschaulicht eine untere Draufsicht eines Teils eines beispielhaften Halbleitergehäuses gemäß einer Implementierung der vorliegenden Anmeldung.
  • 1C veranschaulicht eine Querschnittsansicht eines Teils eines beispielhaften Halbleitergehäuses gemäß einer Implementierung der vorliegenden Anmeldung.
  • 2 veranschaulicht eine Querschnittsansicht eines Teils eines beispielhaften Halbleitergehäuses gemäß einer Implementierung der vorliegenden Anmeldung.
  • 3 veranschaulicht eine Querschnittsansicht eines Teils eines beispielhaften Halbleitergehäuses gemäß einer Implementierung der vorliegenden Anmeldung.
  • 4A veranschaulicht eine perspektivische Querschnittsansicht eines Teils eines beispielhaften Montagepads gemäß einer Implementierung der vorliegenden Anmeldung.
  • 4B veranschaulicht eine perspektivische Querschnittsansicht eines Teils eines beispielhaften Montagepads gemäß einer Implementierung der vorliegenden Anmeldung.
  • 4C veranschaulicht eine perspektivische Querschnittsansicht eines Teils eines beispielhaften Montagepads gemäß einer Implementierung der vorliegenden Anmeldung.
  • Ausführliche Beschreibung
  • Die folgende Beschreibung enthält spezielle Informationen, die auf Implementierungen der vorliegenden Offenbarung zutreffen. Die Zeichnungen in der vorliegenden Anmeldung und ihre begleitende ausführliche Beschreibung betreffen rein beispielhafte Implementierungen. Sofern nichts Anderweitiges angegeben ist, können zwischen den Figuren ähnliche oder entsprechende Elemente durch ähnliche oder entsprechende Bezugsziffern angezeigt werden. Zudem sind die Zeichnungen und Veranschaulichungen in der vorliegenden Anmeldung allgemein nicht maßstabsgetreu und sollen nicht tatsächlichen relativen Abmessungen entsprechen.
  • Unter Bezugnahme auf 1A, 1B und 1C veranschaulicht 1A eine obere Draufsicht eines Teils eines beispielhaften Halbleitergehäuses 100 gemäß einer Implementierung der vorliegenden Anmeldung. 1B veranschaulicht eine untere Draufsicht eines Teils eines beispielhaften Halbleitergehäuses 100 gemäß einer Implementierung der vorliegenden Anmeldung. 1C veranschaulicht eine Querschnittsansicht des beispielhaften Halbleitergehäuses 100 in 1A entlang Linie C-C gemäß einer Implementierung der vorliegenden Anmeldung. Wie in 1A–1C veranschaulicht, beinhaltet das Halbleitergehäuse 100 eine Umhüllung 102 mit Seitenwänden 102a und einer Basis 102b, Bondpads 104a und 104b auf der Basis 102b, Montagepads 106a, 106b und 106c, die jeweils mit dem Bondpad 104a, dem Bondpad 104b und einem Halbleiter-Die 110 an der Unterseite der Umhüllung 102 verbunden sind, den Halbleiter-Die 110, der sich in einer Öffnung 109c der Basis 102b und auf dem Montagepad 106c befindet, Anschlussleitungen 114a und 114b, die den Halbleiter-Die 110 mit dem Bondpad 104a verbinden, und Anschlussleitungen 114c und 114d, die den Halbleiter-Die 110 mit dem Bondpad 104b verbinden. Bei einer Implementierung ist das Halbleitergehäuse 100 an einem Substrat 130, wie etwa einer Leiterplatte, oberflächenmontiert.
  • Wie in 1A veranschaulicht, beinhaltet die Umhüllung 102 die Seitenwände 102a und die Basis 102b. Bei der vorliegenden Implementierung sind die Seitenwände 102a und die Basis 102b der Umhüllung 102 aus dem gleichen Material gefertigt und weisen eine im Wesentlichen einheitliche Zusammensetzung auf. Bei einer Implementierung beinhalten die Seitenwände 102a und die Basis 102b ein Keramikmaterial. Im Gegensatz zu herkömmlichen SMD-Gehäusen mit Seitenwänden und einer Basis, die aus verschiedenen Materialien gefertigt und bei einer hohen Temperatur (z. B. 780°C) zusammengesintert sind, sind die Seitenwände 102a und die Basis 102b gemäß der vorliegenden Implementierung aus einem einstückigen Körper mit einer im Wesentlichen einheitlichen Zusammensetzung gefertigt. Zum Beispiel ist die Umhüllung 102 aus einem einzigen Block eines Keramikmaterials gebildet. Dementsprechend kann der einstückige Körper der Umhüllung 102 den CTE-Unterschied zwischen den Seitenwänden und der Basis in herkömmlichen SMD-Gehäusen im Wesentlichen beseitigen.
  • Wie in 1A veranschaulicht, befinden sich die Bondpads 104a und 104b auf der Basis 102b in der Umhüllung 102. Bondpads 104a und 104b können ein geeignetes leitfähiges Material, wie etwa Aluminium (Al), Kupfer (Cu), Nickel (Ni), Titan (Ti), Wolfram (W), oder einen Stapel und/oder eine Legierung einschließlich eines oder mehrerer der zuvor genannten Materialien beinhalten oder daraus gefertigt sein. Im Gegensatz zu herkömmlichen SMD-Gehäusen, die erlauben, dass nur ein einziger Bonddraht einen Halbleiter-Die mit einem externen Anschlusspad durch eine Öffnung in der Basis verbindet, stellen die Bondpads 104a und 104b gemäß der vorliegenden Implementierung erheblich größere Drahtbondflächen auf der Basis 102b für Anschlussleitungen, wie etwa die Anschlussleitungen 114a, 114b, 114c und 114d, bereit (z. B. wenigstens 4-mal die Drahtbondfläche im Vergleich zu jenen in herkömmlichen SMD-Gehäusen). Da mehr Drahtbondflächen zum Herstellen von Verbindungen zwischen dem Halbleiter-Die 110 und den Bondpads 104a und 104b verfügbar sind, können mehr Bonddrähte oder Anschlussleitungen eingesetzt werden, um die Stromführungsfähigkeit zu erhöhen und den elektrischen Widerstand des Halbleitergehäuses 100 zu reduzieren.
  • Wie in 1A veranschaulicht, befindet sich der Halbleiter-Die 110 in der Öffnung 109c der Basis 102b und ist zum Beispiel durch ein (in 1A nicht explizit gezeigtes) Die-Befestigungsmaterial mit dem Montagepad 106c an der Unterseite der Umhüllung 102 gekoppelt. Bei der vorliegenden Implementierung ist das Bondpad 104a durch die Anschlussleitungen 114a und 114b mit einer Steuerelektrode (z. B. einer Gate-Elektrode) auf einer oberen Oberfläche des Halbleiter-Die 110 gekoppelt. Das Bondpad 104b ist durch die Anschlussleitungen 114c und 114d mit einer Leistungselektrode (z. B. einer Source-Elektrode) auf der oberen Oberfläche des Halbleiter-Die 110 gekoppelt. Der Halbleiter-Die 110 beinhaltet eine andere Leistungselektrode (z. B. eine Drain-Elektrode) auf einer unteren Oberfläche von diesem, die zum Beispiel durch ein (in 1C nicht explizit gezeigtes) Die-Befestigungsmaterial elektrisch und mechanisch mit dem Montagepad 106c an der Unterseite der Umhüllung 102 gekoppelt ist.
  • Bei einer Implementierung beinhaltet der Halbleiter-Die 110 ein oder mehrere (in 1A und 1C nicht explizit gezeigte) Halbleiterbauelemente. Bei einer Implementierung beinhaltet der Halbleiter-Die 110 ein Gruppe-IV-Halbleitermaterial, wie etwa Silicium, Siliciumcarbid (SiC) oder dergleichen. Bei einer anderen Implementierung kann der Halbleiter-Die 110 ein Gruppe-III-V-Halbleitermaterial, wie etwa Galliumnitrid (GaN), Aluminiumgalliumnitrid (AlGaN) oder dergleichen, beinhalten. Bei anderen Implementierungen kann der Halbleiter-Die 110 ein beliebiges anderes geeignetes Halbleitermaterial beinhalten. Außerdem kann der Halbleiter-Die 110 laterale und/oder vertikale leitende Leistungshalbleiterbauelemente, wie etwa Metall-Oxid-Halbleiter-Feldeffekttransistoren (FETs), Bipolartransistoren mit isoliertem Gate (IGBTs: Insulated-Gate Bipolar Transistors), Leistungsdioden oder dergleichen, beinhalten. Bei einer Implementierung kann der Halbleiter-Die ein oder mehrere Gruppe-III-V-Halbleiterbauelemente oder Gruppe-IV-Leistungshalbleiterbauelemente beinhalten.
  • Wie in 1B veranschaulicht, sind die Montagepads 106a, 106b und 106c auf der Unterseite der Basis 102b der Umhüllung 102 gebildet und sind zur Oberflächenbefestigung an einem Substrat, wie etwa dem Substrat 130 in 1A, konfiguriert. Wie unter Bezugnahme auf 4A, 4B und 4C erklärt wird, können die Montagepads 106a, 106b und 106c jeweils eine einschichtige oder eine mehrschichtige Konfiguration aufweisen. Die Montagepads 106a, 106b und 106c können jeweils ein Material beinhalten, das jeweils einen CTE aufweist, der mit einem CTE der Basis 102b näherungsweise übereinstimmt, um eine thermische Spannung zwischen dem Substrat 130 und der Basis 102b zu reduzieren. Die Montagepads 106a, 106b und 106c können jeweils ein anderes Material beinhalten, das eine niedrige Fließgrenze aufweist, um eine Montagespannung zwischen dem Substrat 130 und der Basis 102b zu reduzieren.
  • Wie in 1B veranschaulicht, repräsentieren Bereiche 140a, 140b und 140c in gestrichelten Linien die Größen von Montagepads in herkömmlichen SMD-Gehäusen. Wie in 1B gesehen werden kann, sind die Montagepads 106a, 106b und 106c kleiner als ihre Gegenstücke in herkömmlichen SMD-Gehäusen. Dementsprechend sind die Montagepads 106a, 106b und 106c an der Unterseite der Basis 102b weiter voneinander entfernt platziert. Ein Trennungsabstand 142 zwischen den Montagepads 106a und 106b und ein Trennungsabstand 144 zwischen den Montagepads 106a und 106c und zwischen den Montagepads 106b und 106c ermöglichen erhöhte Abstände zwischen den jeweiligen Montagepads. Infolgedessen kann das Halbleitergehäuse 100 höheren Isolationsspannungen widerstehen.
  • Wie in 1C veranschaulicht, befindet sich das Bondpad 104a auf einer oberen Oberfläche der Basis 102b und ist durch einen leitfähigen Einsatz, wie etwa einen metallischen Einsatz 108, in einer Öffnung 109a der Basis 102b elektrisch mit dem Montagepad 106c an einer unteren Oberfläche der Basis 102b gekoppelt. Der Halbleiter-Die 110 befindet sich in der Öffnung 109c der Basis 102b und ist elektrisch mit dem Montagepad 106c auf der unteren Oberfläche der Basis 102b gekoppelt. Obwohl dies in 1A–1C nicht explizit gezeigt ist, versteht es sich, dass sich das Bondpad 104b (wie in 1A gezeigt) auch auf der oberen Oberfläche der Basis 102b befindet und durch einen anderen leitfähigen Einsatz in einer anderen Öffnung der Basis 102b elektrisch mit dem Montagepad 106b (wie in 1B gezeigt) auf der unteren Oberfläche der Basis 102b gekoppelt ist.
  • Bei einer Implementierung sind der Halbleiter-Die 110, die Bondpads 104a und 104b und die Anschlussleitungen 114a, 114b, 114c und 114d in der Umhüllung 102 durch einen Versiegelungsring 118 (z. B. einen Kovar®-Versiegelungsring) und eine Kappe 116 (z. B. eine Keramikkappe) hermetisch versiegelt. Es versteht sich, dass das Halbleitergehäuse 100 mit dem Halbleiter-Die 110, den Bondpads 104a und 104b und den Anschlussleitungen 114a, 114b, 114c und 114d in der Umhüllung 102, zum Beispiel durch Spritzguss, in einer (in 1A–1C nicht explizit gezeigten) Gussmasse eingeschlossen sein kann.
  • Bei einer Implementierung kann das Substrat 130 eine Leiterplatte (PCB: Printed Circuit Board) mit einer oder mehreren Schichten sein. Das Substrat 130 kann (in 1A und 1C nicht explizit gezeigte) leitfähige Leiterbahnen zum elektrischen Verbinden verschiedener anderer Schaltkreiskomponenten und/oder Halbleitergehäuse in oder auf dem Substrat 130 beinhalten. Es versteht sich, dass andere (in 1A und 1C nicht explizit gezeigte) Schaltkreiskomponenten und/oder Halbleitergehäuse in und/oder auf dem Substrat 130 gebildet sein können.
  • Unter Bezugnahme auf 2 veranschaulicht 2 eine Querschnittsansicht eines Teils eines beispielhaften Halbleitergehäuses gemäß einer Implementierung der vorliegenden Anmeldung. In 2 beinhaltet ein Halbleitergehäuse 200 eine Umhüllung 202 mit Seitenwänden 202a und einer Basis 202b, ein Bondpad 204a auf der Basis 202b, Montagepads 206a und 206c, die jeweils mit dem Bondpad 204a und einem Halbleiter-Die 210 verbunden sind, wobei sich der Halbleiter-Die 210 in einer Öffnung 209d der Basis 202b der Umhüllung 202 befindet, eine Anschlussleitung 214a, die den Halbleiter-Die 210 mit dem Bondpad 204a verbindet, wobei ähnliche Ziffern ähnliche Merkmale in 1C repräsentieren. Bei einer Implementierung ist das Halbleitergehäuse 200 an einem Substrat 230, wie etwa einer Leiterplatte, oberflächenmontiert. Es versteht sich, dass das Halbleitergehäuse 200 ein ähnliches Layout wie das (in 1A und 1B gezeigte) Halbleitergehäuse 100 aufweisen kann.
  • Wie in 2 veranschaulicht, beinhaltet die Umhüllung 202 die Seitenwände 202a und die Basis 202b. Bei der vorliegenden Implementierung sind die Seitenwände 202a und die Basis 202b aus dem gleichen Material gefertigt und weisen eine im Wesentlichen einheitliche Zusammensetzung auf. Bei einer Implementierung beinhalten die Seitenwände 202a und die Basis 202b ein Keramikmaterial. Bei einer Implementierung sind die Seitenwände 202a und die Basis 202b aus einem einstückigen Körper mit einer im Wesentlichen einheitlichen Zusammensetzung gefertigt. Zum Beispiel ist die Umhüllung 202 aus einem einzigen Block eines Keramikmaterials gebildet. Wie oben besprochen, kann der einstückige Körper der Umhüllung 202 den CTE-Unterschied zwischen den Seitenwänden und der Basis in herkömmlichen SMD-Gehäusen im Wesentlichen beseitigen.
  • Wie in 2 veranschaulicht, befindet sich das Bondpad 204a auf der Basis 202b der Umhüllung 202. Das Bondpad 204a kann eine dünne plattierte metallische Schicht, wie etwa eine Kupferschicht, eine Nickelschicht oder eine Goldschicht, die einen sehr geringen elektrischen Widerstand aufweist, beinhalten. Ähnlich dem Bondpad 104a in 1C, kann das Bondpad 204a erheblich größere Drahtbondflächen auf der Basis 202b für Anschlussleitungen, wie etwa die Anschlussleitung 214a, bereitstellen (z. B. wenigstens 4-mal die Drahtbondfläche im Vergleich zu jenen in herkömmlichen SMD-Gehäusen). Da mehr Drahtbondflächen zum Herstellen von Verbindungen zwischen dem Halbleiter-Die 210 und dem Bondpad 204a verfügbar sind, können mehr Bonddrähte oder Anschlussleitungen eingesetzt werden, um die Stromführungsfähigkeit zu erhöhen und den elektrischen Widerstand des Halbleitergehäuses 200 zu reduzieren.
  • Bei der vorliegenden Ausführungsform kann das Bondpad 204a durch eine oder mehrere Anschlussleitungen, wie etwa die Anschlussleitung 214a, mit einer Steuerelektrode (z. B. einer Gate-Elektrode) auf einer oberen Oberfläche des Halbleiter-Die 210 gekoppelt sein. Obwohl dies in 2 nicht explizit gezeigt ist, versteht es sich, dass das Halbleitergehäuse 200 ein anderes Bondpad beinhalten kann, das durch eine oder mehrere Anschlussleitungen mit einer Leistungselektrode (z. B. einer Source-Elektrode) auf der oberen Oberfläche des Halbleiter-Die 210 gekoppelt ist. Wie in 2 veranschaulicht, befindet sich der Halbleiter-Die 210 in der Öffnung 209d der Basis 202b und ist mit dem Montagepad 206c an der Unterseite der Umhüllung 202 gekoppelt. Der Halbleiter-Die 210 beinhaltet eine andere Leistungselektrode (z. B. eine Drain-Elektrode) auf einer unteren Oberfläche von diesem, die zum Beispiel durch ein (in 2 nicht explizit gezeigtes) Die-Befestigungsmaterial elektrisch und mechanisch mit dem Montagepad 206c an der Unterseite der Umhüllung 202 gekoppelt ist.
  • Bei einer Implementierung beinhaltet der Halbleiter-Die 210 ein oder mehrere (in 2 nicht gezeigte) Halbleiterbauelemente. Bei einer Implementierung beinhaltet der Halbleiter-Die 210 ein Gruppe-IV-Halbleitermaterial, wie etwa Silicium, Siliciumcarbid (SiC) oder dergleichen. Bei einer anderen Implementierung kann der Halbleiter-Die 210 ein Gruppe-III-V-Halbleitermaterial, wie etwa Galliumnitrid (GaN), Aluminiumgalliumnitrid (AlGaN) oder dergleichen, beinhalten. Bei anderen Implementierungen kann der Halbleiter-Die 210 ein beliebiges anderes geeignetes Halbleitermaterial beinhalten. Außerdem kann der Halbleiter-Die 210 laterale und/oder vertikale leitende Leistungshalbleiterbauelemente, wie etwa Metall-Oxid-Halbleiter-Feldeffekttransistoren (FETs), Bipolartransistoren mit isoliertem Gate (IGBTs: Insulated-Gate Bipolar Transistors), Leistungsdioden und dergleichen beinhalten. Bei einer Implementierung kann der Halbleiter-Die ein oder mehrere Gruppe-III-V-Leistungshalbleiterbauelemente oder Gruppe-IV-Leistungshalbleiterbauelemente beinhalten.
  • Wie in 2 veranschaulicht, befindet sich das Bondpad 204a auf einer oberen Oberfläche der Basis 202b und ist durch leitfähige Durchkontaktierungen 208a, 208b und 208c jeweils in Öffnungen 209a, 209b und 209c in der Basis 202b elektrisch mit dem Montagepad 206a auf einer unteren Oberfläche der Basis 202b gekoppelt. Zum Beispiel können die leitfähigen Durchkontaktierungen 208a, 208b und 208c jeweils ein geeignetes metallisches Material, wie etwa Wolfram-Molybdän (WMo) oder Wolfram-Kupfer (WCu), beinhalten. Der Halbleiter-Die 210 befindet sich in der Öffnung 209d der Basis 202b und ist elektrisch mit dem Montagepad 206c auf der unteren Oberfläche der Basis 202b gekoppelt. Es versteht sich, dass sich auch ein anderes (in 2 nicht explizit gezeigtes) Bondpad auf der oberen Oberfläche der Basis 202b befindet und durch eine oder mehrere (in 2 nicht explizit gezeigte) leitfähige Durchkontaktierungen in der Basis 202b elektrisch mit einem anderen (in 2 nicht explizit gezeigten) Montagepad auf der unteren Oberfläche der Basis 202b gekoppelt ist.
  • Bei der vorliegenden Implementierung kann der Halbleiter-Die 210 dem Halbleiter-Die 110 in 1A und 1C entsprechen. Bei der vorliegenden Implementierung sind der Halbleiter-Die 210, das Bondpad 204a und die Anschlussleitung 214a in der Umhüllung 202 durch einen Versiegelungsring 218 (z. B. einen Kovar®-Versiegelungsring) und eine Kappe 216 (z. B. eine Keramikkappe) hermetisch versiegelt. Es versteht sich, dass das Halbleitergehäuse 200 mit dem Halbleiter-Die 210, dem Bondpad 204a und der Anschlussleitung 214a in der Umhüllung 202, zum Beispiel durch Spritzguss, in einer (in 2 nicht explizit gezeigten) Gussmasse eingeschlossen sein kann.
  • Wie in 2 veranschaulicht, sind die Montagepads 206a und 206c auf der Unterseite der Basis 202b der Umhüllung 202 gebildet und sind zur Oberflächenbefestigung an dem Substrat 230 konfiguriert. Wie unter Bezugnahme auf 4A, 4B und 4C erklärt wird, können die Montagepads 206a und 206c jeweils eine einschichtige oder eine mehrschichtige Konfiguration aufweisen. Die Montagepads 206a und 206c können jeweils ein Material beinhalten, das einen CTE aufweist, der mit einem CTE der Basis 202b näherungsweise übereinstimmt, um eine thermische Spannung zwischen dem Substrat 230 und der Basis 202b zu reduzieren. Montagepads 206a und 206c können jeweils ein anderes Material beinhalten, das eine niedrige Fließgrenze aufweist, um eine Montagespannung zwischen dem Substrat 230 und der Basis 202b zu reduzieren. Die verschiedenen Konfigurationen und Zusammensetzungen der Montagepads 206a und 206c werden unten unter Bezugnahme auf 4A, 4B und 4C ausführlich besprochen.
  • Unter Bezugnahme auf 3 veranschaulicht 3 eine Querschnittsansicht eines Teils eines beispielhaften Halbleitergehäuses gemäß einer Implementierung der vorliegenden Anmeldung. In 3 beinhaltet ein Halbleitergehäuse 300 eine Umhüllung 302 mit Seitenwänden 302a und einer Basis 302b, ein Bondpad 304a, das sich auf einem leitfähigen Pad 320a über der Basis 302b befindet, Montagepads 306a und 306c, die jeweils mit dem Bondpad 304a und einem Halbleiter-Die 310 gekoppelt sind, wobei sich der Halbleiter-Die 310 in einer Öffnung 309c der Basis 302b der Umhüllung 302 befindet, eine Anschlussleitung 314a, die den Halbleiter-Die 310 mit dem Bondpad 304a verbindet, wobei ähnliche Ziffern ähnliche Merkmale in 1C repräsentieren. Bei einer Implementierung ist das Halbleitergehäuse 300 an einem Substrat 330, wie etwa einer Leiterplatte, oberflächenmontiert. Es versteht sich, dass das Halbleitergehäuse 300 ein ähnliches Layout wie das (in 1A und 1B gezeigte) Halbleitergehäuse 100 aufweisen kann.
  • Wie in 3 veranschaulicht, beinhaltet die Umhüllung 302 die Seitenwände 302a und die Basis 302b. Bei der vorliegenden Implementierung sind die Seitenwände 302a und die Basis 302b aus dem gleichen Material gefertigt und weisen eine im Wesentlichen einheitliche Zusammensetzung auf. Bei einer Implementierung beinhalten die Seitenwände 302a und die Basis 302b ein Keramikmaterial. Bei einer Implementierung sind die Seitenwände 302a und die Basis 302b aus einem einstückigen Körper mit einer im Wesentlichen einheitlichen Zusammensetzung gefertigt. Zum Beispiel ist die Umhüllung 302 aus einem einzigen Block eines Keramikmaterials gebildet. Wie oben besprochen, kann der einstückige Körper der Umhüllung 302 den CTE-Unterschied zwischen den Seitenwänden und der Basis in herkömmlichen SMD-Gehäusen im Wesentlichen beseitigen.
  • Wie in 3 veranschaulicht, befindet sich das Bondpad 304a auf dem leitfähigen Pad 320a. Bei der vorliegenden Implementierung kann das Bondpad 304a im Wesentlichen die gleiche Zusammensetzung wie die Montagepads 306a und 306c aufweisen. Das leitfähige Pad 320a kann eine dünne plattierte metallische Schicht, wie etwa eine Kupferschicht, eine Nickelschicht oder eine Goldschicht, die einen sehr geringen elektrischen Widerstand aufweist, beinhalten. Ähnlich dem Bondpad 104a in 1C kann das Bondpad 304a erheblich größere Drahtbondflächen auf der Basis 302b für Anschlussleitungen, wie etwa die Anschlussleitung 314a, bereitstellen (z. B. wenigstens 4-mal die Drahtbondfläche im Vergleich zu jenen in herkömmlichen SMD-Gehäusen). Da mehr Drahtbondflächen zum Herstellen von Verbindungen zwischen dem Halbleiter-Die 310 und dem Bondpad 304a verfügbar sind, können mehr Bonddrähte oder Anschlussleitungen eingesetzt werden, um die Stromführungsfähigkeit zu erhöhen und den elektrischen Widerstand des Halbleitergehäuses 300 zu verringern.
  • Bei der vorliegenden Erfindung kann das Bondpad 304a durch eine oder mehrere Anschlussleitungen, wie etwa die Anschlussleitung 314a, mit einer Steuerelektrode (z. B. einer Gate-Elektrode) auf einer oberen Oberfläche des Halbleiter-Die 310 gekoppelt sein. Obwohl dies in 3 nicht explizit gezeigt ist, versteht es sich, dass das Halbleitergehäuse 300 ein anderes Bondpad beinhalten kann, das durch eine oder mehrere Anschlussleitungen mit einer Leistungselektrode (z. B. einer Source-Elektrode) auf der oberen Oberfläche des Halbleiter-Die 310 gekoppelt ist. Wie in 3 veranschaulicht, befindet sich der Halbleiter-Die 310 in der Öffnung 309c der Basis 302b und ist mit dem Montagepad 306c an der Unterseite der Umhüllung 302 gekoppelt. Der Halbleiter-Die 310 beinhaltet eine andere Leistungselektrode (z. B. eine Drain-Elektrode) auf einer unteren Oberfläche von diesem, die zum Beispiel durch ein (in 3 nicht explizit gezeigtes) Die-Befestigungsmaterial elektrisch und mechanisch mit dem Montagepad 306c an der Unterseite der Umhüllung 302 gekoppelt ist.
  • Wie in 3 veranschaulicht, befindet sich das Bondpad 304a auf dem leitfähigen Pad 320a über einer oberen Oberfläche der Basis 302b und ist durch leitfähige Durchkontaktierungen 308a und 308b jeweils in Öffnungen 309a und 309b in der Basis 302b elektrisch mit dem Montagepad 306a auf der unteren Oberfläche der Basis 302b gekoppelt. Zum Beispiel können die leitfähigen Durchkontaktierungen 308a und 308b jeweils ein geeignetes metallisches Material, wie etwa Wolfram-Molybdän (WMo) oder Wolfram-Kupfer (WCu), beinhalten. Der Halbleiter-Die 310 befindet sich in der Öffnung 309c der Basis 302b und ist elektrisch mit dem Montagepad 306c auf der unteren Oberfläche der Basis 302b gekoppelt. Es versteht sich, dass sich ein anderes (in 3 nicht explizit gezeigtes) Bondpad auch auf einem anderen leitfähigen Pad über der Basis 302b befindet und durch eine oder mehrere leitfähige (in 3 nicht explizit gezeigte) Durchkontaktierungen in der Basis 302b elektrisch mit einem anderen (in 3 nicht explizit gezeigten) Montagepad an der unteren Oberfläche der Basis 302b gekoppelt ist.
  • Bei der vorliegenden Implementierung kann der Halbleiter-Die 310 dem Halbleiter-Die 110 in 1A und 1C und dem Halbleiter-Die 210 in 2 entsprechen. Bei der vorliegenden Implementierung sind der Halbleiter-Die 310, das Bondpad 304a, das leitfähige Pad 320a und die Anschlussleitung 314a in der Umhüllung 302 durch einen Versiegelungsring 318 (z. B. einen Kovar®-Versiegelungsring) und eine Kappe 316 (z. B. eine Keramikkappe) hermetisch versiegelt. Es versteht sich, dass das Halbleitergehäuse 300 mit dem Halbleiter-Die 310, dem Bondpad 304a, dem leitfähigen Pad 320a und der Anschlussleitung 314a in der Umhüllung 302, zum Beispiel durch Spritzguss, in einer (in 3 nicht explizit gezeigten) Gussmasse eingeschlossen sein kann.
  • Wie in 3 veranschaulicht, sind die Montagepads 306a und 306c auf der Unterseite der Basis 302b der Umhüllung 302 gebildet und sind zur Oberflächenbefestigung an dem Substrat 330 konfiguriert. Wie unter Bezugnahme auf 4A, 4B und 4C erklärt wird, können die Montagepads 306a und 306c jeweils eine einschichtige oder eine mehrschichtige Konfiguration aufweisen. Die Montagepads 306a und 306c können jeweils ein Material beinhalten, das einen CTE aufweist, der mit einem CTE der Basis 302b näherungsweise übereinstimmt, um eine thermische Spannung zwischen dem Substrat 330 und der Basis 302b zu reduzieren. Die Montagepads 306a und 306c können jeweils ein anderes Material beinhalten, das eine niedrige Fließgrenze aufweist, um eine Montagespannung zwischen dem Substrat 330 und der Basis 302b zu reduzieren. Die verschiedenen Konfigurationen und Zusammensetzungen der Montagepads 306a und 306c und des Bondpads 304a werden unten unter Bezugnahme auf 4A, 4B und 4C ausführlich besprochen.
  • Unter Bezugnahme auf 4A veranschaulicht 4A eine perspektivische Querschnittsansicht eines Teils eines beispielhaften Montagepads gemäß einer Implementierung der vorliegenden Anmeldung. Wie in 4A veranschaulicht, ist ein Montagepad 406 ein mehrschichtiges Laminatmontagepad, das eine obere Schicht 460, eine mittlere Schicht 462 und eine untere Schicht 460 beinhaltet. Wie in 4A veranschaulicht, sind die obere und die untere Schicht 460 jeweils die äußersten Schichten an der Oberseite und der Unterseite des Montagepads 406. Die mittlere Schicht 462 ist zwischen der oberen und der unteren Schicht 460 in dem Montagepad 406 angeordnet. Bei der vorliegenden Implementierung können die obere Schicht 460, die mittlere Schicht 462 und die untere Schicht 460 zum Beispiel jeweils eine Kupferschicht, eine Molybdänschicht und eine andere Kupferschicht beinhalten. Bei einer anderen Implementierung können die obere Schicht 460, die mittlere Schicht 462 und die untere Schicht 460 zum Beispiel jeweils eine Kupferschicht, eine Wolframschicht und eine andere Kupferschicht beinhalten.
  • Bei der vorliegenden Implementierung kann das Montagepad 406 zum Beispiel den Montagepads 106a, 106b und 106c in 1B und 1C, den Montagepads 206a und 206c in 2 und den Montagepads 306a und 306c und dem Bondpad 304a in 3 entsprechen. Es versteht sich, dass das Montagepad 406 dazu konfiguriert ist, zwischen eine Basis (z. B. die Basis 102b in 1A–1C, die Basis 202b in 2 und die Basis 302b in 3) eines Halbleitergehäuses (z. B. des Halbleitergehäuses 100 aus 1A–1C, des Halbleitergehäuses 200 aus 2 und des Halbleitergehäuses 300 aus 3) und ein Substrat (z. B. das Substrat 130 in 1A–1C, das Substrat 230 in 2 und das Substrat 330 in 3) gekoppelt zu werden. Das Montagepad 406 kann ein Material beinhalten, das einen CTE aufweist, der mit einem CTE der Basis näherungsweise übereinstimmt, um eine thermische Spannung zwischen dem Substrat und der Basis zu reduzieren. Das Montagepad 406 kann ein anderes Material beinhalten, das eine niedrige Fließgrenze aufweist, um eine Montagespannung zwischen dem Substrat und der Basis zu reduzieren.
  • Bei der vorliegenden Implementierung beinhalten die obere und die untere Schicht 460 jeweils ein Material mit niedriger Fließgrenze zum Absorbieren einer Montagespannung zwischen der Basis des Halbleitergehäuses und dem Substrat. Zum Beispiel können die obere und die untere Schicht 460 jeweils ein Material mit niedriger Fließgrenze beinhalten, das einen Elastizitätsmodul aufweist, der gleich oder kleiner als 200 MPa (200·106 Pascal) ist. Von daher fließt jede der oberen und der unteren Schicht 460 in dem Montagepad 406 bei einem bestimmten Spannungsniveau und begrenzt dementsprechend die Montagespannung, die das Substrat auf die Basis des Halbleitergehäuses ausüben kann, oder schwächt sie ab. Für die obere und untere Schicht 460 geeignete Materialien können unter anderem Kupfer, eine Kupferlegierung, Aluminium, eine Aluminiumlegierung, Blei, eine Bleilegierung, Zinn, eine Zinnlegierung, Silber, eine Silberlegierung, Gold oder eine Goldlegierung beinhalten.
  • Bei der vorliegenden Implementierung beinhaltet die mittlere Schicht 462 ein Material, das einen CTE aufweist, der mit einem CTE der Basis des Halbleitergehäuses näherungsweise übereinstimmt, so dass das Montagepad 406 einen effektiven Gesamt-CTE aufweist, der mit dem CTE der Basis des Halbleitergehäuses gut übereinstimmt, um eine thermische Spannung zu reduzieren, die sich aus dem CTE-Unterschied zwischen dem Substrat und dem Halbleitergehäuse ergibt. Die mittlere Schicht 462 kann einen CTE aufweisen, der niedriger als ein CTE der oberen und der unteren Schicht 460 ist. Die mittlere Schicht 462 kann eine Fließgrenze aufweisen, die höher als jene der oberen und der unteren Schicht 460 ist. Bei einer Implementierung, kann die mittlere Schicht 462 eine hohe Fließgrenze eines Elastizitätsmoduls von wenigstens 100 GPa (100·109 Pascal) aufweisen. Für die mittlere Schicht 462 geeignete Materialen können unter anderem Molybdän, Wolfram, eine Kupfer-Molybdän-Legierung, eine Kupfer-Wolfram-Legierung, Kovar®, Legierung 52 und Legierung 42 beinhalten.
  • Bei einer Implementierung kann das Montagepad 406 einen effektiven CTE aufweisen, der mit dem CTE der Basis des Halbleitergehäuses gut übereinstimmt (z. B. im Wesentlichen gleich oder geringfügig unterschiedlich ist). Zum Beispiel weist die Basis des Halbleitergehäuses einen CTE von etwa 7 ppm/°C (z. B. eine Aluminiumoxidumhüllung) auf, während die mittlere Schicht 462 auch einen CTE von etwa 7 ppm/°C aufweist. Der CTE der mittleren Schicht 462 kann in Kombination mit dem CTE der oberen und der unteren Schicht 460, der geringfügig höher als der CTE der mittleren Schicht 462 (z. B. 7–10 ppm/°C) sein kann, dazu führen, dass das Montagepad 406 einen effektiven CTE aufweist, wie etwa 7–9 ppm/°C, der gut mit dem CTE der Basis des Halbleitergehäuses übereinstimmt.
  • Bei einer Implementierung kann die Basis des Halbleitergehäuses einen CTE in einem Bereich von 4 bis 7 ppm/°C aufweisen (z. B. eine Aluminiumoxidumhüllung mit einem CTE von etwa 7 ppm/°C). Bei einer Implementierung kann das Substrat einen CTE in einem Bereich von 13 bis 18 ppm/°C aufweisen (z. B. eine FR4-PCB mit einem CTE von 13 bis 14 ppm/°C oder eine Polyimid-PCB mit einem CTE von 17 bis 18 ppm/°C). Das Montagepad 406 kann einen effektiven CTE in einem Bereich von 7 bis 13 ppm/°C, wie etwa 10 ppm/°C, aufweisen. Dementsprechend ist das Montagepad 406 dazu konfiguriert, die thermische Spannung, die sich aus dem CTE-Unterschied zwischen der Basis des Halbleitergehäuses und dem Substrat ergibt, erheblich zu reduzieren und/oder minimieren, wodurch die strukturelle Integrität des Halbleitergehäuses verbessert wird.
  • Unter Bezugnahme auf 4B veranschaulicht 4B eine perspektivische Querschnittsansicht eines Teils eines beispielhaften Montagepads gemäß einer Implementierung der vorliegenden Anmeldung. Wie in 4B veranschaulicht, ist ein Montagepad 406 ein mehrschichtiges Laminatmontagepad, das eine Schicht 460a, eine Schicht 462a, eine Schicht 460b und eine Schicht 462b beinhaltet, die der Reihe nach darin gebildet sind. Wie in 4B veranschaulicht, ist die Schicht 460a die oberste Schicht in dem Montagepad 406 und kann dazu konfiguriert sein, direkt an einer Basis eines Halbleitergehäuses angebracht zu werden. Die Schicht 462a ist direkt unter der Schicht 460a gebildet. Die Schicht 460b ist direkt unter der Schicht 462a gebildet. Die Schicht 462b ist die unterste Schicht in dem Montagepad 406 und kann dazu konfiguriert sein, direkt an eine obere Oberfläche eines Substrats angebracht zu werden.
  • Bei der vorliegenden Implementierung kann das Montagepad 406 zum Beispiel den Montagepads 106a, 106b und 106c in 1B und 1C, den Montagepads 206a und 206c in 2 und den Montagepads 306a und 306c und dem Bondpad 304a in 3 entsprechen. Es versteht sich, dass das Montagepad 406 dazu konfiguriert ist, zwischen eine Basis (z. B. die Basis 102b in 1A–1C, die Basis 202b in 2 und die Basis 302b in 3) eines Halbleitergehäuses (z. B. des Halbleitergehäuses 100 in 1A–1C, des Halbleitergehäuses 200 in 2 und des Halbleitergehäuses 300 in 3) und ein Substrat (z. B. das Substrat 130 in 1A–1C, das Substrat 230 in 2 und das Substrat 330 in 3) gekoppelt zu werden. Das Montagepad 406 kann ein Material beinhalten, das einen CTE aufweist, der mit einem CTE der Basis näherungsweise übereinstimmt, um eine thermische Spannung zwischen dem Substrat und der Basis zu reduzieren. Das Montagepad 406 kann ein anderes Material beinhalten, das eine niedrige Fließgrenze aufweist, um eine Montagespannung zwischen dem Substrat und der Basis zu reduzieren.
  • Bei der vorliegenden Implementierung können die Schichten 460a und 460b jeweils ein Material mit niedriger Fließgrenze zum Absorbieren einer Montagespannung zwischen der Basis des Halbleitergehäuses und dem Substrat beinhalten. Zum Beispiel können die Schichten 460a und 460b jeweils ein Material mit niedriger Fließgrenze beinhalten, das einen Elastizitätsmodul oder eine Fließgrenze aufweist, der/die gleich oder kleiner als 200 MPa (200·106 Pascal) ist. Von daher fließt jede der Schichten 460a und 460b in dem Montagepad 406 bei einem bestimmten Spannungsniveau und begrenzt dementsprechend die Montagespannung, die das Substrat auf die Basis des Halbleitergehäuses ausüben kann, oder schwächt sie ab. Für die Schichten 460a und 460b geeignete Materialien können unter anderem Kupfer, eine Kupferlegierung, Aluminium, eine Aluminiumlegierung, Blei, eine Bleilegierung, Zinn, eine Zinnlegierung, Silber, eine Silberlegierung, Gold oder eine Goldlegierung beinhalten.
  • Bei der vorliegenden Implementierung können die Schichten 462a und 462b jeweils ein Material beinhalten, das mit einem CTE der Basis des Halbleitergehäuses näherungsweise übereinstimmt, so dass das Montagepad 406 einen effektiven Gesamt-CTE aufweist, der gut mit dem CTE der Basis des Halbleitergehäuses übereinstimmt, um eine thermische Spannung zu reduzieren, die sich aus dem CTE-Unterschied zwischen dem Substrat und dem Halbleitergehäuse ergibt. Die Schichten 462a und 462b können einen CTE aufweisen, der niedriger als ein CTE der Schichten 460a und 460b ist. Die Schichten 462a und 462b können jeweils eine Fließgrenze aufweisen, die höher als jene der Schichten 460a und 460b ist. Bei einer Implementierung können die Schichten 462a und 462b jeweils eine hohe Fließgrenze eines Elastizitätsmoduls von wenigstens 100 GPa (100·109 Pascal) aufweisen. Für die Schichten 462a und 462b geeignete Materialien können unter anderem Molybdän, Wolfram, eine Kupfer-Molybdän-Legierung, eine Kupfer-Wolfram-Legierung, Kovar®, Legierung 52 und Legierung 42 beinhalten.
  • Bei einer Implementierung können die Schichten 460a und 460b jeweils einer oberen oder einer unteren Schicht 460 in 4A entsprechen. Bei einer Implementierung können die Schichten 462a und 462b jeweils einer mittleren Schicht 462 in 4A entsprechen. Bei der vorliegenden Implementierung können zum Beispiel die Schichten 460a und 460b jeweils eine Kupferschicht beinhalten, während die Schichten 462a und 462b jeweils eine Molybdänschicht beinhalten können. Bei einer anderen Implementierung können zum Beispiel die Schichten 460a und 460b jeweils eine Kupferschicht beinhalten, während die Schichten 462a und 462b jeweils eine Wolframschicht beinhalten können. Bei einer Implementierung kann das Montagepad 406 nur die Schicht 460a und die Schicht 462a beinhalten. Bei einer anderen Implementierung kann das Montagepad 406 nur die Schicht 460b und die Schicht 462b beinhalten. Bei einer Implementierung können die Schichten 460a und 460b die gleiche Zusammensetzung beinhalten. Bei einer anderen Implementierung können die Schichten 460a und 460b verschiedene Zusammensetzungen beinhalten. Bei einer Implementierung können die Schichten 462a und 462b die gleiche Zusammensetzung beinhalten. Bei einer anderen Implementierung können die Schichten 462a und 462b verschiedene Zusammensetzungen beinhalten.
  • Unter Bezugnahme auf 4C veranschaulicht 4C eine perspektivische Querschnittsansicht eines Teils eines beispielhaften Montagepads gemäß einer Implementierung der vorliegenden Anmeldung. Wie in 4C veranschaulicht, ist das Montagepad 406 ein einschichtiges Montagepad. Bei der vorliegenden Implementierung kann das Montagepad 406 zum Beispiel den Montagepads 106a, 106b und 106c in 1B und 1C, den Montagepads 206a und 206c in 2 und den Montagepads 306a und 306c und dem Bondpad 304a in 3 entsprechen. Es versteht sich, dass das Montagepad 406 dazu konfiguriert ist, zwischen eine Basis (z. B. die Basis 102b in 1A–1C, die Basis 202b in 2 und die Basis 302b in 3) eines Halbleitergehäuses (z. B. des Halbleitergehäuses 100 in 1A–1C, des Halbleitergehäuses 200 in 2 und des Halbleitergehäuses 300 in 3) und ein Substrat (z. B. das Substrat 130 in 1A–1C, das Substrat 230 in 2 und das Substrat 330 in 3) gekoppelt zu werden. Das Montagepad 406 kann ein Material beinhalten, das einen CTE aufweist, der mit einem CTE der Basis näherungsweise übereinstimmt, um eine thermische Spannung zwischen dem Substrat und der Basis zu reduzieren. Das Montagepad 406 kann ein anderes Material beinhalten, das eine niedrige Fließgrenze aufweist, um eine Montagespannung zwischen dem Substrat und der Basis zu reduzieren.
  • Bei der vorliegenden Implementierung beinhaltet das Montagepad 406 ein erstes Material, das ein Material mit niedriger Fließgrenze zum Absorbieren einer Montagespannung zwischen der Basis des Halbleitergehäuses und dem Substrat aufweist. Zum Beispiel kann das erste Material ein Material mit niedriger Fließgrenze beinhalten, das einen Elastizitätsmodul (Young’s Modul) oder eine Fließgrenze aufweist, der/die gleich oder kleiner als 200 MPa (200·106 Pascal) ist. Von daher fließt das erste Material in dem Montagepad 406 bei einem bestimmten Spannungsniveau und begrenzt dementsprechend die Montagespannung, die das Substrat auf die Basis des Halbleitergehäuses ausüben kann, oder schwächt sie ab. Das erste Material in dem Montagepad 406 kann unter anderem Kupfer, eine Kupferlegierung, Aluminium, eine Aluminiumlegierung, Blei, eine Bleilegierung, Zinn, eine Zinnlegierung, Silber, eine Silberlegierung, Gold oder eine Goldlegierung beinhalten.
  • Bei der vorliegenden Implementierung beinhaltet das Montagepad 406 ein zweites Material, das einen CTE aufweist, der mit einem CTE der Basis des Halbleitergehäuses näherungsweise übereinstimmt, so dass das Montagepad 406 einen effektiven Gesamt-CTE aufweist, der gut mit dem CTE der Basis des Halbleitergehäuses übereinstimmt, um eine thermische Spannung zu reduzieren, die sich aus dem CTE-Unterschied zwischen dem Substrat und dem Halbleitergehäuse ergibt. Das zweite Material weist einen CTE auf, der niedriger als ein CTE des ersten Materials ist. Das zweite Material kann eine Fließgrenze aufweisen, die höher als jene des ersten Materials ist. Bei einer Implementierung kann das zweite Material eine hohe Fließgrenze eines Elastizitätsmoduls von wenigstens 100 GPa (100·109 Pascal) aufweisen. Das zweite Material in dem Montagepad 406 kann unter anderem Molybdän, Wolfram, eine Kupfer-Molybdän-Legierung, eine Kupfer-Wolfram-Legierung, Kovar®, Legierung 52 und Legierung 42 beinhalten.
  • Bei einer Implementierung kann das Montagepad 406 eine Kupfer-Molybdän-Legierung beinhalten, die in dem ganzen Montagepad 406 eine im Wesentlichen homogene Zusammensetzung aufweist. Bei einer anderen Implementierung kann das Montagepad 406 eine Kupfer-Wolfram-Legierung aufweisen, die in dem ganzen Montagepad 406 eine im Wesentlichen homogene Zusammensetzung aufweist. Bei anderen Implementierungen kann das Montagepad 406 andere oben beschriebene geeignete erste und zweite Materialien aufweisen und kann eine inhomogene Zusammensetzung aufweisen.
  • Bei einer Implementierung kann das Montagepad 406 einen effektiven CTE aufweisen, der mit dem CTE der Basis des Halbleitergehäuses gut übereinstimmt (z. B. im Wesentlichen gleich oder geringfügig unterschiedlich ist). Zum Beispiel weist die Basis des Halbleitergehäuses einen CTE von etwa 7 ppm/°C (z. B. eine Aluminiumoxidumhüllung) auf, während das zweite Material in dem Montagepad 406 ebenfalls einen CTE von etwa 7 ppm/°C aufweist. Der CTE des zweiten Materials in dem Montagepad 406 kann in Kombination mit dem CTE des ersten Materials in dem Montagepad 406, der geringfügig höher als der CTE des zweiten Materials in dem Montagepad 406 sein kann (z. B. 7–10 ppm/°C), dazu führen, dass das Montagepad 406 einen effektiven CTE aufweist, wie etwa 7–9 ppm/°C, der gut mit dem CTE der Basis des Halbleitergehäuses übereinstimmt.
  • Bei einer Implementierung kann die Basis des Halbleitergehäuses einen CTE in einem Bereich von 4 bis 7 ppm/°C (z. B. eine Aluminiumoxidumhüllung mit einem CTE von etwa 7 ppm/°C) aufweisen. Bei einer Implementierung kann das Substrat einen CTE in einem Bereich von 13 bis 18 ppm/°C (z. B. eine FR4-PCB mit einem CTE von 13 bis 14 ppm/°C oder eine Polyimid-PCB mit einem CTE von 17 bis 18 ppm/°C) aufweisen. Das Montagepad 406 kann einen effektiven CTE in einem Bereich von 7 bis 13 ppm/°C, wie etwa 10 ppm/°C, aufweisen. Dementsprechend ist das Montagepad 406 dazu konfiguriert, die thermische Spannung, die sich aus dem CTE-Unterschied zwischen der Basis des Halbleitergehäuses und dem Substrat ergibt, erheblich zu reduzieren und/oder minimieren, wodurch die strukturelle Integrität des Halbleitergehäuses verbessert wird.
  • Aus der obigen Beschreibung wird es offensichtlich, dass verschiedene Techniken zur Implementierung der in der vorliegenden Anmeldung beschriebenen Konzepte verwendet werden können, ohne von dem Schutzumfang dieser Konzepte abzuweichen. Zudem würde, während die Konzepte mit spezieller Bezugnahme auf bestimmte Implementierungen beschrieben wurden, ein Durchschnittsfachmann erkennen, dass Änderungen hinsichtlich Form und Detail vorgenommen werden können, ohne von dem Schutzumfang dieser Konzepte abzuweichen. Von daher sind die beschriebenen Implementierungen in jeder Hinsicht als veranschaulichend und nicht als einschränkend zu betrachten. Es versteht sich, dass die vorliegende Anmeldung nicht auf die bestimmten hier beschriebenen Implementierungen beschränkt ist, stattdessen sind viele Neuanordnungen, Modifizierungen und Ersetzungen möglich, ohne von dem Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Halbleitergehäuse zur Montage an einer Leiterplatte, wobei das Halbleitergehäuse Folgendes umfasst: eine Umhüllung, die eine Keramikbasis umfasst; einen Halbleiter-Die in der Umhüllung; ein Montagepad, das sich unter der Keramikbasis befindet und durch wenigstens eine Öffnung in der Keramikbasis mit dem Halbleiter-Die gekoppelt ist.
  2. Halbleitergehäuse nach Anspruch 1, wobei das Montagepad wenigstens eine Schicht mit einem Wärmeausdehnungskoeffizienten umfasst, der mit einem Wärmeausdehnungskoeffizienten der Keramikbasis näherungsweise übereinstimmt.
  3. Halbleitergehäuse nach Anspruch 1 oder 2, wobei das Montagepad wenigstens eine Schicht mit einer niedrigen Fließgrenze umfasst, die gleich oder kleiner als 200 MPa ist.
  4. Halbleitergehäuse nach einem der Ansprüche 1–3, wobei das Montagepad wenigstens eine Kupferschicht und wenigstens eine Molybdänschicht umfasst.
  5. Halbleitergehäuse nach einem der Ansprüche 1–4, das ferner ein Bondpad umfasst, das durch einen leitfähigen Einsatz in der Keramikbasis mit einem weiteren Montagepad unter der Keramikbasis gekoppelt ist.
  6. Halbleitergehäuse nach einem der Ansprüche 1–4, das ferner ein Bondpad umfasst, das durch wenigstens eine leitfähige Durchkontaktierung in der Keramikbasis mit einem weiteren Montagepad unter der Keramikbasis verbunden ist.
  7. Halbleitergehäuse nach Anspruch 5 oder 6, wobei sich das Bondpad auf einem leitfähigen Pad befindet.
  8. Halbleitergehäuse nach einem der Ansprüche 1–7, das ferner einen Versiegelungsring und eine Kappe umfasst, die den Halbleiter-Die hermetisch in der Umhüllung versiegeln.
  9. Halbleitergehäuse nach einem der Ansprüche 1–8, wobei der Halbleiter-Die ein III-Nitrid-Leistungshalbleiterbauelement oder ein Gruppe-IV-Leistungshalbleiterbauelement umfasst.
  10. Halbleitergehäuse nach einem der Ansprüche 1–9, wobei der Halbleiter-Die einen Leistungsfeldeffekttransistor, einen Leistungsbipolartransistor mit isoliertem Gate oder eine Leistungsdiode umfasst.
  11. Gehäuse für ein Oberflächenmontagebauelement, das Folgendes umfasst: eine Umhüllung, die eine Keramikbasis umfasst; eine Kappe, die einen Halbleiter-Die in der Umhüllung hermetisch versiegelt; ein Montagepad, das sich unter der Keramikbasis befindet und mit dem Halbleiter-Die gekoppelt ist; wobei das Montagepad wenigstens eine Schicht mit einem Wärmeausdehnungskoeffizienten umfasst, der mit einem Wärmeausdehnungskoeffizienten der Keramikbasis näherungsweise übereinstimmt.
  12. Gehäuse nach Anspruch 11, wobei die wenigstens eine Schicht Kupfer umfasst.
  13. Gehäuse nach Anspruch 11 oder 12, wobei das Montagepad wenigstens eine weitere Schicht mit einer niedrigen Fließgrenze umfasst.
  14. Gehäuse nach einem der Ansprüche 11–13, wobei das Montagepad wenigstens eine weitere Schicht mit Molybdän umfasst.
  15. Gehäuse nach einem der Ansprüche 11–14, wobei das Montagepad wenigstens eine weitere Schicht mit einer niedrigen Fließgrenze umfasst, die kleiner als oder gleich 200 MPa ist.
  16. Gehäuse nach einem der Ansprüche 11–15, das ferner ein Bondpad umfasst, das durch einen leitfähigen Einsatz in der Keramikbasis mit einem weiteren Montagepad unter der Keramikbasis gekoppelt ist.
  17. Gehäuse nach einem der Ansprüche 11–15, das ferner ein Bondpad umfasst, das durch wenigstens eine leitfähige Durchkontaktierung in der Keramikbasis mit einem weiteren Montagepad unter der Keramikbasis gekoppelt ist.
  18. Gehäuse nach Anspruch 16 oder 17, wobei sich das Bondpad auf einem leitfähigen Pad befindet.
  19. Gehäuse nach einem der Ansprüche 11–18, wobei der Halbleiter-Die ein III-Nitrid-Leistungshalbleiterbauelement oder ein Gruppe-IV-Leistungshalbleiterbauelement umfasst.
  20. Gehäuse nach einem der Ansprüche 11–19, wobei der Halbleiter-Die einen Leistungsfeldeffekttransistor, einen Leistungsbipolartransistor mit isoliertem Gate oder eine Leistungsdiode umfasst.
DE102017106332.3A 2016-03-25 2017-03-23 Gehäuse für ein Oberflächenmontagebauelement mit verbesserter Zuverlässigkeit Pending DE102017106332A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/081,055 2016-03-25
US15/081,055 US9887143B2 (en) 2016-03-25 2016-03-25 Surface mount device package having improved reliability

Publications (1)

Publication Number Publication Date
DE102017106332A1 true DE102017106332A1 (de) 2017-09-28

Family

ID=59814446

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017106332.3A Pending DE102017106332A1 (de) 2016-03-25 2017-03-23 Gehäuse für ein Oberflächenmontagebauelement mit verbesserter Zuverlässigkeit

Country Status (2)

Country Link
US (1) US9887143B2 (de)
DE (1) DE102017106332A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3280127B1 (de) * 2016-08-05 2020-07-22 Hexagon Technology Center GmbH Kamerasystem
EP3376539A1 (de) * 2017-03-14 2018-09-19 HS Elektronik Systeme GmbH Stapelbares leistungsmodul
JP2020126921A (ja) * 2019-02-04 2020-08-20 株式会社村田製作所 高周波モジュールおよび通信装置
US11121048B1 (en) 2020-03-12 2021-09-14 Infineon Technologies Americas Corp. System and method for a device package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666004A (en) * 1994-09-28 1997-09-09 Intel Corporation Use of tantalum oxide capacitor on ceramic co-fired technology
JP3859340B2 (ja) * 1998-01-06 2006-12-20 三菱電機株式会社 半導体装置
US6844606B2 (en) * 2002-02-04 2005-01-18 Delphi Technologies, Inc. Surface-mount package for an optical sensing device and method of manufacture
WO2005055317A1 (ja) * 2003-12-05 2005-06-16 Matsushita Electric Industrial Co., Ltd. パッケージされた電子素子、及び電子素子パッケージの製造方法
US7304395B2 (en) * 2005-07-05 2007-12-04 Oki Electric Industry Co., Ltd. Semiconductor chip package
JP5027431B2 (ja) * 2006-03-15 2012-09-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2009176930A (ja) * 2008-01-24 2009-08-06 Toshiba Corp 半導体装置およびその製造方法
US8116090B2 (en) * 2009-04-09 2012-02-14 Bae Systems Information And Electronic Systems Integration Inc. Low temperature co-fired ceramic (LTCC) transmit/receive (T/R) assembly utilizing ball grid array (BGA) technology
JP5231382B2 (ja) * 2009-11-27 2013-07-10 新光電気工業株式会社 半導体装置
JP5444199B2 (ja) * 2010-12-06 2014-03-19 日立オートモティブシステムズ株式会社 複合センサ

Also Published As

Publication number Publication date
US9887143B2 (en) 2018-02-06
US20170278764A1 (en) 2017-09-28

Similar Documents

Publication Publication Date Title
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE102014104630B4 (de) Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend
DE102014202651B4 (de) Halbleitervorrichtungen und Halbleitermodul
DE102013103119B4 (de) PCB-BASIERTER FENSTERRAHMEN FÜR HF-LEISTUNGSPACKAGE, Halbleiterpackage und Verfahren zum Herstellen eines Halbleiterpackage
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102017106332A1 (de) Gehäuse für ein Oberflächenmontagebauelement mit verbesserter Zuverlässigkeit
DE102007062787A1 (de) Kupferdrahtbonden auf organischen Lötschutzmaterialien
DE102012213407A1 (de) Halbleiteranordnung
DE102015115999B4 (de) Elektronische Komponente
DE102012217624A1 (de) Niederinduktives Halbleitermodul
DE102020112338B4 (de) Halbleitervorrichtung
DE212018000073U1 (de) Halbleiterbauelement
DE102016102476B4 (de) Halbleiteranordnung, die einen mehrschichtigen Träger aufweist
DE212018000072U1 (de) Elektronische Komponente und Halbleitervorrichtung
DE212021000169U1 (de) Halbleiterbauteil
DE112019002287T5 (de) Halbleitervorrichtung
DE112020003763T5 (de) Halbleiterbauteil
DE102015204878A1 (de) Leistungshalbleitervorrichtung
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102014102910A1 (de) Chipträgerstruktur, Chipgehäuse und Verfahren zu deren Herstellung
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE19902462B4 (de) Halbleiterbauelement mit Chip-on-Chip-Aufbau
DE102018128414A1 (de) Verstärkung für elektrische verbindungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication