-
Oberbegriff
-
Die Erfindung richtet sich auf einen MOS-Transistor mit erhöhter Pulsbelastbarkeit.
-
Allgemeine Einleitung
-
Innerhalb von Leistungsendstufen hat die Verteilung der Flächenleistungsdichte entscheidenden Einfluss auf die resultierende Temperaturverteilung innerhalb der Transistoren solchen Leistungsendstufen.
-
Die MOS-Transistoren solcher Leistungsendstufen sind typischerweise als Parallelschaltung parallel liegender Transistorsegmente ausgeführt.
-
Beispielsweise ist aus der Druckschrift
DE 695 26 630 T2 ein MOS-Transistor mit mehreren Transistorsegmenten bekannt. Dabei stellt jedes dieser Transistorsegment für sich einen MOS-Transistor dar. Diese mehreren Transistorsegmente sind entsprechend der technischen Lehre der Druckschrift
DE 695 26 630 T2 längs einer x-Richtung nebeneinander angeordnet. (siehe z. B.
11 der Druckschrift
DE 695 26 630 T2 ). Die Gate-Kontakte der Transistorsegmente sind dabei miteinander elektrisch verbunden. Ebenso sind jeweils die Drain-Kontakte der Transistorsegmente miteinander elektrisch verbunden und die Source-Kontakte der Transistorsegmente miteinander elektrisch verbunden.
-
Über diese Transistorsegmente hinweg kommt es typischerweise zur Ausbildung eines mehr oder weniger gaußförmigen Temperaturprofils bei Pulsbelastung. Das bedeutet, dass die zentralen Transistorsegmente bereits ihre Maximalbelastung erreichen, wenn die äußeren Transistorsegmente diese noch nicht erreicht haben. Hierdurch wird die maximale Leistung der äußeren Transistorsegmente nicht ausgenutzt.
-
Eine gezielte Segmentierung des Transistors ist vorteilhaft zur Erzielung einer gleichmäßigen Temperaturverteilung bzw. Vermeidung von im Betrieb lokal besonders aufgeheizten Transistorbereichen, sogenannten Hot-Spots. Diese Segmentierung der Transistorfläche mit unterschiedlichen Flächenleistungsdichten kann entweder
- 1. aktiv durch unterschiedliche Gate-Bereiche oder
- 2. passiv erfolgen.
-
Die aktive Steuerung durch unterschiedliche Gate-Bereiche benötigt dabei die Bereitstellung von Gate-Steuerquellen und deren Regelung für die zusätzlichen Gate-Bereiche.
-
Innerhalb der passiven Regelung sind die Transistoren layout-technisch modifiziert. Als Nichtpatentliteratur sei hierzu auf V. Khemka et al., ”Detection and optimization of temperature distribution across large-area power MOSFETs to improve energy capability,” IEEE Trans. Electron Devices, vol. 51, pp. 1025–1032, Jun. 2004 verwiesen. Dort wird eine veränderte Gate- und Pitch-Länge behandelt. Aus Zawischka, M. Pfost and D. Costachescu, ”An Easily Implementable Approach to Increase the Energy Capability of DMOS Transistors,” in IEEE Transactions on Electron Devices, vol. 61, no. 12, pp. 4137–4144, Dec. 2014 ist die Verwendung zusätzlicher Body-Kontakte (d. h. Bulk-statt Source-Bereiche) bekannt.
-
Die Flächenleistungsdichte innerhalb einer Leistungsstufe kann derzeit nur bedingt für den jeweiligen Lastfall optimiert werden. Innerhalb der mikroelektronischer Schaltungen, z. B. Airbag-ICs, erfolgt dies etwa auch durch die gezielte Platzierung der Bondpads innerhalb eines lowside- oder highside-Transistorfeldes. Hierdurch werden passiven Flächenelemente innerhalb der Leistungstransistoren platziert, da dort unterhalb des Bondpads (Anschlussflächen der integrierten Schaltung) kein Transistor zum Liegen kommt.
-
Die Platzierung dieser bewussten „Totflächen” ist teilweise komplementär zu Forderungen hinsichtlich der Robustheit gegenüber der Elektromigration.
-
Aufgabe der Erfindung
-
Ziel der vorgeschlagenen Vorrichtung ist es, durch die Bereitstellung von teilweise passiven Flächenelementen (Segmenten) die Temperatur innerhalb einer Leistungsstufe zu homogenisieren und somit eine höhere Pulsleistung bzw. Pulsenergie aufnehmen zu können, bzw. entsprechende Flächenreserven zu minimieren:
- – mit weiterhin EINER Gate-Spannungsquelle
- – und minimalen Kompromissen bzgl. Einschaltwiderstand,
da die Transistorelemente selbst weiterhin die minimale bzw. Standard-Dimension (Gate-Länge bzw. Pitch) besitzen sollen.
-
Zudem werden durch die Vermeidung von ausgeprägten Hot-Spots auch thermische Instabilitäten vermieden. Somit wird gleichzeitig die Zuverlässigkeit gesteigert.
-
Diese Aufgabe wird durch eine Vorrichtung nach Anspruch 1 gelöst.
-
Lösung der erfindungsgemäßen Aufgabe
-
Kernidee des Vorschlags zur Lösung des Problems ist es, eine lokale Modellierung der Schwellspannungen der Transistorsegmente vorzunehmen, um das Temperaturprofil bei Pulsbelastung über die Transistorsegmente hinweg zu homogenisieren. Wenn innerhalb dieser Offenbarung und in den Ansprüchen von Schwellspannungen und zueinander unterschiedlichen Schwellspannungen die Rede ist, so sind damit keine Schwellspannungsmodifikationen durch Effekte in den Randbereichen des Transistorkanals gemeint, sondern Änderungen der Schwellspannungen des Kernbereichs des Transistor-Kanals z. B. durch gezielte strukturierte bzw. layout-technische Dotierung des polykristallinen Gate-Siliziums des Transistors. Zur Lösung der Aufgabe wird ein MOS-Transistor vorgeschlagen, der n, mindestens aber zwei, parallel angeordnete, geometrisch gleiche Transistorsegmente (1–16) aufweist. Vorzugsweise sollte der MOS-Transistor vorgeschlagen, mehr als zwei, parallel angeordnete, geometrisch gleiche Transistorsegmente (1–16) aufweise, da der Transistor sich in der Mitte aufheizt. Zwei Transistorsegmente sind dann sinnvoll, wenn von außen, aus welchen Gründen auch immer auf den Transistor ein vordefinierbarer Temperaturgradient einwirken wird. Es sei hier auf die beispielhafte 1 verwiesen. Jedes Transistorsegment (i) der Transistorsegmente (1–16) stellt für sich einen einzelnen MOS-Transistor dar. Jedes der Transistorsegmente, hier als i-tes Transistorsegment (i) mit 1 ≤ i ≤ n besitzt eine zugeordnete Schwellspannung (V). Die n Transistorsegmente (1–16) sind längs einer x-Richtung nebeneinander angeordnet. Mindestens ein erstes Transistorsegment (i) mit 1 ≤ i ≤ n der n Transistorsegmente besitzt dabei eine erste zugeordnete Schwellspannung (Vi) und mindestens ein zweites Transistorsegment (j) der n Transistorsegmente besitzt eine zweite Schwellspannung (Vj). Die erste Schwellspannung (Vi) und die zweite Schwellspannung (Vj) sind verschieden voneinander. Dies führt dazu, dass das erste Transistorsegment (i) und der zweite Transistorsegment (j) unterschiedlich leitend sind, wenn sie die gleiche Gate-Source-Spannung aufweisen. Die Gate-Kontakte der Transistorsegmente sind miteinander elektrisch verbunden. Ebenso sind die Drain-Kontakte der Transistorsegmente miteinander elektrisch verbunden. Die Source-Kontakte der Transistorsegmente sind ebenfalls miteinander elektrisch verbunden. Die Transistorsegmente sind also parallelgeschaltet. Es wird nun vorgeschlagen, dass die äußeren Transistorsegmente (1, 16) so gefertigt werden, dass sie eine betragsmäßig niedrigere Schwellspannung (V) als die Schwellspannung (V) der inneren Transistorsegmente (8, 9) aufweisen. Hierdurch sind die inneren Transistorsegmente (8, 9) im Einschaltfall weniger leitend als die äußeren Transistorsegmente (1,16). Es fällt daher weniger Verlustleistung in den inneren Transistorsegmenten (8, 9) ab. Bei geeigneter Dimensionierung heizen Sie sich dann in ähnlicher Weise wie die besser gekühlten äußeren Transistorsegmente (1,16) auf.
-
Die Transistorsegmente des inneren Transistorbereichs werden vorteilhafter Weise somit lediglich durch die Anwendung des in der Regel für typische sub-μm Technologien verfügbaren Prinzips der Dual-Workfunction (= das Prinzip von zwei verfügbaren Transistorschwellspannungen in einer CMOS Technologie) gegenüber den Transistorsegmenten des äußeren Transistorbereichs modifiziert. D. h. die Dotierung des Poly-Silizium-Gates wechselt noch im Kanalbereich des MOS-Transistors. Daraus resultiert lokal eine Erhöhung der Schwellspannung. So können in einer speziellen beispielhaften Variante für die Schwellspannungswerte der Transistorsegmente Unterschiede von typischer Weise bis zu 1,1 V gewählt werden.
-
Der Vollständigkeit halber sei an dieser Stelle erwähnt, dass eine Modulation der Schwellspannung längs des Gates des Transistors, diesen in verschiedene Transistorsegmente unterteilt.
-
Der vorgeschlagene Transistor kann sowohl als n-Typ als auch p-Typ MOS-Transistor gefertigt werden. Das vorgeschalgene Prinzip kann sowohl für laterale MOS Bauelemente und vertikale MOS Bauelemente als auch für unipolare und/oder vertikale MOS Bauelemente angewendet werden.
-
Vorteil der Erfindung
-
Ein solcher MOS-Transistor ermöglicht zumindest in einigen Realisierungen die Erzielung einer erhöhten Pulsbelastbarkeit. Dies ist besonders in Air-Bag-Anwendungen zum Zünden der Air-Bag-Sprengsätze von Vorteil. Die Vorteile sind hierauf aber nicht beschränkt.
-
Liste der Figuren
-
1 zeigt schematisch eine beispielhafte Anordnung von beispielhaft 16 Transistorsegmenten parallel nebeneinander zur Verdeutlichung des vorgeschlagenen MOS-Transistors.
-
2 zeigt die maximale Pulsdauer und die mögliche maximale Pulsleistung für einen Transistor entsprechend dem Stand der Technik ohne Maßnahmen zur Leistungsverteilung (SdT) und entsprechend dem vorgeschlagenen Transistor (Erf).
-
3 zeigt die maximale Puls-Energie gegenüber der maximal möglichen Energiedichte für einen Transistor entsprechend dem Stand der Technik ohne Maßnahmen zur Leistungsverteilung (SdT) und entsprechend dem vorgeschlagenen Transistor (Erf).
-
4 zeigt die Temperaturverteilung längs der x-Richtung für einen beispielhaften Transistor mit einer Anordnung der Transistorsegmente ähnlich der der 1 für einen Transistor entsprechend dem Stand der Technik ohne Maßnahmen zur Leistungsverteilung (SdT) und entsprechend dem vorgeschlagenen Transistor (Erf) und bei verschiedenen Verlustleistungen.
-
5 zeigt die Struktur von 1 in vier Reihen zusätzlich unterteilt.
-
Beschreibung der Figuren
-
1 zeigt schematisch eine beispielhafte Anordnung von 16 Transistorsegmenten parallel nebeneinander zur Verdeutlichung des vorgeschlagenen MOS-Transistors.
-
2 zeigt die maximale Pulsdauer und die mögliche maximale Pulsleistung für einen Transistor entsprechend dem Stand der Technik ohne Maßnahmen zur Leistungsverteilung (SdT) und entsprechend dem vorgeschlagenen Transistor (Erf). Die maximale Flächenleistungsdichte ist bei den vorgeschlagenen, segmentierten Transistoren deutlich höher als für Transistoren entsprechend dem Stand der Technik ohne Maßnahmen zur Leistungsverteilung (SdT).
-
3 zeigt die maximale Puls-Energie gegenüber der maximal möglichen Energiedichte für einen Transistor entsprechend dem Stand der Technik ohne Maßnahmen zur Leistungsverteilung (SdT) und entsprechend dem vorgeschlagenen Transistor (Erf). Bei applikationsnahen Pulsleistungsdichten lässt sich die maximale Einzelpulsenergie somit mehr als verdoppeln.
-
4 zeigt die Temperaturverteilung längs der x-Richtung für einen beispielhaften Transistor mit einer Anordnung der Transistorsegmente ähnlich der der 1 für einen Transistor entsprechend dem Stand der Technik ohne Maßnahmen zur Leistungsverteilung (SdT) und entsprechend dem vorgeschlagenen Transistor (Erf) und bei verschiedenen Verlustleistungen. Segmentierter Transistor bleibt trotz vergleichbarer Leistung ca. 30–40°C kühler. Bei Verlängerung der Pulsdauer verbleibt Temperaturverteilung bei dem vorgeschlagenen Transistor (Erf) im Übrigen homogen, während sie sich bei einen Transistor entsprechend dem Stand der Technik ohne Maßnahmen zur Leistungsverteilung (SdT) im verstärkten Maße inhomogen ausprägt.
-
Fig. 5
-
5 zeigt die Struktur von 1 bei der die 16 Transistorsegmente in vier Reihen aufgeteilt wurden. Hierdurch ergeben sich 64 Transistorsegmente. Die außenliegenden Transistorsegmente werden mit den niedrigeren Schwellspannungen versehen. Die inneren mit den höheren Schwellspannungen. Es ist vorteilhaft die Dichte der Transistorsegmente mit der niedrigen Schwellspannung relativ zur Dichte der Transistorsegmente mit der höheren Schwellspannung von innen nach außen zu steigern und entsprechend die Dichte der Transistorsegmente mit der höheren Schwellspannung relativ zur Dichte der Transistorsegmente mit der niedrigeren Schwellspannung von innen nach außen zu senken. Natürlich ist es vorteilhaft, wenn mehr als zwei Schwellspannungen verwendet werden können. Sofern aber nur zwei Schwellspannungen verfügbar sind, kann durch diese Dichtemodulation ein idealisierter Schwellspannungsverlauf angenähert werden.
