DE102016207544A1

DE102016207544A1 - Integrierte Halbleiterschaltung mit mindestens einem Eingangsanschluss

Info

Publication number: DE102016207544A1
Application number: DE102016207544.6A
Authority: DE
Inventors: Axel Aue; Martin Gruenewald; Hans-Walter Schmitt
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2016-05-02
Filing date: 2016-05-02
Publication date: 2017-11-02
Also published as: CN109075778B; WO2017190948A1; CN109075778A

Abstract

Die Erfindung betrifft eine integrierte Halbleiterschaltung (10) mit mindestens einem Eingangsanschluss (12; 12_1 bis 12_E'). Dabei ist dem mindestens einen Eingangsanschluss (12; 12_1 bis 12_E') eine in die Halbleiterschaltung (10) integrierte Entprelleinrichtung (14) zum Entprellen eines an dem Eingangsanschluss (12; 12_1 bis 12_E') anliegenden Eingangssignals (16; 16_1 bis 16_E') zugeordnet.

Description

Stand der Technik
Die Erfindung betrifft eine integrierte Halbleiterschaltung nach dem Oberbegriff des Anspruchs 1, sowie ein Verfahren nach dem nebengeordneten Patentanspruch.
Integrierte Halbleiterschaltungen, welche eine Mehrzahl von insbesondere digitalen Eingängen und Ausgängen aufweisen, sind vom Markt her bekannt. Dabei können die Eingänge im Allgemeinen von beliebigen Quellen angesteuert werden. Sofern eine solche Quelle mechanische Elemente aufweist, beispielsweise einen Taster oder ein Relais, bei denen üblicherweise ein Prellen während eines Betriebszustandswechsels auftritt, kann ein an dem jeweiligen Eingang anliegendes Signal ungewollte schnelle Unterbrechungen aufweisen, insbesondere nach einem Schaltvorgang. Vergleichbare an sich unerwünschte Zustandsänderungen für das vorstehend erwähnte Eingangssignal können sich überdies auch bei Signalquellen ohne mechanische Elemente ergeben.
Offenbarung der Erfindung
Das der Erfindung zugrunde liegende Problem wird durch eine integrierte Halbleiterschaltung nach Anspruch 1 sowie durch ein Verfahren nach dem nebengeordneten Anspruch gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben. Für die Erfindung wichtige Merkmale finden sich ferner in der nachfolgenden Beschreibung und in den Zeichnungen, wobei die Merkmale sowohl in Alleinstellung als auch in unterschiedlichen Kombinationen für die Erfindung wichtig sein können, ohne dass hierauf nochmals explizit hingewiesen wird.
Die Erfindung betrifft eine integrierte Halbleiterschaltung mit mindestens einem Eingangsanschluss. Dabei ist dem mindestens einen Eingangsanschluss eine in die Halbleiterschaltung integrierte Entprelleinrichtung zum Entprellen eines an dem Eingangsanschluss anliegenden Eingangssignals zugeordnet. Vorzugsweise ist diese Zuordnung individuell, das heißt, der zu entprellende Eingangsanschluss weist jeweils eine eigene Entprelleinrichtung auf.
Die integrierte Halbleiterschaltung ist beispielsweise ein Mikroprozessor, ein Mikrocontroller, ein Signalprozessor oder dergleichen. Der Eingangsanschluss ist vorzugsweise dazu ausgebildet bzw. dazu konfigurierbar, ein digitales Signal, insbesondere ein binäres digitales Signal, von einer externen Signalquelle in die integrierte Halbleiterschaltung zu übernehmen.
Die zu entprellenden Eingangssignale können beispielsweise im Wesentlichen statische Signale sein, oder Signale mit vergleichsweise langsamen und/oder unregelmäßigen Änderungen. Ebenso können die zu entprellenden Eingangssignale Taktsignale mit spezifischen Frequenzen und/oder einem unsymmetrischen Puls-zu-Pause-Verhältnis oder dergleichen sein.
Die Erfindung weist den Vorteil auf, dass das Eingangssignal – vorzugsweise individuell für jeden Eingangsanschluss – vergleichsweise einfach entprellt werden kann. Dabei sind außerhalb der integrierten Halbleiterschaltung an den Eingangsanschlüssen angeordnete Kondensatoren oder Filter im Allgemeinen entbehrlich. Dadurch können Aufwand und Kosten gespart und eine die integrierte Halbleiterschaltung umfassende Schaltungsträgerplatte kann gegebenenfalls kleiner bemessen sein. Weiterhin kann eine Signallaufzeit für das Eingangssignal, beispielsweise in Bezug auf mögliche softwarebasierte Entprelleinrichtungen, minimiert werden.
In einer Ausgestaltung ist die Entprelleinrichtung konfigurierbar, insbesondere dynamisch konfigurierbar, ausgebildet. Dadurch kann die Entprelleinrichtung besonders vorteilhaft in Bezug auf sich ändernde Eigenschaften des jeweiligen Eingangssignals oder in Bezug auf eine Mehrzahl von Eingangsanschlüssen mit von vornherein verschiedenartigen Eingangssignalen betrieben werden.
Insbesondere ist es möglich, eine Filterzeit der Entprelleinrichtung zu konfigurieren.
In einer weiteren Ausgestaltung ist die Entprelleinrichtung, vorzugsweise vollständig, als Hardwareschaltung ausgebildet. Dadurch kann die Entprelleinrichtung insgesamt vorteilhaft vereinfacht und eine Signallaufzeit vergleichsweise klein gehalten werden.
Besonders vorteilhaft kann die Entprelleinrichtung einer Ausführungsform zufolge direkt in eine Padstruktur eines betreffenden Eingangsanschlusses der integrierten Halbleiterschaltung integriert werden bzw. unmittelbar benachbart zu der Padstruktur angeordnet werden.
Bei einer weiteren vorteilhaften Ausführungsform kann die Entprelleinrichtung räumlich benachbart zu weiteren anschluss(englisch: "pin")-spezifischen Schaltungsteilen wie z.B. einer konventionellen Eingangsschaltung und/oder Ausgangstreiberschaltung (z.B. im Falle eines sowohl als Eingang als auch als Ausgang konfigurierbaren Anschlusses (pins) der Halbleiterschaltung) und/oder einer ESD(electrostatic discharge, deutsch: elektrostatische Entladung)-Schutzschaltung angeordnet sein.
In einer weiteren Ausgestaltung weist die Entprelleinrichtung einen Abtaster auf, welcher dazu ausgebildet ist, das Eingangssignal oder ein von dem Eingangssignal abgeleitetes Signal mehrfach zeitlich nacheinander abzutasten, um N viele Abtastwerte zu erhalten, wobei N eine natürliche Zahl größer zwei ist, und wobei die integrierte Halbleiterschaltung einen Majoritätsentscheider aufweist, welcher dazu ausgebildet ist, die N vielen Abtastwerte auszuwerten, um ein Ausgangssignal zu ermitteln. Dabei charakterisiert das Ausgangssignal des Majoritätsentscheiders das entprellte Eingangssignal. Mittels des Majoritätsentscheiders (englisch: "voter") und der N vielen Abtastwerte kann die Entprellung (englisch: "debouncing") des Eingangssignals vorteilhaft und besonders definiert erfolgen.
Im Prinzip kann der Abtaster analog oder – bevorzugt – digital ausgeführt sein. Ein digitaler Abtaster, insbesondere ein binärer digitaler Abtaster, hat den Vorteil, dass eine eventuelle (Zwischen-)Speicherung der Abtastwerte und ebenso die Majoritätsentscheidung digital erfolgen können und somit einen besonders kleinen Aufwand erfordern. Vorzugsweise, aber nicht zwingend, ist die Anzahl N ungerade, wodurch die Majoritätsentscheidung besonders sicher erfolgen kann. Je größer die Anzahl N gewählt ist, umso sicherer ist im Allgemeinen auch die Entprellung des Eingangssignals.
In einer Ausgestaltung entspricht die Majoritätsentscheidung einem Mehrheitsentscheid, wobei eine jeweilige Anzahl, beispielsweise die o.g. N vielen, der (vorzugsweise binären) Abtastwerte "0" und "1" miteinander verglichen werden und die jeweils höhere Anzahl ein das entprellte Eingangssignal charakterisierendes Ausgangssignal bestimmt.
In einer weiteren Ausgestaltung ist zwischen dem Eingangsanschluss und dem Abtaster ein einfacher Analog-Digital-Umsetzer geschaltet, beispielsweise ein Schmitt-Trigger oder ein Komparator. Dadurch kann der Abtaster gegebenenfalls mittels eines flankengesteuerten Flipflops (bistabile Kippstufe) ausgeführt sein, wodurch ein Schaltungsaufwand und daraus sich ergebende Kosten zusätzlich vermindert werden können.
In einer weiteren Ausgestaltung ist vorgesehen, dass der Abtaster und/oder der Majoritätsentscheider im Wesentlichen, vorzugsweise vollständig, mittels einer elektronischen Schaltung, insbesondere als Hardwareschaltung, ausgeführt sind. Dadurch können vorteilhaft eine Signallaufzeit des Eingangssignals vergleichsweise klein gehalten und ein Aufwand insgesamt gesenkt werden.
In einer weiteren Ausgestaltung ist vorgesehen, dass die integrierte Halbleiterschaltung mindestens einen Zähler und/oder mindestens eine Zeitgeberschaltung aufweist, welche dazu ausgebildet sind, N viele Steuersignale zu erzeugen, um eine entsprechende Anzahl von N vielen Abtastungen mittels des Abtasters zu bewirken, wobei der Zähler und/oder die Zeitgeberschaltung besonders bevorzugt dazu ausgebildet sind, die Steuersignale zumindest teilweise mit unterschiedlichen zeitlichen Abständen zu erzeugen. Diese Unterschiedlichkeit der zeitlichen Abstände hat insbesondere den Vorteil, dass eventuelle periodische Störungen bzw. periodische Unterbrechungen des Eingangssignals weniger schädlich für eine korrekte Ermittlung eines das Eingangssignal charakterisierenden digitalen Werts sind.
In einer weiteren Ausgestaltung sind die zeitlichen Abstände zwischen den Steuersignalen bzw. den Abtastungen gleichmäßig vorgegeben, also äquidistant.
In einer weiteren Ausgestaltung weisen der Zähler und/oder die Zeitgeberschaltung ladbare Register auf, wobei Mittel vorhanden sind, um die ladbaren Register in Abhängigkeit von den unterschiedlichen zeitlichen Abständen der zu erzeugenden Steuersignale zu laden (englisch: "reload"). Das ladbare Register entspricht beispielsweise einem Zählregister des Zählers, wodurch jeweils ein anfänglicher Zählerstand für den Zähler vorgegeben werden kann. Dies kann (sofern im Einzelfall sinnvoll) beispielsweise für jedes Steuersignal bzw. für jede Abtastung erfolgen. Dadurch kann ein Aufwand an Schaltungsmitteln, insbesondere eine Anzahl von Zählerstufen, vorteilhaft vermindert werden und die Entprelleinrichtung besonders klein bauen.
Weiterhin kann vorgesehen sein, dass die integrierte Halbleiterschaltung Konfigurationsinformationen umfasst, um Eigenschaften des Abtasters und/oder des Majoritätsentscheiders und/oder des Zählers und/oder der Zeitgeberschaltung konfigurierbar vorzugeben. Insbesondere können die Anzahl N und/oder die zeitlichen Abstände der Abtastungen konfigurierbar vorgegeben werden. Dadurch kann die Entprelleinrichtung vorteilhaft besonders vielseitig in der integrierten Halbleiterschaltung verwendet werden. Eine Konfiguration kann beispielsweise durch andere Hardware- oder Softwarekomponenten der integrierten Halbleiterschaltung ausgeführt werden, z.B. in Abhängigkeit von Konfigurationsregistern (z.B. vergleichbar zu konventionellen Steuerregistern, mittels derer festlegbar ist, ob ein Anschluss einer Halbleiterschaltung als Eingang oder als Ausgang konfiguriert werden soll, oder ob der betreffende Anschluss auf ein Bezugspotential gelegt werden soll (englisch: "pull-up" bzw. "pull-down")) oder mittels Steuerbefehlen eines Computerprogramms, welches von der integrierten Halbleiterschaltung ausgeführt wird.
In einer weiteren Ausgestaltung ist vorgesehen, dass die integrierte Halbleiterschaltung für jeden digitalen Eingang (also für jeden Anschluss, der für ein digitales Eingangssignal vorgesehen ist bzw. als Eingangsanschluss konfigurierbar ist) eine Entprelleinrichtung aufweist. Somit können sämtliche digitalen Eingänge vorteilhaft entprellt werden, so dass die integrierte Halbleiterschaltung flexibel für verschiedenartige Aufgaben verwendbar ist.
In einer weiteren Ausgestaltung weist die integrierte Halbleiterschaltung E viele Eingangsanschlüsse und E' viele integrierte Entprelleinrichtungen auf, wobei E eine natürliche Zahl größer gleich zwei ist, wobei E' kleiner gleich E (und mindestens eins) ist, und wobei die integrierte Halbleiterschaltung für zumindest einige der E' vielen Entprelleinrichtungen einen gemeinsamen Zähler und/oder eine gemeinsame Zeitgeberschaltung aufweist, um die N vielen Steuersignale zu erzeugen. In einer ersten Variante ist die Zeitgeberschaltung ein Oszillator oder ein von einem Oszillator angesteuerter (System-)Taktteiler der integrierten Halbleiterschaltung. In einer zweiten Variante ist die Zeitgeberschaltung ein so genanntes GTM-Modul eines Mikrocontrollers. Die Abkürzung "GTM" bedeutet englisch "Generic Timer Module". Bei einer Ausführungsform wird als GTM Modul ein System verwendet, wie es in der Patentpublikation WO 2011/120823 A1 beschrieben ist.
Mittels des gemeinsamen (und damit vorzugsweise zentralen) Zählers bzw. der gemeinsamen Zeitgeberschaltung können Aufwand und Kosten vorteilhaft vermindert werden, weil dadurch individuelle Zähler und Zeitgeberschaltungen für die einzelnen Entprelleinrichtungen entbehrlich sind. Dabei ist es auch mittels des gemeinsamen Zählers bzw. der gemeinsamen Zeitgeberschaltung möglich, für verschiedenartige Eingangsanschlüsse oder Eingangssignale der integrierten Halbleiterschaltung entsprechend verschiedenartige Konfigurationen für die N vielen Abtastwerte vorzugeben. Sofern die Zahl der zu entprellenden Eingangsanschlüsse vergleichsweise groß ist, können selbstverständlich auch mehrere gemeinsame Zähler bzw. Zeitgeberschaltungen für jeweils einen Teil der Eingangsanschlüsse vorgesehen sein.
In einer Ausgestaltung ist die integrierte Halbleiterschaltung dazu ausgebildet, die mehrfache zeitliche Abtastung des Eingangssignals oder des von dem Eingangssignal abgeleiteten Signals und/oder die Auswertung der erhaltenen Abtastwerte mittels Majoritätsentscheids nur dann durchzuführen, wenn der digitale Wert des Eingangssignals aktuell ermittelt werden soll, was beispielsweise durch ein Konfigurationsbit festlegbar ist. Dadurch kann gegebenenfalls ein Aufwand und eine elektrische Leistungsaufnahme gesenkt werden.
In einer Ausgestaltung ist die integrierte Halbleiterschaltung dazu ausgebildet, die mehrfache zeitliche Abtastung des Eingangssignals oder des von dem Eingangssignal abgeleiteten Signals und/oder die Auswertung der erhaltenen Abtastwerte mittels Majoritätsentscheids fortlaufend zyklisch durchzuführen. Dadurch kann eine Reaktionszeit der Entprelleinrichtung gegebenenfalls vermindert werden.
Weiterhin betrifft die Erfindung ein Verfahren zum Betreiben einer integrierten Halbleiterschaltung mit mindestens einem Eingangsanschluss. Dabei ist dem mindestens einen Eingangsanschluss eine in die Halbleiterschaltung integrierte Entprelleinrichtung zum Entprellen eines an dem Eingangsanschluss anliegenden Eingangssignals zugeordnet, wobei das Eingangssignal mittels der Entprelleinrichtung entprellt wird. Es ergeben sich vergleichbare Vorteile, wie dies weiter oben bei den verschiedenen Ausgestaltungen der integrierten Halbleiterschaltung bereits beschrieben wurde.
In einer Ausgestaltung des Verfahrens wird die Entprelleinrichtung konfiguriert, insbesondere dynamisch konfiguriert. Beispielsweise können die Anzahl N der Abtastungen und/oder die jeweiligen zeitlichen Abstände der Abtastungen konfiguriert werden. Beispielsweise kann auch eine Zeitdifferenz zwischen der ersten und der N-ten Abtastung und somit eine gesamte Dauer der Erfassung des Eingangssignals vorgegeben werden. Ebenso können Eigenschaften des Zählers und/oder der Zeitgeberschaltung konfiguriert werden.
In einer weiteren Ausgestaltung des Verfahrens wird das Eingangssignal oder ein von dem Eingangssignal abgeleitetes Signal mehrfach zeitlich nacheinander abgetastet, um N viele Abtastwerte zu erhalten, wobei N eine natürliche Zahl größer zwei ist, und wobei die N vielen Abtastwerte mittels eines Majoritätsentscheiders ausgewertet werden, um ein Ausgangssignal zu ermitteln.
In einer weiteren Ausgestaltung des Verfahrens wird das Eingangssignal oder das von dem Eingangssignal abgeleitete Signal mehrfach zeitlich nacheinander mit zumindest teilweise unterschiedlichen zeitlichen Abständen abgetastet.
Für die Ausgestaltungen des Verfahrens ergeben sich vergleichbare Vorteile, wie es weiter oben für die entsprechenden Ausgestaltungen der integrierten Halbleiterschaltung bereits beschrieben wurde.
Nachfolgend werden beispielhafte Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnung erläutert. In der Zeichnung zeigen:
1A eine erste Ausführungsform einer integrierten Halbleiterschaltung mit einem Eingangsanschluss und einer Entprelleinrichtung;
1B eine zweite Ausführungsform der integrierten Halbleiterschaltung mit E vielen Eingangsanschlüssen und E vielen Entprelleinrichtungen;
2 eine dritte Ausführungsform der integrierten Halbleiterschaltung mit einem Eingangsanschluss, einem Abtaster, und einem Majoritätsentscheider;
3 eine vierte Ausführungsform der integrierten Halbleiterschaltung von 2 zusätzlich mit einem Komparator an dem Eingangsanschluss;
4 eine fünfte Ausführungsform der integrierten Halbleiterschaltung von 3 zusätzlich mit Konfigurationsinformationen;
5 eine sechste Ausführungsform der integrierten Halbleiterschaltung mit E vielen Eingangsanschlüssen, E' vielen Abtastern, E' vielen Majoritätsentscheidern und einem zentralen Zähler und einer zentralen Zeitgeberschaltung;
6 eine Ausführungsform für eine Eingangsschaltung für einen Eingangsanschluss der integrierten Halbleiterschaltung; und
7 ein Flussdiagramm zum Betreiben der integrierten Halbleiterschaltung.
Es werden für funktionsäquivalente Elemente und Größen in allen Figuren auch bei unterschiedlichen Ausführungsformen die gleichen Bezugszeichen verwendet.
Die 1A zeigt eine integrierte Halbleiterschaltung 10 mit einem Eingangsanschluss 12. Dabei ist dem Eingangsanschluss 12 eine in die Halbleiterschaltung 10 integrierte Entprelleinrichtung 14 zum Entprellen eines an dem Eingangsanschluss 12 anliegenden Eingangssignals 16 zugeordnet. Die Entprelleinrichtung 14 umfasst einen Ausgang 18, an dem sie ein Ausgangssignal 20 ausgibt, welches mit weiteren internen Schaltungsteilen 22 der integrierten Halbleiterschaltung 10 verbunden ist. Die integrierte Halbleiterschaltung 10 ist beispielsweise ein Mikroprozessor, ein Mikrocontroller, ein digitaler Signalprozessor, ein ASIC (englisch: "Application Specific Integrated Circuit"), ein FPGA (englisch: "Field Programmable Gate Array") oder dergleichen.
Das Eingangssignal 16 ist z.B. ein digitales Signal, insbesondere ein binäres digitales Signal, welches gegebenenfalls von Störungen überlagert ist und/oder – insbesondere nach einer Änderung eines das digitale Signal charakterisierenden logischen Werts – zumindest kurzzeitig regelmäßige oder unregelmäßige Unterbrechungen aufweisen kann. Letzteres ergibt sich insbesondere dann, wenn das Eingangssignal 16 mittels eines mechanischen Tasters oder Schalters oder mittels eines Relais erzeugt wird.
Die Entprelleinrichtung 14 ist besonders gut dazu geeignet, derartige Störungen bzw. Unterbrechungen zu beseitigen oder zumindest zu mildern, so dass das Ausgangssignal 20 im Wesentlichen dem entprellten Eingangssignal 16 entspricht und somit schadlos mittels der internen Schaltungsteile 22 weiter verarbeitet werden kann.
Die 1B zeigt eine zu der 1A vergleichbare Anordnung, wobei die integrierte Halbleiterschaltung 10' von 1B jedoch E viele Eingangsanschlüsse 12_1 bis 12_E und entsprechend E viele Entprelleinrichtungen 14_1 bis 14_E aufweist. Beispielsweise beträgt E = 16, kann jedoch auch andere Werte annehmen. Vorliegend weist die integrierte Halbleiterschaltung 10 für jeden digitalen Eingang (Eingangsanschlüsse 12_1 bis 12_E) eine "eigene" Entprelleinrichtung 14 auf.
In den 1A und 1B, sowie in den weiter unten beschriebenen 2 bis 6 ist die Entprelleinrichtung 14, vorzugsweise vollständig, als Hardwareschaltung ausgebildet. Somit kann eine Verzögerungszeit der Entprelleinrichtung 14 minimiert werden und es ist keine Software für den Betrieb erforderlich.
Bei den Eingangsanschlüssen 12_1, ..., 12_E kann es sich sowohl um fest konfigurierte Eingangsanschlüsse handeln, als auch um Anschlüsse, welche sowohl als Eingang bzw. als Ausgang konfigurierbar sind.
Die 2 zeigt die Entprelleinrichtung 14 bzw. die Entprelleinrichtungen 14_1 bis 14_E mit mehr Details. Der Eingangsanschluss 12 ist mit einem Eingang eines Abtasters 24 verbunden, ein Ausgang des Abtasters 24 ist mit einem Eingang eines seriellen Speichers 26 verbunden, parallele Ausgänge des seriellen Speichers 26 sind mit parallelen Eingängen eines Majoritätsentscheiders 28 verbunden, welcher den schon beschriebenen Ausgang 18 aufweist.
In einer Ausführungsform sind der Abtaster 24 und/oder der Majoritätsentscheider 28 im Wesentlichen, vorzugsweise vollständig, mittels einer elektronischen Schaltung ("hardware"), also als Hardwareschaltung, ausgeführt.
Der Abtaster 24 ist dazu ausgebildet, das Eingangssignal 16 oder ein von dem Eingangssignal 16 abgeleitetes Signal mehrfach zeitlich nacheinander abzutasten, um N viele Abtastwerte zu erhalten, wobei N eine natürliche Zahl größer zwei ist, wobei die integrierte Halbleiterschaltung 10 den Majoritätsentscheider 28 aufweist, welcher dazu ausgebildet ist, die N vielen Abtastwerte auszuwerten, um das Ausgangssignal 20 zu ermitteln.
Ein Steuereingang (ohne Bezugszeichen) des Abtasters 24 ist mit einem Ausgang eines Zählers 30 über eine einzelne Steuerleitung (ohne Bezugszeichen) verbunden. Entsprechend können von dem Zähler 30 zeitlich nacheinander Steuersignale 24e über die Steuerleitung an den Abtaster 24 übermittelt werden, wodurch jeweils eine Abtastung bewirkt wird. Weiterhin ist ein Takteingang des Zählers 30 mit einem Ausgang einer Zeitgeberschaltung 32 verbunden. Die Zeitgeberschaltung 32 ist beispielsweise ein Oszillator oder ein von einem Oszillator angesteuerter (System-)Taktteiler der integrierten Halbleiterschaltung 10.
Die integrierte Halbleiterschaltung 10 weist also mindestens einen Zähler 30 und/oder mindestens eine Zeitgeberschaltung 32 auf, welche dazu ausgebildet sind, N viele Steuersignale 24e zu erzeugen, um eine entsprechende Anzahl von N vielen Abtastungen mittels des Abtasters 24 zu bewirken, wobei der Zähler 30 und/oder die Zeitgeberschaltung 32 bevorzugt dazu ausgebildet sind, die Steuersignale 24e zumindest teilweise mit unterschiedlichen zeitlichen Abständen zu erzeugen. Diese Unterschiedlichkeit der zeitlichen Abstände hat insbesondere den Vorteil, dass eventuelle periodische Störungen bzw. periodische Unterbrechungen des Eingangssignals 16 weniger schädlich für eine korrekte Ermittlung eines das Eingangssignal 16 charakterisierenden digitalen Werts sind.
Im Prinzip kann der Abtaster 24 von 2 analog oder – bevorzugt – digital ausgeführt sein. In einer Ausführungsform ist der Abtaster 24 als Analog-Digital-Umsetzer ausgeführt. Entsprechend einer jeweiligen Ausführungsform kann der serielle Speicher 26 als analoger Speicher, als Mehr-Bit serielles Schieberegister 26, oder als Ein-Bit serielles Schieberegister 26 ausgeführt sein. Vorliegend ist das serielle Schieberegister 26 als Ein-Bit serielles Schieberegister 26 ausgeführt und weist fünf parallele Ausgänge auf, welche dem Majoritätsentscheider 28 parallel zugeführt sind. Entsprechend beträgt vorliegend die Anzahl N der Abtastwerte fünf.
Es versteht sich, dass insbesondere der Zähler 30, das serielle Schieberegister 26 und der Majoritätsentscheider 28 in Bezug auf die jeweilige Zählerkonfiguration bzw. die jeweiligen Ausgänge bzw. die jeweiligen Eingänge auf die jeweils gewünschte Anzahl N der Abtastwerte auszulegen sind.
In weiteren Ausführungsformen der integrierten Halbleiterschaltung 10 beträgt die Anzahl N der Abtastwerte mindestens drei. Dabei ist ein oberer Wert für die Anzahl N im Wesentlichen nur durch den erforderlichen Aufwand an Schaltungsmitteln und/oder durch eine gesamte Erfassungszeit begrenzt. Ein hoher Wert für die Anzahl N kann gegebenenfalls eine Genauigkeit der Erfassung verbessern. Vorzugsweise, aber nicht zwingend, ist die Anzahl N ungerade.
In einer Ausführungsform der Entprelleinrichtung 14 beträgt die Anzahl N der Abtastwerte vier, wobei eine Abtastung des Eingangssignals 16 mittels des Abtasters 24 bei einem 1., 7., 18. und 30. Taktschritt eines durch die Zeitgeberschaltung 32 erzeugten Taktes einer Periodendauer von 0,1 ms (Millisekunden) erfolgt. Beispielsweise ist dadurch eine "Filterzeit" von 5 ms charakterisiert. Die benannten Werte sind lediglich beispielhaft und können selbstverständlich auch stark abweichend davon vorgegeben sein.
Im Betrieb der Entprelleinrichtung 14 von 2 wird das Eingangssignal 16 mittels des Abtasters 24 vorliegend fünfmal nacheinander – vorzugsweise mit unterschiedlichen zeitlichen Abständen – abgetastet. Dabei ist ein Ausgangssignal 24a des Abtasters 24 ein binäres digitales Signal. Mit jeder Abtastung wird das entsprechende Ausgangssignal 24a in das serielle Schieberegister 26 eingeschrieben. Nach – vorliegend – jeweils fünf Abtastungen liegen die zugehörigen digitalen Signale an den Eingängen des Majoritätsentscheiders 28 parallel an.
Der Majoritätsentscheider 28 ermittelt nun das Ausgangssignal 20, welches in Bezug auf das Eingangssignal 16 entprellt ist. Nachfolgend sind in einer Tabelle beispielhaft einige Gruppen von N Abtastwerten und das zugehörige Ausgangssignal 20 angegeben:
0 0 0 0 0 => 0 (alle fünf Abtastwerte sind Null, daher Resultat des Mehrheitsentscheids Null),
0 0 0 1 0 => 0 (nur der vierte Abtastwert ist eins, daher Resultat des Mehrheitsentscheids Null),
1 1 1 1 1 => 1 (alle fünf Abtastwerte sind eins, daher Resultat des Mehrheitsentscheids eins),
1 0 1 1 1 => 1,
0 1 0 1 0 => 0,
0 0 1 1 1 => 1.
In einer Ausführungsform wertet der Majoritätsentscheider 28 die N Abtastwerte mittels eines Mehrheitsentscheids aus, das heißt, die Anzahl der Werte "0" und "1" werden miteinander verglichen, wobei die jeweils höhere Anzahl das Ausgangssignal 20 bestimmt. Dies ist in obiger Tabelle der Fall.
Die 3 zeigt die integrierte Halbleiterschaltung 10 ähnlich zu der 2, wobei in 3 die integrierte Halbleiterschaltung 10 zusätzlich einen Komparator 34 zwischen dem Eingangsanschluss 12 und dem Eingang des Abtasters 24 aufweist. An einem Referenzeingang des Komparators 34 ist eine Bezugsspannung 36 geschaltet. Der Komparator 34 erzeugt ein Ausgangssignal 34a, welches damit einem von dem Eingangssignal 16 abgeleiteten Signal entspricht.
Mittels des Komparators 34 kann das Eingangssignal 16 besonders einfach in ein binäres digitales Signal umgesetzt werden. Dies ermöglicht es – beispielsweise – die Funktion des Abtasters 24 durch das serielle Schieberegister 26 auszuführen. Dabei entfällt also der Abtaster 24 und das Ausgangssignal 34a des Komparators 34 wird an Stelle des Ausgangssignals 24a einem Eingang, beispielsweise einem so genannten "D-Eingang", des seriellen Schieberegisters 26 zugeführt. Ein Takteingang des seriellen Schieberegisters 26 wird entsprechend von dem Zähler 30 angesteuert.
Die 4 zeigt eine Ausführungsform der integrierten Halbleiterschaltung 10 ähnlich zu der 3. Ergänzend umfasst die integrierte Halbleiterschaltung 10 Konfigurationsinformationen 38, um Eigenschaften des Abtasters 24 und/oder des Majoritätsentscheiders 28 und/oder des Zählers 30 und/oder der Zeitgeberschaltung 32 konfigurierbar vorzugeben. Die Konfigurationsinformationen 38 sind mittels eines rechteckigen Blocks in einem unteren Bereich von 4 symbolisch dargestellt. Weiterhin weist der Zähler 30 eine Ladeschaltung 31 auf, mittels welcher der Zähler 30 optional auf jeweils vorgegebene Werte geladen werden kann.
Mittels der Konfigurationsinformationen 38 ist die Entprelleinrichtung 14 konfigurierbar, insbesondere dynamisch (d.h., während ihrer Laufzeit) konfigurierbar, ausgebildet. Dies ist durch eine Mehrzahl von gestrichelten Linien zwischen den Konfigurationsinformationen 38 und übrigen Elementen der 4 symbolisch angedeutet. Vorzugsweise, aber nicht zwingend, sind die Konfigurationsinformationen 38 in einem jeweils einem Eingangsanschluss 12 zugeordneten Konfigurationsregister gespeichert, vergleiche die 6 weiter unten.
Dadurch können insbesondere die weiter oben beschriebenen Werte konfiguriert werden. Beispielsweise können die Anzahl N der Abtastungen und die jeweiligen zeitlichen Abstände der Abtastungen konfiguriert werden. Beispielsweise kann auch eine Zeitdifferenz zwischen der ersten und der N-ten Abtastung und somit eine gesamte Dauer der Erfassung des Eingangssignals 16 vorgegeben werden. Ebenso kann optional ein Wert der Bezugsspannung 36 konfiguriert werden.
In der Ausführungsform von 4 weisen der Zähler 30 und/oder die Zeitgeberschaltung 32 ladbare Register auf, wobei Mittel vorhanden sind, um die ladbaren Register in Abhängigkeit von den unterschiedlichen zeitlichen Abständen der zu erzeugenden Steuersignale 24e zu laden. Die besagten Mittel entsprechen vorliegend also der Ladeschaltung 31.
Mittels der Ladeschaltung 31 kann ein ladbares Register des Zähler 30 im Betrieb geladen werden (englisch: "reload"), wodurch gegebenenfalls ein Aufwand an Schaltungsmitteln deutlich vermindert werden kann. Das ladbare Register entspricht vorzugsweise einem Zählregister des Zählers 30, wodurch also jeweils ein anfänglicher Zählerstand für den Zähler 30 vorgegeben werden kann.
In einer Ausführungsform wird der Abtaster 24 von einem Überlaufbit bzw. Überlaufimpuls des Zählers 30 angesteuert, wobei zugleich ein paralleles Laden des Zählers 30 durch die Ladeschaltung 31 erfolgt. Auf diese Weise können insbesondere die weiter oben beschriebenen unterschiedlichen zeitlichen Abstände der Abtastung realisiert werden. In einem besonders einfachen Fall ist die Ladeschaltung 31 durch eine fest verdrahtete Binärzahl charakterisiert.
Die 5 zeigt eine Ausführungsform der integrierten Halbleiterschaltung 10, wobei die integrierte Halbleiterschaltung 10 E viele Eingangsanschlüsse und E' viele integrierte Entprelleinrichtungen 14 aufweist, wobei E eine natürliche Zahl größer gleich zwei ist, wobei E' kleiner gleich E ist, und wobei die integrierte Halbleiterschaltung 10 für zumindest einige der E' vielen Entprelleinrichtungen 14 einen gemeinsamen Zähler 30' und/oder eine gemeinsame Zeitgeberschaltung GTM aufweist, um die N vielen Steuersignale 24e_1 bis 24e_E' zu erzeugen.
Die Zeitgeberschaltung GTM ist beispielsweise durch ein so genanntes GTM-Modul eines Mikrocontrollers charakterisiert. Die Abkürzung "GTM" bedeutet englisch "Generic Timer Module".
In einer Ausführungsform werden alle Abtaster 24_1 bis 24_E' mit identischen Steuersignalen 24e angesteuert. In einer weiteren Ausführungsform werden die Abtaster 24_1 bis 24_E' zumindest teilweise mit unterschiedlichen Steuersignalen 24e angesteuert. Somit können alle Eingangsanschlüsse 12_1 bis 12_E' in Bezug auf die jeweils zu erwartenden Eigenschaften der Eingangssignale 16_1 bis 16_E' optimal entprellt werden.
In Abhängigkeit von einer Ausführungsform können alle ("E viele") der digitalen Eingangsanschlüsse 12 bzw. Eingangssignale 16 der integrierten Halbleiterschaltung 10 entprellt werden, oder nur eine Minderzahl E'.
Die integrierte Halbleiterschaltung 10 von 5 weist beispielsweise in Bezug auf die Ausführungsform von 1B einen verminderten Aufwand an Schaltungsmitteln auf, weil der Zähler 30' und die Zeitgeberschaltung GTM zentral vorhanden sind.
Die 6 zeigt eine Eingangsschnittstellenschaltung 50 für einen Eingangsanschluss 12 der integrierten Halbleiterschaltung 10, wobei die Eingangsschnittstellenschaltung 50 den Komparator 34 mit der Bezugsspannung 36 umfasst. Die Darstellung der 6 zeigt lediglich einen Ausschnitt aus der insgesamt sehr viel umfangreicheren integrierten Halbleiterschaltung 10.
Die Schaltung gemäß 6 ist bidirektional ausgeführt, das heißt, sie zeigt zugleich eine Eingangsschnittstellenschaltung und eine Ausgangsschnittstellenschaltung 60 der integrierten Halbleiterschaltung 10. Entsprechend kann ein "Port" bzw. "Pin" der integrierten Halbleiterschaltung 10, welcher rechts in der 6 dargestellt ist, wahlweise die Funktion des Eingangsanschlusses 12 und/oder die Funktion eines Ausgangsanschlusses 13 aufweisen. Dies ist gegebenenfalls sogar gleichzeitig möglich.
Im Einzelnen zeigt die 6 außerdem: Ein Bezugspotenzial 52, welches vorliegend eine elektrische Masse der integrierten Halbleiterschaltung 10 ist; ein Betriebsspannungspotenzial 54, welches beispielsweise einer Gleichspannung von +3,3 Volt entspricht; eine Ausgangsstufe, welche vorliegend mittels zweier zueinander komplementärer MOS-Transistoren 56 und 58 ausgeführt ist; eine mit G-Anschlüssen ("gate") der MOS-Transistoren 56 und 58 verbundene Ausgangs-Steuerleitung 62; zwei (optionale) zwischen dem Bezugspotenzial 52, dem Betriebsspannungspotenzial 54 und dem Eingangsanschluss 12 bzw. Ausgangsanschluss 13 geschaltete Schutzdioden 64 und 66 als ESD-Schutzbeschaltung.
Ein nicht-invertierender Eingang des Komparators 34 ist mit dem Eingangsanschluss 12 bzw. dem Ausgangsanschluss 13 verbunden. Ein invertierender Eingang des Komparators 34 ist mit der Bezugsspannung 36 verbunden. Das Ausgangssignal des Komparators 34 ist beispielsweise einer nicht in 6 abgebildeten Entprelleinrichtung 14 zuführbar, wie sie vorstehend unter Bezugnahme auf die 1 bis 5 beschrieben worden ist.
Weiterhin umfasst die Eingangsschnittstellenschaltung 50 von 6 Mittel, um die zur Entprellung des jeweiligen Eingangsanschlusses 12 betreffenden Konfigurationsinformationen 38 zu speichern. Beispielsweise entsprechen diese Mittel einem Zwei-Bit-Register oder einem Vier-Bit-Register, welches gegebenenfalls zusätzlich zu einem herkömmlichen Konfigurationsregister in der Eingangsschnittstellenschaltung 50 vorhanden ist.
In einer Ausführungsform umfassen die Konfigurationsinformationen 38 zwei Bit zur Konfiguration einer "Filterzeit". Dabei entsprechen beispielsweise vorgebbare jeweilige Binärwerte bestimmten Filterzeiten:
00 => 1 ms (Millisekunden)
01 => 5 ms
10 => 10 ms
11 => 20 ms
In einer Ausführungsform charakterisieren die besagten Filterzeiten äquidistante zeitliche Abstände zwischen den einzelnen Abtastungen. In einer weiteren Ausführungsform charakterisieren die Filterzeiten eine Zeitspanne zwischen der ersten und der letzten Abtastung für eine jeweilige Ermittlung des digitalen Werts des Eingangssignals 16.
Die 7 zeigt ein Flussdiagramm für ein Verfahren zum Betreiben der integrierten Halbleiterschaltung 10 mit mindestens einem Eingangsanschluss 12, wobei dem mindestens einen Eingangsanschluss 12 eine in die Halbleiterschaltung 10 integrierte Entprelleinrichtung 14 zum Entprellen eines an dem Eingangsanschluss 12 anliegenden Eingangssignals 16 zugeordnet ist, und wobei das Eingangssignal 16 mittels der Entprelleinrichtung 14 entprellt wird. In einem Startblock 100 beginnt die in 7 dargestellte Prozedur.
In einem folgenden Block 102 wird die Entprelleinrichtung 14 konfiguriert, insbesondere dynamisch konfiguriert. Dies wurde weiter oben bei der 4 bereits näher erläutert.
In einem folgenden Block 104 wird das Eingangssignal 16 oder das von dem Eingangssignal 16 abgeleitete Signal 34a mehrfach zeitlich nacheinander abgetastet, um N viele Abtastwerte zu erhalten, wobei die N vielen Abtastwerte mittels des Majoritätsentscheiders 28 ausgewertet werden, um ein (jeweiliges) Ausgangssignal 20 zu ermitteln.
Vorzugsweise wird im Block 104 das Eingangssignal 16 oder das von dem Eingangssignal 16 abgeleitete Signal 34a mehrfach zeitlich nacheinander mit zumindest teilweise unterschiedlichen zeitlichen Abständen abgetastet.
Im Block 106 wird das Ausgangssignal 20 an die internen Schaltungsteile 22 der integrierten Halbleiterschaltung 10 übermittelt, wobei das Ausgangssignal 20 in Bezug auf das Eingangssignal 16 also entprellt ist.
In einer Ausführungsform des Verfahrens wird eine Folge von N vielen Abtastungen dann durchgeführt, wenn die internen Schaltungsteile 22 beispielsweise einen aktualisierten digitalen Wert des Eingangssignals 16 benötigen oder anfordern. In einer weiteren Ausführungsform wird die Folge von N vielen Abtastungen fortlaufend zyklisch wiederholt, so dass das Ausgangssignal 20 mit vergleichsweise geringer Verzögerungszeit ständig aktuell vorliegt.
Es versteht sich, dass das in 6 dargestellte Verfahren für eine an sich beliebige Zahl von Eingangsanschlüssen 12 durchgeführt werden kann. Siehe dazu insbesondere die obigen 1A bis 5.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

WO 2011/120823 A1 [0023]

Claims

Integrierte Halbleiterschaltung (10) mit mindestens einem Eingangsanschluss (12; 12_1 bis 12_E'), dadurch gekennzeichnet, dass dem mindestens einen Eingangsanschluss (12; 12_1 bis 12_E') eine in die Halbleiterschaltung (10) integrierte Entprelleinrichtung (14) zum Entprellen eines an dem Eingangsanschluss (12; 12_1 bis 12_E') anliegenden Eingangssignals (16; 16_1 bis 16_E') zugeordnet ist.
Integrierte Halbleiterschaltung (10) nach Anspruch 1, wobei die Entprelleinrichtung (14) konfigurierbar, insbesondere dynamisch konfigurierbar, ausgebildet ist.
Integrierte Halbleiterschaltung (10) nach Anspruch 1 oder 2, wobei die Entprelleinrichtung (14), vorzugsweise vollständig, als Hardwareschaltung ausgebildet ist.
Integrierte Halbleiterschaltung (10) nach wenigstens einem der vorstehenden Ansprüche, wobei die Entprelleinrichtung (14) einen Abtaster (24; 24_1 bis 24_E') aufweist, welcher dazu ausgebildet ist, das Eingangssignal (16; 16_1 bis 16_E') oder ein von dem Eingangssignal (16; 16_1 bis 16_E') abgeleitetes Signal (34a) mehrfach zeitlich nacheinander abzutasten, um N viele Abtastwerte zu erhalten, wobei N eine natürliche Zahl größer zwei ist, und wobei die integrierte Halbleiterschaltung (10) einen Majoritätsentscheider (28; 28_1 bis 28_E') aufweist, welcher dazu ausgebildet ist, die N vielen Abtastwerte auszuwerten, um ein Ausgangssignal (20; 20_1 bis 20_E') zu ermitteln.
Integrierte Halbleiterschaltung (10) nach Anspruch 4, wobei der Abtaster (24) und/oder der Majoritätsentscheider (28) im Wesentlichen, vorzugsweise vollständig, mittels einer elektronischen Schaltung ausgeführt sind.
Integrierte Halbleiterschaltung (10) nach Anspruch 4 oder 5, wobei die integrierte Halbleiterschaltung (10) mindestens einen Zähler (30) und/oder mindestens eine Zeitgeberschaltung (32) aufweist, welche dazu ausgebildet sind, N viele Steuersignale (24e) zu erzeugen, um eine entsprechende Anzahl von N vielen Abtastungen mittels des Abtasters (24) zu bewirken, und wobei der Zähler (30) und/oder die Zeitgeberschaltung (32) dazu ausgebildet sind, die Steuersignale (24e) zumindest teilweise mit unterschiedlichen zeitlichen Abständen zu erzeugen.
Integrierte Halbleiterschaltung (10) nach Anspruch 6, wobei der Zähler (30) und/oder die Zeitgeberschaltung (32) ladbare Register aufweisen, und wobei Mittel (31) vorhanden sind, um die ladbaren Register in Abhängigkeit von den unterschiedlichen zeitlichen Abständen der zu erzeugenden Steuersignale (24e) zu laden.
Integrierte Halbleiterschaltung (10) nach wenigstens einem der Ansprüche 4 bis 7, wobei die integrierte Halbleiterschaltung (10) Konfigurationsinformationen (38) umfasst, um Eigenschaften des Abtasters (24) und/oder des Majoritätsentscheiders (28) und/oder des Zählers (30) und/oder der Zeitgeberschaltung (32) konfigurierbar vorzugeben.
Integrierte Halbleiterschaltung (10) nach wenigstens einem der vorstehenden Ansprüche, wobei die integrierte Halbleiterschaltung (10) für jeden digitalen Eingang (12) eine in die integrierte Halbleiterschaltung (10) integrierte Entprelleinrichtung (14) aufweist.
Integrierte Halbleiterschaltung (10) nach wenigstens einem der Ansprüche 6 bis 9, wobei die integrierte Halbleiterschaltung (10) E viele Eingangsanschlüsse (12; 12_1 bis 12_E) und E' viele integrierte Entprelleinrichtungen (14; 14_1 bis 14_E') aufweist, wobei E eine natürliche Zahl größer gleich zwei ist, wobei E' kleiner gleich E ist, und wobei die integrierte Halbleiterschaltung (10) für zumindest einige der E' vielen Entprelleinrichtungen (14) einen gemeinsamen Zähler (30) und/oder eine gemeinsame Zeitgeberschaltung (GTM) aufweist, um die N vielen Steuersignale (24e; 24e_1 bis 24e_E') zu erzeugen.
Verfahren zum Betreiben einer integrierten Halbleiterschaltung (10) mit mindestens einem Eingangsanschluss (12; 12_1 bis 12_E'), dadurch gekennzeichnet, dass dem mindestens einen Eingangsanschluss (12; 12_1 bis 12_E') eine in die Halbleiterschaltung (10) integrierte Entprelleinrichtung (14; 14_1 bis 14_E') zum Entprellen eines an dem Eingangsanschluss (12; 12_1 bis 12_E') anliegenden Eingangssignals (16; 16_1 bis 16_E') zugeordnet ist, und dass das Eingangssignal (16; 16_1 bis 16_E') mittels der Entprelleinrichtung (14; 14_1 bis 14_E') entprellt wird.
Verfahren nach Anspruch 11, wobei die Entprelleinrichtung (14; 14_1 bis 14_E') konfiguriert wird, insbesondere dynamisch konfiguriert wird.
Verfahren nach Anspruch 11 oder 12, wobei das Eingangssignal (16; 16_1 bis 16_E') oder ein von dem Eingangssignal (16; 16_1 bis 16_E') abgeleitetes Signal (34a) mehrfach zeitlich nacheinander abgetastet wird, um N viele Abtastwerte zu erhalten, wobei N eine natürliche Zahl größer zwei ist, und wobei die N vielen Abtastwerte mittels eines Majoritätsentscheiders (28) ausgewertet werden, um ein Ausgangssignal (20; 20_1 bis 20_E') zu ermitteln.
Verfahren nach Anspruch 13, wobei das Eingangssignal (16; 16_1 bis 16_E') oder das von dem Eingangssignal (16; 16_1 bis 16_E') abgeleitete Signal (34a) mehrfach zeitlich nacheinander mit zumindest teilweise unterschiedlichen zeitlichen Abständen abgetastet wird.