DE102016204600B4 - Löten dreidimensionaler integrierter Schaltungen - Google Patents

Löten dreidimensionaler integrierter Schaltungen Download PDF

Info

Publication number
DE102016204600B4
DE102016204600B4 DE102016204600.4A DE102016204600A DE102016204600B4 DE 102016204600 B4 DE102016204600 B4 DE 102016204600B4 DE 102016204600 A DE102016204600 A DE 102016204600A DE 102016204600 B4 DE102016204600 B4 DE 102016204600B4
Authority
DE
Germany
Prior art keywords
heat source
integrated circuit
chip
chip heat
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016204600.4A
Other languages
English (en)
Other versions
DE102016204600A1 (de
Inventor
Martin Eckert
Eckhardt Kunigkeit
Otto A. Torreiter
Quintino L. Trianni
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE102016204600A1 publication Critical patent/DE102016204600A1/de
Application granted granted Critical
Publication of DE102016204600B4 publication Critical patent/DE102016204600B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Abstract

Verfahren, aufweisend:Erwärmen (525) einer dreidimensionalen integrierten Schaltung (400) auf eine Basistemperatur, wobei die Basistemperatur unterhalb einer Schmelztemperatur eines Lötmittels liegt und wobei die dreidimensionale integrierte Schaltung (400) eine Mehrzahl von Lötkontakthügeln (120) umfasst, die zwischen vertikal gestapelten Halbleiterplättchen (405, 410, 415) angeordnet sind;Aktivieren einer ersten Auf-Chip-Wärmequelle, um einen ersten Teil der Mehrzahl von Lötkontakthügeln (120), der sich innerhalb einer ersten lokalen Hitzezone befindet, wiederaufschmelzen zu lassen, wobei die erste lokale Hitzezone eine Temperatur aufweist, die höher als oder gleich hoch wie die Schmelztemperatur des Lötmittels ist; undAktivieren einer zweiten Auf-Chip-Wärmequelle, um einen zweiten Teil der Mehrzahl von Lötkontakthügeln (120), der sich innerhalb einer zweiten lokalen Hitzezone befindet, wiederaufschmelzen zu lassen, wobei die zweite lokale Hitzezone eine Temperatur aufweist, die höher als oder gleich hoch wie die Schmelztemperatur des Lötmittels ist,wobei die erste Auf-Chip-Wärmequelle und / oder die zweite Auf-Chip-Wärmequelle einen oder mehrere Prozessorkerne (420) umfassen.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein das Gebiet dreidimensionaler integrierter Schaltungen und insbesondere das Löten dreidimensionaler integrierter Schaltungen.
  • Neue Technologien für integrierte Schaltungen umfassen dreidimensionale integrierte Schaltungen (3D integrierte Schaltungen). Im Allgemeinen umfassen 3D integrierte Schaltungen eine Mehrzahl von vertikal gestapelten Halbleiterplättchen, wobei die Halbleiterplättchen Prozessor-Halbleiterplättchen, Speicher-Halbleiterplättchen oder andere Typen von Logik-Halbleiterplättchen umfassen. Durchkontaktierungen durch Silicium (Through-Silicon-Vias, TSVs) und/oder Chipverbindungen mit gesteuertem Zusammensinken (Controlled Collapse Chip Connections, C4s) verbinden die Prozessor-Halbleiterplättchen mit einem Chipträger. In einem Zwei-Chip-Stapel umfasst beispielsweise der untere Chip eine Mehrzahl von TSVs, welche elektronische Elemente des oberen Chips mit dem Chipträger verbinden. Die Verbindungen werden strukturell verstärkt durch Reflow-Löten von C4s (also Lötkontakthügeln) auf metallisierte Kontaktflecken auf entsprechenden oberen Flächen des unteren Chips und des Chipträgers. In einigen Fällen handelt es sich bei den C4s um ein bleifreies Lötmittel. Einige 3D integrierte Schaltungen sind mit einem Zwischenelement angeschlossen, welches solche integrierten Schaltungen mit anderen Computereinheiten verbindet.
  • 3D integrierte Schaltungen bieten zahlreiche Vorteile. Die Vorteile umfassen eine erhöhte Transistor-Flächendichte, die Fähigkeit, heterogene Halbleiterplättchen zu integrieren (z.B. vertikales Stapeln von Prozessor- und Speicher-Halbleiterplättchen), einen verringerten Stromverbrauch, eine erhöhte Bandbreite (aufgrund der Fähigkeit, zwischen Schichten eine große Anzahl an Durchkontaktierungen einzubauen), und verkürzte Verbindungen. Durch Integrieren von Speicher-Halbleiterplättchen in 3D integrierte Schaltungen wird aus geringeren Latenzzeiten Nutzen gezogen, die durch die relativ kurzen Längen von TSV-Verbindungen erzielt werden.
  • Die US 7 829 975 B2 offenbart eine Multichip-Halbleitervorrichtung, in der Chips gestapelt sind, von denen jeder ein Halbleitersubstrat, das auf der Oberseite mit Schaltungskomponenten ausgebildet ist, und einen isolierenden Zwischenfilm umfasst, der auf der Oberseite des Halbleitersubstrats ausgebildet ist. Mindestens einer der Chips hat einen Verbindungsstecker aus einem Metall, der in einem Durchgangsloch gebildet ist, das durch das Halbleitersubstrat und die isolierende Zwischenschicht hindurchgeht. Der Chip mit dem Verbindungsstecker ist durch diesen Verbindungsstecker elektrisch mit einem anderen Chip verbunden.
  • Die US 2006 / 0 200 965 A1 offenbart ein Verfahren und eine elektrische Struktur zum Trennen elektronischer Komponenten voneinander, die durch Lötverbindungen miteinander verbunden sind. Ein elektronisches Modul ist über eine Lötverbindung mit einem Substrat verbunden, wobei das elektronische Modul eine elektrische Heizkomponente aufweist, die sich in einer unteren Schicht davon neben einer Lötverbindung befindet. Vorzugsweise wird ein Chipträger mit einer Platine verbunden, wobei der Chipträger eine elektrische Netzebene zur Erwärmung neben der Lötverbindung aufweist. Innerhalb dieser elektrischen Heizkomponente wird entweder durch Anlegen eines elektrischen Stroms an die elektrische Heizkomponente oder durch kontaktlose induktive Erwärmung der Schicht, in der sich dieser elektrische Heizkomponente befindet, Widerstandswärme erzeugt, um Widerstandswärme innerhalb der elektrischen Heizkomponente zu erzeugen. Die Widerstandswärme wird auf die Lötverbindung übertragen, um ein örtliches Schmelzen der Lötverbindung und ein Entfernen der elektronischen Komponenten voneinander zu ermöglichen.
  • KURZDARSTELLUNG
  • Die der Erfindung zugrunde liegenden Aufgaben werden jeweils mit den Merkmalen der unabhängigen Patentansprüche gelöst. Ausführungsformen der Erfindung sind Gegenstand der abhängigen Patentansprüche.
  • Erfindungsgemäß wird ein Verfahren zum Löten dreidimensionaler integrierter Schaltungen bereitgestellt. Das Verfahren umfasst Erwärmen einer dreidimensionalen integrierten Schaltung auf eine Basistemperatur, wobei die Basistemperatur unterhalb einer Schmelztemperatur eines Lötmittels liegt und wobei die dreidimensionale integrierte Schaltung eine Mehrzahl von Lötkontakthügeln umfasst, die zwischen vertikal gestapelten Halbleiterplättchen angeordnet sind; Aktivieren einer ersten Auf-Chip-Wärmequelle, um einen ersten Teil der Mehrzahl von Lötkontakthügeln, der sich innerhalb einer ersten lokalen Hitzezone befindet, wiederaufschmelzen zu lassen, wobei die erste lokale Hitzezone eine Temperatur aufweist, die höher als oder gleich hoch wie die Schmelztemperatur des Lötmittels ist; und Aktivieren einer zweiten Auf-Chip-Wärmequelle, um einen zweiten Teil der Mehrzahl von Lötkontakthügeln, der sich innerhalb einer zweiten lokalen Hitzezone befindet, wiederaufschmelzen zu lassen, wobei die zweite lokale Hitzezone eine Temperatur aufweist, die höher als oder gleich hoch wie die Schmelztemperatur des Lötmittels ist. Dabei umfassen die erste Auf-Chip-Wärmequelle und / oder die zweite Auf-Chip-Wärmequelle einen oder mehrere Prozessorkerne.
  • Gemäß einer Ausführungsform weist das Verfahren ferner auf: Liefern von Wärme über eine externe Wärmequelle, um die dreidimensionale integrierte Schaltung auf die Basistemperatur zu erwärmen.
  • Gemäß einer Ausführungsform ist die externe Wärmequelle eine thermoelektrische Einheit.
  • Gemäß einer Ausführungsform weist das Verfahren ferner auf: Liefern von Wärme über eine Mehrzahl von Auf-Chip-Wärmequellen, um die dreidimensionale integrierte Schaltung auf die Basistemperatur zu erwärmen.
  • Gemäß einer Ausführungsform umfasst mindestens eine der Mehrzahl von Auf-Chip-Wärmequellen einen Shunt-Widerstand.
  • Gemäß einer Ausführungsform ist mindestens eine der Mehrzahl von Auf-Chip-Wärmequellen so konfiguriert, dass sie Abtastoperationen ausführt.
  • Gemäß einer Ausführungsform ist die Mehrzahl von Auf-Chip-Wärmequellen so konfiguriert, dass sie Computerprogramme ausführen.
  • Gemäß einer Ausführungsform weist das Verfahren ferner auf: in Reaktion auf das Bestimmen einer Temperatur der dreidimensionalen integrierten Schaltung an einer Mehrzahl von Punkten innerhalb der dreidimensionalen integrierten Schaltung unter Verwendung einer Mehrzahl von Wärmedioden Einstellen einer Wärmeabgabe mindestens einer Auf-Chip-Wärmequelle.
  • Gemäß einer Ausführungsform weist das Verfahren ferner auf: in Reaktion auf das Bestimmen einer Temperatur der dreidimensionalen integrierten Schaltung an einer Mehrzahl von Punkten innerhalb der dreidimensionalen integrierten Schaltung unter Verwendung einer Mehrzahl von Wärmedioden Einstellen einer Wärmeabgabe der externen Wärmequelle.
  • Gemäß einer anderen Ausführungsform der vorliegenden Offenbarung wird ein Verfahren zum Herstellen einer dreidimensionalen integrierten Schaltung bereitgestellt. Das Verfahren umfasst Durchführen eines Einbrenntests an einer ersten dreidimensionalen integrierten Schaltung, wobei während des Einbrenntests temporäre elektrische Verbindungen Komponenten innerhalb der ersten dreidimensionalen integrierten Schaltung verbinden und wobei der Einbrenntest auf einer Fertigungsvorrichtung durchgeführt wird; in Reaktion darauf, dass die erste dreidimensionale integrierte Schaltung den Einbrenntest besteht, Löten der ersten dreidimensionalen integrierten Schaltung auf der Fertigungsvorrichtung; und in Reaktion darauf, dass die erste dreidimensionale integrierte Schaltung den Einbrenntest nicht besteht, Auseinanderbauen der ersten dreidimensionalen integrierten Schaltung und Einbauen einer oder mehrerer Komponenten der ersten dreidimensionalen integrierten Schaltung in eine zweite dreidimensionale integrierte Schaltung.
  • Figurenliste
    • 1 ist eine aufgeschnittene Seitenansicht, welche einen Querschnitt einer Trägerstruktur zeigt, die eine dreidimensionale integrierte Schaltung gemäß einer Ausführungsform der vorliegenden Offenbarung trägt.
    • 2 ist eine aufgeschnittene Seitenansicht, welche einen Querschnitt einer Fertigungsvorrichtung zur Herstellung einer dreidimensionalen integrierten Schaltung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
    • 3 zeigt eine Draufsicht auf ein positionsabhängiges Heizprofil eines Schritts in einem Lötverfahren zum Löten einer dreidimensionalen integrierten Schaltung, welche Prozessor-Halbleiterplättchen mit mehreren Prozessorkernen umfasst, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 4 ist eine Perspektive, welche eine auseinandergezogene Ansicht einer dreidimensionalen integrierten Schaltung mit einer Mehrzahl von Auf-Chip-Wärmequellen gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
    • 5 ist ein Ablaufplan, welcher ein Verfahren zur Herstellung einer 3D integrierten Schaltung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen der vorliegenden Offenbarung reagieren auf einen Bedarf zur Erhöhung der Ausbeute von Herstellungsverfahren für 3D integrierte Schaltungen. Trotz der Vorteile, die 3D integrierte Schaltungen bieten, steigt durch die Sicherstellung passender elektrischer Verbindungen und eines Bondings zwischen verschiedenen Komponenten (z.B. zwischen Prozessor-Halbleiterplättchen) die Komplexität des Herstellungsverfahrens deutlich. Löten ist ein Verfahren zum elektrischen Verbinden und Bonden von Halbleiterplättchen innerhalb 3D integrierter Schaltungen. Im Allgemeinen ist es wünschenswert, Komponenten von 3D integrierten Schaltungen und elektrische Verbindungen zwischen Komponenten vor dem Löten zu testen, um zu vermeiden, dass man eine gelötete 3D integrierte Schaltung wegen fehlerhafter Komponenten und/oder elektrischer Verbindungen wegwerfen oder entlöten muss.
  • Ausführungsformen der vorliegenden Offenbarung stellen ein Lötverfahren und Herstellungsverfahren für 3D integrierte Schaltungen bereit, welches die Ausbeuten gegenüber herkömmlichen Herstellungsverfahren für 3D integrierte Schaltungen erhöht. Das Lötverfahren und das Herstellungsverfahren für 3D integrierte Schaltungen ermöglichen ein Testen von Komponenten von 3D integrierten Schaltungen und elektrischen Verbindungen zwischen Komponenten vor dem Löten. Als ein Ergebnis werden nur funktionierende Komponenten gelötet. Ausführungsformen der vorliegenden Offenbarung bewahren auch die Ausrichtung von Komponenten von 3D integrierten Schaltungen während der elektrischen Testung, der Einbrenntestung und des Lötens und dazwischen. Das Lötverfahren und das Herstellungsverfahren für 3D integrierte Schaltungen beschränken auch das Verziehen während des Lötens auf ein Mindestmaß, indem Temperaturen innerhalb 3D integrierter Schaltungen überwacht werden und in Reaktion darauf der Wärmefluss zu verschiedenen Abschnitten der 3D integrierten Schaltungen über Auf-Chip-Wärmequellen eingestellt wird. Der Fachmann erkennt, dass die vorliegende Offenbarung auf zahlreichen Wegen realisiert werden kann, z.B. als ein Verfahren, eine mechanische Baugruppe und ein System. Im Folgenden wird die vorliegende Offenbarung unter Bezugnahme auf die Figuren detailliert erörtert.
  • 1 ist eine aufgeschnittene Seitenansicht, welche einen Querschnitt einer Trägerstruktur zeigt, die eine dreidimensionale integrierte Schaltung gemäß einer Ausführungsform der vorliegenden Offenbarung trägt. Speziell zeigt 1 einen Querschnitt einer Trägerstruktur 100, wobei die Trägerstruktur 100 eine 3D integrierte Schaltung, welche zwei vertikal gestapelte Halbleiterplättchen umfasst, vertikal und horizontal trägt. Die Trägerstruktur 100 ist so konfiguriert, dass sie die 3D integrierte Schaltung während verschiedener Herstellungs- und Testverfahren (z.B. elektrische Testung, Einbrenntestung und Löten) und dazwischen trägt. Die 3D integrierte Schaltung umfasst ein erstes Halbleiterplättchen 105, ein zweites Halbleiterplättchen 110, einen Chipträger 115, eine Mehrzahl von C4s 120 und eine Mehrzahl von Pin-Anschlüssen 123. Das erste Halbleiterplättchen 105 ist ein gedünntes Halbleiterplättchen mit einer Mehrzahl von TSVs (zur Vereinfachung nicht dargestellt). In einigen Ausführungsformen ist das erste Halbleiterplättchen 105 ein Prozessor-Halbleiterplättchen. In anderen Ausführungsformen ist das erste Halbleiterplättchen 105 ein Speicher-Halbleiterplättchen. In verschiedenen Ausführungsformen ist das zweite Halbleiterplättchen 110 ein gedünntes Halbleiterplättchen oder ein nicht gedünntes Halbleiterplättchen. In einigen Ausführungsformen ist das zweite Halbleiterplättchen 110 ein Prozessor-Halbleiterplättchen. In anderen Ausführungsformen ist das zweite Halbleiterplättchen 110 ein Speicher-Halbleiterplättchen. C4s 120 verbinden elektrisch und mechanisch das erste Halbleiterplättchen 105 mit dem zweiten Halbleiterplättchen 110 und das erste Halbleiterplättchen 105 mit dem Chipträger 115. Während verschiedener Herstellungsverfahren vor dem Löten (z.B. elektrische Testung und Einbrenntestung) sind diese Verbindungen temporär und ermöglichen ein Ersetzen eines oder mehrerer Halbleiterplättchen in Abhängigkeit von den Ergebnissen verschiedener Tests, wie hierin beschrieben. 1 und 2 umfassen zur Vereinfachung der Darstellung eine begrenzte Anzahl an C4s. Andere Ausführungsformen weisen eine höhere Anzahl an C4s auf. Außerdem weisen die obere und untere Fläche des ersten Halbleiterplättchens 105, die untere Fläche des zweiten Halbleiterplättchens 110 und die obere Fläche des Chipträgers 115 metallisierte Kontaktflecken auf (nicht dargestellt), um elektrische Verbindungen zwischen C4s 120 und entsprechenden TSVs zu ermöglichen. In einigen Herstellungs- und Testverfahren ermöglichen C4s 120 temporäre elektrische Verbindungen zwischen externen Recheneinheiten und elektronischen Komponenten des ersten Halbleiterplättchens 105 und des zweiten Halbleiterplättchens 110. Während eines Lötverfahrens verbinden C4s 120 das zweite Halbleiterplättchen 110 mit dem ersten Halbleiterplättchen 105 und das erste Halbleiterplättchen 105 mit dem Chipträger 115 und verbinden diese elektrisch, wie hierin beschrieben. In der Ausführungsform, die in 1 dargestellt ist, sind auf der unteren Fläche des Chipträgers 115 Pin-Anschlüsse 123 angeordnet. Pin-Anschlüsse 123 verbinden die 3D integrierte Schaltung elektrisch mit Fertigungsvorrichtungen 200, wie in Bezug auf 2 erörtert. In anderen Ausführungsformen wird der Chipträger 115 an eine Leiterplatte gelötet (z.B. unter Verwendung einer Mehrzahl von C4s, die auf der unteren Fläche eines Chipträgers 115 angeordnet sind) und die Pin-Anschlüsse 123 werden weggelassen.
  • Ein Teil der C4s 120 und der Pin-Anschlüsse 123 ermöglichen elektrische Verbindungen zu Wärmedioden während Test- und/oder Herstellungsverfahren von 3D integrierten Schaltungen. In der in 1 dargestellten Ausführungsform ist beispielweise eine erste Wärmediode (nicht dargestellt) in das erste Halbleiterplättchen 105 eingebettet. Eine zweite Wärmediode (nicht dargestellt) und eine dritte Wärmediode (nicht dargestellt) sind in das zweite Halbleiterplättchen 110 eingebettet. Erste Wärmedioden-Anschlüsse 125 ermöglichen elektrische Verbindungen zu der ersten Wärmediode. In ähnlicher Weise ermöglichen zweite Wärmedioden-Anschlüsse 130 und dritte Wärmedioden-Anschlüsse 135 elektrische Verbindungen zu der zweiten Wärmediode bzw. der dritten Wärmediode. Der Fachmann versteht, dass die Spannung über einer Wärmediode mit der Temperatur variiert. Demzufolge werden durch Bestimmen von Spannungen über den ersten Wärmedioden-Anschlüssen 125, den zweiten Wärmedioden-Anschlüssen 130 bzw. den dritten Wärmedioden-Anschlüssen 135 Temperaturen innerhalb des ersten Halbleiterplättchens 105 und des zweiten Halbleiterplättchens 110 überwacht. Zweite Wärmedioden-Anschlüsse 130 und dritte Wärmedioden-Anschlüsse 135 sind ebenfalls zwischen dem ersten Halbleiterplättchen 105 und dem Chipträger 115 angeordnet, sind aber in dem Querschnitt der 3D integrierten Schaltung, der in 1 dargestellt ist, nicht dargestellt. Andere Ausführungsformen der vorliegenden Offenbarung umfassen eine höhere Anzahl an Wärmedioden, um während verschiedener Test- und Herstellungsverfahren für eine höhere Temperaturauflösung innerhalb der 3D integrierten Schaltung zu sorgen.
  • In der Ausführungsform, die in 1 dargestellt ist, befindet sich der Chipträger 115 in einer Aussparung 141 einer Chiphalterung 140. Wie hierin beschrieben, wird der Chipträger 115 zumindest teilweise durch eine Druckdifferenz in der Aussparung 141 gehalten. In einigen Ausführungsformen wird der Chipträger 115 durch eine mechanische Verbindung, eine Klebeverbindung, elektrostatische Anziehung, magnetische Anziehung und/oder eine andere Technik zum Verbinden von Flächen allein oder in Kombination mit der Druckdifferenz in der Aussparung 141 gehalten. Unter Anderem sorgt die Aussparung 141 für ein seitliches Halten des Chipträgers 115. Die Chiphalterung 140 weist innere Seitenwände 142 auf, welche ebenfalls für ein seitliches Halten der 3D integrierten Schaltung sorgen. Die inneren Seitenwände 142 definieren eine Öffnung, welche so bemessen ist, dass sie einen Teil der 3D integrierten Schaltung (z.B. das erste Halbleiterplättchen 105 und das zweite Halbleiterplättchen 110) aufnehmen. Die inneren Seitenwände 142 erstrecken sich vertikal von der Aussparung 141 und folgen dem Rand des ersten Halbleiterplättchens 105 und einem Teil des Randes des zweiten Halbleiterplättchens 110. Die Abstände zwischen den inneren Seitenwänden 142 und den Rändern des ersten Halbleiterplättchens 105 und des zweiten Halbleiterplättchens 110 sind kleiner als der Abstand der C4s 120. Im Allgemeinen sind die Abmessungen der inneren Seitenwände 142 und der Öffnung, die sie definieren, derart, dass innere Seitenwände 142 im Wesentlichen die horizontale Ausrichtung des ersten Halbleiterplättchens 105, des zweiten Halbleiterplättchens 110, und des Chipträgers 115 innerhalb akzeptabler Toleranzen halten. Der Fachmann versteht, dass das erste Halbleiterplättchen 105, das zweite Halbleiterplättchen 110 und der Chipträger 115 so ausgerichtet sind, dass eine ausreichende Anzahl an gelöteten C4s 120 betriebsfähige elektrische Verbindungen mit den Kontaktflecken des ersten Halbleiterplättchens 105 und des Chipträgers 115 bilden. In einigen Ausführungsformen sorgen verschiedene überzählige elektrische Leitwege für eine Absicherung in dem Fall, dass einige C4s keine betriebsfähigen elektrischen Verbindungen mit entsprechenden Kontaktflecken bilden.
  • In der Ausführungsform, die in 1 dargestellt ist, weist die Chiphalterung 140 schräge Seitenwände 143 und eine obere Fläche 144 auf. Die schrägen Seitenwände 143 erstrecken sich nach oben und nach außen von oberen Rändern der inneren Seitenwände 142 zur oberen Fläche 144, so dass die schrägen Seitenwände 143 einen umgekehrten quadratischen Stumpf definieren. Die Trägerstruktur 100 umfasst eine Wärmesenke 145. Ein Teil der Wärmesenke 145 ist mit der oberen Fläche 144 verbunden. Die Chiphalterung 140 ist so konfiguriert, dass ein anderer Teil der Wärmesenke 145 mit einer oberen Fläche des zweiten Halbleiterplättchens 110 in Kontakt steht. In einigen Ausführungsformen ist zwischen der unteren Fläche der Wärmesenke 145 und der oberen Fläche des zweiten Halbleiterplättchens 110 eine fluide oder verformbare Mischung mit hoher Wärmeleitfähigkeit angeordnet, um den Wärmetransfer zwischen der Wärmesenke 145 und dem zweiten Halbleiterplättchen 110 zu verbessern. Die Wärmesenke 145, der Chipträger 115 und die Chiphalterung 140 definieren zumindest teilweise einen Hohlraum 170. Der Hohlraum 170 ist unregelmäßig geformt und umfasst Räume zwischen dem ersten Halbleiterplättchen 105 und dem Chipträger 115, Räume zwischen dem ersten Halbleiterplättchen 105 und dem zweiten Halbleiterplättchen 110 und Räume zwischen dem zweiten Halbleiterplättchen 110 und der Chiphalterung 140.
  • Der Fachmann versteht, dass durch Anwenden einer homogenen Kraft auf die 3D integrierte Schaltung im Allgemeinen das Verziehen verringert wird, bessere elektrische und mechanische Verbindungen zwischen verschiedenen Komponenten gefördert werden, wodurch die Fertigungsausbeuten erhöht werden. Erzeugen einer Druckdifferenz zwischen isolierten Fluiden ist eine Technik zum Anwenden einer homogenen Kraft über eine Fläche. In Ausführungsformen wie der in 1 dargestellten liegt beispielsweise in dem Hohlraum 170 ein nicht perfektes Vakuum vor. In solchen Ausführungsformen sind in der Vertiefung 170 Spuren eines inerten Gases vorhanden. Bei dem inerten Gas handelt es sich in verschiedenen Ausführungsformen, ohne darauf beschränkt zu sein, um Argon, Helium oder Stickstoff. Im Allgemeinen weist der Hohlraum 170 einen Druck auf, der geringer ist als der Druck einer äußeren Atmosphäre. Deswegen besteht zwischen dem Hohlraum 170 und der äußeren Atmosphäre eine Druckdifferenz. In einer Ausführungsform beträgt die Druckdifferenz ungefähr eine Atmosphäre. In einigen Ausführungsformen ist die Druckdifferenz während einiger Test- und Herstellungsverfahren (z.B. Verfahren, wobei die Trägerstruktur 100 in einer Druckkammer angeordnet ist, die Drücken von mehr als einer Atmosphäre standhalten kann) höher als ungefähr eine Atmosphäre. Die Druckdifferenz erzeugt im Wesentlichen homogene Kräfte, welche das erste Halbleiterplättchen 105, das zweite Halbleiterplättchen 110, den Chipträger 115 und einen Teil der C4s 120 in physischen Kontakt bringen. Im Allgemeinen ist die Druckdifferenz hoch genug, um in Kombination mit den inneren Seitenwänden 142 die Ausrichtung des ersten Halbleiterplättchens 105, des zweiten Halbleiterplättchens 110 und des Chipträgers 115 während verschiedener Test- und Herstellungsverfahren und dazwischen innerhalb akzeptabler Toleranzen zu halten. In einigen Ausführungsformen sorgt die Druckdifferenz für eine ausreichende Kraft, um elektrische Verbindungen zwischen dem ersten Halbleiterplättchen 105 und dem Chipträger 115 und zwischen dem ersten Halbleiterplättchen 105 und dem zweiten Halbleiterplättchen 110 zu ermöglichen. In anderen Ausführungsformen bringt eine zusätzliche Kraft (bringen zusätzliche Kräfte) das erste Halbleiterplättchen 105, das zweite Halbleiterplättchen 110 und den Chipträger 115 über C4s 120 in elektrischen Kontakt.
  • In der Ausführungsform, die in 1 dargestellt ist, sind eine Mehrzahl von Vakuumröhren 150 innerhalb der Halterung 140 angeordnet. Die inneren Seitenwände 142 umfassen eine Mehrzahl von Öffnungen, durch welche die Vakuumröhren 150 mit dem Hohlraum 170 kommunizieren. In einigen Ausführungsformen sind die Vakuumröhren 150 physisch von der Chiphalterung 140 getrennt und erstrecken sich von äußeren Seitenwänden der Chiphalterung 140. In anderen Ausführungsformen sind die Vakuumröhren 150 Kanäle innerhalb der Chiphalterung 140. Ventile 155 isolieren selektiv den Hohlraum 170 und das Innere der Vakuumröhren 150 von der äußeren Atmosphäre. Die Trägerstruktur 100 umfasst eine Mehrzahl von flexiblen Dichtungen, welche den Hohlraum 170 weiter von der äußeren Atmosphäre isolieren. Die erste flexible Dichtung 160 ist zum Beispiel in der Aussparung 141 angeordnet. Unter Druck von dem Chipträger 115 verformt sich die erste flexible Dichtung und erzeugt eine im Wesentlichen undurchlässige Versiegelung zwischen dem Chipträger 115 und der Chiphalterung 140. In ähnlicher Weise ist die zweite flexible Dichtung 165 auf der oberen Fläche 144 der Chiphalterung 140 angeordnet. Unter Druck von der Wärmesenke 145 verformt sich die zweite flexible Dichtung 165 und erzeugt eine im Wesentlichen undurchlässige Versiegelung zwischen der Wärmesenke 145 und der Chiphalterung 140. Fluide innerhalb des Hohlraums 170 werden durch die Vakuumröhren 150 und die Ventile 155 evakuiert, um die Druckdifferenz zu erzeugen. Wenn sie geschlossen sind, erzeugen die Ventile 155 Versiegelungen, welche in Kombination mit den Versiegelungen, die durch die ersten flexiblen Dichtungen 160 und der zweiten flexiblen Dichtung 165 die Druckdifferenz zwischen dem Hohlraum 170 und der äußeren Atmosphäre innerhalb akzeptabler Toleranzen halten. Die Höhe der Druckdifferenz wird so gewählt, dass zumindest teilweise die Ausrichtung des ersten Halbleiterplättchens 105, des zweiten Halbleiterplättchens 110 und des Chipträgers 115 beibehalten wird, wie hierin beschrieben. In einigen Ausführungsformen wird das Vakuum während des Lötens beibehalten, um die Oxidation bei erhöhten Temperaturen auf ein Mindestmaß zu beschränken. Außerdem wird durch das Löten unter einem Vakuum oder zumindest einem Teilvakuum die Flussmittelmenge reduziert, die, falls überhaupt, während des Lötens verwendet wird. Über eine oder mehrere der Vakuumröhren 150 kann in den Hohlraum 170 ein vorgewärmtes Flussmittel eingebracht werden.
  • 2 ist eine aufgeschnittene Seitenansicht, welche einen Querschnitt einer Fertigungsvorrichtung zur Herstellung einer dreidimensionalen integrierten Schaltung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt. Speziell zeigt 2 eine Trägerstruktur 100 auf einer Fertigungsvorrichtung 200 gemäß einer Ausführungsform der vorliegenden Offenbarung. Die Fertigungsvorrichtung 200 führt eine Einbrenntestung und Lötverfahren durch. Durch die Durchführung der Einbrenntestung und der Lötverfahren auf der Fertigungsvorrichtung 200 entfällt die Notwendigkeit, eine funktionierende 3D integrierte Schaltung zum Löten auseinanderzubauen und/oder eine funktionierende 3D integrierte Schaltung nach der Einbrenntestung zu einer Lötstation zu transportieren. Durch den Wegfall der Schritte des Auseinanderbauens und/oder Transports wird die Wahrscheinlichkeit verringert, dass Komponenten funktionierender 3D integrierter Schaltungen zwischen der Einbrenntestung und dem Löten in eine fehlerhafte Ausrichtung geraten. In einigen Ausführungsformen führt jedoch die Fertigungsvorrichtung 200 Lötverfahren durch, die Einbrenntestung wird jedoch auf einer anderen Halterung durchgeführt. Die Fertigungsvorrichtung 200 kann in einigen Ausführungsformen auch die Integrität elektrischer Verbindungen zwischen Komponenten gelöteter 3D integrierter Schaltungen verifizieren.
  • Die Fertigungsvorrichtung 200 umfasst ein Zwischenelement 205, eine Testplatte 210, und ein Wärmetransferelement 215. In 2 sind zur Vereinfachung der Darstellung einige Elemente der Fertigungsvorrichtung 200 weggelassen (z.B. Strukturträger, verschiedene Computereinheiten und verschiedene elektrische und mechanische Verbindungen). Das Zwischenelement 205 verbindet den Chipträger 115 elektrisch mit der Testplatte 210. Die elektrischen Verbindungen zwischen dem Chipträger 115 und dem Zwischenelement 205 sind temporäre elektrische Verbindungen. In einigen Ausführungsformen sind die Pin-Anschlüsse 123 Pogo-Pins. Der Fachmann versteht leicht, dass Pogo-Pins für temporäre elektrische Verbindungen zwischen Computereinheiten sorgen können. Die Pin-Anschlüsse 123 und das Zwischenelement 205 ermöglichen, dass die Trägerstruktur 100 von der Fertigungsvorrichtung 200 entfernt wird. Wenn zum Beispiel das erste Halbleiterplättchen 105 und/oder das zweite Halbleiterplättchen 110 bei der Einbrenntestung durchfallen, wird die Trägerstruktur 100 von der Fertigungsvorrichtung 200 entfernt, die Trägerstruktur 100 wird auseinandergebaut und das erste Halbleiterplättchen 105 und/oder das zweite Halbleiterplättchen 110 werden ersetzt (vor dem Löten sind die Verbindungen zwischen dem ersten Halbleiterplättchen 105 und dem zweiten Halbleiterplättchen 110 und zwischen dem ersten Halbleiterplättchen 105 und dem Chipträger 115 ebenfalls temporär). Die Pin-Anschlüsse 123 koppeln mit metallisierten Kontaktflecken (nicht dargestellt), die sich auf der oberen Fläche des Zwischenelements 205 befinden. Einige Ausführungsformen der Fertigungsvorrichtung 200 umfassen einen oder mehrere Mechanismen, welche eine Kraft (Kräfte) bereitstellen, um die Pin-Anschlüsse 123 mit den metallisierten Kontaktflecken des Zwischenelements 205 in elektrischen Kontakt zu bringen. In einem Beispiel einer solchen Ausführungsform drücken ein oder mehrere hydraulische oder pneumatische Kolben die Trägerstruktur 100 gegen die Fertigungsvorrichtung 200. Der Fachmann versteht, dass durch Anwendung einer homogenen Kraft (homogener Kräfte) auf die Trägerstruktur 100 vorteilhafter Weise das Verziehen von Komponenten (z.B. des ersten Halbleiterplättchens 105 oder des zweiten Halbleiterplättchens 110) von 3D integrierten Schaltungen während des Lötens verringert werden. Andere Ausführungsformen der Fertigungsvorrichtung 200 umfassen andere Mechanismen, um die Pin-Anschlüsse 123 mit dem Zwischenelement 205 in elektrischen Kontakt zu bringen. In wiederum anderen Ausführungsformen reicht das Gewicht der Trägerstruktur 100 und/oder von Elementen der Fertigungsvorrichtung 200 (z.B. des Wärmetransferelements 215) aus, um die Pin-Anschlüsse 123 mit dem Zwischenelement 205 in elektrischen Kontakt zu bringen. Das Zwischenelement 205 wird in einigen Ausführungsformen der Fertigungsvorrichtung 200 weggelassen. In solchen Ausführungsformen koppelt der Chipträger 115 direkt mit der Testplatte 210.
  • Die Testplatte 210 verbindet das erste Halbleiterplättchen 105 und das zweite Halbleiterplättchen 110 während der lötmittelfreien elektrischen Testung, der Einbrenntestung und des Lötens elektrisch mit verschiedenen Computer- und/oder Diagnoseeinheiten. Während der Einbrenntestung verbindet die Testplatte 210 zum Beispiel das erste Halbleiterplättchen 105 und das zweite Halbleiterplättchen 110 mit verschiedenen Computereinheiten, welche Operationen an dem ersten Halbleiterplättchen 105 und dem zweiten Halbleiterplättchen 110 durchführen, wobei das erste Halbleiterplättchen 105 und das zweite Halbleiterplättchen 110 Prozessor-Halbleiterplättchen sind. Die Testplatte 210 ermöglicht auch das Löten des zweiten Halbleiterplättchens 110 an das erste Halbleiterplättchen 105 und des ersten Halbleiterplättchens an den Chipträger 115, wobei verschiedene Typen von Auf-Chip-Wärmequellen verwendet werden, wie hierin beschrieben. Um elektrischen Strom zuzuführen, ist die Testplatte 210 mit einer oder mehreren Stromversorgungen (nicht dargestellt) der Fertigungsvorrichtung 200 verbunden. Die Testplatte 210 ermöglicht auch, dass die Fertigungsvorrichtung 200 die Temperatur von Auf-Chip-Wärmedioden bestimmt, welche in die 3D integrierte Schaltung integriert sind (z.B. über eine oder mehrere Einheiten, die so konfiguriert sind, dass sie Spannungen über ersten Wärmedioden-Anschlüssen 125, zweiten Wärmedioden-Anschlüssen 130 und dritten Wärmedioden-Anschlüssen 135 bei konstanter Stromstärke messen).
  • Der Fachmann versteht leicht, dass es vorteilhaft ist, während der Einbrenntestung Wärme von 3D integrierten Schaltungen abzuziehen. Andererseits versteht der Fachmann leicht, dass zum Löten ausreichend Wärme erforderlich ist, um ein Lötmittel zu schmelzen. In der Ausführungsform, die in 2 dargestellt ist, ist das Wärmetransferelement 215 physisch und thermisch mit der Wärmesenke 145 verbunden. Im Allgemeinen zieht das Wärmetransferelement 215 während der Einbrenntestung Wärme aus der Wärmesenke 145 und führt der Wärmesenke 145 während des Lötens Wärme zu. Die Wärmesenke 145 überträgt Wärme zu und von dem ersten Halbleiterplättchen 105 und dem zweiten Halbleiterplättchen 110. In einigen Ausführungsformen umfasst das Wärmetransferelement 215 mindestens eine thermoelektrische Einheit (z.B. eine Peltier-Wärmepumpe), welche in einem Heiz- oder Kühlmodus arbeiten kann, wobei das Wärmetransferelement 215 betriebsfähig mit einer oder mehreren externen Stromversorgungen und/oder Lasten (nicht dargestellt) verbunden ist, um einen thermoelektrischen Wärmetransfer zu ermöglichen. Der Fachmann versteht leicht, dass eine thermoelektrische Einheit für eine Steuerung des Wärmeflusses über die Einheit sorgt. In anderen Ausführungsformen ist das Wärmetransferelement 215 ein passiver Wärmeleiter, welcher Wärme zu oder von einem Fluid überträgt. In einem Beispiel einer solchen Ausführungsform ist das Wärmetransferelement 215 ein metallischer Block, welcher ein Element eines Flüssigkeits-Kühl-/Heizsystems ist (z.B. ein Wärmetransferblock, ein Tank, ein Radiator und eine Pumpe, welche über Flüssigkeitszuführungsleitungen verbunden sind), wobei eine Flüssigkeit durch das Wärmetransferelement 215 geführt wird. In diesem Beispiel zieht das Wärmetransferelement 215 Wärme aus der Wärmesenke 145 oder führt dieser Wärme zu, was von der Temperaturdifferenz zwischen der Wärmesenke 145 und der Flüssigkeit abhängt. Die Flüssigkeit wird in Abhängigkeit von dem gewünschten Betriebsmodus erwärmt oder gekühlt. In wiederum anderen Ausführungsformen umfasst das Wärmetransferelement 215 mindestens eine thermoelektrische Einheit und ein Flüssigkeits-Kühl-/Heizsystem, wobei das Flüssigkeits-Kühl-/Heizsystem für eine Steuerung der Temperaturdifferenz über die thermoelektrische(n) Einheit(en) sorgt. Im Allgemeinen fungiert das Wärmetransferelement 215 als eine „externe“ Wärmequelle während des Lötens. Das Wärmetransferelement 215 ist eine „externe“ Wärmequelle, da sie nicht in die 3D integrierte Schaltung integriert ist. Hingegen umfassen verschiedene Ausführungsformen der vorliegenden Offenbarung 3D integrierte Schaltungen mit internen Auf-Chip-Wärmequellen, wie hierin erörtert.
  • Ausführungsformen der Fertigungsvorrichtung 200, welche eine Einbrenntestung und ein Löten durchführen, lassen vorteilhafter Weise das Erfordernis wegfallen, funktionierende 3D integrierte Schaltungen vor dem Löten auseinanderzubauen. Während die Fertigungsvorrichtung 200 dadurch die Wahrscheinlichkeit verringert, dass die Komponenten einer funktionierenden 3D integrierten Schaltung zwischen der Einbrenntestung und dem Löten in Fehlausrichtung geraten, kann das Verziehen einer oder mehrerer Komponenten während des Lötens die 3D integrierte Schaltung fehlerhaft werden lassen. Um die Wahrscheinlichkeit zu verringern, dass sich die Komponenten der 3D integrierten Schaltung während des Lötens verziehen, und um geeignete Lötverbindungen sicherzustellen, ist die Fertigungsvorrichtung 200 so konfiguriert, dass sie eine Mehrzahl von Auf-Chip-Wärmequellen innerhalb der 3D integrierten Schaltung verwaltet und Temperaturen innerhalb der 3D integrierten Schaltungen über Wärmedioden überwacht.
  • In der Fertigungsvorrichtung 200 wird ein zweistufiges Lötverfahren angewendet. In einem ersten Schritt wird die 3D integrierte Schaltung auf eine Basistemperatur erwärmt, die unterhalb des Schmelzpunkts des Lötmittels (z.B. der C4s 120) liegt. Wenn zum Beispiel das Lötmittel (z.B. ein bleifreies Lötmittel) eine Schmelztemperatur von 235 °C aufweist, erwärmt die Fertigungsvorrichtung 200 die 3D integrierte Schaltung auf ungefähr 215 °C. Im Allgemeinen ist die Basistemperatur eine beliebige Temperatur, von welcher Auf-Chip-Wärmequellen, wie hierin beschrieben, einen oder mehrere Teile der 3D integrierten Schaltung auf eine Temperatur heben können, die höher als oder gleich hoch wie der Schmelzpunkt des Lötmittels ist. In einigen Ausführungsformen liefert das Wärmetransferelement 215 die Wärme, um die Temperatur der 3D integrierten Schaltung auf die Basistemperatur zu bringen. In anderen Ausführungsformen liefern Auf-Chip-Wärmequellen die Wärme, um die Temperatur der 3D integrierten Schaltung auf die Basistemperatur zu bringen. In wiederum anderen Ausführungsformen liefern sowohl das Wärmetransferelement 215 als auch Auf-Chip-Wärmequellen die Wärme, um die Temperatur der 3D integrierten Schaltung auf die Basistemperatur zu bringen. In einem Beispiel solcher Ausführungsformen sorgt das Wärmetransferelement 215 für Grobeinstellungen der Temperatur und Auf-Chip-Wärmequellen sorgen für Feineinstellungen der Temperatur, wobei der Strom zu dem Wärmetransferelement 215 und den Auf-Chip-Wärmequellen in Reaktion auf Spannungen über Auf-Chip-Wärmedioden eingestellt wird.
  • In einem zweiten Schritt hebt eine Mehrzahl von Auf-Chip-Wärmequellen nacheinander die Temperatur eines oder mehrerer Teile der 3D integrierten Schaltung gemäß einem positionsabhängigen Heizprofil über die Schmelztemperatur des Lötmittels (z.B. 235 °C). Mit anderen Worten, der zweite Schritt ist ein sich wiederholender Schritt, wobei eine sich bewegende lokale Hitzezone nur einen Teil der Lötkontakte (z.B. C4s 120) zu einer Zeit schmelzt. Das Verziehen wird in dem zweiten Schritt verringert, da sich die gesamte 3D integrierte Schaltung im Vergleich zu der Schmelztemperatur des Lötmittels (z.B. 235 °C) auf einer relativ hohen Temperatur (z.B. 215 °C) befindet, was die Temperaturdifferenzen und somit Wärmespannungen über die 3D integrierte Schaltung hinweg reduziert. Das Überwachen von Temperaturen innerhalb der 3D integrierten Schaltung (z.B. über erste, zweite und dritte Wärmedioden-Anschlüsse 125, 130 und 135) ermöglicht, dass die Fertigungsvorrichtung 200 die Auf-Chip-Wärmequellen so verwaltet, dass variierende Wärmeflüsse durch die 3D integrierte Schaltung ausgeglichen werden. In Ausführungsformen, wo die Auf-Chip-Wärmequellen zumindest einen Teil der Wärme bereitstellen, um die 3D integrierte Schaltung auf die Basistemperatur zu bringen, kann die Fertigungsvorrichtung 200 den Strom zu den Auf-Chip-Wärmequellen in Nachbarschaft der lokalen Hitzezone verringern, wenn lokale Temperaturen die Basistemperatur oder eine andere Schwellentemperatur übersteigen. In ähnlicher Weise kann die Fertigungsvorrichtung den Strom zu den Auf-Chip-Wärmequellen innerhalb der lokalen Hitzezone verringern, um eine Beschädigung der 3D integrierten Schaltung zu verhindern, wenn die Temperaturen eine Schwellentemperatur oberhalb des Schmelzpunkts des Lötmittels übersteigen (z.B. wenn die Leistung der wärmetechnischen Auslegung der 3D integrierten Schaltung überstiegen wird).
  • In einigen Ausführungsformen umfasst die Mehrzahl von Auf-Chip-Wärmequellen diskrete Widerstandsheizungen (z.B. Shunt-Widerstände), welche in die 3D integrierte Schaltung integriert sind. Die Widerstandsheizungen wirken als lokale eingebaute Lötkolben. In einem Beispiel solcher Ausführungsformen empfangen die Widerstandsheizungen Strom über einen Teil der Pin-Anschlüsse 123, wobei der Strom zu den Widerstandsheizungen unabhängig von dem Strom zu den Halbleiterplättchen der 3D integrierten Schaltungen (z.B. Strom zu Prozessorkernen auf dem ersten Halbleiterplättchen 105 und dem zweiten Halbleiterplättchen 110) verwaltet wird. In einem anderen Beispiel solcher Ausführungsformen empfangen die Widerstandsheizungen Strom über Stromversorgungsebenen auf Halbleiterplättchen, wobei eine Stromvariation über eine Impulsbreitenmodulation erreicht wird. Durch Betreiben der Widerstandsheizungen über Stromversorgungsebenen auf Halbleiterplättchen entfällt das Erfordernis, einen Teil der Pin-Anschlüsse 123 allein dafür zu verwenden, die Widerstandsheizungen zu betreiben (d.h. Pin-Anschlüsse, die nur die Widerstandsheizungen betreiben und nicht während des normalen Betriebs der 3D integrierten Schaltung benutzt werden).
  • In anderen Ausführungsformen umfasst die Mehrzahl von Auf-Chip-Wärmequellen Prozessorkerne innerhalb der 3D integrierten Schaltung, welche Wärme zum Löten oder zum Bringen der 3D integrierten Schaltung auf die Basistemperatur liefern. In einem Beispiel solcher Ausführungsformen wird ein elektrischer Strom selektiv einzelnen Prozessorkernen zugeführt, welche sich in einem Ruhezustand befinden (d.h. während Logikgatter-Eingaben konstant gehalten werden), um Wärme zu erzeugen. In diesem Beispiel wird die Wärmeabgabe durch Ein- und Ausschalten der Strom-Kopf-Gates entsprechender Prozessorkerne eingestellt. Der Fachmann versteht leicht, dass dies der Durchführung einer Iddq-Testung an einzelnen Prozessorkernen analog ist. In einem anderen Beispiel solcher Ausführungsformen werden einzelne Prozessorkerne in einem funktionellen Modus betrieben. In einem solchen Beispiel wird ein Abtastmuster auf einem oder mehreren Prozessorkernen ausgeführt, wobei das Abtastmuster Logikgatter mit einer oder mehreren Kombinationen von Eingaben versorgt (d.h., das Abtastmuster schaltet einzelne Transistoren ein und aus), ohne Rücksicht auf die Ausgaben der Logikgatter (d.h. die elektronischen Komponenten der Prozessoren werden lediglich als Wärmequellen benutzt). Der Fachmann versteht, dass verschiedene Abtastmuster verschiedene Wärmemengen erzeugen. Ein stärker beanspruchendes Abtastmuster aktiviert gleichzeitig mehr Transistoren und erzeugt mehr Wärme als ein weniger beanspruchendes Abtastmuster, bei dem weniger Transistoren gleichzeitig aktiv sind. In diesem Beispiel wird die von einem Prozessorkern erzeugte Wärmemenge durch den Typ des Abtastmusters reguliert (d.h. durch die Anzahl an Transistoren, die das Abtastmuster gleichzeitig aktiviert). Die Wärmeverteilung wird durch Aktivieren von Transistoren in speziellen Teilen eines oder mehrerer Prozessorkerne und/oder Halbleiterplättchen eingestellt. In einem anderen Beispiel einer Ausführungsform, wobei Prozessorkerne in einem funktionellen Modus betrieben werden, führen ein oder mehrere Prozessorkerne ein oder mehrere Computerprogramme (z.B. ein oder mehrere Bewertungsprogramme) aus. Dieser funktionelle Modus unterscheidet sich von der Ausführung von Abtastmustern darin, dass das eine oder die mehreren Computerprogramme Eingaben in Logikgatter bereitstellen, die zumindest teilweise auf den logischen Ausgaben anderer Logikgatter basieren. Der Fachmann versteht, dass die Wärmemenge, die von einem Prozessor erzeugt wird, der ein Computerprogramm ausführt, eine Funktion der Rechenintensität des Computerprogramms ist. In diesem Beispiel wird die Wärmeabgabe durch Verwenden eines mehr oder weniger beanspruchenden Programms (z.B. eines Bewertungsprogramms) eingestellt, um die erzeugte Wärmemenge entsprechend zu erhöhen oder zu senken. Ein stärker beanspruchendes Computerprogramm umfasst eine höhere mittlere Anzahl an Befehlen je Sekunde und erzeugt mehr Wärme als ein weniger beanspruchendes Computerprogramm, welches eine geringere mittlere Anzahl an Befehlen je Sekunde umfasst. Der Fachmann versteht auch, dass durch Erhöhen oder Senken der Spannung an einem Prozessorkern die Wärmemenge erhöht oder gesenkt wird, die im Ruhezustand und beim Ausführen von Abtastmustern und Computerprogrammen erzeugt wird.
  • In wiederum anderen Ausführungsformen umfasst die Mehrzahl von Auf-Chip-Wärmequellen eine Kombination diskreter Widerstandsheizungen (z.B. Shunt-Widerstände) und Prozessorkerne, welche Wärme im Ruhezustand erzeugen, und/oder Prozessorkerne, welche Abtastmuster und/oder Computerprogramme ausführen.
  • 3 zeigt eine Draufsicht auf ein positionsabhängiges Heizprofil eines Schritts in einem Lötverfahren zum Löten einer dreidimensionalen integrierten Schaltung, welche Prozessor-Halbleiterplättchen mit mehreren Prozessorkernen umfasst, gemäß einer Ausführungsform der vorliegenden Offenbarung. Speziell zeigt 3 ein Lötmuster 300. Das Lötmuster 300 ist ein Beispiel für verschiedene wärmeabhängige Heizprofile zum Beschränken des Verziehens während des Lötens auf ein Mindestmaß. 3 umfasst ein Prozessor-Halbleiterplättchen 305 mit 24 Prozessorkernen (nummeriert von null bis dreiundzwanzig), wobei das Prozessor-Halbleiterplättchen 305 ein Halbleiterplättchen einer 3D integrierten Schaltung mit mehreren vertikal gestapelten Halbleiterplättchen ist. In der Ausführungsform, die in 3 dargestellt ist, sind das Prozessor-Halbleiterplättchen 305 und die Prozessorkerne auf mindestens die Basistemperatur (z.B. 215 °C) erwärmt worden. Prozessorkerne 310 sind Prozessorkerne, welche Wärme liefern (d.h. Prozessorkerne, welche Wärme im Ruhezustand erzeugen, und/oder Prozessorkerne, welche Abtastmuster und/oder Computerprogramme ausführen), um lokale Hitzezonen zu erzeugen, welche Lötkontakte (z.B. C4s 120) in der Nähe der Prozessorkerne 310 schmelzen. In verschiedenen Ausführungsformen sind Prozessorkerne 315 Prozessorkerne, welche inaktiv sind oder Wärme in dem Maße zuführen, wie es notwendig ist, um die Temperaturen in der Nähe der Prozessorkerne 315 auf der Basistemperatur oder unterhalb einer anderen Schwellentemperatur zu halten.
  • Das Lötmuster 300 wechselt zwischen Prozessorkernen 310 und Prozessorkernen 315 ab. Dieses Muster ermöglicht einen hohen Durchsatz, da sich zu jeder Zeit die Hälfte aller Prozessorkerne innerhalb entsprechender lokaler Hitzezonen befindet. Durch das Lötmuster 300 werden auch Wärmespannungen über einen Großteil des ersten Halbleiterplättchens 105 gestreut. Im Allgemeinen ist es möglich, 3D integrierte Schaltungen unter Verwendung eines anderen Musters abwechselnder heißer und relativ kalter Zonen (z.B. Basistemperaturzonen) zu löten. In einem Beispiel einer solchen Ausführungsform umfasst jede lokale Hitzezone eine Gruppe von Prozessorkernen (d.h. das Muster wird mit einem gröberen Auflösungsniveau realisiert). In einem anderen Beispiel einer solchen Ausführungsform deckt jede lokale Hitzezone einen Bereich ab, der weniger als einem Prozessorkern entspricht (d.h. das Muster wird mit einem feineren Auflösungsniveau realisiert). Der Fachmann versteht, dass bei Verwendung von Auf-Chip-Wärmequellen eine Vielfalt von Lötmustern möglich ist.
  • 4 ist eine Perspektive, welche eine auseinandergezogene Ansicht einer dreidimensionalen integrierten Schaltung mit einer Mehrzahl von Auf-Chip-Wärmequellen gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt. Speziell zeigt 4 einen Lötschritt an einer auseinandergezogenen Ansicht einer 3D integrierten Schaltung 400. Der Lötschritt, der in 4 dargestellt ist, ist ein Schritt in einem Verfahren zum Löten der 3D integrierten Schaltung 400 auf der Fertigungsvorrichtung 200 gemäß einer Ausführungsform der vorliegenden Offenbarung. Die 3D integrierte Schaltung 400 umfasst ein unteres Halbleiterplättchen 405, ein mittleres Halbleiterplättchen 410 und ein oberes Halbleiterplättchen 415. Die 3D integrierte Schaltung 400 umfasst auch C4s (z.B. C4s 120, nicht dargestellt) zwischen dem oberen Halbleiterplättchen 415 und dem mittleren Halbleiterplättchen 410 und zwischen dem mittleren Halbleiterplättchen 410 und dem unteren Halbleiterplättchen 405. Mit dem Lötschritt, der in 4 dargestellt ist, wird ein Teil des unteren Halbleiterplättchens 405, des mittleren Halbleiterplättchens 410 und des oberen Halbleiterplättchens 415 zusammengelötet. Das untere Halbleiterplättchen 405 wird in 4 an einen Chipträger 450 gelötet. Sowohl das untere Halbleiterplättchen 405 als auch das mittlere Halbleiterplättchen 410 als auch das obere Halbleiterplättchen 415 umfasst einen der Prozessorkerne 420. Die Prozessorkerne 420 sind drei vertikal ausgerichtete Prozessorkerne innerhalb einer lokalen Hitzezone. Sowohl das untere Halbleiterplättchen 405 als auch das mittlere Halbleiterplättchen 410 als auch das obere Halbleiterplättchen 415 umfasst auch eine Mehrzahl von ungelöteten Prozessorkernen 425. Die 3D integrierte Schaltung 400 umfasst eine Widerstandsheizung hoher Leistung 430, Widerstandsheizungen mittlerer Leistung 440 (von denen nur wenige in 4 dargestellt sind) und Widerstandsheizungen geringer Leistung 435. Die vorstehenden Widerstandsheizungen sind entsprechend mit einer Stromversorgung 445 verbunden. Im Allgemeinen handelt es sich bei der Stromversorgung 445 um eine einzelne Stromversorgung oder um eine Kombination von Stromversorgungen, welche der Widerstandsheizung hoher Leistung 430, den Widerstandsheizungen mittlerer Leistung 440 und den Widerstandsheizungen geringer Leistung 435 unterschiedliche Strommengen liefern. Die Widerstandsheizung hoher Leistung 430, die Widerstandsheizungen mittlerer Leistung 440 und die Widerstandsheizungen geringer Leistung 435 unterscheiden sich nur in der Stromstärke, die ihnen zugeführt wird. In einem Beispiel sind die Widerstandsheizungen Shunt-Widerstände. Außerdem umfasst die 3D integrierte Schaltung 400 eine ausreichende Anzahl an Widerstandsheizungen, um das untere Halbleiterplättchen 405 vollständig an das mittlere Halbleiterplättchen 410 und das mittlere Halbleiterplättchen 410 vollständig an das obere Halbleiterplättchen 415 zu löten. Zur Vereinfachung der Darstellung ist jeweils nur eine der Widerstandsheizungen mittlerer Leistung 440 und der Widerstandsheizungen geringer Leistung 435 mit Verbindungen zur Stromversorgung 445 dargestellt. Außerdem zeigt 4 zur Vereinfachung der Darstellung Drähte, welche die Stromversorgung 445 mit den verschiedenen Widerstandsheizungen verbinden. Wie bereits erwähnt, werden Auf-Chip-Wärmequellen über einen Chipträger (z.B. den Chipträger 450), verschiedene TSVs und die Fertigungsvorrichtung 200 mit Strom versorgt.
  • Bei dem Lötschritt, der in 4 dargestellt ist, wird eine Kombination aus einem Wärmetransferelement 215 und Auf-Chip-Wärmequellen benutzt, um die 3D integrierte Schaltung auf der Basistemperatur oder über einer anderen Schwellentemperatur zu halten. In einem Beispiel verhindern beispielsweise die Widerstandsheizungen mittlerer Leistung 440 zumindest teilweise, dass das untere Halbleiterplättchen 405, das mittlere Halbleiterplättchen 410 und das obere Halbleiterplättchen 415 unter die Basistemperatur fallen. Die Widerstandsheizung hoher Leistung 430 erzeugt hingegen eine lokale Hitzezone, welche jeden der Prozessorkerne 420 umfasst. Die Widerstandsheizung hoher Leistung 430 erhöht die Temperatur der lokalen Hitzezone über die Schmelztemperatur der C4s, wodurch der Teil der C4s geschmolzen wird, der sich innerhalb der lokalen Hitzezone befindet. In der Ausführungsform, die in 4 dargestellt ist, werden die Widerstandsheizung hoher Leistung 430 und die Widerstandsheizungen geringer Leistung 435 benutzt, um die Temperaturen innerhalb der lokalen Hitzezone innerhalb der wärmetechnischen Auslegung der 3D integrierten Schaltung zu halten. Die Widerstandsheizungen geringer Leistung 435 umgeben die lokale Hitzezone. Die Fertigungsvorrichtung 200 verwaltet die Stromversorgung 445 und somit die Widerstandsheizung hoher Leistung 430, die Widerstandsheizungen mittlerer Leistung 440 und die Widerstandsheizungen geringer Leistung 435 in Reaktion auf Temperaturablesungen von Wärmedioden, die in das untere Halbleiterplättchen 405, das mittlere Halbleiterplättchen 410 und das obere Halbleiterplättchen 415 integriert sind (z.B. über Wärmedioden-Anschlüsse 125, 130 und 135). Die Fertigungsvorrichtung 200 verwaltet die Stromversorgung 445 so, dass ein oder mehrere Prozessorkerne 420 gelötet werden, während eine Mehrzahl von Prozessorkernen (z.B. die ungelöteten Prozessorkerne 425) ungelötet bleibt. Der Fachmann versteht leicht, dass in verschiedenen Ausführungsformen verschiedene Wärmequellen (z.B. die Widerstandsheizungen mittlerer und geringer Leistung 440 und 435) verwaltet werden, um die ungelöteten Prozessorkerne 425 auf der Basistemperatur und unterhalb der Schmelztemperatur des Lötmittels zu halten, wie hierin erörtert.
  • 5 ist ein Ablaufplan, welcher ein Herstellungsverfahren 500 gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt. Das Herstellungsverfahren 500 ist ein Verfahren zur Herstellung einer 3D integrierten Schaltung unter Verwendung der Trägerstruktur 100 in Kombination mit der Fertigungsvorrichtung 200. Im Allgemeinen ist das Herstellungsverfahren 500 ein Verfahren zum Löten einer 3D integrierten Schaltung, nachdem die 3D integrierte Schaltung einen oder mehrere Tests bestanden hat.
  • Im Schritt 505 führt die Fertigungsvorrichtung 200 einen lötmittelfreien Test an einer 3D integrierten Schaltung durch, die in der Trägerstruktur 100 enthalten ist (z.B. einer 3D integrierten Schaltung, welche ein erstes Halbleiterplättchen 105, ein zweites Halbleiterplättchen 110 und einen Chipträger 115 umfasst, wie in 1 dargestellt). In dem lötmittelfreien Test werden die Komponenten der 3D integrierten Schaltung getestet. In dem lötmittelfreien Test wird auch die Integrität der elektrischen Verbindungen zwischen den Komponenten der 3D integrierten Schaltung getestet. Die Trägerstruktur 100 und die Fertigungsvorrichtung 200 schaffen temporäre elektrische Verbindungen zu den Komponenten der 3D integrierten Schaltung, wie hierin erörtert.
  • In der Entscheidung 510 bestimmt die Fertigungsvorrichtung 200, ob die 3D integrierte Schaltung den lötmittelfreien Test besteht. Der Fachmann versteht, dass 3D integrierte Schaltungen den lötmittelfreien Test aus verschiedenen Gründen nicht bestehen können. In einem Beispiel funktioniert die 3D integrierte Schaltung nicht, weil eine oder mehrere der Komponenten nicht funktionieren. In einem anderen Beispiel funktioniert die 3D integrierte Schaltung nicht, weil die Ausrichtung zwischen zwei oder mehr Komponenten nicht innerhalb akzeptabler Toleranzen liegt. In noch einem anderen Beispiel funktioniert die 3D integrierte Schaltung nicht, weil der Abstand zwischen einem oder mehreren Paaren von C4s nicht innerhalb akzeptabler Toleranzen liegt. In einigen Ausführungsformen bestimmt die Fertigungsvorrichtung 200, welche Komponenten, falls überhaupt, funktionieren, und welche nicht funktionieren. Wenn die Fertigungsvorrichtung 200 bestimmt, dass die 3D integrierte Schaltung den lötmittelfreien Test besteht (Entscheidung 510, JA-Zweig), führt die Fertigungsvorrichtung 200 den Schritt 515 durch. Wenn die Fertigungsvorrichtung 200 bestimmt, dass die 3D integrierte Schaltung den lötmittelfreien Test nicht besteht (Entscheidung 510, NEIN-Zweig), führt die Fertigungsvorrichtung 200 den Schritt 565 durch. In einigen Ausführungsformen führt eine andere Fertigungsvorrichtung (d.h. nicht die Fertigungsvorrichtung 200) den Schritt 565 und die Entscheidung 510 durch und die 3D integrierte Schaltung wird vor der Einbrenntestung zu der Fertigungsvorrichtung 200 innerhalb der Trägerstruktur 100 transportiert.
  • Im Schritt 565 wird die 3D integrierte Schaltung auseinandergebaut und die Komponenten werden sortiert. In diesem Schritt werden funktionierende Komponenten zur Wiederverwendung eingeordnet und nicht funktionierende Komponenten werden verworfen. In einigen Ausführungsformen erwärmt die Fertigungsvorrichtung 200 die 3D integrierte Schaltung über Auf-Chip-Wärmequellen, um eine oder mehrere Komponenten der 3D integrierten Schaltung zu entlöten. Entlötete Komponenten werden wiederverwendet, wenn sie funktionieren, oder verworfen, wenn sie nicht funktionieren.
  • Im Schritt 515 wird die 3D integrierte Schaltung einem oder mehreren Einbrenntests unterzogen. Während der Einbrenntests zieht das Wärmetransferelement 215 von der 3D integrierten Schaltung Wärme ab. Der Fachmann versteht, dass die Einbrenntests so ausgelegt sind, dass bewirkt wird, dass ein Teil aller 3D integrierten Schaltungen während der Einbrenntestung versagt, so dass die Zuverlässigkeit verpackter 3D integrierter Schaltungen aufgrund einer Beschleunigung des Versagens nach kurzer Lebensdauer erhöht wird. In der Ausführungsform, die in 5 dargestellt ist, führt die Fertigungsvorrichtung 200 sowohl eine Einbrenntestung als auch ein Löten durch. In einigen Ausführungsformen werden die Einbrenntestung und das Löten auf verschiedenen Fertigungsvorrichtungen durchgeführt. In einem Beispiel einer solchen Ausführungsform wird die 3D integrierte Schaltung nach der Einbrenntestung auf einer anderen Fertigungsvorrichtung innerhalb der Trägerstruktur 100 zum Löten auf der Fertigungsvorrichtung 200 transportiert.
  • In der Entscheidung 520 bestimmt die Fertigungsvorrichtung 200, ob die 3D integrierte Schaltung die Einbrenntestung besteht. Die 3D integrierte Schaltung besteht die Einbrenntestung, wenn die Komponenten der 3D integrierten Schaltung während der Einbrenntestung nicht versagen. Wenn die Fertigungsvorrichtung 200 bestimmt, dass die 3D integrierte Schaltung die Einbrenntestung besteht (Entscheidung 520, JA-Zweig), führt die Fertigungsvorrichtung 200 den Schritt 525 durch. Wenn die Fertigungsvorrichtung 200 bestimmt, dass die 3D integrierte Schaltung die Einbrenntestung nicht besteht (Entscheidung 520, NEIN-Zweig), wird der Schritt 565 durchgeführt.
  • Im Allgemeinen sind die Schritte 525, 530, 535 und 540 Schritte eines Verfahrens zum Löten. Diese Schritte umfassen verschiedene Aspekte der in Bezug auf 2, 3 und 4 erörterten Verfahren zum Löten.
  • Im Schritt 525 wird die 3D integrierte Schaltung auf eine Basistemperatur erwärmt. Wie hierin erörtert, ist die Basistemperatur eine Temperatur, welche unterhalb des Schmelzpunkts der C4s der 3D integrierten Schaltung liegt. Wärme wird der 3D integrierten Schaltung über das Wärmetransferelement 215 und/oder Auf-Chip-Wärmequellen zugeführt.
  • Im Schritt 530 verwaltet die Fertigungsvorrichtung 200 eine Auf-Chip-Wärmequelle so, dass eine oder mehrere lokale Hitzezonen gemäß einem positionsabhängigen Heizprofil auf die Schmelztemperatur der C4s erwärmt wird, wie hierin in Bezug auf 2, 3 und 4 erörtert.
  • Im Schritt 530 überwacht die Fertigungsvorrichtung 200 Temperaturen innerhalb der 3D integrierten Schaltung. Die 3D integrierte Schaltung umfasst Auf-Chip-Wärmedioden (z.B. erste, zweite und dritte Wärmedioden, wie in Bezug auf 1 erörtert) und Wärmedioden-Anschlüsse, welche die Wärmedioden elektrisch mit der Fertigungsvorrichtung 200 verbinden (z.B. erste, zweite und dritte Wärmedioden-Anschlüsse 125, 130 und 135). Die Fertigungsvorrichtung 200 bestimmt die Temperatur der Wärmedioden über ein oder mehrere Voltmeter, welche die Spannung über den Wärmedioden bestimmen, wie hierin erörtert.
  • Im Schritt 540 reguliert die Fertigungsvorrichtung 200 die Auf-Chip-Wärmequellen. In einem Beispiel reduziert die Fertigungsvorrichtung 200 den Strom zu Auf-Chip-Wärmequellen in der Nähe der lokalen Hitzezone(n), um Temperaturen innerhalb der 3D integrierten Schaltung innerhalb der wärmetechnischen Auslegung der 3D integrierten Schaltung zu halten. Die Fertigungsvorrichtung 200 stellt die Auf-Chip-Wärmequellen zumindest teilweise auf der Basis der Temperaturen der Auf-Chip-Wärmedioden ein. In einigen Ausführungsformen umfasst der Schritt 540 ein Bewegen der lokalen Hitzezonen nacheinander zu verschiedenen Teilen der 3D integrierten Schaltung gemäß dem positionsabhängigen Heizprofil, bis das Löten beendet ist.
  • Im Schritt 545 testet die Fertigungsvorrichtung 200 die gelötete 3D integrierte Schaltung. In diesem Test testet die Fertigungsvorrichtung 200 unter Anderem die Integrität der gelöteten Verbindungen zwischen verschiedenen Komponenten der 3D integrierten Schaltung.
  • In der Entscheidung 550 bestimmt die Fertigungsvorrichtung 200, ob die 3D integrierte Schaltung für eine Verpackung akzeptabel ist. Mit anderen Worten, die Fertigungsvorrichtung 200 bestimmt, ob die 3D integrierte Schaltung funktioniert. Wenn die Fertigungsvorrichtung 200 bestimmt, dass die 3D integrierte Schaltung den im Schritt 545 durchgeführten Test besteht und für eine Verpackung akzeptabel ist (Entscheidung 550, JA-Zweig), wird der Schritt 560 durchgeführt. Wenn die Fertigungsvorrichtung 200 bestimmt, dass die 3D integrierte Schaltung nicht für eine Verpackung akzeptabel ist (Entscheidung 550, NEIN-Zweig), wird der Schritt 565 durchgeführt
  • Im Schritt 560 wird die Trägerstruktur 100 von der Fertigungsvorrichtung 200 entfernt, die 3D integrierte Schaltung wird von der Trägerstruktur 100 entfernt und die 3D integrierte Schaltung wird verpackt.
  • Das oben beschriebene Verfahren wird bei der Herstellung von IC-Chips angewendet.
  • Die resultierenden IC-Chips können vom Hersteller in unbehandelter Wafer-Form (also als einzelner Wafer, der mehrere unverpackte Chips aufweist), als bloßes Halbleiterplättchen oder in einer verpackten Form vertrieben werden. Im letzteren Fall ist der Chip in einer Verpackung für einen Chip (z.B. einem Kunststoffträger mit Zuleitungen, die an einer Hauptplatine oder einem anderen übergeordneten Träger befestigt sind) oder in einer Verpackung für mehrere Chips (z.B. einem Keramikträger, der Oberflächenverbindungen und/oder vergrabene Verbindungen aufweist) montiert. In jedem Fall wird der Chip dann als Teil (a) eines Zwischenprodukts, z.B. einer Hauptplatine, oder (b) eines Endprodukts mit anderen Chips, diskreten Schaltungselementen und/oder anderen Signalverarbeitungseinheiten integriert. Bei dem Endprodukt kann es sich um ein beliebiges Produkt handeln, welches IC-Chips umfasst, was von Spielzeugen und anderen einfachen Anwendungen bis zu hoch entwickelten Computerprodukten reicht, die eine Anzeigevorrichtung, eine Tastatur oder andere Eingabeeinheit und einen Zentralprozessor aufweisen.

Claims (10)

  1. Verfahren, aufweisend: Erwärmen (525) einer dreidimensionalen integrierten Schaltung (400) auf eine Basistemperatur, wobei die Basistemperatur unterhalb einer Schmelztemperatur eines Lötmittels liegt und wobei die dreidimensionale integrierte Schaltung (400) eine Mehrzahl von Lötkontakthügeln (120) umfasst, die zwischen vertikal gestapelten Halbleiterplättchen (405, 410, 415) angeordnet sind; Aktivieren einer ersten Auf-Chip-Wärmequelle, um einen ersten Teil der Mehrzahl von Lötkontakthügeln (120), der sich innerhalb einer ersten lokalen Hitzezone befindet, wiederaufschmelzen zu lassen, wobei die erste lokale Hitzezone eine Temperatur aufweist, die höher als oder gleich hoch wie die Schmelztemperatur des Lötmittels ist; und Aktivieren einer zweiten Auf-Chip-Wärmequelle, um einen zweiten Teil der Mehrzahl von Lötkontakthügeln (120), der sich innerhalb einer zweiten lokalen Hitzezone befindet, wiederaufschmelzen zu lassen, wobei die zweite lokale Hitzezone eine Temperatur aufweist, die höher als oder gleich hoch wie die Schmelztemperatur des Lötmittels ist, wobei die erste Auf-Chip-Wärmequelle und / oder die zweite Auf-Chip-Wärmequelle einen oder mehrere Prozessorkerne (420) umfassen.
  2. Verfahren nach Anspruch 1, ferner aufweisend Einstellen einer Wärmeabgabe der ersten Auf-Chip-Wärmequelle und/oder einer Wärmeabgabe der zweiten Auf-Chip-Wärmequelle in Reaktion auf ein Überwachen von Temperaturen innerhalb der ersten lokalen Hitzezone und der zweiten lokalen Hitzezone unter Verwendung einer oder mehrerer Wärmedioden.
  3. Verfahren nach Anspruch 1, wobei die erste Auf-Chip-Wärmequelle und die zweite Auf-Chip-Wärmequelle Shunt-Widerstände umfassen.
  4. Verfahren nach Anspruch 3, wobei eine Wärmeabgabe der ersten Auf-Chip-Wärmequelle und/oder der zweiten Auf-Chip-Wärmequelle über eine Impulsbreitenmodulation erhöht wird.
  5. Verfahren nach Anspruch 1, wobei sowohl der ersten Auf-Chip-Wärmequelle als auch der zweiten Auf-Chip-Wärmequelle ein elektrischer Strom zugeführt wird und wobei sich die erste Auf-Chip-Wärmequelle und die zweite Auf-Chip-Wärmequelle in einem Ruhezustand befinden.
  6. Verfahren nach Anspruch 1, wobei sowohl die erste Auf-Chip-Wärmequelle als auch die zweite Auf-Chip-Wärmequelle so konfiguriert sind, dass sie eine erste Abtastoperation durchführen.
  7. Verfahren nach Anspruch 6, wobei eine Wärmeabgabe der ersten Auf-Chip-Wärmequelle und eine Wärmeabgabe der zweiten Auf-Chip-Wärmequelle durch das Durchführen einer zweiten Abtastoperation durch die erste Auf-Chip-Wärmequelle und die zweite Auf-Chip-Wärmequelle erhöht werden, wobei bei der zweiten Abtastoperation eine höhere Anzahl an Transistoren gleichzeitig aktiv ist, verglichen mit einer Anzahl an Transistoren, die bei der ersten Abtastoperation gleichzeitig aktiv sind.
  8. Verfahren nach Anspruch 1, wobei die erste Auf-Chip-Wärmequelle und die zweite Auf-Chip-Wärmequelle so konfiguriert sind, dass sie ein erstes Computerprogramm ausführen, welches Eingaben in eine erste Mehrzahl von Logikgattern und in eine zweite Mehrzahl von Logikgattern bereitstellt, um Wärme zu erzeugen, und wobei das erste Computerprogramm Eingaben in die zweite Mehrzahl von Logikgattern bereitstellt, die zumindest teilweise auf logischen Ausgaben der ersten Mehrzahl von Logikgattern basieren.
  9. Verfahren nach Anspruch 8, wobei eine Wärmeabgabe der ersten Auf-Chip-Wärmequelle und eine Wärmeabgabe der zweiten Auf-Chip-Wärmequelle durch die Ausführung eines zweiten Computerprogramms erhöht werden, wobei das zweite Computerprogramm Eingaben in eine dritte Mehrzahl von Logikgattern und in eine vierte Mehrzahl von Logikgattern bereitstellt, um Wärme zu erzeugen, und wobei das zweite Computerprogramm Eingaben in die vierte Mehrzahl von Logikgattern bereitstellt, die zumindest teilweise auf einer logischen Ausgabe der dritten Mehrzahl von Logikgattern basieren, und wobei das zweite Computerprogramm eine höhere mittlere Anzahl an Befehlen je Sekunde umfasst, verglichen mit einer mittleren Anzahl an Befehlen je Sekunde des ersten Computerprogramms.
  10. Verfahren, aufweisend: Durchführen (515) eines Einbrenntests an einer ersten dreidimensionalen integrierten Schaltung (400), wobei während des Einbrenntests temporäre elektrische Verbindungen Komponenten innerhalb der ersten dreidimensionalen integrierten Schaltung (400) verbinden und wobei der Einbrenntest auf einer Fertigungsvorrichtung durchgeführt wird; Löten der ersten dreidimensionalen integrierten Schaltung (400) auf der Fertigungsvorrichtung in Reaktion darauf, dass die erste dreidimensionale integrierte Schaltung (400) den Einbrenntest besteht; und Auseinanderbauen der ersten dreidimensionalen integrierten Schaltung (400) und Einbauen einer oder mehrerer Komponenten der ersten dreidimensionalen integrierten Schaltung (400) in eine zweite dreidimensionale integrierte Schaltung (400) in Reaktion darauf, dass die erste dreidimensionale integrierte Schaltung (400) den Einbrenntest nicht besteht, wobei das Löten Folgendes aufweist: Erwärmen (525) der ersten dreidimensionalen integrierten Schaltung (400) auf eine Basistemperatur, wobei die Basistemperatur unterhalb einer Schmelztemperatur eines Lötmittels liegt und wobei die erste dreidimensionale integrierte Schaltung (400) eine Mehrzahl von Lötkontakthügeln (120) umfasst, die zwischen vertikal gestapelten Halbleiterplättchen (405, 410, 415) angeordnet sind; Aktivieren einer ersten Auf-Chip-Wärmequelle, um einen ersten Teil der Mehrzahl von Lötkontakthügeln (120), der sich innerhalb einer ersten lokalen Hitzezone befindet, wiederaufschmelzen zu lassen, wobei die erste lokale Hitzezone eine Temperatur aufweist, die höher als oder gleich hoch wie die Schmelztemperatur des Lötmittels ist; und Aktivieren einer zweiten Auf-Chip-Wärmequelle, um einen zweiten Teil der Mehrzahl von Lötkontakthügeln (120), der sich innerhalb einer zweiten lokalen Hitzezone befindet, wiederaufschmelzen zu lassen, wobei die zweite lokale Hitzezone eine Temperatur aufweist, die höher als oder gleich hoch wie die Schmelztemperatur des Lötmittels ist, wobei die erste Auf-Chip-Wärmequelle und / oder die zweite Auf-Chip-Wärmequelle einen oder mehrere Prozessorkerne (420) umfassen.
DE102016204600.4A 2015-03-30 2016-03-21 Löten dreidimensionaler integrierter Schaltungen Active DE102016204600B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/672,654 2015-03-30
US14/672,654 US9496188B2 (en) 2015-03-30 2015-03-30 Soldering three dimensional integrated circuits

Publications (2)

Publication Number Publication Date
DE102016204600A1 DE102016204600A1 (de) 2016-12-08
DE102016204600B4 true DE102016204600B4 (de) 2021-03-18

Family

ID=57016666

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016204600.4A Active DE102016204600B4 (de) 2015-03-30 2016-03-21 Löten dreidimensionaler integrierter Schaltungen

Country Status (2)

Country Link
US (1) US9496188B2 (de)
DE (1) DE102016204600B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011003A (ja) * 2015-06-18 2017-01-12 ソニー株式会社 電子機器および接合部材
US11276667B2 (en) * 2016-12-31 2022-03-15 Intel Corporation Heat removal between top and bottom die interface
EP3732719A4 (de) * 2017-12-29 2021-11-17 Intel Corporation Mikroelektronische anordnungen
JP7067205B2 (ja) * 2018-04-02 2022-05-16 富士電機株式会社 半導体装置
US11205620B2 (en) * 2018-09-18 2021-12-21 International Business Machines Corporation Method and apparatus for supplying power to VLSI silicon chips
KR20210037431A (ko) * 2019-09-27 2021-04-06 삼성전자주식회사 본딩 헤드, 이를 포함하는 다이 본딩 장치 및 이를 이용한 반도체 패키지의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060200965A1 (en) * 2005-03-08 2006-09-14 International Business Machines Corporation Electrical wiring design for module removal and replacement from organic board
US7829975B2 (en) * 1996-12-02 2010-11-09 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5862588A (en) * 1995-08-14 1999-01-26 International Business Machines Corporation Method for restraining circuit board warp during area array rework
US6369345B1 (en) * 2000-08-18 2002-04-09 Motorola, Inc. Method and apparatus for reflowing solder paste using a light source
US8030208B2 (en) 2008-06-02 2011-10-04 Hong Kong Applied Science and Technology Research Institute Company Limited Bonding method for through-silicon-via based 3D wafer stacking
US8114707B2 (en) 2010-03-25 2012-02-14 International Business Machines Corporation Method of forming a multi-chip stacked structure including a thin interposer chip having a face-to-back bonding with another chip
US8828860B2 (en) 2012-08-30 2014-09-09 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
US9105629B2 (en) 2013-03-07 2015-08-11 International Business Machines Corporation Selective area heating for 3D chip stack
US9318464B2 (en) 2013-05-21 2016-04-19 Advanced Micro Devices, Inc. Variable temperature solders for multi-chip module packaging and repackaging

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829975B2 (en) * 1996-12-02 2010-11-09 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US20060200965A1 (en) * 2005-03-08 2006-09-14 International Business Machines Corporation Electrical wiring design for module removal and replacement from organic board

Also Published As

Publication number Publication date
US9496188B2 (en) 2016-11-15
DE102016204600A1 (de) 2016-12-08
US20160293497A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
DE102016204600B4 (de) Löten dreidimensionaler integrierter Schaltungen
DE60007999T2 (de) Elektrischer kontaktor, insbesondere ein waferkontaktor, unter verwendung des druckes von flüssigkeiten oder gasen
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE60218825T2 (de) Planarisierungszwischenglied
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
DE112009005519B4 (de) Mikroelektronischer Baustein, der Silliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
US6094060A (en) Test head for applying signals in a burn-in test of an integrated circuit
DE2319011C2 (de) Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens
DE2359152C2 (de)
DE112005000233T5 (de) Kontaktstück, Kontaktanordnung mit Kontaktstücken, Probenkarte, Prüfgerät und Verfahren und Gerät zur Herstellung der Kontaktanordnung
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
CH707480A1 (de) Bondkopf mit einem heiz- und kühlbaren Saugorgan.
DE102008052029A1 (de) Halbleitermodul mit Schaltbauteilen und Treiberelektronik
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE112004001678T5 (de) Verfahren und Vorrichtung für ein Paket mit zwei Substraten
DE102011087272A1 (de) Halbleiterherstellungs- und -prüfverfahren, Prüfvorrichtung und Prüfsystem
DE112015003753T5 (de) Verbessertes substrat für system-in-package (sip)-vorrichtungen
DE102014010031A1 (de) Elektrische Verbindungsvorrichtung
DE102014010030A1 (de) Elektrische Verbindungsvorrichtung
DE4338432A1 (de) Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür
DE102014111533A1 (de) Chipanordnung
DE10255378B4 (de) Teststruktur zum Bestimmen der Stabilität elektronischer Vorrichtungen die miteinander verbundene Substrate umfassen
DE10252588A1 (de) Selektive Lötmittelhöckeraufbringung
DE10150507A1 (de) Verbindungsverfahren und Verbindungsstruktur von Anschlussflächenelektroden und Prüfverfahren für den Verbindungszustand derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R123 Application deemed withdrawn due to non-payment of filing fee
R073 Re-establishment requested
R074 Re-establishment allowed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final