DE102016118653A1 - Verfahren zur Reduzierung von thermomechanischer Belastung in Halbleitervorrichtungen und entsprechende Vorrichtung - Google Patents

Verfahren zur Reduzierung von thermomechanischer Belastung in Halbleitervorrichtungen und entsprechende Vorrichtung Download PDF

Info

Publication number
DE102016118653A1
DE102016118653A1 DE102016118653.8A DE102016118653A DE102016118653A1 DE 102016118653 A1 DE102016118653 A1 DE 102016118653A1 DE 102016118653 A DE102016118653 A DE 102016118653A DE 102016118653 A1 DE102016118653 A1 DE 102016118653A1
Authority
DE
Germany
Prior art keywords
hole
metallization
layer
corner
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016118653.8A
Other languages
English (en)
Inventor
Paolo Colpani
Antonella Milani
Lucrezia Guarino
Andrea PALEARI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of DE102016118653A1 publication Critical patent/DE102016118653A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05019—Shape in side view being a non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/0509—Disposition of the additional element of a single via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/045—Carbides composed of metals from groups of the periodic table
    • H01L2924/0464—14th Group
    • H01L2924/04642—SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

In einer Ausführungsform weist eine Halbleitervorrichtung eine oder mehrere Metallisierungen (10), beispielsweise Cu-RDL-Metallisierungen, auf, die auf einer Passivierungsschicht (12) über einer dielektrischen Schicht (22) vorgesehen sind. Ein Durchgangsloch (16) durch die Passivierungsschicht (12) und die elektrische Schicht (22) ist in der Nachbarschaft der Ecken (10a, 10b) der Metallisierung vorgesehen. Dieses Durchgangsloch kann ein „Dummy”-Durchgangsloch ohne elektrische Verbindungen zu einer aktiven Vorrichtung sein und kann mit einem Abstand zwischen circa 1 Mikrometer (10–6 m.) und circa 10 Mikrometer (10–5 m.) von jeder der zusammenlaufenden Seiten (10b) vorgesehen sein und auf eine unterliegende Mittelschicht (24) auftreffen.

Description

  • Die Beschreibung bezieht sich auf die Reduzierung von thermomechanischer Belastung in Halbleitervorrichtungen.
  • Eine oder mehrere Ausführungsformen können beispielsweise auf integrierte Schaltungen, beispielsweise für Automobil- und Verbraucherprodukte, angewendet werden.
  • Verschiedene Typen von integrierten Schaltungen (IC) können Technologien wie beispielsweise BCD (Bipolare CMOS-DMOS) Technologie verwenden.
  • BCD Technologie kann beispielsweise vorteilhaft zur Herstellung von integrierten Schaltungen IC verwendet werden, die sowohl Leistungselektronik als auch Logikelektronik aufweisen. BCD Technologie schafft eine Familie von Siliziumprozessen, von denen jeder die Stärken der drei unterschiedlichen Prozesstechnologien auf einem einzelnen Chip kombiniert: Bipolar für präzise analoge Funktionen, CMOS (Complementary Metal Oxide Semiconductor) für digitale Konstruktion und DMOS (Double Diffused Metal Oxide Semiconductor) für Leistungs- und Hochspannungselemente.
  • Die Implementierung von BCD Technologie kann Deckschicht-Kupfermetall-Verbindungen, bezeichnet als RDL (Re-Distribution Layer), umfassen.
  • Die Resistenz von Passivierungs- und Zwischenisolierschichten gegenüber Problemen mit der Zuverlässigkeit, wie beispielsweise durch thermoelastische Kopplung und Belastungen während Drahtbonding- und Einhausungsprozessen verursacht, kann einen Faktor darstellen, auf den geachtet werden muss.
  • Bei der Herstellung von integrierten Schaltungen kann Siliziumnitrid (SiN) oder Siliziumkarbid (SiC) verwendet werden, um eine Passivierungsschicht für Mikrochips bereitzustellen, beispielsweise um eine Barriere gegen Wassermoleküle und andere Quellen von Korrosion und Instabilität in der Mikroelektronik zu schaffen.
  • In strukturellen Ecken von Metallisierungen, wie beispielsweise Cu(Kupfer)-RDL-Deckschichtmetallisierungen, können Belastungen aufgrund von thermomechanischer Nicht-Übereinstimmung zwischen unterschiedlichen Materialien, beispielsweise Barriereschicht (TiW, Ta, TaNta), Metallisierungskappenschicht (Ni-Pd, Ni-Pd-Au, Ni-Au), Passivierungsschicht (SiN, SiC) Tripelpunkt auftreten.
  • Eine Aufgabe einer oder mehrerer Ausführungsformen ist der Beitrag zur Überwindung der vorstehend erwähnten kritischen Punkte, beispielsweise Passivierungsbelastung in der oberen Oberfläche der Passivierungsschicht am Rand (beispielsweise an einer Ecke) einer Cu-RDL-Struktur.
  • Gemäß einer oder mehreren Ausführungsformen kann diese Aufgabe mittels eines Verfahrens mit den in den anliegenden Ansprüchen dargelegten Merkmalen gelöst werden.
  • Eine oder mehrere Ausführungsformen können sich auch auf eine entsprechende Halbleitervorrichtung beziehen.
  • Die Ansprüche sind ein fester Bestandteil der technischen Offenbarung einer oder mehrerer Ausführungsformen, wie hierin dargelegt.
  • Eine oder mehrere Ausführungsformen können beispielsweise das Einbringen von Dummy-Durchgangslöchern (d. h. Durchgangslöcher ohne elektrische Verbindung zu einer aktiven Vorrichtung) beinhalten, wie beispielsweise RDL-(Re-Distribution Layer)-Durchgangslöcher, die auf einer unterliegenden Metallschicht (Metal n-1) so nah wie möglich an einer RDL-Ecke auftreffen. Eine ähnliche Ausführungsform kann elektrisch funktionelle Durchgangslöcher beinhalten, die dafür ausgelegt sind, die gleiche Nähe zu RDL-Ecken wie Dummy-Durchgangslöcher zu erreichen.
  • Eine oder mehrere Ausführungsformen können beispielsweise Tripelpunkt-Belastungen reduzieren.
  • Eine oder mehrere Ausführungsformen können die Robustheit der Passivierung verbessern, indem nur mit Layoutregeln, ohne Prozessmodifizierung, d. h. ohne Auswirkung auf den Endnutzer, gearbeitet wird.
  • Eine oder mehrere Ausführungsformen werden jetzt rein beispielhaft mit Bezugnahme auf die beiliegenden Zeichnungen beschrieben. In denen zeigen:
  • 1 eine vertikale Schnittansicht einer Metallisierung, auf die eine oder mehrere Ausführungsformen zutreffen können, und
  • 2 eine Draufsicht auf einen Teil einer Metallisierung, wie beispielhaft in 1 dargestellt, gemäß einer oder mehreren Ausführungsformen.
  • Es wird zu verstehen sein, dass die Zeichnungen der Klarheit der Darstellung halber möglicherweise nicht im gleichen Maßstab gezeichnet sein.
  • In der folgenden Beschreibung werden eine oder mehrere spezielle Einzelheiten mit dem Ziel dargestellt, ein tieferes Verständnis der beispielhaften Ausführungsformen zu schaffen. Die Ausführungsformen können ohne eine oder mehrere der speziellen Einzelheiten oder mit anderen Verfahren, Komponenten, Materialien usw. erlangt werden. In anderen Fällen sind bekannte Strukturen, Materialien oder Vorgänge nicht im Detail dargestellt oder beschrieben, um bestimmte Aspekte von Ausführungsformen nicht zu überdecken.
  • Die Bezugnahme auf „eine Ausführungsform” im Rahmen der vorliegenden Beschreibung soll darauf hinweisen, dass eine bestimmte im Bezug zu der Ausführungsform beschriebene Konfiguration, Struktur oder Eigenschaft in mindestens einer Ausführungsform enthalten ist. Somit beziehen sich Ausdrücke wie z. B. „in einer Ausführungsform”, die in einem oder mehreren Punkten der vorliegenden Beschreibung vorkommen können, nicht notwendigerweise auf ein und dieselbe Ausführungsform. Außerdem können bestimmte Konfigurationen, Strukturen oder Eigenschaften auf jegliche geeignete Weise in einer oder mehreren Ausführungsformen kombiniert werden.
  • Die hierin verwendeten Bezugszeichen sind nur zum besseren Verständnis vorgesehen und definieren somit nicht den Schutz- oder Offenbarungsumfang der Ausführungsformen.
  • Halbleitervorrichtungsmetallisierungen, wie beispielsweise Kupferstrukturen mit einer Ni-Pd, Ni-Pd-Au, Ni-Au und/oder Kappenschicht auf Ni-Basis, die möglicherweise einen Cu-Aktivierungsprozess vor einer stromlosen Abscheidung umfassen, bilden einen umfangreichen Bereich technischer Forschung.
  • Beispiele für diesbezügliche Aktivitäten sind beispielsweise:
  • 1 ist ein Beispiel für eine mögliche Anordnung einer Metallisierung 10 in einer Halbleitervorrichtung, wie beispielsweise einer Kupferdrahtbondingkontaktfläche, die auf einem Substrat, wie beispielsweise einem Substrat mit einer Passivierungsschicht (beispielsweise SiN, SiC) 12 über einer dielektrischen Schicht 22 vorgesehen ist, wobei eine Schicht 14 (beispielsweise TiW, Ta, TaNTa) als eine Barriere unter der Metallisierung 10, beispielsweise einer Cu-RDL(Re-Distribution Layer)-Struktur, dient.
  • In einer oder mehreren Ausführungsformen kann eine Metallisierung (Cu-RDL-Struktur) 10, wie in 2 beispielhaft dargestellt, zwei Seiten 10a aufweisen, die zu einer Ecke 10b hin zusammenlaufen. In einer oder mehreren Ausführungsformen kann die Ecke 10b einen beispielsweise mindestens leicht angeschrägten Eckpunkt (oder eine richtige Ecke) aufweisen.
  • Es wurde beobachtet, dass Belastungen, wie beispielsweise Passivierungsbelastungen in der oberen SiN- oder SiC-Oberfläche am Rand (Fuß) beispielsweise einer Cu-RDL-Struktur mit einem höheren Wert an der CU_RDL Ecke 10b, beispielsweise an einem Tripelpunkt TP (siehe 1) auftreten können, wo die Barriereschicht 14, die unter der Cu-RDL-Struktur 10 liegt, mit einer auf der Metallisierung 10 angeordneten (beispielsweise Ni-basierten) Kappenschicht 20 in Kontakt ist.
  • In einer oder mehreren Ausführungsformen kann mindestens ein Durchgangsloch 16 (das heißt eine Durchgangsbohrung in der Passivierungsschicht 12 und der dielektrischen Schicht 22) unter der Metallisierung 10 vorgesehen sein, das auf eine unterliegende Metallschicht 24 auftrifft.
  • In einer oder mehreren Ausführungsformen kann das Durchgangsloch 16 ein „Dummy”-Durchgangsloch aufweisen, d. h. ein Durchgangsloch ohne elektrische Verbindung zu irgendeiner aktiven Vorrichtung.
  • In einer oder mehreren Ausführungsformen, wie in 1 beispielhaft dargestellt, kann sich die Metallisierung 10 in das Durchgangsloch 16 erstrecken.
  • In einer oder mehreren Ausführungsformen, wie in 1 beispielhaft dargestellt, kann die Barriereschicht 14 (beispielsweise TiW, Ta, TaNta), die als eine Barriere unter der Metallisierung 10 dient, eine Beschichtungsschicht über das Durchgangsloch 16 bilden.
  • In einer oder mehreren Ausführungsformen kann das Durchgangsloch 16 beispielsweise ein RDL(Re-Distribution Layer)-Durchgangsloch sein, das auf die Schicht auftrifft, die gegenwärtig als Metall n-1 (unterliegende Metallschicht 24) bezeichnet wird.
  • In einer oder mehreren Ausführungsformen kann das Durchgangsloch 16 so nah wie möglich an der Ecke 10b angeordnet sein.
  • In einer oder mehreren Ausführungsformen kann dies das Bereitstellen des Durchgangslochs 16, das mittels jeglicher bekannter Einrichtung für diesen Zweck vorgesehen werden kann, in einem Abstand d', d'' zwischen circa 1 Mikrometer (10–6 m) und etwa 10 Mikrometer (10–5 m) von jeder der zusammenlaufenden Seiten 10a, die gemeinsam den Eckteil 10b der Metallisierung 10 definieren, beinhalten.
  • In einer oder mehreren Ausführungsformen wurde festgestellt, dass eine solche Maßnahme die Robustheit der Passivierung verbessert, indem ohne jegliche Prozessmodifizierung, d. h. ohne wesentliche Auswirkung auf die Leistungsfähigkeit des Endproduktes, nur mit den Layoutregeln der Metallisierung gearbeitet wird.
  • Von der Firma des Anmelders durchgeführte Experimente haben gezeigt, dass eine solche Platzierung von Durchgangslöchern 16 eine Korrelation zu dem Auftreten von Passivierungsfehlern aufweist, wobei die Anzahl von Fehlern an den Stellen, wo die Durchgangslöcher 16 vorgesehen sind, (theoretisch auf Null) reduziert wurde. Daraus kann geschlossen werden, dass das Vorhandensein von Durchgangslöchern die Belastung der Passivierungsschicht effektiv reduzieren kann.
  • Unbeschadet der zugrundeliegenden Prinzipien können die Einzelheiten und Ausführungsformen bezüglich der Darstellungen hierin, die rein als nicht beschränkende Beispiele dienen, – sogar wesentlich – variieren, ohne dadurch vom Schutzumfang abzuweichen.
  • Der Schutzumfang ist durch die anliegenden Ansprüche bestimmt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 6093631 B1 [0024]
    • US 6413863 B1 [0024]
  • Zitierte Nicht-Patentliteratur
    • P. K. Yee, et al.: ”Palladium-Copper Inter-diffusion during Copper Activation for Electroless Nickel Plating Process on Copper Power Metal”, 2014 IEEE 21st International Symposium on the Physical and Failure Analysis of Integrated Circuits (IPFA) [0024]

Claims (10)

  1. Verfahren zur Herstellung von Halbleitervorrichtungen, wobei das Verfahren das Bereitstellen von Metallisierungen (10) auf einer Passivierungsschicht (12) über einer dielektrischen Schicht (22) aufweist, wobei die Metallisierungen mindestens eine Ecke (10a, 10b) haben, wobei das Verfahren das Bereitstellen mindestens eines Durchgangslochs (16) durch die Passivierungsschicht (12) und die dielektrische Schicht (22) in der Nachbarschaft der mindestens einen Ecke (10a, 10b) aufweist.
  2. Verfahren nach Anspruch 1, das das Bereitstellen des mindestens einen Durchgangslochs (16) als ein Durchgangsloch ohne elektrische Verbindungen zu einer aktiven Vorrichtung aufweist.
  3. Verfahren nach Anspruch 1 oder Anspruch 2, wobei die mindestens eine Ecke (10a, 10b) zusammenlaufende Seiten (10a) aufweist, wobei das Verfahren das Bereitstellen des mindestens einen Durchgangslochs (16) in einem Abstand (d', d'') zwischen circa 1 Mikrometer (10–6 m.) und etwa 10 Mikrometer (10–5 m.) von jeder der zusammenlaufenden Seiten (10b) aufweist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, das das Bereitstellen der Metallisierung (10) als eine Cu-Metallisierung, vorzugsweise eine Cu-RDL-Metallisierung, aufweist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, das das Bereitstellen des mindestens einen Durchgangslochs (16) als ein Durchgangsloch aufweist, das auf eine unterliegende Metallschicht (24) auftrifft.
  6. Halbleitervorrichtung, die mindestens eine Metallisierung (10) auf einer Passivierungsschicht (12) über einer dielektrischen Schicht (22) aufweist, wobei die Metallisierung mindestens eine Ecke (10a, 10b) hat, wobei die Vorrichtung mindestens ein Durchgangsloch (16) durch die Passivierungsschicht (12) und die dielektrische Schicht (22) in der Nachbarschaft der mindestens einen Ecke (10a, 10b) aufweist.
  7. Halbleitervorrichtung nach Anspruch 6, wobei das mindestens eine Durchgangsloch (16) ein Durchgangsloch ohne elektrische Verbindungen zu einer aktiven Vorrichtung aufweist.
  8. Halbleitervorrichtung nach Anspruch 6 oder Anspruch 7, wobei die mindestens eine Ecke (10a, 10b) zusammenlaufende Seiten (10a) aufweist, wobei das mindestens eine Durchgangsloch (16) in einem Abstand (d', d'') zwischen circa 1 Mikrometer (10–6 m.) und etwa 10 Mikrometer (10–5 m.) von jeder der zusammenlaufenden Seiten (10b) angeordnet ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 6 bis 8, wobei die Metallisierung (10) eine Cu-Metallisierung, vorzugsweise eine Cu-RDL-Metallisierung, aufweist.
  10. Halbleitervorrichtung nach einem der Ansprüche 6 bis 9, wobei das mindestens eine Durchgangsloch (16) ein Durchgangsloch aufweist, das auf eine unterliegende Metallschicht (24) auftrifft.
DE102016118653.8A 2016-02-01 2016-09-30 Verfahren zur Reduzierung von thermomechanischer Belastung in Halbleitervorrichtungen und entsprechende Vorrichtung Withdrawn DE102016118653A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ITUB2016A000251A ITUB20160251A1 (it) 2016-02-01 2016-02-01 Procedimento per ridurre gli stress termo-meccanici in dispositivi a semiconduttore e corrispondente dispositivo
IT102016000010034 2016-02-01

Publications (1)

Publication Number Publication Date
DE102016118653A1 true DE102016118653A1 (de) 2017-08-03

Family

ID=55795097

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016118653.8A Withdrawn DE102016118653A1 (de) 2016-02-01 2016-09-30 Verfahren zur Reduzierung von thermomechanischer Belastung in Halbleitervorrichtungen und entsprechende Vorrichtung

Country Status (4)

Country Link
US (1) US9960131B2 (de)
CN (2) CN206225353U (de)
DE (1) DE102016118653A1 (de)
IT (1) ITUB20160251A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20160251A1 (it) * 2016-02-01 2017-08-01 St Microelectronics Srl Procedimento per ridurre gli stress termo-meccanici in dispositivi a semiconduttore e corrispondente dispositivo
US11469194B2 (en) * 2018-08-08 2022-10-11 Stmicroelectronics S.R.L. Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093631A (en) 1998-01-15 2000-07-25 International Business Machines Corporation Dummy patterns for aluminum chemical polishing (CMP)
US6413863B1 (en) 2000-01-24 2002-07-02 Taiwan Semiconductor Manufacturing Company Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
US20070020906A1 (en) * 2005-07-21 2007-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming high reliability bump structure
US20110149137A1 (en) * 2009-12-18 2011-06-23 Hidetoshi Koike Solid state imaging device
DE102012109984A1 (de) * 2011-10-21 2013-04-25 Infineon Technologies Ag Halbleiterbauelement und Verfahren
US20150364430A1 (en) * 2014-06-16 2015-12-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Dampening Structure to Improve Board Level Reliability

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949162A (en) * 1987-06-05 1990-08-14 Hitachi, Ltd. Semiconductor integrated circuit with dummy pedestals
JPH03129738A (ja) * 1989-07-10 1991-06-03 Nec Corp 半導体装置
JP2940432B2 (ja) * 1995-04-27 1999-08-25 ヤマハ株式会社 半導体装置とその製造方法
US6118180A (en) * 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
JP2001168093A (ja) * 1999-12-09 2001-06-22 Sharp Corp 半導体装置
KR100319813B1 (ko) * 2000-01-03 2002-01-09 윤종용 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
US6833323B2 (en) 2003-01-29 2004-12-21 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming patterned features at a semiconductor wafer periphery to prevent metal peeling
US7485564B2 (en) * 2007-02-12 2009-02-03 International Business Machines Corporation Undercut-free BLM process for Pb-free and Pb-reduced C4
JP2009188250A (ja) * 2008-02-07 2009-08-20 Panasonic Corp 半導体装置及びその製造方法
KR101632399B1 (ko) * 2009-10-26 2016-06-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR102032907B1 (ko) * 2013-04-22 2019-10-16 삼성전자주식회사 반도체 소자, 반도체 패키지 및 전자 시스템
ITUB20160251A1 (it) * 2016-02-01 2017-08-01 St Microelectronics Srl Procedimento per ridurre gli stress termo-meccanici in dispositivi a semiconduttore e corrispondente dispositivo

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093631A (en) 1998-01-15 2000-07-25 International Business Machines Corporation Dummy patterns for aluminum chemical polishing (CMP)
US6413863B1 (en) 2000-01-24 2002-07-02 Taiwan Semiconductor Manufacturing Company Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
US20070020906A1 (en) * 2005-07-21 2007-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming high reliability bump structure
US20110149137A1 (en) * 2009-12-18 2011-06-23 Hidetoshi Koike Solid state imaging device
DE102012109984A1 (de) * 2011-10-21 2013-04-25 Infineon Technologies Ag Halbleiterbauelement und Verfahren
US20150364430A1 (en) * 2014-06-16 2015-12-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Dampening Structure to Improve Board Level Reliability

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
P. K. Yee, et al.: "Palladium-Copper Inter-diffusion during Copper Activation for Electroless Nickel Plating Process on Copper Power Metal", 2014 IEEE 21st International Symposium on the Physical and Failure Analysis of Integrated Circuits (IPFA)

Also Published As

Publication number Publication date
CN107026116A (zh) 2017-08-08
CN107026116B (zh) 2021-07-30
US9960131B2 (en) 2018-05-01
CN206225353U (zh) 2017-06-06
ITUB20160251A1 (it) 2017-08-01
US20170221841A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102016118655A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen und entsprechende Vorrichtung
DE102012105177B4 (de) Induktionsspule für Post Passivation Interconnect
DE102011013225B4 (de) Weiterentwickeltes Wafer-Level-Packaging (WLP) für verbesserte Temperaturwechsel,- Fallversuchs- und Hochstromanwendung
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102013113061B4 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE112013001641T5 (de) Solarzelle und Verfahren zum Herstellen einer Solarzelle
DE112010003891T5 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102012213548A1 (de) Bondpad zum Thermokompressionsbonden, Verfahren zum Herstellen eines Bondpads und Bauelement
DE102014115174A1 (de) Halbleitervorrichtung mit einer korrosionsbeständigen metallisierung und verfahren zu ihrer herstellung
DE112013006790T5 (de) Halbleitervorrichtung und Verfahren zum Fertigen einer Halbleitervorrichtung
DE102011053107A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102013113917B4 (de) Verfahren zum Fertigen eines Schichtstapels, elektronisches Bauelement und Schichtstapel
DE102016118653A1 (de) Verfahren zur Reduzierung von thermomechanischer Belastung in Halbleitervorrichtungen und entsprechende Vorrichtung
DE102014200242B4 (de) Gebondetes System mit beschichtetem Kupferleiter
DE102019006099A1 (de) Stapelförmige Mehrfachsolarzelle mit einer ein Mehrschichtsystem umfassenden Metallisierung
DE112017007356T5 (de) Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür
DE102020117678B3 (de) Halbleitervorrichtung mit heterogener lötstelle und verfahren zu ihrer herstellung
DE102016117826B4 (de) Elektronikmodul und herstellungsverfahren dafür
WO2014079657A1 (de) Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips
DE102014103293A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102014109870A1 (de) Elektronische Vorrichtung und Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102014106640A1 (de) Chipanordnung und Verfahren zur Ausbildung einer Chipanordnung
DE102013113767A1 (de) Halbleitervorrichtung mit einer Identifikationskennzeichnung
DE112019007795T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: SCHMITT-NILSON SCHRAUD WAIBEL WOHLFROM PATENTA, DE

Representative=s name: CASALONGA & PARTNERS, DE

R082 Change of representative

Representative=s name: CASALONGA & PARTNERS PATENTANWAELTE - AVOCATS, DE

Representative=s name: CASALONGA & PARTNERS, DE

R120 Application withdrawn or ip right abandoned