DE102016115644B4 - Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil - Google Patents

Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil Download PDF

Info

Publication number
DE102016115644B4
DE102016115644B4 DE102016115644.2A DE102016115644A DE102016115644B4 DE 102016115644 B4 DE102016115644 B4 DE 102016115644B4 DE 102016115644 A DE102016115644 A DE 102016115644A DE 102016115644 B4 DE102016115644 B4 DE 102016115644B4
Authority
DE
Germany
Prior art keywords
carrier
mesa structure
side surfaces
partial
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016115644.2A
Other languages
English (en)
Other versions
DE102016115644A1 (de
Inventor
Korbinian Perzlmaier
Andreas Biebersdorf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102016115644.2A priority Critical patent/DE102016115644B4/de
Priority to US15/679,426 priority patent/US10158042B2/en
Publication of DE102016115644A1 publication Critical patent/DE102016115644A1/de
Application granted granted Critical
Publication of DE102016115644B4 publication Critical patent/DE102016115644B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H01L31/03048—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP comprising a nitride compounds, e.g. InGaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen (1) mit den Schritten:A) Bereitstellen einer Halbleiterschichtenfolge (2) auf einer Trägeroberseite (50) eines Trägers (5),B) Strukturieren der Halbleiterschichtenfolge (2), sodass mindestens eine Mesastruktur (3) mit Seitenflächen (33) gebildet wird,C) Aufbringen wenigstens eines Teils einer Ummantelung (4) auf die Halbleiterschichtenfolge (2) mit der Mesastruktur (3) mit einem konformen Beschichtungsverfahren, sodass alle freien Oberflächen von der Ummantelung (4) bedeckt werden,D) anisotropes Ätzen der Ummantelung (4), sodass aus der Ummantelung (4) eine Flankenbeschichtung (6) entsteht, die mit einer Toleranz von höchstens 200 % einer mittleren Dicke der Flankenbeschichtung (6) auf die Seitenflächen (33) der Mesastruktur (3) beschränkt ist und die Mesastruktur (3) ringsum vollständig umschließt, wobei- der Schritt D) ohne zusätzliche Ätzmaske für das anisotrope Ätzen erfolgt,- im Schritt C) und vor dem Schritt D) auf die Ummantelung (4) isotrop und ganzflächig eine Ätzmaskenschicht (7) für ein isotropes Ätzen der Ummantelung (4) aufgebracht wird, und- die Ätzmaskenschicht (7) in einem nachfolgenden Verfahrensschritt vollständig entfernt wird.

Description

  • Es wird ein Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen angegeben. Darüber hinaus wird ein optoelektronisches Halbleiterteil angegeben.
  • Die Druckschrift U. KHALIQUE et al.: Investigation of Al2O3 Deposited by ALD as Passivation Layers for InP-based Nano Lasers, in Proceedings Symposium IEEE/LEOS Benelux Chapter, 2008, Twente, Seiten 195 bis 198, betrifft eine InP-Struktur, die mit einer Al2O3-Schicht versehen ist.
  • Aus der Druckschrift KR 10 0 600 373 B1 ist ein weißes Licht emittierendes Halbleiterbauteil mit mehreren Leuchtstoffen und mit einer Seitenwandpassivierung beschrieben.
  • In der Druckschrift C.-M. YANG et al.: Improvement in Electrical and Optical Performances of GaN-Based LED With SiO2/ Al2O3 Double Dielectric Stack Layer, in IEEE Electron Device Letters, Vol. 33, 2012, Nummer 4, Seiten 564 bis 566, ist eine GaN-LED mit einer Mesapassivierung beschrieben. Eine LED mit einer Mesapassivierung findet sich in der Druckschrift US 2013 / 0 320 386 A1.
  • Ein Herstellungsverfahren für LEDs mit einer Mesapassivierung ist in der Druckschrift WO 2015/ 008 870 A2 offenbart.
  • Eine zu lösende Aufgabe besteht darin, ein Verfahren anzugeben, mit dem Seitenflächen von Mesastrukturen optoelektronischer Halbleiterbauteile effizient und ohne großen Justageaufwand passivierbar sind.
  • Diese Aufgabe wird unter anderem durch ein Verfahren mit den Merkmalen der Ansprüche 1 und 12 sowie mit einem optoelektronischen Halbleiterbauteil gemäß Anspruch 11 gelöst. Bevorzugte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • Erfindungsgemäß dient das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen. Bei dem Halbleiterbauteil handelt es sich beispielsweise um eine Laserdiode oder um einen Fotodetektor. Bevorzugt handelt es sich um eine Leuchtdiode, kurz LED.
  • Erfindungsgemäß umfasst das Verfahren den Schritt des Bereitstellens einer Halbleiterschichtenfolge. Dabei befindet sich die Halbleiterschichtenfolge auf einer Trägeroberseite eines Trägers. Bei dem Träger kann es sich um ein Wachstumssubstrat für die Halbleiterschichtenfolge handeln. Ebenso ist es möglich, dass der Träger von einem Wachstumssubstrat verschieden ist und erst nachträglich nach einem Wachsen der Halbleiterschichtenfolge an der Halbleiterschichtenfolge angebracht wurde.
  • Die Halbleiterschichtenfolge weist mindestens eine aktive Zone auf, die im Betrieb des Leuchtdiodenchips zur Erzeugung von Strahlung eingerichtet ist. Die erzeugte Strahlung ist insbesondere inkohärent. Die Halbleiterschichtenfolge basiert bevorzugt auf einem III-V-Verbindungshalbleitermaterial. Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamAs oder wie AlnGamIn1-n-mAskP1-k, wobei jeweils 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1 sowie 0 ≤ k < 1 ist. Zum Beispiel gilt dabei für zumindest eine Schicht oder für alle Schichten der Halbleiterschichtenfolge 0 < n ≤ 0,8, 0,4 ≤ m < 1 und n + m ≤ 0,95 sowie 0 < k ≤ 0,5. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt oder ergänzt sein können.
  • Erfindungsgemäß wird die Halbleiterschichtenfolge strukturiert. Das Strukturieren der Halbleiterschichtenfolge erfolgt bevorzugt über einen fototechnischen Schritt in Kombination mit einem Ätzen. Beim Strukturieren wird eine oder werden mehrere Mesastrukturen gebildet. Die zumindest eine Mesastruktur weist Seitenflächen auf. Die Seitenflächen sind quer zu der Trägeroberseite orientiert.
  • Erfindungsgemäß umfasst das Verfahren den Schritt des Aufbringens wenigstens einer Teilschicht einer Ummantelung auf die Halbleiterschichtenfolge. Mit anderen Worten wird die Ummantelung oder die Teilschicht auf die Mesastrukturen aufgebracht, insbesondere auf alle freien Oberflächen. Dabei wird die Ummantelung oder die mindestens eine Teilschicht mit einem konformen Beschichtungsverfahren erzeugt. Das heißt, die Ummantelung oder die Teilschicht wird mit einer gleichmäßigen, nicht variierenden Schichtdicke auf die freien Oberflächen aufgebracht. Bei dem Beschichtungsverfahren handelt es sich beispielsweise um chemische oder physikalische Gasphasenabscheidung, kurz CVD oder PVD, oder um Atomlagenabscheidung, kurz ALD.
  • Erfindungsgemäß wird die Ummantelung anisotrop geätzt. Hierdurch entsteht aus der Ummantelung eine Flankenbeschichtung. Die Flankenbeschichtung ist auf die Seitenflächen der Mesastruktur beschränkt. Dies gilt insbesondere mit einer Toleranz von höchstens 200 % oder 100 % oder 50 % einer mittleren Dicke der Flankenbeschichtung. Die mittlere Dicke der Flankenbeschichtung wird insbesondere in Richtung senkrecht zur zugehörigen Seitenfläche bestimmt.
  • Erfindungsgemäß umschließt die Flankenbeschichtung die Mesastruktur ringsum vollständig. Dies kann bedeuten, dass in Draufsicht gesehen die Flankenbeschichtung einen durchgehenden, ununterbrochenen Ring um die Mesastruktur herum bildet. In Draufsicht gesehen kann dieser Ring teilweise oder vollständig von der Mesastruktur bedeckt sein oder dieser Ring liegt vollständig frei oder bedeckt die Mesastruktur stellenweise.
  • Erfindungsgemäß erfolgt das anisotrope Ätzen ohne eine zusätzliche Ätzmaske. Das heißt, es ist keine Ätzmaske in diesem Verfahrensschritt vorhanden, über die definiert wird, in welchen Bereichen das anisotrope Ätzen stattfindet. Insbesondere sind beim anisotropen Ätzen keine Schattenmasken vorhanden. Das heißt, das anisotrope Ätzen und damit das Erzeugen der Flankenbeschichtung kann selbstjustierend erfolgen. Beim anisotropen Ätzen ist eine Richtung, aus der geätzt wird und entlang der ein Materialabtrag erfolgt, bevorzugt senkrecht oder näherungsweise senkrecht zur Trägeroberseite orientiert.
  • Erfindungsgemäß ist das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen eingerichtet und umfasst die folgenden Schritte:
    1. A) Bereitstellen einer Halbleiterschichtenfolge auf einer Trägeroberseite eines Trägers,
    2. B) Strukturieren der Halbleiterschichtenfolge, sodass mindestens eine Mesastruktur mit Seitenflächen gebildet wird,
    3. C) Aufbringen wenigstens eines Teils oder einer Teilschicht einer Ummantelung auf die Halbleiterschichtenfolge mit der Mesastruktur mit einem konformen, isotropen Beschichtungsverfahren, sodass alle freien Oberflächen von der Ummantelung oder des Teils oder der Teilschicht bedeckt werden,
    4. D) anisotropes Ätzen der Ummantelung, sodass aus dem zuvor aufgebrachten Teil der Ummantelung eine Flankenbeschichtung entsteht, die mit einer Toleranz von höchstens 200 % einer mittleren Dicke der Flankenbeschichtung auf die Seitenflächen der Mesastruktur beschränkt ist und die Mesastruktur ringsum vollständig umschließt, wobei dieser Schritt ohne eine zusätzliche Ätzmaske für das anisotrope Ätzen erfolgt.
  • Insbesondere bei Leuchtdioden erfolgt eine Passivierung von Seitenflächen einer Mesastruktur durch ein flächiges Abscheiden eines Dielektrikums, das nachfolgend etwa mit Hilfe einer Ätzmaske selektiv geöffnet wird. Hierbei sind in der Regel Justagetoleranzen zu beachten, die eine Ausbeute von Halbleiterbauteilen pro Wachstumswafer herabsetzen können.
  • Bei dem hier beschriebenen Verfahren wird ein modifizierter Prozess genutzt, um die Seitenflächen insbesondere von LEDs selektiv zu passivieren. Mit diesem Verfahren können auch Doppelschichtsysteme oder Mehrfachschichtsysteme aufgebracht werden. Die aufgebrachten Schichten können dazu verwendet werden, auch bei geneigten Seitenflächen eine Passivierung durch eine erste Schicht zu ermöglichen, wobei weitere Schichten zu einem Schutz der ersten Schicht herangezogen werden können. Somit können die Seitenflächen selektiv beschichtet werden, ohne die Notwendigkeit einer separaten Justage. Zudem können gleichzeitig Oberflächen wie Gräben zwischen den Mesastrukturen und Lichtaustrittsflächen frei von der Flankenbeschichtung bleiben. Damit ist eine selektive Passivierung der Seitenflächen ohne Justagetoleranzen möglich, auch wenn die Seitenflanken signifikant schräg zu einer Wachstumsrichtung der Halbleiterschichtenfolge orientiert sind. Zudem verbleiben keine Teile der Flankenbeschichtung auf einer Strahlungsaustrittsfläche oder in Gräben oder an Stellen für Vereinzelungsgräben.
  • Gemäß zumindest einer Ausführungsform befindet sich die aktive Zone der Halbleiterschichtenfolge in der Mesastruktur. Die aktive Zone ist zur Erzeugung von elektromagnetischer Strahlung, insbesondere von sichtbarem Licht, eingerichtet. Beispielsweise wird in der aktiven Zone nahultraviolette Strahlung, blaues Licht, grünes Licht, gelbes Licht, rotes Licht und/oder nahinfrarote Strahlung erzeugt.
  • Gemäß zumindest einer Ausführungsform wird beim Strukturieren der Halbleiterschichtenfolge die Trägeroberseite stellenweise freigelegt. Das heißt, die Halbleiterschichtenfolge wird bereichsweise vollständig von dem Träger entfernt. Alternativ ist es möglich, dass die Halbleiterschichtenfolge als durchgehende Schicht mit unterschiedlichen Dicken auf der Trägeroberseite erhalten bleibt.
  • Gemäß zumindest einer Ausführungsform werden beim anisotropen Ätzen die Trägeroberseite und/oder eine dem Träger abgewandte Mesaoberseite der Mesastrukturen von der Ummantelung befreit, insbesondere vollständig befreit. Dies gilt wiederum bevorzugt mit einer Toleranz von höchstens 200 % oder 100 % oder 50 % der mittleren Dicke der Flankenbeschichtung.
  • Gemäß zumindest einer Ausführungsform reicht die Flankenbeschichtung bis an die Trägeroberseite und/oder bis an die Mesaoberseite heran. Dies gilt insbesondere nach dem Schritt des anisotropen Ätzens. Mit anderen Worten kann die Flankenbeschichtung die Seitenflächen vollständig oder nahezu vollständig bedecken. Insbesondere ist es möglich, dass die Flankenbeschichtung die Trägeroberseite und/oder die Mesaoberseite geringfügig berührt.
  • Gemäß zumindest einer Ausführungsform überragt die Mesastruktur nach dem Schritt des anisotropen Ätzens die Flankenbeschichtung in Richtung weg von dem Träger um mindestens 10 nm oder 20 nm oder 40 nm und/oder um höchstens 1 µm oder 0,5 pm oder 0,2 µm. Alternativ ist es möglich, dass die Flankenbeschichtung und die Mesastruktur in Richtung weg von dem Träger bündig abschließen oder auch, dass die Flankenbeschichtung die Mesastruktur überragt, insbesondere geringfügig überragt. Geringfügig überragen kann einen Wert von höchstens 50 nm oder 20 nm oder 10 nm bedeuten.
  • Gemäß zumindest einer Ausführungsform reicht die aktive Zone bis an die Seitenflächen heran. Das heißt, beim Erzeugen der Mesastruktur wird die aktive Zone an den Seitenflächen freigelegt.
  • Gemäß zumindest einer Ausführungsform ist die aktive Zone an den Seitenflächen vollständig von der Flankenbeschichtung bedeckt. Durch die Flankenbeschichtung ist eine Passivierung der aktiven Zone erreicht.
  • Gemäß zumindest einer Ausführungsform handelt es sich bei der aktiven Zone innerhalb der jeweiligen Mesastruktur um eine durchgehende, zusammenhängende und/oder lückenlose Schicht. Mit anderen Worten weist die aktive Zone innerhalb der jeweiligen Mesastruktur in diesem Fall keine Unterbrechungen oder Löcher auf.
  • Gemäß zumindest einer Ausführungsform liegt die mittlere Dicke der Flankenbeschichtung bei mindestens 5 nm oder 10 nm oder 25 nm oder 50 nm oder 200 nm. Alternativ oder zusätzlich weist die Flankenbeschichtung eine mittlere Dicke von höchstens 20 µm oder 10 µm oder 3 µm oder 1 µm oder 0,5 µm auf. Insbesondere weist die Flankenbeschichtung keine oder keine signifikanten Dickenschwankungen über die Seitenflächen hinweg auf.
  • Gemäß zumindest einer Ausführungsform ist die mittlere Dicke der Flankenbeschichtung klein gegenüber einem mittleren Durchmesser der Mesastruktur. Insbesondere übersteigt der mittlere Durchmesser der Mesastruktur die mittlere Dicke der Flankenbeschichtung um mindestens einen Faktor 10 oder 100 oder 300. Alternativ oder zusätzlich beträgt dieser Faktor höchstens 10000 oder 3000 oder 1000.
  • Gemäß zumindest einer Ausführungsform liegt ein mittlerer Winkel der Seitenflächen zu einer Wachstumsrichtung der Halbleiterschichtenfolge bei mindestens -5° oder -2° oder 0° oder 0,1° oder 2° oder 5° oder 10°. Alternativ oder zusätzlich liegt dieser mittlere Winkel bei höchstens 50° oder 45° oder 40° oder 30° oder 20° oder 10° oder 5°. Negative Werte bedeuten, dass durch die Seitenflächen eine Hinterschneidung der Halbleiterschichtenfolge gebildet ist, etwa in Draufsicht gesehen. Die Wachstumsrichtung der Halbleiterschichtenfolge ist bevorzugt senkrecht oder näherungsweise senkrecht zur Trägeroberseite orientiert, sodass der mittlere Winkel dann bei mindestens -5° und bei höchstens 5° oder bei mindestens 0,1° und bei höchstens 2° liegt. Alternativ ist der mittlere Winkel der Seitenflächen zur Wachstumsrichtung relativ groß und liegt bevorzugt zwischen 20° und 45°.Bis auf eine Drehung um 90° gelten die oben genannten Winkel zur Wachstumsrichtung bevorzugt auch bezüglich der Trägeroberseite. Die genannten Winkel können sich auf die gesamten Seitenflächen oder in Projektion auf die Wachstumsrichtung gesehen auf zumindest 60 % oder 85 % oder 95 % der Seitenflächen beziehen.
  • Gemäß einer zweiten Variante der Erfindung sind die Ummantelung und die Flankenbeschichtung je aus mehreren unmittelbar aufeinanderfolgenden Teilschichten zusammengesetzt. Dabei können die einzelnen Teilschichten hinsichtlich der Seitenflächen voneinander abweichende Bedeckungsgrade aufweisen. Beispielsweise bedecken weiter innenliegende Teilschichten die Seitenflächen zu einem geringeren Anteil als weiter außenliegende Seitenflächen. Es können die Teilschichten entlang der Seitenflächen unterschiedliche Ausdehnungen aufweisen, insbesondere im Querschnitt parallel zur Wachstumsrichtung gesehen.
  • Gemäß einer zweiten Variante der Erfindung weisen die Teilschichten voneinander verschiedene Materialien auf. Dies kann für alle Teilschichten untereinander gelten oder für zumindest direkt aufeinanderfolgende Teilschichten.
  • Gemäß einer zweiten Variante der Erfindung wird in einem Schritt F) eine zweite der Teilschichten aufgebracht. Der Schritt F) folgt bevorzugt dem Schritt D), in dem das anisotrope Ätzen der Ummantelung oder zumindest eines Teils der Ummantelung erfolgt, nach.
  • Gemäß einer zweiten Variante der Erfindung wird in einem Schritt E), der zwischen den Schritten D) und F) durchgeführt wird, eine erste der Teilschichten isotrop geätzt. Diese erste Teilschicht befindet sich insbesondere unmittelbar an der Mesastruktur.
  • Gemäß einer zweiten Variante der Erfindung berührt die erste Teilschicht die Trägeroberseite nach dem Schritt E) nicht mehr. Dabei ist die aktive Zone nach dem Schritt E) bevorzugt immer noch vollständig von der ersten Teilschicht bedeckt.
  • Gemäß einer zweiten Variante der Erfindung berührt die zweite Teilschicht nach dem Schritt F) stellenweise die Trägeroberseite und optional die Seitenflächen. Insbesondere wird auch die zweite Teilschicht mit einem konformen, isotropen Beschichtungsverfahren aufgebracht, wie dies besonders bevorzugt für alle Teilschichten der Ummantelung sowie der Flankenbeschichtung gilt.
  • Gemäß einer zweiten Variante der Erfindung wird die zweite Teilschicht nach dem Schritt F) in einem Schritt G) anisotrop geätzt. Der Schritt G) zur zweiten Teilschicht entspricht dabei besonders bevorzugt dem Schritt D) zur ersten Teilschicht. Entsprechendes kann für optional vorhandene weitere Teilschichten der Ummantelung sowie der Flankenbeschichtung gelten.
  • Gemäß zumindest einer Ausführungsform werden die Teilschichten in den Schritten C) und/oder F) mit unterschiedlichen Aufbringverfahren aufgebracht, wobei das Aufbringen bevorzugt je konform und auf allen freien Oberflächen mit einer gleichbleibenden Dicke erfolgt. Beispielsweise erfolgt in Schritt C) ein Erzeugen der Ummantelung und der zugehörigen Teilschicht mittels Atomlagenabscheidung, kurz ALD. Demgegenüber kann das Aufbringen in Schritt F) durch chemische oder physikalische Gasphasenabscheidung, kurz CVD oder PVD, oder durch einen Aufdruckprozess oder Aufschleuderprozess erfolgen. Werden im Schritt C) und/oder im Schritt F) mehrere der Teilschichten aufgebracht, so können innerhalb des Schritts C) und/oder des Schritts F) alle Teilschichten mit denselben oder auch mit unterschiedlichen Aufbringmethoden aufgebracht werden.
  • Gemäß zumindest einer Ausführungsform weist die zweite Teilschicht eine größere Dicke auf als die erste Teilschicht. Beispielsweise ist die zweite Teilschicht um mindestens einen Faktor 1,5 oder 3 oder 5 und/oder um höchstens einen Faktor 50 oder 20 oder 10 dicker als die erste Teilschicht.
  • Gemäß zumindest einer Ausführungsform sind zumindest einige der Teilschichten oder alle Teilschichten elektrisch isolierend. Somit ist bevorzugt die Ummantelung sowie die Flankenbeschichtung insgesamt elektrisch isolierend.
  • Gemäß zumindest einer Ausführungsform ist zumindest eine der Teilschichten oder sind alle Teilschichten und damit die Ummantelung und/oder die Flankenbeschichtung durchlässig für sichtbares Licht, insbesondere transparent. Darüber hinaus ist es möglich, dass lichtdurchlässige Schichten mit reflektierenden Schichten, etwa aus einem diffus reflektierenden weißen, dielektrischen Material oder aus einem spiegelnden, spekular reflektierenden Material wie einem Metall, miteinander kombiniert sind. Somit kann die Flankenbeschichtung als Spiegel gestaltet sein.
  • Gemäß einer ersten Variante der Erfindung wird eine Ätzmaskenschicht aufgebracht. Die Ätzmaskenschicht ist für ein isotropes und nicht für das anisotrope Ätzen der Ummantelung eingerichtet. Das Aufbringen der Ätzmaskenschicht erfolgt isotrop, konform und ganzflächig. Weiterhin wird die Ätzmaskenschicht im Schritt C) und vor dem Schritt D) auf die Ummantelung oder auf die entsprechende Teilschicht der Ummantelung, der in den Schritten C) und D) bearbeitet wird, aufgebracht.
  • Gemäß einer ersten Variante der Erfindung wird die Ätzmaskenschicht in einem nachfolgenden Verfahrensschritt vollständig entfernt. Damit ist die Ätzmaskenschicht kein Bestandteil des fertigen Halbleiterbauteils. Insbesondere wird die Ätzmaskenschicht verwendet, um die erste Teilschicht im Schritt E) zu ätzen.
  • Gemäß zumindest einer Ausführungsform umfasst der Träger insbesondere an der Trägeroberseite eine Opferschicht. Die Opferschicht ist bevorzugt selektiv gegenüber der Flankenbeschichtung und/oder gegenüber zumindest einer der Teilschichten der Flankenbeschichtung ätzbar, beispielsweise mit einem Nassätzen.
  • Gemäß zumindest einer Ausführungsform wird die Opferschicht bevorzugt nach dem Schritt D) in von der Mesastruktur unbedeckten Bereichen teilweise oder vollständig entfernt. Es ist möglich, dass die Opferschicht in Bereichen zwischen der Mesastruktur und dem Träger teilweise entfernt wird oder auch erhalten bleibt. Somit kann die Mesastruktur die Opferschicht zeitweise oder auch dauerhaft ringsum überragen.
  • Gemäß zumindest einer Ausführungsform erfolgt das zumindest teilweise Entfernen der Opferschicht mittels Ätzen erst nach dem Fertigstellen der Flankenbeschichtung, insbesondere also erst nach dem Schritt G). Durch das Entfernen der Opferschicht ist erreichbar, dass die Flankenbeschichtung den Träger nicht mehr berührt. Weiterhin kann über das Entfernen der Opferschicht ein Ablösen der Mesastrukturen samt der Flankenbeschichtung von dem Träger erleichtert sein.
  • Gemäß zumindest einer Ausführungsform erfolgt ein vollständiges Ablösen der Halbleiterschichtenfolge von dem Träger durch eine mechanische Krafteinwirkung, beispielsweise durch ein Abscheren oder Abkratzen. Dieser Schritt wird bevorzugt nach dem teilweisen Entfernen der Opferschicht durchgeführt.
  • Gemäß zumindest einer Ausführungsform wird der Träger nach dem Schritt D), bevorzugt nach dem Schritt G), vollständig von der Halbleiterschichtenfolge entfernt. Insbesondere wird der Träger durch einen Ersatzträger zu einer mechanischen Stabilisierung und/oder elektrischen Kontaktierung der Halbleiterschichtenfolge ersetzt.
  • Gemäß zumindest einer Ausführungsform wird der Träger nach dem Schritt D), insbesondere nach dem Schritt G), in Bereichen zwischen den Mesastrukturen vereinzelt. Das Vereinzeln wird beispielsweise mittels Laserstrahlung, Sägen und/oder Schleifen durchgeführt. Wird Laserstrahlung eingesetzt, so kann es sich um eine interne Materialschädigung mittels Laserstrahlung und um ein anschließendes Brechen oder Ätzen handeln, auch als Stealth Dicing bezeichnet. Weiterhin ist es möglich, dass das Vereinzeln über Ritzen und Brechen erfolgt.
  • Gemäß zumindest einer Ausführungsform wird beim Vereinzeln kein Material der Flankenbeschichtung entfernt. Mit anderen Worten ist die Flankenbeschichtung vom Vereinzeln nicht betroffen. Dabei ist es möglich, dass die Flankenbeschichtung von Vereinzelungsgräben beabstandet ist.
  • Gemäß zumindest einer Ausführungsform umfasst die Flankenbeschichtung, insbesondere die erste Teilschicht, eines oder mehrerer der folgenden Materialien oder besteht aus einem oder mehrerer dieser Materialien: Aluminiumoxid, Aluminiumnitrid. Bevorzugt ist die erste Teilschicht aus Aluminiumoxid.
  • Gemäß zumindest einer Ausführungsform umfasst die Flankenbeschichtung, insbesondere die zweite Teilschicht, eines oder mehrerer der folgenden Materialien oder besteht aus einem oder mehrerer dieser Materialien: ein Oxid mit Aluminium, Silizium, Titan und/oder Tantal, ein Nitrid mit Aluminium, Silizium, Titan, Tantal und/oder Wolfram, Titanwolframnitrid, ein Parylen, ein Silikon, ein Silazan, ein Fotolack, ein Ormocer. Bevorzugt ist die zweite Teilschicht aus Siliziumdioxid, Titandioxid oder einem Tantaloxid gebildet.
  • Gemäß zumindest einer Ausführungsform umfasst der Träger eines oder mehrere der folgenden Materialien oder besteht aus einem oder mehrerer dieser Materialien: Silizium, Germanium, Molybdän, Saphir, ein Polymer, ein Epoxid oder ein gefülltes Epoxid, ein Silikon.
  • Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben. Das optoelektronische Halbleiterbauteil ist bevorzugt mit einem Verfahren hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen angegeben.
  • Erfindungsgemäß umfasst das optoelektronische Halbleiterbauteil eine Halbleiterschichtenfolge mit einer aktiven Zone zur Erzeugung von Licht sowie eine Flankenbeschichtung. Die Flankenbeschichtung weist eine innere, erste Teilschicht mit einer konstanten Schichtdicke und eine äußere, zweite Teilschicht auf. Die Halbleiterschichtenfolge ist zu einer Mesastruktur mit außen liegenden Seitenflächen strukturiert. Die aktive Zone reicht bis an die Seitenflächen heran und die Seitenflächen sind ringsum von den Teilschichten bedeckt, sodass die aktive Zone durch die Flankenbeschichtung passiviert und geschützt ist. Die zweite Teilschicht überragt die erste Teilschicht im Querschnitt gesehen entlang der Seitenflächen, bevorzugt an einander gegenüberliegenden Enden, insbesondere in Richtung parallel und in Richtung antiparallel zu einer Wachstumsrichtung der Halbleiterschichtenfolge. Die erste Teilschicht ist vollständig von der zweiten Teilschicht zusammen mit der Halbleiterschichtenfolge eingeschlossen. Die Flankenbeschichtung ist auf die Seitenflächen beschränkt, wobei die Seitenflächen bevorzugt quer zu einer Strahlungsaustrittsseite der Halbleiterschichtenfolge orientiert sind. Die Seitenflächen sind zu mindestens 90 % oder 95 % oder vollständig von der Flankenbeschichtung bedeckt.
  • Nachfolgend werden ein hier beschriebenes Verfahren und ein hier beschriebenes optoelektronisches Halbleiterbauteil unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen und nicht erfindungsgemäßen Abwandlungen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
  • Es zeigen:
    • 2 und 3 schematische Schnittdarstellungen von Verfahrensschritten von hier beschriebenen Verfahren zur Herstellung von hier beschriebenen optoelektronischen Halbleiterbauteilen,
    • 1 und 4 bis 6 schematische Schnittdarstellungen von Verfahrensschritten von nicht erfindungsgemäßen Abwandlungen von Verfahren, und
    • 7 eine schematische Draufsicht auf ein Ausführungsbeispiel eines hier beschriebenen optoelektronischen Halbleiterbauteils.
  • In 1 ist eine nicht erfindungsgemäße Abwandlung eines Herstellungsverfahrens für optoelektronische Halbleiterbauteile 1 dargestellt. Bei den Halbleiterbauteilen 1 handelt es sich bevorzugt um Leuchtdioden.
  • Gemäß 1A wird ein Träger 5 mit einer Trägeroberseite 50 bereitgestellt. Auf der Trägeroberseite 50 wird eine Halbleiterschichtenfolge 2 entlang einer Wachstumsrichtung G gewachsen. Die Halbleiterschichtenfolge weist einen n-leitenden Bereich 21, einen p-leitenden Bereich 23 und eine dazwischenliegende aktive Zone 22 auf. Die aktive Zone 22 ist dazu eingerichtet, im Betrieb des fertigen Halbleiterbauelements Strahlung zu erzeugen.
  • In 1B sind Mesastrukturen 3 erzeugt. Die Mesastrukturen 3 werden beispielsweise durch ein Ätzen gebildet, wobei Fotomasken, nicht gezeichnet, verwendet werden können. Durch diese Strukturierung werden Seitenflächen 33 der Mesastruktur 3 gebildet. Ferner weisen die Mesastrukturen 3 dem Träger 5 abgewandte Mesaoberseiten 31 auf. Innerhalb der Mesastrukturen 3 ist die aktive Zone 22 durchgehend, lückenlos und ununterbrochen gestaltet und reicht bis an die Seitenflächen 33.
  • Beim Erzeugen der Mesastrukturen 3 wird gemäß 1B die Halbleiterschichtenfolge 2 zwischen den Mesastrukturen 3 nicht vollständig entfernt. Somit verbleibt die Halbleiterschichtenfolge 2 als durchgehende Schicht an dem Träger 5.
  • In 1C ist dargestellt, dass auf die Halbleiterschichtenfolge 1 und somit auf alle freiliegenden Flächen eine Ummantelung 4 aufgebracht wird. Das Erzeugen der Ummantelung 4 erfolgt bevorzugt zum Beispiel mit Atomlagenabscheidung. Die Ummantelung 4 ist etwa aus Al2O3 gebildet. Die konform aufgebrachte Ummantelung 4 weist durchgehend eine konstante Dicke auf.
  • Beim Verfahrensschritt der 10 ist die Ummantelung 4 aus 1C anisotrop geätzt. Beispielsweise erfolgt entlang der Wachstumsrichtung G etwa durch Trockenätzen ein konstanter Materialabtrag. Somit verbleibt die Ummantelung 4 als Flankenbeschichtung 6 nur an den Seitenflächen 33 der Mesastrukturen 3. Alle übrigen Flächen werden von der Ummantelung 4 befreit. Lediglich an Fußpunkten der Mesastrukturen 3 ist die Halbleiterschichtenfolge 2 zwischen benachbarten Mesastrukturen 3 von der Flankenbeschichtung 6 bedeckt, wobei dieser Bedeckungsbereich eine Breite aufweist, die gleich der Dicke der Flankenbeschichtung 6 ist.
  • In 1E ist illustriert, dass Vereinzelungsgräben 9 gebildet werden, die die Halbleiterschichtenfolge 2 und den Träger 5 in Bereichen zwischen den Mesastrukturen 3 und zwischen benachbarten Flankenbeschichtungen 6 zerteilen. Durch dieses Vereinzeln werden die separaten, einzelnen Halbleiterbauteile 1 gebildet. Ein solches Vereinzeln ist auch in allen anderen Abwandlungen und Ausführungsbeispielen möglich.
  • In 2 ist ein Ausführungsbeispiel des Herstellungsverfahrens illustriert. In 2A ist dabei dargestellt, dass die Ummantelung 4 zwei Teilschichten 41, 42 aufweist, die unmittelbar übereinander konform und mit konstanter Dicke auf der Mesastruktur 3 aufgebracht werden. Die Halbleiterschichtenfolge 2 ist in diesem Fall bis zur Trägeroberseite 50 herunter in Bereichen neben den Mesastrukturen 3 entfernt, wie dies auch in allen anderen Abwandlungen und Ausführungsbeispielen der Fall sein kann. Somit ist die Trägeroberseite 50 stellenweise direkt von der ersten Teilschicht 41 bedeckt.
  • In 2B ist illustriert, dass durch anisotropes Ätzen die Ummantelung 4 von der Trägeroberseite 50 und von der Mesaoberseite 31 entfernt wird. Somit verbleiben die Teilschichten 61, 62 der Flankenbeschichtung 6 an den Seitenflächen 33.
  • Bedingt durch das anisotrope Ätzen reicht die zweite, weiter außen liegende Schicht 62 nicht bis an die Trägeroberseite 50 heran, anders als die innenliegende erste Teilschicht 61. Bevorzugt schließen die Teilschichten 61, 62 in Richtung weg von der Trägeroberseite 50 je bündig mit der Mesaoberseite 31 ab. Im Querschnitt senkrecht zur Wachstumsrichtung G gesehen ist die innere, erste Teilschicht 61 L-förmig gestaltet und die zweite, äußere Teilschicht 62 verläuft strichförmig entlang einer geraden Linie. Nach dem anisotropen Ätzen ist die zweite Teilschicht 62 dünner als die erste Teilschicht 61, vor dem Ätzen kann die Teilschicht 42 dicker sein als die erste Teilschicht 41.
  • Entlang der Wachstumsrichtung G macht der Bereich, in dem sich in der Flankenbeschichtung 6 nur die erste Teilschicht 61 befindet, bezogen auf die gesamte Dicke der Mesastruktur 3, zum Beispiel einen Anteil von mindestens 0,5 % oder 1 % oder 2 % aus. Alternativ oder zusätzlich liegt dieser Anteil bei höchstens 30 % oder 20 % oder 10 % oder 5 %.
  • Im Verfahrensschritt der 2C wird der Träger 5 von der Mesastruktur 3 entfernt, sodass eine Mesaunterseite 32 freigelegt wird. Die Mesaunterseite 32 liegt der Mesaoberseite 31 gegenüber. Die Mesaoberseite 31 und die Mesaunterseite 32 sind näherungsweise senkrecht zur Wachstumsrichtung G orientiert, bilden Hauptflächen der Mesastruktur 3 und sind durch die Seitenflächen 33 miteinander verbunden.
  • Ein solches Ablösen der Halbleiterschichtenfolge 2 vom Träger 5 kann auch in allen anderen Abwandlungen und Ausführungsbeispielen erfolgen. Abweichend von der Darstellung der 2 sind, wie in 1 illustriert, besonders bevorzugt mehrere der Mesastrukturen 3 auf dem Träger 5 vorhanden.
  • Auch beim Ausführungsbeispiel der 3 werden mehrere Teilschichten 41, 42 der Ummantelung 4 für die Flankenbeschichtung 6 aufgebracht, wobei in der fertigen Flankenbeschichtung 6 die zweite, äußere Teilschicht 62 die innere Teilschicht 61 verkapselt. Die Verfahrensschritte der 3A und 3B erfolgen analog zu den Verfahrensschritten der 2A und 2B. Hierbei ist in Figur A jedoch die äußere Mantelschicht 42 aus 2A durch eine Ätzmaskenschicht 7 ersetzt. Die Ätzmaskenschicht 7 ist beispielsweise durch einen Fotolack realisiert.
  • In 3C erfolgt ein isotroper Ätzschritt, beispielsweise durch nasschemisches Ätzen. Von diesem isotropen Ätzen ist bevorzugt lediglich die erste Teilschicht 61 betroffen. Somit fungiert die Ätzmaskenschicht 7 als Ätzmaske für das isotrope Ätzen der ersten Teilschicht 61. Nach dem isotropen Ätzen berührt die erste Teilschicht 61 die Oberseite 50 nicht mehr. Die Ätzmaskenschicht 7 kann ringsum über die erste Teilschicht 61 überstehen.
  • In 3D ist illustriert, dass die Ätzmaskenschicht 7 vollständig entfernt ist. Durch die erste Teilschicht 61 sind die Seitenflächen 33 nur teilweise bedeckt, wobei die erste Teilschicht 61 die aktive Zone 22 ringsum an den Seitenflächen 33 vollständig abdeckt.
  • Im Verfahrensschritt der 3E wird konform und in gleichmäßiger Dicke die zweite Teilschicht 42 der Ummantelung 4 ganzflächig aufgebracht. Daraufhin erfolgt ein anisotropes Ätzen, siehe 3F. Im Querschnitt gesehen verbleibt die zweite Teilschicht 62 der Flankenbeschichtung 6 U-förmig über der ersten Teilschicht 61. Die erste Teilschicht 61 ist ringsum vollständig von der Halbleiterschichtenfolge 2 der Mesastruktur 3 zusammen mit der zweiten Teilschicht 62 umschlossen. Bedingt durch das konforme Aufbringen der zweiten Teilschicht 42 im Schritt der 3E ist es möglich, dass die zweite Teilschicht 62 in 1F an einem Rand entlang der Wachstumsrichtung G gegenüber der Mesaoberseite 31 zurückversetzt ist.
  • In 3 ist die erste Teilschicht 61 bevorzugt eine ALD-Schicht aus Al2O3 und bei der zweiten Teilschicht 62 handelt es sich um eine CVD-Schicht, bevorzugt aus Siliziumdioxid.
  • In der nicht erfindungsgemäßen Abwandlung der 4A ist illustriert, dass die Trägeroberseite 50 stellenweise durch eine Opferschicht 8 gebildet ist. Die Opferschicht 8 ist selektiv gegenüber dem Träger 5, der Halbleiterschichtenfolge 2 und der zweiten Teilschicht 62 ätzbar. Die Flankenbeschichtung 6 wird bevorzugt aufgebracht, wie in Verbindung mit 3 erläutert. Zum Beispiel ist die Opferschicht 8 aus Siliziumdioxid.
  • Gemäß 4B ist die Opferschicht 8 entfernt. Hierdurch verbleibt an dem Träger 5 unterhalb der Mesastruktur 3 ein Sockel, auf dem sich die Halbleiterschichtenfolge 2 befindet.
  • Es ist möglich, dass dieser Sockel bündig mit der Halbleiterschichtenfolge 2 abschließt. Die Flankenbeschichtung 6 berührt somit den Träger 5 nicht oder nur geringfügig an einer Kante des Sockels, die an der Mesastruktur 3 liegt.
  • Alternativ ist es möglich, siehe die nicht erfindungsgemäße Abwandlung der 5, dass die Opferschicht sich zum Teil zwischen die Halbleiterschichtenfolge 2 und den Träger 5 oder sich über den gesamten Träger 5 hinweg erstreckt. Somit kann nach dem zumindest teilweisen Entfernen der Opferschicht 8 der Sockel ringsum von der Halbleiterschichtenfolge 2 überragt sein. Der Träger 5 ist nachfolgend, nicht dargestellt, über eine mechanische Krafteinwirkung vergleichsweise einfach von der Halbleiterschichtenfolge 2 vollständig entfernbar.
  • Erstreckt sich die Opferschicht 8 anders als gezeichnet über den gesamten Träger 5 hinweg, so kann der Sockel durch ein verbleibendes Material der Opferschicht 8 gebildet sein. Eine Größe des Sockels kann in diesem Fall durch die Zeitdauer des Entfernens der Opferschicht 8 eingestellt werden.
  • In 6A ist gezeigt, dass die Halbleiterschichtenfolge 2 auf einem Aufwachssubstrat 5a als ersten Träger erzeugt ist. Nachfolgend, siehe 6B, erfolgt ein Umbonden auf einen Ersatzträger 5b und das Aufwachssubstrat 5a wird entfernt. Damit kann sich die Halbleiterschichtenfolge 2 in Richtung weg von dem Träger 5B verbreitern. Entsprechendes kann für alle anderen Abwandlungen und Ausführungsbeispiele gelten.
  • Das Umbonden auf den Ersatzträger 5b kann dabei schon vor dem Erzeugen der Ummantelung 4 und der Flankenbeschichtung 6 durchgeführt werden. Insbesondere in diesem Fall können die Seitenflächen 33 beim Bilden der Flankenbeschichtung 6 zu dem Träger 5, 5a, 5b hingeneigt sein, wie in 6B illustriert.
  • Optional ist an einer dem Träger 5b abgewandten Seite der Halbleiterschichtenfolge 2 eine Aufrauung 25 erzeugt. Eine solche Aufrauung 25 kann auch in allen anderen Ausführungsbeispielen vorhanden sein. Weitere Komponenten des Halbleiterbauteils 1 wie ohmsch leitende Stromaufweitungsschichten oder externe elektrische Kontaktflächen sind zur Vereinfachung der Darstellung je nicht gezeichnet.
  • In der Draufsicht der 7 ist zu sehen, dass die Flankenbeschichtung 6 die Mesastruktur 3 sowie die Mesaoberseite 31 ringsum in einer geschlossenen Bahn ringförmig mit einer gleichbleibenden Dicke umgibt. Eine solche Gestaltung liegt bevorzugt in allen anderen Ausführungsbeispielen vor.

Claims (13)

  1. Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen (1) mit den Schritten: A) Bereitstellen einer Halbleiterschichtenfolge (2) auf einer Trägeroberseite (50) eines Trägers (5), B) Strukturieren der Halbleiterschichtenfolge (2), sodass mindestens eine Mesastruktur (3) mit Seitenflächen (33) gebildet wird, C) Aufbringen wenigstens eines Teils einer Ummantelung (4) auf die Halbleiterschichtenfolge (2) mit der Mesastruktur (3) mit einem konformen Beschichtungsverfahren, sodass alle freien Oberflächen von der Ummantelung (4) bedeckt werden, D) anisotropes Ätzen der Ummantelung (4), sodass aus der Ummantelung (4) eine Flankenbeschichtung (6) entsteht, die mit einer Toleranz von höchstens 200 % einer mittleren Dicke der Flankenbeschichtung (6) auf die Seitenflächen (33) der Mesastruktur (3) beschränkt ist und die Mesastruktur (3) ringsum vollständig umschließt, wobei - der Schritt D) ohne zusätzliche Ätzmaske für das anisotrope Ätzen erfolgt, - im Schritt C) und vor dem Schritt D) auf die Ummantelung (4) isotrop und ganzflächig eine Ätzmaskenschicht (7) für ein isotropes Ätzen der Ummantelung (4) aufgebracht wird, und - die Ätzmaskenschicht (7) in einem nachfolgenden Verfahrensschritt vollständig entfernt wird.
  2. Verfahren nach dem vorhergehenden Anspruch, wobei - sich in der Mesastruktur (3) eine aktive Zone (22) der Halbleiterschichtenfolge (2) zur Erzeugung von Licht befindet und die aktive Zone (22) ringsum von der Flankenbeschichtung (6) umgeben ist, - es sich bei den fertigen Halbleiterbauteilen (1) um Leuchtdioden handelt, - im Schritt B) die Trägeroberseite (50) stellenweise freigelegt wird, und - im Schritt D) die Trägeroberseite (50) und eine dem Träger (5) abgewandte Mesaoberseite (31) der Mesastruktur (3) von der Ummantelung (4) befreit werden und die Flankenbeschichtung (44) bis an die Trägeroberseite (50) sowie bis an die Mesaoberseite (31) heran erhalten bleibt, jeweils mit einer Toleranz von höchstens 100 % der mittleren Dicke der Flankenbeschichtung (6).
  3. Verfahren nach dem vorhergehenden Anspruch, wobei - die Mesastruktur (3) nach dem Schritt D) die Flankenbeschichtung (6) in Richtung weg von dem Träger (5) um mindestens 20 nm und um höchstens 0,5 µm überragt, - die aktive Zone (22) bis an die Seitenflächen (33) heranreicht und an den Seitenflächen (33) vollständig von der Flankenbeschichtung (6) bedeckt ist, und - die aktive Zone (22) innerhalb der zugehörigen Mesastruktur (3) eine durchgehende, zusammenhängende und lückenlose Schicht ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei - die mittlere Dicke der Flankenbeschichtung (6) zwischen einschließlich 10 nm und 1 µm beträgt, - ein mittlerer Winkel der Seitenflächen (33) zu einer Wachstumsrichtung (G) der Halbleiterschichtenfolge (2) zwischen einschließlich 2° und 40° und zur Trägeroberseite (50) zwischen einschließlich 50° und 88° liegt, und - zumindest ein Teil der Ummantelung (4) mit Atomlagenabscheidung aufgebracht wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei - die Ummantelung (4) und die Flankenbeschichtung (6) je aus mehreren unmittelbar aufeinanderfolgenden Teilschichten (61, 62) zusammengesetzt sind, und - die Teilschichten (61, 62) voneinander verschiedene Materialien aufweisen und entlang der Seitenflächen (33) im Querschnitt gesehen unterschiedliche Ausdehnungen aufweisen.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei - der Träger (5) an der Trägeroberseite (50) eine Opferschicht (8) umfasst, und - die Opferschicht (8) nach dem Schritt D) in von der Mesastruktur (3) unbedeckten Bereichen vollständig und in Bereichen zwischen der Mesastruktur (3) und dem Träger (5) teilweise entfernt wird, sodass die Mesastruktur (3) die Opferschicht (8) zeitweise ringsum überragt.
  7. Verfahren nach dem vorhergehenden Anspruch, wobei - die Opferschicht (8) selektiv gegenüber der Flankenbeschichtung (6) geätzt wird, - das teilweise Entfernen der Opferschicht (8) mittels Ätzen erst nach dem Fertigstellen der Flankenbeschichtung (6) erfolgt, und - ein vollständiges Ablösen der Halbleiterschichtenfolge (2) von dem Träger (5) durch mechanische Krafteinwirkung erfolgt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei - der Träger (5) nach dem Schritt D) vollständig von der Halbleiterschichtenfolge (2) entfernt wird, und - die Halbleiterschichtenfolge (2) im Schritt A) auf dem Träger (5) aufgewachsen wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei - nach dem Schritt D) in Bereichen zwischen den Mesastrukturen (3) der Träger (5) vereinzelt wird, - das Vereinzeln mittels Laserstrahlung, Sägen oder Schleifen erfolgt, und - beim Vereinzeln kein Material der Flankenbeschichtung (6) entfernt wird und Vereinzelungsgräben (9) zur Flankenbeschichtung (6) beabstandet sind.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei - eine erste Teilschicht (61) der Flankenbeschichtung (6) zumindest eines der folgenden Materialien umfasst oder aus einem oder mehrerer dieser Materialien besteht: Aluminiumoxid, Aluminiumnitrid, - eine zweite Teilschicht (62) der Flankenbeschichtung (6) zumindest eines der folgenden Materialien umfasst oder aus einem oder mehrerer dieser Materialien besteht: ein Oxid von Al oder Si oder Ti oder Ta, ein Nitrid von Al oder Si oder Ti oder Ta oder W, TiWN, ein Parylen, ein Silikon, ein Silazan, ein Fotolack, ein Ormocer, - die Halbleitschichtenfolge (2) auf AlInGaAs, AlInGaN oder AlInGaP basiert, und - der Träger (5) zumindest eines der folgenden Materialien umfasst oder aus einem oder mehrerer dieser Materialien besteht: Si, Ge, Mo, Saphir.
  11. Optoelektronisches Halbleiterbauteil (1) mit - einer Halbleiterschichtenfolge (2) mit einer aktiven Zone (22) zur Erzeugung von Licht, und - einer Flankenbeschichtung (6), wobei - die Flankenbeschichtung (6) eine innere erste Teilschicht (61) mit einer konstanten Schichtdicke und eine äußere zweite Teilschicht (62) aufweist, - die Halbleiterschichtenfolge (2) zu einer Mesastruktur (3) mit außen liegenden Seitenflächen (33) strukturiert ist, - die aktive Zone (22) bis an die Seitenflächen (33) heranreicht und an den Seitenflächen (33) ringsum von beiden Teilschichten (61, 62) bedeckt ist, - die zweite Teilschicht (62) die erste Teilschicht (61) im Querschnitt gesehen entlang der Seitenflächen (33) überragt, sodass die erste Teilschicht (61) vollständig von der zweiten Teilschicht (62) zusammen mit der Halbleiterschichtenfolge (2) eingeschlossen ist, und - die Flankenbeschichtung (6) auf die Seitenflächen (33) beschränkt ist und die Seitenflächen (33) zu mindestens 90 % bedeckt.
  12. Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen (1) mit den Schritten: A) Bereitstellen einer Halbleiterschichtenfolge (2) auf einer Trägeroberseite (50) eines Trägers (5), B) Strukturieren der Halbleiterschichtenfolge (2), sodass mindestens eine Mesastruktur (3) mit Seitenflächen (33) gebildet wird, C) Aufbringen wenigstens eines Teils einer Ummantelung (4) auf die Halbleiterschichtenfolge (2) mit der Mesastruktur (3) mit einem konformen Beschichtungsverfahren, sodass alle freien Oberflächen von der Ummantelung (4) bedeckt werden, D) anisotropes Ätzen der Ummantelung (4), sodass aus der Ummantelung (4) eine Flankenbeschichtung (6) entsteht, die mit einer Toleranz von höchstens 200 % einer mittleren Dicke der Flankenbeschichtung (6) auf die Seitenflächen (33) der Mesastruktur (3) beschränkt ist und die Mesastruktur (3) ringsum vollständig umschließt, wobei - der Schritt D) ohne zusätzliche Ätzmaske für das anisotrope Ätzen erfolgt, - die Ummantelung (4) und die Flankenbeschichtung (6) je aus mehreren unmittelbar aufeinanderfolgenden Teilschichten (61, 62) zusammengesetzt sind, - die Teilschichten (61, 62) voneinander verschiedene Materialien aufweisen und entlang der Seitenflächen (33) im Querschnitt gesehen unterschiedliche Ausdehnungen aufweisen, - in einem Schritt F) eine zweite der Teilschichten (62) erst nach dem Schritt D) aufgebracht wird, - in einem Schritt E) zwischen den Schritten D) und F) eine erste der Teilschichten (61), die im Schritt D) unmittelbar an der Mesastruktur (3) erzeugt wird, isotrop geätzt wird, sodass die erste Teilschicht (61) die Trägeroberseite (50) nach dem Schritt E) nicht mehr berührt, - die zweite Teilschicht (62) nach dem Schritt F) die Trägeroberseite (50) stellenweise berührt, und - die zweite Teilschicht (62) nach dem Schritt F) in einem Schritt G) anisotrop geätzt wird.
  13. Verfahren nach Anspruch 12, wobei - die Teilschichten (61, 62) in den Schritten C) und F) mit unterschiedlichen Aufbringverfahren aufgebracht werden, - die zweite Teilschicht (62) um mindestens einen Faktor 3 dicker ist als die erste Teilschicht (61), und - die Teilschichten (61, 62) durchlässig für sichtbares Licht und elektrisch isolierend sind.
DE102016115644.2A 2016-08-23 2016-08-23 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil Active DE102016115644B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016115644.2A DE102016115644B4 (de) 2016-08-23 2016-08-23 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
US15/679,426 US10158042B2 (en) 2016-08-23 2017-08-17 Method of producing optoelectronic semiconductor components and optoelectronic semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016115644.2A DE102016115644B4 (de) 2016-08-23 2016-08-23 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil

Publications (2)

Publication Number Publication Date
DE102016115644A1 DE102016115644A1 (de) 2018-03-15
DE102016115644B4 true DE102016115644B4 (de) 2020-12-24

Family

ID=61243509

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016115644.2A Active DE102016115644B4 (de) 2016-08-23 2016-08-23 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil

Country Status (2)

Country Link
US (1) US10158042B2 (de)
DE (1) DE102016115644B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3103315B1 (fr) * 2019-11-19 2021-12-03 St Microelectronics Tours Sas Procédé de fabrication de puces électroniques
DE102021130159A1 (de) * 2021-11-18 2023-05-25 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600373B1 (ko) * 2005-06-16 2006-07-18 엘지전자 주식회사 백색 발광 소자 및 이의 제조 방법
US20130320386A1 (en) * 2012-05-29 2013-12-05 Micron Technology, Inc. Methods of separating solid state transducers from substrates and associated devices and systems
WO2015008870A2 (en) * 2013-07-16 2015-01-22 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799689B2 (en) * 2014-11-13 2017-10-24 Artilux Inc. Light absorption apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600373B1 (ko) * 2005-06-16 2006-07-18 엘지전자 주식회사 백색 발광 소자 및 이의 제조 방법
US20130320386A1 (en) * 2012-05-29 2013-12-05 Micron Technology, Inc. Methods of separating solid state transducers from substrates and associated devices and systems
WO2015008870A2 (en) * 2013-07-16 2015-01-22 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KHALIQUE, U. [et al.]: Investigation of Al2O3 Deposited by ALD as Passivation Layers for InP-based Nano Lasers. In: Proceedings Symposium IEEE/LEOS Benelux Chapter, 2008, p. 195-198. *
YANG, C.-M. [et al.]: Improvement in Electrical and Optical Performances of GaN-Based LED With SiO2 /Al2O3 Double Dielectric Stack Layer. In: IEEE Electron Device Letters, Vol. 33, 2012, No. 4, p. 564-566. *

Also Published As

Publication number Publication date
US10158042B2 (en) 2018-12-18
DE102016115644A1 (de) 2018-03-15
US20180062027A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
DE112013004276B4 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
EP2583305B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
DE102012109460B4 (de) Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102013111503B4 (de) Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Vereinzelung von Halbleiterchips
DE102013110853A1 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
DE102010048617A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
WO2019115234A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronsches halbleiterbauteil
DE102012106953A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102016100317A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102016115644B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102015114583A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2018202685A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102010009455B4 (de) Halbleiterlaservorrichtung mit einem Halbleiterlaserchip und Verfahren zu dessen Herstellung
EP3259783B1 (de) Verfahren zur herstellung eines halbleiterkörpers
WO2016016098A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterchips
WO2019025110A1 (de) Optoelektronisches halbleiterbauelement mit einer kontaktstruktur und verfahren zur herstellung einer kontaktstruktur für ein optoelektronisches halbleiterbauelement
DE102012112771A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102017111277A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
WO2021037568A1 (de) Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
WO2016023807A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE102018126924A1 (de) Verfahren zur Herstellung eines Leuchtdiodenchips mit einer Konverterschicht und Leuchtdiodenchip

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final