DE102016106691B4 - Verfahren zum Erzeugen einer selbstausrichtenden Maskierschicht - Google Patents

Verfahren zum Erzeugen einer selbstausrichtenden Maskierschicht Download PDF

Info

Publication number
DE102016106691B4
DE102016106691B4 DE102016106691.5A DE102016106691A DE102016106691B4 DE 102016106691 B4 DE102016106691 B4 DE 102016106691B4 DE 102016106691 A DE102016106691 A DE 102016106691A DE 102016106691 B4 DE102016106691 B4 DE 102016106691B4
Authority
DE
Germany
Prior art keywords
layer
electrically charged
buried
region
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016106691.5A
Other languages
English (en)
Other versions
DE102016106691A1 (de
Inventor
Heiko Assmann
Marcus Dankelmann
Andreas Greiner
Karsten Friedrich
Udo Götschkes
Jens Schneider
Felix Braun
Ralf Rudolf
Stefan Doering
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016106691.5A priority Critical patent/DE102016106691B4/de
Priority to US15/485,232 priority patent/US10468248B2/en
Priority to CN201710236661.8A priority patent/CN107293479B/zh
Publication of DE102016106691A1 publication Critical patent/DE102016106691A1/de
Application granted granted Critical
Publication of DE102016106691B4 publication Critical patent/DE102016106691B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren (300) aufweisend:• Bilden(310) eines vergrabenen elektrisch geladenen Bereichs (304) an einer vordefinierten Position in einer ersten Schicht (302) derart, dass der vergrabene elektrisch geladene Bereich (304) ein elektrisches Feld (304f) mit einer lateralen inhomogenen Feldverteilung oberhalb der ersten Schicht (302) erzeugt; und• Bilden (320) einer zweiten Schicht (306) über der ersten Schicht (302) unter Verwendung der Feldverteilung (304f) derart, dass eine Struktur (306s) der zweiten Schicht (306) mit der Position des vergrabenen elektrisch geladenen Bereichs (304) korreliert,• wobei die zweite Schicht (306) ein elektroaktives Material aufweist, das von dem elektrischen Feld des vergrabenen elektrisch geladenen Bereichs (304) beeinflusst wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Erzeugen einer sich selbst ausrichtenden Maskierschicht bzw. ein Verfahren zum Prozessieren einer Schicht.
  • In der Halbleiterindustrie werden herkömmlicherweise lokale Dotierungen in einer Schicht dadurch gebildet, dass ein Dotiermaterial entweder mittels Diffundierens oder mittels Ionenimplantation in die Schicht eingebracht wird. Um eine lokale Dotierung oder ein Dotierungsmuster in einer Schicht zu erzeugen, werden herkömmlicherweise photolithographische Prozesse verwendet. Dabei wird eine strukturierte Photolackschicht als Maskierschicht auf einer zu dotierenden Schicht erzeugt und anschließend wird die Schicht mittels der Maskierschicht lokal dotiert. Eine strukturierte Photolackschicht wird üblicherweise als Softmaske (engl. soft mask) bezeichnet und beispielsweise dadurch erzeugt, dass eine Photolackschicht teilweise belichtet wird und dann entsprechend der Belichtung teilweise entfernt wird. Somit kann eine Schicht mittels der dann verbleibenden strukturierten Photolackschicht teilweise maskiert werden. Derartige photolithographische Prozesse sind in einer Vielzahl verschiedener Modifikationen bekannt. Auch kann eine strukturierte Photolackschicht dazu verwendet werden, um eine darunterliegende weitere Schicht zu strukturieren, z.B. mittels Ätzens, so dass die weitere Schicht als so genannte Hartmaske (engl. hard mask) verwendet werden kann.
  • Mittels einer Maskierschicht kann somit beispielsweise eine darunterliegende Schicht lokal dotiert werden oder anderweitig lokal behandelt werden. Dabei wird herkömmlicherweise die Maskierschicht relativ zu einer darunterliegenden zu maskierenden Schicht ausgerichtet (engl. alignment), z.B. mittels einer so genannten Alignment-Sequenz vor einer jeweiligen Belichtung, wobei beispielsweise optisch sichtbare Strukturen in der Schicht zur Ausrichtung verwendet werden. Bei einem zu prozessierenden Schichtstapel sind somit mehrere Alignment-Schritte notwendig, um jeweils strukturierte Masken photolithographisch zu erzeugen.
  • Bei der Halbleitertechnik kann es beispielsweise erforderlich sein, mehrere Fertigungsschritte (z.B. Strukturierungen, Beschichtungen, Dotierungen, etc.) nacheinander durchzuführen, z.B. in mehreren photolithographischen Ebenen bzw. mittels mehrerer photolithographischer Schritte, die nacheinander auf derselben Fläche ausgeführt werden. Dabei kann die Überdeckungsgenauigkeit von Strukturen (z.B. Dotierungen, elektrischen Kontakten, etc.) nacheinander erfolgender Prozessschritte (z.B. die Überdeckungsgenauigkeit mehrerer photolithographischer Muster) relevant für die insgesamt erzeugte Halbleiterstruktur sein. Die Überdeckungs- bzw. Positionierungsgenauigkeit (auch als Overlay-Fehler bezeichnet) beschränkt im Zusammenspiel mit der kritischen Dimension (CD; engl. critical dimension) das Prozessfenster, in dem eine Halbleiterstruktur zuverlässig funktionierend hergestellt werden kann.
  • Es wird auf die Druckschriften US 2003 / 0 227 047 A1 , DE 10 2005 022 129 A1 , US 2012 / 0 147 653 A1 und US 9 105 712 B1 hingewiesen, in denen verschiedene Verfahren zum Abscheiden und Strukturieren einer Schicht beschrieben sind.
  • Gemäß verschiedenen Ausführungsformen werden Verfahren zum Erzeugen einer sich selbst ausrichtenden Maskierschicht bereitgestellt, wobei das jeweilige Verfahren gemäß den unabhängigen Patenansprüchen 1, 14, 17 oder 20 ausgestaltet ist. Weitere Ausgestaltungen des jeweiligen Verfahrens gemäß den unabhängigen Patenansprüchen 1, 14 oder 17 ergeben sich aus den jeweiligen abhängigen Patentansprüchen.
  • Gemäß verschiedenen Ausführungsformen wird ein Verfahren bereitgestellt, welches es ermöglicht, eine sich relativ zu einer Unterlage selbstausrichtende strukturierte Maskierschicht zu erzeugen (so genanntes self-alignment der Maskierschicht). Dies kann beispielsweise dazu verwendet werden, lokale Modifizierungen in einer Schicht zu erzeugen, ohne dass ein Alignment-Schritt erfolgen muss. Als lokale Modifizierungen kommen beispielsweise Beschichten, Ätzen, Dotieren, etc. in Betracht.
  • Gemäß verschiedenen Ausführungsformen wird ein Verfahren bereitgestellt, welches es ermöglicht, eine Schicht zu strukturieren, ohne einen photolithographischen Prozess zu verwenden, d.h. insbesondere ohne einen abbildenden Belichtungsprozess zu verwenden. Eine derartige Schicht kann beispielsweise als Maskierschicht verwendet werden. Ferner kann eine derartige Schicht selbst funktionaler Bestandteil einer elektronischen Struktur sein, z.B. kann die strukturierte Schicht eine strukturierte Polymerschicht sein die in einer elektrischen Polymerstruktur (beispielsweise einem Polymertransistor) zumindest eine Funktion übernehmen kann.
  • Dies wird beispielsweise dadurch erreicht, dass in einer Schicht mindestens ein elektrisch geladener Bereich erzeugt wird, welcher ein elektrisches Feld erzeugt, und dass als Maskierschicht oder Hilfsschicht zum Erzeugen einer Maskierschicht ein elektroaktives Material verwendet wird. Beispielsweise kann das elektroaktive Material dadurch lokal beeinflusst werden, dass es auf das von dem in der Schicht bereitgestellten elektrisch geladenen Bereich erzeugte elektrische Feld reagiert, so dass sich die chemischen oder physikalischen Eigenschaften des elektroaktiven Materials entsprechend lokal verändern. Ein elektroaktives Material kann beispielsweise auf das elektrische Feld reagieren (als electric field sensitive oder electroactiv bezeichnet), welches von dem mindestens einen elektrisch geladenen Bereich erzeugt wird. Dabei kann der mindestens eine elektrisch geladene Bereich auch im Substrat vergraben sein, wobei sichergestellt werden muss, dass das elektrische Feld aus der Schicht austreten kann (z.B. kann der mindestens eine elektrisch geladene Bereich nur von elektrisch isolierendem Material und/oder halbleitendem Material bedeckt sein oder werden), um das elektroaktive Material lokal mittels des elektrischen Feldes zu beeinflussen.
  • Alternativ kann auch das elektrische Feld in einem ersten Schritt ausgemessen werden und in einem zweiten Schritt kann eine Maskierschicht nur lokal auf der darunterliegenden zu maskierenden Schicht abgeschieden werden. Beispielsweise kann der Abscheidungsprozess für die Maskierschicht (oder alternativ auch für eine funktionale Schicht) basierend auf dem gemessenen elektrischen Feld lokal beeinflusst werden, z.B. mittels eine Lasers.
  • Mittels der hierin beschriebenen Verfahren lässt sich zum einen die Anzahl aufwändiger photolithographischer Schritte bzw. Alignment-Schritte reduzieren. Zum anderen können aufgrund der Selbstausrichtung auch Overlay-Fehler, insbesondere asymmetrische Overlay-Fehler, reduziert oder vermieden werden.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren Folgendes aufweisen: Bilden eines vergrabenen elektrisch geladenen Bereichs an einer vordefinierten Position in einer ersten Schicht derart, dass der vergrabene elektrisch geladene Bereich ein elektrisches Feld mit einer lateralen inhomogenen Feldverteilung oberhalb der ersten Schicht erzeugt; und Bilden einer zweiten Schicht über der ersten Schicht unter Verwendung der Feldverteilung derart, dass eine Struktur der zweiten Schicht mit der Position des vergrabenen elektrisch geladenen Bereichs korreliert.
  • Ferner kann die erste Schicht ein elektrisch isolierendes Material aufweisen oder daraus bestehen. Insbesondere kann zwischen der zweiten Schicht und der ersten Schicht keine elektrisch leitfähige, z.B. keine metallische, Schicht angeordnet sein, sofern diese das elektrische Feld abschirmen würde. Auch eine hochdotierte Halbleiterschicht kann die elektrischen Eigenschaften einer metallischen Schicht aufweisen.
  • Somit kann die erste Schicht ein elektrisch halbleitendes Material aufweisen oder daraus bestehen. Das elektrisch halbleitende Material kann beispielsweise nur schwach dotiert sein (z.B. mit einer Dotierungskonzentration von weniger als 10 20 cm-3 oder undotiert sein. Anschaulich kann die erste Schicht elektrisch isolierend oder elektrisch halbleitend sein.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden des vergrabenen elektrisch geladenen Bereichs ein Dotieren der ersten Schicht aufweisen. Der vergrabene elektrisch geladene Bereich kann somit ein dotierter Bereich der ersten Schicht sein.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden des vergrabenen elektrisch geladenen Bereichs das Bilden einer Raumladungszone aufweisen. Die Raumladungszone kann beispielsweise den vergrabenen elektrisch geladenen Bereich definieren. Anschaulich kann der elektrisch geladene Bereich mittels einer Raumladungszone bereitgestellt sein oder werden.
  • Die Raumladungszone ist oder wird mittels zweier benachbarter unterschiedlich dotierte Halbleitermaterialien gebildet, d.h. mittels eines n- und eines p-dotierten Halbleiterbereichs, so dass mindestens ein p-n-Übergang entsteht. In dem n-dotierten Bereich des p-n-Übergangs liegt ein Überschuss an negativ geladenen Elektronen vor und in dem p-dotierten Bereich des p-n-Übergangs liegt ein Überschuss an positiv geladenen Löchern vor. Aufgrund des Konzentrationsgradientens von Ladungsträgern im Übergangsbereich zwischen dem n- und p-dotierten Bereich kommt es zu einer Diffusion von Ladungsträgern, wobei Elektronen aus dem n-dotierten Bereich in den p-dotierten Bereich gelangen und rekombinieren, und Löcher aus dem p-dotierten Bereich in den n-dotierten Bereich gelangen und rekombinieren. Daher wird im Übergangsbereich im p-Halbleiter ein Überschuss negativer Raumladung, im n-Halbleiter ein Überschuss an positiver Raumladung erzeugt. Die so gebildete Raumladungszone verarmt in Folge der Rekombination freier (beweglicher) Ladungsträger. Wie hierin beschrieben ist kann das elektrische Feld einer Raumladungszone bzw. eines dotierten Bereichs ausgenutzt werden, um eine sich an dem elektrischen Feld selbstausrichtende strukturierte Schicht zu erzeugen.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren ferner aufweisen: das Bestrahlen zumindest der ersten Schicht mit elektromagnetischer Strahlung (z.B. mit Licht, UV-Licht, etc.). Aufgrund der Bestrahlung können in dem p-n-Übergang der ersten Schicht Elektron-Loch-Paare erzeugt werden, welche jeweils in der Raumladungszone voneinander getrennt werden. Somit kann von dem p-n-Übergang erzeugte elektrische Feld beeinflusst (z.B. vergrößert) werden.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren ferner aufweisen: Erwärmen zumindest der ersten Schicht. Beispielsweise kann dies von der Rückseite her mittels eines heizbaren Halters erfolgen. Ferner kann dies mittels eines Strahlungsheizers erfolgen. Da die Diffusionsprozesse in dem p-n-Übergang temperaturabhängig sind, verändert sich die Größe der Raumladungszone in Folge einer Temperaturänderung. Somit kann von dem p-n-Übergang erzeugte elektrische Feld beeinflusst (z.B. vergrößert) werden.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren ferner aufweisen: Anlegen einer elektrischen Spannung zumindest an die erste Schicht. Dabei erfolgt das Anlegen der elektrischen Spannung in Sperrrichtung, d.h. es wird der p-dotierte Bereich mit einer negativen Spannung gegenüber dem n-dotierten Bereich beaufschlagt. Somit verstärkt sich die elektrische Feldstärke im Bereich der Raumladungszone was zu einem erhöhten Driftstrom führt. Die Raumladungszone wird beispielsweise größer. Somit kann von dem p-n-Übergang erzeugte elektrische Feld beeinflusst (z.B. vergrößert) werden.
  • Allgemein kann der p-n-Übergang bzw. die Raumladungszone derart beeinflusst werden, dass die Feldstärke des von dem p-n-Übergang erzeugten elektrischen Feldes erhöht wird. Somit kann die Feldstärke auch an eine Aktivierungsschwelle einer elektroaktiven Schicht angepasst werden.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden des vergrabenen elektrisch geladenen Bereichs das Bilden des elektrisch geladenen Bereichs an einer Oberfläche eines Substrats (d.h. einer beliebigen geeigneten Unterlage, z.B. ein Wafer oder eine Epitaxie-Schicht) aufweisen und anschließend das Aufbringen (z.B. Aufwachsen) einer Deckschicht auf die Oberfläche des Substrats zum Vergraben des elektrisch geladenen Bereichs.
  • Gemäß verschiedenen Ausführungsformen kann das Substrat ein Siliziumwafer sein. Dabei kann die Deckschicht eine epitaktische Siliziumschicht sein. Gemäß verschiedenen Ausführungsformen kann die erste Schicht Silizium aufweisen oder daraus bestehen.
  • Beispielsweise kann die erste Schicht ein Wafer oder Teil (z.B. eine Epitaxie-Schicht) eines Wafer sein. Ferner kann die erste Schicht auf einem Wafer oder einer beliebigen anderen Unterlage bereitgestellt sein oder werden. Die erste Schicht kann beispielsweise eine Siliziumschicht, ein Siliziumwafer oder ein Oberflächenbereich eines Siliziumwafers sein.
  • Ferner kann die zweite Schicht ein elektroaktives Material (auch als elektrosensitives Material bezeichnet), z.B. ein elektroaktives Polymer, aufweisen oder daraus bestehen. Das elektroaktive Material kann beispielsweise von dem elektrischen Feld des vergrabenen elektrisch geladenen Bereichs (z.B. lateral inhomogenen) beeinflusst werden.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der zweiten Schicht ein strukturiertes Aufbringen von dielektrischen Partikeln aufweisen, wobei die dielektrischen Partikel aufgrund des elektrischen Feldes teilweise (z.B. lateral inhomogen) an der ersten Schicht anhaften.
  • Die erste Schicht kann beispielsweise auch ein Schichtstapel sein, d.h. die erste Schicht kann mehrere Schichten aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der zweiten Schicht Folgendes aufweisen: das Ermitteln der (z.B. lateral inhomogenen) Feldverteilung des elektrischen Feldes; und das Bilden der zweiten Schicht unter Verwendung der ermittelten Informationen über die Feldverteilung.
  • Ferner kann das Bilden der zweiten Schicht mittels Laser-unterstützter Deposition (LAD) unter Verwendung der ermittelten Feldverteilung erfolgen. Ferner kann das Bilden der zweiten Schicht mittels eines elektrosensitiven Pre-Cursors in einer chemischen Gasphasenabscheidung unter Verwendung der ermittelten Feldverteilung erfolgen.
  • Ferner kann das Bilden der zweiten Schicht derart erfolgen, dass diese die erste Schicht maskiert, wobei ein Bereich der ersten Schicht lateral überlappend oberhalb des vergrabenen elektrisch geladenen Bereichs frei von der zweiten Schicht ist. Anschaulich kann eine (z.B. strukturierte) Maskierschicht gebildet sein oder werden, welche den vergrabenen elektrisch geladenen Bereich bzw. den Bereich direkt oberhalb des vergrabenen elektrisch geladenen Bereichs frei lässt bzw. weniger maskiert.
  • Ferner kann das Verfahren Folgendes aufweisen: Dotieren des Bereichs der ersten Schicht, welcher direkt oberhalb des vergrabenen elektrisch geladenen Bereichs liegt, mittels der zweiten Schicht als Maskierschicht.
  • Ferner kann das Verfahren Folgendes aufweisen: Bilden einer Maskierschicht mittels der zweiten Schicht derart, dass die Maskierschicht die erste Schicht maskiert, wobei ein Bereich der ersten Schicht lateral überlappend oberhalb des vergrabenen elektrisch geladenen Bereichs frei von der Maskierschicht ist.
  • Gemäß verschiedenen Ausführungsformen kann die Schicht eine seitliche (d.h. laterale) Richtung definieren. Diese kann bei Wafer-basierten Prozessen parallel zur Haupt-ProzessierOberfläche des Wafers verlaufen. Der hierin verwendete Begriff oberhalb bezieht sich dabei auf eine Richtung senkrecht zur lateralen Richtung (d.h. senkrecht zur Haupt-Prozessier-Oberfläche des Wafers).
  • Ferner kann das Verfahren Folgendes aufweisen: Dotieren des Bereichs der ersten Schicht, welcher direkt oberhalb des vergrabenen elektrisch geladenen Bereichs liegt, mittels der Maskierschicht.
  • Der Begriff lateral überlappend bezieht sich auch auf die relative Anordnung mehrerer Strukturen auf einem Wafer oder jeder anderen geeigneten Unterlage, wobei die betrachtete Richtung senkrecht zur Haupt-Prozessieroberfläche des Wafers liegt und wobei sich die mehrerer Strukturen bezüglich dieser Richtung einander zumindest teilweise überdecken.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren Folgendes aufweisen: Dotieren einer Vielzahl von ersten Bereichen eines Halbleiterwafers derart, dass in jedem der ersten Bereiche eine Raumladungszone gebildet wird, wobei die ersten Bereiche in einem vordefinierten lateralen Muster nebeneinander angeordnet sind; Aufwachsen (oder Aufbringen) einer (z.B. epitaktischen) Halbleiterschicht auf den Halbleiterwafer derart, dass die ersten Bereiche von der Halbleiterschicht abgedeckt werden, wobei ein von den jeweiligen Raumladungszonen erzeugtes elektrisches Feld mit einer lateralen Feldverteilung durch eine freiliegende Oberfläche der Halbleiterschicht hindurch tritt; Bilden einer strukturierten Maskierschicht über der freiliegenden Oberfläche der Halbleiterschicht unter Verwendung der lateralen Feldverteilung derart, dass eine Vielzahl von zweiten Bereichen der Halbleiterschicht frei von der Maskierschicht ist, wobei jeweils ein zweiter Bereich der Vielzahl von zweiten Bereichen (z.B. lateral überlappend bzw. direkt) oberhalb je eines ersten Bereichs der Vielzahl von ersten Bereichen angeordnet ist; und Dotieren der Vielzahl von zweiten Bereichen der Halbleiterschicht unter Verwendung der Maskierschicht.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterwafer ein Siliziumwafer sein. Dabei kann die Halbleiterschicht eine epitaktische Siliziumschicht sein.
  • Ferner kann das Bilden der strukturierten Maskierschicht unter Verwendung eines elektroaktiven Materials, vorzugsweise eines elektroaktiven Polymers, erfolgen. Ferner kann das Bilden der strukturierten Maskierschicht unter Verwendung eines Materials basierend auf dielektrischen Partikeln oder Molekülen, vorzugsweise unter Verwendung eines dielektrischen Polymers, erfolgen.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Erzeugen einer selbstausrichtenden Maskierschicht Folgendes aufweisen: Bilden einer Vielzahl von elektrisch geladenen Bereichen in einem vordefinierten lateralen Muster nebeneinander in einer ersten Schicht derart, dass die elektrisch geladenen Bereiche ein elektrisches Feld mit einer zu dem lateralen Muster korrespondierenden Feldverteilung oberhalb der ersten Schicht erzeugen, Bilden einer elektroaktiven Schicht oberhalb der ersten Schicht, wobei die elektroaktive Schicht entsprechend dem lateralen Muster der Feldverteilung von dem elektrischen Feld beeinflusst wird; und Behandeln der elektroaktiven Schicht derart, dass die elektroaktive Schicht entsprechend dem lateralen Muster teilweise entfernt wird.
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
  • Es zeigen
    • 1 eine schematische Darstellung einer Schichtstruktur eines Halbleiter-Leistungsbauteils;
    • 2 ein Simulationsergebnis bezüglich eines Verlaufs der elektrischen Potentiallinien ausgehend von einem Dotiergebiet in einem Halbleitersubstrat, gemäß verschiedenen Ausführungsformen;
    • 3 ein schematisches Ablaufdiagramm eines Verfahrens zum Prozessieren einer Schicht, gemäß verschiedenen Ausführungsformen;
    • 4A und 4B jeweils eine schematische Darstellung einer Schicht während verschiedener Prozessschritte eines Verfahrens zum Prozessieren der Schicht, gemäß verschiedenen Ausführungsformen;
    • 5 ein schematisches Ablaufdiagramm eines Verfahrens zum Prozessieren eines Halbleiterwafers, gemäß verschiedenen Ausführungsformen;
    • 6A bis 6D jeweils eine schematische Darstellung eines Halbleiterwafers während verschiedener Prozessschritte eines Verfahrens zum Prozessieren des Halbleiterwafers, gemäß verschiedenen Ausführungsformen;
    • 7 ein schematisches Ablaufdiagramm eines Verfahrens zum Prozessieren einer Schicht, gemäß verschiedenen Ausführungsformen;
    • 8A bis 8C jeweils eine schematische Darstellung einer Schicht während verschiedener Prozessschritte eines Verfahrens zum Prozessieren der Schicht, gemäß verschiedenen Ausführungsformen;
    • 9A und 9B ein Verfahren zum Ermitteln der räumlichen Verteilung des elektrischen Feldes oberhalb einer Schicht mit vergrabenen elektrisch geladenen Bereichen, gemäß verschiedenen Ausführungsformen; und
    • 10A und 10B ein Verfahren zum Ermitteln der räumlichen Verteilung des elektrischen Feldes oberhalb einer Schicht mit vergrabenen elektrisch geladenen Bereichen, gemäß verschiedenen Ausführungsformen.
  • Im Rahmen dieser Beschreibung werden die Begriffe „verbunden“, „angeschlossen“ sowie „gekoppelt“ verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • Im Allgemeinen können Strukturen, die sich über einem vergrabenen Dotiergebiet befinden, mittels Photolithographie hergestellt werden. Dabei kann das Alignment der Strukturen über dem vergrabenen Dotiergebiet schwierig sein, da die vergrabenen Dotiergebiete beispielsweise nicht ausreichend auf der freiliegenden Oberfläche sichtbar sind, um weitere photolithographische Prozesse daran auszurichten.
  • In 1 ist beispielhaft eine Strukturierung einer vergrabenen Dotierung bei der Herstellung von Power-Bauelementen (z.B. in CoolMOS™-Technologie) schematisch dargestellt. Dabei werden zum Implantieren säulenförmiger Dotierbereiche 106 mehrere Implantationsresistmasken verwendet. Beispielsweise kann in einem Siliziumwafer 102 bzw. in einer Basis-Epitaxie-Schicht 102 ein erster Bereich 106a mittels Ionenimplantation dotiert werden. Dazu wird eine erste photolithographisch strukturierte Resistmaske verwendet, die in einer ersten Lithographie-Ebene 101a bereitgestellt sein kann oder werden kann. Nach dem Entfernen der ersten photolithographisch strukturierten Resistmaske wird eine erste Epitaxie-Schicht 104a (d.h. eine epitaktische Siliziumschicht 104a) auf den Siliziumwafer 102 aufgewachsen. Danach wird mittels einer zweiten photolithographisch strukturierten Resistmaske, die in einer zweiten Lithographie-Ebene 101b bereitgestellt sein kann oder werden kann, ein zweiter Bereich 106b (in der ersten Epitaxie-Schicht 104a) mittels Ionenimplantation dotiert. Mit Wiederholung dieser Schritte kann ein säulenförmiger Dotierbereich 106 aus mehreren Dotierbereichen 106a-106e (bzw. auch mit dem Dotierbereich 106f) schichtweise hergestellt werden, wobei die Dotierbereiche 106a-106e jeweils nacheinander unter einer zugehörigen Epitaxie-Schicht 104a-104e vergraben werden. Insgesamt werden mehrere photolithographisch strukturierte Resistmasken verwendet, die jeweils in einer zugehörigen Lithographie-Ebene 101a-101f bereitgestellt werden. Somit können beispielsweise Dotiergebiete hergestellt werden, welche tiefer sind, als es mit einem Dotierprozess allein erreicht werden kann.
  • Die Qualität der säulenförmigen Dotierbereiche 106 bzw. des elektronischen Leistungsbauelements 100 kann beispielsweise von der Überdeckungs- bzw. Positionierungsgenauigkeit der Resistmasken relativ zueinander abhängig sein. Anschaulich sollten diese möglichst Deckungsgleich übereinander angeordnet sein, so dass sich kein lateraler Versatz der jeweiligen Dotierbereiche 106a-106e zueinander ergibt. Die photolithographischen Strukturierungen in den jeweiligen Lithographie-Ebenen 101a-101f kann verschiedene Schritte erfordern und prozesstechnisch komplex sein, z.B. können Überdeckungs-Justierungen und Dosisregelungen notwendig sein. Die Epitaxie-Schichten 104a-104e können bis zu mehrere Mikrometer dick sein.
  • Insgesamt hat sich bei derartigem Prozessieren die für jede neue Ebene notwendige lithographische Strukturierung mit den jeweiligen Überdeckungs-Justierungen und CD-Anpassungen (engl. critical dimension, CD) als kompliziert erwiesen.
  • Insbesondere bei der Herstellung von Leistungsbauelementen, wie beispielsweise CoolMOS™-Bauelementen, sind die Anforderungen an die CD-Treue sowie die fehleranfällige Justage auf die unter der jeweiligen EPI-Schicht befindlichen Justagemarken hervorzuheben.
  • Gleiches gilt in analoger Weise für andere Strukturierungen und/oder Implantationen, die in mehreren Lithographie-Ebenen bzw. mit mehreren nacheinander folgenden Lithographie-Prozessen erzeugt werden.
  • Verschiedene Ausführungsformen beruhen beispielsweise auf der Verwendung eines vergrabenen Dotiergebiets, dessen Auswirkungen (z.B. dessen elektrisches Feld der Raumladungszone RLZ) durch eine aufgebrachte EPI-Schicht hindurch eine Selbstorganisation eines Materials zu einer Maskierung für einen nachfolgenden Prozessschritt, beispielsweise eine Implantation, bewirkt.
  • Alternativ kann eine Selbstorganisation eines zur Strukturierung herangezogenen Hilfsmaterials zu einer Maskierung für den nachfolgenden Prozessschritt, beispielsweise für eine Implantation, verwendet werden.
  • Die Vorteile dieses Verfahrens sind beispielsweise, dass ab der zweiten Ebene für die Strukturierung keine herkömmliche Lithographie mehr benötigt wird. Zudem weisen die Strukturen ab der zweiten Ebene ein nahezu perfektes Overlay auf, da Abbildungsfehler hier nicht zum Tragen kommen. Damit entfällt die Notwendigkeit für folgende bisher notwendige Prozessbestandteile:
    • - Lithographie-Masken sind nicht mehr erforderlich, was zu einer Einsparung von Maskenkosten führt;
    • - es ist keine Waferjustage mehr erforderlich, wodurch mehrere Ätz-Schritte entfallen, die einzig der Justagemarken-Ätzung dienen. Dies führt zur Einsparung von Prozessschritten;
    • - es ist kein Belichter mehr erforderlich, was zu einer Einsparung von Toolkosten führt; und
    • - Speziell für Overlay-kritische Ebenen ist das Prozessfenster nicht mehr durch die Eigenschaften des Belichters begrenzt.
  • Gemäß verschiedenen Ausführungsformen wurde erkannt, dass eine Selbstausrichtung eines zur Strukturierung verwendeten Materials bzw. eines Hilfsmaterials an vergrabenen Dotiergebieten möglich ist.
  • Mittels des hierin beschriebenen Verfahrens ist es beispielsweise möglich, mehrere aufeinanderfolgende und aufeinander aufbauende Lithographie-Ebenen, wie beispielhaft in 1 veranschaulicht ist, zur Erzeugung von Dotierprofilen prozesstechnisch stark zu vereinfachen. So ist es beispielsweise möglich, die Justage und auch die Belichtung mittels einer extra anzufertigenden lithographischen Maske komplett durch Anwendung sich selbst organisierender Resistmaterialien oder notwendiger Hilfsschichten, die sich beispielsweise am E-Feld der Raumladungszone ausrichten, zu ersetzen. Es ist keine strukturierende Belichtung des Wafer mehr notwendig. Die Strukturübertragung geschieht selbstjustierend. Aus diesem Grunde gibt es auch keine durch Abbildungsfehler und/oder Justage-Ungenauigkeiten induzierten Overlay-Fehler.
  • 2 zeigt anhand eines Simulationsergebnisses den Verlauf der elektrischen Potentiallinien (farbig kodiert) durch die nachträglich aufgebrachte Epitaxie-Schicht 202 hindurch. Entsprechend den bei der Herstellung elektronischer Bauelemente üblichen Größenordnungen wurde als Dotierung des Dotiergebiets 204 (vgl. die Dotier-Bereiche 106a-106e von 1) Na = 1,00E+17/cm3 als auch die Dotierung der Epitaxie-Schicht 202 und des Bulk-Materials 102 Nd = 1,00E+14/cm3 in der Simulation verwendet.
  • Ein auf die Oberfläche der Epitaxie-Schicht 202 aufgebrachtes elektroaktives Material 206, welches auf ein vordefiniertes elektrisches Potential reagiert, organisiert sich anhand der elektrischen Feldlinien analog zu der Quelle der Potentiallinien. Mit anderen Worten organisiert sich das elektroaktive Material 206 anhand des vergrabenen Dotiergebiets 204 selbst. Dadurch ist eine Selbstjustage der Resistmaske 206 selbst, oder in analoger Weise einer für die Strukturierung der Resistmaske notwendigen Hilfsschicht 206, zur bereits vorhandenen Dotierebene 101a gegeben. Auch die Größe der zu erzeugenden Strukturen 206s orientiert sich am vorhandenen Potentialverlauf. Die Weite der Raumladungszone um den vergrabenen elektrischen Bereich 204 herum (d.h. deren laterale Ausdehnung entlang der x-Richtung) und damit der Verlauf der elektrischen Potentiallinien lässt sich zudem durch die Temperatur und eine mögliche ganzflächige Beleuchtung beeinflussen, was sich als zusätzlicher Einflussparameter auf die Strukturgröße eignet. Somit kann beispielsweise mittels Temperatur und/oder einer einfachen ganzflächigen Beleuchtung die Weite der Raumladungszone 204 und damit die Weite der Struktur 206s gezielt beeinflusst werden. Auch kann eine elektrische Spannung an das Bulk-Material 102 angelegt werden, um diesen Effekt zu erreichen. Die Struktur 206s kann beispielsweise ein Durchgangsloch in der Maskierschicht 206 sein, so dass ein korrespondierender Teil der Oberfläche der Epitaxie-Schicht 202 frei liegt und beispielsweise behandelt bzw. modifiziert (z.B. geätzt, dotiert, etc.) werden kann.
  • Auch kann der Bereich 206s der Maskierschicht 206 korrespondierend zu dem Dotierbereich 204 nur dünner sein (bezogen auf die Schichtdicke in y-Richtung) als der Rest der Maskierschicht 206.
  • Anschaulich kann sich eine Beeinflussung der Maskierschicht 206 im Bereich 206s ergeben, welche mit der Position des Dotierbereichs 204 bezüglich der Fläche senkrecht zur y-Richtung korreliert. Die Struktur 206s der Maskierschicht 206 kann den Dotierbereich 204 lateral überlappen (z.B. bezüglich der X-Richtung oder bezüglich der Fläche senkrecht zur y-Richtung) und oberhalb (bezüglich der y-Richtung) dessen bereitgestellt sein oder werden.
  • Für die Anwendung des Verfahrens sind keine optischen Strukturen zur Justage und zur Überdeckungsmessung notwendig. Stattdessen wird gemäß verschiedenen Ausführungsformen ein elektrisch sensitives Material benötigt.
  • Gemäß verschiedenen Ausführungsformen können mittels der Ausnutzung der Raumladungszone eines Dotiergebietes 204 verschiedenste Wechselwirkungen mit einem sich selbst organisierenden, selbstjustierenden Material erfolgen. Diese Wechselwirkungen lassen dann eine Strukturerzeugung zu, die die Anwendung herkömmlicher, optischer Lithographie ersetzen kann. Dabei können beispielsweise folgende Mechanismen zum Tragen kommen:
    • - eine direkte Strukturierung des prozesstechnisch wirksamen Resistmaterials, z.B. basierend auf einem elektroaktiven Resistmaterial, z.B. einem elektroaktiven Polymer oder einem elektroaktiven organischen Material;
    • - eine indirekte Strukturierung des Resistmaterials über eine sich selbst justierende, elektrisch sensitive Hilfsschicht, z.B. basierend auf einem elektrophoretischen Material oder einem elektroaktiven Polymer; und/oder
    • - ein Ermitteln der räumlichen Verteilung der Feldstärke des elektrischen Feldes und dass Beeinflussen des Resistmaterials bzw. der Hilfsschicht basierend auf diesen Informationen.
  • Beim Einsatz einer Hilfsschicht können verschiedene Mechanismen zur Strukturierung des Resistmaterials angewendet werden, wie z.B. die Ausnutzung von Interferenz an dünnen Schichten oder die Verwendung als Keim-Schicht, auf der sich das Resistmaterial chemisch anlagern kann. Dabei können noch weitere Mechanismen Anwendung finden. Als Resistmaterial oder alternativ zum Resistmaterial kann jedes geeignete Material verwendet werden. Hier ist keine Beschränkung auf einen Photoresist als Maskierungsschicht notwendig.
  • Wie in 2 veranschaulicht ist, erzeugt ein vergrabener elektrisch geladener Bereich 204 ein lateral inhomogenes elektrisches Feld (betrachtet senkrecht zur y-Richtung). Der elektrisch geladene Bereich 204 ist seitlich (beispielsweise in x-Richtung) begrenzt, z.B. von Bulk-Material oder anderen halbleitenden oder nichtleitendem Material umgeben, so dass sich ein entsprechendes elektrisches Feld an der Oberfläche der Epitaxie-Schicht 202 ergibt, welches die Position des vergrabenen elektrisch geladenen Bereichs 204 wiederspiegelt (vgl. 9A und 10A).
  • Eine Strukturierung der Schicht 206 basierend auf den Informationen aus dem elektrischen Feld ermöglicht eine Selbstjustage der Schicht 206 zum vergrabenen elektrisch geladenen Bereich 204.
  • Für die Schicht 206 können beispielsweise elektroaktive (bzw. elektrosensitive) Materialen verwendet werden, deren Eigenschaften durch Anwesenheit eines elektrischen Feldes beeinflusst werden können, z.B. können sich Polymere im elektrischen Feld ausrichten und somit beispielsweise deren Löslichkeit, Schichtdicke, etc., beeinflussen. Auch können so genannte stimuli-responsive Gels oder Smart-Gels Anwendung finden. Auch können elektroresponsive Partikel in ein Trägergel eingemischt sein oder werden.
  • Die Schicht 206 kann auch mittels Potential-gestützter Beschichtungsverfahren aufgebracht werden, beispielsweise mittels einer galvanischen Beschichtung, einer elektrophoretischen Beschichtung, einer kathodischen Elektrotauchbeschichtung, einer Elektropolymerisation, einer elektrochemisch induzierten Polymerisation (ECIP), oder Ähnlichem. Mittels elektrochemisch induzierter Polymerisation lassen sich beispielsweise oberflächengebundene Hydrogele herstellen. Dabei kann das lateral inhomogene elektrische Feld des vergrabenen elektrisch geladenen Bereichs 204 das Schichtwachstum lokal beeinflussen, so dass die Schicht 206 korrespondierend zu dem vergrabenen elektrisch geladenen Bereich 204 strukturiert werden kann bzw. strukturiert aufwächst.
  • 3 veranschaulicht ein schematisches Ablaufdiagramm eines Verfahrens 300 zum Prozessieren einer Schicht, gemäß verschiedenen Ausführungsformen, vgl. 4A und 4B. Dabei weist das Verfahren 300 auf: in 310, das Bilden eines vergrabenen elektrisch geladenen Bereichs 304 an einer vordefinierten Position in einer ersten Schicht 302 derart, dass der vergrabene elektrisch geladene Bereich 304 ein elektrisches Feld 304f mit einer lateralen inhomogenen Feldverteilung oberhalb der ersten Schicht 302 erzeugt; und, in 320, das Bilden einer zweiten Schicht 306 über der ersten Schicht 302 unter Verwendung der Feldverteilung 304f derart, dass eine Struktur 306s der zweiten Schicht 306 mit der Position des vergrabenen elektrisch geladenen Bereichs 304 korreliert.
  • 4A veranschaulicht eine Schicht 302 in einer schematischen Seitenansicht oder Querschnittsansicht nachdem beispielsweise der Schritt 310 des Verfahrens 300 ausgeführt wurde, gemäß verschiedenen Ausführungsformen. Die Schicht 302 kann jeder beliebige geeignete Träger sein, z.B. ein Wafer, eine Schicht (z.B. eine Basies-Epitaxie-Schicht) oder jede andere geeignete Unterlage, z.B. ein beschichtetes Substrat. Allerdings muss die Schicht 302 dielektrisch oder halbleitend sein, so dass in der Schicht 302 ein vergrabener Bereich 304 bereitgestellt werden kann, welcher ein elektrisches Feld 304f an bzw. oberhalb der Oberfläche 302a der Schicht 302 erzeugt. Das elektrische Feld 304f wird beispielsweise ausgehend von dem vergrabenen elektrisch geladenen Bereich 304 entlang einer Richtung senkrecht zur Richtung 105 (z.B. parallel zur Richtung 101) schwächer (anschaulich ist es lateral inhomogen), verursacht durch die begrenzte laterale (d.h. seitliche) Ausdehnung des vergrabenen elektrisch geladenen Bereichs 304 in diese Richtung. Gemäß verschiedenen Ausführungsformen kann der vergrabene elektrisch geladene Bereich 304 vollständig von Schichtmaterial der ersten Schicht 302 umgeben sein.
  • 4B veranschaulicht die Schicht 302 in einer schematischen Seitenansicht oder Querschnittsansicht nachdem beispielsweise die Schritte 310 und 320 des Verfahrens 300 ausgeführt wurden, gemäß verschiedenen Ausführungsformen. Wie hierin beschrieben ist, wurde eine zweite Schicht 306 über der ersten Schicht 302 unter Verwendung der Feldverteilung 304f derart abgeschieden und/oder strukturiert, dass eine Struktur 306s der zweiten Schicht 306 mit der Position des vergrabenen elektrisch geladenen Bereichs 304 korreliert. Die zweite Schicht 306 kann beispielsweise derart gebildet sein oder werden, dass die erste Schicht 302 direkt oberhalb des vergrabenen elektrisch geladenen Bereichs 304 frei oder weniger bedeckt von dem Material der zweiten Schicht 306 ist. Gemäß verschiedenen Ausführungsformen kann die zweite Schicht 306 den vergrabenen elektrisch geladenen Bereich 304 nur teilweise überlappen.
  • Anschaulich weist die zweite Schicht 306 eine Struktur 306s auf, die mit der Position des vergrabenen elektrisch geladenen Bereichs 304 in der ersten Schicht 302 korreliert. Der Bereich 302s der ersten Schicht direkt über dem vergrabenen elektrisch geladenen Bereich 304 (d.h. der Bereich 302s der ersten Schicht zwischen dem vergrabenen elektrisch geladenen Bereich 304 und der Oberfläche 302a der ersten Schicht 302) kann beispielsweise mittels der strukturierten zweiten Schicht 306 lokal beeinflusst werden. Dazu kann dieser Bereich 302s zumindest teilweise frei liegen, wobei Bereiche 302g lateral neben bzw. um diesen Bereich 302s herum von der zweiten Schicht 306 bedeckt sein können. Alternativ kann die zweite Schicht 306 einen Bereich 306s aufweisen, in welchem die zweite Schicht 306 gedünnt, porös, etc. ist, so dass der Bereich 302s der ersten Schicht durch den Bereich 306s der zweiten Schicht 306 hindurch beeinflusst (z.B. dotiert) werden kann.
  • 5 veranschaulicht ein schematisches Ablaufdiagramm eines Verfahrens 500 zum Prozessieren einer Schicht, gemäß verschiedenen Ausführungsformen, vgl. 6A bis 6D. Dabei weist das Verfahren 500 auf: in 510, das Dotieren einer Vielzahl von ersten Bereichen 304 eines Halbleiterwafers 302 derart, dass in jedem der ersten Bereiche 304 eine Raumladungszone RLZ gebildet wird, wobei die ersten Bereiche 304 in einem vordefinierten lateralen Muster nebeneinander angeordnet sind; in 520, das Aufwachsen einer beispielsweise epitaktischen Halbleiterschicht 502 auf den Halbleiterwafer 302 derart, dass die ersten Bereichen 304 abgedeckt werden, wobei ein von den jeweiligen Raumladungszonen RLZ erzeugtes elektrisches Feld 304f mit einer lateralen Feldverteilung durch eine freiliegende Oberfläche 502a der epitaktischen Halbleiterschicht 502 hindurch tritt; in 530, das Bilden einer strukturierten Maskierschicht 306 über der freiliegenden Oberfläche 502a der epitaktischen Halbleiterschicht 502 unter Verwendung der lateralen Feldverteilung derart, dass eine Vielzahl von zweiten Bereichen 502s der epitaktischen Halbleiterschicht 502 frei von der Maskierschicht 306 sind, wobei jeweils ein zweiter Bereich der Vielzahl von zweiten Bereichen 502s lateral überlappend oberhalb je eines ersten Bereichs der Vielzahl von ersten Bereichen 304 angeordnet ist; und, in 540, Dotieren der Vielzahl von zweiten Bereichen 502s der epitaktischen Halbleiterschicht 502 unter Verwendung der Maskierschicht 306.
  • 6A veranschaulicht einen Halbleiterwafer 302 in einer schematischen Seitenansicht oder Querschnittsansicht beispielsweise nachdem der Schritt 510 des Verfahrens 500 ausgeführt wurde, gemäß verschiedenen Ausführungsformen. In analoger Weise kann anstelle des Halbleiterwafers 302 jede geeignete Schicht 302 verwendet werden, z.B. eine Basis-Epitaxie-Schicht 302 oder jeder andere geeignete Träger 302, z.B. ein Einkristall-Substrat 302.
  • In dem Halbleiterwafer 302 ist mittels Dotierens eine Vielzahl von dotierten ersten Bereichen 304 gebildet. Diese Bereiche 304 können entgegengesetzt zum Halbleiterwafer 302 dotiert sein, d.h. jeweils einen p-n-Übergang bzw. eine Raumladungszone RLZ in dem Halbleiterwafer 302 bilden. Dabei sind die dotierten ersten Bereiche 304 in einem vordefinierten Muster nebeneinander angeordnet. Dieses Muster bildet, gemäß verschiedenen Ausführungsformen, die Grundlage für das Bilden einer sich selbst justierenden Maskierschicht 306.
  • In analoger Weise kann auch ein elektrisch geladener Bereich 304 in einem dielektrischen bzw. elektrisch nichtleitenden Substrat 302 oder in einer dielektrischen bzw. elektrisch nichtleitenden Schicht gebildet sein oder werden. Somit wird zwar nicht unbedingt ein p-n-Übergang erzeugt, jedoch jeweils ein elektrisch geladener Bereich der ein entsprechendes elektrisches Feld verursacht.
  • 6B veranschaulicht einen Halbleiterwafer 302 in einer schematischen Seitenansicht oder Querschnittsansicht beispielsweise nachdem die Schritte 510 und 520 des Verfahrens 500 ausgeführt wurden, gemäß verschiedenen Ausführungsformen. Dabei ist eine beispielsweise epitaktische Halbleiterschicht 502 auf dem Halbleiterwafer 302 angeordnet. Die Halbleiterschicht 502 ist beispielsweise halbleitend, so dass das von den dotierten ersten Bereichen 304 erzeugte elektrische Feld 304f die Halbleiterschicht 502 durchdringen kann (alternativ kann eine elektrisch isolierende Schicht 502 verwendet werden). Somit kann auf und/oder über der Oberfläche 502a der Halbleiterschicht 502 eine sich selbst justierende Maskierschicht 306 gebildet werden.
  • Anschaulich werden vergrabene elektrisch geladene Bereiche 304 dadurch gebildet, dass an einer Oberfläche 302a eines Substrats (in diesem Ausführungsbeispiel der Halbleiterwafer 302) elektrisch geladene Bereiche gebildet werden, z.B. mittels Dotierens, und dass anschließend eine Deckschicht (in diesem Ausführungsbeispiel die beispielsweise epitaktische Halbleiterschicht 502) auf der Oberfläche des Substrats gebildet wird zum Vergraben der elektrisch geladenen Bereiche 304. Dabei können das Substrat 302 und die Deckschicht 502 das gleiche Material aufweisen oder aus dem gleichen Material bestehen. Sofern das Substrat und die Deckschicht ein Halbleitermaterial aufweisen, können diese gleich dotiert sein, d.h. mit dem gleichen Dotiertyp (p- oder n-dotiert) und (optional) auch mit der gleichen Dotierkonzentration.
  • Das Aufwachsen der Epitaxie-Schichten oder anderer Schichten kann wie üblich mittels chemischer oder physikalischer Gasphasenabscheidung erfolgen. Das Dotieren kann beispielsweise thermisch oder mittels Ionenimplantation erfolgen.
  • 6C veranschaulicht einen Halbleiterwafer 302 in einer schematischen Seitenansicht oder Querschnittsansicht beispielsweise nachdem die Schritte 510, 520 und 530 des Verfahrens 500 ausgeführt wurden, gemäß verschiedenen Ausführungsformen. Wie hierin beschrieben ist kann eine strukturierte Maskierschicht 306 über der freiliegenden Oberfläche 502a der Halbleiterschicht 502 gebildet sein oder werden unter Verwendung der lateralen Feldverteilung, welche von den dotierten ersten Bereichen 304 erzeugt wird.
  • Die laterale Feldverteilung kann derart sein, dass das elektrische Feld direkt oberhalb (bezüglich Richtung 105) der dotierten ersten Bereiche 304 am größten ist. Somit kann die Maskierschicht 306 derart strukturiert sein oder werden, dass eine Vielzahl von zweiten Bereichen 502s der Halbleiterschicht 502 frei von der Maskierschicht 306 ist. Dabei ist jeweils ein Bereich 502s der Halbleiterschicht 502 lateral überlappend oberhalb je eines Bereichs 304 des Halbleiterwafers 302 angeordnet. Aufgrund des Ausnutzens der elektrischen Feldverteilung zur Selbstjustage der Maskierschicht 306 können die entsprechend direkt übereinander angeordneten Bereiche 304, 502s des Halbleiterwafers 302 und der Halbleiterschicht 502 einen minimalen Overlay-Versatz aufweisen.
  • 6D veranschaulicht einen Halbleiterwafer 302 in einer schematischen Seitenansicht oder Querschnittsansicht beispielsweise nachdem die Schritte 510, 520, 530 und 540 des Verfahrens 500 ausgeführt wurden, gemäß verschiedenen Ausführungsformen.
  • Unter Verwendung der strukturierten Maskierschicht 306 können die zweiten Bereiche 502s der Halbleiterschicht 502 lokal behandelt werden, z.B. dotiert werden.
  • Die epitaktische Halbleiterschicht 502 kann beispielsweise dotiert sein, z.B. in der gleichen Dotierung wie der Halbleiterwafer 302. Ferner können die zweiten Bereiche 502s der epitaktischen Halbleiterschicht 502 derart dotiert sein, dass in den zweiten Bereichen jeweils ein p-n-Übergang bzw. eine Raumladungszone entsteht. Beispielsweise können der Halbleiterwafer 302 und die epitaktische Halbleiterschicht 502 n-dotiert sein und die ersten Bereiche 304 des Halbleiterwafers 302 und die zweiten Bereiche 502s der Halbleiterschicht 502 können jeweils p-dotiert sein, oder umgekehrt. Somit entsteht in der Halbleiterschicht 502 aufgrund der Dotierung der zweiten Bereiche 502s eine Raumladungszone, die wiederum ein lateral inhomogenes elektrisches Feld erzeugt, dass erneut dazu verwendet werden kann, eine strukturierte Maskierschicht auf der Halbleiterschicht 502 zu bilden.
  • Das Verfahren 500 kann somit ferner aufweisen, z.B. anschließend an den Schritt 540, das (z.B. vollständige) Entfernen der Maskierschicht 306 und anschließend das Aufwachsen einer weiteren beispielsweise epitaktischen Halbleiterschicht analog zu dem Schritt 520 des Verfahrens 500. Mittels entsprechenden Wiederholens der Verfahrensschritte 520, 530 und 540 kann somit beispielsweise jeweils Schicht für Schicht ein vergrabener säulenförmiger Dotierbereich erzeugt werden, vgl. 1. Dabei kann jede der Epitaxie-Schichten eine Schichtdicke in einem Bereich von ungefähr 0,5 µm bis ungefähr 20 µm aufweisen, z.B. in einem Bereich von ungefähr 1 µm bis ungefähr 5 µm. Die Anzahl der Epitaxie-Schichten kann beispielsweise größer sein als 3, z.B. in einem Bereich von 5 bis 20.
  • Gemäß verschiedenen Ausführungsformen können jeweils die übereinander angeordneten Bereiche 304, 502s des Halbleiterwafers 302 (oder analog einer ersten Schicht 302) und der zweiten Schicht 502 einen gemeinsamen Dotierbereich bilden. Die Dotierung der Bereiche 304, 502s des vergrabenen säulenförmigen Dotierbereichs kann größer sein als ungefähr 1,00E+16/cm3, z.B. 1,00E+17/cm3 oder in einem Bereich von ungefähr 1,00E+16/cm3 bis ungefähr 1,00E+19/cm3 liegen. Die Dotierung des Trägers 302, 502 kann größer sein als ungefähr 1,00E+13/cm3, z.B. 1,00E+14/cm3 oder in einem Bereich von ungefähr 1,00E+13/cm3 bis ungefähr 1,00E+16/cm3 liegen.
  • 7 veranschaulicht ein schematisches Ablaufdiagramm eines Verfahrens 700 zum Erzeugen einer sich selbst ausrichtenden Maskierschicht, gemäß verschiedenen Ausführungsformen, vgl. 8A bis 8C. Dabei weist das Verfahren 700 auf: in 710, das Bilden einer Vielzahl von elektrisch geladenen Bereichen 304 in einem vordefinierten lateralen Muster nebeneinander in einer ersten Schicht 302 derart, dass die elektrisch geladenen Bereiche 304 ein elektrisches Feld 304f mit einer zu dem lateralen Muster korrespondierenden Feldverteilung oberhalb der ersten Schicht 302 erzeugen; in 720, das Bilden einer elektroaktiven Schicht 306 oberhalb der ersten Schicht 302, wobei die elektroaktive Schicht 306 entsprechend dem lateralen Muster der Feldverteilung von dem elektrischen Feld 304f beeinflusst wird; und, in 730, das Behandeln der elektroaktiven Schicht 306 derart, dass die elektroaktive Schicht 306 entsprechend dem lateralen Muster teilweise entfernt 306s wird.
  • Das teilweise Entfernen der elektroaktiven Schicht 306 kann als Strukturieren der elektroaktiven Schicht 306 verstanden werden. Dabei korreliert die Struktur 306s (z.B. eine Vielzahl von Aussparungen 306s in der elektroaktiven Schicht 306) mit dem lateralen Muster (d.h. den jeweiligen Positionen in der Fläche quer zur Richtung 105) der elektrisch geladenen Bereiche 304.
  • Gemäß verschiedenen Ausführungsformen kann das elektrische Feld 304f die elektroaktive Schicht 306 durchdringen und lokal deren Löslichkeit oder eine andere Eigenschaft (z.B. deren Hafteigenschaften oder chemischen Eigenschaften) beeinflussen, so dass die elektroaktive Schicht 306 teilweise entfernt werden kann.
  • Die strukturierte elektroaktive Schicht 306 kann selbst als Maskierschicht verwendet werden oder dazu genutzt werden, eine strukturierte Maskierschicht zu erzeugen. Beispielsweise kann die strukturierte elektroaktive Schicht 306 als Keimschicht für einen Beschichtungsprozess oder als Ablöseschicht für einen Ablöse-(Lift-off)-Prozess fungieren. Ferner kann die strukturierte elektroaktive Schicht 306 als optische Interferenzschicht oder Spiegelschicht verwendet werden, um die Belichtung einer darüberliegenden Photolackschicht zu beeinflussen. Diese Photolackschicht kann dann beispielsweise homogen bestrahlt werden, wobei das Pattern (Muster) in der Photolackschicht von der darunterliegenden strukturierten elektroaktiven Schicht 306 gebildet wird.
  • Es versteht sich, dass Aspekte der hierin beschriebenen verschiedenen Ausführungsformen jeweils in ähnlicher Weise aufeinander übertragen oder miteinander kombiniert werden können. Allgemein ergeben sich verschiedene Möglichkeiten, die Informationen des elektrischen Feldes, welches von vergrabenen elektrisch geladenen Bereichen erzeugt wird, zum Strukturieren einer Maskierschicht zu verwenden.
  • Die Informationen des elektrischen Feldes können auch aktiv genutzt werden, z.B. mittels eines Messverfahrens ermittelt werden, woraufhin aktiv in einen Strukturierungsprozess einer Maskierschicht eingegriffen werden kann. Beispielsweise kann das Aufwachsen einer Maskierschicht lokal mittels eines Lasers oder Ähnlichem basierend auf den Ermittelten Informationen beeinflusst werden. Ferner kann auch das teilweise Entfernen einer Maskierschicht lokal mittels eines Lasers oder Ähnlichem basierend auf den Ermittelten Informationen beeinflusst werden.
  • Im Folgenden sind beispielhaft zwei verschiedene Messverfahren beschrieben, mittels derer das elektrische Feld ausgemessen werden kann bzw. mittels derer die (beispielsweise laterale) Feldverteilung des elektrischen Feldes ermittelt werden kann.
  • 9A zeigt beispielhaft eine Abbildung einer Oberfläche einer Schicht, wobei in der Schicht elektrisch geladene Bereiche 304 vergraben sind, wie es hierin gemäß verschiedenen Ausführungsformen beschrieben ist. Die Abbildung wurde mittels der so genannten Scanning Spreading Resistance Microscopy (SSRM) erstellt. SSRM ist eine abgewandelte Form der Rasterkraftmikroskopie (AFM, SFM, engl. atomic/scanning force microscopy), wobei die dafür notwendigen Messgeräte kommerziell erhältlich sind.
  • Die vergrabenen elektrisch geladenen Bereiche 304 sind dunkel dargestellt und korrespondieren mit einem geänderten Messwiderstand (Spreading Resistance).
  • 9B veranschaulicht einen Linienscan 900b des Messwiderstandes 900y entlang der X-Richtung 900x. Anhand derartiger Messungen können die Positionen der vergrabenen elektrisch geladenen Bereiche 304 ermittelt werden. Auch ist ersichtlich, dass eine Schicht aufgrund des elektrischen Feldes lokal unterschiedlich beeinflusst werden kann.
  • 10A zeigt beispielhaft eine Abbildung einer Oberfläche einer Schicht, wobei in der Schicht elektrisch geladene Bereiche 304 vergraben sind, wie es hierin gemäß verschiedenen Ausführungsformen beschrieben ist. Die Abbildung wurde mittels der so genannten Scanning voltage microscopy (SVM) erstellt. SVM ist eine abgewandelte Form der Rasterkraftmikroskopie, wobei die dafür notwendigen Messgeräte kommerziell erhältlich sind.
  • Die vergrabenen elektrisch geladenen Bereiche 304 sind hell dargestellt und korrespondieren mit einer hohen Messspannung.
  • 10B veranschaulicht zwei Linienscans 1000a, 1000b der jeweiligen Messspannung 1000y entlang der X-Richtung 1000x. Anhand derartiger Messungen können die Positionen der vergrabenen elektrisch geladenen Bereiche 304 ermittelt werden. Auch ist ersichtlich, dass eine Schicht aufgrund des elektrischen Feldes lokal unterschiedlich beeinflusst werden kann.
  • Mit beiden vorangehend dargestellten Methoden können die vergrabenen elektrisch geladenen Bereiche 304, z.B. p-Gebiete in einer n-dotierten Schicht oder n-Gebiete in einer p-dotierten Schicht gemessen werden, wobei die elektrisch geladenen Bereiche 304 tiefer als 500 nm oder 1 µm vergraben sind.
  • Zum Ermitteln der elektrischen Feldverteilung können auch andere geeignete Verfahren genutzt werden, z.B. die so genannte Scanning capacitance microscopy (SCM), Raster-Sonden-Mikroskopie, oder Rastertunnelmikroskopie.
  • Gemäß verschiedenen Ausführungsformen werden Verfahren zur Herstellung von Resiststrukturen (bzw. einer strukturierten Maskierschicht) bereitgestellt, ausgehend und selbstjustierend zu bereits vorhandenen, vergrabenen Dotiergebieten, ohne den Einsatz von Photolithographie.
  • Als elektroaktives Material kann beispielsweise ein chemischer Precursor in einem CVD-Verfahren verwendet werden, wobei der chemischer Precursor sensitiv auf das elektrische Feld reagiert. Beispielsweise können elektroaktive/elektrosensitive Polymere zum Einsatz kommen.
  • Ein vergrabenes Dotiergebiet kann auch einen Lack oder Ähnliches beeinflussen, so dass sich eine Struktur in dem Lack entsprechend zu dem vorhandenen vergrabenen Dotiergebiet ausbildet.
  • Gemäß verschiedenen Ausführungsformen kann eine Vorrichtung Folgendes aufweisen: einen vergrabenen elektrisch geladenen Bereich an einer vordefinierten Position in einer ersten Schicht, wobei der vergrabene elektrisch geladene Bereich derart eingerichtet ist, dass dieser ein elektrisches Feld mit einer lateralen inhomogenen Feldverteilung oberhalb der ersten Schicht erzeugt; und eine (z.B. strukturierte) zweite Schicht über der ersten Schicht, wobei die zweite Schicht ein elektroaktives Material aufweist. Die Vorrichtung kann analog zu den hierin beschriebenen Verfahren ausgestaltet sein. Die Vorrichtung kann beispielsweise Teil eines Halbleiterbauelements sein.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Erzeugen einer sich selbst ausrichtenden Maskierschicht Folgendes aufweisen: Bilden einer Vielzahl von elektrisch geladenen Bereichen in einem vordefinierten lateralen Muster nebeneinander in einer ersten Schicht derart, dass die elektrisch geladenen Bereiche ein elektrisches Feld mit einer zu dem lateralen Muster korrespondierenden Feldverteilung oberhalb der ersten Schicht erzeugen, Bilden einer strukturierten elektroaktiven Schicht oberhalb der ersten Schicht, wobei die strukturierte elektroaktive Schicht entsprechend dem lateralen Muster der Feldverteilung des elektrischen Feldes gebildet wird.

Claims (20)

  1. Verfahren (300) aufweisend: • Bilden(310) eines vergrabenen elektrisch geladenen Bereichs (304) an einer vordefinierten Position in einer ersten Schicht (302) derart, dass der vergrabene elektrisch geladene Bereich (304) ein elektrisches Feld (304f) mit einer lateralen inhomogenen Feldverteilung oberhalb der ersten Schicht (302) erzeugt; und • Bilden (320) einer zweiten Schicht (306) über der ersten Schicht (302) unter Verwendung der Feldverteilung (304f) derart, dass eine Struktur (306s) der zweiten Schicht (306) mit der Position des vergrabenen elektrisch geladenen Bereichs (304) korreliert, • wobei die zweite Schicht (306) ein elektroaktives Material aufweist, das von dem elektrischen Feld des vergrabenen elektrisch geladenen Bereichs (304) beeinflusst wird.
  2. Verfahren (300) gemäß Anspruch 1, wobei die erste Schicht (302) ein elektrisch isolierendes Material aufweist oder daraus besteht.
  3. Verfahren (300) gemäß Anspruch 1, wobei die erste Schicht (302) ein elektrisch halbleitendes Material aufweist oder daraus besteht.
  4. Verfahren (300) gemäß Anspruch 2 oder 3, wobei das Bilden des vergrabenen elektrisch geladenen Bereichs (304) ein Dotieren der ersten Schicht (302) aufweist, wobei der vergrabene elektrisch geladene Bereich (304) ein dotierter Bereich der ersten Schicht (302) ist.
  5. Verfahren (300) gemäß Anspruch 4, wobei das Bilden des vergrabenen elektrisch geladenen Bereichs (304) das Bilden einer Raumladungszone (RLZ) aufweist derart, dass der vergrabene elektrisch geladene Bereich (304) mittels der Raumladungszone (RLZ) bereitgestellt ist.
  6. Verfahren (300) gemäß Anspruch 5, ferner aufweisend: das Bestrahlen der ersten Schicht (302) mit elektromagnetischer Strahlung, und/oder Erwärmen der ersten Schicht (302) und/oder Anlegen einer elektrischen Spannung an die erste Schicht (302) derart, dass die Feldstärke des von der Raumladungszone (RLZ) erzeugten elektrischen Feldes erhöht wird.
  7. Verfahren (300) gemäß einem der Ansprüche 1 bis 6, wobei das Bilden des vergrabenen elektrisch geladenen Bereichs (304) das Bilden des elektrisch geladenen Bereichs (304) an einer Oberfläche (302a) eines Substrats (302) aufweist und anschließend das Aufbringen einer Deckschicht (502) auf die Oberfläche (302a) des Substrats (302) zum Vergraben des elektrisch geladenen Bereichs (304).
  8. Verfahren (300) gemäß Anspruch 7, wobei das Substrat ein Siliziumwafer ist und wobei die Deckschicht eine epitaktische Siliziumschicht ist.
  9. Verfahren gemäß einem der Ansprüche 1 bis 8, wobei die zweite Schicht (306) ein elektroaktives Polymer aufweist.
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, wobei das Bilden der zweiten Schicht (306) derart erfolgt, dass diese die erste Schicht (302) maskiert, wobei ein Bereich der ersten Schicht (302) oberhalb des vergrabenen elektrisch geladenen Bereichs (304) frei von der zweiten Schicht (306) ist.
  11. Verfahren gemäß Anspruch 10, ferner aufweisend: Dotieren des Bereichs der ersten Schicht (302) oberhalb des vergrabenen elektrisch geladenen Bereichs (304) mittels der zweiten Schicht (306) als Maskierschicht (306) .
  12. Verfahren gemäß einem der Ansprüche 1 bis 11, ferner aufweisend: Bilden einer Maskierschicht (306) mittels der zweiten Schicht (306) derart, dass die Maskierschicht (306) die erste Schicht (302) maskiert, wobei ein Bereich der ersten Schicht (302) oberhalb des vergrabenen elektrisch geladenen Bereichs (304) frei von der Maskierschicht (306) ist.
  13. Verfahren gemäß Anspruch 12, ferner aufweisend: Dotieren des Bereichs der ersten Schicht (302), welcher oberhalb des vergrabenen elektrisch geladenen Bereichs (304) angeordnet ist, mittels der Maskierschicht (306).
  14. Verfahren aufweisend: • Bilden eines vergrabenen elektrisch geladenen Bereichs (304) an einer vordefinierten Position in einer ersten Schicht (302) derart, dass der vergrabene elektrisch geladene Bereich (304) ein elektrisches Feld mit einer lateralen inhomogenen Feldverteilung oberhalb der ersten Schicht (302) erzeugt; • das Ermitteln der lateral inhomogenen Feldverteilung des elektrischen Feldes; und • Bilden einer zweiten Schicht (306) über der ersten Schicht (302) unter Verwendung der ermittelten Feldverteilung derart, dass eine Struktur (306s) der zweiten Schicht (306) mit der Position des vergrabenen elektrisch geladenen Bereichs (304) korreliert.
  15. Verfahren gemäß Anspruch 14, wobei das Bilden der zweiten Schicht (306) mittels Laser-unterstützter Deposition unter Verwendung der ermittelten Feldverteilung erfolgt.
  16. Verfahren gemäß einem der Ansprüche 14 oder 15, wobei das Bilden der zweiten Schicht (306) derart erfolgt, dass diese die erste Schicht (302) maskiert, wobei ein Bereich der ersten Schicht (302) oberhalb des vergrabenen elektrisch geladenen Bereichs (304) frei von der zweiten Schicht (306) ist.
  17. Verfahren (500) aufweisend: • Dotieren (510) einer Vielzahl von ersten Bereichen (304) eines Halbleiterwafers (302) derart, dass in jedem der ersten Bereiche (304) eine Raumladungszone (RLZ) gebildet wird, wobei die ersten Bereiche (304) in einem vordefinierten lateralen Muster nebeneinander angeordnet sind; • Aufbringen (520) einer Halbleiterschicht (502) auf den Halbleiterwafer (302) derart, dass die ersten Bereiche (304) abgedeckt werden, wobei ein von den jeweiligen Raumladungszonen (RLZ) erzeugtes elektrisches Feld (304f) mit einer lateralen Feldverteilung durch eine freiliegende Oberfläche (502a) der Halbleiterschicht (502) hindurch tritt; • Bilden einer strukturierten Maskierschicht (306) über der freiliegenden Oberfläche (502a) der Halbleiterschicht (502) unter Verwendung der lateralen Feldverteilung derart, dass eine Vielzahl von zweiten Bereichen (502s) der Halbleiterschicht (502) frei von der Maskierschicht (306) ist, wobei jeweils ein zweiter Bereich der Vielzahl von zweiten Bereichen (502s) lateral überlappend oberhalb je eines ersten Bereichs der Vielzahl von ersten Bereichen (304) angeordnet ist; und • Dotieren der Vielzahl von zweiten Bereichen (502s) der Halbleiterschicht (502) unter Verwendung der Maskierschicht (306); • wobei das Bilden der strukturierten Maskierschicht (306) unter Verwendung eines elektroaktiven Materials erfolgt.
  18. Verfahren gemäß Anspruch 17, wobei der Halbleiterwafer (302) ein Siliziumwafer ist und wobei die Halbleiterschicht (502) eine epitaktische Siliziumschicht ist.
  19. Verfahren gemäß Anspruch 17 oder 18, wobei das Bilden der strukturierten Maskierschicht (306) unter Verwendung eines elektroaktiven Polymers erfolgt.
  20. Verfahren (700) zum Erzeugen einer sich selbst ausrichtenden Maskierschicht, das Verfahren (700) aufweisend: • Bilden (710) einer Vielzahl von elektrisch geladenen Bereichen (304) in einem vordefinierten lateralen Muster nebeneinander in einer ersten Schicht (302) derart, dass die elektrisch geladenen Bereiche (304) ein elektrisches Feld mit einer zu dem lateralen Muster korrespondierenden Feldverteilung (304f) oberhalb der ersten Schicht (302) erzeugen, • Bilden (720) einer elektroaktiven Schicht (306) oberhalb der ersten Schicht (302), wobei die elektroaktive Schicht (306) entsprechend dem lateralen Muster der Feldverteilung von dem elektrischen Feld (304f) beeinflusst wird; und • Behandeln (730) der elektroaktiven Schicht (306) derart, dass die elektroaktive Schicht (306) entsprechend dem lateralen Muster teilweise entfernt wird.
DE102016106691.5A 2016-04-12 2016-04-12 Verfahren zum Erzeugen einer selbstausrichtenden Maskierschicht Active DE102016106691B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016106691.5A DE102016106691B4 (de) 2016-04-12 2016-04-12 Verfahren zum Erzeugen einer selbstausrichtenden Maskierschicht
US15/485,232 US10468248B2 (en) 2016-04-12 2017-04-12 Method for producing a self-aligning masking layer
CN201710236661.8A CN107293479B (zh) 2016-04-12 2017-04-12 用于产生自对准的掩蔽层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016106691.5A DE102016106691B4 (de) 2016-04-12 2016-04-12 Verfahren zum Erzeugen einer selbstausrichtenden Maskierschicht

Publications (2)

Publication Number Publication Date
DE102016106691A1 DE102016106691A1 (de) 2017-10-12
DE102016106691B4 true DE102016106691B4 (de) 2021-09-02

Family

ID=59929599

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016106691.5A Active DE102016106691B4 (de) 2016-04-12 2016-04-12 Verfahren zum Erzeugen einer selbstausrichtenden Maskierschicht

Country Status (3)

Country Link
US (1) US10468248B2 (de)
CN (1) CN107293479B (de)
DE (1) DE102016106691B4 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227047A1 (en) 2002-06-11 2003-12-11 Cheng-Yuan Hsu Split-gate flash memory structure and method of manufacture
DE102005022129A1 (de) 2005-05-12 2006-11-16 Infineon Technologies Ag Feldeffedttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
US20120147653A1 (en) 2010-12-08 2012-06-14 Chung Shine C Circuit and system of a high density anti-fuse
US9105712B1 (en) 2014-09-02 2015-08-11 Tower Semiconductors Ltd. Double RESURF LDMOS with separately patterned P+ and N+ buried layers formed by shared mask

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401436B2 (en) * 2011-05-05 2016-07-26 Qualcomm Incorporated Multiple control transcap variable capacitor
US9685482B2 (en) * 2015-03-09 2017-06-20 Semiconductor Components Industries, Llc Image sensor with buried-channel drain (BCD) transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227047A1 (en) 2002-06-11 2003-12-11 Cheng-Yuan Hsu Split-gate flash memory structure and method of manufacture
DE102005022129A1 (de) 2005-05-12 2006-11-16 Infineon Technologies Ag Feldeffedttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
US20120147653A1 (en) 2010-12-08 2012-06-14 Chung Shine C Circuit and system of a high density anti-fuse
US9105712B1 (en) 2014-09-02 2015-08-11 Tower Semiconductors Ltd. Double RESURF LDMOS with separately patterned P+ and N+ buried layers formed by shared mask

Also Published As

Publication number Publication date
CN107293479A (zh) 2017-10-24
DE102016106691A1 (de) 2017-10-12
US20170294299A1 (en) 2017-10-12
CN107293479B (zh) 2021-03-12
US10468248B2 (en) 2019-11-05

Similar Documents

Publication Publication Date Title
DE102014100055B4 (de) Verfahren zum Bearbeiten eines Trägers, Träger, elektronische Vorrichtung und Lithographiemaske
DE2844162A1 (de) Ionenimplantationsverfahren und dessen anwendung
DE102006014801A1 (de) THz-Antennen-Array, System und Verfahren zur Herstellung eines THz-Antennen-Arrays
DE19708766C2 (de) Lithographiemaske und Verfahren zur Herstellung derselben
DE69921254T2 (de) Mikrovorrichtung und strukturelle Komponenten derselben
DE102015102225A1 (de) Verfahren zur Verarbeitung einer Schicht und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE3789585T2 (de) Leitende organische Struktur.
DE102017110945A1 (de) Finfet-Vorrichtung mit verringerter Breite
EP3510389A1 (de) Vorrichtung basierend auf einem nanodrahtkreuz zur messung kleiner potentiale einer probe, verfahren zur herstellung der vorrichtung und verwendung der vorrichtung
DE102016106691B4 (de) Verfahren zum Erzeugen einer selbstausrichtenden Maskierschicht
EP2926199B1 (de) Lithographieverfahren und lithographievorrichtung für bauteile und schaltungen mit strukturabmessungen im mikro- und nanobereich
DE112010003053B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102016114521A1 (de) Lithografische Graviermaschine
DE102014107531A1 (de) Verfahren zur Verarbeitung eines Trägers und Träger
DE69021284T2 (de) Verfahren zur Herstellung und Verwendung einer Hochauflösungs-Lithographie-Maske.
DE102008054072A1 (de) Selbstkorrigierendes Substrathaltesystem für die Fokussteuerung in Belichtungssystemen
DD206924A3 (de) Verfahren zum herstellen einer freitragenden abstandsmaske
DE10000707B4 (de) Herstellungsverfahren für leuchtende Strukturen auf Siliziumsubstrat
DE102007015499A1 (de) Effizienzsteigerung für die Lithographie von Kontaktdurchführungen und Kontakten unter Anwendung einer Doppelbelichtung auf der Grundlage von linienartigen Strukturelementen
EP1759247B1 (de) Verfahren zur elektrostatischen strukturierung einer substratoberfläche und rastersonden-lithographieverfahren damit
DE102009042514A1 (de) Verfahren und Vorrichtung mit SOI-Substratdotierung
DE102006010495B4 (de) Verfahren und Substrat zur Immobilisierung von Biomolekülen
DE10142593B4 (de) Verfahren zur gegenseitigen Justierung von Strukturen auf einer Mehrebenen-Phasenschiebemaske
DE2511487C2 (de) Verfahren zur Herstellung eines vertikalen Sperrschicht-Feldeffekttransistors

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative