CN107293479B - 用于产生自对准的掩蔽层的方法 - Google Patents

用于产生自对准的掩蔽层的方法 Download PDF

Info

Publication number
CN107293479B
CN107293479B CN201710236661.8A CN201710236661A CN107293479B CN 107293479 B CN107293479 B CN 107293479B CN 201710236661 A CN201710236661 A CN 201710236661A CN 107293479 B CN107293479 B CN 107293479B
Authority
CN
China
Prior art keywords
layer
region
regions
charged
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710236661.8A
Other languages
English (en)
Other versions
CN107293479A (zh
Inventor
H.阿斯曼
F.布劳恩
M.丹克尔曼
S.德林
K.弗里德里希
U.格奇克斯
A.格赖纳
R.鲁道夫
J.施奈德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107293479A publication Critical patent/CN107293479A/zh
Application granted granted Critical
Publication of CN107293479B publication Critical patent/CN107293479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及用于产生自对准的掩蔽层的方法。根据不同的实施例，一种方法可以具有如下内容：在第一层中在预先限定的位置处形成被埋置的带电区域，使得被埋置的带电区域在第一层之上产生具有横向不均匀的场分布的电场；以及在使用所述场分布的情况下，在第一层上方形成第二层，使得第二层的结构与被埋置的带电区域的位置相互关联。

Description

用于产生自对准的掩蔽层的方法
技术领域
本发明涉及一种用于产生自对准的掩蔽层（Maskierschicht）的方法或一种用于对层进行处理的方法。
背景技术
在半导体工业中，常规地通过如下方式在层中形成局部的掺杂：掺杂材料要么借助扩散要么借助离子注入而被引入到该层中。为了在层中产生局部掺杂或者掺杂图案，常规地使用光刻工艺。在此，在要掺杂的层上产生被结构化的（strukturiert）光致抗蚀剂层作为掩蔽层，并且紧接着借助所述掩蔽层向该层局部地进行掺杂。被结构化的光致抗蚀剂层通常被称作软掩模（英语：soft mask），并且例如通过如下方式产生：光致抗蚀剂层部分地被曝光，并且接着根据曝光而部分地被去除。因此，借助接着残留的被结构化的光致抗蚀剂层，层可以部分地被掩蔽。这样的光刻工艺以多种不同的修改方案而是已知的。也可以为此使用被结构化的光致抗蚀剂层，以便（例如借助刻蚀）结构化在下面的其他层，使得所述在下面的其他层可以被用作所谓的硬掩模（英语：hard mask）。
借助掩蔽层，因此例如可以向在下面的层局部地进行掺杂，或者另外对所述在下面的层局部地进行加工（behandeln）。在此，常规地，相对于在下面的要掩蔽的层来对准（英语：alignment）掩蔽层，例如借助在相应的曝光之前的所谓的对准序列（Alignment-Sequenz）来对准掩蔽层，其中例如使用在该层中的光学上可见的结构用于进行对准。在要处理的层叠堆中，因此需要多个对准步骤，以便以光刻方式分别产生被结构化的掩模。
在半导体技术中，例如可能必要的是，例如以多个光刻层级（Ebene）或借助多个光刻步骤，相继地执行多个制造步骤（例如结构化、涂覆（Beschichtung）、掺杂等），所述多个光刻层级和所述多个光刻步骤相继地在同一面上被实施。在此，相继进行的工艺步骤的结构（例如掺杂部、电接触部等）的重合精度（例如多个光刻图案的重合精度）对于总共产生的半导体结构而言是重要的。重合精度或定位精度（也称作叠对（Overlay）误差）与临界尺寸（CD：英语：critical dimension）互相配合地限制工艺窗口（Prozessfenster），在该工艺窗口中可以可靠地起作用地制造半导体结构。
发明内容
根据不同的实施形式，提供了一种方法，该方法使得能够产生相对于底座（Unterlage）自对准的被结构化的掩蔽层（掩蔽层的所谓的自对准（self-alignment））。这例如可以用于在层中产生局部的修改，而不必进行对准步骤。作为局部的修改例如考虑涂覆、刻蚀、掺杂等。
根据不同的实施形式，提供了一种方法，该方法使得能够对层进行结构化，而不使用光刻工艺，也就是尤其是不使用进行成像的曝光工艺。这样的层例如可以被用作掩蔽层。此外，这样的层本身可以是电子结构的功能组成部分，例如被结构化的层可以是被结构化的聚合物层，所述被结构化的聚合物层可以在电聚合物结构（例如聚合物晶体管）中承担至少一个功能。
这例如通过如下方式实现：在层中产生至少一个带电区域（elektrischgeladener Bereich），所述至少一个带电区域产生电场；并且作为掩蔽层或者用于产生掩蔽层的辅助层而使用电活性材料。例如，电活性材料可以通过如下方式局部地受影响：所述电活性材料对由在该层中提供的带电区域产生的电场起反应，以致相应地局部改变所述电活性材料的化学或者物理特性。电活性材料例如可以对如下电场起反应（称作电场敏感（electric field sensitiv）或者电活性（electroactiv））：所述电场由所述至少一个带电区域产生。在此，所述至少一个带电区域也可以埋置在衬底中，其中必须确保的是，该电场可以从该层中溢出（例如仅电绝缘材料和/或半导电的材料可以覆盖所述至少一个带电区域，或者所述至少一个带电区域可以仅被电绝缘材料和/或半导电的材料覆盖），以便局部地借助所述电场来影响所述电活性材料。
可替选地，该电场也可以在第一步骤中被测出，并且在第二步骤中，掩蔽层可以仅局部地被沉积在下面的要掩蔽的层上。例如，针对掩蔽层（或者可替选地也针对功能层）的沉积工艺可以基于所测量的电场而局部地受影响，例如借助激光来影响。
借助在这里所描述的方法，一方面可以减小费事的光刻步骤或对准步骤的数目。另一方面，由于自对准，也可以减小或者避免叠对误差、尤其是不对称的叠对误差。
根据不同的实施形式，一种方法可以具有如下内容：在第一层中在预先限定的位置处形成被埋置的带电区域，使得被埋置的带电区域在第一层之上产生具有横向不均匀的场分布的电场；以及在使用所述场分布的情况下，在第一层上方形成第二层，使得第二层的结构与被埋置的带电区域的位置相互关联。
此外，第一层可以具有电绝缘材料，或者由该电绝缘材料构成。尤其是，只要能导电的层（例如金属层）会屏蔽该电场，在第二层与第一层之间就可以不布置所述能导电的层（例如金属层）。高掺杂的半导体层也可以具有金属层的电学特性。
因此，第一层可以具有半导电的材料，或者由该半导电的材料构成。该半导电的材料例如可以仅弱掺杂（例如以小于10°20 cm-3的掺杂浓度来掺杂）或者不掺杂。明显地，第一层可以是电绝缘的或者是半导电的。
根据不同的实施形式，形成被埋置的带电区域可以具有对第一层的掺杂。被埋置的带电区域因此可以是第一层的经掺杂的区域。
根据不同的实施形式，形成被埋置的带电区域可以具有形成空间电荷区。该空间电荷区例如可以限定被埋置的带电区域。明显地，可以借助空间电荷区提供了带电区域，或者带电区域可以借助空间电荷区被提供。
该空间电荷区是借助两个相邻的不同掺杂的半导体材料形成的，或者借助两个相邻的不同掺杂的半导体材料而被形成，也就是借助n掺杂的和p掺杂的半导体区域形成，以致形成至少一个p-n结。在p-n结的n掺杂的区域中，带负电的电子过剩；而在p-n结的p掺杂的区域中，带正电的空穴过剩。由于在n掺杂的区域与p掺杂的区域之间的结区域中的载流子的浓度梯度，发生载流子的扩散，其中电子从n掺杂的区域到达p掺杂的区域中并且重新组合，而空穴从p掺杂的区域到达n掺杂的区域中并且重新组合。因而，在结区域中，在p型半导体中产生负空间电荷的过剩，在n型半导体中产生正空间电荷的过剩。这样形成的空间电荷区由于自由的（运动的）载流子的重新组合而耗尽。如在这里所描述的那样，该空间电荷区或经掺杂的区域的电场可以被充分利用（ausnutzen），以便产生与该电场自对准的被结构化的层。
根据不同的实施形式，该方法此外还可以具有：利用电磁辐射（例如利用光、UV光等）辐照至少第一层。由于该辐照，在第一层的p-n结中可以产生电子空穴对，所述电子空穴对分别在空间电荷区中彼此分开。因此，由p-n结产生的电场可能受影响（例如被增大）。
根据不同的实施形式，该方法此外还可以具有：加热至少第一层。例如，这可以从背侧来借助可加热的保持器进行。此外，这可以借助辐射加热器进行。由于在p-n结中的扩散过程与温度有关，所以空间电荷区的大小由于温度改变而改变。因此，由p-n结产生的电场可能受影响（例如被增大）。
根据不同的实施形式，该方法此外还可以具有：将电压至少施加到第一层上。在此，在截止方向上施加电压，也就是p掺杂的区域相对于n掺杂的区域被加载有负电压。因此，在空间电荷区的区域中的电场强度增强，这导致漂移电流提高。空间电荷区例如变得更大。因此，由p-n结产生的电场可能受影响（例如被增大）。
一般地，p-n结或空间电荷区可能受影响，使得由p-n结产生的电场的场强被提高。因此，场强也可以与电活性层的激活阈值相适配。
根据不同的实施形式，形成被埋置的带电区域可以具有：在衬底（也就是任意合适的底座、例如晶片或者外延层）的表面处形成带电区域，并且紧接着将覆盖层施加（例如生长）到衬底的表面上，以埋置带电区域。
根据不同的实施形式，衬底可以是硅晶片。在此，覆盖层可以是外延的硅层。根据不同的实施形式，第一层可以具有硅，或者由该硅构成。
例如，第一层可以是晶片，或者是晶片的部分（例如外延层）。此外，可以在晶片上或者在任意其他底座上提供第一层，或者第一层可以被提供在晶片上或者在任意其他底座上。第一层例如可以是硅层、硅晶片或者硅晶片的表面区域。
此外，第二层可以具有电活性材料（也称作电敏材料（elektrosensitivesMaterial））、例如电活性聚合物，或者由所述电活性材料（也称作电敏材料）、例如电活性聚合物构成。电活性材料例如可以由被埋置的带电区域的电场（例如横向不均匀地）来影响。
根据不同的实施形式，形成第二层可以具有：以被结构化的方式施加介电粒子，其中所述介电粒子由于该电场而部分地（例如横向不均匀地）粘附在第一层处。
该第一层例如也可以是层叠堆，也就是第一层可以具有多个层。
根据不同的实施形式，形成第二层可以具有如下内容：确定电场的（例如横向不均匀的）场分布；并且在使用所确定的关于场分布的信息的情况下形成第二层。
此外，形成第二层可以在使用所确定的场分布的情况下借助激光辅助沉积（LAD，Laser-unterstuetzter Deposition）进行。此外，形成第二层可以借助在化学气相沉积中的电敏感的前驱体（Pre-Cursor）而在使用所确定的场分布的情况下来进行。
此外，可以进行形成第二层，使得该第二层掩蔽第一层，其中第一层的横向重叠地在被埋置的带电区域之上的区域不含第二层。明显地，可以形成（例如被结构化的）掩蔽层，或者（例如被结构化的）掩蔽层可以被形成，所述（例如被结构化的）掩蔽层使被埋置的带电区域或直接在所述被埋置的带电区域之上的区域露出，或所述（例如被结构化的）掩蔽层较少地掩蔽被埋置的带电区域或直接在被埋置的带电区域之上的区域。
此外，该方法可以具有如下内容：借助作为掩蔽层的第二层，向第一层的直接处于被埋置的带电区域之上的区域进行掺杂。
此外，该方法可以具有如下内容：借助第二层形成掩蔽层，使得该掩蔽层掩蔽第一层，其中第一层的横向重叠地在被埋置的带电区域之上的区域不含该掩蔽层。
根据不同的实施形式，该层可以限定侧向的（即横向的）方向。该层可以在基于晶片的工艺中与晶片的主处理表面并行地走向。在这里所使用的词语“在...之上”在此涉及垂直于横向方向（即垂直于晶片的主处理表面）的方向。
此外，该方法可以具有如下内容：借助掩蔽层，向第一层的直接处于被埋置的带电区域之上的区域进行掺杂。
词语“横向重叠地”也涉及多个结构在晶片上或者在任何其他合适的底座上的相对布局，其中所观察的方向垂直于晶片的主处理表面，并且其中多个结构关于此方向相互至少部分地重合。
根据不同的实施形式，方法可以具有如下内容：向半导体晶片的多个第一区域进行掺杂，使得在第一区域的每个区域中都形成空间电荷区，其中所述第一区域以预先限定的横向图案并排地布置；将（例如外延的）半导体层生长（或者施加）到该半导体晶片上，使得所述第一区域被该半导体层遮盖，其中由相应的空间电荷区产生的具有横向场分布的电场穿过该半导体层的露出的表面；在使用横向场分布的情况下在该半导体层的露出的表面上方形成被结构化的掩蔽层，使得该半导体层的多个第二区域不含该掩蔽层，其中（例如横向重叠地或直接地）在多个第一区域中的每一个第一区域之上分别布置多个第二区域的一个第二区域；以及在使用该掩蔽层的情况下向半导体层的多个第二区域进行掺杂。
根据不同的实施形式，半导体晶片可以是硅晶片。在此，半导体层可以是外延的硅层。
此外，形成被结构化的掩蔽层可以在使用电活性材料、优选地电活性聚合物的情况下来进行。此外，在使用基于介电粒子或者分子的材料的情况下，优选地在使用介电聚合物的情况下，可以进行形成被结构化的掩蔽层。
根据不同的实施形式，用于产生自对准的掩蔽层的方法可以具有如下内容：以预先限定的横向图案并排地在第一层中形成多个带电区域，使得所述带电区域在第一层之上产生具有与横向图案对应的场分布的电场；在第一层之上形成电活性层，其中该电活性层根据场分布的横向图案受电场影响；以及对该电活性层进行加工，使得根据横向图案部分地去除该电活性层。
附图说明
本发明的实施例在附图中示出并且在下文更详细地予以阐述。
在附图中：
图1示出了半导体功率构件的层结构的示意图；
图2根据不同的实施形式示出了关于从半导体衬底中的掺杂区开始的电势线的变化过程的仿真结果；
图3根据不同的实施形式示出了用于对层进行处理的方法的示意性流程图；
图4A和图4B根据不同的实施形式分别示出了在用于对层进行处理的方法的不同工艺步骤期间的层的示意图；
图5根据不同的实施形式示出了用于对半导体晶片进行处理的方法的示意性流程图；
图6A至图6D根据不同的实施形式分别示出了在用于对半导体晶片进行处理的方法的不同工艺步骤期间的半导体晶片的示意图；
图7根据不同的实施形式示出了用于对层进行处理的方法的示意性流程图；
图8A至图8C根据不同的实施形式分别示出了在用于对层进行处理的方法的不同工艺步骤期间的层的示意图；
图9A和图9B根据不同的实施形式示出了用于确定在具有被埋置的带电区域的层之上的电场的空间分布的方法；以及
图10A和图10B根据不同的实施形式示出了用于确定在具有被埋置的带电区域的层之上的电场的空间分布的方法。
在以下的详细的说明书中，参照附入的附图，这些附图形成所述说明书的部分并且在这些附图中为了阐明而示出了具体的实施形式，在所述具体的实施形式中可以施行本发明。在这方面，参照所描述的（多个）附图的定向而使用诸如“上”、“下”、“在前面”、“在后面”、“前面的”、“后面的”等等之类的方向术语。因为实施形式的部件能够以多个不同的定向来定位，所以该方向术语用于进行阐明，而决不是限制性的。不言而喻的是，可以使用其他的实施形式，并且可以进行结构上的或者逻辑上的改变，而不偏离本发明的保护范围。不言而喻的是，只要没有具体地另外说明，就可以将在这里描述的不同的示例性实施形式的特征互相组合。因此，以下的详细的说明书不应在限制性意义上来理解，并且本发明的保护范围通过附上的权利要求书来限定。
在本说明书的范围内，词语“相连”、“连接”以及“耦合”被用于不仅描述直接的相连，而且描述间接的相连，描述直接的或者间接的连接以及直接的或者间接的耦合。在这些附图中，只要这是适宜的，就给相同的或者相似的要素配备有相同的附图标记。
具体实施方式
一般而言，位于被埋置的掺杂区上方的结构可以借助光刻来制造。在此，在被埋置的掺杂区上方的结构的对准可能是困难的，因为被埋置的掺杂区在露出的表面上例如没有充分可见到使其他光刻工艺与其对准。
示例性地，在图1中示意性示出在（例如以CoolMOS™技术）制造功率器件时对被埋置的掺杂部的结构化。在此，为了注入柱状掺杂区域106，使用多个注入抗蚀掩模（Implantationsresistmasken）。例如，在硅晶片102中或在基本外延层102中，可以借助离子注入来向第一区域106a进行掺杂。为此，使用以光刻方式结构化的第一抗蚀掩模，可以在第一光刻层级101a中提供了该以光刻方式结构化的第一抗蚀掩模，或者该以光刻方式结构化的第一抗蚀掩模可以被提供在第一光刻层级101a中。在去除该以光刻方式结构化的第一抗蚀掩模之后，第一外延层104a（也就是外延硅层104a）被生长到硅晶片102上。此后，借助以光刻方式结构化的第二抗蚀掩模，借助离子注入来向（在第一外延层104a中的）第二区域106b进行掺杂，可以在第二光刻层级101b中提供了所述以光刻方式结构化的第二抗蚀掩模，或者所述以光刻方式结构化的第二抗蚀掩模可以被提供在第二光刻层级101b中。随着所述步骤的重复，可以逐层地制造包括多个掺杂区域106a-106e（或也具有掺杂区域106f）的柱状掺杂区域106，其中所述掺杂区域106a-106e分别相继地被埋置在相关的外延层104a-104e下面。总共使用多个以光刻方式结构化的抗蚀掩模，这些以光刻方式结构化的抗蚀掩模分别被提供在相关的光刻层级101a-101f中。因此，例如可以制造如下掺杂区：该掺杂区比可利用掺杂工艺单独实现的情况更深。
柱状掺杂区域106或电子功率器件100的质量例如可以与抗蚀掩模相对彼此的重合精度或定位精度有关。明显地，这些掺杂区域106或电子功率器件100应尽可能全等地相叠布置，以致相应的掺杂区域106a-106e彼此间不出现横向偏移。在相应的光刻层级101a-101f中的光刻结构化可以要求不同的步骤，并且在工艺技术上可能是错综复杂的，例如重合调整（Justierung）和剂量调节可能是必要的。外延层104a-104e可以厚达好几微米。
在这样的处理中，对于任何新的层级所需的具有相应的重合调整和CD适配（英语：critical dimension，CD）的光刻结构化已全部被证明为是复杂的。
尤其是在制造譬如CoolMOS™器件之类的功率器件时，要突出对CD保真度（Treue）的要求以及对易出错地校准到位于相应的EPI层下面的校准标记（Justagemarken）的要求。
类似地，同样内容适用于其他结构化部和/或注入部，所述其他结构化部和/或注入部在多个光刻层级中或随着多个相继跟随的光刻工艺而产生。
不同的实施形式例如基于使用被埋置的掺杂区，所述被埋置的掺杂区的作用（例如其空间电荷区RLZ的电场）穿过所施加的EPI层而引起将材料自组织成针对随后的工艺步骤（例如注入）的掩蔽部。
可替选地，可以使用被考虑用于进行结构化的辅助材料到针对随后的工艺步骤（例如针对注入）的掩蔽部的自组织。
该方法的优点例如是，从结构化的第二层级起，不再需要常规的光刻。此外，所述结构从第二层级起具有近似完美的叠对，因为像差在这里不起作用。由此，取消针对以下的目前需要的工艺组成部分的必要性：
- 光刻掩模不再是必要的，这导致节省掩模成本；
- 晶片校准不再是必要的，由此取消了多个刻蚀步骤，所述刻蚀步骤仅用于校准标记刻蚀。这导致节省工艺步骤；
- 曝光装置不再是必要的，这导致节省工具成本；以及
- 特定于叠对关键的层级（speziell fuer Overlay-kritische Ebenen），工艺窗口不再受曝光装置的特性限制。
根据不同的实施形式已认识到，将用于结构化的材料或辅助材料自对准到被埋置的掺杂区是可能的。
借助在这里所描述的方法，例如能在工艺技术上极大地简化用于产生掺杂分布形状（Dotierprofile）的多个接连的且彼此相叠建立的光刻层级（如示例性地在图1中阐明的那样）。这样，例如能完全通过应用自组织的抗蚀材料或者所需的辅助层来替换借助要额外制作的光刻掩模的校准以及曝光，所述抗蚀材料或者辅助层例如与空间电荷区的E场对准。不再需要对晶片的进行结构化的曝光。结构转移自调整地实现。出于该原因，也不存在由像差和/或校准不精确性诱导的叠对误差。
图2依据仿真结果示出了穿过后来施加的外延层202的（经彩色编码的）电势线的变化过程。根据在制造电子器件时常见的量级，在仿真中作为对掺杂区204（参见图1的掺杂区域106a-106e）的掺杂已使用Na = 1.00E+17/cm³，以及作为对外延层202和块体材料（Bulk-Material）102的掺杂已使用Nd = 1.00E+14/cm³。
类似于电势线的源，施加到外延层202的表面上的电活性材料依据电场线来组织，所述电活性材料对预先限定的电势起反应。换言之，电活性材料依据被埋置的掺杂区204本身来组织。由此，对于已经存在的掺杂层级101a给出了抗蚀掩模本身的自校准，或者以类似的方式给出了为了结构化抗蚀掩模所需的辅助层的自校准。要产生的结构206s的大小也遵循现有的电势变化过程。此外，通过温度和可能的整面的照射（Beleuchtung），还可以影响围绕被埋置的带电区域204的空间电荷区的宽度（也就是所述空间电荷区沿着x方向的横向伸展），并且由此影响电势线的变化过程，这适合作为作用于结构大小的附加影响参数。因此，例如借助温度和/或简单的整面照射，可以有针对地性影响空间电荷区204的宽度，并且由此有针对性地影响结构206s的宽度。也可以将电压施加到块体材料（Bulk-Material）102上，以便实现该效果。结构206s例如可以是掩蔽层206中的通孔，使得外延层202的表面的对应的部分露出并且例如可以被加工或被修改（例如被刻蚀、被掺杂等）。
掩蔽层206的对应于掺杂区域204的区域206s也可以（相对于在y方向上的层厚度）只比掩蔽层206的其余部分更薄。
明显地，可以得到掩蔽层206在区域206s中的影响，该影响与掺杂区域204关于垂直于y方向的面的位置相互关联。掩蔽层206的结构206s可以（例如关于X方向或者关于垂直于y方向的面）与掺杂区域204横向重叠，并且可以在掺杂区域204之上（关于y方向）提供了所述掩蔽层206的结构206s，或者所述掩蔽层206的结构206s可以被提供在掺杂区域204之上（关于y方向）。
为了应用本方法，不需要用于校准和用于重合测量的光学结构。替代于此地，根据不同的实施形式需要电敏材料。
根据不同的实施形式，可以借助充分利用掺杂区204的空间电荷区来进行与自组织的、自调整的材料的极其不同的相互作用。这些相互作用接着允许如下结构产生：所述结构产生可以替换应用常规的光学光刻。在此例如如下机制可以起作用：
- 例如基于电活性抗蚀材料、例如电活性聚合物或者电活性有机材料，直接结构化在工艺技术上有效的抗蚀材料；
- 例如基于电泳材料或者电活性聚合物，将抗蚀材料间接结构化到自调整的电敏感的辅助层上方；和/或
- 确定电场的场强的空间分布，并且基于这些信息影响抗蚀材料或辅助层。
在采用辅助层时，可以应用不同的机制来结构化抗蚀材料，譬如充分利用薄层上的干涉（Interferenz）或者用作胚层（Keim-Schicht），在该胚层上可以以化学方式堆积抗蚀材料。在此，还可以应用其他机制。作为抗蚀材料或者对于抗蚀材料替选地，可以使用任何合适的材料。在此，不需要限制于作为掩蔽部层的光致抗蚀剂（Photoresist）。
如在图2中所阐明的那样，被埋置的带电区域204产生横向不均匀的电场（垂直于y方向来观察）。带电区域204在侧向（例如在x方向上）受限，例如被块体材料或者其他有半导体特性的材料或者不导电的材料包围，以致在外延层202的表面处得到相应的电场，所述电场反映了被埋置的带电区域204的位置（参见图9A和图10A）。
基于来自电场的信息对掩蔽层206进行结构化使得能够对于被埋置的带电区域204自校准掩蔽层206。
对于掩蔽层206而言，例如可以使用电活性（或电敏）材料，所述电活性（或电敏）材料的特性可能由于电场的存在而被影响，例如聚合物可以在电场中对准，并且因此例如影响所述聚合物的溶解度、层厚度等。也可以应用所谓的刺激响应性凝胶（stimuli-responsive Gel）或者智能凝胶（Smart-Gel）。也可以在载体凝胶中混入了电响应性（elektroresponsive）粒子，或者电响应性（elektroresponsive）粒子被混入到载体凝胶中。
掩蔽层206也可以借助电势支持的（Potential-gestuetzt）涂覆方法来施加，例如借助电镀、电泳涂覆、阴极电泳浸涂涂覆（kathodischen Elektrotauchbeschichtung）、电聚合（Elektropolymerisation）、电化学诱导聚合（ECIP）等来施加。借助电化学诱导聚合，例如可以制造表面受约束的（oberflaechengebunden）水凝胶。在此，被埋置的带电区域204的横向不均匀的电场可以局部地影响层生长，以致掩蔽层206可以对应于被埋置的带电区域204而被结构化或以被结构化的方式生长。
图3根据不同的实施形式（参见图4A和图4B）阐明了用于对层进行处理的方法300的示意性流程图。在此，方法300具有：在310中，在第一层302中在预先限定的位置处形成被埋置的带电区域304，使得被埋置的带电区域304在第一层302之上产生具有横向不均匀的场分布的电场304f；以及在320中，在使用所述电场304f的分布的情况下，在第一层302上方形成第二层306，使得第二层306的结构306s与被埋置的带电区域304的位置相互关联。
图4A以示意性侧视图或者横截面视图阐明了在根据不同的实施形式已实施了例如该方法300的步骤310之后的层302。该层302可以是任何任意合适的载体、例如晶片、层（例如基本外延层），或者是任何其他合适的底座、例如被涂覆的衬底。然而，该层302必须是介电的或者是有半导体特性的，以致在该层302中可以提供被埋置的区域304，该被埋置的区域304在该层302的表面302a处或在该表面302a之上产生电场304f。由被埋置的带电区域304在垂直于方向105（例如平行于方向101）的方向上的受限的横向（例如侧向）伸展造成地，电场304f例如从被埋置的带电区域304开始沿着该方向而变得更弱（明显地在横向上不均匀）。根据不同的实施形式，被埋置的带电区域304可以完全被第一层302的层材料包围。
图4B以示意性的侧视图或者横截面视图阐明了在根据不同的实施形式已实施了例如该方法300的步骤310和320之后的层302。如在这里所描述的那样，在使用所述电场304f的分布的情况下，在第一层302上方已沉积和/或结构化第二层306，使得第二层306的结构306s与被埋置的带电区域304的位置相互关联。例如可以形成了第二层306或者第二层306例如可以被形成，使得第一层302直接在被埋置的带电区域304之上没有或者较少地被第二层306的材料覆盖。根据不同的实施形式，第二层306可以与被埋置的带电区域304仅部分重叠。
明显地，第二层306具有结构306s，该结构306s与第一层302中的被埋置的带电区域304的位置相互关联。借助被结构化的第二层306，第一层的直接在被埋置的带电区域304上方的区域302s（也就是第一层的在被埋置的带电区域304与第一层302的表面302a之间的区域302s）例如可以局部受影响。为此，该区域302s可以至少部分露出，其中区域302g可以横向地在区域302s旁或围绕区域302s而被第二层306覆盖。可替选地，第二层306可以具有区域306s，在该区域306s中，第二层306是薄化的、多孔的等，以致第一层的区域302s可以穿过第二层306的区域306s而被影响（例如被掺杂）。
图5根据不同的实施形式（参见图6A至图6D）阐明了用于对层进行处理的方法500的示意性流程图。在此，该方法500具有：在510中，向半导体晶片302的多个第一区域304进行掺杂，使得在第一区域304的每个区域中都形成空间电荷区RLZ，其中第一区域304以预先限定的横向图案并排布置；在520中，使例如外延的半导体层502生长到半导体晶片302上，使得第一区域304被遮盖，其中由相应的空间电荷区RLZ产生的具有横向场分布的电场304f穿过外延半导体层502的露出的表面502a；在530中，在使用横向场分布的情况下，在外延半导体层502的露出的表面502a上方形成被结构化的掩蔽层306，使得外延半导体层502的多个第二区域502s不含掩蔽层306，其中横向重叠地在多个第一区域304的每一个第一区域之上分别布置多个第二区域502s的一个第二区域；以及在540中，在使用掩蔽层306的情况下，向外延半导体层502的多个第二区域502s进行掺杂。
图6A以示意性的侧视图或者横截面视图阐明了例如在根据不同的实施形式已实施了方法500的步骤510之后的半导体晶片302。类似地，代替使用半导体晶片302，可以使用任何合适的层302、例如基本外延层302，或者使用任何其他合适的载体302、例如单晶衬底302。
在半导体晶片302中，借助掺杂形成多个经掺杂的第一区域304。所述区域304可以与半导体晶片302相反地掺杂，也就是在半导体晶片302中分别形成p-n结或空间电荷区RLZ。在此，经掺杂的第一区域304以预先限定的图案并排布置。根据不同的实施形式，该图案形成用于形成自调整的掩蔽层306的基础。
类似地，也可以在介电的或不导电的衬底302中或者在介电的或不导电的层中形成了带电区域304，或者带电区域304也可以被形成在介电的或不导电的衬底302中或者在介电的或不导电的层中。因此，尽管不一定产生p-n结，但是分别产生如下带电区域：所述带电区域造成相应的电场。
图6B以示意性的侧视图或者横截面视图阐明了例如在根据不同的实施形式已实施了方法500的步骤510和520之后的半导体晶片302。在此，例如外延的半导体层502布置在半导体晶片302上。半导体层502例如是有半导体特性的，以致由经掺杂的第一区域304产生的电场304f可以穿透半导体层502（可替选地可以使用电绝缘的层502）。因此，在半导体层502的表面502a上和/或在半导体层502的表面502a上方可以形成自调整的掩蔽层306。
明显地，被埋置的带电区域304通过如下方式形式：在衬底（在该实施例中为半导体晶片302）的表面302a处，（例如借助掺杂）形成带电区域；并且紧接着在该衬底的表面上形成覆盖层（在该实施例中为例如外延的半导体层502），用以埋置带电区域304。在此，衬底302和覆盖层502可以具有相同的材料，或者由相同的材料构成。只要衬底和覆盖层具有半导体材料，所述衬底和覆盖层就可以相同地来掺杂，也就是利用相同的掺杂类型（p掺杂或者n掺杂）并且（可选地）也利用相同的掺杂浓度来掺杂。
外延层或者其他层的生长如常见的那样可以借助化学或者物理气相沉积来进行。掺杂例如可以以热学方式或者借助离子注入来进行。
图6C以示意性的侧视图或者横截面视图阐明了例如在根据不同的实施形式已实施了方法500的步骤510、520和530之后的半导体晶片302。如在这里所描述的那样，在使用横向的场分布的情况下，可以在半导体层502的露出的表面502a上方形成了被结构化的掩蔽层306，或者被结构化的掩蔽层306可以被形成在半导体层502的露出的表面502a上方，所述横向的场分布由经掺杂的第一区域304产生。
横向的场分布可以是，使得该电场直接在经掺杂的第一区域304之上（关于方向105）是最大的。因此，掩蔽层306可以是结构化的或者被结构化，使得半导体层502的多个第二区域502s不含掩蔽层306。在此，横向重叠地在半导体晶片302的每一个区域304之上分别布置半导体层502的一个区域502s。由于充分利用电场分布来对掩蔽层306自校准，所以半导体晶片302和半导体层502的相应直接叠在一起布置的区域304、502s可以具有最小叠对偏移。
图6D以示意性的侧视图或者横截面视图阐明了例如在根据不同的实施形式已实施了方法500的步骤510、520、530和540之后的半导体晶片302。
在使用被结构化的掩蔽层306的情况下，可以局部加工半导体层502的第二区域502s，例如向该第二区域502s进行掺杂。
例如可以向外延半导体层502进行掺杂，例如以与半导体晶片302相同掺杂的方式（in der gleichen Dotierung wie）进行掺杂。此外，可以向外延半导体层502的第二区域502s进行掺杂，使得在第二区域中分别形成p-n结或空间电荷区。例如，半导体晶片302和外延半导体层502可以是n掺杂的，而半导体晶片302的第一区域304和半导体层502的第二区域502s可以分别是p掺杂的，或者反之亦然。因此，由于第二区域502s的掺杂而在半导体层502中形成如下空间电荷区：该空间电荷区又产生横向不均匀的电场，该横向不均匀的电场可以重新被用于在半导体层502上形成被结构化的掩蔽层。
此外，该方法500因此还可以具有：例如紧接着步骤540，（例如完全）去除掩蔽层306，并且紧接着类似于该方法500的步骤520，生长另一例如外延的半导体层。借助相应重复方法步骤520、530和540，因此例如可以分别一层层地产生被埋置的柱状掺杂区域，参见图1。在此，外延层中的每个外延层都可以具有在从大约0.5µm到大约20µm的范围中的层厚度、例如在从大约1µm到大约5µm的范围中的层厚度。外延层的数目例如可以大于3，例如在从5到20的范围中。
根据不同的实施形式，半导体晶片302（或者类似地第一层302）和第二层502的叠在一起布置的区域304、502s在所有情况下都可以形成共同的掺杂区域。被埋置的柱状掺杂区域的区域304、502s的掺杂可以大于大约1.00E+16/cm³、例如 1.00E+17/cm³，或者处于从大约1.00E+16/cm³到大约1.00E+19/cm³的范围中。载体302、502的掺杂可以大于大约1.00E+13/cm³、例如 1.00E+14/cm³，或者处于从大约1.00E+13/cm³到大约1.00E+16/cm³的范围中。
图7根据不同的实施形式（参见图8A至图8C）阐明了用于产生自对准的掩蔽层的方法700的示意性流程图。在此，该方法700具有：在710中，以预先限定的横向图案并排地在第一层302中形成多个带电区域304，使得带电区域304在第一层302之上产生具有与横向图案对应的场分布的电场304f；在720中，在第一层302之上形成电活性层306，其中该电活性层306根据场分布的横向图案而受电场304f影响；以及在730中，对该电活性层306进行加工，使得该电活性层306根据横向图案部分地被去除306s。
部分地去除电活性层306可以被理解为对电活性层306的结构化。在此，结构306s（例如在电活性层306中的多个凹进部306s）与带电区域304的横向图案（也就是在横向于（quer zu）方向105的面中的相应的位置）相互关联。
根据不同的实施形式，电场304f可以穿透该电活性层306，并且局部地影响该电活性层306的溶解度或者其他特性（例如该电活性层306的附着特性或者化学特性），以致可以部分去除该电活性层306。
被结构化的电活性层306可以本身被用作掩蔽层，或者被用于产生被结构化的掩蔽层。例如，被结构化的电活性层306可以充当涂覆工艺的胚层或者充当剥离（Lift-off）工艺的剥离层。此外，被结构化的电活性层306可以被用作光学干涉层或者镜层，以便影响在下面的光致抗蚀剂层的曝光。光致抗蚀剂层接着例如可以均匀地被辐照，其中在光致抗蚀剂层中的图案（Pattern）由在下面的被结构化的电活性层306形成。
不言而喻的是，在这里所描述的不同的实施形式的各方面可以分别类似地被转用到彼此或者互相组合。一般地，得到将由被埋置的带电区域产生的电场的信息用于结构化掩蔽层的不同的可能性。
电场的信息也可以被主动使用，例如借助测量方法来确定，于是主动地可以介入掩蔽层的结构化工艺中。例如，局部地借助激光等，可以基于所确定的信息来影响掩蔽层的生长。此外，局部地借助激光等，也可以基于所确定的信息来影响掩蔽层的部分去除。
在下文中，示例性地描述了两个不同的测量方法，借助这些测量方法可以测出电场，或借助这些测量方法可以确定电场的（例如横向的）场分布。
图9A示例性地示出了层的表面的图像，其中在该层中埋置了带电区域304，如在这里根据不同的实施形式所描述的那样。该图像已借助所谓的扫描扩散电阻显微术（SSRM，Scanning Spreading Resistance Microscopy）来创建。SSRM是扫描力显微术（AFM、SFM，英语：atomic/scanning force microscopy（原子/扫描力显微术））的变换后的形式，其中为此所需的测量设备是市面上可买到的。
被埋置的带电区域304深色地示出，并且与改变的测量电阻（SpreadingResistance（扩展电阻））对应。
图9B阐明了测量电阻900y沿着X方向900x的行扫描900b。依据这样的测量，可以确定被埋置的带电区域304的位置。也清楚的是，由于电场而可以局部不同地影响层。
图10A示例性地示出了层的表面的图像，其中在该层中埋置了带电区域304，如在这里根据不同的实施形式所描述的那样。该图像已借助所谓的扫描电压显微术（SVM，Scanning voltage microscopy）来创建。SVM是扫描力显微术的变换后的形式，其中为此所需的测量设备是市面上可买到的。
被埋置的带电区域304浅色地示出，并且与高的测量电压对应。
图10B阐明了相应的测量电压1000y沿着X方向1000x的两个行扫描1000a、1000b。依据这样的测量可以确定被埋置的带电区域304的位置。也清楚的是，由于电场而可以局部不同地影响层。
利用两个在前面示出的方法，可以测量被埋置的带电区域304，例如测量n掺杂的层中的p区或者p掺杂的层中的n区，其中所述带电区域304埋置地比500nm或者1µm更深。
为了确定电场分布，也可以使用其他合适的方法，例如使用所谓的扫描电容显微术（SCM，Scanning capacitance microscopy）、扫描探针显微术或者扫描隧道显微术。
根据不同的实施方式，提供了用于制造抗蚀结构（或被结构化的掩蔽层）的方法，该方法基于并且自调整到已经存在的被埋置的掺杂区来制造抗蚀结构，而不采用光刻。
作为电活性材料，例如可以使用CVD方法中的化学前驱体，其中该化学前驱体对电场敏感地起反应。例如，可以采用电活性的/电敏感的聚合物。
被埋置的掺杂区也可以影响漆等，使得在漆中的结构相应于存在的被埋置的掺杂区来构造。
根据不同的实施形式，一种设备可以具有如下部分：在第一层中在预先限定的位置处的被埋置的带电区域，其中被埋置的带电区域配置为，使得该被埋置的带电区域在第一层之上产生具有横向不均匀的场分布的电场；和在第一层上方的（例如被结构化的）第二层，其中第二层具有电活性材料。该设备可以类似于在这里所描述的方法来构建。该设备例如可以是半导体器件的部分。
根据不同的实施形式，用于产生自对准的掩蔽层的方法可以具有如下内容：以预先限定的横向图案并排地在第一层中形成多个带电区域，使得这些带电区域在第一层之上产生具有与横向图案对应的场分布的电场；在第一层之上形成被结构化的电活性层，其中被结构化的电活性层根据电场的场分布的横向图案而形成。

Claims (23)

1.一种用于对层进行处理的方法，其具有：
•在第一层中在预先限定的位置处形成被埋置的带电区域，使得所述被埋置的带电区域在所述第一层之上产生具有横向不均匀的场分布的电场；以及
•在使用所述场分布的情况下，在所述第一层上方形成具有电活性材料的第二层，使得所述第二层的结构与所述被埋置的带电区域的位置相互关联，其中，所述第二层对所述被埋置的带电区域的所述电场起反应，以便进行自组织，以形成被结构化的层。
2.根据权利要求1所述的方法，
其中，所述第一层具有电绝缘的材料。
3.根据权利要求1所述的方法，
其中，所述第一层由电绝缘的材料构成。
4.根据权利要求1所述的方法，
其中，所述第一层具有半导电的材料。
5.根据权利要求1所述的方法，
其中，所述第一层由半导电的材料构成。
6.根据权利要求2至5之一所述的方法，
其中，所述形成被埋置的带电区域具有对所述第一层的掺杂，其中所述被埋置的带电区域是所述第一层的经掺杂的区域。
7.根据权利要求6所述的方法，
其中，所述形成被埋置的带电区域具有形成空间电荷区，使得所述空间电荷区限定所述被埋置的带电区域。
8.根据权利要求7所述的方法，此外还具有：
利用电磁辐射来辐照所述第一层，加热所述第一层和/或将电压施加到所述第一层上，使得提高由所述空间电荷区产生的电场的场强。
9.根据权利要求1所述的方法，
其中，所述形成被埋置的带电区域具有：在衬底的表面处形成所述带电区域，并且紧接着将覆盖层施加到所述衬底的所述表面上，以埋置所述带电区域。
10.根据权利要求9所述的方法，
其中，所述衬底是硅晶片，并且其中，所述覆盖层是外延硅层。
11.根据权利要求1所述的方法，
其中，所述第二层具有电活性聚合物。
12.根据权利要求1所述的方法，
其中，所述形成第二层具有：以被结构化的方式施加介电粒子，其中所述介电粒子由于所述电场而部分地粘附在所述第一层处。
13.根据权利要求1所述的方法，
其中，所述形成第二层具有：
•确定所述电场的横向不均匀的场分布；以及
•在使用所确定的场分布的情况下，形成所述第二层。
14.根据权利要求13所述的方法，
其中，在使用所述所确定的场分布的情况下，所述形成第二层借助激光辅助沉积进行。
15.根据权利要求1所述的方法，
其中，进行所述形成第二层，使得所述第二层掩蔽所述第一层，其中所述第一层的在所述被埋置的带电区域之上的区域不含所述第二层。
16.根据权利要求15所述的方法，此外还具有：
借助作为掩蔽层的所述第二层，向所述第一层的在所述被埋置的带电区域之上的所述区域进行掺杂。
17.根据权利要求1所述的方法，此外还具有：
借助所述第二层形成掩蔽层，使得所述掩蔽层掩蔽所述第一层，其中所述第一层的在所述被埋置的带电区域之上的区域不含所述掩蔽层。
18.根据权利要求17所述的方法，此外还具有：
借助所述掩蔽层，向所述第一层的布置在所述被埋置的带电区域之上的区域进行掺杂。
19.一种用于对半导体晶片进行处理的方法，其具有：
•向半导体晶片的多个第一区域进行掺杂，使得在所述第一区域的每个区域中都形成空间电荷区，其中所述第一区域以预先限定的横向图案并排地布置；
•将半导体层施加到所述半导体晶片上，使得所述第一区域被遮盖，其中由相应的空间电荷区产生的具有横向场分布的电场穿过所述半导体层的露出的表面；
•在使用所述横向场分布的情况下，在所述半导体层的露出的表面上方形成被结构化的掩蔽层，使得所述半导体层的多个第二区域不含所述掩蔽层，其中横向重叠地在所述多个第一区域的每一个第一区域之上分别布置所述多个第二区域的一个第二区域；以及
•在使用所述掩蔽层的情况下，向所述半导体层的所述多个第二区域进行掺杂。
20.根据权利要求19所述的方法，
其中，所述半导体晶片是硅晶片，并且其中，所述半导体层是外延硅层。
21.根据权利要求19或20所述的方法，
其中，所述形成被结构化的掩蔽层在使用电活性材料的情况下来进行。
22.根据权利要求21所述的方法，
其中，所述电活性材料是电活性聚合物。
23.一种用于产生自对准的掩蔽层的方法，该方法具有：
•以预先限定的横向图案并排地在第一层中形成多个带电区域，使得所述带电区域在所述第一层之上产生具有与所述横向图案对应的场分布的电场，
•在所述第一层之上形成电活性层，其中所述电活性层根据所述场分布的所述横向图案而受所述电场影响；以及
•对所述电活性层进行加工，使得根据所述横向图案部分地去除所述电活性层。
CN201710236661.8A 2016-04-12 2017-04-12 用于产生自对准的掩蔽层的方法 Active CN107293479B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016106691.5 2016-04-12
DE102016106691.5A DE102016106691B4 (de) 2016-04-12 2016-04-12 Verfahren zum Erzeugen einer selbstausrichtenden Maskierschicht

Publications (2)

Publication Number Publication Date
CN107293479A CN107293479A (zh) 2017-10-24
CN107293479B true CN107293479B (zh) 2021-03-12

Family

ID=59929599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710236661.8A Active CN107293479B (zh) 2016-04-12 2017-04-12 用于产生自对准的掩蔽层的方法

Country Status (3)

Country Link
US (1) US10468248B2 (zh)
CN (1) CN107293479B (zh)
DE (1) DE102016106691B4 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227047A1 (en) * 2002-06-11 2003-12-11 Cheng-Yuan Hsu Split-gate flash memory structure and method of manufacture
DE102005022129A1 (de) * 2005-05-12 2006-11-16 Infineon Technologies Ag Feldeffedttransistor und Verfahren zum Herstellen eines Feldeffekttransistors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI478168B (zh) 2010-12-08 2015-03-21 Chien Shine Chung 反熔絲記憶體及電子系統
US9401436B2 (en) * 2011-05-05 2016-07-26 Qualcomm Incorporated Multiple control transcap variable capacitor
US9105712B1 (en) 2014-09-02 2015-08-11 Tower Semiconductors Ltd. Double RESURF LDMOS with separately patterned P+ and N+ buried layers formed by shared mask
US9685482B2 (en) * 2015-03-09 2017-06-20 Semiconductor Components Industries, Llc Image sensor with buried-channel drain (BCD) transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227047A1 (en) * 2002-06-11 2003-12-11 Cheng-Yuan Hsu Split-gate flash memory structure and method of manufacture
DE102005022129A1 (de) * 2005-05-12 2006-11-16 Infineon Technologies Ag Feldeffedttransistor und Verfahren zum Herstellen eines Feldeffekttransistors

Also Published As

Publication number Publication date
CN107293479A (zh) 2017-10-24
US10468248B2 (en) 2019-11-05
US20170294299A1 (en) 2017-10-12
DE102016106691A1 (de) 2017-10-12
DE102016106691B4 (de) 2021-09-02

Similar Documents

Publication Publication Date Title
US10241391B2 (en) Method for processing a carrier, a carrier, an electronic device and a lithographic mask
US20110237022A1 (en) Implant alignment through a mask
KR101130489B1 (ko) 주입 공정 제어방법 및 그 시스템
KR100193402B1 (ko) 불순물 농도 프로파일 측정방법
CN107293479B (zh) 用于产生自对准的掩蔽层的方法
US7883909B2 (en) Method to measure ion beam angle
US20150255620A1 (en) Vtfts including offset electrodes
CN113035696B (zh) 半导体结构的制备方法和半导体结构
Sun et al. Encoding optoelectrical sub-components in an al2o3 nanowire for rewritable high-resolution nanopatterning
US7547648B2 (en) Fabricating nanoscale and atomic scale devices
CN111900196A (zh) 校准片及其制造方法
US9321633B2 (en) Process for producing 3-dimensional structure assembled from nanoparticles
US9093470B1 (en) VTFT formation using capillary action
US8193525B2 (en) Method for producing planar transporting resonance heterostructures
US20120098144A1 (en) Vertical electrode structure using trench and method for fabricating the vertical electrode structure
Guan et al. The nanofabrication of polydimethylsiloxane using a focused ion beam
Rea et al. Microscale Contacts for Nanowire Characterization Using Microscope Projection Photolithography
Punzón-Quijorna et al. MeV Si ion beam implantation as an effective patterning tool for the localized formation of porous silicon
CN107814353A (zh) 在透明柔性衬底上制备纳米针尖阵列的方法
CN113138294B (zh) 一种二维电子气浓度的调控方法
Luo et al. Design and Fabrication of Metamaterial Devices
Barri Fabrication and characterization of engineered dewetted Si-based transistors
Xu et al. Scanning Electrochemical Probe Lithography for Ultra‐Precision Machining of Micro‐Optical Elements with Freeform Curved Surface
Owen et al. Atomic Precision Advanced Manufacturing for Ultraprecise 2D Bipolar Devices.
KR101830536B1 (ko) 미세 구조가 형성된 pdms 스탬프 롤을 이용한 마이크로 구조를 갖는 태양 전지의 제조 방법 및 이에 따른 태양 전지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant