-
Ausführungs- und Realisierungsformen der Erfindung betreffen die Speicher, insbesondere die nichtflüchtigen Speicher vom elektrisch löschbaren und programmierbaren Typ (EEPROM), und speziell die Erkennung einer eventuellen Funktionsstörung des Speichers.
-
Die Erfindung wird insbesondere, jedoch nicht ausschließlich, für Speicher angewendet, die in der Lage sind, mit einem weiten Bereich von Versorgungsspannungen zu arbeiten, einschließlich schwacher Spannungen (zum Beispiel von 1,6 V bis 5,5 V).
-
Die Verwendung einer Schaltung zum Rücksetzen bei einem Anlegen von Spannung, allgemein mit ”POR” bezeichnet (vom Englischen ”Power On Reset”), ist bei den Speichervorrichtungen vom Typ EEPROM üblich.
-
Eine POR-Schaltung erzeugt ein Rücksetzsignal (Reset), das insbesondere an die Register der Funktionsschaltung angelegt wird, der sie zugeordnet ist, wenn die Versorgungsspannung einen festgelegten minimalen Betriebswert erreicht. Dies ermöglicht sicherzustellen, dass die Funktionsschaltung in einem bekannten Zustand zu arbeiten beginnt.
-
Es ist weiterhin bekannt, dass eine POR-Schaltung als Schutzmittel dienen kann, indem sie einen Abfall der Versorgungsspannung unter einen Schwellenwertpegel erkennt.
-
Ein solches Mittel wird vorteilhafterweise bei Speichervorrichtungen vom Typ EEPROM verwendet, wodurch ein falsches Auslesen oder eine Speicherung von verfälschten Daten im Falle eines Absinkens der Versorgungsspannung unter eine sogenannte Fehlfunktionsspannung vermieden wird.
-
Somit muss der Schwellenwertpegel einer POR-Schaltung höher als die Fehlfunktionsspannung und niedriger als die festgelegte minimale Betriebsspannung des Speichers sein.
-
Der Schwellenwertpegel einer POR-Schaltung kann jedoch um einige Hundert Millivolt variieren, insbesondere aufgrund von Herstellungsbedingungen, der Temperatur, der Alterung der Komponenten. Daher liegt der effektive Schwellenwertpegel einer POR-Schaltung im Allgemeinen in einem Intervall, das von einer oberen Schranke und einer unteren Schranke begrenzt wird.
-
Um Funktionsstörungen zu vermeiden, empfiehlt es sich, dass die Höhe der unteren Schranke höher als die Fehlfunktionsspannung ist, und um Fehlauslösungen eines ”Reset”-Signals zu vermeiden, empfiehlt es sich, dass die Höhe der oberen Schranke niedriger als die minimale Betriebsspannung ist.
-
Diese Bedingung kann Schwierigkeiten hervorrufen, wenn der Abstand zwischen der festgelegten minimalen Betriebsspannung und der Fehlfunktionsspannung kleiner als das Intervall ist, das durch die Schranken des effektiven Schwellenwertpegels der POR-Schaltung definiert ist.
-
Tatsächlich ist es in einem solchen Fall dann möglich, entsprechend den Schwankungen des Schwellenwertpegels, dass die POR-Schaltung einen Versorgungsspannungspegel, der niedriger als die Fehlfunktionsspannung ist, nicht erkennt. Es ist dann ebenfalls möglich, dass die POR-Schaltung ”Reset”-Signale während eines normalen Betriebs auslöst.
-
Beispielsweise, und ohne dass dies eine Einschränkung darstellt, kann eine nichtflüchtige Speichervorrichtung eine festgelegte minimale Betriebsspannung von 1,5 V und eine erste Funktionsstörung infolge einer Verringerung der Spannung auf 1,4 V aufweisen. Falls der Schwellenwertpegel der POR-Schaltung beispielsweise in einem Intervall von 200 mV variieren kann, ist es in diesem Falle dann nicht möglich, dass gleichzeitig die obere Schranke des Schwellenwertpegels niedriger als die minimale Betriebsspannung ist und die untere Schranke des Schwellenwertpegels höher als die Fehlfunktionsspannung ist.
-
Außerdem kann die untere Schranke der POR-Schaltung korrekt sein, um eine Rücksetzung bei einem Anlegen von Spannung sicherzustellen, jedoch zu niedrig sein, um Funktionsstörungen zu verhindern.
-
Beispielsweise besteht bei einem Speicher, der mit 20 MHz bei 5 V arbeitet, die Gefahr, dass Funktionsstörungen auftreten, falls ein Datenaustausch mit 20 MHz während eines langsamen Abfalls der Spannung vom Wert 5 V aus stattfindet. Und eine solche Funktionsstörung kann von einer POR-Schaltung nicht verhindert werden.
-
Daher wird gemäß einer Ausführungsform vorgeschlagen, elektronische Schaltungen, insbesondere vom Typ EEPROM, mit einem zusätzlichen Schutz gegen die Funktionsstörungen auszustatten, die von einer POR-Schaltung möglicherweise nicht verhindert werden können.
-
Gemäß einem Aspekt wird ein Verfahren zur Überwachung des Betriebs einer Vorrichtung vom Typ eines elektrisch programmierbaren und löschbaren Nur-Lese-Speichers vorgeschlagen, die von einer Versorgungsspannung gespeist wird und mit einer Schaltung zum Rücksetzen bei einem Anlegen von Spannung verbunden ist, welches umfasst:
eine Implementierung wenigstens einer Vergleichsoperation, die einer Betriebsphase der Vorrichtung entspricht, welche als anfällig für eine Funktionsstörung bei einem Abfall der Versorgungsspannung unter einen gegebenen Wert identifiziert wurde,
eine Durchführung der wenigstens einen Vergleichsoperation während des Betriebs der Speichervorrichtung, und
eine Analyse des Ergebnisses der Vergleichsoperation, um eine eventuelle Funktionsstörung zu erkennen, die von der Rücksetzschaltung nicht verhindert wird.
-
So kann zum Beispiel im Falle eines Spannungsabfalls, der von der POR-Schaltung nicht erkannt wird, eine Funktionsstörung infolge eines Spannungsabfalls erkannt werden, indem das Verhalten einer Vergleichsoperation an Ort und Stelle beobachtet wird.
-
Da die Vergleichsoperation eine Reproduktion einer realen Betriebsphase der Vorrichtung ist, ist eine Funktionsstörung der Vergleichsoperation mit hoher Wahrscheinlichkeit repräsentativ für eine Funktionsstörung dieser realen Betriebsphase.
-
Es ist vorteilhaft, Betriebsphasen zu reproduzieren, die besonders empfindlich für einen Spannungsabfall sind, und es ist möglich, sie zum Beispiel mithilfe von Simulationen zu identifizieren, die mittels Computer durchgeführt werden.
-
Gemäß einer Ausführungsform gehört die Betriebsphase zu einer Schreiboperation wenigstens eines Datenelements in der Speicherebene der Speichervorrichtung.
-
Die Durchführung der Vergleichsoperation kann während dieser Betriebsphase erfolgen.
-
Tatsächlich ist es vorteilhaft, die Durchführung der Vergleichsoperation gleichzeitig mit der Durchführung der Betriebsphase der Vorrichtung zu bewirken, um eine mögliche Funktionsstörung zu dem Zeitpunkt zu erkennen, zu dem sie auftritt. Dies greift den Phasen von Überprüfungen nach der Ausführung von Betriebsphasen der Vorrichtung vor und ermöglicht damit eine Zeitersparnis, vervollständigt durch eine potentielle Identifizierung der fehlerhaften Operation.
-
Außerdem würden sich gewisse Funktionsstörungen, zum Beispiel eine Verfälschung der Daten, nicht zwangsläufig im Nachhinein korrigieren lassen.
-
In einer Phase des Schreibens in einen Speicher vom Typ EEPROM werden die zu speichernden Daten im Allgemeinen von einem Bus übertragen und in ein Bitleitungs-Latch (englisch ”bit line latch”) geladen. Zum Beispiel ist gemäß dem Protokoll SPI das Laden des Latches mit dem Kommunikationstaktsignal des Busses synchronisiert. Das Taktsignal des Busses kann schneller seine als die Fähigkeit der Latches, das Signal zu verarbeiten, insbesondere aufgrund von Größenanforderungen bei der Herstellung der Latches oder aufgrund des Vorhandenseins von Hochspannungstransistoren. Tatsächlich führen die Größenanforderungen oder das Vorhandensein von Hochspannungstransistoren dazu, dass diese Latches langsam sind, was dann potentiell in einer Veränderung der geschriebenen Daten zum Ausdruck kommt.
-
Daher umfasst gemäß einer Ausführungsform die Implementierung der wenigstens einen Vergleichsoperation die Herstellung eines Vergleichs-Bitleitungs-Latches, das eine physische Implementierung, die hinsichtlich der Geschwindigkeit am ungünstigsten ist, und insbesondere maximale interne Streukapazitäten aufweist, und die Durchführung der Vergleichsoperation umfasst das Anlegen einer logischen ”1” an den Eingang des Vergleichs-Latches gleichzeitig mit dem Laden wenigstens eines funktionalen Latches der Speichervorrichtung mithilfe eines Ladeimpulses, und die Analyse des Ergebnisses der Vergleichsoperation umfasst die Analyse des Inhalts des Vergleichs-Latches nach diesem Ladeimpuls.
-
Die Speicher vom Typ EEPROM können einen Fehlerkorrekturcode-Mechanismus (ECC, ”Error Code Correction”) verwenden, insbesondere die Speicher hoher Dichte.
-
Diese Mechanismen führen im Allgemeinen Lese- und Fehlerkorrekturoperationen und Operationen zur Berechnung der Paritätsbits durch. Diesen Operationen wird jedoch sehr wenig Zeit zugewiesen, wodurch sie Funktionsstörungen unterliegen können.
-
Tatsächlich sind die Fehlerkorrekturcode-Mechanismen gewöhnlich recht komplex, und gewisse Signalausbreitungswege der entsprechenden Schaltungen können derart lang sein, dass die Ausbreitungszeiten des Signals auf einem solchen Weg unter gewissen Betriebsbedingungen (Temperatur usw.) die Dauer überschreiten können, die dieser Operation zugewiesen ist, was auch hier zu einer Veränderung der Daten führt.
-
Daher umfasst gemäß einer anderen Ausführungsform die Implementierung der wenigstens einen Vergleichsoperation die Herstellung wenigstens eines Vergleichs-Leseverstärkers, und die Durchführung der Vergleichsoperation umfasst die Zuführung wenigstens eines Vergleichs-Datenelements am Eingang des wenigstens einen Vergleichs-Leseverstärkers, und die Analyse des Ergebnisses der Vergleichsoperation umfasst eine Analyse des Ausgangs des wenigstens einen Vergleichs-Leseverstärkers nach Ablauf einer Funktionsdauer des Lesens.
-
Die Implementierung der wenigstens einen Vergleichsoperation kann auch eine Realisierung eines maximalen Ausbreitungsweges einer Fehlerkorrekturcode-Schaltung umfassen, die Durchführung der Vergleichsoperation umfasst die Zuführung eines Signals am Eingang des Ausbreitungsweges, und die Analyse des Ergebnisses der Vergleichsoperation umfasst die Überprüfung der Ausgabe dieses Signals am Ausgang des Ausbreitungsweges nach dem Ablauf einer Funktionsdauer, die der Fehlerkorrekturcode-Verarbeitung zugewiesen wurde.
-
Im Falle der Erkennung einer Funktionsstörung kann ein Fehlerbit an ein Register gesendet werden.
-
Alternativ dazu kann im Falle der Erkennung einer Funktionsstörung jede Schreiboperation unterbrochen werden.
-
Gemäß einem anderen Aspekt wird eine Vorrichtung vom Typ eines elektrisch programmierbaren und löschbaren Nur-Lese-Speichers vorgeschlagen, welche von einer Versorgungsspannung gespeist wird und mit einer Schaltung zum Rücksetzen bei einem Anlegen von Spannung verbunden ist, und welche umfasst:
wenigstens ein Vergleichsmodul, das wenigstens einem Mittel der Vorrichtung entspricht, welches als anfällig für eine Funktionsstörung bei einem Abfall der Versorgungsspannung unter einen gegebenen Wert identifiziert wurde,
Steuerungsmittel, die geeignet sind, das wenigstens eine Vergleichsmodul während des Betriebs der Speichervorrichtung einzusetzen, und
Analysemittel, die dafür ausgelegt sind, das Ergebnis des Einsatzes des Vergleichsmoduls zu analysieren, um eine eventuelle Funktionsstörung zu erkennen, die von der Rücksetzschaltung nicht verhindert wird.
-
Gemäß einer Ausführungsform gehört das wenigstens eine Mittel der Vorrichtung zu Mitteln zum Schreiben wenigstens eines Datenelements in die Speicherebene der Speichervorrichtung.
-
Gemäß einer Ausführungsform sind die Steuerungsmittel dafür ausgelegt, das Vergleichsmodul beim Einsatz des wenigstens einen Mittels der Vorrichtung einzusetzen.
-
Gemäß einer Ausführungsform umfasst das Vergleichsmodul ein Vergleichs-Bitleitungs-Latch, das eine physische Implementierung aufweist, die hinsichtlich der Geschwindigkeit am ungünstigsten ist und insbesondere maximale interne Streukapazitäten aufweist, die Steuerungsmittel sind dafür ausgelegt, eine logische ”1” an den Eingang des Vergleichs-Latches gleichzeitig mit dem Laden wenigstens eines funktionalen Bitleitungs-Latches der Speichervorrichtung mithilfe eines Ladeimpulses anzulegen, und die Analysemittel sind dafür ausgelegt, den Inhalt des Vergleichs-Latches nach diesem Ladevorgang zu kontrollieren.
-
Gemäß einer anderen Ausführungsform umfasst das Vergleichsmodul wenigstens einen Vergleichs-Leseverstärker, die Steuerungsmittel sind dafür ausgelegt, wenigstens ein Vergleichs-Datenelement am Eingang des wenigstens einen Vergleichs-Leseverstärkers zuzuführen, und die Analysemittel sind dafür ausgelegt, den Ausgang des wenigstens einen Vergleichs-Leseverstärkers nach Ablauf einer Funktionsdauer des Lesens zu kontrollieren.
-
Gemäß einer anderen Ausführungsform umfasst das wenigstens eine Vergleichsmodul einen maximalen Ausbreitungsweg einer Fehlerkorrekturcode-Schaltung, die Steuerungsmittel sind geeignet, ein Signal am Eingang dieses Ausbreitungsweges zuzuführen, und die Analysemittel sind geeignet, die Ausgabe dieses Signals am Ausgang des Ausbreitungsweges nach dem Ablauf einer Funktionsdauer, die der Fehlerkorrekturcode-Verarbeitung zugewiesen wurde, zu kontrollieren.
-
Die Analysemittel können dafür ausgelegt sein, im Falle der Erkennung einer Funktionsstörung ein Fehlersignal an ein Register zu senden, oder auch im Falle der Erkennung einer Funktionsstörung jede Schreiboperation zu unterbrechen.
-
Weitere Vorteile und Merkmale der Erfindung werden beim Studium der ausführlichen Beschreibung von Ausführungs- und Realisierungsformen, die in keiner Weise einschränkend ist, sowie der beigefügten Zeichnungen ersichtlich, wobei:
-
die 1 bis 5 schematisch verschiedene Ausführungs- und Realisierungsformen der Erfindung veranschaulichen.
-
1 zeigt eine EEPROM-Speichervorrichtung DIS gemäß der Erfindung, die von einem Stromversorgungsblock ALIM gespeist wird und mit einer Schaltung POR zum Rücksetzen bei einem Anlegen von Spannung verbunden ist, mit einer herkömmlichen und an sich bekannten Struktur.
-
Die Vorrichtung DIS weist eine Speicherebene PM von Speicherzellen CEL auf, sowie herkömmliche Schreibmittel MECR, Zeilen- und Spaltendecoder DECX und DECY, Bitleitungs-Latches VBL, die in den Decoder DECX integriert sind, sowie Lesemittel, die Leseverstärker AMPL aufweisen, mit herkömmlichen und an sich bekannten Strukturen.
-
Die Vorrichtung DIS weist in diesem Ausführungsbeispiel außerdem Mittel MECC auf, die einen Fehlerkorrekturcode-Mechanismus mit einer herkömmlichen und an sich bekannten Struktur bilden.
-
Die Vorrichtung DIS umfasst außerdem Steuerungsmittel MCM, welche zum Beispiel logische Mittel mit herkömmlichen Strukturen aufweisen, die in der Lage sind, insbesondere die verschiedenen Schreibmittel MECR, Lesemittel AMPL sowie den Fehlerkorrekturcode-Mechanismus MECC zu aktivieren.
-
Die Speichervorrichtung DIS weist außerdem Vergleichsmodule MTEM(1), MTEM(2) und MTEM(3) sowie Analysemittel MANA auf.
-
Die Steuerungsmittel MCM sind auch dafür ausgelegt, die Vergleichsmodule MTEM(1), MTEM(2), MTEM(3) zu steuern.
-
Die Analysemittel MANA sind geeignet, das Verhalten der Vergleichsmodule zu überprüfen, und sind insbesondere mit den Steuerungsmitteln MCM und mit einem Register SR verbunden.
-
Die Vergleichsmodule entsprechen zum Beispiel Mitteln des Funktionsspeicherblocks, die als anfällig für eine Funktionsstörung bei einem Abfall der Versorgungsspannung unter einen gegebenen Wert identifiziert wurden.
-
Zum Beispiel kann das Vergleichsmodul MTEM(1) eine Bitleitungs-Latch-Schaltung emulieren. Das Vergleichsmodul MTEM(2) kann eine Nachbildung eines Leseverstärkers AMPL sein. Das Vergleichsmodul MTEM(3) kann eine Nachbildung eines Ausbreitungsweges eines Fehlerkorrekturcode-Mechanismus sein.
-
Bevor nochmals ausführlicher auf diese Beispiele eingegangen wird, wird speziell unter Bezugnahme auf 2 eine allgemeine Durchführung des Verfahrens zur Überwachung des Betriebs einer Speichervorrichtung vom Typ EEPROM gemäß der Erfindung beschrieben.
-
In Schritt 21 wird in einem Speichermodul eine Vergleichsoperation implementiert. Die Vergleichsoperation wird derart gewählt, dass sie einer Betriebsphase der Speichervorrichtung entspricht, welche als anfällig für eine Funktionsstörung im Falle eines Spannungsabfalls identifiziert wurde. Diese Implementierung zielt darauf ab, unter Durchführung der für ihren Betrieb erforderlichen Anpassungen ein Mittel oder eine Verarbeitung zu emulieren (oder zu reproduzieren), das bzw. die in der zu überwachenden Speichervorrichtung bereits vorhanden und funktionsfähig ist.
-
Die Betriebsphase, die durch die Vergleichsoperation reproduziert wird, kann zu einer Schreiboperation eines Datenelements in der Speicherebene der Vorrichtung gehören, zum Beispiel eine Ladephase eines Bitleitungs-Latches, oder sie kann eine Lesephase eines Leseverstärkers sein, die zum Beispiel in einer Verarbeitungsphase enthalten ist, die von einer Fehlerkorrekturcode-Schaltung durchgeführt wird.
-
Anschließend wird die Vergleichsoperation durchgeführt (Schritt 23). Diese Durchführung umfasst zum Beispiel ein Anlegen eines Testsignals an den Eingang des entsprechenden Vergleichsmoduls MTEM(i).
-
Danach wird das Ergebnis der Vergleichsoperation analysiert (Schritt 25). Diese Analyse umfasst zum Beispiel den Vergleich eines Ergebnisses am Ausgang der Vergleichsoperation mit einem erwarteten Ergebnis. Das erwartete Ergebnis ist das Ergebnis, welches das nachgebildete funktionale Mittel oder die nachgebildete funktionale Operation bei einer normalen Funktionsweise der Vorrichtung liefern würde, wenn das Testsignal an sie angelegt würde. Falls der Vergleich zu einem Ergebnis führt, das von dem erwarteten Ergebnis verschieden ist, wird eine Funktionsstörung erkannt, und es wird ein Fehlersignal erzeugt. Der Vergleich wird von den Analysemitteln MANA durchgeführt, die geeignet sind, das Fehlersignal zu erzeugen und/oder auf die Steuerungsmittel MCM der Vorrichtung einzuwirken.
-
Im Falle einer Emulation einer Bitleitungs-Latch-Schaltung kann das Testsignal zum Beispiel ein Bit mit dem logischen Zustand ”1” und das erwartete Ergebnis am Ausgang des Vergleichsmoduls ein Bit mit dem logischen Zustand ”0” sein.
-
Der Schritt 29 umfasst eine Reaktion im Falle der Erkennung einer Funktionsstörung im Schritt 25. Die Reaktion kann zum Beispiel das Laden des Fehlersignals in das Register RS und/oder die Unterbrechung jeder Schreiboperation über die Steuerungsmittel MCM der Vorrichtung umfassen.
-
Da die Vergleichsoperation auf einer Nachbildung eines existierenden Mittels oder einer existierenden Verarbeitung der Vorrichtung beruht, ermöglicht die Durchführung einer Erkennung bei einer solchen Operation, schwer vorhersagbare zufällige Faktoren zu berücksichtigen, wie zum Beispiel, unter anderem, unerwünschte Wärmeeinwirkungen, elektromagnetische Störungen oder besonders auch einen Abfall der Versorgungsspannung, welche von der POR-Schaltung nicht berücksichtigt würden.
-
3 veranschaulicht eine Ausführungsform eines Verfahrens gemäß der Erfindung, wobei die Vergleichsoperation einer Ladephase eines Vergleichs-Bitleitungs-Latches MTEM(1) entspricht, von dem ein Ausführungsbeispiel in 4 dargestellt ist.
-
Die mit Volllinien dargestellten Zweige und Komponenten der Schaltung stellen diejenigen einer herkömmlichen funktionalen Bitleitungs-Latch-Schaltung BL dar.
-
Der gestrichtelte Teil stellt zusätzliche Elemente dar, zum Beispiel parasitäre Kapazitäten C1, C2, C3.
-
Diese parasitären Kapazitäten können auf unterschiedliche Weise implementiert sein, um das Vergleichs-Latch ”empfindlicher” gegenüber einem Spannungsabfall als ein funktionales Latch zu machen und insbesondere einer Situation zu entsprechen, die einem ungünstigsten Fall des realen Betriebs entspricht.
-
In Schritt 31 wird das Vergleichs-Latch über den Zweig RES der Schaltung MTEM(1) von 4 zurückgesetzt, unter Zuweisung einer Rücksetzverzögerung, die ausreichend dafür ist, dass das Zurücksetzen erfolgt, bevor die funktionalen Latches geladen werden. Dies ermöglicht sicherzustellen, dass sich das Vergleichs-Latch vor dem Ladeschritt in einem bekannten Zustand befindet.
-
Bei einer Ausführungsform, bei der die Daten byteweise in die Bitleitungs-Latches geladen werden, erfolgt das Laden jeweils in acht Takten. Ein Zurücksetzen des Vergleichs-Latches im vierten Takt des dem Test vorangehenden Ladevorgangs ermöglicht zum Beispiel, eine ausreichende Rücksetzverzögerung zuzuweisen.
-
In Schritt 33 wird das Vergleichs-Latch gleichzeitig mit den Ladevorgängen der funktionalen Latches der Schaltung geladen. Das Laden des Vergleichs-Latches erfolgt über ein Und-Gatter (oder ein Oder-Gatter) derselben Art wie die funktionalen Logikgatter, die das Signal zur Auswahl der funktionalen Latches liefern. Der Ausgang des Logikgatters wird bei der Ausführungsform von 4 an den Zweig COL der Schaltung MTEM(1) angelegt. Um die in das Vergleichs-Latch geladenen Daten zu bewältigen, werden nur logische ”Einsen” an den Eingang des Logikgatters angelegt, und eine logische ”1” wird an den Zweig ”DATA” der Schaltung MTEM(1) von 4 angelegt.
-
In Schritt 35 wird der Inhalt des Vergleichs-Latches analysiert. Ein logischer Zustand ”1” am Ausgang des Inverters INV ist für einen schlechten Ladevorgang repräsentativ, und die Analysemittel können dann ein Fehlersignal erzeugen (Schritt 39).
-
5 veranschaulicht den Fall, in dem die Vergleichsoperation einer Operation entspricht, die innerhalb des Fehlerkorrekturcode-Mechanismus MECC durchgeführt wird.
-
Das Vergleichsmodul MTEM(2) ist ein Vergleichs-Leseverstärker, der einem funktionalen Leseverstärker AMPL ähnlich ist, und das Vergleichsmodul MTEM(3) ist ein maximaler Vergleichs-Ausbreitungsweg, der funktionalen Fehlerkorrekturcode-Schaltung MECC.
-
In Schritt 51 wird ein Vergleichs-Bit, das am Eingang des Moduls MTEM(2) anliegt, nach Ablauf einer Lesedauer gelesen, die mit derjenigen identisch ist, die dem Lesen eines Bits bei der Realisierung eines funktionalen Leseverstärkers zugewiesen ist. Das zu lesende Vergleichs-Bit kann eine logische ”1” oder eine logische ”0” sein. Man kann beide auch unabhängig unter Verwendung von zwei Vergleichs-Leseverstärkern lesen. Tatsächlich kann die Geschwindigkeit des Lesens einer logischen ”1” oder einer logischen ”0” bei gewissen Ausführungsformen variieren; es kann daher vorteilhaft sein, die eine oder die andere oder beide zu lesen.
-
In Schritt 53 wird der Ablauf des Lesens des Vergleichs-Leseverstärkers analysiert. Mittel zum Vergleich zwischen dem gelesenen Bit und dem zu lesenden Bit ermöglichen es, im Falle einer Nichtübereinstimmung eine Funktionsstörung zu erkennen (Schritt 59).
-
In Schritt 55 wird ein bekanntes Signal an den Eingang des maximalen Vergleichs-Ausbreitungsweges angelegt.
-
In Schritt 57 wird überprüft, ob das Signal diesen maximalen Vergleichs-Ausbreitungsweg während der zugewiesenen Zeit durchlaufen konnte oder nicht. Im letzteren Fall wird eine Funktionsstörung erkannt.
-
Im Falle der Erkennung einer Funktionsstörung wird von den Analysemitteln ein Fehlersignal erzeugt (Schritt 59).
-
Die Erfindung ermöglicht insbesondere, die Zuverlässigkeit der Speichervorrichtungen vom Typ EEPROM in einem weiten Anwendungsfeld zu erhöhen, insbesondere in den Fällen einer unsachgemäßen Verwendung einer Vorrichtung auf den Speicherbussen mit schneller Übertragung, wie zum Beispiel gemäß dem SPI-Protokoll.
-
Die Erfindung kann insbesondere bei Systemen mit einer Versorgungsspannung angewendet werden, die in einem weiten Spannungsbereich variiert, zum Beispiel von 1,6 V bis 5,5 V.
