DE102016102160A1

DE102016102160A1 - Steuermodul mit einer Einrichtung zum Schätzen einer Elektrischen Grösse für einen Schaltwandler und Verfahren zum Steuern eines Schaltwandlers

Info

Publication number: DE102016102160A1
Application number: DE102016102160.1A
Authority: DE
Inventors: Giovanni Gritti; Claudio Adragna
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 2015-02-25
Filing date: 2016-02-08
Publication date: 2016-08-25
Also published as: US20160248323A1; CN105915080B; CN110212771B; US9800148B2; CN105915080A; CN205283422U; CN110212771A

Abstract

Hierin beschrieben ist ein Modul zum Steuern eines Schaltwandlers (60; 90; 120), der mindestens ein Induktorelement (Lp; L1) und ein Schaltelement (M) aufweist und eine elektrische Ausgangsgröße (Vout) ausgehend von einer elektrischen Eingangsgröße (Vin) erzeugt. Das Steuermodul erzeugt ein Befehlssignal (sGD) zum Steuern des Schaltens des Schaltelements und weist eine Schätzstufe (24, 67; 167) auf, die ein Schätzsignal (Ve), das proportional zu der elektrischen Eingangsgröße (Vin) ist, auf Grundlage des Befehlssignals (sGD) und eines Eingangssignals (sZCD), das ein Zeitintervall angibt, in dem das Induktorelement entmagnetisiert wird; erzeugt. Das Steuermodul erzeugt das Befehlssignal (sGD) auf Grundlage des Schätzsignals (Ve).

Description

Die vorliegende Erfindung bezieht sich auf ein Steuermodul für einen Schaltwandler, das eine Einrichtung zum Schätzen einer elektrischen Größe aufweist. Außerdem bezieht sich die vorliegende Erfindung auf ein Verfahren zum Steuern eines Schaltwandlers.
Bekanntlich gibt es verschiedene Typen von Schaltwandlern, von denen z. B. Sperrwandler, Aufwärtswandler und Abwärtswandler zu nennen sind.
Im Allgemeinen besteht auf dem Gebiet von Schaltwandlern insbesondere ein Bedarf an Schaltwandlern, die durch einen hohen Leistungsfaktor sowie durch niedrige gesamte harmonische Verzerrung (THD) und niedrige Nulllast-Verlustleistung gekennzeichnet sind. Um die vorstehend erwähnten Eigenschaften zu erreichen, sind Schaltwandler bekannt, die z. B. eine Schaltungsanordnung von dem in 1 gezeigten Typ bilden.
Im Detail zeigt 1 ein Schaltnetzteil 1 vom Sperrtyp, nachstehend als „Sperr-Energieversorgung 1” bezeichnet.
Genauer enthält die Sperr-Energieversorgung 1 einen Brückengleichrichter 2 mit zwei Eingangsanschlüssen, die dafür ausgelegt sind, eine Wechselspannung von einer Versorgungsleitung zu empfangen, und einem ersten Ausgangsanschluss und einem zweitem Ausgangsanschluss, die mit einer ersten Masse bzw. einem ersten Anschluss eines Filterkondensators C_in verbunden sind, dessen zweiter Anschluss mit der ersten Masse verbunden ist. Der Brückengleichrichter 2 liefert an seinem eigenen zweiten Ausgangsanschluss eine Spannung V_in(θ), nachstehend als „Eingangsspannung V_in(θ)” bezeichnet, wobei θ die Phase der auf der Versorgungsleitung vorhandenen Wechselspannung ist.
Die Sperr-Energieversorgung 1 weist ferner einen Sperrwandler 3 auf, der auf der Primärseite zusätzlich zu dem Filterkondensator C_in einen Transformator 4 aufweist, der einen ersten Induktor L_p und einen zweiten Induktor L_s aufweist, die als Primärwicklung L_p und Sekundärwicklung L_s dienen und gemeinsam einen gleichen Magnetkern nutzen, nachstehend als „Kern des Transformators 4” bezeichnet. Ferner weist der Transformator 4 eine Hilfswicklung L_aux auf. Ein erster Anschluss der Primärwicklung L_p ist mit dem ersten Anschluss des Filterkondensators C_in verbunden.
Der Sperrwandler 3 weist ferner ein Steuermodul 15, einen Widerstandsteiler 16, der einen ersten Widerstand R_a und einen zweiten Widerstand R_b aufweist, und einen Transistor M, der z. B. aus einem Leistungs-MOSFET gebildet ist, auf.
Der erste Widerstand R_a hat einen ersten Anschluss und einen zweiten Anschluss, die mit dem ersten Anschluss des Filterkondensators Cm bzw. mit einem ersten Anschluss des zweiten Widerstands R_b verbunden sind, dessen zweiter Anschluss mit der ersten Masse verbunden ist. In der Praxis bilden der zweite Anschluss des ersten Widerstands R_a und der erste Anschluss des zweiten Widerstands R_b einen Knoten, der elektrisch mit einem ersten Eingangsanschluss MULT des Steuermoduls 15 zusammenfällt.
Der Sperrwandler 3 weist ferner einen dritten Widerstand R_ZCD und einen vierten Widerstand R_s auf. Der erste und zweite Anschluss des dritten Widerstands RZCD sind mit dem ersten Anschluss der Hilfswicklung L_aux, deren zweiter Anschluss mit der ersten Masse verbunden ist, bzw. mit einem zweiten Eingangsanschluss ZCD des Steuermoduls 15 verbunden. Der erste und zweite Anschluss des vierten Widerstands R_s sind mit dem Source-Anschluss des Transistors M bzw. mit der ersten Masse verbunden. Ferner ist der erste Anschluss des vierten Widerstands R_s mit einem dritten Eingangsanschluss CS des Steuermoduls 15 verbunden. Nochmals mit Bezugnahme auf den Transistor M ist der Drain-Anschluss mit dem zweiten Anschluss der Primärwicklung L_p verbunden, während der Gate-Anschluss mit einem Ausgangsanschluss GD des Steuermoduls 15 verbunden ist, das ferner einen nachstehend beschriebenen Rückkopplungsanschluss FB und einen mit der ersten Masse verbundenen vierten Eingangsanschluss GND aufweist.
In der Praxis ermöglicht der vierte Widerstand R_s eine Detektion des Stroms, der in der Primärwicklung L_p fließt, wenn der Transistor M eingeschaltet ist. In 1 ist der Strom, der in dem vierten Widerstand R_s fließt, mit I_p(t, θ) bezeichnet.
Der Sperrwandler 3 weist ferner eine Klemmschaltung 20 auf, die zwischen den ersten und den zweiten Anschluss der Primärwicklung L_p geschaltet ist, um die Spitzen der am Drain-Anschluss des Transistors M vorhandenen Spannung, die z. B. durch parasitäre Induktivität bewirkt werden, zu begrenzen.
Auf seiner eigenen Sekundärseite weist der Sperrwandler 3 eine Rückkopplungsschaltung 22, eine Diode D, nachstehend als „Ausgangsdiode D” bezeichnet, und ferner einen Kondensator C_out, der nachstehend als „Ausgangskondensator C_out” bezeichnet wird, auf; normalerweise ist der Ausgangskondensator C_out vom elektrolytischen Typ.
Die Anode der Ausgangsdiode D ist mit einem ersten Anschluss der Sekundärwicklung L_s verbunden, während die Kathode mit einem ersten Anschluss des Ausgangskondensators C_out verbunden ist, dessen zweiter Anschluss mit einer zweiten Masse verbunden ist, wie andererseits auch der zweite Anschluss der Sekundärwicklung L_s. Im Allgemeinen wird die Spannung über dem Ausgangskondensator C_out nachstehend als „Ausgangsspannung V_out” bezeichnet. Ferner stellt die Ausgangsspannung V_out die Spannung dar, die von dem Sperrwandler 3 zu regeln ist. In 1 ist der Strom, der in der Ausgangsdiode D fließt, mit I_s(t, θ) bezeichnet.
Die Rückkopplungsschaltung 22 ist mit dem ersten Anschluss des Ausgangskondensators C_out und dem Rückkopplungsanschluss FB des Steuermoduls 15 verbunden. Außerdem ist die Rückkopplungsschaltung 22 dafür konfiguriert, ein zu der Differenz zwischen der Ausgangsspannung V_out und einer Bezugsspannung proportionales Fehlersignal zu erzeugen und das Fehlersignal an die Primärseite des Sperrwandlers 3 zu übertragen, im Allgemeinen unter Verwendung eines Optokopplers. Diese Übertragung führt zur Erzeugung einer Steuerspannung V_c auf der Primärseite und insbesondere an dem Rückkopplungsanschluss FB des Steuermoduls 15. In dieser Verbindung erzeugt das Steuermodul 15 an einem eigenen Knoten eine innere Spannung V_int und hat ferner einen fünften Widerstand R_c, der zwischen dem vorstehend erwähnten Knoten und dem Rückkopplungsanschluss FB des Steuermoduls 15 angeordnet ist. Ferner sind das Steuermodul 15 und die Rückkopplungsschaltung 22 derart gekoppelt, dass am Ausgang des Rückkopplungsanschlusses FB des Steuermoduls 15 ein Strom I_FB vorhanden ist, der von dem vorstehend erwähnten Fehlersignal abhängt. Der Strom I_FB bewirkt einen Spannungsabfall am fünften Widerstand R_c. Die vorstehend erwähnte Steuerspannung V_c ist genau die Spannung, die am Rückkopplungsanschluss FB des Steuermoduls 15 vorhanden ist und hängt derart von dem Fehlersignal ab, dass sie die Ausgangsspannung V_out regelt. Zu einer ersten Annäherung kann die Steuerspannung V_c als konstant betrachtet werden, da das Band des Regelkreises viel niedriger ist als die Frequenz der Eingangsspannung V_in(θ).
Das Steuermodul 15 weist ferner einen Multiplikator 24, eine Vergleichseinrichtung 26, ein Flipflop 28 von einem Set-Reset-Typ, einen Treiber 30, eine Startschaltung 32, ein erstes Logik-Gate 34 von einem ODER-Typ und eine Schaltung 36, nachstehend als „Nullstromdetektionsschaltung 36” bezeichnet, auf.
Im Detail hat der Multiplikator 24 einen ersten Eingang, der mit dem Rückkopplungsanschluss FB des Steuermoduls 15 verbunden ist, um die Steuerspannung V_c zu empfangen, und einen zweiten Eingang, der mit dem ersten Eingangsanschluss MULT verbunden ist, um die darauf vorhandene Spannung zu empfangen, die proportional zur Eingangsspannung V_in(θ) ist durch das Teilungsverhältnis R₂/(R₁ + R₂), das von dem Widerstandsteiler 16 eingeführt wird, wobei R₁ und R₂ die Werte des Widerstands des ersten und des zweiten Widerstands R_a, R_b sind. Der Multiplikator 24 erzeugt eine Spannung Vcs_REF(θ) an einem eigenen Ausgang, der mit einem negativen Eingangsanschluss der Vergleichseinrichtung 26 verbunden ist. Die Spannung Vcs_REF(θ) hat die Form einer gleichgerichteten Sinuskurve, deren Amplitude von der Steuerspannung V_c und der auf der Versorgungsleitung vorhandenen effektiven Spannung abhängt.
Der positive Eingangsanschluss der Vergleichseinrichtung 26 ist mit dem dritten Eingangsanschluss CS des Steuermoduls 15 zum Empfangen der an dem vierten Widerstand R_s vorhandenen Spannung (bezeichnet mit Vcs(t, θ)) verbunden. Die Spannung Vcs(t, θ) ist direkt proportional zu dem Strom, der an der Primärwicklung L_p vorhanden ist, wenn der Transistor M leitend ist, d. h. während der Magnetisierung der Primärwicklung L_p selbst.
Der Ausgang der Vergleichseinrichtung 26 ist mit dem Rücksetz-Eingang des Flipflops 28 verbunden, dessen Ausgang (mit Q bezeichnet) mit dem Eingang des Treibers 30 verbunden ist, dessen Ausgang den Ausgangsanschluss GD des Steuermoduls 15 bildet. Der Ausgang des Flipflops 28 ist ferner durch Zwischenschaltung der Startschaltung 32 mit dem Setzeingang des Flipflops 28 selbst verbunden. Insbesondere ist der Eingang der Startschaltung 32 mit dem Ausgang Q des Flipflops 28 verbunden, während der Ausgang der Startschaltung 32 mit einem ersten Eingang des ersten Logik-Gates 34 verbunden ist. Der zweite Eingang und der Ausgang des ersten Logik-Gates 34 sind mit dem Ausgang der Nullstromdetektionsschaltung 36, deren Eingang mit dem zweiten Eingangsanschluss ZCD des Steuermoduls 15 verbunden ist, bzw. mit dem Setzeingang des Flip-Flops 28 verbunden.
Bei Verwendung tritt, unter der Annahme, dass der Transistor M eingeschaltet ist, eine lineare Zunahme des Stroms I_p(t, θ) in der Primärwicklung L_p und somit der Spannung Vcs(t, θ) auf. Wenn die Spannung Vcs(t, θ) gleich der Spannung Vcs_REF(θ) wird, setzt die Vergleichseinrichtung 26 den Ausgang des Flipflops 28 zurück und wird der Transistor M ausgeschaltet. Folglich bestimmt die von dem Widerstandsteiler 16 zugeführte Spannung, die die Form einer gleichgerichteten Sinuskurve hat, den Spitzenwert des Stroms in der Primärwicklung L_p, der somit von einer gleichgerichteten Sinuskurve eingehüllt ist.
Wenn der Transistor M ausschaltet, wird die in der Primärwicklung L_p gespeicherte Energie durch magnetische Kopplung an die Sekundärwicklung L_s und somit an den Ausgangskondensator C_out übertragen, bis die Sekundärwicklung L_s entmagnetisiert. Ferner ist, solange ein Strom in der Sekundärwicklung L_s fließt, die Spannung des Drain-Anschlusses des Transistors M gleich V_in(θ) + V_R, wobei V_R die sogenannte reflektierte Spannung ist, gleich n·Vout, wobei n das Verhältnis zwischen der Anzahl der Windungen der Primärwicklung L_p und der Anzahl der Windungen der Sekundärwicklung L_s des Transformators 4 ist.
Auf die Entmagnetisierung der Sekundärwicklung L_s hin öffnet sich die Ausgangsdiode D und wird der Drain-Anschluss des Transistors M schwebend und tendiert dazu, eine Spannung gleich der Eingangsspannung V_in(θ) anzunehmen durch von einer parasitären Kapazität, die mit der Primärwicklung L_p schwingt, bewirkte gedämpfte Schwingungen. Jedoch wird der schnelle Spannungsabfall am Drain-Anschluss des Transistors M, der auf die Entmagnetisierung des Transformators 4 folgt, durch die Hilfswicklung L_aux und den dritten Widerstand R_ZCD mit dem zweiten Eingangsanschluss ZCD des Steuermoduls 15 gekoppelt. Ferner erzeugt die Nullstromdetektionsschaltung 36 jedes Mal, wenn sie detektiert, dass eine fallende Flanke der Spannung, die an deren eigenem Eingang vorhanden ist, unter einen Schwellenwert abfällt, einen Impuls. Dieser Impuls erzwingt eine entsprechende Änderung der Ausgabe des Flipflops 28 und führt folglich zum Einschalten des Transistors M und zum Start eines neuen Schaltzyklus.
Die Startschaltung 32 ermöglicht den Start des ersten Schaltzyklus nach dem Einschalten des Sperrwandlers 3, d. h. wenn noch kein Signal am zweiten Eingangsanschluss ZCD des Steuermoduls 15 vorhanden ist, und hindert den Sperrwandler 3 ferner daran, blockiert zu bleiben, wenn das Signal am zweiten Eingangsanschluss ZCD des Steuermoduls 15 aus irgendeinem Grund verloren geht.
Beispiele für die Signale, die bei der Verwendung in dem Sperrwandler 3 erzeugt werden, sind in 2 dargestellt, die, zusätzlich zu den vorstehend erwähnten Größen I_p(t, θ), I_s(t, θ), Vcs(t, θ), V_csREF(θ), zeigt:

– die Spannung V_DS zwischen dem Drain- und dem Source-Anschluss des Transistors M;
– die Spannung V_in,pksinθ, wobei V_in,pk der Spitzenwert der Eingangsspannung V_in ist;
– die Spannung V_aux, die an der Hilfswicklung L_aux vorhanden ist;
– die Spannung V_ZCD, die am zweiten Eingangsanschluss ZCD des Steuermoduls 15 vorhanden ist;
– die Schwellenwerte V_ZCDarm und V_ZCDtrig der Spannung V_ZCD, bei der die Nullstromdetektionsschaltung 36 vorbereitet wird bzw. einen Impuls erzeugt;
– den Zustand ARM der Nullstromdetektionsschaltung 36;
– das Signal sS (von einem Logiktyp), das am Setzeingang des Flipflops 28 vorhanden ist und somit die von der Nullstromdetektionsschaltung 36 erzeugten Impulse TRIGGER;
– das Signal sR (von einem Logiktyp), das am Rücksetzeingang des Flipflops 28 vorhanden ist;
– das Signal sGD (von einem Logiktyp), das am Ausgang Q des Flipflops 28 vorhanden ist, das das Einschalten des Transistors M bestimmt (es wird angenommen, dass der Treiber 30 keine Verzögerung einführt); und
– einen sogenannten „Freilauf”-Zustand FW, der der Periode entspricht, in der die Entmagnetisierung des Transformators 4 stattfindet.

Im Allgemeinen ist anzunehmen, dass beim Angeben der Größen die Tatsache, dass keine Abhängigkeit von Parametern hergestellt wird (in dem einschlägigen Beispiel, die Phase θ oder die Zeit t), explizit nicht impliziert, dass die betreffende Größe notwendigerweise konstant ist.
Außerdem stellt 2 die folgenden Perioden dar:

– die Periode T_ON, in der der Transistor M eingeschaltet ist, d. h. leitend ist, und somit die Periode, in der der Kern des Transformators 4 magnetisiert wird;
– die Periode T_FW, in der die Entmagnetisierung des Kerns des Transformators 4 stattfindet; und
– die Periode T_R, d. h. die Verzögerung, die zwischen der vollständigen Entmagnetisierung des Kerns des Transformators 4 und dem nächsten Einschalten des Transistors M, d. h. dem Start einer neuen Magnetisierung des Kerns des Transformators 4, vergeht.

Die entstehenden Graphen der Ströme I_p(t, θ), I_s(t, θ) sowie auch die entsprechenden Hüllkurven der entsprechenden Spitzen I_pkp(θ), I_pks(θ) und der Zyklus für Zyklus gemittelte Wert I_in(θ) des Stroms in der Primärwicklung L_p sind in 3 dargestellt. Der Vollständigkeit halber haben wir T = T_FW + T_R + T_ON, wobei mit T die Schaltperiode bezeichnet wird.
Zu praktischen Zwecken ist der Sperrwandler 3 vom quasi-resonanten Typ. Tatsächlich wird das Einschalten des Transistors M mit dem Zeitpunkt vollständiger Entmagnetisierung des Transformators 4 synchronisiert (d. h. mit dem Zeitpunkt, wenn der Strom in der Sekundärwicklung L_s Null wird), wenn auch mit einer Verzögerung, so dass er bei einem sogenannten „Tal” der Spannung V_DS stattfindet. Das Ausschalten des Transistors M wird stattdessen durch Detektieren des Moments bestimmt, in dem der Strom in der Primärwicklung L_p einen vorgegebenen Wert erreicht. Ferner ist der Sperrwandler 3 vom Current-Mode-Steuer-Typ und insbesondere Peak-Current-Steuer-Mode-Typ. Außerdem wird, da die Spitzenhüllkurve des Stroms, der in dem vierten Widerstand R_s und somit in der Primärwicklung L_p fließt, sinusförmig ist, ein Leistungsfaktor von mehr als 0,9 erreicht.
In der Praxis bildet, wie in 4 dargestellt, der Sperrwandler 3 ein elektrisches Layout, das von einer Wandlerstufe 40 gebildet wird, die betriebsmäßig mit dem Steuermodul 15 gekoppelt ist. Insbesondere empfängt die Wandlerstufe 40 am Eingang die Eingangsspannung V_in(θ) und wird das Steuermodul 15 derart gesteuert, dass es die Ausgangsspannung V_out zuführt. Wie in 4 dargestellt, findet die Steuerung der Wandlerstufe 40 dank dem vorstehend erwähnten Signal sGD (genauer dank der am Gate-Anschluss des Transistors M vorhandenen Spannung V_GD) sowie auch dank der Spannung V_ZCD statt. Ferner wird, auch wenn in 2 nicht dargestellt, die Wandlerstufe 40 auf Grundlage der Rückkopplung gesteuert, die auch zwischen dem Ausgang der Wandlerstufe 40 und dem Steuermodul 15 vorhanden ist. Außerdem empfängt, um die Wandlerstufe 40 zu steuern, das Steuermodul 15 am Eingang durch den Widerstandsteiler 16 einen Teil der Eingangsspannung V_in(θ), in 4 mit V_MULT bezeichnet.
5 zeigt ein weiteres Beispiel für einen Wandler und zeigt insbesondere einen Aufwärtswandler 50, der hier nur bezüglich der Unterschiede zu dem Sperrwandler 3 beschrieben ist. In 5 haben bereits in 1 dargestellte Komponenten die gleichen Bezugszahlen, wenn nicht anders angegeben. Die Klemmschaltung 20 ist nicht vorhanden.
Im Detail ist anstatt des Transformators 4 ein gekoppelter Induktor 54 vorhanden, der die Primärwicklung und die Hilfswicklung aufweist, mit L₁ bzw. L_aux bezeichnet, aber nicht die sekundäre Wicklung. Die Primärwicklung L₁ und die Hilfswicklung L_aux nutzen gemeinsam einen gleichen Magnetkern. Der erste Anschluss der Primärwicklung L₁ ist immer noch mit dem ersten Anschluss des Filterkondensators C_in verbunden, aber der zweite Anschluss ist mit der Anode der Ausgangsdiode D verbunden. Die Hilfswicklung L_aux ist elektrisch wie bei dem Sperrwandler 3 verbunden und führt die gleiche elektrische Funktion aus. Der Drain-Anschluss des Transistors M ist immer noch mit dem zweiten Anschluss der Primärwicklung L₁ verbunden. Somit ist er jetzt mit der Anode der Ausgangsdiode D verbunden.
Die Rückkopplungsschaltung, bezeichnet mit 52, weist einen sechsten Widerstand R_d und einen siebten Widerstand R_e auf, die einen entsprechenden Widerstandsteiler bilden, der zwischen der Kathode der Ausgangsdiode D und der Masse angeordnet ist und dessen zentraler Knoten mit dem Rückkopplungsanschluss FB des Steuermoduls, hier mit 55 bezeichnet, verbunden ist.
Das Steuermodul 55 weist anstatt des fünften Widerstands R_c einen Verstärker 58, nachstehend als „Fehlerverstärker 58” bezeichnet, auf. Der nicht-invertierende Anschluss des Fehlerverstärkers 58 ist mit einem Bezugsknoten, der auf eine innere Bezugsspannung V_{ref_int} eingestellt ist, verbunden, während der nicht-invertierende Anschluss den Rückkopplungsanschluss FB des Steuermoduls 55 bildet. Der Ausgang des Fehlerverstärkers 58 ist mit dem ersten Eingang des Multiplikators 24 verbunden, dessen zweiter Eingang immer noch mit dem Widerstandsteiler 16 verbunden ist. Der Ausgang des Multiplikators 24 ist mit dem negativen Eingangsanschluss der Vergleichseinrichtung 26 verbunden, deren positiver Eingangsanschluss mit dem dritten Eingangsanschluss CS des Steuermoduls 55 verbunden ist.
Der Aufwärtswandler 50 weist ferner eine Regelkreiskompensationsschaltung 60 auf, die sich zwischen einem entsprechenden ersten Knoten und einem entsprechenden zweiten Knoten erstreckt und einen achten Widerstand R_f und einen neunten Widerstand R_g sowie auch einen weiteren Kondensator 62 aufweist, nachstehend als „zusätzlicher Kondensator 62” bezeichnet. Insbesondere ist der achte Widerstand R_f zwischen vorstehend erwähnten erstem und zweitem Knoten der Regelkreiskompensationsschaltung 60 angeordnet und ist parallel zu der von dem zusätzlichen Kondensator 62 gebildeten Reihenschaltung und dem neunten Widerstand R_g angeordnet. Ferner ist der erste Knoten der Regelkreiskompensationsschaltung 60 mit dem Rückkopplungsanschluss FB des Steuermoduls 55 verbunden, während der zweite Knoten der Regelkreiskompensationsschaltung 60 mit dem Ausgang des Fehlerverstärkers 58 verbunden ist.
In der Praxis vergleicht der Fehlerverstärker 58 einen Teil der Ausgangsspannung V_out mit der inneren Bezugsspannung V_{ref_int} und erzeugt die Steuerspannung V_c, die von einem Fehlersignal abhängt, das proportional zu der Abweichung zwischen dem vorstehend erwähnten Teil der Ausgangsspannung V_out und der inneren Bezugsspannung V_{ref_int} ist, um die Ausgangsspannung V_out zu regeln. Wie zuvor erklärt, kann die Steuerspannung V_c zu einer ersten Annäherung als konstant betrachtet werden. Der anschließende Betrieb des Aufwärtswandlers 50 ist dem des Sperrwandlers 3 ähnlich. Beispiele für die Zeitgraphen der Signale sS, sR, sGD und des Stroms I(t, θ) in der Primärwicklung L₁ sind in 6a und 6b dargestellt. Ferner zeigt 6a ein Signal sZCD, das die Periode angibt, in der die Primärwicklung L₁ völlig entmagnetisiert ist.
Ausführlicher arbeitet der Aufwärtswandler 50 im sogenannten „Übergangsmodus” (Transistion Mode: TM), da der Strom in der Primärwicklung L₁ für eine kurze Zeitperiode verschwindet.
Dementsprechend findet, unabhängig von der Topologie des betrachteten Schaltwandlers (Sperr-, Aufwärtswandlungs-, Abwärtswandlungs, usw.) die Erzeugung einer sinusförmigen Referenz durch eine Art von Leitungsmessschaltungsanordnung statt, die einen Widerstandsteiler aufweist und die Detektion eines Prozentsatzes der gleichgerichteten Leitungsspannung ermöglicht. Dies führt zu einem Verlust am Widerstandsteiler, der je nach der Anwendung und den entsprechenden Abmessungen des Schaltwandlers im Bereich von etwa zehn Milliwatt bis einigen Zehnfachen Milliwatt liegen kann. Dieser Verlust ist somit nicht vernachlässigbar und die Notwendigkeit, diesen bestmöglich zu reduzieren, besonders dringlich.
Das Ziel der vorliegenden Erfindung besteht somit darin, ein Steuermodul für einen Schaltwandler bereitzustellen, das mindestens teilweise die Nachteile des Standes der Technik überwindet.
Gemäß der vorliegenden Erfindung sind ein Steuermodul und ein Steuerverfahren, wie in Ansprüchen 1 bzw. 12 definiert, bereitgestellt.
Zum besseren Verständnis der vorliegenden Erfindung werden bevorzugte Ausführungsformen jetzt rein mittels nicht-einschränkender Beispiele und mit Bezugnahme auf die beliegenden Zeichnungen beschrieben. In denen zeigen:
1 und 5 Schaltungsdiagramme von Schaltwandlern von einem bekannten Typ;
2 und 3 Zeitgraphen von in dem in 1 dargestellten Schaltwandler erzeugten Signalen;
4 ein Blockdiagramm betreffend den in 1 gezeigten Schaltwandler;
6a und 6b Graphen von in dem in 5 dargestellten Schaltwandler erzeugten Signalen;
7 und 10 Schaltungsdiagramme von Schaltwandlern, die das vorliegende Steuermodul aufweisen;
8 ein Schaltungsdiagramm eines Teils des in 7 dargestellten Schaltwandlers;
9 Zeitgraphen von in dem in 7 dargestellten Schaltwandler erzeugten Signalen;
11a–11d prinzipielle Schaltungsdiagramme von Wandlern, die dem in 10 dargestellten Wandler äquivalent sind;
12 und 13 prinzipielle Schaltungsdiagramme von Schaltwandlern, die einander äquivalent sind;
14 ein Schaltungsdiagramm eines weiteren Schaltwandlers, der das vorliegende Steuermodul aufweist;
15a und 15b Zeitgraphen von in dem in 14 dargestellten Schaltwandler erzeugten Signalen; und
16 ein Blockdiagramm eines Beleuchtungssystems.
Der Anmelder der vorliegenden Erfindung hat festgestellt, wie es bei einem Schaltwandler möglich ist, ein zu der Eingangsspannung V_in(θ) proportionales Signal zu erzeugen, ohne auf einen Widerstandsteiler zurückzugreifen, sondern stattdessen eine Schätzschaltung einzusetzen, die bei Verwendung von dem Schaltwandler erzeugte Eingangssignale empfängt. Dementsprechend wird das vorliegende Steuermodul nachfolgend mit Bezugnahme auf einen Aufwärtswandler beschrieben, obgleich es auch bei Wandlern von einem anderen Typ verwendet werden kann. Insbesondere wird das vorliegende Steuermodul mit Bezugnahme auf den in 7 dargestellten Aufwärtswandler 60 beschrieben, der wiederum mit Bezugnahme auf die Unterschiede zu dem in 5 dargestellten Aufwärtswandler 50 beschrieben wird. Komponenten des Aufwärtswandlers 60, die in dem Aufwärtswandler 50 bereits vorhanden sind, werden mit den gleichen Bezugszahlen bezeichnet, wenn nicht anders angegeben.
Im Detail weist das Steuermodul des Aufwärtswandlers 60, bezeichnet mit 65, eine Schätzschaltung 67 und nicht den ersten Eingangsanschluss MULT auf. Ferner weist der Aufwärtswandler 60 nicht den Widerstandsteiler 16 auf.
Ausführlicher weist die Schätzschaltung 67 einen Stromgenerator 68 und einen ersten Schalter 70, einen zweiten Schalter 72 und einen dritten Schalter 74 sowie einen entsprechenden Widerstand 76 und einen entsprechenden Kondensator 78 auf, die nachstehend als „Schätzwiderstand 76” bzw. „Schätzkondensator 78” bezeichnet sind.
Insbesondere ist der Stromgenerator 68 zwischen einem ersten inneren Knoten N₁ und einem zweiten inneren Knoten N₂ angeordnet und dafür konfiguriert, einen konstanten Strom I in den zweiten inneren Knoten N₂ einzuspeisen.
Der erste Schalter 70 ist zwischen den zweiten inneren Knoten N₂ und einen dritten inneren Knoten N₃ geschaltet.
Der Schätzkondensator 78 ist zwischen den dritten inneren Knoten N₃ und die Masse geschaltet. Der Schätzwiderstand 76 ist mit dem dritten inneren Knoten N₃ und mit dem zweiten Schalter 72 verbunden, der ferner mit der Masse verbunden ist. Mit anderen Worten bilden der zweite Schalter 72 und der Schätzwiderstand 76 eine Art von Reihenschaltung, die parallel zu dem Schätzkondensator 78 angeordnet ist. Zusätzlich ist der dritte innere Knoten N₃ mit dem zweiten Eingang des Multiplikators 24 verbunden.
Der dritte Schalter 74 ist zwischen den zweiten inneren Knoten N₂ und die Masse geschaltet.
Der erste, zweite und dritte Schalter 70, 72, 74 werden entsprechend von einem ersten Befehlssignal, einem zweiten Befehlssignal und einem dritten Befehlssignal gesteuert. Ferner ist das dritte Befehlssignal gleich der Logiknegation des ersten Befehlssignals. Folglich ist es möglich, das erste, zweite und dritte Befehlssignal mit A, B und A zu bezeichnen.
Im Detail wird, wenn A = '1', der Stromgenerator 68 elektrisch mit dem dritten inneren Knoten N₃ verbunden. Stattdessen wird, wenn A = '0', der Stromgenerator 68 mit der Masse verbunden. Ferner wird, wenn B = '1', der Schätzkondensator 78 parallel zu dem Schätzwiderstand 76 geschaltet. Stattdessen ist, wenn B = '0', der Schätzwiderstand 76 schwebend.
Es ist somit möglich, die Periode mit T_A zu bezeichnen, in der der Schätzkondensator 78 geladen wird, d. h. wenn A = '1' und B = '0'. Ebenso ist es möglich, die Periode mit T_B zu bezeichnen, in der sich der Schätzkondensator 78 entlädt, d. h. wenn A = '0' und B = '1'. Wiederum ist es möglich, die Periode mit T_AB zu bezeichnen, in der der Schätzkondensator 78 schwebend ist, d. h. wenn A = '0' und B = '0'. Außerdem ist es, wenn eine Schaltperiode T(θ) = T_A(θ) + T_B(θ) + T_AB(θ) << R·C << l/f_line angenommen wird, wobei f_line die Frequenz der Versorgungsleitung ist und R und C der Widerstand des Schätzwiderstands 76 bzw. die Kapazität des Schätzkondensators 78 sind, möglich, die Welligkeit am Schätzkondensator 78 zu ignorieren, und kann ferner angenommen werden, dass die Spannung an dem Schätzkondensator 78 der Schwingungsform der Leitungsspannung folgt. Dementsprechend erlangt man durch Anwendung des Ladungsgleichgewichts am Schätzkondensator 78: (1)
wobei R der Widerstand des Schätzwiderstands 76 ist. Folglich ist die Spannung V_e(θ) am Schätzkondensator 78 selbst: (2)
Dementsprechend ergibt die Berechnung des Gleichgewichts des Magnetflusses an der Primärwicklung L₁: V_in(θ)T_ON(θ) = [(V_OUT + V_F) – V_in(θ)]T_FW(θ) (3) wobei T_FW(θ) die Periode ist, in der die Entmagnetisierung des Kerns der Primärwicklung L₁ stattfindet, während T_ON(θ) die Periode ist, in der der Transistor M leitend ist, und somit die Periode, in der die Magnetisierung des Kerns der Primärwicklung L₁ stattfindet. Aus Gl. (3) ergibt sich
(4) wobei V_OUT + V_F, zu einer ersten Annäherung, konstant ist und V_F der Spannungsabfall an der Ausgangsdiode D ist.
Noch einmal mit Bezugnahme auf Gl. (2) ergibt sich durch Anwenden von T_A = T_FW und T_B = T – T_R
(5) d. h. die Spannung V_e(θ) hat den gleichen Graphen, aber für einen Skalierfaktor, wie die Eingangsspannung V_in(θ). Tatsächlich ergibt sich aus Gl. (4) und (5)
(6) was die direkte Proportionalität zeigt, die zwischen der Spannung V_e(θ) an dem Schätzkondensator 78 und somit am Eingang des Multiplikators 24 und der Eingangsspannung V_in(θ) besteht. Die Spannung V_e(θ) und die Spannung V_in(θ) haben somit eine gleiche Phase und dementsprechend einen gleichen Zeitgraphen.
Dementsprechend ist das Steuermodul 65 so beschaffen, dass A = sFW und B = sZCD , wobei sFW ein Signal ist, das gleich '1' ist, wenn eine Entmagnetisierung der Primärwicklung L₁ stattfindet, und sonst gleich '0' ist, während das Signal sZCD gleich der Logiknegation des Signals sZCD ist, das gleich '1' ist, wenn die Primärwicklung L₁ völlig entmagnetisiert ist, d. h. wenn der Strom I(t, θ) in der Primärwicklung L₁ Null ist, und sonst gleich '0' ist.
Genauer kann das Signal sZCD z. B. von der Nullstromdetektionsschaltung 36 erzeugt werden. In diesem Fall ist die Nullstromdetektionsschaltung 36 nicht nur mit dem vorstehend erwähnten mit dem ersten Logik-Gate 34 verbundenen Ausgang versehen, sondern auch mit einem weiteren Ausgang, an dem sie das Signal sZCD zuführt. Außerdem führt die Nullstromdetektionsschaltung 36 weiterhin an dem mit dem Logik-Gate 34 verbundenen Ausgang ein Signal zu, so dass an dem Setzeingang des Flipflops 28 das vorstehend erwähnte Signal sS vorhanden ist.
Was das Signal sFW betrifft, wird es, wie in 8 dargestellt, auf Grundlage des Signals sZCD und des Signals sGD erzeugt, das, wie gesagt, gleich '1' ist, wenn der Transistor M leitend ist, und gleich '0' ist, wenn der Transistor M gesperrt ist. Insbesondere weist, auch wenn nicht in 7 dargestellt, das Steuermodul 65 ein zweites Logik-Gate 80 von einem negierten ODER-Typ auf, das am Eingang die Signale sGD und sZCD empfängt und das Signal sFW erzeugt. Die elektrischen Verbindungen, die das zweite Logik-Gate 80 beinhalten, sind nicht gezeigt, sowie andererseits auch nicht die Logikinverter, die mit dem zweiten Schalter 72 und dem dritten Schalter 74 verbunden und dafür ausgelegt sind, die Signale sZCD bzw. sFW , ausgehend von den Signalen sZCD und sFW, zu erzeugen. Beispiele für die Signale sFW, sGD und sZCD sind in 9 dargestellt.
Wie in 10 dargestellt und zuvor erwähnt, kann die Schätzschaltung 67 auch im Fall eines Sperrwandlers, hier mit 90 bezeichnet, verwendet werden. In diesem Fall ist die Schätzschaltung 67 wieder in dem Steuermodul enthalten, mit 95 bezeichnet. Ferner haben wir aus den vorstehend beschriebenen Gründen A = sFW und B = sGD. In 10 sind die Anschlüsse zwischen der Schätzschaltung 67 und der Nullstromdetektionsschaltung 36 und dem Ausgang Q des Flipflops 28 sowie auch das zweite Logik-Gate 80 nicht dargestellt.
Im Detail ergibt das Gleichgewicht des Magnetflusses an der Primärwicklung, bezeichnet mit L_p, V_in(θ)T_ON(θ) = n(V_OUT + V_F)T_FW(θ) (7) wodurch erlangt wird
(8)
Nochmals mit Bezugnahme auf Gl. (2) geht aus Gl. (8) hervor, wie man durch Anwenden von T_A = T_FW und T_B = T_ON und somit A = sFW und B = sGD erlangt
(9)
Ferner kann die Schätzschaltung 67 auch im Fall von Wandlern mit Topologien verwendet werden, die der Sperr-Topologie äquivalent sind, d. h. Wandlern, die das gleiche Wandlungsverhältnis V_out/V_in haben wie das, das Sperrwandler kennzeichnet. In diesem Fall sind das erste, zweite und dritte Befehlssignal A, B und A gleich, wie mit Bezugnahme auf 10 beschrieben wurde.
Beispiele für Topologien, die der Sperr-Topologie äquivalent sind, sind synthetisch in 11a–11d dargestellt. In 11a–11d sind Komponenten, die bereits dargestellt wurden, mit den gleichen Bezugszahlen bezeichnet. Ferner werden 11a–11d kurz nur mit Bezugnahme auf die Unterschiede zu der Beschreibung mit Bezug auf 10 beschrieben. Außerdem wird die Primärwicklung mit „erster Induktor L₁” bezeichnet. Wieder sind die in 11a–11d dargestellten Schaltungsdiagramme prinzipielle Schaltungsdiagramme und sind somit nicht vollständig, sondern vielmehr darauf beschränkt, einige Komponenten und einige elektrische Verbindungen der entsprechenden Wandler anzuzeigen, um die Art der Wandler selbst hervorzuheben, die wesentlich von der Anordnung der reaktiven Elemente und des Transistors M abhängen.
Insbesondere zeigt 11a einen Aufwärts/Abwärtswandler 111a, bei dem die Anode der Ausgangsdiode D mit dem zweiten Anschluss des ersten Induktors L₁ verbunden ist, während der Ausgangskondensator C_out mit dem ersten Anschluss des ersten Induktors L₁ und mit der Kathode der Ausgangsdiode verbunden ist. Ferner ist in 11a mit 100 eine Gate-Treiberstufe bezeichnet, die das Steuermodul 95 aufweist. Aus dem zuvor erklärten Grund ist die Gate-Treiber-Stufe 100 ohne Eingänge dargestellt, auch wenn sie tatsächlich die vorstehend erwähnten Eingänge ZCD und CS sowie auch den Rückkopplungsanschluss FB, der auf eine per se bekannte Art verbunden ist, aufweist.
11b zeigt einen Cuk-Wandler 111b, der ferner einen zusätzlichen Kondensator C1 aufweist, der mit dem zweiten Anschluss des ersten Induktors L₁ und mit der Anode der Ausgangsdiode D verbunden ist, deren Kathode mit dem Source-Anschluss des Transistors M verbunden ist. Außerdem ist der zweite Induktor L₂ vorgesehen, der zwischen die Anode der Ausgangsdiode D und einen ersten Anschluss des Ausgangskondensators C_out geschaltet ist, dessen zweiter Anschluss mit dem Source-Anschluss des Transistors M verbunden ist.
11c zeigt einen SEPIC-Wandler 111c, in dem die Positionen der Ausgangsdiode D und des zweiten Induktors L₂ im Vergleich zu dem Cuk-Wandler 111b umgedreht sind. Folglich sind die Anode der Ausgangsdiode D und ein erster Anschluss des zweiten Induktors L₂ mit dem Anschluss des zusätzlichen Kondensators C₁ verbunden, der nicht mit dem ersten Induktor L₁ verbunden ist. Der zweite Anschluss des zweiten Induktors 12 ist mit dem Source-Anschluss des Transistors M verbunden. Der Ausgangskondensator C_out ist zwischen die Kathode der Ausgangsdiode D und den Source-Anschluss des Transistors M geschaltet.
11d zeigt einen Zeta-Wandler 111d, auch bekannt als „invertierter SEPIC”, wobei der Drain- und Source-Anschluss des Transistors M mit einem ersten Anschluss des Eingangskondensators Cm bzw. einem ersten Anschluss des ersten Induktors L₁ verbunden sind, dessen zweiter Anschluss mit dem zweiten Anschluss des Eingangskondensators C_in verbunden ist. Der zusätzliche Kondensator C₁ ist zwischen dem ersten Anschluss des ersten Induktors L₁ und der Kathode der Ausgangsdiode D angeordnet, deren Anode mit dem zweiten Anschluss des ersten Induktors L₁ verbunden ist. Ein erster Anschluss des zweiten Induktors L₂ ist mit der Kathode der Diode D verbunden. Der Ausgangskondensator C_out ist zwischen dem zweiten Anschluss des zweiten Induktors L₂ und der Anode der Ausgangsdiode D angeordnet.
Wie in 12 dargestellt, kann die Schätzschaltung 67 auch im Fall eines Abwärtswandlers 120 verwendet werden. Insbesondere zeigt 12 auf eine der Darstellung gemäß 11a–11d ähnliche Weise, d. h. ohne alle Komponenten und die entsprechenden Anschlüsse zu zeigen, ein prinzipielles Diagramm des Abwärtswandlers 120.
Im Detail sind der Drain- und der Source-Anschluss des Transistors M mit einem ersten Anschluss des Eingangskondensators C_in bzw. mit der Kathode der Ausgangsdiode D verbunden, deren Anode mit dem zweiten Anschluss des Eingangskondensators C_in verbunden ist. Ein erster Anschluss des ersten Induktors L₁ ist mit der Kathode der Ausgangsdiode D verbunden, während ein zweiter Anschluss des ersten Induktors L₁ mit einem ersten Anschluss des Ausgangskondensators C_out verbunden ist, dessen zweiter Anschluss mit der Anode der Ausgangsdiode verbunden ist.
In diesem Fall ist die Schätzschaltung 67 immer noch in der Gate-Treiber-Stufe 100 enthalten. Ferner haben wir aus den nachstehend angegebenen Gründen A = sZCD und B = sGD.
Im Detail ergibt das Gleichgewicht des Magnetflusses am ersten Induktor L₁: [V_in(θ) – V_OUT]T_ON(θ) = (V_OUT + V_F)T_FW(θ) (10) womit man, entsprechend der Feststellung, dass VF << VOUT, zu einer ersten Annäherung, erlangt:
(11)
Nochmals mit Bezugnahme auf Gl. (2) wird betont, wie man aus Gl. (11) durch Anwenden von T_A = T – T_R und T_B = T_ON und somit A = sZCD und B = sGD erlangt: (12)
Die Schätzschaltung 67 kann auch im Fall von Wandlern mit Topologien verwendet werden, die der Abwärtstopologie äquivalent sind. In diesem Fall sind das erste, zweite und dritte Befehlssignal A, B und A gleich wie mit Bezug auf 12 beschrieben.
Ein Beispiel für eine der Abwärtstopologie äquivalente Topologie ist synthetisch in 13 dargestellt.
Insbesondere zeigt 13 einen Sperr-Abwärts-Wandler 130, wobei die Kathode der Ausgangsdiode D und ein erster Anschluss des Ausgangskondensators C_out mit einem ersten Eingangsanschluss C_in verbunden sind. Die Anode der Ausgangsdiode D und der zweite Anschluss des Ausgangskondensators C_out sind mit einem ersten Anschluss bzw. einem zweiten Anschluss des ersten Induktors L₁ verbunden. Der Drain- und der Source-Anschluss des Transistors M sind mit dem ersten Anschluss des ersten Induktors L₁ bzw. mit dem zweiten Anschluss des Eingangskondensators C_in verbunden.
14 zeigt eine weitere Ausführungsform, die nachstehend bezüglich der Unterschiede zu der in 7 gezeigten Ausführungsform beschrieben ist.
Im Detail weist der Aufwärtswandler, mit 160 bezeichnet, nicht den Multiplikator 24 auf. Ferner ist der Stromgenerator, mit 168 bezeichnet, der Schätzschaltung, mit 167 bezeichnet, von einem variablen Typ.
Ausführlicher empfängt der Stromgenerator 168 am Eingang die von dem Fehlerverstärker 58 erzeugte Steuerspannung V_c. Ferner ist der von dem Stromgenerator 168 erzeugte Strom auf eine per se bekannte Art direkt proportional zur Steuerspannung V_c. Mit anderen Worten ergibt sich, wobei mit I_CH der von dem Stromgenerator 168 erzeugte Strom bezeichnet wird, I_CH = G_M·V_c, wobei G_M konstant und gleich der Transkonduktanz des Stromgenerators 168 ist.
Der dritte innere Knoten N₃ der Schätzschaltung 167 ist direkt mit dem negativen Eingangsanschluss der Vergleichseinrichtung 26 verbunden.
Dementsprechend und mit Bezugnahme auf Gl. (3) und (4), die immer noch gelten, ergibt das Ladungsgleichgewicht am Schätzkondensator 78: (13)
wobei V_e gleich Vcs_REF eingestellt ist. Es folgt, dass: (14)
Unter Anwendung von Gl. (4) und V_in(θ) als V_in,pk·sin(θ) ausgedrückt, wobei V_in,pk die Eingangsspitzenspannung ist, erlangt man schließlich:
(15)
Betrachtet man den in 5 dargestellten Aufwärtswandler 60 von einem bekannten Typ und wenn die Spannung, die am Ausgang des Multiplikators 24 vorhanden ist, mit Vcs_REF' bezeichnet wird, erlangt man Vcs_REF'(θ) = K_MV_cMULT(θ) = K_MK_PV_cV_in,pksin(θ) (16) wobei K_P = R₂/(R₁ + R₂) und K_M die Verstärkung des Multiplikators 24 ist. Folglich kann unter Betrachtung von Gl. (15) und (16) festgestellt werden, wie Vcs_REF = Vcs_REF', wenn K_MK_P = (G_M·R)/(V_OUT + V_F) ist. Beispiele für in dem Aufwärtswandler 160 erzeugte Signale sind in 15a und 15b dargestellt.
In der Praxis kann durch Verwendung einer Stromgeneratorvariablen, die direkt proportional zu der Steuerspannung V_c ist, die Spannung V_e(θ), die am Schätzkondensator 78 erlangt wird, mit der von dem Multiplikator 24 herkömmlich erzeugten Spannung Vcs_REF gleichgesetzt werden, die üblicherweise ein Bezugssignal erzeugt, das direkt proportional zu der Steuerspannung V_c ist und das gleiche Profil hat wie die Spannung, die am Eingangskondensator C_in vorhanden ist. Es ist somit möglich, den Multiplikator 24 wegzulassen, wodurch das Steuermodul vereinfacht und verkleinert wird. Ferner kann, auch wenn sich 14 rein beispielhaft auf einen Aufwärtswandler bezieht, der Stromgenerator 168 vom einem variablen Typ in Wandlern jeglichen Typs, wie z. B. Sperrwandlern oder Abwärtswandlern und/oder äquivalenten Wandlern, angewendet werden. Auf diese Weise ist es möglich, den Multiplikator auch in diesen Wandlern wegzulassen.
Unabhängig von der Anwesenheit oder sonstig des Multiplikators kann jeglicher der zuvor beschriebenen Schaltwandler (d. h. die die Schätzschaltung aufweisen) zur Versorgung von z. B. einer oder mehrerer Festkörperbeleuchtungsvorrichtungen verwendet werden. Zum Beispiel zeigt 16 ein Beleuchtungssystem 200, das ohne jeglichen Verlust an Allgemeinheit mit einem Wechselspannungsgenerator 202 verbunden ist. Das Beleuchtungssystem 200 weist den Brückengleichrichter 2 und einen Schaltwandler 204 gemäß jeglicher der zuvor beschriebenen Ausführungsformen auf. Ferner weist das Beleuchtungssystem 200 eine z. B. von einer LED oder einer Matrix von LEDs gebildete Last 206 auf.
Aus der vorstehenden Beschreibung und Darstellung gehen die Vorzüge, die die vorliegende Lösung bietet, deutlich hervor.
Insbesondere ermöglicht das vorliegende Steuermodul die derartige Erzeugung der Spannung Vcs_REF(θ), dass sie die Form einer gleichgerichteten Sinuskurve und eine Amplitude hat, die von der Steuerspannung V_c abhängt, ohne die Notwendigkeit, einen Widerstandsteiler mit dem Eingangskondensator C_in zu verbinden, wodurch die Verluste verhindert werden, die mit dem vorstehend erwähnten Widerstandsteiler verbunden sind.
Ferner kann das vorliegende Steuermodul auch angewendet werden, wenn am Eingang in den Wandler eine Gleichspannung statt einer Wechselspannung vorhanden ist, sowie auch, wenn der Wandler dafür konfiguriert ist, einen Ausgangsstrom statt einer Ausgangsspannung zu regeln. Im letzteren Fall erzeugt die Rückkopplungsschaltung auf eine per se bekannte Art ein zu dem Ausgangsstrom statt zu der Ausgangsspannung proportionales Signal.
Außerdem weist das Steuermodul, wenn der Stromgenerator der Schätzschaltung variabel und direkt proportional zu der Steuerspannung V_c ist, nicht den herkömmlichen Multiplikator auf.
Schließlich ist klar, dass Änderungen und Modifikationen an der vorstehenden Beschreibung und Darstellung vorgenommen werden können, ohne dadurch von dem Schutzumfang der vorliegenden Erfindung, wie in den anliegenden Ansprüchen definiert, abzuweichen.
Beispielsweise kann der dritte Schalter 74 nicht nur mit dem zweiten inneren Knoten N₂, sondern auch mit dem ersten inneren Knoten N₁ statt mit der Masse verbunden sein. Ferner können die Positionen in der Reihenschaltung des Schätzwiderstands 76 und des zweiten Schalters 72 umgedreht sein.
Ferner kann das vorliegende Steuermodul auch in einem im sogenannten „Spannungsmodus” gesteuerten Schaltwandler oder sonst auch in einem im Durchschnittsstrom-Modus gesteuerten Schaltwandler enthalten sein.
Schließlich kann die vorliegende Schätzschaltung auch außerhalb eines Steuermoduls eines Schaltwandlers verwendet werden, d. h. unabhängig von der anschließenden Verwendung der Spannung V_e in einem Regelkreis eines Schaltwandlers.

Claims

Modul zum Steuern eines Schaltwandlers (60; 90; 120), der mindestens ein Induktorelement (L_p; L₁) und ein Schaltelement (M) aufweist und dafür konfiguriert ist, eine elektrische Ausgangsgröße (V_out), ausgehend von einer elektrischen Eingangsgröße (V_in) zu erzeugen, wobei das Steuermodul dafür konfiguriert ist, ein Befehlssignal (sGD) zum Steuern des Schaltens des Schaltelements zu erzeugen, und eine Schätzstufe (67; 167) aufweist, die dafür konfiguriert ist, ein Schätzsignal (V_e), das proportional zu der elektrischen Eingangsgröße (V_in) ist, auf Grundlage des Befehlssignals (sGD) und eines ersten Eingangssignals (sZCD), das ein Zeitintervall angibt, in dem das Induktorelement entmagnetisiert wird, zu erzeugen; wobei das Steuermodul dafür konfiguriert ist, das Befehlssignal (sGD) auf Grundlage des Schätzsignals (V_e) zu erzeugen.
Steuermodul nach Anspruch 1, das eine Bezugsstufe (24, 67; 167) aufweist, die die Schätzstufe (67; 167) aufweist und dafür konfiguriert ist, ein Steuersignal (V_c) zu empfangen, das eine Funktion der elektrischen Ausgangsgröße (V_out) und einer elektrischen Bezugsgröße (V_{ref_int}) ist, wobei die Bezugsstufe dafür konfiguriert ist, ein Vergleichssignal (Vcs_REF) zu erzeugen, das von dem Steuersignal (V_c) abhängt und proportional zu der elektrischen Eingangsgröße (V_in) ist; wobei das Steuermodul ferner dafür konfiguriert ist, das Befehlssignal (sGD) auf Grundlage des Vergleichssignals (Vcs_REF) zu erzeugen.
Steuermodul nach Anspruch 1 oder 2, das ferner eine Befehlsstufe (26, 28, 36) aufweist, die dafür konfiguriert ist, das Vergleichssignal (Vcs_REF), das erste Eingangssignal (sZCD) und ein zweites Eingangssignal (V_cs), das von einem während einer Magnetisierung des Induktorelements in dem Induktorelement (L_p; L₁) vorhandenen Strom abhängt, zu empfangen, wobei die Befehlsstufe dafür konfiguriert ist, ein internes Signal (sR) zu erzeugen, das den Vergleich zwischen dem zweiten Eingangssignal (V_cs) und dem Vergleichssignal (Vcs_REF) angibt, und das Befehlssignal (sGD) als eine Funktion des internen Signals (sR) und des ersten Eingangssignals (sZCD) zu erzeugen.
Steuermodul nach einem der vorhergehenden Ansprüche, wobei die Schätzstufe (24, 67; 127) aufweist: – einen Stromgenerator (68; 168), der zwischen einen ersten Anschluss (N₁) mit einem ersten Bezugspotential und einen Ausgangsknoten (N₃) geschaltet ist; – einen ersten Schalter (70), der zwischen den Stromgenerator und den Ausgangsknoten geschaltet ist; – einen Kondensator (78), der zwischen den Ausgangsknoten und einen zweiten Anschluss mit einem zweiten Bezugspotential geschaltet ist; – eine Reihenschaltung, die einen Widerstand (76) und einen zweiten Schalter (72) aufweist, wobei die Reihenschaltung zwischen den Ausgangsknoten und den zweiten Anschluss geschaltet ist; und wobei der erste und der zweite Schalter auf Grundlage des ersten Eingangssignals (sZCD) und des Befehlssignals (sGD) gesteuert werden.
Steuermodul nach Anspruch 4, wenn abhängig von Anspruch 2 oder Anspruch 3, wobei der Stromgenerator (68; 168) von einem variablen Typ und dafür konfiguriert ist, einen Strom zu erzeugen, der von dem Steuersignal (V_c) abhängt.
Steuermodul nach Anspruch 4 oder Anspruch 5, wobei die Schätzstufe (24, 67; 167) ferner dafür konfiguriert ist, ein drittes Eingangssignal (sFW) zu empfangen, das ein Zeitintervall angibt, in dem das Induktorelement (L_p; L₁) sich entmagnetisiert; und wobei der erste Schalter (70) während des Zeitintervalls geschlossen ist, in dem das Induktorelement sich entmagnetisiert, und sonst offen ist; und wobei der zweite Schalter (72) während des Zeitintervalls geschlossen ist, in dem das Schaltelement (M) leitend ist, und sonst offen ist.
Steuermodul nach Anspruch 4 oder Anspruch 5, wobei die Schätzstufe (24, 67; 167) ferner dafür konfiguriert ist, ein drittes Eingangssignal (sFW) zu empfangen, das ein Zeitintervall angibt, in dem sich das Induktorelement (L_p; L₁) entmagnetisiert; und wobei der erste Schalter (70) während des Zeitintervalls geschlossen ist, in dem sich das Induktorelement entmagnetisiert, und sonst offen ist; und wobei der zweite Schalter (72) während des Zeitintervalls geschlossen ist, in dem das Induktorelement mindestens teilweise magnetisiert wird, und sonst offen ist.
Steuermodul nach Anspruch 4 oder Anspruch 5, wobei der erste Schalter (70) während des Zeitintervalls geschlossen ist, in dem das Induktorelement (L_p; L₁) mindestens teilweise magnetisiert wird, und sonst offen ist; und wobei der zweite Schalter (72) während des Zeitintervalls geschlossen ist, in dem das Schaltelement (M) leitend ist, und sonst offen ist.
Schaltwandler, der ein Steuermodul (65; 95) nach einem der vorhergehenden Ansprüche aufweist.
Beleuchtungssystem, das einen Schaltwandler (204) nach Anspruch 9 und eine mit dem Schaltwandler verbundene Lichtquelle (206) aufweist.
Schätzstufe für ein Steuermodul nach einem der Ansprüche 1 bis 8, die dafür konfiguriert ist, das Schätzsignal (V_e) auf Grundlage des Befehlssignals (sGD) und des ersten Eingangssignals (sZCD) zu erzeugen.
Verfahren zum Steuern eines Schaltwandlers (60; 90; 120), der mindestens ein Induktorelement (L_p; L₁) und ein Schaltelement (M) aufweist und dafür konfiguriert ist, eine elektrische Ausgangsgröße (V_out) ausgehend von einer elektrischen Eingangsgröße (V) zu erzeugen, wobei das Verfahren folgende Schritte beinhaltet: – Erzeugen eines Befehlssignals (sGD) zum Steuern des Schaltens des Schaltelements; und – Erzeugen eines Schätzsignals (V_e), das proportional zu der elektrischen Eingangsgröße (V_in) ist, auf Grundlage des Befehlssignals (sGD) und eines ersten Eingangssignals (sZCD), das ein Zeitintervall angibt, in dem das Induktorelement entmagnetisiert wird; und wobei der Schritt des Erzeugens des Befehlssignals (sGD) das Erzeugen des Befehlssignals (sGD) auf Grundlage des Schätzsignals (V_e) beinhaltet.
Steuerverfahren nach Anspruch 12, das ferner folgende Schritte beinhaltet: – Erzeugen eines Vergleichssignals (Vcs_REF), das proportional zu der elektrischen Eingangsgröße (V_in) ist, auf Grundlage eines Steuersignals (V_c), das eine Funktion der elektrischen Ausgangsgröße (V_out) und einer elektrischen Bezugsgröße (V_{ref_int}) ist; und – Erzeugen des Befehlssignals (sGD) auf Grundlage des Vergleichssignals (Vcs_REF).
Steuerverfahren nach Anspruch 13, das ferner folgende Schritte beinhaltet: – Erzeugen eines internen Signals (sR), das den Vergleich zwischen dem Vergleichssignal (Vcs_REF) und einem zweiten Eingangssignal (V_cs) angibt, das von einem während der Magnetisierung des Induktorelements in dem Induktorelement (L_p; L₁) vorhandenen Strom abhängt; und – Erzeugen des Befehlssignals (sGD) auf Grundlage des internen Signals (sR) und des ersten Eingangssignals (sZCD).
Steuerverfahren nach einem der Ansprüche 12–14, wobei der Schritt des Erzeugens eines Schätzsignals (V_e) abwechselnde Schritte des Ladens und Entladens eines Kondensators (78) auf Grundlage des ersten Eingangssignals (sZCD) und des Befehlssignals (sGD) beinhaltet.
Steuerverfahren nach Anspruch 15, wenn abhängig von Anspruch 13 oder Anspruch 14, wobei der Ladeschritt das Einspeisen eines Stroms, der als Funktion des Steuersignals (V_c) variiert, in den Kondensator (78) beinhaltet.
Verfahren zum Erzeugen eines Schätzsignals (V_e), das proportional zu einer elektrischen Eingangsgröße (V_in) eines Schaltwandlers (60; 90; 120) ist, der mindestens ein Induktorelement (L_p; L₁) und ein Schaltelement (M) aufweist und dafür konfiguriert ist, eine elektrische Ausgangsgröße (V_out) ausgehend von der elektrischen Eingangsgröße (V_in) zu erzeugen, wobei das Verfahren das Erzeugen des Schätzsignals (V_e) auf Grundlage eines Befehlssignals (sGD), das das Schalten des Schaltelements steuert, und auf Grundlage eines Signals (sZCD), das ein Zeitintervall angibt, in dem das Induktorelement entmagnetisiert wird, beinhaltet.