DE102016011478A1 - Kontaktieren von nanogeprägten kreuzungspunktarrays an einem substrat - Google Patents

Kontaktieren von nanogeprägten kreuzungspunktarrays an einem substrat Download PDF

Info

Publication number
DE102016011478A1
DE102016011478A1 DE102016011478.9A DE102016011478A DE102016011478A1 DE 102016011478 A1 DE102016011478 A1 DE 102016011478A1 DE 102016011478 A DE102016011478 A DE 102016011478A DE 102016011478 A1 DE102016011478 A1 DE 102016011478A1
Authority
DE
Germany
Prior art keywords
conductive
length
pins
trace
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016011478.9A
Other languages
English (en)
Inventor
Daniel R. Shepard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HGST Netherlands BV
Original Assignee
HGST Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HGST Netherlands BV filed Critical HGST Netherlands BV
Publication of DE102016011478A1 publication Critical patent/DE102016011478A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Ausführungsformen der vorliegenden Offenlegung betreffen generell Speichervorrichtungen, die nanogeprägte Muster aufweisen, welche mit einer auf herkömmliche Weise bearbeiteten Schaltungsanordnung verbunden sind, und ein Verfahren zum Fertigen derselben. Die Speichervorrichtung weist eine Vielzahl von leitfähigen Spuren, ein Substrat mit einer Vielzahl von leitfähigen Pads und eine Vielzahl von leitfähigen Stiften auf. Jedes leitfähige Pad ist so bemessen, dass ein Ausrichtungsfehler, der dem Nanoprägeprozess inhärent ist, berücksichtigt wird. Jeder leitfähige Stift ist zwischen einer leitfähigen Spur und einem leitfähigen Pad gekoppelt, wodurch eine Verbindung der sehr fein bemessenen Merkmale der Nanoprägelithografie mit den größeren Merkmalen eines auf herkömmliche Weise gemusterten Wafers ermöglicht wird.

Description

  • HINTERGRUND DER OFFENLEGUNG
  • Gebiet der Offenlegung
  • Ausführungsformen der vorliegenden Offenlegung betreffen generell als Halbleiter gefertigte Speichervorrichtungen und insbesondere Speichervorrichtungen, die nanogeprägte Muster aufweisen, welche mit einer auf bekannte Weise bearbeiteten Schaltungsanordnung verbunden sind.
  • Beschreibung der verwandten Technik
  • Als Halbleiter gefertigte Speichervorrichtungen ermöglichen das Erreichen einer hohen Dichte durch Erstellen der Arrays von Datenbits bei sehr kleinen Geometrien. Herkömmlicherweise ist die Fotolithografie zum Erstellen dieser Arrays angewendet worden. Die Fotolithografie hat jedoch ihre Nachteile. Fotolithografiewerkzeuge sind teuer in der Fertigung und kosten häufig mehrere zehn Millionen Dollar pro Werkzeug.
  • Es sind Alternativen zu der Fotolithografie vorgeschlagen worden. Eine solche Alternative ist die Nanoprägelithografie. Die Nanoprägelithografie ermöglicht das Reproduzieren von kleinen Merkmalen von 10 Nanometern oder weniger. Der Prozess des Nanoprägens umfasst das Prägen eines Musters in ein Polymer, das dann zum Mustern von Merkmalen auf ein Halbleiterwafer verwendet werden kann. Die Nanoprägelithografie ist relativ kostengünstig. Aufgrund der halbfluiden Natur des Polymers kann die Ausrichtungsgenauigkeit jedoch nicht der kleinen Größe der eingeprägten Merkmale entsprechen, was zu einem Ausrichtungsfehler führt.
  • Somit besteht Bedarf an einem Verfahren, das die Vorteile des Nanoprägens bietet, wobei eine kosteneffektive Verbindung zwischen solchen nanogeprägten Mustern mit einer auf herkömmliche Weise bearbeiteten Schaltungsanordnung ermöglicht wird.
  • KURZFASSUNG DER OFFENLEGUNG
  • Ausführungsformen der vorliegenden Offenlegung betreffen generell Speichervorrichtungen, die nanogeprägte Muster aufweisen und mit einer auf herkömmliche Weise bearbeiteten Schaltungsanordnung verbunden sind, und ein Verfahren zum Fertigen derselben. Die Speichervorrichtung weist eine Vielzahl von leitfähigen Spuren, ein Substrat mit einer Vielzahl von leitfähigen Pads und eine Vielzahl von leitfähigen Stiften auf. Jedes leitfähige Pad ist so bemessen, dass ein Ausrichtungsfehler, der dem Nanoprägeprozess inhärent ist, berücksichtigt wird. Jeder leitfähige Stift ist zwischen einer leitfähigen Spur und einem leitfähigen Pad gekoppelt, wodurch eine Verbindung der sehr fein bemessenen Merkmale der Nanoprägelithografie mit den größeren Merkmalen eines auf herkömmliche Weise gemusterten Wafers ermöglicht wird.
  • Bei einer Ausführungsform wird eine Speichervorrichtung offengelegt. Die Speichervorrichtung weist eine Vielzahl von leitfähigen Spuren auf. Die Vielzahl von leitfähigen Spuren ist in einer gemeinsamen Ebene angeordnet. Eine erste leitfähige Spur der Vielzahl von leitfähigen Spuren weist eine erste Länge auf. Eine zweite leitfähige Spur der Vielzahl von leitfähigen Spuren weist eine zweite Länge auf, und die zweite Länge ist kleiner als die erste Länge. Die Speichervorrichtung weist ferner ein Substrat mit einer Vielzahl von darin ausgebildeten leitfähigen Pads auf. Die Speichervorrichtung weist ferner eine Vielzahl von leitfähigen Stiften auf. Ein erster leitfähiger Stift der Vielzahl von leitfähigen Stiften ist zwischen der ersten leitfähigen Spur und einem ersten leitfähigen Pad der Vielzahl von leitfähigen Pads gekoppelt. Ein zweiter leitfähiger Stift der Vielzahl von leitfähigen Stiften ist zwischen der zweiten leitfähigen Spur und einem zweiten leitfähigen Pad der Vielzahl von leitfähigen Pads gekoppelt.
  • Bei einer weiteren Ausführungsform wird eine Speichervorrichtung offengelegt. Die Speichervorrichtung weist eine Vielzahl von leitfähigen Spuren auf, die in einer gemeinsamen Ebene angeordnet sind. Die Speichervorrichtung weist ferner ein Substrat mit einer Vielzahl von darin ausgebildeten leitfähigen Pads auf. Ein erstes leitfähige Pad der Vielzahl von leitfähigen Pads ist von einem zweiten leitfähigen Pad der Vielzahl von leitfähigen Pads sowohl in einer X-Ausdehnung als auch einer Y-Ausdehnung beabstandet. Die Speichervorrichtung weist ferner eine Vielzahl von leitfähigen Stiften auf. Ein erster leitfähiger Stift der Vielzahl von leitfähigen Stiften erstreckt sich zwischen dem ersten leitfähigen Pad und einer ersten leitfähigen Spur der Vielzahl von leitfähigen Spuren. Ein zweiter leitfähiger Stift der Vielzahl von leitfähigen Stiften erstreckt sich zwischen dem zweiten leitfähigen Pad und einer zweiten leitfähigen Spur der Vielzahl von leitfähigen Spuren.
  • Bei einer weiteren Ausführungsform wird ein Verfahren offengelegt. Das Verfahren umfasst das Ausbilden eines oder mehrerer leitfähiger Pads auf einer ersten Schicht, das Abscheiden von Fotoresist über das eine oder die mehreren Pads, das Ausrichten eines Prägelithografiestempels, der eine zweite Schicht bildet, mit der ersten Schicht und das gleichzeitige Ausbilden eines oder mehrere leitfähiger Stifte und einer oder mehrerer leitfähiger Spuren in der zweiten Schicht unter Anwendung der Prägelithografie. Die Ausrichtung der zweiten Schicht mit der ersten Schicht umfasst einen Ausrichtungsfehler in einer X-Ausdehnung von ±ΔX sowie einen Ausrichtungsfehler in einer Y-Ausdehnung von ±ΔY. Jeder der leitfähigen Stifte weist eine Größe FX in der X-Ausdehnung und eine Größe FY in der Y-Ausdehnung auf. Jedes der leitfähigen Pads weist eine Größe auf, die mindestens 2ΔX – FX in der X-Ausdehnung und mindestens 2ΔY – FY in der Y-Ausdehnung beträgt. Jeder des einen oder der mehreren leitfähigen Stifte kontaktiert sowohl ein leitfähiges Pad als auch eine leitfähige Spur.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Damit die oben dargelegten Merkmale der vorliegenden Offenlegung genau verstanden werden können, kann eine genauere Beschreibung der Offenlegung, die vorstehend kurz zusammengefasst worden ist, mit Bezug auf Ausführungsformen erfolgen, von denen einige in den beiliegenden Zeichnungen dargestellt sind. Es sei jedoch darauf hingewiesen, dass die beiliegenden Zeichnungen nur typische Ausführungsformen dieser Offenlegung darstellen und daher nicht als Einschränkung ihres Umfangs angesehen werden dürfen, da die Offenlegung weitere gleichermaßen effektive Ausführungsformen umfassen kann.
  • 1 ist eine schematische Darstellung eines Speicherarrays gemäß einer hier beschriebenen Ausführungsform.
  • 2 ist eine schematische perspektivische Ansicht des Speicherarrays gemäß einer hier beschriebenen Ausführungsform.
  • 3 ist eine Negativbild-Topografie eines Musters, das als Stempel für das Nanoprägen einer Vielzahl von leitfähigen Spuren mit sich selbst ausrichtenden leitfähigen Stiften auf einem Substrat verwendet werden kann, gemäß einer hier beschriebenen Ausführungsform.
  • 4A–4E zeigen von oben nach unten betrachtete Ansichten einer oder mehrerer leitfähiger Spuren, von denen jede einen sich selbst ausrichtenden Stift aufweist, der mit einem jeweiligen leitfähigen Pad auf einem Substrat verbunden ist, gemäß einer hier beschriebenen Ausführungsform.
  • 5 ist ein Querschnitt eines Wafers mit nanogeprägten Muster, die mit einer auf herkömmliche Weise bearbeiteten Transistorschaltungsanordnung verbunden sind, gemäß einer hier beschriebenen Ausführungsform.
  • Für ein einfacheres Verständnis sind, wo möglich, identische Bezugszeichen zum Bezeichnen von identischen Elementen, die in den Figuren die gleichen sind, verwendet worden. Es wird in Betracht gezogen, dass Elemente, die bei einer Ausführungsform offengelegt werden, auf vorteilhafte Weise bei anderen Ausführungsformen verwendet werden können, ohne dass diese ausdrücklich genannt werden.
  • DETAILLIERTE BESCHREIBUNG
  • Im Folgenden wird auf Ausführungsformen der Offenlegung Bezug genommen. Es versteht sich jedoch, dass die Offenlegung nicht auf spezifische beschriebene Ausführungsformen beschränkt ist. Stattdessen wird jede Kombination der folgenden Merkmale und Elemente, ganz gleich, ob sie unterschiedliche Ausführungsformen betreffen oder nicht, in Betracht gezogen, um die Offenlegung zu implementieren und in die Praxis umzusetzen. Ferner können mit Ausführungsformen der Offenlegung zwar Vorteile gegenüber anderen möglichen Lösungen und/oder dem Stand der Technik erzielt werden, durch die Tatsache, ob ein spezieller Vorteil von einer bestimmten Ausführungsform erzielt wird oder nicht, wird diese Offenlegung jedoch nicht eingeschränkt. Somit dienen die folgenden Aspekte, Merkmale, Ausführungsformen und Vorteile lediglich der Veranschaulichung und werden nicht als Elemente oder Einschränkungen der beiliegenden Patentansprüche angesehen, außer wenn dies ausdrücklich in einem Patentanspruch/den Patentansprüchen dargelegt ist. Gleichermaßen darf eine Bezugnahme auf ”die Offenlegung” nicht als eine Verallgemeinerung eines erfindungsgemäßen Gegenstands, der hier offengelegt wird, ausgelegt werden und darf nicht als Element oder Einschränkung der beiliegenden Patentansprüche angesehen werden, außer wenn dies ausdrücklich in einem Patentanspruch/den Patentansprüchen dargelegt ist.
  • Ausführungsformen der vorliegenden Offenlegung betreffen generell Speichervorrichtungen, die nanogeprägte Muster aufweisen, welche mit einer auf herkömmliche Weise bearbeiteten Schaltungsanordnung verbunden sind, und ein Verfahren zum Fertigen derselben. Die Speichervorrichtung weist eine Vielzahl von leitfähigen Spuren, ein Substrat mit einer Vielzahl von leitfähigen Pads und eine Vielzahl von leitfähigen Stiften auf. Jedes leitfähige Pad ist so bemessen, dass ein Ausrichtungsfehler, der dem Nanoprägeprozess inhärent ist, berücksichtigt wird. Jeder leitfähige Stift ist zwischen einer leitfähigen Spur und einem leitfähigen Pad gekoppelt, wodurch eine Verbindung der sehr fein bemessenen Merkmale der Nanoprägelithografie mit den größeren Merkmalen eines auf herkömmliche Weise gemusterten Wafers ermöglicht wird.
  • 1 ist eine schematische Darstellung eines Speicherarrays 100 gemäß einer hier beschriebenen Ausführungsform. Das Speicherarray 100 weist eine Vielzahl von Speicherzellen 102, eine erste Vielzahl von parallelen Leitungen 104 und eine zweite Vielzahl von parallelen Leitungen 106 auf. Die erste Vielzahl von parallelen Leitungen 104 verläuft orthogonal zu der zweiten Vielzahl von parallelen Leitungen 106. Die erste Vielzahl von parallelen Leitungen 104 stellt Bitleitungen dar. Die zweite Vielzahl von parallelen Leitungen 106 stellt Wortleitungen dar. Jede Speicherzelle 102 ist mit einer Bitleitung 104 und einer Wortleitung 106 gekoppelt. Kollineare Speicherzellen 102 sind mit einer gemeinsamen Leitung und einer Leitung, die nicht mit den anderen kollinearen Speicherzellen gemeinsam genutzt wird, gekoppelt.
  • 2 ist eine schematische perspektivische Ansicht des oben beschriebenen Speicherarrays 100 gemäß einer hier beschriebenen Ausführungsform. Die erste Vielzahl von parallelen Leitungen 104 ist in einer gemeinsamen Ebene angeordnet. Die zweite Vielzahl von parallelen Leitungen 106 ist in einer gemeinsamen Ebene beabstandet über der ersten Vielzahl von parallelen Leitungen 104 angeordnet. Das Array 100 ist so angeordnet, dass eine erste Speicherzelle 102A mit einer ersten Leitung 104A der ersten Vielzahl von parallelen Leitungen 104 gekoppelt ist. Die erste Speicherzelle 102A ist ferner mit einer ersten Leitung 106A der zweiten Vielzahl von parallelen Leitungen 106 gekoppelt. Eine zweite Speicherzelle 102B ist mit der ersten Leitung 104A und einer zweiten Leitung 106B der zweiten Vielzahl von parallelen Leitungen 106 gekoppelt. Eine dritte Speicherzelle 102C ist mit einer zweiten Leitung 104B der ersten Vielzahl von parallelen Leitungen 104 gekoppelt. Die dritte Speicherzellen 102C ist ferner mit der ersten Leitung 106A gekoppelt. Eine vierte Speicherzelle 102D ist sowohl mit der zweiten Leitung 104B als auch der zweiten Leitung 106B gekoppelt.
  • 3 ist eine Negativbild-Topografie eines Musters, das als Nanoprägestempel 300 zum Nanoprägen einer Vielzahl von leitfähigen Spuren, die sich selbst ausrichtende leitfähige Stifte aufweisen, auf ein Substrat verwendet werden kann, gemäß einer hier beschriebenen Ausführungsform. Die Vielzahl von leitfähigen Spuren ist, sobald sie geprägt ist, in einer gemeinsamen Ebene angeordnet. Der Stempel 300 weist einen Spurabschnitt 302 und einen Stiftabschnitt 304 auf. Der Spurabschnitt 302 wird zum Prägen der Stelle, an der die leitfähigen Spuren angeordnet werden, verwendet. Auf im Wesentlichen gleiche Weise wird der Stiftabschnitt 304 zum Prägen der Stelle, an der die leitfähigen Stifte ausgebildet werden, verwendet. Der Spurabschnitt 302 und der Stiftabschnitt 304 sind vor-ausgerichtet, so dass, nachdem der Stempel 300 von dem Substrat entfernt worden ist, das leitfähige Material so auf dem Substrat ausgebildet wird, dass die Spuren und Stifte sich selbst ausrichten.
  • Der Nanoprägestempel 300 kann mittels verschiedener Techniken zum Herstellen von Nanoprägestempeln, die Fachleuten auf dem Sachgebiet der Nanoprägelithografie bekannt sind, gefertigt werden. Bei einer Ausführungsform kann der Nanoprägestempel 300 direkt mittels Lithografie und Ätzens der Topografie des umgekehrten Musters ausgebildet werden. Bei einer weiteren Ausführungsform kann der Nanoprägestempel 300 als Positivbild gemustert und geätzt werden, das dann als Ausgangsteil verwendet werden kann, aus dem Nachfolger-Musterstempel als komplementäres Negativbild erstellt werden. Bei einer Ausführungsform wird der Nanoprägestempel 300 unter Anwendung der E-Strahl-Lithografie hergestellt. Bei einer weiteren Ausführungsform wird der Nanoprägestempel 300 unter Anwendung der Fotolithografie hergestellt. Bei einer Ausführungsform kann der Nanoprägestempel 300 Si umfassen. Bei einer weiteren Ausführungsform kann der Nanoprägestempel 300 Si2O umfassen.
  • 4A–4E zeigen von oben nach unten betrachtete Ansichten einer oder mehrerer leitfähiger Spuren, von denen jede einen sich selbst ausrichtenden Stift aufweist, der mit einem jeweiligen leitfähigen Pad auf einem Substrat verbunden ist, gemäß einer hier beschriebenen Ausführungsform.
  • 4A zeigt eine von oben nach unten betrachtete Ansicht einer ersten leitfähigen Spur 400, die einen ersten leitfähigen Stift 402 aufweist, der mit einem ersten leitfähigen Pad 404 verbunden ist, das auf ein Substrat abgeschieden ist. Der erste leitfähige Stift 402 richtet sich selbst auf die erste leitfähige Spur 400 aus. Obwohl die erste leitfähige Spur 400 und der erste leitfähige Stift 402 nicht relativ zueinander variieren, kann die daraus resultierende Position relativ zu einem Substrat sowohl in einer X-Ausdehnung als auch in einer Y-Ausdehnung variieren. Wie in 4A gezeigt ist, weist das erste leitfähig Pad 404 eine Länge und eine Breite auf, die wesentlich größer sind als die Länge und die Breite des ersten leitfähigen Stifts 402. Wie nachstehend erläutert wird, ist das erste leitfähige Pad 404 größer, um eine Fehlausrichtung des Stempels 300 zu ermöglichen. Selbst wenn es eine geringfügige Fehlausrichtung des Stempels 300 gibt, kann der erste leitfähige Stift 402 immer noch in elektrischem Kontakt mit dem ersten leitfähigen Pad 404 ausgebildet werden.
  • 4B ist eine von oben nach unten betrachtete Ansicht einer ersten leitfähigen Spur 400 und einer zweiten leitfähigen Spur 406 mit einem ersten leitfähigen Stift 402 und einem zweiten leitfähigen Stift 408, die jeweils mit einem ersten leitfähigen Pad 404 und einem zweiten leitfähigen Pad 410 verbunden sind. Die leitfähigen Pads 404 und 410 werden auf ein Substrat abgeschieden. Zwischen den leitfähigen Pads 404 und 410 befindet sich eine Beabstandung in der X-Ausdehnung 442 und eine Beabstandung in der Y-Ausdehnung 444. Die Beabstandung in der X-Ausdehnung 442 bezieht sich auf die Substratgeometrie und Lithografie, während sich die Beabstandung in der Y-Ausdehnung 444 auf die Nanoprägegeometrie bezieht.
  • Bei einer Ausführungsform weist die erste leitfähige Spur 400 eine erste Länge auf und weist die zweite leitfähige Spur 406 eine zweite Länge auf. Die zweite Länge ist kleiner als die erste Länge. Wie oben dargelegt worden ist, sind die leitfähigen Pads 404, 410 versetzt angeordnet. Durch ein versetztes Anordnen der leitfähigen Pads 404, 410 und daher der leitfähigen Stifte 402, 408 und der leitfähigen Spuren 400, 406 wird der Fußabdruck der Vorrichtung verkleinert. Die leitfähigen Pads 404, 410 müssen um einen Abstand 442 sowohl in der X- als auch in der Y-Richtung voneinander beabstandet sein. Der Abstand 442 ist größer als der Abstand 444 zwischen aneinander angrenzenden Spuren 400, 406. Daher müsste dann, wenn die leitfähigen Pads 404, 410 nicht versetzt angeordnet wären, der Abstand 444 zwischen aneinander angrenzenden Spuren 400, 406 mindestens so groß sein wie der Abstand 442. Ferner würden sich dann, wenn die leitfähigen Pads 404, 410 nicht versetzt angeordnet wären, die leitfähigen Pads 404, 410 zwangsläufig überlappen, wenn die Spuren 400, 406 um einen Abstand 444 voneinander beabstandet wären. Einander überlappende leitfähige Pads 404, 410 ergäben im Wesentlichen ein einzelnes großes leitfähiges Pad, das ein individuelles Interagieren mit den jeweiligen Stiften 402, 408 unmöglich machen würde.
  • 4C ist eine von oben nach unten betrachtete Ansicht einer ersten leitfähigen Spur 400, einer zweiten leitfähigen Spur 406, einer dritten leitfähigen Spur 412 und einer vierten leitfähigen Spur 418 mit einem ersten leitfähigen Stift 402, einem zweiten leitfähigen Stift 408, einem dritten leitfähigen Stift 414 und einem vierten leitfähigen Stift 420, die jeweils mit einem ersten leitfähigen Pad 404, einem zweiten leitfähigen Pad 410, einem dritten leitfähigen Pad 416 und einem vierten leitfähigen Pad 422 verbunden sind. Die leitfähigen Pads 404, 410, 416 und 422 werden auf ein Substrat abgeschieden. Jedes der leitfähigen Pads 404, 410, 416 und 422 ist so um eine Beabstandung in der X-Ausdehnung, 442 und eine Beabstandung in der Y-Ausdehnung 444 beabstandet, dass die leitfähigen Pads 404, 410, 416 und 422 versetzt angeordnet sind.
  • Bei einer Ausführungsform weist die erste leitfähige Spur 400 eine erste Länge auf, weist die zweite leitfähige Spur 406 eine zweite Länge auf, weist die dritte leitfähige Spur 412 eine dritte Länge auf und weist die vierte leitfähige Spur 418 die erste Länge auf. Die zweite Länge ist kleiner als die erste Länge, und die dritte Länge ist kleiner als die zweite Länge. Die Längen der ersten leitfähigen Spur 400 und der vierten leitfähigen Spur 418 sind gleich. Bei einer weiteren Ausführungsform sind die erste Länge, die zweite Länge und die dritte Länge gleich, wie in 4D gezeigt ist.
  • 4D ist eine von oben nach unten betrachtete Ansicht einer ersten leitfähigen Spur 400, einer zweiten leitfähigen Spur 406, einer dritten leitfähigen Spur 412 und einer vierten leitfähigen Spur 418 mit einem ersten leitfähigen Stift 402, einem zweiten leitfähigen Stift 408, einem dritten leitfähigen Stift 414 und einem vierten leitfähigen Stift 420, die jeweils mit einem ersten leitfähigen Pad 404, einem zweiten leitfähigen Pad 410, einem dritten leitfähigen Pad 416 und einem vierten leitfähigen Pad 422 verbunden sind. Die leitfähigen Pads 404, 410, 416 und 422 sind auf ein Substrat abgeschieden. Jedes der leitfähigen Pads 404, 410, 416 und 422 ist so um eine Beabstandung in der X-Ausdehnung, 442 und eine Beabstandung in der Y-Ausdehnung 444 beabstandet, dass die leitfähigen Pads 404, 410, 416 und 422 versetzt angeordnet sind. Wie gezeigt ist, sind die leitfähigen Stifte 402, 408, 414 und 420 mit einer leitfähigen Spur der Vielzahl von leitfähigen Spuren an einer Position entlang der leitfähigen Spur, die von einem Ende beabstandet ist, verbunden.
  • 4E ist eine von oben nach unten betrachtete Ansicht einer Vielzahl von leitfähigen Spur 400, 406, 412, 418, 424, 430 und 436, die jeweils einen leitfähigen Stift 402, 408, 414, 420, 426, 432 und 438 aufweisen. Die leitfähigen Stifte 402, 408, 414, 420, 426, 432 und 438 sind jeweils mit leitfähigen Pads 404, 410, 416, 422, 428, 434 und 440 verbunden. Die leitfähigen Pads 404, 410, 416, 422, 428, 434 und 440 sind auf ein Substrat abgeschieden. Jedes der leitfähigen Pads 404, 410, 416, 422, 428, 434 und 440 ist so um eine Beabstandung in der X-Ausdehnung, 442 und eine Beabstandung in der Y-Ausdehnung 444 beabstandet, dass die leitfähigen Pads 404, 410, 416, 422, 428, 434 und 440 versetzt angeordnet sind.
  • Bei einer Ausführungsform weist jede der Vielzahl von leitfähigen Spuren 400, 406, 412, 418, 424, 430 und 436 eine Länge auf. Die zweite leitfähige Spur 406 weist eine Länge auf, die kleiner ist als die Länge der ersten leitfähigen Spur 400. Die dritte leitfähige Spur 412 weist eine Länge auf, die kleiner ist als die der zweiten leitfähigen Spur 406. Die vierte leitfähige Spur 418 weist eine Länge auf, die gleich der Länge der ersten leitfähigen Spur 400 ist. Die fünfte leitfähige Spur 424 weist eine Lunge auf, die gleich der Länge der zweiten leitfähigen Spur 406 ist. Die sechste leitfähige Spur 430 weist eine Länge auf, die gleich der Länge der dritten leitfähigen Spur 412 ist. Die siebte leitfähige Spur 436 weist eine Länge auf, die gleich der Länge der vierten leitfähigen Spur 418 ist. Bei einer weiteren Ausführungsform sind jede der Vielzahl von leitfähigen Spuren 400, 406, 412, 418, 424, 430 und 436 von gleicher Länge.
  • Bei einer Ausführungsform ist die Breite der leitfähigen Stifte 402, 408, 414, 420, 426, 432 und 432 gleich der Breite der jeweiligen leitfähigen Spuren 400, 406, 412, 418, 424, 430 und 436.
  • Bei einer Ausführungsform sind die leitfähigen Stifte 402, 408, 414, 420, 426, 432 und 432 an einem Ende der jeweiligen leitfähigen Spur 400, 406, 412, 418, 424, 430 und 436 verbunden. Bei einer weiteren Ausführungsform sind die leitfähigen Stifte 402, 408, 414, 420, 426, 432 und 432 mit den jeweiligen leitfähigen Spuren 400, 406, 412, 418, 424, 430 und 436 an einer Position entlang der leitfähigen Spur, die von einem Ende beabstandet ist, verbunden, wie in 4D gezeigt ist.
  • Bei einer Ausführungsform beträgt der zulässige Ausrichtungsfehler der leitfähigen Spuren 400, 406, 412, 418, 424, 430 und 436 und der leitfähigen Stifte 402, 408, 414, 420, 426, 432 und 432 in einer X-Ausdehnung ±ΔX und beträgt der Ausrichtungsfehler in einer Y-Ausdehnung ±ΔY.
  • Bei einer Ausführungsform weist jedes der leitfähigen Pads 404, 410, 416, 422, 428, 434 und 440 eine Länge und eine Breite auf, die größer sind als die Längen und die Breiten der leitfähigen Stifte 402, 408, 414, 420, 426, 432 und 432. Bei einer weiteren Ausführungsform weisen die leitfähigen Pads 404, 410, 416, 422, 428, 434 und 440 eine Länge von 2ΔX und eine Breite von 2ΔY auf. Bei einer weiteren Ausführungsform weisen die leitfähigen Stifte 402, 408, 414, 420, 426, 432 und 432 eine Länge und eine Breite F auf. Entsprechend weisen die leitfähigen Pads 404, 410, 416, 422, 428, 434 und 440 eine Länge von 2ΔX + F und eine Breite von 2ΔY + F auf. Bei einer weiteren Ausführungsform weisen die leitfähigen Stifte 402, 408, 414, 420, 426, 432 und 432 eine Breite FX und eine Länge FY auf. Entsprechend können die leitfähigen Pads 404, 410, 416, 422, 428, 434 und 440 eine eingestellte Länge von 2ΔX + FX und eine eingestellte Breite von 2ΔY – FY aufweisen. Bei noch einer weiteren Ausführungsform wird die Größe der leitfähigen Pads 404, 410, 416, 422, 428, 434 und 440 durch die Ausrichtungstoleranz der Prägelithografie bestimmt, die zum Ausbilden der leitfähigen Spuren 400, 406, 412, 418, 424, 430 und 436 und der leitfähigen Stifte 402, 408, 414, 420, 426, 432 und 432 angewendet wird.
  • 5 ist ein Querschnitt eines Wafers 500, das nanogeprägte Muster 502 aufweist, die ein Kreuzungspunktarray darstellen, welches mit einer auf herkömmliche Weise bearbeiteten Transistorschaltungsanordnung 508 verbunden ist, gemäß einer hier beschriebenen Ausführungsform. Die nanogeprägten Muster 502 sind mit leitfähigen Pads 504 gekoppelt, die wiederum über leitfähige Stifte 506 mit einer auf herkömmliche Weise bearbeiteten Transistorschaltungsanordnung 508 verbunden sind.
  • Bei einer Ausführungsform weisen die nanogeprägten Muster 502, die ein Kreuzungspunktarray darstellen, eine sehr kleine Geometrie auf, weisen die leitfähigen Stifte 506 eine moderate Geometrie auf und weist die auf herkömmliche Weise bearbeitete Transistorschaltungsanordnung 508 eine moderate Geometrie auf.
  • Bei einer Ausführungsform kann die Transistorschaltungsanordnung 508 unter Verwendung einer oder mehrerer Transistoren erstellt werden, wobei die daraus resultierenden logischen Schaltungen bipolare Schaltungen sein können. Bei einer weiteren Ausführungsform kann die Transistorschaltungsanordnung 508 unter Verwendung einer oder mehrerer Transistoren erstellt werden, wobei die daraus resultierenden logischen Schaltungen MOS-Schaltungen sein können. Wenn die daraus resultierenden logischen Schaltungen MOS-Schaltungen sind, kann die Transistorschaltungsanordnung 508 nur aus NMOS-Transistoren, nur aus PMOS-Transistoren oder sowohl aus NMOS- als auch PMOS-Transistoren (CMOS-Transistoren) bestehen. Die Mindestgröße von Merkmalen der nanogeprägten Muster 502 ist von der Geometriemöglichkeit des bei deren Ausbildung verwendeten Prägelithografieverfahrens abhängig. Die Mindestgröße der Merkmale der auf herkömmliche Weise bearbeiteten Transistorschaltungsanordnung 508 wird durch die Geometriemöglichkeit des zum Ausbilden dieser Schaltungen verwendeten Fotolithografieverfahrens bestimmt.
  • Bei einer Ausführungsform kann ein Fotoresistmaterial über die leitfähigen Pads 504 abgeschieden werden. Die nanogeprägten Muster 502 können dann in das Fotoresistmaterial gestempelt werden. Bei einer weiteren Ausführungsform kann ein dielektrisches Material über die leitfähigen Pads 504 abgeschieden werden. Ein Fotoresistmaterial kann anschließend über das dielektrische Material abgeschieden werden, und die nanogeprägten Muster 502 können dann in das Fotoresistmaterial gestempelt werden.
  • Die vorliegende Erfindung schafft eine Speichervorrichtung, die nanogeprägte Muster aufweist, welche mit einer auf herkömmliche Weise bearbeiteten Schaltungsanordnung auf einem Wafer verbunden sind, und ein Verfahren zum Herstellen derselben. Die Verbindung der nanogeprägten Merkmale mit der fotolithografisch bearbeiteten Waferschaltungsanordnung führt zu einer kosteneffektiven Produktion von Speichervorrichtungen, die sehr kleine Geometrien aufweisen.
  • Obwohl Vorstehendes Ausführungsformen der vorliegenden Offenlegung betrifft, können andere und weitergehende Ausführungsformen der Offenlegung konzipiert werden, ohne dass dadurch vom grundlegenden Umfang derselben abgewichen wird, und der Umfang derselben wird durch die nachfolgenden Patentansprüche bestimmt.

Claims (20)

  1. Speichervorrichtung, die umfasst: eine Vielzahl von leitfähigen Spuren, wobei die Vielzahl von leitfähigen Spuren in einer gemeinsamen Ebene angeordnet ist, wobei eine erste leitfähige Spur der Vielzahl von leitfähigen Spuren eine erste Länge aufweist, wobei eine zweite leitfähige Spur der Vielzahl von leitfähigen Spuren eine zweite Länge aufweist und die zweite Länge kleiner ist als die erste Länge; ein Substrat, das eine Vielzahl von darin ausgebildeten leitfähigen Pads aufweist; und eine Vielzahl von leitfähigen Stiften, wobei ein erster leitfähiger Stift der Vielzahl von leitfähigen Stiften zwischen der ersten leitfähigen Spur und einem ersten leitfähigen Pad der Vielzahl von leitfähigen Pads gekoppelt ist, wobei ein zweiter leitfähiger Stift der Vielzahl von leitfähigen Stiften zwischen der zweiten leitfähigen Spur und einem zweiten leitfähigen Pad der Vielzahl von leitfähigen Pads gekoppelt ist.
  2. Speichervorrichtung nach Anspruch 1, wobei jede leitfähige Spur der Vielzahl von leitfähigen Spuren eine Länge, eine Breite und eine Höhe aufweist und jeder leitfähige Stift der Vielzahl von leitfähigen Stiften eine Länge, eine Breite und eine Höhe aufweist, wobei die Breite ungefähr gleich der Breite jeder Spur der Vielzahl von leitfähigen Spuren ist.
  3. Speichervorrichtung nach Anspruch 1, wobei jedes Pad der Vielzahl von leitfähigen Pads eine Länge und eine Breite aufweist, wobei die Länge und die Breite größer sind als eine Länge und eine Breite jedes leitfähigen Stifts der Vielzahl von leitfähigen Stiften.
  4. Speichervorrichtung nach Anspruch 1, die ferner eine dritte leitfähige Spur umfasst, wobei die dritte leitfähige Spur eine dritte Länge aufweist und die dritte Länge kleiner ist als die zweite Länge.
  5. Speichervorrichtung nach Anspruch 4, die ferner eine vierte leitfähige Spur, die die erste Länge aufweist, eine fünfte leitfähige Spur, die die zweite Länge aufweist, und eine sechste leitfähige Spur, die die dritte Länge aufweist, umfasst.
  6. Speichervorrichtung nach Anspruch 1, wobei jeder der Vielzahl von leitfähigen Stiften sich selbst auf eine leitfähige Spur der Vielzahl von leitfähigen Spuren ausrichtet.
  7. Verfahren nach Anspruch 1, wobei jeder der Vielzahl von leitfähigen Stiften mit einem Ende einer leitfähigen Spur der Vielzahl von leitfähigen Spuren verbunden ist.
  8. Verfahren nach Anspruch 1, wobei jeder der Vielzahl von verbindenden Stiften mit einer leitfähigen Spur der Vielzahl von leitfähigen Spuren an einer Position entlang der leitfähigen Spur, die von einem Ende beabstandet ist, verbunden ist.
  9. Speichervorrichtung, die umfasst: eine Vielzahl von leitfähigen Spuren, die in einer gemeinsamen Ebene angeordnet sind; ein Substrat, das eine Vielzahl von darin ausgebildeten leitfähigen Pads aufweist, wobei ein erstes leitfähiges Pad der Vielzahl von leitfähigen Pads von einem zweiten leitfähigen Pad der Vielzahl von leitfähigen Pads sowohl in einer X-Ausdehnung als auch einer Y-Ausdehnung beabstandet ist; und eine Vielzahl von leitfähigen Stiften, wobei sich ein erster leitfähiger Stift der Vielzahl von leitfähigen Stiften zwischen dem ersten leitfähigen Pad und einer ersten leitfähigen Spur der Vielzahl von leitfähigen Spuren erstreckt und wobei sich ein zweiter leitfähiger Stift der Vielzahl von leitfähigen Stiften zwischen dem zweiten leitfähigen Pad und einer zweiten leitfähigen Spur der Vielzahl von leitfähigen Spuren erstreckt.
  10. Speichervorrichtung nach Anspruch 9, wobei jede Spur der Vielzahl von leitfähigen Spuren eine Länge, eine Breite und eine Höhe aufweist und jeder leitfähige Stift der Vielzahl von leitfähigen Stiften eine Länge, eine Breite und eine Höhe aufweist, wobei die Breite ungefähr gleich der Breite jeder Spur der Vielzahl von leitfähigen Spuren ist.
  11. Speichervorrichtung nach Anspruch 9, wobei jedes leitfähige Pad der Vielzahl von leitfähigen Pads eine Länge und eine Breite aufweist, wobei die Länge und die Breite größer sind als eine Länge und eine Breite jedes leitfähigen Stifts der Vielzahl von leitfähigen Stiften.
  12. Speichervorrichtung nach Anspruch 9, wobei ein drittes leitfähiges Pad der Vielzahl von leitfähigen Pads von dem zweiten leitfähigen Pad der Vielzahl von leitfähigen Pads sowohl in einer X-Ausdehnung als auch in einer Y-Ausdehnung beabstandet ist.
  13. Speichervorrichtung nach Anspruch 12, wobei ein viertes leitfähiges Pad der Vielzahl von leitfähigen Pads von dem dritten leitfähigen Pad der Vielzahl von leitfähigen Pads sowohl in einer X-Ausdehnung als auch in einer Y-Ausdehnung beabstandet ist und mit dem ersten leitfähigen Pad der Vielzahl von leitfähigen Pads in der Y-Ausdehnung kollinear und koplanar ist.
  14. Speichervorrichtung nach Anspruch 9, wobei sich jeder der Vielzahl von leitfähigen Stiften selbst auf eine leitfähige Spur der Vielzahl von leitfähigen Spuren ausrichtet.
  15. Speichervorrichtung nach Anspruch 9, wobei jeder der Vielzahl von leitfähigen Stiften mit einem Ende einer leitfähigen Spur der Vielzahl von leitfähigen Spuren verbunden ist.
  16. Speichervorrichtung nach Anspruch 9, wobei jeder der Vielzahl von verbindenden Stiften mit einer leitfähigen Spur der Vielzahl von leitfähigen Spuren an einer Position entlang der leitfähigen Spur, die von einem Ende beabstandet ist, verbunden ist.
  17. Verfahren, das umfasst: Ausbilden eines oder mehrerer leitfähiger Pads auf einer ersten Schicht; Abscheiden von Fotoresist über dem einen oder den mehreren leitfähigen Pads; Ausrichten eines Prägelithografiestempels, der eine zweite Schicht darstellt, auf die erste Schicht; und gleichzeitiges Ausbilden eines oder mehrerer leitfähiger Stifte und einer oder mehrerer leitfähiger Spuren in der zweiten Schicht unter Anwendung der Prägelithografie, wobei die Ausrichtung der zweiten Schicht auf die erste Schicht einen Ausrichtungsfehler in einer X-Ausdehnung von ±ΔX und einen Ausrichtungsfehler in einer Y-Ausdehnung von ±ΔY umfasst, wobei der eine oder die mehreren leitfähigen Stifte eine Größe FX in der X-Ausdehnung und eine Größe FY in der Y-Ausdehnung aufweisen, wobei das eine oder die mehreren leitfähigen Pads eine Größe aufweisen, die mindestens 2ΔX – FX in der X-Ausdehnung und mindestens 2ΔY – Fy in der Y-Ausdehnung beträgt, und der eine oder die mehrere leitfähigen Stifte sowohl ein leitfähiges Pad als auch eine leitfähige Spur kontaktieren.
  18. Verfahren nach Anspruch 17, wobei sich jeder des einen oder der mehreren leitfähigen Stifte selbst auf eine leitfähige Spur der einen oder der mehreren leitfähigen Spuren ausrichtet.
  19. Verfahren nach Anspruch 17, wobei jeder des einen oder der mehreren leitfähigen Stifte mit einem Ende einer leitfähigen Spur der einen oder der mehreren leitfähigen Spuren verbunden ist.
  20. Verfahren nach Anspruch 17, wobei jeder des einen oder der mehreren verbindenden Stifte mit einer leitfähigen Spur der einen oder der mehreren leitfähigen Spuren an einer Position entlang der leitfähigen Spur verbunden ist.
DE102016011478.9A 2015-09-29 2016-09-22 Kontaktieren von nanogeprägten kreuzungspunktarrays an einem substrat Withdrawn DE102016011478A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/869,462 US20170092576A1 (en) 2015-09-29 2015-09-29 Contacting nano-imprinted cross-point arrays to a substrate
US14/869,462 2015-09-29

Publications (1)

Publication Number Publication Date
DE102016011478A1 true DE102016011478A1 (de) 2017-03-30

Family

ID=58282181

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016011478.9A Withdrawn DE102016011478A1 (de) 2015-09-29 2016-09-22 Kontaktieren von nanogeprägten kreuzungspunktarrays an einem substrat

Country Status (6)

Country Link
US (1) US20170092576A1 (de)
JP (1) JP2017085086A (de)
KR (1) KR20170039588A (de)
CN (1) CN106972023A (de)
DE (1) DE102016011478A1 (de)
TW (1) TW201724358A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11482492B2 (en) 2020-07-10 2022-10-25 Micron Technology, Inc. Assemblies having conductive interconnects which are laterally and vertically offset relative to one another

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902074B2 (en) * 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
JP5175526B2 (ja) * 2007-11-22 2013-04-03 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8885382B2 (en) * 2012-06-29 2014-11-11 Intel Corporation Compact socket connection to cross-point array

Also Published As

Publication number Publication date
JP2017085086A (ja) 2017-05-18
US20170092576A1 (en) 2017-03-30
TW201724358A (zh) 2017-07-01
KR20170039588A (ko) 2017-04-11
CN106972023A (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
DE10241158B4 (de) Verfahren zum Herstellen einer SRAM-Halbleitervorrichtung mit rechteckigen Gateverdrahtungselementen
EP0755067B1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE10330072B4 (de) Zellen eines dynamischen Speichers mit wahlfreiem Zugriff mit seitlich versetzten Speicherknoten und Verfahren zu ihrer Herstellung
DE102010053571A1 (de) SRAM-Struktur mit FinFETs mit mehreren Rippen
DE102004002015A1 (de) Halbleitervorrichtung mit Scheinelektrode
EP0024311A2 (de) Verfahren zum Herstellen eines hochintegrierten Festwertspeichers
DE102010002344A1 (de) Abscheidungsmaske
DE102009052546B4 (de) Halbleiterbauelement mit Bitleitungsstrukturen und Layout-Verfahren
DE69126559T2 (de) Halbleiterspeicheranordnung
DE102013202739A1 (de) SRAM-integrierte Schaltungen mit vergrabenem sattelförmigen FINFET und Verfahren zu deren Herstellung
DE69114602T2 (de) Nichtflüchtiger Speicher und Verfahren zu seiner Herstellung.
DE102008047616A1 (de) Halbleitervorrichtung mit Speicherknoten an aktiven Regionen und Verfahren zum Herstellen derselben
DE19708031B4 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE102015104483B4 (de) Verfahren zur herstellung einer nanodrahtstruktur
DE102017120185A1 (de) Verfahren und integrierter Schaltungsentwurf mit nichtlinearen Stromschienen
DE102007007696B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE69113673T2 (de) Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung.
DE3337300A1 (de) Verfahren zum herstellen integrierter halbleiterschaltkreise
DE102008003854A1 (de) Halbleitervorrichtung und Verfahren zum Steuern ihrer Muster
DE102016011478A1 (de) Kontaktieren von nanogeprägten kreuzungspunktarrays an einem substrat
DE112018000825B4 (de) Flash-Speicheranordnung und Verfahren zu deren Herstellung
DE102006043113B3 (de) Verfahren zur Bearbeitung einer Struktur eines Halbleiter-Bauelements und Struktur in einem Halbleiter-Bauelement
DE10259792A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102008022540A1 (de) Verfahren zum Layout von Masken und Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102016115068B4 (de) Halbleitervorrichtung und Layoutdesign

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee