DE102016007284A1

DE102016007284A1 - Verringern der verzerrungen in einem analog-digital-wandler

Info

Publication number: DE102016007284A1
Application number: DE102016007284.9A
Authority: DE
Inventors: Abdulkerim L. Coban; Mustafa H. Koroglu
Original assignee: Silicon Laboratories Inc
Current assignee: Silicon Laboratories Inc
Priority date: 2015-06-23
Filing date: 2016-06-15
Publication date: 2016-12-29
Anticipated expiration: 2036-06-16
Also published as: US9407276B1; US20160380643A1; US9748963B2; CN106301365B; CN106301365A; DE102016007284B4

Abstract

In einer Ausführungsform umfasst eine Vorrichtung Folgendes: eine erste spannungsgesteuerter Oszillator (VCO) Analog-Digital-Wandler (ADC) Einheit, um einen ersten Teil eines differentiellen Analogsignals zu empfangen und den ersten Teil des differentiellen Analogsignals in einen ersten Digitalwert zu wandeln; eine zweite VCO-ADC-Einheit, um einen zweiten Teil des differentiellen Analogsignals zu empfangen und den zweiten Teil des differentiellen Analogsignals in einen zweiten Digitalwert zu wandeln; einen Kombinierer, um aus dem ersten und zweiten Digitalwert ein kombiniertes Digitalsignal zu bilden; eine Dezimationsschaltung, um das kombinierte Digitalsignal zu empfangen und das kombinierte Digitalsignal in ein gefiltertes kombiniertes Digitalsignal zu filtern; und eine Unterdrückungsschaltung, um das gefilterte kombinierte Digitalsignal zu empfangen und, wenigstens zum Teil auf einem Koeffizientenwert basierend, ein verzerrungsunterdrücktes Digitalsignal zu erzeugen.

Description

Hintergrund
Analog-Digital-Wandler (ADCs) werden in vielen verschiedenen Komponenten verwendet, um eingehende analoge Signale in ein digitales Format zu wandeln. Dies ist der Fall, da moderne Halbleiter typischerweise eine große Menge an Verarbeitung im digitalen Bereich ausführen. ADCs können in einer breiten Vielfalt von Signalverarbeitungspfaden eingesetzt werden, die von Niederfrequenzanwendungen zu Anwendungen mit relativ hohen Frequenzen reichen. Unterschiedliche ADCs haben unterschiedliche Eigenschaften, die für bestimmte Implementierungen geeignet sein können. Obwohl eine geeignete ADC-Architektur ein Delta-Sigma-Modulator ist, können die Größe, der Energieverbrauch und der Rechenaufwand solcher ADCs größer sein als dies in bestimmten Situationen gewünscht ist.
Zusammenfassung der Erfindung
In einer Eigenschaft umfasst eine Vorrichtung Folgendes: eine erste spannungsgesteuerter Oszillator (VCO) Analog-Digital-Wandler (ADC) Einheit, um einen ersten Teil eines differentiellen Analogsignals zu empfangen und den ersten Teil des differentiellen Analogsignals in einen ersten Digitalwert zu wandeln; eine zweite VCO-ADC-Einheit, um einen zweiten Teil des differentiellen Analogsignals zu empfangen und den zweiten Teil des differentiellen Analogsignals in einen zweiten Digitalwert zu wandeln; einen Kombinierer, um aus dem ersten und zweiten Digitalwert ein kombiniertes Digitalsignal zu bilden; eine Dezimationsschaltung, um das kombinierte Digitalsignal zu empfangen und das kombinierte Digitalsignal in ein gefiltertes kombiniertes Digitalsignal zu filtern; und eine Unterdrückungsschaltung, um das gefilterte kombinierte Digitalsignal zu empfangen und, wenigstens zum Teil auf einem Koeffizientenwert basierend, ein verzerrungsunterdrücktes Digitalsignal zu erzeugen.
In einer Ausführungsform ist die Unterdrückungsschaltung dafür eingerichtet, den Koeffizientenwert aus einem nichtflüchtigen Speicher zu erhalten. Der nichtflüchtige Speicher kann mehrere Koeffizientenwerte speichern, von denen jeder einem Temperaturbereich und/oder einem Verarbeitungstyp zugeordnet ist. Zusätzlich kann ein Kontroller dafür eingerichtet sein, basierend auf einer Temperaturinformation der Vorrichtung, die von wenigstens einem Wärmesensor empfangen wird, den Koeffizientenwert aus den mehreren Koeffizientenwerten zu wählen.
In einem Beispiel umfasst die Unterdrückungsschaltung Folgendes: einen ersten Funktionsgenerator, um einen Wert in der dritten Potenz des gefilterten kombinierten Digitalsignals zu erzeugen; eine Verstärkungsschaltung, um den Koeffizientenwert auf den Wert in der dritten Potenz anzuwenden, um ein Unterdrückungssignal zu erzeugen; und einen zweiten Kombinierer, um das gefilterte kombinierte Digitalsignal und das Unterdrückungssignal zu kombinieren, um das verzerrungsunterdrückte Digitalsignal zu erhalten.
In einem Beispiel umfasst die erste VCO-ADC-Einheit einen ersten spannungsgesteuerten Ringoszillator und die zweite VCO-ADC-Einheit umfasst einen zweiten spannungsgesteuerten Ringoszillator, um eine Verzerrung zweiter Ordnung zu verringern.
In einem weiteren Beispiel umfasst die Unterdrückungsschaltung Folgendes: einen ersten Funktionsgenerator, um einen Wert in der dritten Potenz des gefilterten kombinierten Digitalsignals zu erzeugen; eine Kalibrierschaltung, um ein digitalisiertes Kalibriersignal zu empfangen, daraus einen Leistungswert zu berechnen und den Koeffizientenwert basierend auf dem Leistungswert zu erzeugen; einen Multiplizierer, um ein Produkt des Wertes in der dritten Potenz und des Koeffizientenwerts zu erzeugen; und einen zweiten Kombinierer, um das Produkt und das gefilterte kombinierte Digitalsignal zu kombinieren. In diesem Beispiel ist der erste Funktionsgenerator in Vorkopplung zwischen die Dezimationsschaltung und den zweiten Kombinierer geschaltet. Eine Tongeneratorschaltung kann dafür eingerichtet sein, in einem Kalibriermodus ein Kalibriersignal, das dem digitalisierten Kalibriersignal entspricht, für die erste und zweite VCO-ADC-Einheit bereitzustellen, um die Kalibrierschaltung dazu zu befähigen, den Koeffizientenwert zu erzeugen.
In einem Beispiel umfasst die erste VCO-ADC-Einheit Folgendes: einen Ringoszillator, um den ersten Teil des differentiellen analogen Signals zu empfangen und mehrere Phasensignale auszugeben; mehrere Abtastschaltungen, um die mehreren Phasensignale zu empfangen und mehrere abgetastete Signale auszugeben; mehrere Phasendetektoren, um eine Phase zwischen einem Paar von den mehreren abgetasteten Signalen zu detektieren; mehrere Encoder, um die detektierte Phase zu empfangen und binäre Ausgaben zu erzeugen; und einen Differenzierer, um die binären Ausgaben zu empfangen und den ersten Digitalwert zu erzeugen.
In einer weiteren Eigenschaft umfasst ein System Folgendes: einen differentiellen Signalpfad, um ein differentielles Analogsignal zu empfangen. Dieser differentielle Signalpfad kann Folgendes umfassen: einen Anti-Aliasing-Filter, um das differentielle Analogsignal zu filtern; ein Dämpfungsglied, das mit dem Anti-Aliasing-Filter gekoppelt ist, um das gefilterte differentielle Analogsignal zu dämpfen; einen Eingangspuffer, um das gefilterte differentielle Analogsignal zu puffern; und einen differentiellen ADC, der mit dem Eingangspuffer verbunden ist, wobei der differentielle ADC Folgendes umfasst: eine erste VCO-ADC-Einheit, um einen ersten Teil des gefilterten differentiellen Analogsignals zu empfangen und in einen ersten Digitalwert zu wandeln; eine zweite VCO-ADC-Einheit, um einen zweiten Teil des gefilterten differentiellen Analogsignals zu empfangen und in einen zweiten Digitalwert zu wandeln; einen ersten Kombinierer, um aus dem ersten und zweiten Digitalwert ein kombiniertes Digitalsignal zu bilden; und eine Korrekturschaltung, um das kombinierte Digitalsignal zu empfangen und daraus ein verzerrungsunterdrücktes Digitalsignal dritter Ordnung zu erzeugen, wobei ein Koeffizientenwert verwendet wird.
In einem Beispiel umfasst die erste VCO-ADC-Einheit einen ersten spannungsgesteuerten Ringoszillator und die zweite VCO-ADC-Einheit umfasst einen zweiten spannungsgesteuerten Ringoszillator, um Verzerrungen zweiter Ordnung aus dem kombinierten Digitalsignal zu entfernen. Die erste VCO-ADC-Einheit kann Folgendes umfassen: einen Ringoszillator, um den ersten Teil des gefilterten differentiellen Analogsignals zu empfangen und mehrere Phasensignale auszugeben; mehrere Abtastschaltungen, um die mehreren Phasensignale zu empfangen und mehrere abgetastete Signale auszugeben; mehrere Phasendetektoren, um eine Phase zwischen einem Paar von den mehreren abgetasteten Signalen zu detektieren; mehrere Encoder, um die detektierte Phase zu empfangen und binäre Ausgaben zu erzeugen; und einen Differenzierer, um die binären Ausgaben zu empfangen und den ersten Digitalwert zu erzeugen.
In einem Beispiel umfasst die Korrekturschaltung eine Unterdrückungs-Schleifenschaltung, die Folgendes umfasst: einen ersten Funktionsgenerator, um einen Wert in der dritten Potenz des kombinierten Digitalsignals zu erzeugen; eine Verstärkungsschaltung, um den Koeffizientenwert auf den Wert in der dritten Potenz anzuwenden, um ein Unterdrückungssignal zu erzeugen; und einen zweiten Kombinierer, um das kombinierte Digitalsignal und das Unterdrückungssignal zu kombinieren, um das verzerrungsunterdrückte Digitalsignal dritter Ordnung zu erhalten. Dieser erste Funktionsgenerator ist in Vorkopplung zwischen den ersten Kombinierer und den zweiten Kombinierer geschaltet.
In einem weiteren Beispiel umfasst die Korrekturschaltung eine Kalibrier-Schleifenschaltung, die Folgendes umfasst: einen Mischer, um das kombinierte Digitalsignal zu empfangen und das kombinierte Digitalsignal mit einem Mischungssignal zu mischen, um ein gemischtes Signal zu erhalten; einen Filter, um das gemischte Signal zu filtern; einen zweiten Funktionsgenerator, um einen quadrierten Wert des gefilterten gemischten Signals zu erzeugen; und einen dritten Kombinierer, um aus dem quadrierten Wert den Koeffizientenwert zu erzeugen.
In noch einer weiteren Eigenschaft enthält ein nichtflüchtiges computerlesbares Medium Anweisungen, um einen Kontroller dazu zu befähigen für Folgendes eingerichtet zu werden: Bestimmen wenigstens eines Betriebsparameters einer Vorrichtung; Zugreifen, basierend auf dem wenigstens einen Betriebsparameter, auf einen Eintrag eines nichtflüchtigen Speichers der Vorrichtung, um einen Koeffizientenwert zu erhalten; und Leiten des Koeffizientenwerts an eine Unterdrückungsschaltung eines Analog-Digital-Wandlers der Vorrichtung, um die Unterdrückungsschaltung zu befähigen unter Verwendung des Koeffizientenwerts die Verzerrung dritter Ordnung in einem Digitalwert zu verringern, der im Analog-Digital-Wandler aus einem Analogsignal erzeugt wird.
In einem Beispiel umfasst das computerlesbare Medium außerdem Anweisungen, um den Kontroller zu befähigen, den wenigstens einen Betriebsparameter zu bestimmen und auf den Eintrag in einem ersten Modus, und in einem zweiten Modus, zuzugreifen, um eine Kalibrierschaltung zu befähigen den Koeffizientenwert zu erzeugen.
In einem Beispiel umfasst das computerlesbare Medium außerdem Anweisungen, um den Kontroller zu befähigen, die Kalibrierschaltung nach dem Erzeugen des Koeffizientenwerts abzuschalten. Die Anweisungen können außerdem den Analog-Digital-Wandler dazu befähigen, ein Produkt eines Wertes in der dritten Potenz des Digitalwerts und des Koeffizientenwerts zu erzeugen und das Produkt mit dem Digitalwert zu kombinieren, um die Verzerrungen dritter Ordnung zu verringern.
Kurze Beschreibung der Zeichnung
1 ist ein Blockdiagramm einer Ansicht auf hoher Ebene eines ADC gemäß einer Ausführungsform.
2 ist ein Blockdiagramm eines beispielhaften auf einem Ringoszillator basierenden ADC gemäß einer Ausführungsform.
3 ist ein Blockdiagramm weiterer Details eines ADC gemäß einer Ausführungsform.
4 ist ein schematisches Diagramm eines repräsentativen vierstufigen Ringoszillators gemäß einer Ausführungsform.
5 ist ein Blockdiagramm weiterer Details einer Abtast- und Wandlerschaltung eines ADC gemäß einer Ausführungsform.
6 ist eine grafische Veranschaulichung eines Satzes abgetasteter Phasenwerte, die aus abgetasteter Phaseninformation eines ADC gemäß einer Ausführungsform erhalten wird.
7 ist eine grafische Veranschaulichung einer Unterdrückungsfunktion für Verzerrungen dritter Ordnung gemäß einer Ausführungsform.
8 ist ein Blockdiagramm eines Abschnitts eines Empfängers gemäß einer weiteren Ausführungsform.
9 ist ein schematisches Diagramm, das eine Eingangsschaltung gemäß einer Ausführungsform veranschaulicht.
10 ist ein Flussdiagramm eines Verfahrens gemäß einer Ausführungsform.
11 ist ein Blockdiagramm eines Tuners gemäß einer Ausführungsform.
12 ist ein Blockdiagramm eines Systems gemäß einer Ausführungsform.
Detaillierte Beschreibung
In verschiedenen Ausführungsformen kann ein ADC durch einen Aufbau mit einem spannungsgesteuerten Oszillator implementiert werden. Eine solche Form eines ADC kann eine geeignete Quantisierung für bestimmte Anwendungen bereitstellen, und dies bei einem geringeren Energieverbrauch, verringerter Fläche und weniger Rechenleistung als bei anderen ADC-Designs, wie etwa einem Delta-Sigma-Modulator. Genauer können ADC-Ausführungsformen, wie sie in diesem Schriftstück beschrieben sind, in verschiedenen Situationen verwendet werden, in denen eingehende Signale im Wesentlichen frei von Interferenzen sind, wie etwa Nebenkanal-Interferenzen, aufgrund des Vorhandenseins starker Sperren (dabei können Interferenzen durch einen Tuner oder eine andere Eingangs-Verarbeitungsschaltung beseitigt werden) vor dem Eingang in den ADC.
Ein VCO-basierter ADC kann jedoch zu Verzerrungen neigen, wobei Verzerrungen zweiter Ordnung und dritter Ordnung eingeschlossen sind. In diesem Schriftstück beschriebene ADC-Ausführungsformen stellen Mechanismen und Techniken bereit, um wenigstens in erheblichem Umfang solche Verzerrungen zweiter Ordnung und dritter Ordnung, die von einer Nicht-Linearität herrühren, zu verringern.
Die Ausführungsformen können in einer Vielfalt unterschiedlicher Situationen verwendet werden. Als Beispiel können Ausführungsformen in Demodulatoren für Digital-TV verwendet werden, wie etwa für die Verwendung in DVB-T/T2 und DVB-C/C2 und DVB-S/S2. Solche Systeme können ein Signal-Rausch-Verhältnis (SNR, signal-to-noise ratio) von 50 dB bei einer Bandbreite von 30 MHz (für DVB-S/S2) und/oder 60 dB bei einer Bandbreite von 8 MHz (für DVB-T/T2 und DVB-C/C2) aufweisen. Geht man davon aus, dass in einem Demodulator keine starken Sperren vorhanden sind, kann ein ADC mit großem Dynamikbereich gegebenenfalls nicht notwendig sein. Daher kann gegebenenfalls ein VCO-basierter ADC, wie er in diesem Schriftstück beschrieben ist, in solchen Bauformen anstatt eines Delta-Sigma-ADC verwendet werden. Dies ist so, da solche Delta-Sigma-Bauformen unerwünscht in größerem Umfang Chipfläche und Energie verbrauchen können als ein VCO-basierter ADC.
Obwohl ein VCO-basierter ADC im Hinblick auf Größe, Energie und Auflösung geeignet sein kann, kann eine unerwünschte Menge an Verzerrungen durch Nicht-Linearitäten vorhanden sein. Wie in diesem Schriftstück beschrieben wird, können Ausführungsformen eine geeignete Kompensation, Unterdrückung und/oder Korrektur solcher auf Nicht-Linearitäten basierender Verzerrungen bereitstellen.
Jetzt mit Bezug auf 1, ist ein Blockdiagramm einer Ansicht auf hoher Ebene eines ADC gemäß einer Ausführungsform dargestellt. Wie in 1 zu sehen, umfasst ein ADC 100 eine Hauptschaltung 110 und eine Unterdrückungsschaltung 150. Im Allgemeinen ist die Hauptschaltung 110 dafür eingerichtet, eine Wandlung eines eingehenden Analogsignals in eine digitale Form auszuführen und diese digitalisierten Signale (die eine bestimmtes Maß an Verzerrungen haben, wobei Verzerrungen dritter Ordnung eingeschlossen sind) an die Unterdrückungsschaltung 150 zu leiten. In verschiedenen Ausführungsformen ist die Unterdrückungsschaltung 150 dafür eingerichtet, eine Beseitigung der Verzerrungen durchzuführen, wobei eine Unterdrückung aller oder im Wesentlichen aller Verzerrungen dritter Ordnung eingeschlossen ist, die in den digitalisierten Signalen vorhanden sind, um somit eine verzerrungsfreie (oder wenigstens im Wesentlichen verzerrungsfreie) digitalisierte Ausgabe (y) bereitzustellen.
Genauer ist mit Bezug auf 1 der ADC 100 ein VCO-basierter ADC, der einen differentiellen Signalpfad umfasst, um ein eingehendes differentielles Eingangs-Analogsignal (ADCin_p und ADCin_n) zu empfangen. Dieses eingehende Analogsignal kann von einer Vielfalt unterschiedlicher Quellen in unterschiedlichen Architekturen empfangen werden. In einer Beispielimplementierung in diesem Schriftstück kann dieser VCO-basierte ADC in einem digitalen TV-Demodulator vorhanden sein, der dafür eingerichtet ist, nach dem Empfang von einer gegebenen Quelle (beispielsweise Kable, Satellit etc.) und, in einigen Fällen, einer Eingangsverarbeitung, die in einem getrennten Tuner ausgeführt werden kann, eingehende Analogsignale zu empfangen.
Wie zu sehen, umfasst die Hauptschaltung 110 differentielle VCO-ADC-Kern-Einheiten 115p und 115n, um Verzerrungsanteile gerader Ordnung zu unterdrücken. Details für einen beispielhaften Kern 115 werden weiter unten beschrieben. Hier ist es ausreichend zu bemerken, dass in einer Ausführungsform die Kerne 115 als ringoszillator-basierte ADC-Kern-Einheiten implementiert sein können. Wie zu sehen, können die resultierenden digitalisierten Ausgaben von den Kerneinheiten 115 an eine Kombiniererschaltung 120 geliefert werden, die die digitalisierten Ausgaben kombiniert und diese an einen Dezimationsfilter 130 weiterleitet, um eine Abtastrate der digitalisierten Signale zu verringern. In einer Ausführungsform kann der Dezimationsfilter 130 für einen Dezimierung-um-4-Vorgang eingerichtet sein, um einen digitalisierten Ausgangsstrom mit einer Abtastrate von in etwa 200 Mega-Abtastwerten pro Sekunde (MS/s) bereitzustellen. Es ist zu bemerken, dass in anderen Ausführungsformen, in Abhängigkeit von einem geforderten Dynamikbereich, eine große Vielfalt an Bitbreitenausgaben von einer gegebenen ADC-Ausführung realisiert werden kann. In einem Beispiel kann der ADC 100 dafür eingerichtet sein, eine 11-Bit Ausgabe zu erzeugen, wobei die Ausführungsformen in diesem Punkt nicht beschränkt sind.
Wie beschrieben, kann in der Ausgabe der Hauptschaltung 110 ein bestimmtes Maß an Verzerrungen dritter Ordnung vorhanden sein. Es ist zu bemerken, dass die Verzerrungen hauptsächlich von der Nicht-Linearität der Abstimmkurve des Oszillators herrühren. Die Verzerrungen können basierend auf bestimmten Vorrichtungseigenschaften variieren und sie können auch aufgrund eines oder mehrerer der folgenden Punkte variieren: Verarbeitung, Spannung und/oder Temperatur, bei denen ein ADC arbeitet. In einigen Fällen kann eine relativ kleine Zahl gespeicherter Koeffizientenwerte verwendet werden, um eine Verzerrungsunterdrückung bereitzustellen, da die Verzerrungen im Wesentlichen frequenzunabhängig sind. In anderen Fällen kann ein dynamisch bestimmter Koeffizientenwert verwendet werden.
Wie dargestellt, ist die Unterdrückungsschaltung 150 in einer Vorkopplungsanordnung eingerichtet, in der die Ausgabe (x) der Hauptschaltung 110 als eine Eingabe an die Unterdrückungsschaltung 150 und außerdem an einen Kombinierer 180, der mit einer Ausgabe der Unterdrückungsschaltung 150 verbunden ist, geliefert wird (es ist zu bemerken, dass in einigen Fällen der Kombinierer 180 ein Teil der Unterdrückungsschaltung selbst sein kann). In der dargestellten Ausführungsform wird eine statische Unterdrückungsschaltung bereitgestellt, um das Verzerrungen enthaltende digitalisierte Signal x zu empfangen, das an einen Funktionsgenerator 160 geliefert wird. In einer Ausführungsform kann der Funktionsgenerator 160 als ein Operator der dritten Potenz eingerichtet sein, um einen Wert in der dritten Potenz der digitalisierten Ausgabe x zu erzeugen und diesen an eine Verstärkungsschaltung 170 zu geben. In verschiedenen Ausführungsformen kann die Verstärkungsschaltung 170 als ein fester und/oder steuerbarer Verstärker (und/oder Multiplizierer) eingerichtet sein, um den vom Funktionsgenerator 160 ausgegebenen Wert in der dritten Potenz zu empfangen und einen Koeffizientenwert α auf diesen Wert anzuwenden, um ein Unterdrückungssignal αx³ zu erzeugen.
Wenn es auf den Kombinierer 180 gegeben wird, wird eine verzerrungsunterdrückte Ausgabe y erzeugt. Es versteht sich, dass obgleich in der Ausführungsform in 1 die Darstellung auf dieser hohen Ebene ist, viele Varianten und Alternativen möglich sind.
Jetzt mit Bezug auf 2 ist ein Blockdiagramm eines beispielhaften ringoszillator-basierten ADC gemäß einer Ausführungsform dargestellt. Wie in 2 dargestellt, ist der ADC 200 dafür eingerichtet, ein eingehendes Spannungssignal Vin zu empfangen und daraus eine digitalisierte Ausgabe Dout zu erzeugen. Wie außerdem zu sehen, ist der ADC 200 auch dafür eingerichtet, ein Taktsignal (ADCclk) zu empfangen, das dafür verwendet wird, den Zeittakt innerhalb des ADC zu steuern. In der dargestellten Ausführungsform umfasst der ADC 200 eine Spannung-zu-Phase-Schaltung 210, eine Phase-zu-Quantisierter-Phase-Schaltung 220 und eine Phase-zu-Frequenz-Schaltung 230.
Genauer empfängt die Schaltung 210 eine eingehende Spannung Vin, die auf einen VCO 212 gegeben wird, der in dieser Ausführungsform ein Ringoszillator sein kann, wie etwa ein 32-stufiger Ringoszillator. Anschließend wird die resultierende Ausgabe des VCO 212 auf einen Phasenmessschaltung 214 gegeben, die danach ein Phasensignal auf eine Abtastschaltung 222 der Schaltung 220 gibt, die vom empfangenen Taktsignal (ADCclk) gesteuert wird. Anschließend wird die sich ergebende abgetastete Ausgabe auf eine Phasenquantisierungsschaltung 224 gegeben und danach wird sie auf eine Differenziererschaltung 232 der Schaltung 230 gegeben, um dadurch die digitalisierte Ausgabe (Dout) zu erzeugen, die ein Multibit-Signal sein kann, beispielsweise in einer Ausführungsform ein 6-Bit-Signal. Für einen 32-stufigen Oszillator kann die Ausgabe des VCO-ADC 6 Bit umfassen. Wird sie mit dem komplementären Pfad kombiniert, werden daraus 7 Bit. Nach der Dezimierung kann die Ausgabe, in Abhängigkeit vom Dezimierungsfaktor, 11-Bit sein (beispielsweise 11 Bit für D = 4).
Obwohl dieser ringoszillator-basierte ADC in vielen Fällen geeignet sein kann, können Probleme mit Nicht-Linearitäten auftreten, die die Auflösung einschränken können. Daher stellen Ausführungsformen die Kompensations- oder Unterdrückungsschaltung bereit, wie dies obenstehend mit Bezug auf 1 beschrieben wurde, um eine Unterdrückung für solche Nicht-Linearitäten bereitzustellen.
Jetzt mit Bezug auf 3 ist ein Blockdiagramm mit weiteren Details eines ADC gemäß einer Ausführungsform dargestellt. Wie in 3 dargestellt, ist der ADC 300 als ein ringoszillator-basierter ADC eingerichtet, der einen N-stufigen pseudo-differentiellen Ringoszillator 310 hat (beispielsweise einen 4-stufigen Ringoszillator), der mit einer Abtastschaltung 320 gekoppelt ist. Anschließend liefert die Abtastschaltung 320, die durch einen Satz von Sense-Verstärkern implementiert sein kann, abgetastete Phasenausgaben an einen Phasendetektor 330. Anschließend können die phasendetektierten Ausgaben an einen Phasenencoder 340 geleitet werden, der in einer Ausführungsform ähnlich einem Thermometer-zu-binär-Wandler sein kann und der anschließend eine Ausgabe an einen Differenzierer 350 leitet, um die digitalisierte Ausgabe Dout zu erzeugen.
Jetzt mit Bezug auf 4, ist ein schematisches Diagramm eines repräsentativen vierstufigen Ringoszillators gemäß einer Ausführungsform dargestellt. Wie in 4 dargestellt, umfasst der Ringoszillator 400 mehrere Stufen 410 ₁–410 ₄. Wie zu sehen, umfasst jede Stufe parallel geschaltete Invertierer 412a und 412b, deren Ausgaben über entgegengesetzt angeschlossene Widerstände R1 und R3 rückgekoppelt werden. Es ist zu bemerken, dass die Invertierer 412 durch ein Spannungssignal angesteuert werden, und zwar VCO_CTRL. Hierdurch kann in einigen Ausführungsform der Ringoszillator 400 in einem spannungsgesteuerten Modus gesteuert werden, was zu niedrigeren Verzerrungen zweiter Ordnung führen kann, im Vergleich zu einem Aufbau, bei dem die Invertierer in einem strombegrenzten (current-starved) Modus betrieben werden. Die Ausgaben jeder Invertiererstufe 410 werden als Phasensignale an eine Abtastschaltung geleitet (wie etwa die Abtastschaltung 320).
Jetzt mit Bezug auf 5 ist ein Blockdiagramm mit weiteren Details einer Abtast- und Wandlerschaltung eines ADC gemäß einer Ausführungsform dargestellt. Wie in 5 dargestellt, umfasst eine Schaltung 500 mehrere Sense-Verstärker 510 ₁–510 ₄. Wie zu sehen, ist jeder Sense-Verstärker dafür eingerichtet, zwei Phaseneingangssignale zu empfangen und einen Ausgabewert zu erzeugen. In einer Ausführungsform kann der Sense-Verstärker 510 als eine Kombination aus MOSFET-basierten Differenzverstärkern, einer rücksetzbaren Latchstufe und einer Logikstufe (ein oder mehrere NAND-Gatter (um ein SR-Latchregister und Puffer zu bilden)) eingerichtet sein, um eine oder mehrere Ausgaben zu erzeugen (o_p und möglicherweise o_n). Wie zu sehen, sind die Ausgänge der Sense-Verstärker 510 mit zugehörigen Exklusiv-ODER (XOR) Schaltungen 520 ₁–520 ₄ verbunden, die wiederum mit Invertierern 530 ₁–530 ₄ verbunden sind. Wie außerdem dargestellt, sind die Ausgänge der XORs 520 mit mehreren Übertragungsgattern 540 _a1–540 _a3–540 _d1–540 _d3 verbunden, um somit einen dreibit binären Phasenwert (Ph_bin[2:0]) zu erzeugen. Diese eingehenden binären Phasenwerte können dann in einer Differenziererschaltung in einen gegebenen Digitalwert gewandelt werden.
Jetzt mit Bezug auf 6 ist eine grafische Veranschaulichung eines Satzes abgetasteter Phasenwerte dargestellt, die aus abgetasteter Phaseninformation eines ADC gemäß einer Ausführungsform erhalten werden. Wie zu sehen, können die resultierenden binären Phasenwerte, die in einem Drei-Bit-Format codiert sein können, anschließend digitalisiert werden, um eine 3-Bit digitale Ausgabe zu erzeugen.
Wie weiter oben besprochen, können, in bestimmten Schaltungsimplementierungen, Nicht-Linearitäten auftreten, die gemäß verschiedener Ausführungsformen in diesem Schriftstück korrigiert werden können. Jetzt mit Bezug auf 7 ist eine grafische Veranschaulichung einer Unterdrückungsfunktion für Verzerrungen dritter Ordnung gemäß einer Ausführungsform dargestellt. Wie in 7 dargestellt, stellt die Y-Achse ein Maß für harmonische Verzerrungen dritter Ordnung dar (gemessen in dBc), wohingegen die X-Achse einen Unterdrückungs-Koeffizientenwert dritter Ordnung repräsentiert. Es versteht sich, dass obwohl zum Zwecke der Veranschaulichung in 7 die Darstellung einen typischen Bereich von Verzerrungen und Koeffizientenwerten hat, solche Werte in Abhängigkeit von unterschiedlichen Bedingungen und/oder Parametern breit variieren können. Somit sind die in 7 tatsächlich dargestellten Werte nur beispielhaft und in vielen realen Schaltungen können diese Werte breit variieren.
Wie in 7 dargestellt, kann ein Unterdrückungs-Koeffizientenwert innerhalb eines Bereichs bestimmt werden, basierend auf einer Analyse repräsentativer Schaltungen, die bei einer Vielfalt von unterschiedlichen Betriebseigenschaften betrachtet werden können, wobei dies, in einigen Fällen, Verarbeitung, Spannung und Temperatur umfasst.
Wie dargestellt, kann für drei repräsentative Schaltungseckpunkte (beispielsweise Schaltungseckpunkte mit typischer, langsamer (slow) und schneller (fast) Verarbeitung) und mit zusätzlicher Auswertung bei mehreren Temperaturen (beispielsweise nominell, niedrig und hoch) ein geeigneter Pegel für eine Verzerrungsunterdrückung dritter Ordnung mit Koeffizientenwerten in einem Bereich zwischen in etwa 0,15 und 0,3 realisiert werden.
Basierend auf den in 7 dargestellten Beispielwerten kann für einen bestimmten Chip ein Satz fester Koeffizientenwerte bestimmt und dann in hergestellte Produkte eingebaut werden. Beispielsweise können solche Werte in einem nichtflüchtigen Speicher des Teils gespeichert werden und/oder sie können in ein Teil als Werte im Firmwarecode geschrieben werden. Es versteht sich, dass in einem bestimmten Teil mehrere Koeffizientenwerte bereitgestellt werden können, um basierend auf den Betriebsbedingungen die Verwendung unterschiedlicher Koeffizientenwerte zu ermöglichen. Beispielsweise kann, basierend auf thermischen Informationen, die von einem oder mehreren thermischen Sensoren innerhalb eines Teils erhalten werden, ein Mikrokontroller einen geeigneten Koeffizientenwert auswählen, der einem Temperaturbereich zugeordnet ist, in dem das Produkt arbeitet, um den am besten geeigneten Koeffizientenwert bereitzustellen. Hierfür kann ein Kontroller, wie etwa ein Mikrokontroller, dafür eingerichtet sein, Anweisungen auszuführen, die in einem oder mehreren nichtflüchtigen Speichermedien gespeichert sind, wie etwa einem oder mehreren Flashspeichern, Nur-Lese-Speichern oder anderen nichtflüchtigen Speichern, um Steueroperationen auszuführen, wie sie in diesem Schriftstück beschrieben sind.
In anderen Fällen kann ein ADC, anstatt statischer Koeffizientenwerte, dafür eingerichtet werden, einen dynamischen Koeffizientenwert zur Verwendung für die Unterdrückung von Nicht-Linearitäten bereitzustellen. Jetzt mit Bezug auf 8 ist ein Blockdiagramm eines Abschnitts eines Empfängers gemäß einer weiteren Ausführungsform dargestellt. Wie in 8 dargestellt, ist der Empfänger 800 dafür angeschlossen, ein eingehendes Analogsignal zu empfangen, das über einen Summierer 810 auf einen VCO-basierten ADC 820 gegeben wird, der, wie oben beschrieben, als ein Ringoszillator eingerichtet sein kann. Die resultierende digitalisierte Ausgabe, die Nicht-Linearitäten und/oder andere Verzerrungen haben kann, wird an einen Dezimationsfilter 840 geleitet. Anschließend wird das resultierende dezimierte digitalisierte Signal an eine Kalibrierschaltung 850 geleitet (die sowohl eine Kalibrierung des Koeffizientenwerts als auch die in diesem Schriftstück beschriebene Verzerrungsunterdrückung durchführt (und die deshalb auch als Unterdrückungsschaltung 850 bezeichnet wird)).
Es ist zu bemerken, dass in verschiedenen Ausführungsformen der Summierer 810 genauer als ein Schalter gesteuert werden kann, um das eingehende Analogsignal während des normalen Betriebs auf den Verarbeitungspfad zu geben. Stattdessen kann während eines Kalibriermodus, wenn zur Verwendung in der Unterdrückungsschaltung 850 ein Koeffizientenwert dynamisch bestimmt werden soll, das eingehende Analogsignal übergangen werden und ein eingehendes Kalibriersignal, das ein (Einfach- oder) Zweiton-Kalibriersignal mit den Frequenzen F1 und F2 sein kann, kann von einer Kalibriersignalquelle 855 der Unterdrückungsschaltung 850 bereitgestellt werden.
Die Unterdrückungsschaltung 850 umfasst einen Vorkopplungspfad 860 (bei dem es sich um eine Korrekturschaltung handeln kann) und einen Rückkopplungspfad 880 (der eine Kalibrier-Schleifenschaltung sein kann). Genauer kann der Vorkopplungspfad 860 einen Funktionsgenerator 865 umfassen, der in einer Ausführungsform als ein Dritte-Potenz-Funktionsgenerator eingerichtet sein kann, um einen Wert in der dritten Potenz der Ausgabe des Dezimationsfilters 840 bereitzustellen. Anschließend wird dieser Wert in der dritten Potenz auf einen Multiplizierer 868 gegeben, wo basierend auf diesem Wert in der dritten Potenz und einer Ausgabe der Rückkopplungsschleife 880 ein Produkt erzeugt wird. Im Allgemeinen ist die Rückkopplungsschleife 880 dafür eingerichtet, basierend auf einer Verarbeitung eines Kalibriersignals während eines Kalibriermodus einen dynamischen Koeffizientenwert zu erzeugen. In einer Ausführungsform kann die Kalibrierung während des Einschaltvorgangs ausgeführt werden. Oder, falls die Zwei-Ton-Frequenzen f1 und f2 geeignet außerhalb des gewünschten Signalbands gewählt werden (was bedeutet, dass ihre Intermodulationsterme dritter Ordnung, 2f1-f2 und 2f2-f1 ebenfalls außerhalb der gewünschten Bandbreite liegen und nicht mit den Verzerrungstermen des gewünschten Signals interferieren), kann die Kalibrierung während des normalen Betriebs kontinuierlich im Hintergrund laufen.
Wie dargestellt, ist die Rückkopplungsschleife 880 dafür eingerichtet, die verzerrungsunterdrückte digitalisierte Ausgabe zu empfangen und, in einem Kalibriermodus, eingehende I und Q Kalibriersignale an den Mischern 882a und 882b mit einer gegebenen Kalibrierfrequenz zu empfangen. Es ist zu bemerken, dass die Mischungssignale von derselben Quelle erzeugt werden, die f1 und f2 erzeugt, die normalerweise ein ganzzahliger Teilerwert des ADC-Taktsignals, ADCclk, sind. In dem Fall, dass es nur einen Kalibrierton mit der Frequenz f1 gibt, haben die Mischersignale die Frequenzen 3f1 (das heißt die dritte Harmonische von f1). In dem Fall, dass es Zwei-Töne f1 und f2 gibt, haben I und Q eine Frequenz von 2f1-f2 oder 2f2-f1 (das heißt die Intermodulationsterm-Frequenz dritter Ordnung). Die heruntergemischten Signale werden auf die Filter 884a, 884b gegeben, die in einer Ausführungsform Tiefpassfilter sein können. Anschließend werden die gefilterten Signale auf Funktionsgeneratoren 886a, 886b gegeben, die quadrierte Werte erzeugen können, die danach auf einen Kombinierer 887 gegeben werden. Der Kombinierer 887 kann dafür eingerichtet sein, einen Fehlersignalwert zu erzeugen, der proportional zur Leistung eines unteren Intermodulationstons, A², ist. Anschließend kann dieser Leistungswert A² dem dynamischen Koeffizientenwert entsprechen, der basierend auf momentanen Betriebsparametern der Vorrichtung eine Verzerrungseinstellung dritter Ordnung bereitstellen kann. Dieser dynamisch bestimmte Koeffizientenwert kann aktualisiert werden, bis A² minimiert ist, wobei dann das Ergebnis festgehalten und in einem Speicher 888 gespeichert wird.
Anschließend kann während des normalen Betriebs (wenigstens bis eine nächste Kalibrierung durchgeführt wird) dieser Koeffizientenwert an den Multiplizierer 868 geliefert werden. Es ist zu bemerken, dass in manchen Fällen ein Teil der Schaltung, die in der Kalibrierschaltung 850 vorhanden ist, unter Verwendung bereits existierender Schaltung innerhalb eines digitalen Teils eines Empfängersignalpfads implementiert werden kann, so dass die Notwendigkeit für eine zusätzliche Hardware zur Bereitstellung dieser Kalibrierschleife vermieden werden kann.
Durch die Verwendung einer Ausführungsform, wie sie in diesem Schriftstück beschrieben ist, kann die Linearität eines ADC verbessert werden. Als ein Beispiel sei angenommen, dass ein ADC-Aufbau ohne eine Ausführungsform ein SNR von 76 dB hat sowie einen störungsfreien dynamischen Bereich (SFDR, spurious free dynamic range) von 40 dB für eine Eingabe mit Vollausschlag. Durch die Verwendung komplementärer Pfade, wie in diesem Schriftstück beschrieben, können Verzerrungsterme gerader Ordnung unterdrückt werden, wobei eventuell verbleibende Restsignale nur durch Fehlanpassungen auftreten. Außerdem gilt, dass durch die Verwendung eines spannungsgesteuerten Oszillators anstatt eines strombegrenzten Oszillators Verzerrungsterme zweiter Ordnung gegebenenfalls weiter verringert werden können, wodurch die Notwendigkeit für irgendeine weitere Unterdrückung zweiter Ordnung vermieden wird. Schließlich kann eine Unterdrückungsschaltung, wie sie in diesem Schriftstück beschrieben ist, außerdem Verzerrungen dritter Ordnung unterdrücken. Auf diese Weise kann eine geringere HD2 und HD3 Verzerrung mit ausreichendem SNR (beispielsweise 70 dB SNR) (indem die Amplitude um 6 dB verringert wird) und großem SFDR (beispielsweise 67 dB SFDR) realisiert werden. Als ein Beispiel kann die HD2-Verzerrung auf etwa –84 dB verringert werden und HD3 kann auf etwa –73 dB verringert werden, obgleich andere Beispiele möglich sind.
Jetzt mit Bezug auf 9 ist ein schematisches Diagramm dargestellt, das eine Eingangsschaltung eines Empfängers, Tuners, Demodulators oder einer anderen Vorrichtung, die einen ADC gemäß einer Ausführungsform enthält, veranschaulicht. Unter Verwendung von Ausführungsformen, die in diesem Schriftstück beschrieben sind, kann die Komplexität eines Eingangsteils für den ADC vereinfacht werden, da die hohe Taktrate des ADC und dessen inhärente Anti-Aliasing-Eigenschaften die Komplexität des Eingangsteils herabsetzen kann. Wie in 9 dargestellt, kann die Vorrichtung 900 ein Demodulator sein, der auf einem einzelnen Halbleiterchip implementiert ist, wie etwa ein CMOS-basierter Demodulator. Empfangene eingehende Signale, beispielsweise von einem externen Tuner, können über Wechselspannungs-Kopplungskondensatoren C1 und C2 und über Eingangssignalanschlüsse 905 ₁ und 905 ₂ auf eine Eingangs-Biasschaltung 910 gegeben werden. In der dargestellten Ausführungsform kann die Eingangs-Biasschaltung 910 als eine Reihenschaltung von Widerständen R1–R4 implementiert sein, die zwischen einem Versorgungsspannungsknoten und einem Referenzspannungsknoten geschaltet sind.
Als Nächstes können die eingehenden Analogsignale durch einen Anti-Aliasing-Filter 920 geführt werden. In einer Ausführungsform kann der Anti-Aliasing-Filter 920 ein geeignetes Maß an Anti-Aliasing-Unterdrückung bereitstellen, beispielsweise in etwa 20 dB. In der dargestellten Ausführungsform kann der Filter 920 unter Verwendung von in Reihe geschalteten Widerständen R5, R6–R7, R8 und parallelen Kondensatoren C3 und C4 realisiert sein. Anschließend wird die gefilterte Ausgabe des Anti-Aliasing-Filters 920 auf ein Dämpfungsglied 930 gegeben, das in einer Ausführungsform als ein parallel geschalteter veränderlicher Widerstand R9 implementiert sein kann. Es ist zu bemerken, dass das Dämpfungsglied 930 gegebenenfalls ein geeignetes Maß an Dämpfung bereitstellen kann, da eingehende Signale auf einem höheren Spannungspegel liegen können, als für die Verarbeitung in zugehörigen ADCs passend ist. In einer Ausführungsform kann das Dämpfungsglied 930 programmierbar gesteuert sein, beispielsweise durch einen chipinternen Mikrokontroller (in 9 nicht dargestellt für eine vereinfachte Darstellung). Anschließend können die gedämpften Analogsignale durch eine Eingangspufferschaltung 940 geführt werden, die in der dargestellten Ausführungsform als Unity-Gain-Eingangspuffer 945 ₁, 945 ₂ implementiert sein können, um geeignet gepufferte Signale auf die differentiellen ADCs 950 ₁, 950 ₂ zu geben, die, wie in diesem Schriftstück beschrieben, als VCO-basierte ADCs implementiert sein können.
Hierdurch können digitalisierte Signale mit verringerter/unterdrückter Verzerrung für weitere Verarbeitungen im Demodulator bereitgestellt werden. Beispielsweise können diese digitalisierten Signale auf einen digitalen Signalprozessor gegeben werden, um eine geeignete digitale Verarbeitung zur Ausgabe demodulierter Signale auszuführen. Anschließend können die demodulierten Signale auf einen gegebenen Signalprozessor, wie etwa einen Audio- und/oder Videoprozessor geführt werden, um eine Decodierung und Ausgabe von Analog/Video-Signalen durchzuführen. Es versteht sich, dass obgleich in der Ausführungsform in 9 die Darstellung auf dieser hohen Ebene ist, viele Varianten und Alternativen möglich sind.
Obwohl Beispiele, die in diesem Schriftstück beschrieben wurden, sich auf ADCs zur Verwendung in einer digitalen Demodulatorschaltung beziehen, versteht es sich, dass Ausführungsformen nicht auf diese Weise eingeschränkt sind und dass VCO-basierte ADCs mit Korrekturschaltungen, wie in diesem Schriftstück beschrieben, in anderen Empfängersignalpfaden implementiert sein kann, die hohe Signalbandbreiten, einen geringen Energieverbrauch und eine geringe Größe haben. Als ein Beispiel können Ausführungsformen genauso auf andere Empfänger angewendet werden, wie etwa Funkempfänger (wie etwa ein kurzreichweitiges funkbasiertes Kommunikationssystem, beispielsweise ein sogenannter WiFi-Empfänger).
Jetzt mit Bezug auf 10 ist ein Flussdiagramm eines Verfahrens gemäß einer Ausführungsform dargestellt. Als ein Beispiel kann das Verfahren 1000 durch einen Kontroller ausgeführt werden, wie etwa eine Mikrokontrollereinheit, die in einem Demodulator oder einer anderen Schaltung, die einen ADC enthält, wie er in diesem Schriftstück beschrieben ist, vorhanden ist. Allgemein kann das Verfahren 1000 dazu verwendet werden, einen geeigneten Koeffizientenwert zur Anwendung in einer Unterdrückungsschaltung zu bestimmen, wie dies in diesem Schriftstück beschrieben ist.
Wie zu sehen, beginnt das Verfahren 1000 damit, wenigstens einen Betriebsparameter einer Vorrichtung, wie etwa einem CMOS-basierten Einchip-Demodulator, zu bestimmen (Block 1010). Als ein Beispiel kann der Betriebsparameter die Temperatur sein, da der Mikrokontroller dafür eingerichtet sein kann, eine Temperaturinformation von einem oder mehreren thermischen Sensoren zu empfangen, die im Demodulator vorhanden sind. Als ein weiteres Beispiel kann der wenigstens eine Betriebsparameter auch die Verarbeitung umfassen, da für unterschiedliche Verarbeitungseckpunkte (beispielsweise typisch, langsam und schnell) unterschiedliche Koeffizientenwerte bereitgestellt werden können. In einigen Fällen kann eine solche Verarbeitungsinformation basierend auf einer Frequenz bestimmt werden, mit der ein Ringoszillator oder ein anderer VCO der Vorrichtung arbeitet.
Als Nächstes kann in Block 1020, wenigstens teilweise basierend auf dem einen oder den mehreren Betriebsparametern, auf einen Eintrag eines nichtflüchtigen Speichers zugegriffen werden. Es ist zu bemerken, dass auf diesen Eintrag beispielsweise unter Verwendung eines Bereichs zugegriffen werden kann, in dem die Temperaturinformation enthalten ist. Hierdurch kann auf einen geeigneten Eintrag zugegriffen werden, der einen gegebenen Koeffizientenwert speichert.
Als Nächstes kann in Block 1030 dieser Koeffizientenwert an eine Unterdrückungsschaltung eines ADC geliefert werden, für eine Verwendung, wie sie in diesem Schriftstück beschrieben ist. Schließlich können in Block 1040 eingehende Analogsignale digitalisiert werden. Weiterhin gilt, dass in der Unterdrückungsschaltung, die den Koeffizientenwert verwendet, Verzerrungen dritter Ordnung, die in einer digitalen Zwischenausgabe des ADC vorhanden sind, verringert und/oder unterdrückt werden können. Es versteht sich, dass andere Mittel zum Bestimmen eines Koeffizientenwerts, wobei dies eine dynamische Bestimmung eines Koeffizientenwerts basierend auf dem Betrieb einer Unterdrückungsschaltung umfasst, in weiteren Ausführungsformen, wie sie etwa obenstehend mit Bezug auf 8 beschrieben sind, auftreten können.
Jetzt mit Bezug auf 11 ist ein Blockdiagramm eines Tuners gemäß einer Ausführungsform dargestellt. In verschiedenen Implementierungen kann eine Tuner 1100 eine integrierte Schaltung auf einem Einzelchip sein, wie etwa eine CMOS-Einzelchip-Schaltung, die als ein Tuner zum Empfang von Signalen für eine gegebene Funkfrequenz (RF) arbeitet. In verschiedenen Ausführungsformen kann der Tuner 1100 ein Fernsehtuner sein, der dazu verwendet werden kann, eingehende RF-Signale zu empfangen, beispielsweise für ein Satelliten-, Kabel- oder terrestrisches System. In anderen Ausführungsformen kann ein Empfänger jedoch in Verbindung mit anderen Funkempfängern verwendet werden, wie etwa für die funkbasierte Kommunikation innerhalb von kurzreichweitigen oder langreichweitigen Funksystemen, wie etwa einem lokalen Netzen oder Weitverkehrsnetzen. Im Allgemeinen umfasst der Tuner 1100 sowohl analoge als auch digitale Schaltungen.
Wie zu sehen, können eingehende Signale, bei denen es sich um RF-Signale handeln kann, die über die Luft oder auf andere Weise empfangen werden, von einer Antenne 1120 empfangen werden, die wiederum mit einem rauscharmen Verstärker (LNA, low noise amplifier) 1130 verbunden ist. Die LNA 1130 ist weiterhin mit einem Filter 1135 verbunden. In verschiedenen Ausführungsformen kann der Filter 1135 ein Nachlauffilter, Bandpassfilter oder ein anderer solcher Filter sein, in Abhängigkeit von einer gegebenen Implementierung.
Die gefilterten und verstärkten RF-Signale werden dann auf einen Mischer 1140 gegeben, der ein komplexer Mischer sein kann, um die Signale auf eine niedrigere Frequenz herunterzumischen. Der Mischer 1140 kann die Signale auf eine Zwischenfrequenz (IF, intermediate frequency), eine Zero-IF (ZIF) oder ein Basisband heruntermischen, in Abhängigkeit von einer gewünschten Implementierung. Um die Frequenzwandlung auf diese verschiedenen Frequenzbereiche auszuführen, kann ein ausgewähltes von mehreren lokalen Oszillatorsignalen an den komplexen Mischer bereitgestellt werden.
Für einen gegebenen komplexen Mischer kann die Ausgabe aus komplexen Signalen bestehen, und zwar I- und Q-Signalen, die auf I- und Q-Signalpfaden bereitgestellt werden. Wie zu sehen, werden die komplexen Basisbandsignale auf zugehörige Verstärker mit programmierbarer Verstärkung/Tiefpassfilter 1145 _a–1145 _b gegeben. Wie in 11 weiterhin zu sehen ist, können die Ausgaben der Blöcke 1145 auf zugehörige Digitalisierer geleitet werden, und zwar Analog-Digital-Wandler (ADCs) 1150 _a und 1150 _b, die als VCO-basierte ADCs implementiert sein können, wie sie in diesem Schriftstück beschrieben sind, und die digitale Abtastwerte an einen digitalen Signalprozessor (DSP) 1160 liefern. Im DSP 1160 können verschiedene Filterungen, wobei Kanalfilterungen eingeschlossen sind, und weitere Verarbeitungen auf den eingehenden digitalen Signalen ausgeführt werden. Durch die digitale Ausführung solcher Verarbeitungen können Verbesserungen im Flächen- und Energieverbrauch erzielt werden. Nachdem die digitale Verarbeitung ausgeführt ist, werden die verarbeiteten digitalen Signale auf zugehörige Digital-Analog-Wandler (DACs) 1170 _a und 1170 _b gegeben. Dort werden die Signale zurück zu Analogsignalen gewandelt, die auf zugehörige Ausgabepuffer 1180 _a und 1180 _b geleitet werden, die die Signale vom Chip herunter leiten können, zu nachfolgenden Schaltungen, wie etwa einem Demodulator, der in einer getrennten integrierten Schaltung implementiert ist (und der ebenfalls VCO-basierte ADCs umfassen kann, wie sie in diesem Schriftstück beschrieben sind).
Ausführungsformen können in vielen verschiedenen Systemtypen implementiert sein, wie etwa Set-Top-Boxen, hochauflösendes oder standard digitales Fernsehen und so weiter. Einige Anwendungen können in einer gemischten Signalschaltung implementiert sein, die sowohl analoge als auch digitale Schaltungen umfasst. Jetzt mit Bezug auf 12 ist ein Blockdiagramm eines Systems gemäß einer Ausführungsform dargestellt. Wie in 12 zu sehen, kann das System 1200 einen Fernseher umfassen, der dafür angeschlossen ist, ein RF-Signal von einer Antennenquelle 1201, wie etwa einer Antenne mit Luftschnittstelle, zu empfangen. In anderen Ausführungsformen kann die Originalquelle jedoch eine Kabelausstrahlung, ein Satellit oder eine andere Quelle sein, die dann über ein digitales terrestrisches Netz weiterverbreitet wird. Das eingehende RF-Signal kann auf einen Tuner 1205 gegeben werden, der in einer Ausführungsform ein Einzelchip-Tuner sein kann, der einen oder mehrere Tuner umfasst.
Das eingehende RF-Signal wird dann auf den Tuner 1205 gegeben, um auf einen oder mehrere gewünschte Signalkanäle abzustimmen. Tunerkanäle können verschiedene Schaltungen umfassen. Beispielsweise kann in einer Ausführungsform jeder Kanal einen Verstärker umfassen, der einen Ausgang hat, der mit einem Bandpassfilter verbunden ist. Anschließend wird die gefilterte Ausgabe des Bandpassfilters auf einen Mischer gegeben. Anschließend mischt der Mischer das eingehende RF-Signal auf eine Zwischenfrequenz-Ausgabe herunter, die über einen Signalverarbeitungspfad weiterverarbeitet werden kann (beispielsweise verstärkt und gefiltert).
Weiterhin mit Bezug auf 12 kann die Ausgabe des Tuners 1205 an zusätzliche Verarbeitungsschaltungen geleitet werden, die eine Demodulatorschaltung 1215 umfassen, die VCO-basierte ADCs enthalten kann (wie in diesem Schriftstück beschrieben). Die Demodulatorschaltung 1215 kann die digitalisierten Signale demodulieren. Die Ausgabe des Demodulators 1215 kann einem Transportstrom entsprechen, wie etwa einem MPEG-TS, der an einen Hostprozessor 1220 geliefert wird, zur weiteren Verarbeitung in ein audiovisuelles Signal, das an ein Display 1230, wie etwa einen Computermonitor, einen Flachbildschirm-Fernseher oder ein anderes solches Display, gesendet werden kann.
Obwohl die vorliegende Erfindung mit Bezug auf eine begrenzte Zahl Ausführungsformen beschrieben wurde, sind für den Fachmann zahlreiche Modifikationen und Varianten davon zu erkennen. Es ist beabsichtigt, dass die beigefügten Ansprüche alle solche Modifikationen und Varianten abdecken, soweit sie innerhalb der eigentlichen Idee und des Schutzumfangs der vorliegenden Erfindung liegen.

Claims

Vorrichtung, Folgendes umfassend: eine erste spannungsgesteuerter Oszillator (VCO) Analog-Digital-Wandler (ADC) Einheit, um einen ersten Teil eines differentiellen Analogsignals zu empfangen und den ersten Teil des differentiellen Analogsignals in einen ersten Digitalwert zu wandeln; eine zweite VCO-ADC-Einheit, um einen zweiten Teil des differentiellen Analogsignals zu empfangen und den zweiten Teil des differentiellen Analogsignals in einen zweiten Digitalwert zu wandeln; einen Kombinierer, um aus dem ersten und zweiten Digitalwert ein kombiniertes Digitalsignal zu bilden; eine Dezimationsschaltung, um das kombinierte Digitalsignal zu empfangen und das kombinierte Digitalsignal in ein gefiltertes kombiniertes Digitalsignal zu filtern; und eine Unterdrückungsschaltung, um das gefilterte kombinierte Digitalsignal zu empfangen und, wenigstens zum Teil auf einem Koeffizientenwert basierend, ein verzerrungsunterdrücktes Digitalsignal zu erzeugen.
Vorrichtung nach Anspruch 1, wobei die Unterdrückungsschaltung dafür eingerichtet ist, den Koeffizientenwert aus einem nichtflüchtigen Speicher zu erhalten.
Vorrichtung nach Anspruch 2, wobei der nichtflüchtige Speicher mehrere Koeffizientenwerte speichern kann, von denen jeder einem Temperaturbereich und/oder einem Verarbeitungstyp zugeordnet ist.
Vorrichtung nach Anspruch 3, die außerdem einen Kontroller umfasst, um basierend auf einer Temperaturinformation der Vorrichtung, die von wenigstens einem Thermosensor empfangen wird, den Koeffizientenwert aus den mehreren Koeffizientenwerten zu wählen.
Vorrichtung nach Anspruch 1, wobei die Unterdrückungsschaltung Folgendes umfasst: einen ersten Funktionsgenerator, um einen Wert in der dritten Potenz des gefilterten kombinierten Digitalsignals zu erzeugen; eine Verstärkungsschaltung, um den Koeffizientenwert auf den Wert in der dritten Potenz anzuwenden, um ein Unterdrückungssignal zu erzeugen; und einen zweiten Kombinierer, um das gefilterte kombinierte Digitalsignal und das Unterdrückungssignal zu kombinieren, um das verzerrungsunterdrückte Digitalsignal zu erhalten.
Vorrichtung nach Anspruch 1, wobei die erste VCO-ADC-Einheit einen ersten spannungsgesteuerten Ringoszillator umfasst und die zweite VCO-ADC-Einheit einen zweiten spannungsgesteuerten Ringoszillator umfasst, um eine Verzerrung zweiter Ordnung zu verringern.
Vorrichtung nach Anspruch 1, wobei die Unterdrückungsschaltung Folgendes umfasst: einen ersten Funktionsgenerator, um einen Wert in der dritten Potenz des gefilterten kombinierten Digitalsignals zu erzeugen; eine Kalibrierschaltung, um ein digitalisiertes Kalibriersignal zu empfangen, daraus einen Leistungswert zu berechnen und den Koeffizientenwert basierend auf dem Leistungswert zu erzeugen; einen Multiplizierer, um ein Produkt des Wertes in der dritten Potenz und des Koeffizientenwerts zu erzeugen; und einen zweiten Kombinierer, um das Produkt und das gefilterte kombinierte Digitalsignal zu kombinieren.
Vorrichtung nach Anspruch 7, wobei der erste Funktionsgenerator in Vorkopplung zwischen die Dezimationsschaltung und den zweiten Kombinierer geschaltet ist.
Vorrichtung nach Anspruch 7, die außerdem eine Tongeneratorschaltung umfasst, um in einem Kalibriermodus ein Kalibriersignal, das dem digitalisierten Kalibriersignal entspricht, für die erste und zweite VCO-ADC-Einheit bereitzustellen, um die Kalibrierschaltung dazu zu befähigen, den Koeffizientenwert zu erzeugen.
Vorrichtung nach Anspruch 1, wobei die erste VCO-ADC-Einheit Folgendes umfasst: einen Ringoszillator, um den ersten Teil des differentiellen analogen Signals zu empfangen und mehrere Phasensignale auszugeben; mehrere Abtastschaltungen, um die mehreren Phasensignale zu empfangen und mehrere abgetastete Signale auszugeben; mehrere Phasendetektoren, um eine Phase zwischen einem Paar von den mehreren abgetasteten Signalen zu detektieren; mehrere Encoder, um die detektierte Phase zu empfangen und binäre Ausgaben zu erzeugen; und einen Differenzierer, um die binären Ausgaben zu empfangen und den ersten Digitalwert zu erzeugen.
System, Folgendes umfassend: einen differentiellen Signalpfad, um ein differentielles Analogsignal zu empfangen, wobei dieser differentielle Signalpfad Folgendes umfasst: einen Anti-Aliasing-Filter, um das differentielle Analogsignal zu filtern; ein Dämpfungsglied, das mit dem Anti-Aliasing-Filter gekoppelt ist, um das gefilterte differentielle Analogsignal zu dämpfen; einen Eingangspuffer, um das gefilterte differentielle Analogsignal zu puffern; und einen differentiellen Analog-Digital-Wandler (ADC), der mit dem Eingangspuffer verbunden ist, wobei der differentielle ADC Folgendes umfasst: eine erste spannungsgesteuerter Oszillator (VCO) Analog-Digital-Wandler (ADC) Einheit, um einen ersten Teil des gefilterten differentiellen Analogsignals zu empfangen und in einen ersten Digitalwert zu wandeln; eine zweite VCO-ADC-Einheit, um einen zweiten Teil des gefilterten differentiellen Analogsignals zu empfangen und in einen zweiten Digitalwert zu wandeln; einen ersten Kombinierer, um aus dem ersten und zweiten Digitalwert ein kombiniertes Digitalsignal zu bilden; und eine Korrekturschaltung, um das kombinierte Digitalsignal zu empfangen und daraus ein verzerrungsunterdrücktes Digitalsignal dritter Ordnung zu erzeugen, wobei ein Koeffizientenwert verwendet wird.
System nach Anspruch 11, wobei die erste VCO-ADC-Einheit einen ersten spannungsgesteuerten Ringoszillator umfasst und die zweite VCO-ADC-Einheit einen zweiten spannungsgesteuerten Ringoszillator umfasst, um Verzerrungen zweiter Ordnung aus dem kombinierten Digitalsignal zu entfernen.
System nach Anspruch 11, wobei die erste VCO-ADC-Einheit Folgendes umfasst: einen Ringoszillator, um den ersten Teil des gefilterten differentiellen Analogsignals zu empfangen und mehrere Phasensignale auszugeben; mehrere Abtastschaltungen, um die mehreren Phasensignale zu empfangen und mehrere abgetastete Signale auszugeben; mehrere Phasendetektoren, um eine Phase zwischen einem Paar von den mehreren abgetasteten Signalen zu detektieren; mehrere Encoder, um die detektierte Phase zu empfangen und binäre Ausgaben zu erzeugen; und einen Differenzierer, um die binären Ausgaben zu empfangen und den ersten Digitalwert zu erzeugen.
System nach Anspruch 11, wobei die Korrekturschaltung eine Unterdrückungs-Schleifenschaltung umfasst, die Folgendes beinhaltet: einen ersten Funktionsgenerator, um einen Wert in der dritten Potenz des kombinierten Digitalsignals zu erzeugen; eine Verstärkungsschaltung, um den Koeffizientenwert auf den Wert in der dritten Potenz anzuwenden, um ein Unterdrückungssignal zu erzeugen; und einen zweiten Kombinierer, um das kombinierte Digitalsignal und das Unterdrückungssignal zu kombinieren, um das verzerrungsunterdrückte Digitalsignal dritter Ordnung zu erhalten.
System nach Anspruch 14, wobei der erste Funktionsgenerator in Vorkopplung zwischen den ersten Kombinierer und den zweiten Kombinierer geschaltet ist.
System nach Anspruch 11, wobei die Korrekturschaltung außerdem Folgendes umfasst: eine Kalibrier-Schleifenschaltung, die Folgendes umfasst: einen Mischer, um das kombinierte Digitalsignal zu empfangen und das kombinierte Digitalsignal mit einem Mischungssignal zu mischen, um ein gemischtes Signal zu erhalten; einen Filter, um das gemischte Signal zu filtern; einen zweiten Funktionsgenerator, um einen quadrierten Wert des gefilterten gemischten Signals zu erzeugen; und einen dritten Kombinierer, um aus dem quadrierten Wert den Koeffizientenwert zu erzeugen.
Computerlesbares Medium, das Anweisungen umfasst, um einen Kontroller dazu zu befähigen Folgendes auszuführen: Bestimmen wenigstens eines Betriebsparameters einer Vorrichtung; Zugreifen, basierend auf dem wenigstens einen Betriebsparameter, auf einen Eintrag eines nichtflüchtigen Speichers der Vorrichtung, um einen Koeffizientenwert zu erhalten; und Leiten des Koeffizientenwerts an eine Unterdrückungsschaltung eines Analog-Digital-Wandlers der Vorrichtung, um die Unterdrückungsschaltung zu befähigen unter Verwendung des Koeffizientenwerts die Verzerrung dritter Ordnung in einem Digitalwert zu verringern, der im Analog-Digital-Wandler aus einem Analogsignal erzeugt wird.
Computerlesbares Medium nach Anspruch 17, das außerdem Anweisungen umfasst, um den Kontroller zu befähigen, den wenigstens einen Betriebsparameter zu bestimmen und auf den Eintrag in einem ersten Modus, und in einem zweiten Modus, zuzugreifen, um eine Kalibrierschaltung zu befähigen den Koeffizientenwert zu erzeugen.
Computerlesbares Medium nach Anspruch 18, das außerdem Anweisungen umfasst, um den Kontroller zu befähigen, die Kalibrierschaltung nach dem Erzeugen des Koeffizientenwerts abzuschalten.
Computerlesbares Medium nach Anspruch 17, das außerdem Anweisungen umfasst, um den Analog-Digital-Wandler dazu zu befähigen, ein Produkt eines Wertes in der dritten Potenz des Digitalwerts und des Koeffizientenwerts zu erzeugen und das Produkt mit dem Digitalwert zu kombinieren, um die Verzerrungen dritter Ordnung zu verringern.