DE102015110454A1 - Kaskodeschaltung - Google Patents

Kaskodeschaltung Download PDF

Info

Publication number
DE102015110454A1
DE102015110454A1 DE102015110454.7A DE102015110454A DE102015110454A1 DE 102015110454 A1 DE102015110454 A1 DE 102015110454A1 DE 102015110454 A DE102015110454 A DE 102015110454A DE 102015110454 A1 DE102015110454 A1 DE 102015110454A1
Authority
DE
Germany
Prior art keywords
semiconductor device
region
area
tap
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015110454.7A
Other languages
English (en)
Inventor
Franz Hirler
Anton Mauder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102015110454A1 publication Critical patent/DE102015110454A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine elektronische Schaltung umfasst ein erstes Halbleiterbauelement und ein zweites Halbleiterbauelement. Das erste Halbleiterbauelement umfasst eine Laststrecke und einen internen Spannungsteiler mit einem Spannungsteilerabgriff. Das zweite Halbleiterbauelement umfasst eine Laststrecke und einen Steuerknoten. Die Laststrecken des ersten Halbleiterbauelements und des zweiten Halbleiterbauelements sind in Reihe geschaltet. Der Spannungsteilerabgriff des ersten Halbleiterbauelements ist an den Steuerknoten des zweiten Halbleiterbauelements gekoppelt.

Description

  • Diese Beschreibung betrifft allgemein eine Kaskodeschaltung.
  • Eine herkömmliche Kaskodeschaltung umfasst ein erstes und ein zweites Transistorbauelement, deren Laststrecken in Reihe geschaltet sind. Bei einer speziellen Art einer Kaskodeschaltung erhält das erste Transistorbauelement als Ansteuerspannung eine Laststreckenspannung des zweiten Transistorbauelements, so dass das zweite Transistorbauelement den ersten Transistor ansteuert (steuert). Damit ist ein Betriebszustand der Kaskodeschaltung bestimmt durch einen Betriebszustand des zweiten Transistorbauelements. Bei dieser Kaskodeschaltung sollte das zweite Transistorbauelement so entworfen sein, dass sein Spannungspegel der Laststreckenspannung einen maximalen Ansteuerspannungspegel des ersten Transistorbauelements nicht übersteigt. Ein herkömmlicher selbstleitender FET (Field-Effect Transistor), der als zweites Transistorbauelement verwendet wird, kann beispielsweise eine Sperrspannungsfestigkeit (einen maximalen Laststreckenspannungspegel) von einigen 100 V, oder sogar mehr, besitzen, kann jedoch Ansteuerspannungen von mehr als einigen 10 V nicht standhalten. Daher kann bei einer herkömmlichen Kaskodeschaltung das zweite Transistorbauelement als Hochspannungsbauelement realisiert sein, wenn das erste Transistorbauelement ein Niederspannungsbauelement ist.
  • Eine Kaskodenschaltung mit zwei oder mehr Hochspannungsbauelementen, die in Reihe geschaltet sind, ist jedoch wünschenswert.
  • Ein Ausführungsbeispiel betrifft eine elektronische Schaltung. Die elektronische Schaltung umfasst ein erstes Halbleiterbauelement und ein zweites Halbleiterbauelement. Das erste Halbleiterbauelement umfasst eine Laststrecke und einen internen Spannungsteiler mit einem Spannungsteilerabgriff. Das zweite Halbleiterbauelement umfasst eine Laststrecke und einen Steuerknoten. Die Laststrecken des ersten Halbleiterbauelements und des zweiten Halbleiterbauelements sind in Reihe geschaltet, und der Spannungsteilerabgriff des ersten Halbleiterbauelements ist an den Steuerknoten des zweiten Halbleiterbauelements gekoppelt.
  • Bei Lesen der nachfolgenden detaillierten Beschreibung und bei Betrachten der beigefügten Zeichnungen werden Fachleute weitere Merkmale und Vorteile erkennen.
  • Beispiele sind nachfolgend anhand von Zeichnungen erläutert. Die Zeichnungen dienen zum Veranschaulichen bestimmter Prinzipien, so dass nur Aspekte, die zum Verständnis dieser Prinzipien notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
  • 1 veranschaulicht ein Ausführungsbeispiel einer Kaskodeschaltung mit einem ersten Halbleiterbauelement und einem zweiten Halbleiterbauelement;
  • 2 zeigt Zeitverläufe, die eine Betriebsart der in 1 gezeigten Kaskodeschaltung veranschaulichen;
  • 3 veranschaulicht ein weiteres Ausführungsbeispiel einer Kaskodeschaltung mit einem ersten Halbleiterbauelement und einem zweiten Halbleiterbauelement;
  • 4 veranschaulicht schematisch eine vertikale Querschnittsansicht eines Abschnitts des ersten Halbleiterbauelements gemäß einem Ausführungsbeispiel;
  • 5 veranschaulicht schematisch eine Draufsicht auf das in 3 gezeigte Halbleiterbauelement;
  • 6 veranschaulicht schematisch eine vertikale Querschnittsansicht eines Abschnitts des ersten Halbleiterbauelements gemäß einem weiteren Ausführungsbeispiel;
  • 7 veranschaulicht schematisch eine vertikale Querschnittsansicht eines Abschnitts des ersten Halbleiterbauelements gemäß noch einem Ausführungsbeispiel;
  • 8 veranschaulicht eine Modifikation eines Innengebiets des in 4 gezeigten Halbleiterbauelements;
  • 9 veranschaulicht eine Modifikation eines Außengebiets eines der in den 4, 5 und 7 gezeigten Halbleiterbauelemente;
  • 10 zeigt eine Draufsicht auf einen Abschnitt eines Außengebiets gemäß einem weiteren Ausführungsbeispiel;
  • 11 zeigt eine Draufsicht auf einen Abschnitt eines Außengebiets gemäß noch einem weiteren Ausführungsbeispiel;
  • 12 veranschaulicht ein Ausführungsbeispiel eines internen Spannungsteilers des ersten Halbleiterbauelements;
  • 13 veranschaulicht ein weiteres Ausführungsbeispiel eines internen Spannungsteilers des ersten Halbleiterbauelements; und
  • 14 veranschaulicht ein weiteres Ausführungsbeispiel einer Kaskodeschaltung.
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen zur Veranschaulichung spezielle Ausführungsbeispiele, wie die Erfindung verwendet werden kann. Selbstverständlich können die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nicht explizit etwas anderes angegeben ist.
  • 1 veranschaulicht ein Ausführungsbeispiel einer elektronischen Schaltung, insbesondere einer Kaskodeschaltung. Die in 1 gezeigte Kaskodeschaltung umfasst ein erstes Halbleiterbauelement 1 und ein zweites Halbleiterbauelement 2. Das erste Halbleiterbauelement 1 umfasst eine Laststrecke zwischen einem ersten Lastknoten 12 und einem zweiten Lastknoten 13 und einen internen Spannungsteiler mit einem Spannungsteilerabgriff 14. Das zweite Halbleiterbauelement 2 umfasst eine Laststrecke zwischen einem ersten Lastknoten 22 und einem zweiten Lastknoten 23 und einen Steuerknoten 21. Die Laststrecke des ersten Halbleiterbauelements 1 und des zweiten Halbleiterbauelements 2 sind in Reihe geschaltet. Außerdem ist der Spannungsteilerabgriff 14 des ersten Halbleiterbauelements 1 an den Steuerknoten 21 des zweiten Halbleiterbauelements 2 gekoppelt.
  • Bei dem in 1 gezeigten Ausführungsbeispiel ist das zweite Halbleiterbauelement 2 als ein MOSFET (Metal Oxide Semiconductor Field-Effect Transistor) realisiert. In diesem Fall entspricht der erste Lastknoten 22 einem Sourceknoten, der zweite Lastknoten 23 entspricht einem Drainknoten, und der Steuerknoten 21 entspricht einem Gateknoten des MOSFET 2. Der in 1 gezeigte MOSFET 2 ist als Verarmungs-MOSFET (selbstleitender MOSFET) gezeichnet. Allerdings ist das Realisieren des zweiten Halbleiterbauelements 2 als selbstleitender MOSFET nur ein Beispiel. Eine beliebige andere Art von selbstleitendem Transistorbauelement, wie beispielsweise ein JFET (Junction Field-Effect Transistor) könnte ebenso verwendet werden. Obwohl das zweite Halbleiterbauelement 2 als n-leitendes Transistorbauelement gezeichnet ist, sei darauf hingewiesen, dass das zweite Halbleiterbauelement 2 auch als p-leitender Transistor realisiert werden kann.
  • Das zweite Halbleiterbauelement 2 ist ein spannungsgesteuertes Halbleiterbauelement, das abhängig von einer Ansteuerspannung VDRV2, die zwischen dem Steuerknoten (Gateknoten) 21 und dem ersten Lastknoten (Sourceknoten) 22 erhalten wird, ein- und ausschaltet. Das erste Halbleiterbauelement 1 und das zweite Halbleiterbauelement 2 sind derart in Reihe geschaltet, dass die Ansteuerspannung VDRV2, die das zweite Halbleiterbauelement 2 erhält, einer Spannung zwischen dem Spannungsteilerabgriff 14 und dem zweiten Lastknoten 13 des ersten Halbleiterbauelements 1 entspricht.
  • Bei dem in 1 gezeigten Ausführungsbeispiel ist das erste Halbleiterbauelement 1 als Transistorbauelement, insbesondere als MOSFET und insbesondere als n-leitender MOSFET realisiert. In diesem Fall ist der erste Lastknoten 12 ein Sourceknoten und der zweite Lastknoten 13 ist ein Drainknoten. Das erste Halbleiterbauelement 1 umfasst außerdem einen Steuerknoten 11, der durch einen Gateknoten des als MOSFET ausgebildeten ersten Halbleiterbauelements gebildet wird. Das erste Halbleiterbauelement 1 ist dazu ausgebildet, eine Ansteuerspannung VDRV1 zwischen dem Steuerknoten 11 und dem ersten Lastknoten 12 zu erhalten, und schaltet abhängig von einem Spannungspegel dieser Ansteuerspannung VDRV1 ein und aus. Das in 1 gezeigte erste Halbleiterbauelement 1 ist als Anreichungs-MOSFET (selbstsperrender MOSFET) gezeichnet. Allerdings ist das erste Halbleiterbauelement 1 nicht darauf beschränkt, als selbstsperrendes Transistorbauelement realisiert zu werden, sondern kann auch als selbstleitendes Transistorbauelement realisiert werden. Außerdem ist das erste Halbleiterbauelement 1 nicht darauf beschränkt, als MOSFET realisiert zu werden, eine beliebige andere Art von Transistorbauelement, wie beispielsweise ein JFET, ein Bipolar-Sperrschichttransistor (BJT, Bipolar Junction Transistor), ein IGBT (Insulated Gate Bipolar Transistor) könnte ebenso verwendet werden. Darüber hinaus ist das erste Halbleiterbauelement nicht einmal darauf beschränkt, als Transistorbauelement realisiert zu sein, sondern könnte auch als Diode realisiert werden. Dies ist nachfolgend anhand von 3 weiter im Detail erläutert.
  • Bezug nehmend auf 1 umfasst die Kaskodeschaltung 3 eine Laststrecke, die durch die Reihenschaltung mit den Laststrecken des ersten Halbleiterbauelements 1 und des zweiten Halbleiterbauelements 2 gebildet ist. Diese Laststrecke der Kaskodeschaltung 3 ist zwischen einen ersten Lastknoten 32 und einen zweiten Lastknoten 33 der Kaskodeschaltung 3 geschaltet. Die Kaskodeschaltung 3 umfasst außerdem einen Steuerknoten 31, der an den Steuerknoten 11 des ersten Halbleiterbauelements 1 angeschlossen ist. Die Kaskodeschaltung 3 kann als elektronischer Schalter verwendet werden, der basierend auf einer Ansteuerspannung VDRV1, die zwischen dem Steuerknoten 31 um dem ersten Lastknoten 32 der Kaskodeschaltung 3 erhalten wird, ein- und ausschaltet, wobei bei dem in 1 gezeigten Ausführungsbeispiel diese Ansteuerspannung der Ansteuerspannung VDRV1 des ersten Halbleiterbauelements 1 entspricht. In einem eingeschalteten Zustand (der nachfolgend kurz als Ein-Zustand bezeichnet wird), leitet die Laststrecke der Kaskodeschaltung 3, so dass ein Strom durch die Laststrecke fließen kann. In einem ausgeschalteten Zustand (nachfolgend kurz als Aus-Zustand bezeichnet) sperrt die Laststrecke, um zu verhindern, dass ein Strom durch die Laststrecke fließt.
  • Eine Betriebsart der in 1 gezeigten Kaskodeschaltung 3 ist nachfolgend anhand von Zeitverläufen, die in 2 gezeigt sind, erläutert. Lediglich zum Zweck dieser Erläuterung sei angenommen, dass die Laststrecken der Kaskodeschaltung 3 in Reihe zu einer elektrischen Last Z geschaltet ist und dass die Reihenschaltung mit der Kaskodeschaltung 3 und der Last Z zwischen Versorgungsanschlüsse geschaltet ist, die Versorgungspotentiale, wie beispielsweise ein Bezugspotential GND bzw. dass positive Versorgungspotential V+ erhalten. Dies ist jedoch nur ein Beispiel. Die Kaskodeschaltung 3 kann wie ein herkömmlicher elektronischer Schalter ebenso in verschiedenen anderen Schaltungstopologien (in den Figuren nicht gezeigt) verwendet werden.
  • 2 veranschaulicht schematisch Zeitverläufe der Ansteuerspannung VDRV1 und einer Laststreckenspannung VL1 des ersten Halbleiterbauelements 1 und der Ansteuerspannung VDRV2 und einer Laststreckenspannung VL2 des zweiten Halbleiterbauelements 2. Die Laststreckenspannung VL1 des ersten Halbleiterbauelements 1 ist die Spannung zwischen dem zweiten Lastknoten 13 und dem ersten Lastknoten 12. Entsprechend ist die Laststreckenspannung VL2 des zweiten Halbleiterbauelements 2 die Spannung zwischen dem zweiten Lastknoten 23 und dem ersten Lastknoten 22.
  • Lediglich zum Zweck der Erläuterung sei angenommen, dass ein Spannungspegel der Ansteuerspannung VDRV1, der das erste Halbleiterbauelement 1 einschaltet, ein hoher Pegel ist und dass ein Spannungspegel der Ansteuerspannung VDRV1, der das erste Halbleiterbauelement ausschaltet, ein niedriger Pegel ist. In 2 bezeichnet t1 einen Zeitpunkt, zu dem die Ansteuerspannung VDRV1 das erste Halbleiterbauelement 1 vom Ein-Zustand in den Aus-Zustand schaltet. Dies ist schematisch dadurch veranschaulicht, dass der Spannungspegel der Ansteuerspannung VDRV1 bei t1 vom hohen Pegel auf den niedrigen Pegel abfällt. Während der Ein-Zeit (welches die Zeit ist, während der das Ansteuersignal VDRV1 den Ein-Pegel besitzt) des ersten Halbleiterbauelements 1 ist die Laststreckenspannung VL1 des ersten Halbleiterbauelements 1 sehr gering im Vergleich zu der Sperrspannungsfestigkeit des ersten Halbleiterbauelements 1 und ist in dem in 2 gezeigten Zeitverlauf der Laststreckenspannung VL1 als im Wesentlichen Null (0) gezeichnet. Entsprechend ist eine Spannung V13-14 zwischen dem zweiten Lastknoten 13 und dem Spannungsteilerabgriff 14 während der Ein-Zeit des ersten Halbleiterbauelements 1 im Wesentlichen Null (0). Dies bewirkt, dass das zweite Halbleiterbauelement 2 im Ein-Zustand ist, wenn das erste Halbleiterbauelement 1 im Ein-Zustand ist. Die Spannung zwischen dem zweiten Lastknoten 13 und dem Spannungsteilerabgriff 14 wird nachfolgend als Abgriffsspannung V13-14 bezeichnet. Die Ansteuerspannung VDRV2 des zweiten Halbleiterbauelements 2 entspricht der invertierten Abgriffsspannung, das heißt VDRV2 = –V13-14 (1).
  • In dem vorliegenden Ausführungsbeispiel ist das zweite Halbleiterbauelement 2 ein selbstleitendes Bauelement, was bedeutet, dass das zweite Halbleiterbauelement 2 im Ein-Zustand ist, wenn der Spannungspegel der Ansteuerspannung VDRV 0 ist. Ein n-leitendes selbstleitendes Transistorbauelement, wie beispielsweise der in 1 gezeigte Verarmungs-MOSFET, schaltet aus, wenn der Spannungspegel der Ansteuerspannung auf einen negativen Abschnürpegel (engl.: pinch-off level) absinkt. Der negative Abschnürpegel des zweiten Transistorbauelements 2 wird nachfolgend als VPO2 bezeichnet.
  • Wenn das erste Halbleiterbauelement 1 zum Zeitpunkt t1 ausschaltet, sperrt die Laststrecke des ersten Halbleiterbauelements 1, so dass die Laststreckenspannung VL1 anzusteigen beginnt. Es sei erwähnt, dass in 2 die Laststreckenspannung nur schematisch dargestellt ist. Wenn die Laststreckenspannung VL1 ansteigt, bleibt der Spannungspegel der Ansteuerspannung VDRV2 zunächst im Wesentlichen auf Null (0), wodurch das zweite Halbleiterbauelement 2 im Ein-Zustand bleibt. Wenn der Pegel der Laststreckenspannung VL1 des ersten Halbleiterbauelements 1 einen Pegel wesentlich oberhalb von Null (0) erreicht, beginnt die Abgriffsspannung V13-14 anzusteigen, und folglich beginnt die Ansteuerspannung VDRV2 des zweiten Transistorbauelements 2 abzusinken. Dieser Effekt wird unten anhand von verschiedenen Ausführungsbeispielen des ersten Halbleiterbauelements 1 erläutert. Das zweite Halbleiterbauelement schaltet aus, wenn die Ansteuerspannung VDRV2 die Abschnürspannung VPO2 erreicht. Zu diesem Zeitpunkt beginnt die Laststreckenspannung VL2 des zweiten Halbleiterbauelements 2 anzusteigen. Die Laststreckenspannung VL1 des ersten Halbleiterbauelements kann weiter ansteigen, bis das zweite Halbleiterbauelement 2 ausschaltet. Nachdem das zweite Halbleiterbauelement 2 ausgeschaltet hat, steigt die Laststreckenspannung VL2 des zweiten Halbleiterbauelements 2 an, bis die erste Laststreckenspannung VL1 plus die zweite Laststreckenspannung VL2 der Versorgungsspannung entspricht. Wie in 2 anhand von gepunkteten Linien gezeigt ist, kann die Ansteuerspannung VDRV2 des zweiten Transistorbauelements 2 auf einen niedrigeren Wert als die Abschnürspannung VPO2 absinken. Auch kann die Laststreckenspannung VL1 weiter ansteigen, nachdem die Abschnürspannung VPO2 erreicht wurde.
  • 3 veranschaulicht ein weiteres Ausführungsbeispiel der Kaskodeschaltung 3. Bei diesem Ausführungsbeispiel ist das erste Halbleiterbauelement 1 als Diode mit einer Laststrecke zwischen einem ersten Lastknoten 12 und einem zweiten Lastknoten 13 und mit einem Spannungsteilerabgriff 14 ausgebildet. Der Spannungsteilerabgriff 14 der Diode 1 ist an den Steuerknoten des zweiten Halbleiterbauelements 2 angeschlossen. Wie bei dem in 1 gezeigten Ausführungsbeispiel ist das in 3 gezeigte Ausführungsbeispiel 2 als Verarmungs-MOSFET 2 ausgebildet. Allerdings kann eine beliebige andere Art von selbstleitenden Transistorbauelementen ebenso verwendet werden. Diesbezüglich wird auf 1 und die zugehörige Beschreibung Bezug genommen.
  • Wie die in 1 gezeigte Kaskodeschaltung kann die in 3 gezeigte Kaskodeschaltung 3 in einem leitenden Zustand, in dem die Kaskodeschaltung 3 einem Strom zwischen dem ersten und zweiten Lastknoten 32, 33 zu fließen erlaubt, und in einem sperrenden Zustand, in dem die Kaskodeschaltung 3 verhindert, dass ein Strom zwischen dem ersten und zweiten Lastknoten 32, 33 fließt, betrieben werden. Außerdem ist wie bei der in 1 gezeigten Kaskodeschaltung der Betriebszustand der in 3 gezeigten Kaskodeschaltung durch das erste Halbleiterbauelement 1 bestimmt. Das heißt, die Kaskodeschaltung ist im leitenden Zustand (Ein-Zustand), wenn das erste Halbleiterbauelement 1 im Ein-Zustand ist, und die Kaskodeschaltung 3 ist im sperrenden Zustand (Aus-Zustand), wenn das erste Halbleiterbauelement 1 im Aus-Zustand ist. Allerdings ist anders als bei der in 1 gezeigten Kaskodeschaltung der Betriebszustand der Kaskodeschaltung 3 nicht durch ein Ansteuersignal, das dem anhand von 1 erläuterten Ansteuersignal VDRV1 entspricht, definiert, sondern der Betriebszustand der in 3 gezeigten Kaskodeschaltung 3 ist nur abhängig von der Polarität einer zwischen den ersten und zweiten Lastknoten 32, 33 angelegten Spannung. Bei dem in 3 gezeigten Ausführungsbeispiel entspricht der erste Lastknoten 12 des ersten Halbleiterbauelements 1 einer Anode der Diode und ist an den ersten Lastknoten 32 der Kaskodeschaltung 3 angeschlossen. Bei diesem Ausführungsbeispiel sperrt die Diode 1, wenn eine Spannung zwischen dem zweiten Lastknoten 33 und dem ersten Lastknoten 32 eine erste Polarität besitzt (positiv ist), und die Diode leitet, wenn diese Spannung zwischen dem zweiten Lastknoten 33 und dem ersten Lastknoten 32 eine zweit Polarität besitzt (negativ ist). Wenn die Diode 1 leitet, ist eine Laststreckenspannung VL1 bei dem in 3 gezeigten Ausführungsbeispiel negativ. Entsprechend ist die Abgriffsspannung V13-14 negativ und die Ansteuerspannung VDRV2 des zweiten Transistorbauelements 2 ist positiv. Wenn die Diode 1 sperrt, so dass die Laststreckenspannung VL1 ansteigt, beginnt das zweite Transistorbauelement zu sperrend, wenn die invertierte Abgriffsspannung die Abschnürspannung des zweiten Transistorbauelements 2 erreicht.
  • 4 zeigt eine vertikale Querschnittsansicht eines Abschnitts eines ersten Halbleiterbauelements 1, das als Transistorbauelement, insbesondere als MOSFET ausgebildet ist. Bezug nehmend auf 4 umfasst das erste Halbleiterbauelement 1 einen Halbleiterkörper 100 mit einer ersten Oberfläche 101 und einer der ersten Oberfläche 101 gegenüberliegenden zweiten Oberfläche 102. 4 zeigt das erste Halbleiterbauelement 1 in einer vertikalen Schnittebene, welche eine Schnittebene senkrecht zu den ersten und zweiten Oberflächen 101, 102 ist. Der Halbleiterkörper 100 umfasst ein Innengebiet 110 und ein Randgebiet 120.
  • Bezug nehmend auf 5, die schematisch eine Draufsicht auf den Halbleiterkörper 100 zeigt, umgibt das Randgebiet 120 das Innengebiet 110. Das heißt, das Randgebiet 120 schließt das erste Halbleiterbauelement 1, das in dem Halbleiterkörper 100 realisiert ist, in einer lateralen Richtung des Halbleiterkörpers 100 ab. Gemäß einem Ausführungsbeispiel grenzt das Randgebiet 120 an eine Randfläche des Halbleiterkörpers 100 an solchen Seiten an, die von dem Innengebiet 110 weg zeigen. Die ”Randfläche” ist eine Oberfläche, die den Halbleiterkörper 100 in lateralen Richtungen abschließt. Gemäß einem weiteren Ausführungsbeispiel ist außer dem ersten Halbleiterbauelement 1 wenigstens ein weiteres Halbleiterbauelement (nicht dargestellt) in dem Halbleiterkörper 100 realisiert. Bei diesem Ausführungsbeispiel ist das Randgebiet 120 zwischen dem Innengebiet 110 und solchen Gebieten des Halbleiterkörpers 100 angeordnet, in denen das wenigstens eine weitere Halbleiterbauelement realisiert ist.
  • Bezug nehmend auf 4 umfasst der MOSFET ein Driftgebiet 41 eines ersten Dotierungstyps in dem Innengebiet 110 und dem Randgebiet 120 und ein Draingebiet 42 wenigstens in dem Innengebiet 110. Bei dem in 4 gezeigten Ausführungsbeispiel ist das Draingebiet 42 im Innengebiet 110 und dem Randgebiet 120 realisiert. Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) ist das Draingebiet 42 wenigstens in einem Teil des Randgebiets 120 weggelassen. Das Draingebiet 42 kann an das Driftgebiet 41 angrenzen. Gemäß einem weiteren Ausführungsbeispiel (in 4 in gestrichelten Linien dargestellt) ist ein Feldstoppgebiet 43 des selben Dotierungstyps wie das Driftgebiet 41, jedoch höher als das Driftgebiet 41 dotiert, zwischen dem Driftgebiet 41 und dem Draingebiet 42 angeordnet. Die Dotierungskonzentration des Driftgebiets 41 ist beispielsweise zwischen 1E13 cm–3 und 1E18 cm–3 und insbesondere zwischen 1E15 cm–3 und 1E17 cm–3, und die Dotierungskonzentration des Draingebiets 42 ist beispielsweise zwischen 1E19 cm–3 und 1E21 cm–3.
  • Bezug nehmend auf 4 umfasst der MOSFET wenigstens eine Transistorzelle 50 in dem Innengebiet 110. Die Transistorzelle umfasst ein Bodygebiet 51 eines zweiten Dotierungstyps komplementär zu dem ersten Dotierungstyp und ein Sourcegebiet 52 des ersten Dotierungstyps. Das Bodygebiet 51 bildet einen pn-Übergang mit dem Driftgebiet 51 und trennt das Sourcegebiet 52 von dem Driftgebiet 41. Die Dotierungskonzentration des Sourcegebiets 52 ist beispielsweise zwischen 1E19 cm–3 und 1E21 cm–3, und die Dotierungskonzentration des Bodygebiets 51 ist beispielsweise zwischen 1E17 cm–3 und 1E19 cm–3.
  • Bezug nehmend auf 4 ist eine Gateelektrode 53 benachbart zu dem Bodygebiet 51 und durch ein Gatedielektrikum 54 dielektrisch gegenüber dem Bodygebiet 51 isoliert. Die Gateelektrode 53 dient zum Steuern eines leitenden Kanals entlang des Gatedielektrikums 54 in dem Bodygebiet 51 zwischen dem Sourcegebiet 52 und dem Driftgebiet 41. Das Sourcegebiet 52 und optional das Bodygebiet 51 sind elektrisch an den ersten Lastknoten (Sourceknoten) 12 angeschlossen. Das Draingebiet 42 ist elektrisch an den zweiten Lastknoten (Drainknoten) 13 angeschlossen, und die Gateelektrode 53 ist elektrisch an den Steuerknoten (Gateknoten) 11 angeschlossen. Diese einzelnen Knoten des ersten Halbleiterbauelements 1 sind in 4 nur schematisch dargestellt.
  • Gemäß einem Ausführungsbeispiel umfasst der MOSFET mehrere Transistorzellen 50, die parallel geschaltet sind, indem die Sourcegebiete 52 an dem ersten Lastknoten 12 angeschlossen sind, und indem die Gateelektroden 53 an dem Steuerknoten 11 angeschlossen sind. Außerdem teilen sich die einzelnen Transistorzellen 50 das Driftgebiet 41 und das Draingebiet 42.
  • Der in 4 gezeigte MOS-Transistor kann als n-leitendes Transistorbauelement oder als p-leitendes Transistorbauelement realisiert sein. In einem n-leitenden Transistorbauelement sind das Sourcegebiet 52 und das Driftgebiet 51 n-dotiert, während das Bodygebiet 51 p-dotiert ist. In einem p-leitenden Bauelement sind die einzelnen Bauelementgebiete komplementär zu den entsprechenden Bauelementgebieten in einem n-leitenden Bauelement dotiert. Außerdem kann der MOS-Transistor als MOSFET oder als IGBT realisiert sein. In einem MOSFET besitzt das Draingebiet 42 den selben Dotierungstyp wie das Driftgebiet 41, und in einem IGBT besitzt das Draingebiet 42 einen Dotierungstyp komplementär zu dem Dotierungstyp des Driftgebiets 41. Außerdem kann der MOS-Transistor als Anreicherungs-Bauelement (selbstsperrendes Bauelement) oder als Verarmungs-Bauelement (selbstleitendes Bauelement) ausgebildet sein. In einem selbstsperrenden Bauelement grenzt das Bodygebiet 51 an das Gatedielektrikum 54 zwischen dem Sourcegebiet 52 und dem Driftgebiet 41 an. Ein selbstleitendes Bauelement umfasst ein Kanalgebiet 55 des selben Dotierungstyps wie das Sourcegebiet 52 und das Driftgebiet 41 entlang des Gatedielektrikums 54 zwischen dem Sourcegebiet 52 und dem Driftgebiet 41. Ein solches Kanalgebiet 55 ist in 4 in einer der Transistorzellen in strichpunktierten Linien dargestellt.
  • Bezug nehmend auf 4 umfasst der MOS-Transistor außerdem ein Abgriffsgebiet 61 des zweiten Dotierungstyps im Randgebiet 120. Das Abgriffsgebiet 61 ist an den Spannungsteilerabgriff 14 angeschlossen und ist in dem Driftgebiet 41 angeordnet und ist beabstandet zu dem pn-Übergang zwischen dem Bodygebiet 51 und dem Driftgebiet 41. In dem vorliegenden Ausführungsbeispiel ist das Abgriffsgebiet 61 im Wesentlichen in der lateralen Richtung des Halbleiterkörpers 100 von dem pn-Übergang beabstandet und kann an die erste Oberfläche 101 angrenzen, welches die Oberfläche ist, in deren Bereich die Transistorzellen 50 in dem Halbleiterkörper 100 angeordnet sind.
  • Eine Betriebsart des MOS-Transistors ist in 4 gezeigt und insbesondere eine Betriebsart des internen Spannungsteilers mit dem Abgriffsgebiet 61 ist nachfolgend erläutert. Bezug nehmend auf die obige Erläuterung kann der MOS-Transistor in einem Ein-Zustand und einem Aus-Zustand betrieben werden. Zu Erläuterungszwecken sei angenommen, dass der MOS-Transistor ein n-leitendes Transistorbauelement ist und dass eine positive Lastspannung VL1 zwischen den zweiten Lastknoten (Drainknoten) 13 und den ersten Lastknoten (Sourceknoten) 12 angelegt wird.
  • Im Ein-Zustand ist der Pegel der Ansteuerspannung VDRV2 zwischen dem Steuerknoten 11 und dem ersten Lastknoten 12 so, dass die Gateelektrode 53 einen leitenden Kanal zwischen dem Sourcegebiet 52 und dem Driftgebiet 41 entlang des Gatedielektrikums 54 erzeugt, entweder durch Erzeugen eines Inversionskanals in dem Bodygebiet 51 entlang des Gatedielektrikums (im Fall eines Anreicherungs-Bauelements) oder durch Nicht-Verarmen des Kanalgebiets 55 (im Fall eines Verarmungs-Bauelements). In dieser Betriebsart ist die Laststreckenspannung VL1 im Wesentlichen gegeben durch den Spannungsabfall über dem Driftgebiet 41 und ist im Wesentlichen definiert durch den Strom durch den MOS-Transistor. Diese Laststreckenspannung ist relativ gering im Vergleich zu der Spannungsfestigkeit des MOS-Transistors. Die Laststreckenspannungen im Ein-Zustand können beispielsweise zwischen einigen Millivolt und einigen 100 Millivolt in MOS-Transistoren mit Spannungsfestigkeiten zwischen 10 V und einigen 100 V variieren. Im Ein-Zustand entspricht das elektrische Potential am Abgriff 61 im Wesentlichen dem elektrischen Potential am zweiten Lastknoten (Drainknoten) 13, da ein Strom im Randgebiet 120 im Vergleich zu einem Strom im Innengebiet 110 sehr gering ist. Im Aus-Zustand ist die Ansteuerspannung VDRV1 derart, dass die Gateelektrode 53 einen leitenden Kanal zwischen dem Sourcegebiet 52 und dem Driftgebiet 41 verhindert, entweder durch Nicht-Erzeugen eines Inversionskanals in dem Bodygebiet 51 (in einem Anreichungs-Bauelement) oder durch Nicht-Verarmen des Kanalgebiets 55 (in einem Verarmungs-Bauelement). In diesem Fall polt eine zwischen dem zweiten Lastknoten 13 und dem ersten Lastknoten 12 angelegte Spannung den pn-Übergang zwischen dem Bodygebiet 51 und dem Driftgebiet 41 in Sperrrichtung, so dass sich eine Raumladungszone (Verarmungszone) in dem Driftgebiet 41 beginnend an dem pn-Übergang ausbreitet. Dieses Verarmungsgebiet erstreckt sich tiefer in das Driftgebiet 41, wenn die Laststreckenspannung VL1 ansteigt. In 4 veranschaulichen die gepunkteten Linien schematisch Äquipotentiallinien eines elektrischen Felds, das im Zusammenhang steht mit dem sich in dem Driftgebiet 41 ausbreitenden Verarmungsgebiet. Wie anhand von 4 ersichtlich ist, breitet sich das Verarmungsgebiet in dem Driftgebiet 41 in Richtung des Draingebiets 42 aus, breitet sich aber auch im Randgebiet 120 in der lateralen Richtung des Halbleiterkörpers 100 aus.
  • Gemäß einem Ausführungsbeispiel ist das Abgriffsgebiet 61 so hoch dotiert, dass es nicht vollständig ausgeräumt werden kann. Damit besitzt das Abgriffsgebiet im Aus-Zustand ein elektrisches Potential, das dem elektrischen Potential entspricht, das die Raumladungszone an einer Position besitzt, wo sie zuerst das Abgriffsgebiet 61 erreicht. Das Bezugszeichen 62 bezeichnet bei dem in 4 gezeigten Ausführungsbeispiel diese Position. Die Abgriffsspannung V13-14 entspricht der Differenz zwischen dem elektrischen Potential des Draingebiets 42 und dem elektrischen Potential des Abgriffsgebiets 61. Bei einer gegebenen Laststreckenspannung VL1 ist die Abgriffsspannung V13-14 im Wesentlichen abhängig von dem Abstand zwischen dem Abgriffsgebiet 62 und dem pn-Übergang, wobei die Abgriffsspannung V13-14 abnimmt, wenn der Abstand zwischen dem pn-Übergang und dem Abgriffsgebiet 61 abnimmt. Wenn die Laststreckenspannung VL1 einen Spannungspegel besitzt, der zu gering ist, um das Abgriffsgebiet 61 durch das Verarmungsgebiet zu erreichen, dann entspricht das elektrische Potential des Abgriffsgebiets 61 im Wesentlichen dem elektrischen Potential des Draingebiets 42, so dass die Abgriffsspannung V13-14 im Wesentlichen Null ist. In diesem Fall ist die Abgriffsspannung V13-14 möglicherweise nicht ausreichend, um das zweite Halbleiterbauelement 2 (vergleiche 1) auszuschalten. In diesem Fall übernimmt nur das erste Halbleiterbauelement 1 die an die Laststrecke der Kaskodeschaltung 3 angelegte Spannung.
  • Bei dem in 4 gezeigten Ausführungsbeispiel sind die Äquipotentiallinien so gezeichnet, dass sie im Innengebiet 110 und im Randgebiet 120 den selben Abstand besitzen. Dies ist jedoch lediglich zu Veranschaulichungszwecken. Das Halbleiterbauelement 1 kann Maßnahmen enthalten, die das elektrische Feld im Randgebiet 120, insbesondere entlang der ersten Oberfläche 101, im Vergleich zu dem elektrischen Feld im Innengebiet. In diesem Fall sind die Äquipotentiallinien in der lateralen Richtung entlang der ersten Oberfläche 101 weiter beabstandet als in der vertikalen Richtung im Innengebiet. Das heißt, im Aus-Zustand kann ein Abstand zwischen dem pn-Übergang und der Position des maximalen elektrischen Potentials (Drainpotentials) im Innengebiet 110 kürzer sein als im Randgebiet 120. Damit kann die Abmessung des Randgebiets 120 in der lateralen Richtung größer sein als der kürzeste Abstand zwischen dem pn-Übergang und dem Draingebiet 42.
  • Gemäß einem Ausführungsbeispiel ist ein (kürzester) Abstand zwischen dem pn-Übergang und dem Abgriffsgebiet länger als 50%, 75% oder sogar 90% eines (kürzesten) Abstands zwischen dem pn-Übergang und dem Draingebiet 42, jedoch kürzer als 110%, 150% oder 200% des (kürzesten) Abstands zwischen dem pn-Übergang und dem Draingebiet 42. Wenn der Abstand zwischen dem pn-Übergang und dem Abgriff 61 größer ist 100% des Abstands zwischen dem pn-Übergang und dem Draingebiet 42, kann es unterschiedliche elektrische Potentiale an dem Abgriff 61 und dem Draingebiet 42 in solchen Fällen geben, in denen Maßnahmen vorhanden sind, die das elektrische Feld entlang der ersten Oberfläche 101 im Vergleich zu dem Innengebiet 110 reduzieren.
  • Allgemein ist ein (kürzester) Abstand zwischen dem pn-Übergang und dem Abgriffsgebiet länger als 50%, 75% oder 90% und kürzer als 200%, 150% oder 110% einer (kürzesten) Länge des Driftgebiets in der Stromflussrichtung des ersten Halbleiterbauelements. Dies gilt auch für andere Ausführungsbeispiele des ersten Halbleiterbauelements 1, die nachfolgend erläutert sind. Die ”Länge des Driftgebiets 41 in der Stromflussrichtung” ist die Abmessung des Driftgebiets 41 in der Richtung, in der der Strom im Ein-Zustand des ersten Halbleiterbauelements 1 durch das Driftgebiet fließt. Bei dem in 4 gezeigten Ausführungsbeispiel, wie auch bei den nachfolgend erläuterten Ausführungsbeispielen, entspricht die Stromflussrichtung der vertikalen Richtung des Halbleiterkörpers 100.
  • 6 veranschaulicht eine vertikale Querschnittsansicht eines Ausführungsbeispiels eines ersten Halbleiterbauelements 1, das als Diode realisiert ist. Wie der in 4 gezeigte MOS-Transistor umfasst die Diode ein Driftgebiet (die auch als Basisgebiet bezeichnet werden kann) 71 eines ersten Dotierungstyps im Innengebiet 110 und dem Randgebiet 120 des Halbleiterkörpers 100. Ein erstes Emittergebiet 72 ist im Innengebiet 110 angeordnet und besitzt einen Dotierungstyp komplementär zu dem Dotierungstyp des Basisgebiets 71, so dass das erste Emittergebiet 72 im Innengebiet des Halbleiterkörpers 100 einen pn-Übergang mit dem Basisgebiet 71 bildet. Das erste Emittergebiet 72 ist an den ersten Lastknoten 12 angeschlossen. Ein zweites Emittergebiet 73 des selben Dotierungstyps wie das Basisgebiet 71, jedoch höher dotiert als das Basisgebiet 71, grenzt an das Basisgebiet 71 an einer dem ersten Emittergebiet 72 gegenüberliegenden Seite an. Das zweite Emittergebiet 73 ist an dem zweiten Lastknoten 13 angeschlossen. Wie bei dem in 5 gezeigten MOS-Transistor ist das Abgriffsgebiet 61 im Randgebiet 120 beabstandet zu dem pn-Übergang, der zwischen dem ersten Emittergebiet 72 und dem Basisgebiet 71 gebildet ist, angeordnet.
  • Zu Erläuterungszwecken sei angenommen, dass das erste Emittergebiet 72 p-dotiert ist und dass das Basisgebiet 71 und das zweite Emittergebiet 73 n-dotiert sind. Bei diesem Ausführungsbeispiel leitet die Diode, wenn eine Spannung zwischen die ersten und zweiten Lastknoten 12, 13 angelegt wird, die den pn-Übergang in Flussrichtung polt. In diesem Fall entspricht das elektrische Potential des Abgriffsgebiets 61 im Wesentlichen dem elektrischen Potential des zweiten Emittergebiets 73, so dass die Abgriffsspannung V13-14 im Wesentlichen Null ist. Wenn die Laststreckenspannung VL1 den pn-Übergang in Sperrrichtung polt, breitet sich ein Verarmungsgebiet (in 6 durch gepunktete Äquipotentiallinien dargestellt) in dem Basisgebiet 71 aus. In diesem Betriebszustand der Diode wird die Abgriffsspannung V13-14 positiv, wenn sich das Verarmungsgebiet über das Abgriffsgebiet 81 hinaus ausbreitet (wie in 6 dargestellt).
  • Gemäß einem weiteren Ausführungsbeispiel, das in 7 gezeigt ist, ist die Diode als Schottky-Diode ausgebildet. Grundsätzlich unterscheidet sich die Schottky-Diode von der in 6 gezeigten pn-Diode dadurch, dass die Schottky-Diode anstelle des ersten Emittergebiets (72 in 6) ein Schottky-Metall 81 auf der ersten Oberfläche 101 aufweist, welches einen Schottky-Kontakt mit dem Basisgebiet 71 bildet. Die in 7 gezeigte Schottky-Diode funktioniert wie die in 6 gezeigte pn-Diode. Das heißt, abhängig von der Polarität der Laststreckenspannung VL1 leitet die Schottky-Diode entweder oder sie sperrt. Bei dem in 7 gezeigten Ausführungsbeispiel sperrt die Schottky-Diode, wenn die Laststreckenspannung VL1 positiv ist (das heißt, wenn die Laststreckenspannung VL1 die in 7 gezeigte Polarität besitzt), und leitet, wenn die Laststreckenspannung VL1 negativ ist (das heißt, wenn die Laststreckenspannung VL1 eine Polarität entgegen der in 7 gezeigten Polarität besitzt). Wenn die Schottky-Diode sperrt, breitet sich ein Raumladungsgebiet (Verarmungsgebiet) in dem Basisgebiet 71 aus, wie in 7 durch die gepunkteten Äquipotentiallinien dargestellt ist.
  • Obwohl in 5 ein Ausführungsbeispiel einer Transistorzelle gezeigt ist, sei erwähnt, dass dies nur zu Veranschaulichungszwecken ist. Der MOS-Transistor kann mit einer beliebigen Art von Transistorzelle realisiert werden. 8 veranschaulicht ein weiteres Ausführungsbeispiel einer Transistorzelle 50. Bei diesem Ausführungsbeispiel umfasst die Transistorzelle 50 zusätzlich zu dem Bodygebiet 51, dem Sourcegebiet 52, der Gateelektrode 53 und dem Gatedielektrikum 54 eine Feldelektrode, die sich in das Driftgebiet 41 erstreckt und die durch ein Feldelektrodendielektrikum 57 dielektrisch gegenüber dem Driftgebiet 41 isoliert ist. Die Feldelektrode 56 kann entweder an den ersten Lastknoten (Sourceknoten) 12 oder den Steuerknoten (Gateknoten) 11 angeschlossen sein. Allerdings ist in 8 keine dieser Verbindungen explizit dargestellt.
  • Der Zweck der Feldelektrode 56 besteht darin, Gegenladungen zu Dotierstoffladungen in dem Driftgebiet 41 zur Verfügung zu stellen, wenn der MOS-Transistor im Aus-Zustand ist, das heißt, wenn sich das Verarmungsgebiet im Driftgebiet 41 ausbreitet. Damit kann das Driftgebiet 41 mit einer höheren Dotierungskonzentration wie ein herkömmliches Bauelement ohne Feldelektrode realisiert werden, um den Ein-Widerstand des MOS-Transistors zu reduzieren.
  • 9 veranschaulicht ein weiteres Ausführungsbeispiel eines Randgebiets 120 des ersten Halbleiterbauelements. Dieses Randgebiet kann bei einem beliebigen der zuvor erläuterten ersten Halbleiterbauelemente verwendet werden.
  • Bei dem in 9 gezeigten Ausführungsbeispiel ist das Abgriffsgebiet 61 in einem Halbleiter-Mesagebiet zwischen zwei Gräben angeordnet, wobei jeder dieser zwei Gräben eine Feldelektrode 65 2, 65 4 aufweist, die durch ein Feldelektrodendielektrikum 64 2, 64 3 dielektrisch gegenüber dem Driftgebiet 41, 71 isoliert ist. Gemäß einem Ausführungsbeispiel sind die Feldelektroden 65 1–65 4 elektrisch floatend, das heißt, sie sind nicht elektrisch an einen der Anschlüsse oder Halbleitergebiete des Halbleiterbauelements angeschlossen.
  • Optional besitzt das Randgebiet 120 außer dem Abgriffsgebiet 61 weitere dotierte Gebiete 62 1–62 4 eines Dotierungstyps komplementär zu dem Driftgebiet 41, 71 entlang der ersten Oberfläche 101. Diese dotierten Gebiete 62 1–62 4 werden nachfolgend als innere dotierte Gebiete bezeichnet. Bei dem in 9 gezeigten Ausführungsbeispiel ist jedes dieser weiteren Halbleitergebiete 62 1–62 4 benachbart zu wenigstens einem Graben mit einer Feldelektrode und einem Feldelektrodendielektrikum angeordnet. Bei dem in 9 gezeigten Ausführungsbeispiel gibt es außerdem zwei Gräben, die das Mesagebiet bilden, in dem das Abgriffsgebiet 61 angeordnet ist, zwei zusätzliche Gräben mit Feldelektroden 65 1, 65 4 und Feldelektrodendielektrika 64 1, 64 4. Jeder dieser zusätzlichen Gräben bildet Mesagebiete mit den Gräben, die benachbart zu dem Abgriffsgebiet 61 angeordnet sind, wobei zwei der Halbleitergebiete, nämlich Halbleitergebiete 62 2, 62 3 in Mesagebieten zwischen zwei benachbarten Gräben angeordnet sind. Gemäß einem Ausführungsbeispiel ist wenigstens eine der Feldelektroden 65 1–65 4 elektrisch an ein Innengebiet angeschlossen. Beispielsweise ist die wenigstens eine Feldelektrode an das innere dotierte Gebiet 62 1–62 4 angeschlossen, das in der Richtung des pn-Übergangs benachbart zu der wenigstens einen Feldelektrode ist. Beispielsweise kann die Feldelektrode 65 1 an das innere dotierte Gebiet 62 1 angeschlossen sein. Gemäß einem weiteren Ausführungsbeispiel ist jede der Feldelektroden 65 1–65 4 an das innere dotierte Gebiet 62 1–62 4 angeschlossen, das in der Richtung des pn-Übergangs benachbart ist. Gemäß noch einem weiteren Ausführungsbeispiel sind die Feldelektroden 65 1–65 4 floatend.
  • Bezug nehmend auf 9 gibt es ein Halbleiter-Mesagebiet zwischen zwei benachbarten Gräben, wobei jeder dieser Gräben eine Feldelektrode 65 1–65 4 und das zugehörige Feldelektrodendielektrikum 64 1–64 4 aufweist. Wie in 9 gezeigt, kann jedes der optionalen dotierten inneren Gebiete 62 1–62 4 an das Feldelektrodendielektrikum 64 1–64 4 an gegenüberliegenden Seiten des Mesagebiets angrenzen. Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) ist wenigstens eines der dotierten inneren Gebiete 62 1–62 4 von dem Feldelektrodendielektrikum 64 1–64 4 beabstandet, so dass Abschnitte des Driftgebiets 41 sich zwischen den dotierten inneren Gebieten 62 1–62 4 und den benachbarten Feldelektrodendielektrika 64 1–64 4 an die erste Oberfläche erstrecken.
  • Die Gräben mit den Feldelektroden 65 1–65 4 und der zugehörigen Feldelektrodendielektrika 64 1–64 4 können die Form eines Rings besitzen, der das Innengebiet 101 umgibt. Der Ring kann rechteckig (optional mit abgerundeten Ecken), polygonal, elliptisch, kreisförmig, oder ähnlich sein.
  • Gemäß einem weiteren Ausführungsbeispiel sind die Gräben lang gestreckte Gräben, wobei vier oder mehr dieser lang gestreckten Gräben eine Ringstruktur bilden, die das Innengebiet umgibt. 10 zeigt schematisch eine Draufsicht auf zwei von vier dieser lang gestreckten Gräben, die das Innengebiet 110 umgeben. In 10 bezeichnet 65 i die Feldelektrode und 64 i bezeichnet das zugehörige Feldelektrodendielektrikum in jedem dieser lang gestreckten Gräben. Optional gibt es wenigstens einen weiteren Graben, der eine Feldelektrode und ein Feldelektrodendielektrikum aufweist, parallel zu jedem dieser Gräben, um wenigstens eine weitere Ringstruktur zu bilden.
  • Bezug nehmend auf 10 sind die lang gestreckten Gräben in Eckgebieten der Ringstruktur voneinander beabstandet. Die ”Eckgebiete” sind solche Gebiete, in denen zwei lang gestreckte Gräben benachbart sind. Der kürzeste Abstand zwischen zwei lang gestreckten Gräben einer Ringstruktur kann sich vom Abstand zwischen den Gräben der benachbarten Ringstrukturen, die in 9 gezeigt sind, unterscheiden. In 10 bezeichnet 62 i+1 ein weiteres dotiertes inneres Gebiet benachbart zu dem Graben. Dieses dotierte innere Gebiet 62 i+1 ist von dem Abgriffsgebiet 61 beziehungsweise dem inneren Gebiet 62 i entweder durch den Graben (nicht dargestellt) oder durch ein dotiertes Gebiet 67 i (wie dargestellt) eines komplementären Dotierungstyps getrennt.
  • Bezug nehmend auf 10 kann das Abgriffsgebiet 61 beziehungsweise des optionale dotierte innere Gebiet 62 i die Form eines Rings besitzen. Dieser Ring kann an die lang gestreckten Gräben angrenzen (wie dargestellt). Gemäß einem weiteren Ausführungsbeispiel (nicht gezeigt) sind das Abgriffsgebiet 61 beziehungsweise das optionale dotierte innere Gebiet 62 i zu den lang gestreckten Gräben beabstandet. Gemäß einem weiteren Ausführungsbeispiel, das in 11 gezeigt ist, umfasst das Abgriffsgebiet 61 oder ein dotiertes inneres Gebiet 62 i lang gestreckte Gebiete, die in den Eckgebieten voneinander beabstandet sind. Diese lang gestreckten Gebiete können an die Gräben angrenzen (wie dargestellt) oder können beabstandet zu den Gräben sein (nicht dargestellt).
  • Bezug nehmend auf 9 sind optional dotierte Halbleitergebiete 66 1–66 4 eines Dotierungstyps komplementär zu dem Driftgebiet 41, 71 unterhalb der Gräben angeordnet. Gemäß einem Ausführungsbeispiel ist eine Dotierungskonzentration dieser Gebiete 66 1–66 4 derart, dass diese Halbleitergebiete 66 1–66 4 im Aus-Zustand des Halbleiterbauelements vollständig ausgeräumt werden können. Gemäß einem Ausführungsbeispiel sind diese Halbleitergebiete 66 1–66 4 floatend. Obwohl 9 ein dotiertes Gebiet 66 1–66 4 unterhalb jedes dieser Gräben zeigt, ist dies nur ein Beispiel. Gemäß einem Ausführungsbeispiel ist ein dotiertes Gebiet entsprechend einem der Gebiete 66 1–66 4, die in 9 gezeigt sind, unterhalb wenigstens eines der Gräben, jedoch nicht unterhalb jedes der Gräben angeordnet. Beispielsweise ist ein dotiertes Gebiet unterhalb eines ersten Grabens angeordnet, der zwischen dem Innengebiet und einem zweiten Graben angeordnet ist, und es ist kein solches dotiertes Gebiet unterhalb des zweiten Grabens angeordnet.
  • Bei den zuvor erläuterten Ausführungsbeispielen ist das Abgriffsgebiet 61 im Randgebiet 120 des Halbleiterbauelements angeordnet, wobei das Randgebiet 120 das Innengebiet 110 umgibt. Im Innengebiet 110 sind aktive Bauelementgebiete, wie beispielsweise Transistorzellen im Fall eines Transistorbauelements, ein Emittergebiet im Fall einer Diode oder ein Schottky-Metall im Fall einer Schottky-Diode oder eine Kombination der zuvor genannten angeordnet. Allerdings ist das Anordnen des Abgriffsgebiets 61 im Randgebiet 120 des Halbleiterbauelements nur ein Beispiel.
  • In einem Halbleiterbauelement mit einer Topologie, wie sie in 8 gezeigt ist, kann das Abgriffsgebiet 61 im Mesagebiet 130 beabstandet zu dem Bodygebiet 51 angeordnet sein.
  • 12 zeigt eine vertikale Querschnittsansicht eines solchen Mesagebiets 130 in einer Schnittebene A-A, die in 8 gezeigt ist. Diese Schnittebene A-A schneidet durch das Mesagebiet 130 in einer Längsrichtung des Mesagebiets 130. In 12 bezeichnet das Bezugszeichen 57 das untere Ende des Feldelektrodendielektrikums 57, welches dem unteren Ende der Gräben, die das Mesagebiet 130 bilden, entspricht. Wie anhand von 10 ersichtlich ist, erstreckt sich das Bodygebiet 51 (und das in dem Bodygebiet 51 angeordnete Sourcegebiet 52) nicht entlang der gesamten Länge des Mesagebiets 130. Das Abgriffsgebiet 61 ist in dem Mesagebiet 130 in der lateralen Richtung des Halbleiterkörpers 100 beabstandet zu dem Bodygebiet 51 und angrenzend an die erste Oberfläche 101 angeordnet. Gemäß einem Ausführungsbeispiel gibt es ein Bodygebiet 51 in jedem Mesagebiet 130. Dieses Bodygebiet besitzt ein longitudinales Ende beabstandet zu dem Abgriffsgebiet 61, wie in 10 gezeigt.
  • Gemäß einem weiteren Ausführungsbeispiel, das in 13 gezeigt ist, umfasst das Bodygebiet 51 wenigstens zwei Bodygebietabschnitte in dem Mesagebiet 130. Bei diesem Ausführungsbeispiel ist das Abgriffsgebiet 61 zwischen diesen zwei Bodygebietabschnitten und beabstandet zu jedem dieser Bodygebietabschnitte in der lateralen Richtung des Halbleiterkörpers angeordnet. Bei jedem der in den 12 und 13 dargestellten Ausführungsbeispiele ist der (kürzeste) Abstand zwischen dem Bodygebiet 51 und dem Abgriffsgebiet wie zuvor erläutert. Das heißt, der Abstand ist länger 50%, 75% oder 90% und kürzer als 110%, 150% oder 200% des (kürzesten) Abstands zwischen dem Bodygebiet 52 und dem Draingebiet 41.
  • Bezug nehmend auf die 12 und 13 kann das Bodygebiet 51 beziehungsweise ein Bodygebietabschnitt 51 ein Sourcegebiet 52 umfassen. Gemäß einem weiteren Ausführungsbeispiel (in den 12 und 13 in gepunkteten Linien dargestellt) gibt es mehrere Sourcegebiete, die beabstandet sind und die jeweils an den ersten Lastanschluss 12 angeschlossen sind. Der Lastanschluss 12 kann an das Bodygebiet 51 in Abschnitten zwischen den Sourcegebieten 52 angeschlossen sein. Optional gibt höher dotierte Bodykontaktgebiete 51' zwischen den Sourcegebieten 52, und der erste Lastanschluss ist an diese Kontaktgebiete 51' angeschlossen.
  • Gemäß einem Ausführungsbeispiel umfasst das Halbleiterbauelement mehrere Halbleitermesagebiete, wobei jedes Mesagebiet wenigstens ein Bodygebiet 51 und wenigstens ein Sourcegebiet 52 in jedem Bodygebiet 51 aufweist. Gemäß einem Ausführungsbeispiel gibt es ein Abgriffsgebiet in wenigstens einem aber weniger als allen der Mesagebiete. Gemäß einem weiteren Ausführungsbeispiel gibt es ein Abgriffsgebiet in jedem der Mesagebiete. Wenn es zwei oder mehr Abgriffsgebiete gibt, sind diese Abgriffsgebiete 61 an den Abgriff 14 des Bauelements angeschlossen.
  • 14 veranschaulicht ein weiteres Ausführungsbeispiel einer Kaskodeschaltung. Bei diesem Ausführungsbeispiel umfasst die Kaskodeschaltung 3 ein erstes Halbleiterbauelement 1 und mehrere zweite Halbleiterbauelemente 2 1–2 n. Jedes dieser zweiten Halbleiterbauelemente 2 1–2 n umfasst einen Steuerknoten 21 1–21 n und eine Laststrecke zwischen einem ersten Lastknoten 22 1–22 n und einem zweiten Lastknoten 23 1–23 n. Die Laststrecken der zweiten Halbleiterbauelemente 2 1–2 n sind in Reihe geschaltet und in Reihe zu einer Laststrecke des ersten Halbleiterbauelements 1 geschaltet. Diese Reihenschaltung, die durch die Laststrecke des ersten Halbleiterbauelements 1 und die Laststrecken der zweiten Halbleiterbauelemente 2 1–2 n gebildet ist, ist zwischen die Lastknoten 32, 33 der Kaskodeschaltung 3 geschaltet. Das erste Halbleiterbauelement 1 ist bei dem in 14 gezeigten Ausführungsbeispiel als Transistorbauelement ausgebildet. Dies ist jedoch nur ein Beispiel, eine beliebige andere Art von Halbleiterbauelement, das als erstes Halbleiterbauelement verwendet werden kann, könnte ebenso verwendet werden. Der Spannungsteilerabgriff 14 des ersten Halbleiterbauelements 1 ist an den Steuerknoten 21 1 des zweiten Halbleiterbauelements 2 1 angeschlossen, dessen Laststrecke direkt an die Laststrecke des ersten Halbleiterbauelements 1 angeschlossen ist. Dieses zweit Halbleiterbauelement 2 1 ist ebenfalls mit einem Spannungsteilerabgriff 24 1 realisiert, wobei dieser Spannungsteilerabgriff 24 1 an den Steuerknoten 21 2 des zweiten Halbleiterbauelements 2 2 angeschlossen ist, dessen Laststrecke direkt an die Laststrecke des Halbleiterbauelements 2 1 angeschlossen ist. Der Spannungsteilerabgriff 24 2 des zweiten Halbleiterbauelements 2 2 ist an den Steuerknoten 21 n des zweiten Halbleiterbauelements 2 n angeschlossen. Bei dem in 14 dargestellten Ausführungsbeispiel gibt es n = 3 zweite Halbleiterbauelemente. Dies ist jedoch nur ein Beispiel. Die Anzahl der in Reihe geschalteten zweiten Halbleiterbauelemente ist beliebig gewählt. Allgemein gibt es in einer Kaskodeschaltung 3 mit n zweiten Halbleiterbauelementen n – 1 Halbleiterbauelemente, die mit einem Spannungsteilerabgriff realisiert sind, wobei der Spannungsteilerabgriff jedes dieser zweiten Halbleiterbauelemente an den Steuerknoten des direkt benachbarten zweiten Halbleiterbauelements angeschlossen ist. Das ”direkt benachbarte zweite Halbleiterbauelement” ist das Halbleiterbauelement, dessen Laststrecke direkt an die Laststrecke des Halbleiterbauelements mit dem Spannungsteilerabgriff angeschlossen ist. Die zweiten Halbleiterbauelemente mit einem Spannungsteilerabgriff, wie beispielsweise die zweiten Halbleiterbauelemente 2 1–2 2, können so realisiert werden, wie dies zuvor anhand des ersten Halbleiterbauelements 1 erläutert wurde. Gemäß einem Ausführungsbeispiel sind diese zweiten Halbleiterbauelemente 2 1–2 2 Verarmungs-MOSFETs, insbesondere n-leitende Verarmungs-MOSFETs. Gemäß einem weiteren Ausführungsbeispiel ist jedes der zweiten Halbleiterbauelemente 2 1–2 2 mit einem Spannungsteilerabgriff ausgebildet. Allerdings ist der Abgriff des obersten Bauelements 2 n einfach nicht angeschlossen (im Leerlauf).
  • Es sei erwähnt, dass Merkmale, die unter Bezugnahme auf eine spezielle Figur erläutert wurden, mit Merkmalen anderer Figuren kombiniert werden können, auch in solchen Fällen, in denen dies nicht explizit erwähnt wurde.

Claims (17)

  1. Elektronische Schaltung, die aufweist: ein erstes Halbleiterbauelement, das eine Laststrecke und einen internen Spannungsteiler mit einem Spannungsteilerabgriff aufweist; und ein zweites Halbleiterbauelement, das eine Laststrecke und einen Steuerknoten aufweist, wobei die Laststrecken des ersten Halbleiterbauelements und des zweiten Halbleiterbauelements in Reihe geschaltet sind und wobei der Spannungsteilerabgriff des ersten Halbleiterbauelements an den Steuerknoten des zweiten Halbleiterbauelements gekoppelt ist.
  2. Elektronische Schaltung nach Anspruch 1, bei der das erste Halbleiterbauelement außerdem einen Steuerknoten aufweist.
  3. Elektronische Schaltung nach Anspruch 1 oder 2, bei der das zweite Halbleiterbauelement ein Transistor ist.
  4. Elektronische Schaltung nach Anspruch 3, bei der der Transistor aus einer Gruppe ausgewählt ist, die besteht aus: einem MOSFET; einem JFET; und einem IGBT.
  5. Elektronische Schaltung nach Anspruch 4, bei der der MOSFET ein selbstleitender MOSFET ist.
  6. Elektronische Schaltung nach einem der Ansprüche 1–5, bei der das erste Halbleiterbauelement ein Transistor ist.
  7. Elektronische Schaltung nach Anspruch 6, bei der der Transistor aus einer Gruppe ausgewählt ist, die besteht aus: einem MOSFET; einem JFET; und einem IGBT.
  8. Elektronische Schaltung nach Anspruch 7, bei der der MOSFET ein selbstsperrender MOSFET ist.
  9. Elektronische Schaltung nach einem der Ansprüche 1–5, bei der das erste Halbleiterbauelement eine Diode ist.
  10. Elektronische Schaltung nach einem der Ansprüche 1–5, bei der das erste Halbleiterbauelement aufweist: einen Halbleiterkörper; ein Driftgebiet eines ersten Leitfähigkeitstyps; einen Übergang zwischen dem Driftgebiet und einem weiteren Bauelementgebiet; ein Abgriffsgebiet eines zweiten Leitfähigkeitstyps komplementär zu dem ersten Leitfähigkeitstyp in dem Driftgebiet, wobei das Abgriffsgebiet beabstandet zu dem Übergang ist; der Spannungsteilerabgriff an das Abgriffsgebiet gekoppelt ist und die Laststrecke des ersten Halbleiterbauelements das Driftgebiet umfasst.
  11. Elektronische Schaltung nach Anspruch 10, bei der der Übergang ein pn-Übergang ist und das weitere Bauelementgebiet ein Halbleitergebiet eines zweiten Leitfähigkeitstyps komplementär zu dem ersten Leitfähigkeitstyp ist.
  12. Elektronische Schaltung nach Anspruch 10, bei der der Übergang ein Schottky-Übergang ist und das weitere Bauelementgebiet ein Schottky-Metall aufweist.
  13. Elektronische Schaltung nach Anspruch 11, bei der das erste Halbleiterbauelement ein MOS-Transistor ist, das weitere Bauelementgebiet ein Bodygebiet und das erste Halbleiterbauelement weiterhin aufweist: ein von dem Driftgebiet durch das Bodygebiet getrenntes Sourcegebiet; eine benachbart zu dem Bodygebiet angeordnete und durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet isolierte Gateelektrode; und ein von dem Bodygebiet durch das Driftgebiet getrenntes Draingebiet.
  14. Elektronische Schaltung nach Anspruch 11, bei der das erste Halbleiterbauelement eine Diode ist, das weitere Bauelementgebiet ein erstes Emittergebiet ist und das erste Halbleiterbauelement weiterhin aufweist: ein zweites Emittergebiet, das durch das Driftgebiet von dem ersten Emittergebiet getrennt ist.
  15. Elektronische Schaltung nach Anspruch 10, bei dem der Halbleiterkörper ein Innengebiet und ein Randgebiet aufweist, bei dem der Übergang im Innengebiet angeordnet ist und bei dem das Abgriffsgebiet im Randgebiet angeordnet ist.
  16. Elektronische Schaltung nach Anspruch 10, bei dem ein Abstand zwischen dem Übergang und dem Abgriffsgebiet größer als 50%, 75% oder 90% einer Länge des Driftgebiets in einer Stromflussrichtung des ersten Halbleiterbauelements ist.
  17. Elektronische Schaltung nach Anspruch 10, bei dem ein Abstand zwischen dem Übergang und dem Abgriffsgebiet kürzer ist als 110%, 150% oder 200% einer Länge des Driftgebiets in einer Stromflussrichtung des ersten Halbleiterbauelements.
DE102015110454.7A 2014-06-30 2015-06-29 Kaskodeschaltung Withdrawn DE102015110454A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/318,820 2014-06-30
US14/318,820 US9400513B2 (en) 2014-06-30 2014-06-30 Cascode circuit

Publications (1)

Publication Number Publication Date
DE102015110454A1 true DE102015110454A1 (de) 2015-12-31

Family

ID=54839984

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015110454.7A Withdrawn DE102015110454A1 (de) 2014-06-30 2015-06-29 Kaskodeschaltung

Country Status (3)

Country Link
US (1) US9400513B2 (de)
CN (1) CN105226056B (de)
DE (1) DE102015110454A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6509621B2 (ja) * 2015-04-22 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置
CN108062445A (zh) * 2017-12-15 2018-05-22 西安交通大学 一种共源共栅氮化镓器件及其应用

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152845A (en) 1978-05-24 1979-12-01 Hitachi Ltd High dielectric strength mosfet circuit
US4367421A (en) 1980-04-21 1983-01-04 Reliance Electric Company Biasing methods and circuits for series connected transistor switches
DE3100795A1 (de) 1980-07-09 1982-08-05 Siemens AG, 1000 Berlin und 8000 München Schalter mit in serie geschalteten feldeffekttransistoren
US4468686A (en) 1981-11-13 1984-08-28 Intersil, Inc. Field terminating structure
US4487458A (en) 1982-09-28 1984-12-11 Eaton Corporation Bidirectional source to source stacked FET gating circuit
DE3335475C2 (de) 1983-09-30 1986-08-07 ANT Nachrichtentechnik GmbH, 7150 Backnang Schalter mit in Serie geschalteten Feldeffekttransistoren
US4692643A (en) 1983-10-28 1987-09-08 Hitachi, Ltd. Semiconductor switching device having plural MOSFET's, GTO's or the like connected in series
FR2587157B1 (fr) * 1985-09-06 1987-11-20 Thomson Csf Dispositif de commutation de tension
US5237193A (en) 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
US4893070A (en) 1989-02-28 1990-01-09 The United States Of America As Represented By The Secretary Of The Air Force Domino effect shunt voltage regulator
US5285369A (en) 1992-09-01 1994-02-08 Power Integrations, Inc. Switched mode power supply integrated circuit with start-up self-biasing
US5696659A (en) 1993-02-10 1997-12-09 Maruo; Masaya Overcurrent protective circuit and semiconductor device
GB2294598B (en) 1993-07-01 1997-11-19 Univ Queensland A protection device using field effect transistors
US5557127A (en) 1995-03-23 1996-09-17 International Rectifier Corporation Termination structure for mosgated device with reduced mask count and process for its manufacture
US5880593A (en) 1995-08-30 1999-03-09 Micron Technology, Inc. On-chip substrate regulator test mode
US6043126A (en) 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
DE19745040C2 (de) 1997-02-10 2003-03-27 Daimler Chrysler Ag Anordnung und Verfahren zum Messen einer Temperatur
DE19943785A1 (de) * 1998-09-25 2000-03-30 Siemens Ag Elektronische Schalteinrichtung mit mindestens zwei Halbleiterbauelementen
DE69938541D1 (de) 1999-06-03 2008-05-29 St Microelectronics Srl Leistungshalbleiteranordnung mit einer Randabschlussstruktur mit einem Spannungsteiler
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
JP3534084B2 (ja) 2001-04-18 2004-06-07 株式会社デンソー 半導体装置およびその製造方法
TW200306062A (en) 2002-03-11 2003-11-01 California Inst Of Techn Multi-cascode transistors
DE10234493B3 (de) 2002-07-29 2004-02-05 Infineon Technologies Ag Anordnung zur Erzeugung eines Spannungssense-Signales in einem Leistungshalbleiterbauelement
GB0312512D0 (en) 2003-05-31 2003-07-09 Koninkl Philips Electronics Nv Termination structures for semiconductor devices and the manufacture thereof
DE102004039619B3 (de) 2004-08-06 2005-08-25 Atmel Germany Gmbh Schaltungsanordnung mit aktiven Bauelementen und hoher Durchbruchspannung
DE102004041198B4 (de) 2004-08-25 2016-06-09 Infineon Technologies Austria Ag Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
WO2006053314A2 (en) 2004-11-09 2006-05-18 Fultec Semiconductor, Inc. Apparatus and method for high-voltage transient blocking using low-voltage elements
JP4952004B2 (ja) 2006-03-06 2012-06-13 株式会社デンソー 半導体装置
DE102007013848B4 (de) 2007-03-20 2012-08-02 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US8049214B2 (en) 2008-08-08 2011-11-01 Texas Instruments Incorporated Degradation correction for finFET circuits
US8022474B2 (en) 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
US8299820B2 (en) 2008-09-30 2012-10-30 Infineon Technologies Austria Ag Circuit including a resistor arrangement for actuation of a transistor
US7825467B2 (en) 2008-09-30 2010-11-02 Infineon Technologies Austria Ag Semiconductor component having a drift zone and a drift control zone
US7800176B2 (en) 2008-10-27 2010-09-21 Infineon Technologies Austria Ag Electronic circuit for controlling a power field effect transistor
US8319283B2 (en) 2009-05-29 2012-11-27 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor (LDMOS) device with multiple gates and doped regions
US8455948B2 (en) 2011-01-07 2013-06-04 Infineon Technologies Austria Ag Transistor arrangement with a first transistor and with a plurality of second transistors
US8569842B2 (en) * 2011-01-07 2013-10-29 Infineon Technologies Austria Ag Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
US20120175679A1 (en) * 2011-01-10 2012-07-12 Fabio Alessio Marino Single structure cascode device
JP5290354B2 (ja) 2011-05-06 2013-09-18 シャープ株式会社 半導体装置および電子機器
US8802529B2 (en) 2011-07-19 2014-08-12 Alpha And Omega Semiconductor Incorporated Semiconductor device with field threshold MOSFET for high voltage termination

Also Published As

Publication number Publication date
US9400513B2 (en) 2016-07-26
US20150378375A1 (en) 2015-12-31
CN105226056A (zh) 2016-01-06
CN105226056B (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
DE102013022360B3 (de) Halbbrückenschaltung
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE112013000784B4 (de) Halbleiteranordnung mit aktikver Driftzone
DE102013213447B4 (de) Integrierte Schaltung mit wenigstens zwei Schaltern
DE102012209192B4 (de) Transistor mit steuerbaren Kompensationsgebieten
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE69616013T2 (de) Halbleiteranordnung vom hochspannungs-ldmos-typ
DE102012216648B4 (de) Elektronische Schaltung mit einem Transistor mit einer Verarmungssteuerstruktur und Verfahren zum Betreiben eines Transistors
DE102007004091B4 (de) Bauelementanordnung mit einem eine Driftsteuerzone aufweisenden Leistungshalbleiterbauelement
DE102014103561B4 (de) Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement
DE102015104504B4 (de) Grabentransistorbauelement
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE112018000209B4 (de) Grabenleistungstransistor
DE102015116611B4 (de) Transistorbauelement
DE112013000782T5 (de) Halbleiteranordnung mit aktiver Driftzone
DE102014119395B4 (de) Transistorbauelement mit Feldelektrode
DE112016004272B4 (de) Leistungswandlungsvorrichtung
DE102013218959A1 (de) Transistorbauelement mit Feldelektrode
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE102013204252A1 (de) Halbleiterbauelement
DE102013211717A1 (de) Rückwärts leitender IGBT
DE102012207878A1 (de) Halbleiterbauelement mit verbesserter Softness
DE102013205268A1 (de) Halbleiteranordnung mit einem Superjunction-Transistor und einem weiteren, in einen gemeinsamen Halbleiterkörper intergrierten Bauelement
DE102015120747A1 (de) Transistorbauelement mit erhöhter gate-drain-kapazität

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee