DE102015105565A1 - Schaltung - Google Patents

Schaltung Download PDF

Info

Publication number
DE102015105565A1
DE102015105565A1 DE102015105565.1A DE102015105565A DE102015105565A1 DE 102015105565 A1 DE102015105565 A1 DE 102015105565A1 DE 102015105565 A DE102015105565 A DE 102015105565A DE 102015105565 A1 DE102015105565 A1 DE 102015105565A1
Authority
DE
Germany
Prior art keywords
circuit
line
state
capacitor
predetermined voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015105565.1A
Other languages
English (en)
Other versions
DE102015105565B4 (de
Inventor
Giacomo Curatolo
Leonardo Castro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015105565.1A priority Critical patent/DE102015105565B4/de
Priority to US15/095,189 priority patent/US9892765B2/en
Priority to CN201610223583.3A priority patent/CN106057224B/zh
Publication of DE102015105565A1 publication Critical patent/DE102015105565A1/de
Application granted granted Critical
Publication of DE102015105565B4 publication Critical patent/DE102015105565B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067Single-ended amplifiers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06Sense amplifier related aspects
    • G11C2207/063Current sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

Gemäß einer Ausführungsform wird eine Schaltung beschrieben, die eine Schaltungskomponente umfasst, die konfiguriert ist, von einem ersten Zustand in einen zweiten Zustand zu schalten, umfassend einen Knoten, dessen Potenzial sich um eine vorbestimmte Spannung ändert, wenn die Schaltungskomponente vom ersten Zustand in den zweiten Zustand schaltet, eine Leitung, die mit dem Knoten gekoppelt ist, wobei das Schalten der Schaltungskomponente vom ersten Zustand in den zweiten Zustand eine vorbestimmte Ladung von der Leitung zieht oder in die Leitung injiziert, einen Kondensator, der mit der Leitung gekoppelt ist, und eine Kompensationsschaltung, die konfiguriert ist, ein vorbestimmtes Vielfaches der vorbestimmten Spannung zu erzeugen und die Ladung auszugleichen die von der Leitung gezogen oder in die Leitung injiziert wurde, indem sie den Kondensator mit dem Vielfachen der vorbestimmten Spannung ansteuert.

Description

  • Die vorliegende Offenbarung betrifft Schaltungen, z. B. Speicherleseverstärkerschaltungen.
  • Leseverstärker werden als Abfühlelemente zur Detektion des Zellstatus in einem Speichermatrixfeld verwendet. Es gibt steigenden Bedarf an Leistungsverbesserungen, wie z. B. Latenzreduktion und geringeren Leistungsverbrauch. Dynamische Genauigkeit ist zum stärksten einschränkenden Faktor für die Abfühlgenauigkeit geworden. Wenn beispielsweise ein Lesevorgang von einem Leerlaufmodus gestartet wird, muss ein Leseverstärker rasch von einem Leistungssparmodus in einen Hochleistungsmodus umschalten, und die Latenz und Fehler, die dieser Übergang impliziert, betreffen die allgemeine Leseverstärkerleistung. Demgemäß sind Leseverstärkerschaltungen und ähnliche Schaltungen für andere Anwendungen wünschenswert, die rasches Umschalten von einem Leistungssparmodus zu einem Betriebsmodus ermöglichen.
  • Gemäß einer Ausführungsform ist eine Schaltung bereitgestellt, umfassend eine Schaltungskomponente, die konfiguriert ist, von einem ersten Zustand in einen zweiten Zustand zu schalten, und einen Knoten umfasst, dessen Potenzial sich um eine vorbestimmte Spannung ändert, wenn die Schaltungskomponente vom ersten Zustand in den zweiten Zustand schaltet, eine Leitung, die mit dem Knoten gekoppelt ist, wobei das Schalten der Schaltungskomponente vom ersten Zustand in den zweiten Zustand eine vorbestimmte Ladung von der Leitung zieht oder in die Leitung injiziert, einen Kondensator, der mit der Leitung gekoppelt ist, und eine Kompensationsschaltung, die konfiguriert ist, ein vorbestimmtes Vielfaches der vorbestimmten Spannung zu erzeugen und die Ladung auszugleichen, die von der Leitung gezogen oder in die Leitung injiziert wird, indem der Kondensator mit dem Vielfachen der vorbestimmten Spannung angesteuert wird.
  • In den Zeichnungen beziehen sich ähnliche Bezugszeichen auf im Allgemeinen auf dieselben Teile in den verschiedenen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, sondern stattdessen liegt im Allgemeinen der Schwerpunkt auf der Darstellung der Prinzipien der Erfindung. In der nachfolgenden Beschreibung sind verschiedene Aspekte unter Bezugnahme auf die nachfolgenden Zeichnungen beschrieben, wobei:
  • 1 eine Speicheranordnung zeigt.
  • 2 eine Leseverstärkeranordnung zeigt.
  • 3 Diagramme zeigt, die das Rückschlagrauschen an der Vorspannungsleitung der Leseverstärkeranordnung aus 2 veranschaulichen.
  • 4 Diagramme zeigt, die das Verhalten im Falle der Verwendung eines Pufferkondensators für die Vorspannungsleitung der Leseverstärkeranordnung aus 2 veranschaulichen.
  • 5 eine Schaltung gemäß einer Ausführungsform zeigt.
  • 6 einen Schaltungszweig eines Leseverstärkers gemäß einer Ausführungsform zeigt.
  • 7 eine Leseverstärkeranordnung gemäß einer Ausführungsform zeigt.
  • Die folgende ausführliche Beschreibung nimmt Bezug auf die beiliegenden Zeichnungen, die zur Veranschaulichung spezifische Details und Aspekte dieser Offenbarung zeigen, mit denen die Erfindung umgesetzt werden kann. Andere Aspekte können ebenfalls verwendet werden, und strukturelle, logische und elektrische Veränderungen können vorgenommen werden, ohne vom Schutzumfang der Erfindung abzuweichen. Die verschiedenen Aspekte dieser Offenbarung schließen sich nicht notwendigerweise gegenseitig aus, da manche Aspekte dieser Offenbarung mit einem oder mehreren anderen Aspekten dieser Offenbarung kombiniert werden können, um neue Aspekte zu bilden.
  • 1 zeigt eine Speicheranordnung 100.
  • Die Speicheranordnung 100 zeigt eine Speichermatrix 101, die Speicherzellen 102 umfasst, wobei jede Speicherzelle 102 ein Gate 103 aufweist, das mit einer Wortleitung 104 und einer Source und Drain verbunden ist und mit seiner Source und Drain zwischen zwei komplementäre Bitleitungen 105 gestaltet ist.
  • Die mittlere Speicherzelle 102 ist beispielsweise rechts mit einer Bitleitung BL und links mit einer Bitleitung /BL verbunden. Zum Auslesen dieser Speicherzelle 102 ist die Bitleitung /BL mit einem Kondensator 106 (der mit seinem anderen Anschluss mit Masse verbunden ist) und mit einem ersten Eingang eines Leseverstärkers 107 verbunden. Je nach Zustand der mittleren Speicherzelle 102, d. h. je nachdem, ob sie eine logische 0 oder eine logische 1 speichert, weist der Strom durch die Zelle IZelle einen höheren Wert oder einen niedrigeren Wert auf, und der Kondensator 106 wird mit einer höheren Spannung oder mit einer niedrigeren Spannung (in einer bestimmten Zeit) geladen. Der Leseverstärker 107 detektiert die Größe dieser Spannung, z. B. durch Vergleichen mit einer Bezugsspannung-VR-Eingabe an einem zweiten Eingang des Leseverstärkers 107 und gibt das Ergebnis der Detektion aus.
  • Der Leseverstärker 107 kann beispielsweise unter Verwendung eines Stromspiegels implementiert sein, um den Speicherzellenstrom mit einem Referenzstrom zu vergleichen oder um den Speicherzellenstrom zu verarbeiten (z. B. Umwandlung von Storm in Spannung, Integration des Stroms usw.).
  • Da die Leseverstärkerfläche typischerweise durch die Anzahl an Leseverstärkern beschränkt ist, die auf Silicium platziert werden sollen, können üblicherweise nur Basisstrukturen lokal in den Leseverstärkern implementiert werden, und alle komplizierteren Strukturen sind in einem zentralen Vorspannungs- oder Steuerblock bereitgestellt, der beispielsweise den Großteil der analogen Spannungen/Ströme erzeugt, die mehrere Leseverstärker versorgen.
  • 2 eine Leseverstärkeranordnung 200.
  • Die Leseverstärkeranordnung 200 umfasst einen Leseverstärker 201.
  • In diesem Beispiel wird der Leseverstärker 201 mit einer Vorspannung NBIAS von einer Vorspannungsleitung 202 versorgt, die mit dem Gate und dem Drain eines ersten n-Kanal-Feldeffekttransistors 203 (FET, z. B. MOSFET, d. h. Metalloxid-Halbleiter-FET) verbunden ist. Der Drain des ersten n-Kanal-FET 203 wird mit einem globalen Referenzstrom IBEZ_GLOBAL von einer Stromquelle 204 versorgt. Die Source des ersten n-Kanal-FET 203 ist mit Masse verbunden (d. h. niedriges Versorgungspotenzial VSS).
  • Die Anordnung aus Stromquelle 204 und dem ersten n-Kanal-FET 203 kann beispielsweise einen zentralen Vorspannungsblock 215 bilden, der viele Leseverstärker der Speichermatrix 101 mit der Stromreferenz versorgt.
  • Der Leseverstärker 201 umfasst einen ersten p-Kanal-FET 205, dessen Source mit dem hohen Versorgungspotenzial (VDD) verbunden ist und dessen Drain mit der Source eines zweiten p-Kanal-FET 206 verbunden ist, dessen Drain mit dem Drain eines zweiten n-Kanal-FET 207 verbunden ist, dessen Source mit Masse verbunden ist.
  • Der Leseverstärker 201 umfasst ferner einen dritten p-Kanal-FET 208, dessen Source mit dem hohen Versorgungspotenzial (VDD) verbunden ist und dessen Drain mit der Source eines vierten p-Kanal-FET 209 verbunden ist, dessen Drain mit dem Drain eines dritten n-Kanal-FET 210 verbunden ist. Die Source des dritten n-Kanal-FET 210 ist mit dem Drain eines vierten n-Kanal-FET 211 verbunden, dessen Source mit Masse (d. h. dem niedrigen Versorgungspotenzial VSS) verbunden ist.
  • Der Drain des dritten n-Kanal-FET 210 ist ferner mit dem Eingang eines Inverters 213 verbunden, dessen Ausgang der Ausgang des Leseverstärkers ist. Das Gate des dritten n-Kanal-FET 210 ist mit der Wortleitung 104 der Speicherzelle 102 verbunden, die gelesen werden soll, und der zweite n-Kanal-FET 210 ist mit der Bitleitung /BL der Speicherzelle 102 verbunden, die gelesen werden soll, wie in 1 dargestellt ist.
  • Das Gate des vierten p-Kanal-FET 209 ist mit dem Gate des zweiten p-Kanal-FET 206 verbunden, das auch mit dem Drain des zweiten p-Kanal-FET 206 verbunden ist.
  • Wenn der Leseverstärker 201 ausgeschaltet ist (z. B. im Leerlaufmodus oder Leistungssparmodus), werden das Gate des ersten p-Kanal-FET 205 und das Gate des dritten p-Kanal-FET 208 mit VDD versorgt, z. B. ist ein Freigabesignal EN_B, das zu diesen Gates zugeführt wird, auf VDD. Der Knoten 212, mit dem der Drain des zweiten p-Kanal-FET 206 und der Drain des zweiten n-Kanal-FET 207 verbunden sind, ist daher auf Massepotenzial (VSS), wenn der Leseverstärker ausgeschaltet ist.
  • Wenn der Leseverstärker 201 eingeschaltet ist (z. B. wenn der Leerlaufmodus verlassen wird, um die Speicherzelle auszulesen), werden das Gate des ersten p-Kanal-FET 205 und das Gate des dritten p-Kanal-FET 208 mit VSS versorgt, d. h. EN_B wird auf VSS geschaltet.
  • Dies resultiert in einer lokalen Kopie IBEZ_LOKAL des Referenzstroms IBEZ_GLOBAL der durch den dritten p-Kanal-FET 208 und den vierten p-Kanal-FET 209 fließt. Je nachdem, ob der Strom IC, der durch den dritten n-Kanal-FET 210 und den vierten n-Kanal-FET 211 fließen gelassen wird, größer oder kleiner ist als der lokale Referenzstrom IBEZ_LOKAL (und somit in Abhängigkeit davon, welcher Wert in der Speicherzelle 102 gespeichert ist), gibt der Inverter ein anderes Ergebnis aus.
  • Wenn der Leseverstärker 201 eingeschaltet wird, geht der Knoten 212 von VSS zu einer Endspannung über. Typischerweise sind die Vorspannungsleitung 202 und der Knoten 212 kapazitiv durch eine parasitäre Kapazität 214 gekoppelt.
  • Wenn der Leseverstärker 201 zusammen mit anderen Leseverstärkern eingeschaltet wird (z. B. von einem Leistungssparmodus zu einem Hochleistungsmodus), wird deshalb die Vorspannungsleitung 202 (und auf ähnliche Weise alle globalen Leitungen, die vom zentralen Vorspannungsblock 215 angesteuert werden) einer Störung ausgesetzt, die von den Leseverstärkern kommt (auch als Rückschlagrauschen bezeichnet), und bis die Relaxationszeit dieses Vorgangs nicht abgelaufen ist, sind die Leseverstärker nicht in der Lage, richtig zu funktionieren.
  • Es gibt eine Grenze für diese Relaxationszeit, die sich aus dem Widerstand und der Kapazität der Vorspannungsleitung 202 gemeinsam mit der Menge an Strom und der Komplexität, die für die Steuerung der Vorspannungsleitung 202 aufgewandt werden, ergibt. Dies kann beispielsweise eine Umsetzungsgrenze für die Implementierung von Leseverstärkern mit niedriger Leistung und kurzer Zugriffszeit ergeben.
  • 3 zeigt Diagramme 301, 302, 303, welche das Rückschlagrauschen auf der Vorspannungsleitung 202 zeigen.
  • In den Diagrammen 301, 302, 303 verläuft die Zeit von links nach rechts entlang einer entsprechenden Horizontalachse 304 (welche dieselbe Zeitskala darstellt), und das Niveau des entsprechenden Signalanstiegs verläuft von unten nach oben entlang einer entsprechenden Vertikalachse 305.
  • Das erste Diagramm 301 zeigt das Freigabesignal EN_B, das zum ersten p-Kanal-FET 205 und zum dritten p-Kanal-FET 208 zugeführt wird.
  • Das zweite Diagramm 302 zeigt das Potenzial am Knoten 212.
  • Das dritte Diagramm 303 zeigt das Potenzial der Vorspannungsleitung 202.
  • Wie zu sehen ist, erzeugt das Rückschlagrauschen eine vorübergehende Variation der Spannung NBIAS, die so lange anhält, bis die Relaxationszeit vorüber ist. Diese wirkt sich typischerweise auf den Abfühlvorgang aus und ihre Größe hängt von vielen Faktoren, wie der Differenz zwischen der Anfangs- und Endspannung am Knoten 212, der Kapazität 214, dem RC der Leitungscharakteristik des zentralen Vorspannungsblocks usw., ab.
  • Eine Gegenmaßnahme zum Rückschlagrauschen ist Hinzufügen von Pufferkondensatoren zur Vorspannungsleitung 202 auf Kosten von Fläche.
  • 4 zeigt Diagramme 401, 402, 403, die das Verhalten im Falle der Verwendung eines Pufferkondensators für die Vorspannungsleitung 202 zeigen.
  • In den Diagrammen 401, 402, 403 verläuft die Zeit von links nach rechts entlang einer entsprechenden Horizontalachse 404 (welche dieselbe Zeitskala darstellt), und das Niveau des entsprechenden Signalanstiegs verläuft von unten nach oben entlang einer entsprechenden Vertikalachse 405.
  • Das erste Diagramm 401 zeigt das Freigabesignal EN_B, das zum ersten p-Kanal-FET 205 und zum dritten p-Kanal-FET 208 zugeführt wird.
  • Das zweite Diagramm 402 zeigt das Potenzial am Knoten 212.
  • Das dritte Diagramm 403 zeigt das Potenzial der Vorspannungsleitung 202.
  • Wie zu sehen ist verlängert der Pufferkondensator die Relaxationszeit, was zu einem kumulativen Effekt führt, der noch weniger erwünscht sein kann als das in 3 dargestellte Verhalten.
  • Es kann sein, dass Verkleinern des RC der Vorspannungsleitung und der Kapazität 214 und Erhöhen der Bandbreite und der Strombelastbarkeit des zentralen Vorspannungsblocks nicht ausreicht.
  • Nachstehend wird eine Ausführungsform beschrieben, die eine Verringerung der Auswirkung des Rückschlagrauschens ermöglicht.
  • 5 zeigt eine Schaltung 500 gemäß einer Ausführungsform.
  • Die Schaltung 500 umfasst eine Schaltungskomponente 501, die konfiguriert ist, von einem ersten Zustand (z. B. aus) in einen zweiten Zustand (z. B. ein) zu schalten, und einen Knoten 502 umfasst, dessen Potenzial sich um eine vorbestimmte Spannung ändert, wenn die Schaltungskomponente vom ersten Zustand in den zweiten Zustand umschaltet.
  • Die Schaltung 500 umfasst ferner eine Leitung 503, die mit dem Knoten 502 gekoppelt ist, wobei Schalten der Schaltungskomponente 501 vom ersten Zustand in den zweiten Zustand eine vorbestimmte Ladung von der Leitung 503 und von einem Kondensator 504, der mit der Leitung 503 gekoppelt ist, zieht oder in die Leitung 503 und in den Kondensator 504 injiziert.
  • Ferner umfasst die Schaltung 500 eine Kompensationsschaltung 505, die konfiguriert ist, ein vorbestimmtes Vielfaches der vorbestimmten Spannung zu erzeugen und die Ladung, die von der Leitung 503 gezogen oder in die Leitung 503 injiziert wird, auszugleichen, indem der Kondensator 504 mit dem Vielfachen der vorbestimmten Spannung angesteuert wird, z. B. indem dieselbe Menge an Ladung injiziert/gezogen wird, die durch Schalten der Schaltkomponente 501 in die/von der Leitung 503 injiziert/gezogen wurde.
  • Mit anderen Worten wird eine Spannungsänderung an einem Knoten, die einen Rückschlag zu einer Leitung auslöst (z. B. an Knoten 212, was einen Rückschlag an Vorspannungsleitung 202 auslöst), verstärkt, und die von der Leitung gezogene oder in diese injizierte Ladung wird von einem Kondensator ausgeglichen, der mit der verstärkten Spannung angesteuert wird. Somit kann der Rückschlag ausgeglichen werden, obwohl ein kleiner Kondensator verwendet wird, d. h. mit nur einer kleinen Erhöhung der RC-Charakteristik der Leitung.
  • Es gilt anzumerken, dass eine Ladung, die in die Leitung injiziert wird, als gleiche Menge an Ladung mit entgegengesetzter Polarität, die aus der Leitung gezogen wird, verstanden wird. Mit anderen Worten kann der Ausdruck, dass Ladung aus der Leitung (oder aus einem Knoten) „gezogen wird” so verstanden werden, dass Ladung gezogen wird sowie dass Ladung in die Leitung (oder in den Knoten) injiziert wird. Auf ähnliche Weise kann der Ausdruck, dass Ladung in die Leitung (oder in einen Knoten) „injiziert wird”, so verstanden werden, dass Ladung gezogen wird sowie dass Ladung in die Leitung (oder in den Knoten) injiziert wird.
  • Nachstehend sind Beispiele für verschiedene Ausführungsformen angeführt.
  • Beispiel 1 ist eine Schaltung, wie sie oben in Bezug auf 5 beschrieben ist.
  • In Beispiel 2 kann der Gegenstand aus Beispiel 1 gegebenenfalls umfassen, dass die Schaltungskomponente ein Schaltungszweig einer Stromspiegelschaltung ist.
  • In Beispiel 3 kann der Gegenstand aus Beispiel 1 oder 2 gegebenenfalls die Kompensationsschaltung umfassen, die einen Schaltkreis umfasst, der konfiguriert ist, als Antwort auf eine Freigabesignal das Ansteuern des Kondensators mit dem Vielfachen der vorbestimmten Spannung einzuschalten.
  • In Beispiel 4 kann der Gegenstand aus einem beliebigen der Beispiele 1 bis 3 gegebenenfalls umfassen, dass die Leitung eine Vorspannungsleitung ist, die konfiguriert ist, einen Vorspannungsstrom oder eine Vorspannung zur Schaltungskomponente zuzuführen.
  • In Beispiel 5 kann der Gegenstand aus einem beliebigen der Beispiele 1 bis 4 gegebenenfalls umfassen, dass die Leitung konfiguriert ist, eine Stromreferenz oder Spannungsreferenz der Schaltungskomponenten zuzuführen.
  • In Beispiel 6 kann der Gegenstand aus einem beliebigen der Beispiele 1 bis 5 gegebenenfalls umfassen, dass die Leitung eine globale Vorspannungsschaltung mit der Schaltungskomponente koppelt.
  • In Beispiel 7 kann der Gegenstand aus einem beliebigen der Beispiele 1 bis 6 gegebenenfalls umfassen, dass die Schaltungskomponente eine Komponente eines Speicherleseverstärkers ist.
  • In Beispiel 8 kann der Gegenstand eines beliebigen der Beispiele 1 bis 7 gegebenenfalls eine Vielzahl von Speicherleseverstärkern umfassen, wobei die Leitung eine globale Vorspannungsschaltung mit den Speicherleseverstärkern koppelt.
  • In Beispiel 9 kann der Gegenstand eines beliebigen der Beispiele 1 bis 8 gegebenenfalls umfassen, dass der Knoten der zentrale Knoten einer Kaskode von Feldeffekttransistoren ist.
  • In Beispiel 10 kann der Gegenstand eines beliebigen der Beispiele 1 bis 9 gegebenenfalls umfassen, dass die Kompensationsschaltung konfiguriert ist, ein Potenzial zu erzeugen, das der vorbestimmten Spannung entspricht.
  • In Beispiel 11 kann der Gegenstand aus einem beliebigen der Beispiele 1 bis 10 gegebenenfalls umfassen, dass die Leitung das Gate eines der Feldeffekttransistoren mit der Kompensationsschaltung verbindet und die Kompensationsschaltung eine Kaskode von Feldeffekttransistoren umfasst, die konfiguriert sind, ein Potenzial zu erzeugen, das der vorbestimmten Spannung entspricht.
  • In Beispiel 12 kann der Gegenstand aus Beispiel 11 gegebenenfalls umfassen, dass die Kompensationsschaltung einen Verstärker umfasst, der konfiguriert ist, das erzeugte Potenzial zu verstärken.
  • In Beispiel 13 kann der Gegenstand aus Beispiel 11 gegebenenfalls umfassen, dass die Kompensationsschaltung einen Inverter umfasst, der konfiguriert ist, das verstärkte Potenzial als Versorgungsspannung zu empfangen, und konfiguriert ist, den Kondensator mittels seines Ausgangs anzusteuern.
  • In Beispiel 14 kann der Gegenstand aus Beispiel 13 gegebenenfalls umfassen, dass der Inverter konfiguriert ist, an seinem Eingang ein Freigabesignal zum Einschalten des Ansteuerns des Kondensators mit dem Vielfachen der vorbestimmten Spannung zu empfangen.
  • In Beispiel 15 kann der Gegenstand aus einem beliebigen der Beispiele 1 bis 14 gegebenenfalls umfassen, dass der Kondensator so dimensioniert ist, dass er die Ladung ausgleicht, die von der Leitung gezogen oder in diese injiziert wird, wenn er mit dem Vielfachen der vorbestimmten Spannung angesteuert wird.
  • In Beispiel 16 kann der Gegenstand aus einem beliebigen der Beispiele 1 bis 15 gegebenenfalls umfassen, dass das vorbestimmte Vielfache der vorbestimmten Spannung die vorbestimmte Spannung mit einem Verstärkungsfaktor multipliziert ist und der Kondensator eine Kapazität aufweist, die einer Kapazität zwischen der Leitung und dem Knoten dividiert durch den Verstärkungsfaktor entspricht.
  • In Beispiel 17 kann der Gegenstand aus einem beliebigen der Beispiele 1 bis 16 gegebenenfalls umfassen, dass der erste Zustand ein Leistungssparzustand ist und der zweite Zustand ein Betriebszustand ist.
  • In Beispiel 18 kann der Gegenstand aus einem beliebigen der Beispiele 1 bis 17 gegebenenfalls umfassen, dass die Schaltungskomponente konfiguriert ist, als Antwort auf ein Aktivierungssignal vom ersten Zustand in den zweiten Zustand zu schalten.
  • In Beispiel 19 kann der Gegenstand aus Anspruch 18 gegebenenfalls umfassen, dass die Kompensationsschaltung konfiguriert ist, ein Freigabesignal zum Einschalten des Ansteuerns des Kondensators mit dem Vielfachen der vorbestimmten Spannung als Antwort auf das Schalten der Schaltkomponente vom ersten in den zweiten Zustand zu empfangen.
  • In Beispiel 20 kann der Gegenstand aus Beispiel 19 gegebenenfalls umfassen, dass das Freigabesignal auf dem Aktivierungssignal basiert.
  • In Beispiel 21 kann der Gegenstand aus einem beliebigen der Beispiele 1 bis 20 gegebenenfalls umfassen, dass die Leitung kapazitiv mit dem Knoten gekoppelt ist.
  • Nachstehend sind die Ausführungsformen genauer beschrieben. Die folgenden Ausführungsformen sind Beispiele für eine Rückschlagrauschen-Kompensation in einem Speicherleseverstärker, der wie in 2 dargestellt angeordnet ist.
  • Gemäß einer Ausführungsform ist eine erste Maßnahme zur Kompensation von Rückschlagrauschen Reduzieren des Rauschens und Ermöglichen einer besseren Vorhersagbarkeit durch Hinzufügen einer Kaskodenstruktur wie in 6 dargestellt.
  • 6 zeigt einen Schaltungszweig 600 eines Leseverstärkers gemäß einer Ausführungsform.
  • Der Schaltungszweig 600 entspricht beispielsweise dem Schaltungszweig des Leseverstärkers 201 einschließlich des ersten p-Kanal-FET 205, des zweiten p-Kanal-FET 206 und des zweiten n-Kanal-FET 207.
  • Demgemäß umfasst der Schaltungszweig einen ersten p-Kanal-FET 601, dessen Source mit dem hohen Versorgungspotenzial (VDD) verbunden ist und dessen Drain mit der Source eines zweiten p-Kanal-FET 602 verbunden ist, dessen Drain mit seinem Gate verbunden ist.
  • Im Gegensatz zum Leseverstärker 201 ist der Drain des zweiten p-Kanal-FET 602 mit einem ersten (Kaskoden-) n-Kanal-FET 603 verbunden, dessen Source (an einem Knoten 605, der dem Knoten 212 entspricht) mit dem Drain eines zweiten n-Kanal-FET 604 verbunden ist, dessen Source mit Masse verbunden ist.
  • Der erste p-Kanal-FET 601 wird an seinem Gate mit dem Freigabesignal EN_B versorgt. Der erste n-Kanal-FET 603 wird an seinem Gate mit einem Kaskodenvorspannungssignal NBIAS_KASK versorgt, und der zweite n-Kanal-FET 604 wird an seinem Gate mit dem Vorspannungssignal NBIAS versorgt.
  • Das Vorspannungssignal NBIAS kann beispielsweise von einer zusätzlichen Schaltung erzeugt werden, damit am Drain des Transistors 604 ausreichend Spannung verbleibt, damit er gesättigt ist.
  • Die Stärke des Rückschlagrauschens kann abgefühlt werden, indem die Delta-Spannung (Spannungsdifferenz) am Knoten 605 abgefühlt wird, die als ΔV = NBIAS_KASK – VThn, bezeichnet wird, wobei VThn die Schwellenspannung des ersten n-Kanal-FET 603 ist.
  • Diese Spannung kann dann verstärkt und zum Ansteuern eines Kondensators verwendet werden, um das Rückschlagrauschen wie in 7 dargestellt auszugleichen.
  • 7 zeigt eine Leseverstärkeranordnung 700 gemäß einer Ausführungsform.
  • Vom Leseverstärker ist nur ein Schaltungszweig dargestellt, der dem Schaltungszweig 600 entspricht und einen ersten p-Kanal-FET 701, einen zweiten p-Kanal-FET 702, einen ersten n-Kanal-FET 703 und einen zweiten n-Kanal-FET 704 umfasst, wie in Bezug auf 6 beschrieben ist.
  • Der zweite n-Kanal-FET 704 empfängt die Vorspannung von einer Vorspannungsleitung 705, die mit einer Stromquelle 706 verbunden ist, die einen globalen Referenzstrom bereitstellt. Wie in Bezug auf 2 beschrieben ist die Vorspannungsleitung 705 mit dem Gate eines dritten n-Kanal-FET 707 gekoppelt, dessen Source mit Masse verbunden ist. Im Gegensatz zur Leseverstärkeranordnung 200 aus 2 ist der Drain des dritten n-Kanal-FET 707 nicht direkt mit der Vorspannungsleitung 705 verbunden, sondern mit der Source des vierten (Kaskoden-) n-Kanal-FET 708, dessen Drain mit der Vorspannungsleitung 705 verbunden ist und dessen Gate mit der Kaskodenvorspannung NBIAS_KASK versorgt wird. Somit entspricht die Spannung an der Source des vierten n-Kanal-FET 708 der Delta-Spannung ΔV.
  • Die Spannung NBIAS_KASK kann beispielsweise die Spannung an einem Anschluss eines Widerstands sein, der mit der Stromquelle 706 verbunden ist, wobei der Widerstand zwischen der Stromquelle 706 und der Vorspannungsleitung 705 verbunden ist (anstelle der direkten Kopplung der Stromquelle 706 und der Vorspannungsleitung 705 wie in 7 dargestellt).
  • Diese Spannung wird zum positiven Eingang eines Differentialverstärkers 709 bereitgestellt, dessen Ausgang zurück zu seinem negativen Eingang gespeist wird, und zwar über einen Spannungsteiler, der einen ersten Widerstand 710, der zwischen seinen Ausgang und seinen negativen Eingang gekoppelt ist, und einen zweiten Widerstand 711, der zwischen seinen negativen Eingang und Masse gekoppelt ist, umfasst. Der erste Widerstand 710 weist einen Wert (X – 1)·R auf, und der zweite Widerstand 711 weist einen Wert R auf, sodass die Ausgangsspannung des Differentialverstärkers 709 ΔV·X ist. Die Ausgangsspannung wird als Versorgungsspannung zu einem Inverter 712 zugeführt (dessen anderer Versorgungsanschluss mit Masse verbunden ist). Der Inverter 712 empfängt ein Freigabesignal EN als Eingang, und sein Ausgang ist mit einem Kondensator 713 verbunden, der zwischen dem Ausgang des Inverter 712 und der Vorspannungsleitung 705 gekoppelt ist.
  • Der Kondensator 713 weist eine Kapazität C_eq / X auf, wobei C_eq eine Kapazität ist, die der kapazitiven Kopplung zwischen der Vorspannungsleitung 705 und dem Knoten 714 (entspricht Knoten 212) entspricht.
  • So wird die gleiche Ladung Q zurück zur Vorspanungsleitung zurückgespeist und von der Vorspannungsleitung gezogen, wenn der Leseverstärker eingeschaltet wird (oder von der Vorspannungsleitung gezogen, wenn sie in die Vorspannungsleitung injiziert wird, wenn der Leseverstärker eingeschaltet wird), unter Verwendung einer Kapazität, die X-mal kleiner ist als die äquivalente Kapazität, aber bis zu X-mal ΔV geladen ist, gemäß Q = C_äq·ΔV = (C_äq/X)·(X·ΔV)
  • Der Rückführungsvorgang wird vom Inverter 712 ausgeführt, der den Kondensator 713 verstärkt.
  • So kann die Ladung, die von der globalen Leitung gezogen wird, durch einen relativ kleinen Anstieg des RC-Merkmals (und somit der Relaxationszeit) der Vorspannungsleitung 705 in Abhängigkeit vom Verstärkungsfaktor ausgeglichen werden.
  • Der Verstärkungsfaktor kann so hoch wie möglich gewählt werden. Beispielsweise beträgt Nbias_kask – Vthn typischerweise etwa 100 mV, und eine typische interne logische Versorgungsspannung beträgt 1,2 V. Die Verstärkung ist in diesem Fall beispielsweise mit 10 gewählt, sodass X = 10, ΔV = 100 mV, C~500 fF.
  • Außerdem kann die intrinsische Nichtlinearität der kapazitiven Kopplung der Vorspannungsleitung 705 und des Knotens 714 mit sorgfältiger Auswahl von X und somit C_äq/X nachgeahmt werden.
  • Das Freigabesignal EN, das in den Inverter 712 injiziert wird, kann auf dem Freigabesignal EN_B basieren, das in das Gate des ersten p-Kanal-MOSFET 701 injiziert wird. Die Ladungskompensation (oder das Ladungsgleichgewicht) muss jedoch nicht vollkommen synchron mit dem Einschalten des Leseverstärkers sein. Wenn es eine Zeitversetzung oder mangelnde Überlappung zwischen dem Rückschlagrauschen-Erzeugungsvorgang (Einschalten des Leseverstärkers) und dem Rückschlagrauschen-Kompensationsvorgang (Einschalten des Inverters 712) gibt, der relativ gering im Verglich zur Abfühlzeit der Speicheranlage ist, wird dies als perfekte Kompensation in einer typischen Schaltkondensatorschaltung gesehen.
  • Die Leseverstärkeranordnung 700 kann Teil einer Speicherschaltung sein, die eine Vielzahl von Leseverstärkern umfasst. Der Inverter 712 und der Kondensator 713 werden dann beispielsweise für jeden Leseverstärker bereitgestellt. Alternativ dazu können ein einzelner Inverter 712 und/oder ein einzelner Kondensator 713 (mit einer entsprechend höheren Kapazität) für eine Vielzahl von Leseverstärkern bereitgestellt sein. Der Verstärker 709 ist beispielsweise für eine Vielzahl von Leseverstärkern bereitgestellt (z. B. in der zentralen Vorspannungsschaltung, einschließlich der Stromquelle 706).
  • Es gilt anzumerken, dass die durch den ersten n-Kanal-FET 703 implementierte Kaskode optional ist und die Kompensation auf ähnliche Weise ohne Kaskode implementiert sein kann.
  • Ferner gilt anzumerken, dass die Kompensation auch ohne Verstärkung von ΔV implementiert sein kann.
  • Es wurden zwar verschiedene Aspekte beschrieben, Fachleute auf dem Gebiet der Erfindung werden jedoch erkennen, dass verschiedene Änderungen an Form und Details davon vorgenommen werden können, ohne vom Geist und Schutzumfang der Aspekte dieser Offenbarung abzuweichen, die durch die beiliegenden Ansprüche definiert sind.
  • Der Schutzumfang ist somit durch die beiliegenden Ansprüche angegeben, und es ist vorgesehen, dass alle Änderungen, die der Bedeutung und dem Äquivalenzbereich der Ansprüche unterliegen, ebenfalls eingeschlossen sind.

Claims (21)

  1. Schaltung, umfassend: eine Schaltungskomponente, die konfiguriert ist, von einem ersten Zustand in einen zweiten Zustand zu schalten, und einen Knoten umfasst, dessen Potenzial sich um eine vorbestimmte Spannung ändert, wenn die Schaltungskomponente vom ersten Zustand in den zweiten Zustand schaltet; eine Leitung, die mit dem Knoten gekoppelt ist, wobei das Schalten der Schaltungskomponente vom ersten Zustand in den zweiten Zustand eine vorbestimmte Ladung von der Leitung zieht oder in die Leitung injiziert; einen Kondensator, der mit der Leitung gekoppelt ist; und eine Kompensationsschaltung, die konfiguriert ist, ein vorbestimmtes Vielfaches der vorbestimmten Spannung zu erzeugen und die Ladung auszugleichen, die von der Leitung gezogen oder in die Leitung injiziert wird, indem sie den Kondensator mit dem Vielfachen der vorbestimmten Spannung ansteuert.
  2. Schaltung nach Anspruch 1, wobei die Schaltungskomponente ein Schaltungszweig einer Stromspiegelschaltung ist.
  3. Schaltung nach Anspruch 1 oder 2, wobei die Kompensationsschaltung einen Schaltkreis umfasst, der konfiguriert ist, als Antwort auf ein Freigabesignal das Ansteuern des Kondensators mit dem Vielfachen der vorbestimmten Spannung einzuschalten.
  4. Schaltung nach einem der Ansprüche 1 bis 3, wobei die Leitung eine Vorspannungsleitung ist, die konfiguriert ist, einen Vorspannungsstrom oder eine Vorspannung zur Schaltungskomponente zuzuführen.
  5. Schaltung nach einem der Ansprüche 1 bis 4, wobei die Leitung konfiguriert ist, eine Stromreferenz oder Spannungsreferenz der Schaltungskomponente zuzuführen.
  6. Schaltung nach einem der Ansprüche 1 bis 5, wobei die Leitung eine globale Vorspannungsschaltung mit der Schaltungskomponente koppelt.
  7. Schaltung nach einem der Ansprüche 1 bis 6, wobei die Schaltungskomponente eine Komponente eines Speicherleseverstärkers ist.
  8. Schaltung nach einem der Ansprüche 1 bis 7, die eine Vielzahl von Speicherleseverstärkern umfasst, wobei die Leitung eine globale Vorspannungsschaltung mit den Speicherleseverstärkern koppelt.
  9. Schaltung nach einem der Ansprüche 1 bis 8, wobei der Knoten der zentrale Knoten einer Kaskode von Feldeffekttransistoren ist.
  10. Schaltung nach einem der Ansprüche 1 bis 9, wobei die Kompensationsschaltung konfiguriert ist, ein Potenzial zu erzeugen, das der vorbestimmten Spannung entspricht.
  11. Schaltung nach einem der Ansprüche 1 bis 10, wobei die Leitung das Gate eines der Feldeffekttransistoren mit der Kompensationsschaltung verbindet und die Kompensationsschaltung eine Kaskode von Feldeffekttransistoren umfasst, die konfiguriert sind, ein Potenzial zu erzeugen, das der vorbestimmten Spannung entspricht.
  12. Schaltung nach Anspruch 11, wobei die Kompensationsschaltung einen Verstärker umfasst, der konfiguriert ist, das erzeugte Potenzial zu verstärken.
  13. Schaltung nach Anspruch 11, wobei die Kompensationsschaltung einen Inverter umfasst, der konfiguriert ist, das verstärkte Potenzial als Versorgungsspannung zu empfangen, und konfiguriert ist, den Kondensator mittels seines Ausgangs anzusteuern.
  14. Schaltung nach Anspruch 13, wobei der Inverter konfiguriert ist, an seinem Eingang ein Freigabesignal zum Einschalten des Ansteuerns des Kondensators mit dem Vielfachen der vorbestimmten Spannung zu empfangen.
  15. Schaltung nach einem der Ansprüche 1 bis 14, wobei der Kondensator so dimensioniert ist, dass er die Ladung ausgleicht, die von der Leitung gezogen oder in diese injiziert wird, wenn er mit dem Vielfachen der vorbestimmten Spannung angesteuert wird.
  16. Schaltung nach einem der Ansprüche 1 bis 15, wobei das vorbestimmte Vielfache der vorbestimmten Spannung die vorbestimmte Spannung multipliziert mit einem Verstärkungsfaktor ist und der Kondensator eine Kapazität aufweist, die einer Kapazität zwischen der Leitung und dem Knoten dividiert durch den Verstärkungsfaktor entspricht.
  17. Schaltung nach einem der Ansprüche 1 bis 16, wobei der erste Zustand ein Leistungssparzustand ist und der zweite Zustand ein Betriebszustand ist.
  18. Schaltung nach einem der Ansprüche 1 bis 17, wobei die Schaltungskomponente konfiguriert ist, als Antwort auf ein Aktivierungssignal vom ersten Zustand in den zweiten Zustand zu schalten.
  19. Schaltung nach Anspruch 18, wobei die Kompensationsschaltung konfiguriert ist, ein Freigabesignal zum Einschalten des Ansteuerns des Kondensators mit dem Vielfachen der vorbestimmten Spannung als Antwort auf das Schalten der Schaltkomponente vom ersten in den zweiten Zustand zu empfangen.
  20. Schaltung nach Anspruch 19, wobei das Freigabesignal auf dem Aktivierungssignal basiert.
  21. Schaltung nach einem der Ansprüche 1 bis 20, wobei die Leitung kapazitiv mit dem Knoten gekoppelt ist.
DE102015105565.1A 2015-04-13 2015-04-13 Schaltung Active DE102015105565B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015105565.1A DE102015105565B4 (de) 2015-04-13 2015-04-13 Schaltung
US15/095,189 US9892765B2 (en) 2015-04-13 2016-04-11 Circuit for injecting compensating charge in a bias line
CN201610223583.3A CN106057224B (zh) 2015-04-13 2016-04-12 电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015105565.1A DE102015105565B4 (de) 2015-04-13 2015-04-13 Schaltung

Publications (2)

Publication Number Publication Date
DE102015105565A1 true DE102015105565A1 (de) 2016-10-13
DE102015105565B4 DE102015105565B4 (de) 2019-06-19

Family

ID=56986621

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015105565.1A Active DE102015105565B4 (de) 2015-04-13 2015-04-13 Schaltung

Country Status (3)

Country Link
US (1) US9892765B2 (de)
CN (1) CN106057224B (de)
DE (1) DE102015105565B4 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10022665A1 (de) * 1999-06-09 2001-02-01 Mitsubishi Electric Corp Halbleitereinrichtung
DE10106407A1 (de) * 2000-07-18 2002-02-14 Mitsubishi Electric Corp Schaltung zur Erzeugung einer internen Spannung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4052895B2 (ja) * 2002-08-07 2008-02-27 シャープ株式会社 メモリセル情報の読み出し回路および半導体記憶装置
CN100382419C (zh) * 2002-09-11 2008-04-16 三菱电机株式会社 电压检测电路和使用它的内部电压发生电路
US6696881B1 (en) * 2003-02-04 2004-02-24 Sun Microsystems, Inc. Method and apparatus for gate current compensation
US20070247885A1 (en) * 2006-04-25 2007-10-25 Renesas Technology Corp. Content addressable memory
US7446568B2 (en) * 2006-05-29 2008-11-04 Himax Technologies Limited Receiver start-up compensation circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10022665A1 (de) * 1999-06-09 2001-02-01 Mitsubishi Electric Corp Halbleitereinrichtung
DE10106407A1 (de) * 2000-07-18 2002-02-14 Mitsubishi Electric Corp Schaltung zur Erzeugung einer internen Spannung

Also Published As

Publication number Publication date
US9892765B2 (en) 2018-02-13
DE102015105565B4 (de) 2019-06-19
CN106057224A (zh) 2016-10-26
US20160300598A1 (en) 2016-10-13
CN106057224B (zh) 2019-08-06

Similar Documents

Publication Publication Date Title
DE68917900T2 (de) Spannungsreglerschaltung.
DE4037206C2 (de) Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung
DE60305736T2 (de) Speicherleseverstärker mit mindestens zwei bestimmten Widerständen
DE2555297C2 (de) Digitalschaltung mit Feldeffekttransistoren
DE69018948T2 (de) Differentieller C-MOS-Leserverstärker.
DE10112281B4 (de) Leseverstärkeranordnungen für eine Halbleiterspeichereinrichtung
DE10219649C1 (de) Differentielle Strombewerterschaltung und Leseverstärkerschaltung zum Bewerten eines Speicherzustands einer SRAM-Halbleiterspeicherzelle
DE2722757A1 (de) Dynamischer lese-auffrischdetektor
DE102012010224A1 (de) Stromabtastverstärker mitreplika-vorspannungsschema
DE4128918A1 (de) Leseverstaerker fuer nichtfluechtige halbleiterspeichereinrichtungen
DE102011118792A1 (de) Eigengetaktetes, Pegel- und Steilheitserkennung einsetzendes Stromintegrationsschema
DE3923632A1 (de) Versorgungsspannungswandler fuer hochverdichtete halbleiterspeichereinrichtungen
DE69629669T2 (de) Leseverfahren und -schaltung für nichtflüchtige Speicherzellen mit Entzerrerschaltung
DE102020130963B4 (de) Leseverstärker und betriebsverfahren für nichtflüchtigen speicher
DE2805664A1 (de) Dynamischer lese/schreib-randomspeicher
DE2901233A1 (de) Dynamischer lese-auffrischdetektor
DE112008000150T5 (de) Leseverstärker mit Stufen zur Reduktion einer Kapazitätsfehlanpassung in einer Stromspiegellast
DE10123879A1 (de) Substratpotential-Erfassungsschaltung und Substratpotential-Erzeugungsschaltung
DE3101520A1 (de) Monolithisch integrierter halbleiterspeicher
WO2004049348A1 (de) Sram-speicherzelle und verfahren zum kompensieren eines in die sram-speicherzelle fliessenden leckstroms
DE112014002148T5 (de) Speichervorrichtung mit dynamisch betriebenen Bezugsschaltungen
DE69723227T2 (de) Hochpräzisionsanalogleseschaltkreis für Speichermatrizen, insbesondere für Flash-Analogspeichermatrizen
DE112013007472T5 (de) Ausleseverstärker
DE3323446A1 (de) Eingangssignalpegelwandler fuer eine mos-digitalschaltung
EP0730214B1 (de) Stromspiegel in MOS-Technik mit weit aussteuerbaren Kaskodestufen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative