DE102015102050A1 - Analog-digital-umwandlung - Google Patents

Analog-digital-umwandlung Download PDF

Info

Publication number
DE102015102050A1
DE102015102050A1 DE102015102050.5A DE102015102050A DE102015102050A1 DE 102015102050 A1 DE102015102050 A1 DE 102015102050A1 DE 102015102050 A DE102015102050 A DE 102015102050A DE 102015102050 A1 DE102015102050 A1 DE 102015102050A1
Authority
DE
Germany
Prior art keywords
sample
digital
result
digital result
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015102050.5A
Other languages
English (en)
Other versions
DE102015102050B4 (de
Inventor
Peter Bogner
Herwig Wappis
Jens Barrenscheen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015102050A1 publication Critical patent/DE102015102050A1/de
Application granted granted Critical
Publication of DE102015102050B4 publication Critical patent/DE102015102050B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/121Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/18Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/186Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44Sequential comparisons in series-connected stages with change in value of analogue signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Es wird ein Verfahren offenbart. Ein Analogsignal wird unter Verwendung einer Abtast- und Halte-Schaltung abgetastet, um einen Abtastwert zu bilden. Der Abtastwert wird umgewandelt, um ein erstes digitales Ergebnis zu bilden. Der Abtastwert wird umgewandelt, um ein zweites digitales Ergebnis zu bilden.

Description

  • Bei Mikrosteuerungsanwendungen (z.B. in der Industrie, in Kraftfahrzeugen, in der Luftfahrt usw.) kann es sein, dass Analogsignale gleichzeitig in eine digitale Form umgewandelt und verarbeitet werden. Zum Beispiel können bei derartigen Anwendungen mehrere Sensoren Informationen hinsichtlich verschiedenster Aspekte von komplexen Systemen liefern, wobei die Sensoren an ihrem Ausgang Analogsignale bereitstellen. Mit der Entwicklung bei verschiedensten Technologien wird gewünscht, dass eine zunehmende Anzahl von analogen Kanälen gleichzeitig zur Verarbeitung in eine digitale Form umgewandelt wird. In einigen Fällen können mehrere analoge Kanäle zum Beispiel jeweils mehrere Analogsignale von mehreren Quellen transportieren.
  • Die zunehmende Anzahl analoger Eingangssignale zur Analog-Digital-Umwandlung kann zu einem hohen Grad an Komplexität im Hinblick auf die Abfolge der Umwandlungen oder zu einer vergrößerten Fläche führen, insbesondere, wenn verschiedene analoge Eingangssignale zu bestimmten Zeitpunkten, die sich sogar von Signal zu Signal unterscheiden können, abgetastet werden müssen.
  • Bei vielen Szenarien wird die Anzahl der unabhängigen ADU-Module (Analog-Digital-Umwandler-Module) erhöht, um eine unabhängige Abtastung und Umwandlung von Gruppen von Analogsignalen zu gestatten. Dies erhöht auch die Kosten und die Komplexität.
  • Typischerweise führt eine Zunahme der Menge der Analogsignale, die verarbeitet werden sollen, zum Einsatz einer erhöhten Anzahl von Analog-Digital-Umwandlern (ADUs). Doch diese Erhöhung der Anzahl der ADUs vergrößert die Fläche, die benötigt wird, um die ADUs für die Anwendung bereitzustellen, wie auch die Menge an Energie, die für ihren Betrieb verbraucht wird.
  • Die Aufgabe besteht darin, insbesondere eine verbesserte oder effizientere Möglichkeit für die Analog-Digital-Wandlung zu schaffen.
  • Diese Aufgabe wird gemäß den Merkmalen der unabhängigen Ansprüche gelöst. Bevorzugte Ausführungsformen sind insbesondere den abhängigen Ansprüchen entnehmbar.
  • Die hier vorgeschlagenen Beispiele können insbesondere auf wenigstens einer der folgenden Lösungen beruhen. Insbesondere könnten Kombinationen der folgenden Merkmale benutzt werden, um ein gewünschtes Ergebnis zu erreichen. Die Merkmale des Verfahrens könnten mit (einem) beliebigen Merkmal(en) der Vorrichtung, des Geräts oder des Systems kombiniert werden, oder umgekehrt.
  • Es wird ein Verfahren vorgeschlagen, umfassend:
    • – Abtasten eines Analogsignals an einer Abtast- und Halte-Schaltung, um einen Abtastwert zu bilden;
    • – Umwandeln des Abtastwerts, um ein erstes digitales Ergebnis zu bilden; und
    • – Umwandeln des Abtastwerts, um ein zweites digitales Ergebnis zu bilden.
  • Dieser Ansatz gestattet, effizient digitale Ergebnisse auf Basis eines einzelnen Abtastwerts eines Analogsignals zu erhalten. Die Umwandlungen können unterschiedliche Bezugssignale (z.B. Bezugsspannungen) oder identische Bezugssignale verwenden. Das Bezugssignal kann intern durch den Analog-Digital-Umwandler, in dem das Verfahren benutzt werden kann, oder extern, z.B. für Selbstdiagnose- oder Vergleichszwecke, bereitgestellt werden.
  • Es ist eine Weiterbildung, dass das Verfahren ferner umfasst:
    • – Verarbeiten des ersten digitalen Ergebnisses und des zweiten digitalen Ergebnisses zu einem kombinierten Ergebnis.
  • Es ist eine Weiterbildung, dass das Verarbeiten ein Mitteln des ersten digitalen Ergebnisses und des zweiten digitalen Ergebnisses umfasst.
  • Es ist eine Weiterbildung, dass das Verfahren ferner umfasst:
    • – Umwandeln des Abtastwerts, um wenigstens ein drittes digitales Ergebnis zu bilden; und
    • – Verarbeiten des ersten digitalen Ergebnisses, des zweiten digitalen Ergebnisses und des wenigstens einen dritten digitalen Ergebnisses.
  • Es wird angemerkt, dass mehrere Umwandlungen auf Basis eines Abtastwerts vorgenommen werden können. Die Anzahl der Umwandlungen ist nicht auf zwei oder drei beschränkt.
  • Es ist eine Weiterbildung, dass das Verfahren ferner umfasst:
    • – Umwandeln des Abtastwerts, um wenigstens ein drittes digitales Ergebnis zu bilden, solange eine Ladung, die in wenigstens einem abtastenden Kondensator gespeichert ist, für geeignete Ergebnisse sorgt.
  • Es ist eine Weiterbildung, dass das Verfahren ferner umfasst:
    • – Umwandeln des Abtastwerts, um das erste digitale Ergebnis zu bilden, auf Basis eines ersten Bezugssignals;
    • – Umwandeln des Abtastwerts, um das zweite digitale Ergebnis zu bilden, auf Basis eines zweiten Bezugssignals.
  • Jedes der Bezugssignale kann eine Bezugsspannung sein, die intern durch eine Vorrichtung, die die Umwandlung vornimmt, oder durch eine externe Signalquelle bereitgestellt werden kann. Das Bezugssignal kann zum Vergleich mit einem Abtastwert verwendet werden. Für mehrere Umwandlungen können identische oder unterschiedliche Bezugssignale verwendet werden.
  • Es ist eine Weiterbildung, dass das Verfahren in einem Analog-Digital-Umwandler angewendet wird, der im Wesentlichen ein Aufrechterhalten einer Ladung, die in wenigstens einem abtastenden Kondensator gespeichert ist, gestattet.
  • Es ist eine Weiterbildung, dass es sich bei dem Analog-Digital-Umwandler um eine der folgenden Arten handelt:
    • – einen Analog-Digital-Umwandler mit Sukzessive-Approximations-Register;
    • – einen Tracking-Analog-Digital-Umwandler;
    • – einen Flash-Analog-Digital-Umwandler.
  • Es ist eine Weiterbildung, dass das Verfahren ferner umfasst:
    • – Durchführen einer vollständigen Umwandlung, wenn der gesamte Abtastwert umgewandelt wird, um das erste digitale Ergebnis zu bilden; und
    • – Verwenden eines verringerten Umfangs, wenn der Abtastwert umgewandelt wird, um das zweite digitale Ergebnis zu bilden.
  • Der verringerte Umfang des Abtastwerts kann einer vorherbestimmten Anzahl von geringstwertigsten Bits (LSBs; LSB: "Least Significant Bit") entsprechen. Somit kann das zweite digitale Ergebnis die vorherbestimmte Anzahl von LSBs bereitstellen.
  • Es ist eine Weiterbildung, dass das Verfahren ferner umfasst:
    • – Verwenden eines ersten verringerten Umfangs, wenn der Abtastwert umgewandelt wird, um das erste digitale Ergebnis zu bilden;
    • – Verwenden eines zweiten verringerten Umfangs, wenn der Abtastwert umgewandelt wird, um das zweite digitale Ergebnis zu bilden; und
    • – Umwandeln des Abtastwerts, um ein drittes digitales Ergebnis zu bilden.
  • Somit kann das zweite digitale Ergebnis und/oder das dritte digitale Ergebnis verglichen mit dem ersten digitalen Ergebnis einen verringerten Umfang aufweisen. Es ist insbesondere eine Option, dass der verringerte Umfang des zweiten digitalen Ergebnisses und des dritten digitalen Ergebnisses jeweils eine Anzahl von LSBs des ersten digitalen Ergebnisses umfassen.
  • Es wird angemerkt, dass mehrere zusätzliche Umwandlungen mit dem gesamten Abtastwert und/oder einem verringerten Abtastwert vorgenommen werden können. Die Ergebnisse der Umwandlungen können auf verschiedene Weisen weiterverarbeitet werden.
  • Es ist eine Weiterbildung, dass der erste verringerte Umfang des Abtastwerts und der zweite verringerte Umfang des Abtastwerts identisch sind.
  • Es ist eine Weiterbildung, dass der erste verringerte Umfang des Abtastwerts und der zweite verringerte Umfang des Abtastwerts unterschiedlich sind.
  • Es ist eine Weiterbildung, dass das Verfahren ferner umfasst:
    • – Verwenden eines Sukzessive-Approximations-Algorithmus, wenn der Abtastwert umgewandelt wird, um das erste digitale Ergebnis zu bilden;
    • – Verwenden eines Sukzessive-Approximations-Algorithmus, wenn der Abtastwert umgewandelt wird, um das zweite digitale Ergebnis zu bilden.
  • Es ist eine Weiterbildung, dass das Umwandeln des Abtastwerts in einem Tracking-Modus vorgenommen wird.
  • Der Tracking-Modus kann pro Umwandlung ein LSB bereitstellen. Es ist eine andere Option, dass der Tracking-Modus nur zur Bildung des zweiten digitalen Ergebnisses verwendet wird.
  • Weiterhin wird eine Vorrichtung vorgeschlagen, umfassend:
    • – eine Abtast- und Halte-Schaltung, die eingerichtet ist, einen Abtastwert auf Basis eines Analogsignals zu bilden; und
    • – eine Verarbeitungseinheit, die eingerichtet ist, den Abtastwert umzuwandeln, um ein erstes digitales Ergebnis zu bilden, und den Abtastwert umzuwandeln, um ein zweites digitales Ergebnis zu bilden.
  • Es ist eine Weiterbildung, dass die Verarbeitungseinheit eine Analog-Digital-Umwandlungseinheit mit einem Komparator und einem Sukzessive-Approximations-Register umfasst, die eingerichtet sind, den Abtastwert sukzessive mit einem Bezugssignal zu vergleichen.
  • Es ist eine Weiterbildung, dass die Verarbeitungseinheit ausgestaltet ist, das erste digitale Ergebnis und das zweite digitale Ergebnis zu einem kombinierten Ergebnis zu verarbeiten.
  • Es ist eine Weiterbildung, dass die Verarbeitungseinheit ausgestaltet ist, einen gesamten Umfang zu verwenden, um den Abtastwert umzuwandeln, um das erste digitale Ergebnis zu bilden, und einen verringerten Umfang zu verwenden, um den Abtastwert umzuwandeln, um das zweite digitale Ergebnis zu bilden.
  • Es ist eine Weiterbildung, dass die Verarbeitungseinheit eingerichtet ist, einen gesamten Umfang einer Umwandlungsphase zu verwenden, um den Abtastwert umzuwandeln, um das erste digitale Ergebnis zu bilden, einen ersten verringerten Umfang der Umwandlungsphase zu verwenden, um den Abtastwert umzuwandeln, um das zweite digitale Ergebnis zu bilden, und einen zweiten verringerten Umfang der Umwandlungsphase zu verwenden, um den Abtastwert umzuwandeln, um ein drittes digitales Ergebnis zu bilden.
  • Es ist eine Weiterbildung, dass der erste verringerte Umfang und der zweite verringerte Umfang unterschiedlich sind.
  • Es ist eine Weiterbildung, dass die Verarbeitungseinheit eingerichtet ist, den Abtastwert zur Bildung des ersten digitalen Ergebnisses auf Basis eines ersten Bezugssignals umzuwandeln, und den Abtastwert zur Bildung des zweiten digitalen Ergebnisses auf Basis eines zweiten Bezugssignals umzuwandeln.
  • Auch wird eine Vorrichtung zur Bereitstellung digitaler Ergebnisse auf Basis eines Analogsignals angegeben, wobei diese Vorrichtung umfasst:
    • – Mittel zum Abtasten des Analogsignals an einer Abtast- und Halte-Schaltung, um einen Abtastwert zu bilden;
    • – Mittel zum Umwandeln des Abtastwerts, um ein erstes digitales Ergebnis zu bilden; und
    • – Mittel zum Umwandeln des Abtastwerts, um ein zweites digitales Ergebnis zu bilden.
  • Es wird ein Verfahren offenbart. Ein Analogsignal wird unter Verwendung einer Abtast- und Halte-Schaltung abgetastet, um einen Abtastwert zu bilden. Der Abtastwert wird umgewandelt, um ein erstes digitales Ergebnis zu bilden. Der Abtastwert wird umgewandelt, um ein zweites digitales Ergebnis zu bilden.
  • Eine Vorrichtung umfasst eine Abtast- und Halte-Schaltung und eine Verarbeitungseinheit. Die Abtast- und Halte-Schaltung ist dazu gestaltet, einen Abtastwert auf Basis eines Analogsignals zu bilden. Die Verarbeitungseinheit ist dazu gestaltet, den Abtastwert umzuwandeln, um ein erstes digitales Ergebnis zu bilden, und den Abtastwert umzuwandeln, um ein zweites digitales Ergebnis zu bilden.
  • Es wird eine Vorrichtung zur Bereitstellung digitaler Ergebnisse auf Basis eines Analogsignals bereitgestellt. Die Vorrichtung umfasst ein Mittel zum Abtasten des Analogsignals an einer Abtast- und Halte-Schaltung, um einen Abtastwert zu bilden, ein Mittel zum Umwandeln des Abtastwerts, um ein erstes digitales Ergebnis zu bilden, und ein Mittel zum Umwandeln des Abtastwerts, um ein zweites digitales Ergebnis zu bilden.
  • Unter Bezugnahme auf die Zeichnungen werden Ausführungsformen gezeigt und erläutert. Die Zeichnungen dienen zur Erläuterung des Grundprinzips, weshalb insbesondere Aspekte veranschaulicht sind, die für das Verständnis des Grundprinzips zweckdienlich sind. Die Zeichnungen sind nicht maßstabgetreu. In den Zeichnungen bezeichnen die gleichen Bezugszeichen ähnliche Merkmale.
  • 1 ist ein Blockdiagramm einer beispielhaften parallelen Analog-Digital-Umwandlungsanordnung nach einer beispielhaften Ausführung.
  • 2 ist ein Blockdiagramm einer beispielhaften seriellen Analog-Digital-Umwandlungsanordnung, die eine Eingangsschnittstelle und einen Ausgangsdemultiplexer umfasst, nach einer beispielhaften Ausführung.
  • 3 ist ein schematisches Diagramm einer beispielhaften seriellen Analog-Digital-Umwandlungsanordnung nach einer beispielhaften Ausführung.
  • 4 ist ein Ablaufdiagramm, das einen beispielhaften Prozess zur Bereitstellung einer Analog-Digital-Umwandlung mehrerer paralleler analoger Eingänge nach einer beispielhaften Ausführung veranschaulicht.
  • 5 zeigt ein beispielhaftes Timing-Diagramm (Zeitdiagramm), das eine Abtastphase und eine Umwandlungsphase umfasst.
  • 6 zeigt ein beispielhaftes Timing-Diagramm, das eine Abfolge von mehreren Umwandlungsphasen auf Basis einer Abtastphase umfasst.
  • 7 zeigt ein beispielhaftes Timing-Diagramm, das eine Abfolge von mehreren Umwandlungsphasen auf Basis einer Abtastphase umfasst, wobei die Umwandlungsphasen insbesondere unterschiedlich sein können.
  • Überblick
  • Repräsentative Ausführungen von Vorrichtungen und Techniken bieten eine Analog-Digital-Umwandlung von mehreren parallelen analogen Eingängen. Eine Eingangsschnittstelle ist eingerichtet, um die mehreren parallelen analogen Eingänge seriell zu ordnen, und ein Analog-Digital-Umwandler (ADU) ist eingerichtet, um die mehreren parallelen analogen Eingänge der Reihe nach in digitale Ergebnisse umzuwandeln. Bei einer Ausführung wird ein einzelner ADU verwendet, um Analogsignale von mehreren Kanälen in eine digitale Form umzuwandeln.
  • Bei einer beispielhaften Ausführung besteht die Schnittstelle aus passiven Komponenten. Zum Beispiel werden bei der Ausführung der Schnittstelle keine aktiven Komponenten (z.B. Verstärker usw.) verwendet. Bei einer anderen beispielhaften Ausführung ist eine Demultiplexkomponente eingerichtet, um Ausgänge des ADU zu einem oder mehreren parallelen Ausgangskanälen zu richten.
  • Die hier beschriebenen Beispiele können für verschiedene Arten von Analog-Digital-Umwandlungsanordnungen anwendbar sein. Techniken und Vorrichtungen werden unter Bezugnahme auf beispielhafte Analog-Digital-Umwandler(ADU)-Vorrichtungen oder -Systeme besprochen. Ausführungsformen können sich insbesondere auf Sukzessive-Approximations-ADU(SA-ADU)-Gestaltungen, auf eine beliebige von verschiedenen ADU-Vorrichtungsgestaltungen, -aufbauten, und dergleichen beziehen (z.B. Direktumwandlungs-ADU, Flash-ADU, Sägezahn-ADU, integrierender ADU (auch als Dual- oder Multislope-ADU bezeichnet), Gegenrampen-ADU, Pipeline-ADU, Sigma-Delta-ADU, zeitlich verschachtelter ADU, ADU mit FM-Zwischenschritt, usw.).
  • Nachstehend werden beispielhafte Ausführungen unter Verwendung mehrerer Beispiele ausführlicher erklärt. Obwohl hier und unten verschiedenste Ausführungen und Beispiele besprochen werden, können durch Kombinieren der Merkmale und Elemente einzelner Ausführungen und Beispiele weitere Ausführungen und Beispiele möglich sein.
  • Es wird ein Verfahren offenbart. Ein Analogsignal wird an einer Abtast- und Halte-Schaltung abgetastet, um einen Abtastwert zu bilden. Der Abtastwert wird umgewandelt, um ein erstes digitales Ergebnis zu bilden. Der Abtastwert wird umgewandelt, um ein zweites digitales Ergebnis zu bilden.
  • Eine Vorrichtung umfasst eine Abtast- und Halte-Schaltung und eine Verarbeitungseinheit. Die Abtast- und Halte-Schaltung ist so gestaltet, dass sie einen Abtastwert auf Basis eines Analogsignals bildet. Die Verarbeitungseinheit ist dazu/dafür eingerichtet, den Abtastwert umzuwandeln, um ein erstes digitales Ergebnis zu bilden, und dazu/dafür, den Abtastwert umzuwandeln, um ein zweites digitales Ergebnis zu bilden.
  • Es wird eine Vorrichtung zur Bereitstellung digitaler Ergebnisse auf Basis eines Analogsignals bereitgestellt. Die Vorrichtung umfasst ein Mittel zum Abtasten des Analogsignals an einer Abtast- und Halte-Schaltung, um einen Abtastwert zu bilden, ein Mittel zum Umwandeln des Abtastwerts, um ein erstes digitales Ergebnis zu bilden, und ein Mittel zum Umwandeln des Abtastwerts, um ein zweites digitales Ergebnis zu bilden.
  • Beispiel: Parallele ADU-Anordnung
  • 1 zeigt ein Blockdiagramm einer beispielhaften parallelen Analog-Digital-Umwandlungs(ADU)-Anordnung 100, worin die hier beschriebenen Techniken, Verfahren und Vorrichtungen angewendet werden können. Analogsignale (Ain0_0 bis AinN_N) werden an der Eingangsseite erhalten, durch mehrere ADUs 102 (ADU 0 bis ADU N) umgewandelt, und digitale Ergebniskanäle (Ergebnis 0, Ergebnis 1, und Ergebnis N) werden von den ADUs 102 ausgegeben. Bei verschiedenen Ausführungen kann jede beliebige Anzahl von analogen Eingängen (Ain0_0 bis AinN_N) durch jede beliebige Anzahl von ADUs 102 erhalten werden. Ferner können durch einen oder mehrere der ADUs 102 ein oder mehr digitale Ergebniskanäle (Ergebnis 0 bis Ergebnis N) ausgegeben werden. Bei verschiedenen Anwendungen kann eine Anzahl der ADUs 102 (ADU 0 bis ADU N) und/oder eine Anzahl der digitalen Ergebniskanäle (Ergebnis 0 bis Ergebnis N) durch eine Anzahl der Eingänge, die für eine Vorrichtung oder ein System (z.B. Steuerung, Prozessor usw.), die bzw. das die umgewandelten digitalen Ergebnisse (Ergebnis 0 bis Ergebnis N) erhält, verfügbar sind, bestimmt sein.
  • Ein digitales Ergebnis kann als digitale Approximation eines analogen Eingangs beschrieben werden. Zum Beispiel kann ein digitales Ergebnis eine digitale Darstellung enthalten, die an einem Zeitpunkt und/oder über eine gewählte Zeitdauer hinweg zu der Größe einer Spannung oder eines Stroms des analogen Eingangs proportional ist. Die digitale Darstellung kann auf verschiedene Weisen ausgedrückt werden (z.B. Basis-2-Binärcode, binärcodierte Dezimalzahl, Spannungswerte, elektrische oder Lichtimpulsattribute, und dergleichen).
  • Wie in 1 gezeigt kann die parallele ADU-Anordnung 100 eine Anzahl parallel eingerichteter ADUs 102 umfassen. Jeder ADU kann einen Kanal darstellen, wobei einige der analogen Eingänge (z.B. Ain0_0 bis Ain0_N) mit dem Kanal verbunden sind, einer oder mehrere der ADUs 102 (z.B. der ADU 0) mit dem Kanal verbunden ist bzw. sind, und einer oder mehrere entsprechende Ausgänge (z.B. der Ergebniskanal Ergebnis 0) ebenfalls mit dem Kanal verbunden ist bzw. sind. Bei alternativen Ausführungen kann eine parallele ADU-Anordnung 100 weniger, zusätzliche oder alternative Komponenten umfassen.
  • Es wird angemerkt, dass jeder der ADUs 102 die gleiche Anzahl von Eingangssignalen aufweisen kann; doch können wenigstens einige der ADUs 102 eine unterschiedliche Anzahl von Eingangssignalen X, Y und Z (d.h., Ain0_X, Ain1_Y, AinN_Z) aufweisen.
  • Bei einem anderen Beispiel wird zu jedem der ADUs 102 ein Timing-Steuersignal befördert, d.h., zu dem ADU 0 wird ein Timing-Steuersignal TC_0 befördert, zu dem ADU 1 wird ein Timing-Steuersignal TC_1 befördert, und zu dem ADU N wird ein Timing-Steuersignal TC_N befördert.
  • Beispiel: Serielle ADU-Anordnung
  • Nachstehend ist die serielle ADU-Anordnung insbesondere auf eine ADU-Anordnung für sequenzielle Umwandlungen gerichtet.
  • 2 ist ein Blockdiagramm einer beispielhaften seriellen Analog-Digital-Umwandlungs(ADU)-Anordnung 200. Bei der beispielhaften Ausführung können einige oder alle der Anzahl von parallelen ADUs 102 in einer parallelen ADU-Anordnung 100 durch eine Schnittstelle 202 und einen einzelnen ADU 102 ersetzt sein.
  • Zum Beispiel kann bei einer Anwendung, bei der ein oder mehr analoge Kanäle mit mehreren gleichzeitigen analogen Eingangssignalen in digitale Ergebnisse umgewandelt werden müssen, ein einzelner ADU 102 eingesetzt werden, um die mehreren Eingangssignale umzuwandeln, wobei eine Schnittstelle 202 eingerichtet ist, um die mehreren parallelen Eingänge seriell zu ordnen. Bei verschiedenen anderen Ausführungen können Kombinationen von einer oder mehreren seriellen ADU-Anordnungen 200 und einer oder mehreren parallelen ADU-Anordnungen 100 verwendet werden. Der Einsatz einer seriellen ADU-Anordnung 200 anstelle einer parallelen ADU-Anordnung 100 weist unter anderem die Vorteile einer Platzersparnis (d.h. die Fläche der Schaltungen) und der Stromersparnis auf.
  • Bei einer Ausführung umfasst eine beispielhafte serielle ADU-Anordnung 200 wie in 2 gezeigt eine Menge von Abtast- und Halte(AH)-Schaltungen 204, eine Multiplexschaltung (MUX) 206, und einen ADU 102. Die AH-Schaltungen 204 sind dazu eingerichtet, analoge Eingangssignale zu erhalten und die Signale abzutasten, wobei der Abtastwert ausgegeben wird. Die MUX-Schaltung 206 ist dazu eingerichtet, die Ausgänge von den AH-Schaltungen 204 zu erhalten und sie zu einer sequenziellen Form, z.B. auf einen einzelnen Kanal, zu multiplexen. Der ADU 102 kann die Abtastwerte sequenziell von der MUX-Schaltung 206 erhalten und die Abtastwerte in einer sequenziellen Reihenfolge in digitale Ergebnisse umwandeln. Bei einem Beispiel verbleiben die digitalen Ergebnisse in einer sequenziellen Form als Ausgang von dem ADU 102, z.B. ein Ergebnis nach dem anderen gemäß der Abfolge der Umwandlungen.
  • Bei einer weiteren beispielhaften Ausführung enthält die serielle ADU-Anordnung 200 zusätzlich einen Demultiplexer (DE-MUX) 208. Falls enthalten, demultiplext der Demultiplexer 208 einen gemeinsamen Ergebniskanal von dem ADU 102 und stellt er die digitalen Ausgänge an mehrere Ergebniskanäle (Ergebnis 0 bis Ergebnis N) wieder her. Für jedes der digitalen Ergebnisse wird ein digitaler Ausgang, der ein Ergebnis eines analogen Eingangs von einer der AH-Schaltungen 204 ist, zu einem Ergebniskanal, der mit dieser AH-Schaltung 204 verbunden ist, gerichtet, und so weiter. Entsprechend kann jeder Ergebniskanal wenigstens eine AH-Schaltung 204 und wenigstens einen zugehörigen Ausgang (z.B. Ergebnis) umfassen.
  • Wie oben besprochen sind die Techniken, Komponenten und Vorrichtungen, die hier in Bezug auf die serielle ADU-Anordnung 200 beschrieben sind, nicht auf die Darstellung von 2 beschränkt, und können auf andere ADU-Vorrichtungen und Gestaltungen angewendet werden, ohne von dem Umfang der Offenbarung abzuweichen. In einigen Fällen können zusätzliche oder alternative Komponenten verwendet werden, um die hier beschriebenen Techniken auszuführen. Ferner können die Komponenten in verschiedenen Kombinationen angeordnet und/oder kombiniert werden, während sie digitale Ergebniskanäle (Ergebnis 0 bis Ergebnis N) ergeben. Es versteht sich, dass eine serielle ADU-Anordnung 200 als Einzelgerät oder als Teil eines anderen Systems (z.B. mit anderen Komponenten, Systemen usw. vereinigt) ausgeführt werden kann.
  • Unter Bezugnahme auf 2 kann jede der mehreren AH-Schaltungen 204 dazu eingerichtet sein, ein oder mehr analoge Signale (Ain0_0 bis AinN_N) zu erhalten. Bei einer beispielhaften Ausführung können eine oder mehrere AH-Schaltungen 204 dazu eingerichtet sein, mehrere gleichzeitige analoge Eingangssignale (Ain0_0 bis AinN_N) zu erhalten. Es wird angemerkt, dass jede der AH-Schaltungen 204 die gleiche Anzahl von Eingangssignalen aufweisen kann; doch können wenigstens einige der AH-Schaltungen 204 eine andere Anzahl von Eingangssignalen X, Y und Z (d.h., Ain0_X, Ain1_Y, AinN_Z) aufweisen. Bei einer beispielhaften Ausführung werden die Eingangssignale für jede AH-Schaltung 204 multiplext und zu der MUX-Schaltung 206 weitergeleitet.
  • Bei einem anderen Beispiel wird zu jeder der AH-Schaltungen 204 ein Timing-Steuersignal befördert, d.h., zu der AH-Schaltung AH 0 wird ein Timing-Steuersignal TC_0 befördert, zu der AH-Schaltung AH 1 wird ein Timing-Steuersignal TC_1 befördert, und zu der AH-Schaltung AH N wird ein Timing-Steuersignal TC_N befördert. Nach einer Ausführungsform werden die Timing-Steuersignale TC_1 bis TC_N auch zu einer Einheit 209 geführt, die ein Umwandlungsanforderungssignal an den ADU 102 auslöst.
  • Bei einer beispielhaften Ausführung können die AH-Schaltungen 204 dazu eingerichtet sein, einen Abtastwert auf Basis wenigstens eines der erhaltenen mehreren Analogsignale (Ain0_0, bis AinN_N) auszugeben. Zum Beispiel können die AH-Schaltungen 204 ein eingegebenes Analogsignal (Ain0_0 bis AinN_N) abtasten und den Wert der Abtastung ausgeben.
  • Bei einer in 3 gezeigten beispielhaften Ausführung sind die AH-Schaltungen 204 passive Abtast- und Halte-Schaltungen. Die AH-Schaltungen 204 bestehen aus passiven Komponenten und weisen keine aktiven Komponenten (z.B. Verstärker usw.) auf. Bei dem in 3 gezeigten Beispiel umfasst die AH-0-Schaltung 204 einen Kondensator Csh, einen Schalter Sw_samp, und einen Schalter Sw_ref. Bei anderen beispielhaften Ausführungen kann eine AH-Schaltung 204 zusätzliche oder alternative passive Komponenten umfassen. Bei einer alternativen Ausführung kann eine AH-Schaltung 204 eine oder mehrere aktive Komponenten umfassen.
  • Wie in dem Schaltbild von 3 gezeigt wird ein analoges Eingangssignal wie etwa Ain0_0 an dem Kondensator Csh der Alt-Schaltung 204 abgetastet, indem ein Eingangsschalter zu dem Eingang (zum Beispiel bei Ain0_0) geschlossen wird und der Abtastschalter Sw_samp an der entgegengesetzten Seite des Kondensators Csh geschlossen wird. Das Ende der Abtastzeitdauer wird zum Beispiel durch Öffnen des Abtastschalters Sw_samp bestimmt. Nach dem Abtasten von Ain0_0 wird der Eingangsschalter (z.B. bei Ain0_0) geöffnet.
  • Bei einer beispielhaften Ausführungsform werden der Eingangsschalter (z.B. ein beliebiger der Schalter, die Ain0_0, Ain0_1, ..., Ain0_N an den Kondensator Csh anschließen können) wie auch die AH-Schaltung 204 über das Timing-Steuersignal TC_0 ausgelöst.
  • Bei diesem Beispiel wird der Kondensator Csh auf einen Wert geladen, der
    Ain0_0 – DC Init
    beträgt.
  • Dieser Wert entspricht einem "Abtastwert", der von der AH-Schaltung 204 an den MUX 206 und an den ADU 102 ausgegeben wird. Bei dem Beispiel kann die Spannung DC Init eine interne Initialisierungsspannung sein, die von dem Umwandlungsprozess und den analogen Eingängen (Ain0_0 bis AinN_N) unabhängig ist. Der Wert der Spannung DC Init kann sich insbesondere während der Umwandlung des analogen Eingangs (z.B. Ain0_0) aus dem Prozess löschen.
  • Bei einer beispielhaften Ausführung wird an der AH-Schaltung 204 ein Spannungsteiler (nicht gezeigt) eingesetzt, um dem ADU 102 zu gestatten, bei einem anderen Spannungspegel als dem Spannungspegel der analogen Eingangssignale zu arbeiten. Zum Beispiel kann der Spannungsteiler dazu eingerichtet sein, jedes der mehreren analogen Eingangssingale durch einen vorgewählten Wert zu teilen, um die analogen Eingangssignale zu skalieren. Bei einer solchen Ausführung ist der Abtastwert, der von der AH-Schaltung 204 ausgegeben wird, das Ergebnis des Spannungsteilers. Bei einer beispielhaften Ausführung kann der Kondensator Csh mit anderen Komponenten (z.B. Kondensatoren, Widerständen usw.) kombiniert werden, um den Spannungsteiler zu bilden. Genauer können die Kondensatoren Csh und Cdac (Cdac wird im Folgenden beschrieben) bei verschiedenen Ausführungen so gewählt (in der Größe bemessen) werden, dass eine gewünschte Skalierung der analogen Eingangssignale erzielt wird. Darüber hinaus kann bei verschiedenen Ausführungen ein ohmscher Spannungsteiler als Spannungsteiler verwendet werden, der dem ADU 102 vorausgeht oder direkt mit dem Eingang des ADU 102 verbunden ist. Bei einer Ausführung kann ein solcher ohmscher Spannungsteiler der AH-Schaltung 204 vorausgehen, ein Merkmal in der AH-Schaltung 204 sein, dem MUX 206 vorausgehen, oder ein Merkmal in dem MUX 206 sein.
  • Bei einer beispielhaften Ausführung ist die MUX-Schaltung 206 wie in 2 und 3 gezeigt dazu eingerichtet, mehrere Ausgänge von den mehreren AH-Schaltungen 204 zu erhalten und die Ausgänge sequenziell für die Umwandlung durch den ADU 102 verfügbar zu machen. Zum Beispiel kann die MUX-Schaltung 206 dazu eingerichtet sein, eine Anzahl von Abtastwerten, die den Abtastwert einer jeden der mehreren AH-Schaltungen 204 enthält, zu erhalten und sequenziell jeden Abtastwert der Menge von Abtastwerten an den ADU 102 auszugeben.
  • Bei einer Ausführung umfasst die MUX-Schaltung 206 wie in 3 gezeigt einen Multiplexschalter Sw_mux. Bei alternativen Ausführungen kann sich der Abtastschalter Sw_samp in der MUX-Schaltung 206 oder dergleichen befinden.
  • Wie in 3 gezeigt koppelt die MUX-Schaltung 206 die AH-Schaltung 204 (und den entsprechenden abgetasteten Wert) über den Multiplexschalter Sw_mux mit dem ADU 102. Bei verschiedenen Ausführungen ist mit jeder AH-Schaltung 204 in der seriellen ADU-Anordnung 200 ein Multiplexschalter Sw_mux verbunden. Die MUX-Schaltung 206 gestattet, dass mehrere AH-Schaltungen 204 für eine sequenzielle Umwandlung der Ausgänge der AH-Schaltungen 204 mit dem ADU 102 gekoppelt werden. Ferner kann für jede der AH-Schaltungen 204 die gleiche Abtastzeitdauer angewendet werden, indem die Abtastzeitdauer über den Abtastschalter Sw_samp gesteuert wird (d.h., der Schalter Sw_samp für eine Zeitdauer geschlossen wird, während mehrere AH-Schaltungen 204 mit eingegebenen Analogsignalen gekoppelt werden, und er geöffnet wird, um die Abtastzeit für jede der gekoppelten AH-Schaltungen 204 abzuschließen).
  • Bei einer Ausführungsform können die Timing-Steuersignale TC_0 bis TC_N für jede der AH-Schaltungen 204 einzeln eingestellt werden.
  • Wenn zum Beispiel AH 0 mit dem ADU 102 gekoppelt werden soll und der Abtastwert an dem Ausgang von AH 0 durch den ADU 102 umgewandelt werden soll, wird der mit AH 0 verbundene Multiplexschalter Sw_mux geschlossen. Bei einer Ausführung koppelt das Schließen von Sw_mux den Kondensator Csh mit einem Hochimpedanzknoten Cxxx des ADU 102, der sich an dem Eingang eines Komparators 302 des ADU 102 befinden kann.
  • Bei einer beispielhaften Ausführung wird zur Initialisierung der Umwandlung des abgetasteten Werts die Eingangsseite des Kondensators Csh durch Schließen des Schalters Sw_ref mit dem Bezugserdpotential des Eingangs gekoppelt. Diese Tätigkeit verursacht eine Spannungsverschiebung an dem Knoten Cxxx. Bei einem Beispiel leitet die Spannungsverschiebung einen Umwandlungsprozess in dem ADU 102 ein.
  • Bei einer beispielhaften Ausführung umfasst die Schnittstelle 202 die Komponenten der AH-Schaltungen 204 und der MUX-Schaltung 206. Bei anderen Ausführungen können die unter Bezugnahme auf die AH-Schaltungen 204 und den MUX 206 oder dergleichen besprochenen Komponenten anders verteilt oder integriert sein. Bei einer Ausführung sind die Komponenten der Schnittstelle 202 passive Komponenten.
  • Bei einer beispielhaften Ausführung ist der ADU 102 wie in 2 und 3 gezeigt dazu eingerichtet, jeden erhaltenen Abtastwert sequenziell in ein entsprechendes digitales Ergebnis umzuwandeln. Mit anderen Worten ist der ADU 102 dazu eingerichtet, die mehreren parallelen analogen Eingänge sequenziell in eine digitale Form umzuwandeln. Bei einer Ausführung ist der Ausgang des ADU 102 eine Abfolge von digitalen Ergebnissen, die der Abfolge der gemultiplexten Eingänge (d.h., der Abtastwerte, die von den AH-Schaltungen 204 ausgegeben werden) entspricht.
  • Bei einer beispielhaften Ausführung umfasst der ADU 102 einen Sukzessive-Approximations-ADU (SA-ADU). Bei einer anderen beispielhaften Ausführung umfasst der ADU 102 wie in 3 gezeigt einen SA-ADU vom Schaltkondensatortyp. Zum Beispiel umfasst der ADU 102 eine Digital-Analog-Umwandlungs(DAU)-Schaltung 305, die einen Schaltkondensator Cdac, den Komparator 302 und ein Sukzessive-Approximations-Register (SAR) 304 umfasst.
  • Die Schalter Sw_ref und Sw_mux können über das SAR 304 gesteuert werden.
  • Wie vorher beschrieben wird zur Initialisierung der Umwandlung des abgetasteten Werts durch den ADU 102 die Eingangsseite des Kondensators Csh durch Schließen des Schalters Sw_ref mit dem Bezugserdpotential des Eingangs (z.B. Ain0_0) gekoppelt. Diese Tätigkeit verursacht eine Spannungsverschiebung an dem Knoten Cxxx, bei dem es sich um den Hochimpedanzeingangsknoten des ADU 102 und des Komparators 302 handelt. Die Spannungsverschiebung wird durch einen Suchalgorithmus, der den Komparator 302 und das SAR 304 einbezieht, ausgeglichen. Der Kondensator Cdac ermöglicht die wie folgt beschriebene Suche. Bei einer Ausführung kann der Wert DC Init wie in 3 gezeigt zu dem Eingang des Komparators 302 addiert werden, wodurch die wie oben beschriebene Addition des Werts DC Init zu dem in den Kondensator Csh geladenen Abtastwert ausgelöscht wird.
  • Bei einer beispielhaften Ausführung verwendet der ADU 102 einen Sukzessive-Approximations(SA)-Algorithmus, um Abtastwerte über eine Binärsuche in digitale Ergebnisse umzuwandeln. Die Binärsuche wird durch einige oder alle möglichen Quantisierungsebenen durchgeführt, und kann schließlich an einem digitalen Signal für die Umwandlung konvergieren. Zum Beispiel wird unter Bezugnahme auf 3 das SAR 304 so initialisiert, dass das höchstwertigste Bit (MSB) gleich einer digitalen 1 ist. Dieser Digitalcode wird an die DAC-Schaltung (z.B. den Schaltkondensator Cdac und mehrere parallele Schalter, die Vref0 und Vref1 ermöglichen) ausgegeben, die den Digitalcode einem analogen Wert annähert. Bei einem Beispiel ist der analoge Wert an diesem Punkt einem aus Vref0 oder Vref1 geteilt durch 2 ungefähr gleich.
  • Die analoge Approximation von der DAC-Schaltung wird durch den Komparator 302 erhalten, um mit dem Abtastwert verglichen zu werden. Wenn die analoge Approximation größer als der Abtastwert ist, bringt der Komparator 302 das SAR 304 dazu, das MSB zu Null zu löschen, andernfalls verbleibt das Bit als 1.
  • Das nächste Bit (z.B. das nächsthöchstwertigste Bit) in dem SAR 304 wird auf 1 gesetzt, und die gleiche Prüfung vorgenommen, wobei die DAC-Schaltung eine analoge Approximation des neuen sich ergebenden Codes zu dem Komparator 302 führt. Wenn die analoge Approximation größer als der Abtastwert ist, bringt der Komparator 302 das SAR 304 dazu, dieses Bit zu Null zu löschen, andernfalls verbleibt das Bit als 1. Diese Binärsuche wird fortgesetzt, bis jedes Bit in dem SAR 302 verwendet wurde. Bei einer Ausführung ist der sich ergebende Code in dem SAR 304 das digitale Ergebnis (d.h., die digitale Umwandlung des Abtastwerts). Dieses digitale Ergebnis wird durch den ADU 102 über das SAR 304 ausgegeben.
  • Bei einer beispielhaften Ausführungsform vergleicht der Komparator 302 eine Spannung an dem Knoten Cxxx mit einer Spannung von einer früheren Messung an diesem Knoten Cxxx.
  • Die Auflösung des ADU 102 kann auf Basis eines Mindestspannungspegels, der nötig ist, um eine Veränderung in dem Ausgangcode (z.B. eine Löschung eines Bits von 1 zu 0 in dem SAR 304) zu verursachen, definiert sein. Zum Beispiel ist die Mindestspannung, die eine Veränderung in dem digitalen Code verursacht, das geringstwertigste Bit (LSB) des ADU 102. Diese Auflösung des ADU 102 ist die LSB-Spannung. Bei alternativen Ausführungen können andere Algorithmen verwendet werden, oder können Abwandlungen des (der) beschriebenen Algorithmus (Algorithmen) verwendet werden, um das digitale Ergebnis zu bestimmen.
  • Bei einer beispielhaften Ausführung arbeiten die Kernkomponenten des ADU 102 in einem Niederspannungsbereich. Zum Beispiel können der Komparator 302 und das SAR 304 dazu eingerichtet sein, bei 5 Volt, 3 Volt, 1,5 Volt, oder dergleichen zu arbeiten. Der Betrieb der Kernkomponenten des ADU 102 bei niedrigeren Spannungen kann bei einigen Ausführungen mit dem oben besprochenen Teilen der Spannung der eingegebenen Analogsignale kombiniert sein. Der Betrieb der Kernkomponenten bei niedrigeren Spannungen und/oder die Spannungsteilung der eingegebenen Analogsignale können zu einer Stromersparnis durch die serielle ADU-Anordnung 200 beitragen.
  • Bei einer beispielhaften Ausführung ist in der seriellen ADU-Anordnung 200 wie in 2 gezeigt ein Demultiplexer (DE-MUX) 208 enthalten. Bei einer Ausführung ist der DE-MUX 208 dazu eingerichtet, jedes digitale Ergebnis, das von dem ADU 102 ausgegeben wird, zu wenigstens einem von N parallelen Ergebniskanälen zu richten. Zum Beispiel demultiplext der DE-MUX 208 wie oben beschrieben das gemeinsame Ergebnis von dem ADU 102 und stellt die digitalen Ausgänge an den entsprechenden Ergebniskanal wieder her. Mit anderen Worten wird ein digitaler Ausgang, der ein Ergebnis eines analogen Eingangs von einer der AH-Schaltungen 204 ist, zu einem mit dieser AH-Schaltung 204 verbundenen Ergebniskanal gerichtet (z.B. wird der digitale Ergebniskanal Ergebnis 0 zu dem Ergebniskanal gerichtet, der mit der AH-Schaltung AH 0 verbunden ist). Entsprechend erhält die serielle ADU-Anordnung 200 mit einem DE-MUX 208 mehrere parallele Eingänge und gibt mehrere parallele Ergebnisse aus.
  • Bei verschiedenen Ausführungen können zusätzliche oder alternative Komponenten verwendet werden, um die offenbarten Techniken und Anordnungen zu erreichen.
  • Beispielhafter Prozess
  • 4 ist ein Ablaufdiagramm, das einen beispielhaften Prozess oder ein Verfahren 400 zur Bereitstellung einer Analog-Digital-Umwandlung mehrerer paralleler analoger Eingänge nach einer Ausführungsform veranschaulicht. Das Verfahren 400 beschreibt das Koppeln einer Eingangsschnittstelle mit einem einzelnen Analog-Digital-Umwandler (ADU) (wie etwa dem ADU 102). Zum Beispiel kann die Schnittstelle mehrere parallele Abtast- und Halte(AH)-Schaltungen (wie etwa die AH-Schaltungen 204) umfassen. Der ADU kann dazu eingerichtet sein, Abtastwerte, die von der Schnittstelle (z.B. den mehreren parallelen AH-Schaltungen) ausgegeben werden, sequenziell in digitale Ergebnisse umzuwandeln. Bei einem Beispiel sind mehrere parallele AH-Schaltungen über eine Multiplexschaltung (wie etwa die MUX-Schaltung 206), die eingerichtet ist, um die Abtastwerte in eine sequenzielle Form zu ordnen, mit dem ADU gekoppelt. Das Verfahren 400 wird unter Bezugnahme auf 1 bis 3 beschrieben, doch versteht sich, dass andere Anordnungen und Abwandlungen der obigen Anordnungen mit dem Verfahren 400 verwendet werden können.
  • Die Reihenfolge, in der das Verfahren/der Prozess beschrieben ist, soll nicht als Beschränkung angesehen werden, und jede beliebige Anzahl der beschriebenen Prozessblöcke kann in jeder beliebigen Reihenfolge kombiniert werden, um den Prozess oder alternative Prozesse auszuführen. Zudem können einzelne Blöcke aus dem Prozess beseitigt werden, ohne von dem Geist und dem Umfang des hier beschriebenen Gegenstands abzuweichen. Darüber hinaus kann der Prozess in allen beliebigen passenden Materialien oder Kombinationen davon ausgeführt werden, ohne von dem Umfang des hier beschriebenen Gegenstands abzuweichen.
  • Bei einem Block 402 umfasst das Verfahren 400 das Abtasten eines ersten Analogsignals an einer ersten Abtast- und Halte(AH)-Schaltung, um einen ersten Abtastwert zu bilden.
  • Bei einem Block 404 umfasst das Verfahren 400 das Abtasten eines zweiten Analogsignals an einer zweiten AH-Schaltung, um einen zweiten Abtastwert zu bilden. Bei verschiedenen Ausführungen sind das erste und das zweite Analogsignal parallele Eingangssignale. Bei einer Ausführung umfasst der Prozess das gleichzeitige oder wenigstens teilweise gleichzeitige Abtasten des ersten und des zweiten Analogsignals.
  • Bei einer beispielhaften Ausführung werden das erste und das zweite Analogsignal unter Verwendung passiver Komponenten und/oder Schaltungen abgetastet. Zum Beispiel können das erste und das zweite Analogsignal über einen Kondensator (wie etwa den Kondensator Csh) abgetastet werden. Ein oder mehr Schalter können verwendet werden, um die Abtastung einzuleiten und die Abtastzeitdauer zu bestimmen.
  • Bei einer beispielhaften Ausführung umfasst das Verfahren das Teilen eines Werts des ersten Analogsignals und/oder des zweiten Analogsignals durch einen vorgewählten Wert, um das erste Analogsignal und/oder das zweite Analogsignal zu skalieren. Zum Beispiel kann der Wert des ersten und/oder des zweiten Analogsignals ein Spannungspegel sein. Bei einer Ausführung kann das erste Analogsignal und/oder das zweite Analogsignal über einen oder mehrere kapazitive, ohmsche oder kombinierte Spannungsteiler (z.B. Spannungsteiler, die kapazitive und ohmsche Elemente aufweisen) skaliert werden.
  • Bei einem Block 406 umfasst das Verfahren 400 das Multiplexen des ersten Abtastwerts und des zweiten Abtastwerts. Zum Beispiel können der erste und der zweite Abtastwert in eine Abfolge geordnet werden. Bei einer Ausführung werden der erste und der zweite Abtastwert über Multiplexschalter gemultiplext. Bei einem Beispiel weist jede AH-Schaltung einen zugehörigen Multiplexschalter auf, der dazu eingerichtet ist, die AH-Schaltung mit dem ADU zu koppeln, und die Abtastwerte mit dem Eingang des ADU zu koppeln. Bei einer alternativen Ausführung können sich mehrere AH-Schaltungen einen oder mehrere Multiplexschalter teilen.
  • Bei einem Block 408 umfasst das Verfahren 400 das sequenzielle Umwandeln des ersten Abtastwerts, um ein erstes digitales Ergebnis zu bilden, und des zweiten Abtastwerts, um ein zweites digitales Ergebnis zu bilden, über einen Analog-Digital-Umwandler (ADU). Bei einer Ausführung erfolgt die Umwandlung des ersten Abtastwerts, um ein erstes digitales Ergebnis zu bilden, und die Umwandlung des zweiten Abtastwerts, um ein zweites digitales Ergebnis zu bilden, unter Verwendung eines Sukzessive-Approximations-Algorithmus. Bei alternativen Ausführungen werden andere Arten von Algorithmen verwendet, um den ersten und den zweiten Abtastwert umzuwandeln, und/oder können andere Arten von ADUs eingesetzt werden.
  • Bei einer beispielhaften Ausführung befinden sich das erste und das zweite Analogsignal unter mehreren Analogsignalen, die durch mehrere AH-Schaltungen erhalten werden. Zum Beispiel umfasst der Prozess bei einer Ausführung das Abtasten eines dritten Analogsignals an einer dritten Abtast- und Halte(AH)-Schaltung, um einen dritten Abtastwert zu bilden; das Multiplexen des dritten Abtastwerts mit dem ersten Abtastwert und dem zweiten Abtastwert; und das sequenzielle Umwandeln des dritten Abtastwerts über den ADU in einer Reihe mit dem ersten Abtastwert und dem zweiten Abtastwert, um ein drittes digitales Ergebnis zu bilden.
  • Bei einer anderen beispielhaften Ausführung kann das Verfahren 400 das Erhalten mehrerer analoger Eingänge an der ersten AH-Schaltung und/oder der zweiten AH-Schaltung, das Abtasten der mehreren analogen Eingänge, um mehrere Abtastwerte zu bilden, das Multiplexen der mehreren Abtastwerte, und das sequenzielle Umwandeln der mehreren Abtastwerte über den ADU, um digitale Ergebnisse zu bilden, umfassen.
  • Bei einer beispielhaften Ausführung kann das Verfahren 400 das Demultiplexen des ersten digitalen Ergebnisses an einen ersten Ergebniskanal und des zweiten digitalen Ergebnisses an einen zweiten Ergebniskanal umfassen. Bei einer weiteren Ausführung ist jede AH-Schaltung mit einem Eingangskanal verbunden, und wird jeder Ausgang des ADU zu einem Ergebniskanal gerichtet (z.B. gedemultiplext), der mit der entsprechenden AH-Schaltung, welche den Abtastwert, der dem Ausgang entspricht, bereitgestellt hat, verbunden ist. Bei einer Ausführung ist ein Demultiplexer mit dem Ausgang des ADU gekoppelt, um die Ausgänge des ADU zu demultiplexen.
  • Bei verschiedenen Ausführungen kann das Verfahren 400 das Speichern des ersten digitalen Ergebnisses und/oder des zweiten digitalen Ergebnisses (und/oder des dritten digitalen Ergebnisses, aufeinanderfolgender digitaler Ergebnisse, usw.) in einem oder mehreren Speicherregistern umfassen. Bei einer beispielhaften Ausführung kann jeder Eingangskanal mit einem gesonderten Speicherregister verbunden sein. Zum Beispiel können die digitalen Ergebnisse von dem Ausgang des ADU in Speicherregister, die ihren zugehörigen Eingangskanälen entsprechen, gedemultiplext werden.
  • Bei alternativen Ausführungen können in dem Verfahren 400 andere Techniken in verschiedenen Kombinationen enthalten sein und innerhalb des Umfangs der Offenbarung bleiben.
  • Beispiel: Mehrere Umwandlungen auf Basis einer einzelnen Abtastphase
  • In Vorrichtungen, z.B. Halbleitervorrichtungen, Mikrosteuerungen usw., die eine Analog-Digital-Umwandlungsfunktionalität bereitstellen, können zwei Zeitabfolgen verwendet werden:
    • (a) eine Abtastphase: Anschließen eines abtastenden Kondensators an einen Eingang am Beginn der Abtastphase, Öffnen eines Eingangsschalters zu einem (z.B. (vorher)bestimmten) Abtastzeitpunkt (z.B., um ein Ende der Abtastphase zu bestimmen).
    • (b) eine Umwandlungsphase: Anschließen eines Suchkondensators an eine Bezugsspannung und Verändern einer digitalen Kombination einer Rückkopplungs-Digital-Analog-Umwandlung (DAU), um ein passendes Umwandlungsergebnis zu finden.
  • Im Hinblick auf 3 kann der abtastende Kondensator der Kondensator Csh sein, kann der Eingangsschalter der Anschluss an das Analogsignal (Ain0_0 bis Ain0_N) sein, kann der Suchkondensator der Kondensator Cdac sein, kann die Bezugsspannung DC Init sein, und kann die Rückkopplungs-DAU-Veränderung über das SAR 304, das die an den Kondensator Cdac angelegte Spannung steuert, geliefert werden.
  • Die Abfolge der Abtastphase und der Umwandlungsphase kann in verschiedenen Arten von ADUs, insbesondere in SAR ADUs, benutzt werden.
  • 5 zeigt ein beispielhaftes Timing-Diagramm, das eine Abtastphase 501 und eine Umwandlungsphase 502 umfasst.
  • Das gezeigte Beispiel kann verwendet werden, um das Rauschen in der Bezugsspannung zu verringern. Zudem können Beispiele eine effiziente Selbstdiagnose einführen, um ein Sicherheitsintegritätslevel bereitzustellen. Eine derartige Selbstdiagnose kann die Bezugsspannung effizient steuern, überwachen oder benutzen.
  • Die gezeigten Ausführungsformen können einen Schaltkondensator benutzen, wobei die Eingangsspannung des ADU wenigstens teilweise in dem abtastenden Kondensator gespeichert wird. Falls der Umwandlungsprozess die gespeicherte Ladung nicht zerstört, ist es möglich, mehrere Umwandlungsprozesse auf eine einzelne Abtastung anzuwenden.
  • Es gibt mehrere Arten von ADUs, die eine nicht ladungszerstörende Umwandlung gestatten, z.B. den SAR ADU, den Tracking-ADU, den Flash-ADU usw.
  • 6 zeigt ein beispielhaftes Timing-Diagramm, das eine Abfolge von mehreren Umwandlungsphasen auf Basis einer Abtastphase umfasst.
  • Nach einer Abtastphase 601 werden auf den abgetasteten Wert zwei Umwandlungsphasen 603 und 604 angewendet. Die Abfolge, die die Umwandlungsphasen 603 und 604 umfasst, kann den gleichen Bezug verwenden, und die Ergebnisse der Umwandlungsphasen 603 und 604 können insbesondere weiterverarbeitet wie z.B. gemittelt werden. Das gleiche kann für eine anschließende Abtastphase 602 gelten.
  • Es wird angemerkt, dass die Anzahl der Umwandlungen, die eine einzelne Abtastphase benutzen, nicht auf zwei beschränkt ist. Es ist daher machbar, mehrere Umwandlungsphasen auf Basis einer einzelnen Abtastphase durchzuführen, insbesondere, solange die in dem abtastenden Kondensator gespeicherte Ladung noch geeignet und insbesondere genau genug ist, um passende Ergebnisse zu gestatten.
  • Die Umwandlungsphase 603 kann auf eine Bezugsspannung A angewendet werden, und die Umwandlungsphase 604 kann auf eine Bezugsspannung B angewendet werden. Dies ermöglicht redundante Umwandlungen 603 und 604 an unterschiedlichen Bezugsspannungen A und B, die z.B. für Selbstdiagnosezwecke benutzt werden können.
  • Somit benutzt das gezeigte Beispiel mehrere Umwandlungsschritte, die auf einer einzelnen Abtastung der Eingangsspannung beruhen. Die mehreren Umwandlungsschritte können benutzt werden, um Rauschen an dem Bezug oder dem Komparator zu verringern. Außerdem können die mehreren Umwandlungsschritte für eine (redundante) Selbstdiagnose verwendet werden, z.B. durch das Vornehmen von Umwandlungen mit unterschiedlichen Bezugsquellen. Zum Beispiel kann eine Bezugsquelle für einen anschließenden (z.B. zweiten) Umwandlungsschritt, der von dem vorherigen (z.B. ersten) Ergebnis abhängt, verwendet werden.
  • 7 zeigt ein beispielhaftes Timing-Diagramm, das eine Abfolge von mehreren Umwandlungsphasen auf Basis einer Abtastphase umfasst, wobei die Umwandlungsphasen insbesondere unterschiedlich sein können. Dieses Beispiel gestattet auch eine effiziente Verringerung des Rauschens der Bezugsspannung.
  • Auf Basis einer Abtastphase 701 wird eine Umwandlungsphase 702 vorgenommen. Diese Umwandlungsphase 702 kann eine "normale", d.h., vollständige Umwandlung oder ein gesamter Umfang sein. Nach dieser Umwandlungsphase 702 werden drei Umwandlungsphasen 703, 704 und 705 mit einem verringerten Umfang des Eingangssignals vorgenommen. Die Umwandlungsphasen 703 bis 705 können für eine LSB-Umwandlung verwendet werden (sie werden auch als "LSB-Umwandlungsphasen" bezeichnet). Somit kann in jeder der Umwandlungsphasen 703 bis 705 eine Anzahl von LSBs (z.B. acht LSBs) umgewandelt werden. Außerdem kann in jeder der Umwandlungsphasen 703 bis 705 eine unterschiedliche Anzahl von LSBs umgewandelt werden.
  • Vorteilhaft können die LSB-Umwandlungsphasen in einem Suchfenster um die Umwandlungsphase 702 angewendet werden, was zu einer eingeschränkten Schwankung der LSB-Umwandlungsphasen aufgrund von Rauschen führt.
  • Dieser Ansatz kann in einem SAR ADU verwendet werden und wird zu einem schnelleren Gesamtansatz zur Erreichung des (der) Umwandlungsergebnisse(s) führen. Das Endergebnis der Umwandlung kann einer Mittelung der Umwandlungsphasen 703 bis 705 unterzogen werden.
  • Bei einigen Arten von ADUs kann der Abtastkondensator von dem Suchkondensator getrennt sein (z.B. bei ADUs mit passivem Abtasten und Halten), was die Gestaltungsmöglichkeiten zur Anwendung des vorgeschlagenen Ansatzes vermehren kann. Doch mehrere Umwandlungsschritte können auch an Architekturen vorgenommen werden, bei denen der Abtastkondensator mit dem Suchkondensator identisch ist.
  • Ferner kann die zweite Umwandlungsphase (auch die LSB-Umwandlungsphasen) auf einen unterschiedlichen Bezug (z.B. Spannung) angewendet werden, wobei der Wert des Bezugs von dem ersten Ergebnis abhängen kann. Dies gestattet eine Erhöhung der Auflösung des erzielten Ergebnisses.
  • Bei einer beispielhaften Ausführungsform kann eine erste Abfolge von Umwandlungen an dem Ende der Abtastphase für ein erstes Eingangssignal begonnen werden, und kann eine zweite (z.B. unterschiedliche) Umwandlungsabfolge an dem Ende der Abtastphase für einen zweiten Eingangskanal begonnen werden.
  • Es ist auch eine Option, dass eine erste Abfolge von Umwandlungen nach dem Ende der Abtastphase eines Eingangskanals begonnen wird, und eine zweite (unterschiedliche) Abfolge von Umwandlungen nach dem Ende einer anschließenden Abtastphase an dem gleichen Eingangskanal begonnen werden kann.
  • Es ist insbesondere eine Option, dass die Umwandlungsphasen für verschiedene Abtastphasen verschachtelt sind. Somit können mehrere Umwandlungen für eine Abtastung (auf Basis einer oder mehrerer Abtastphasen) oder für mehrere Abtastungen vorgenommen werden. Es kann insbesondere eine Option sein, mehr als einen ADU bereitzustellen, um parallel mehr als eine Umwandlungsanforderung auszulösen. Die Umwandlungsanforderungen können auf die Abtastung als Ganzes oder auf einen Teil der Abtastung, z.B. einen verringerten Umfang der Abtastung (z.B. eine Anzahl von k geringsten Bits), gerichtet sein.
  • Die gezeigte Lösung bietet insbesondere den Vorteil, dass Umwandlungen und/oder teilweise Umwandlungen ohne die Notwendigkeit einer neuen Abtastphase (nacheinander) wiederholt werden können. Die Ergebnisse der Umwandlungen und/oder teilweisen Umwandlungen können verarbeitet, z.B. numerisch kombiniert, werden, für eine weitere (spätere) Verarbeitung gespeichert werden, usw.
  • Obwohl verschiedene beispielhafte Ausführungsformen offenbart wurden, wird Fachleuten offensichtlich sein, dass verschiedene Änderungen und Abwandlungen, die einige der Vorteile erzielen werden, vorgenommen werden können, ohne von dem Geist und dem Umfang der Erfindung abzuweichen. Es wird für Durchschnittsfachleute klar ersichtlich sein, dass ein passender Ersatz durch andere Komponenten, die die gleichen Funktionen durchführen, möglich ist. Es sollte erwähnt werden, dass Merkmale, die unter Bezugnahme auf eine bestimmte Figur erklärt wurden, selbst in jenen Fällen, in denen dies nicht ausdrücklich erwähnt wurde, mit Merkmalen anderer Figuren kombiniert werden können. Ferner können die Verfahren entweder unter Verwendung der passenden Prozessorbefehle zur Gänze in Softwareausführungen erzielt werden, oder in Hybridausführungen, die eine Kombination aus Hardwarelogik und Softwarelogik verwenden, um die gleichen Ergebnisse zu erzielen. Diese Abwandlungen an dem erfinderischen Konzept sollen durch die beiliegenden Ansprüche abgedeckt werden.

Claims (21)

  1. Verfahren, umfassend: – Abtasten eines Analogsignals an einer Abtast- und Halte-Schaltung, um einen Abtastwert zu bilden; – Umwandeln des Abtastwerts, um ein erstes digitales Ergebnis zu bilden; und – Umwandeln des Abtastwerts, um ein zweites digitales Ergebnis zu bilden.
  2. Verfahren nach Anspruch 1, ferner umfassend: – Verarbeiten des ersten digitalen Ergebnisses und des zweiten digitalen Ergebnisses zu einem kombinierten Ergebnis.
  3. Verfahren nach Anspruch 2, bei dem das Verarbeiten ein Mitteln des ersten digitalen Ergebnisses und des zweiten digitalen Ergebnisses umfasst.
  4. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: – Umwandeln des Abtastwerts, um wenigstens ein drittes digitales Ergebnis zu bilden; und – Verarbeiten des ersten digitalen Ergebnisses, des zweiten digitalen Ergebnisses und des wenigstens einen dritten digitalen Ergebnisses.
  5. Verfahren nach Anspruch 4, ferner umfassend: – Umwandeln des Abtastwerts, um wenigstens ein drittes digitales Ergebnis zu bilden, solange eine Ladung, die in wenigstens einem abtastenden Kondensator gespeichert ist, für geeignete Ergebnisse sorgt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: – Umwandeln des Abtastwerts, um das erste digitale Ergebnis zu bilden, auf Basis eines ersten Bezugssignals; – Umwandeln des Abtastwerts, um das zweite digitale Ergebnis zu bilden, auf Basis eines zweiten Bezugssignals.
  7. Verfahren nach Anspruch 1, wobei das Verfahren in einem Analog-Digital-Umwandler angewendet wird, der im Wesentlichen ein Aufrechterhalten einer Ladung, die in wenigstens einem abtastenden Kondensator gespeichert ist, gestattet.
  8. Verfahren nach Anspruch 7, wobei es sich bei dem Analog-Digital-Umwandler um eine der folgenden Arten handelt: – einen Analog-Digital-Umwandler mit Sukzessive-Approximations-Register; – einen Tracking-Analog-Digital-Umwandler; – einen Flash-Analog-Digital-Umwandler.
  9. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: – Durchführen einer vollständigen Umwandlung, wenn der gesamte Abtastwert umgewandelt wird, um das erste digitale Ergebnis zu bilden; und – Verwenden eines verringerten Umfangs, wenn der Abtastwert umgewandelt wird, um das zweite digitale Ergebnis zu bilden.
  10. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: – Verwenden eines ersten verringerten Umfangs, wenn der Abtastwert umgewandelt wird, um das erste digitale Ergebnis zu bilden; – Verwenden eines zweiten verringerten Umfangs, wenn der Abtastwert umgewandelt wird, um das zweite digitale Ergebnis zu bilden; und – Umwandeln des Abtastwerts, um ein drittes digitales Ergebnis zu bilden.
  11. Verfahren nach Anspruch 10, bei dem der erste verringerte Umfang des Abtastwerts und der zweite verringerte Umfang des Abtastwerts identisch sind.
  12. Verfahren nach Anspruch 10, bei dem der erste verringerte Umfang des Abtastwerts und der zweite verringerte Umfang des Abtastwerts unterschiedlich sind.
  13. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: – Verwenden eines Sukzessive-Approximations-Algorithmus, wenn der Abtastwert umgewandelt wird, um das erste digitale Ergebnis zu bilden; – Verwenden eines Sukzessive-Approximations-Algorithmus, wenn der Abtastwert umgewandelt wird, um das zweite digitale Ergebnis zu bilden.
  14. Verfahren nach Anspruch 13, wobei das Umwandeln des Abtastwerts in einem Tracking-Modus vorgenommen wird.
  15. Vorrichtung, umfassend: – eine Abtast- und Halte-Schaltung, die eingerichtet ist, einen Abtastwert auf Basis eines Analogsignals zu bilden; und – eine Verarbeitungseinheit, die eingerichtet ist, den Abtastwert umzuwandeln, um ein erstes digitales Ergebnis zu bilden, und den Abtastwert umzuwandeln, um ein zweites digitales Ergebnis zu bilden.
  16. Vorrichtung nach Anspruch 15, bei der die Verarbeitungseinheit eine Analog-Digital-Umwandlungseinheit mit einem Komparator und einem Sukzessive-Approximations-Register umfasst, die eingerichtet sind, den Abtastwert sukzessive mit einem Bezugssignal zu vergleichen.
  17. Vorrichtung nach einem der Ansprüche 15 oder 16, bei der die Verarbeitungseinheit ausgestaltet ist, das erste digitale Ergebnis und das zweite digitale Ergebnis zu einem kombinierten Ergebnis zu verarbeiten.
  18. Vorrichtung nach einem der Ansprüche 15 bis 17, bei der die Verarbeitungseinheit ausgestaltet ist, einen gesamten Umfang zu verwenden, um den Abtastwert umzuwandeln, um das erste digitale Ergebnis zu bilden, und einen verringerten Umfang zu verwenden, um den Abtastwert umzuwandeln, um das zweite digitale Ergebnis zu bilden.
  19. Vorrichtung nach einem der Ansprüche 15 bis 18, bei der die Verarbeitungseinheit eingerichtet ist, einen gesamten Umfang einer Umwandlungsphase zu verwenden, um den Abtastwert umzuwandeln, um das erste digitale Ergebnis zu bilden, einen ersten verringerten Umfang der Umwandlungsphase zu verwenden, um den Abtastwert umzuwandeln, um das zweite digitale Ergebnis zu bilden, und einen zweiten verringerten Umfang der Umwandlungsphase zu verwenden, um den Abtastwert umzuwandeln, um ein drittes digitales Ergebnis zu bilden.
  20. Vorrichtung nach Anspruch 19, wobei der erste verringerte Umfang und der zweite verringerte Umfang unterschiedlich sind.
  21. Vorrichtung nach einem der Ansprüche 15 bis 20, bei der die Verarbeitungseinheit eingerichtet ist, den Abtastwert zur Bildung des ersten digitalen Ergebnisses auf Basis eines ersten Bezugssignals umzuwandeln, und den Abtastwert zur Bildung des zweiten digitalen Ergebnisses auf Basis eines zweiten Bezugssignals umzuwandeln.
DE102015102050.5A 2014-02-14 2015-02-12 Analog-digital-umwandlung Active DE102015102050B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/181,150 US9236878B2 (en) 2014-02-14 2014-02-14 Analog-to-digital conversion
US14/181,150 2014-02-14

Publications (2)

Publication Number Publication Date
DE102015102050A1 true DE102015102050A1 (de) 2015-08-20
DE102015102050B4 DE102015102050B4 (de) 2021-06-10

Family

ID=53759077

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015102050.5A Active DE102015102050B4 (de) 2014-02-14 2015-02-12 Analog-digital-umwandlung

Country Status (3)

Country Link
US (1) US9236878B2 (de)
CN (1) CN104852742B (de)
DE (1) DE102015102050B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202016105554U1 (de) * 2016-10-06 2018-01-09 Tridonic Gmbh & Co Kg Adaptive Analog-Digital-Umsetzerschaltung

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256831B2 (en) 2016-09-21 2019-04-09 Analog Devices Global Method and apparatus to reduce effect of dielectric absorption in SAR ADC
US9998138B1 (en) 2017-09-21 2018-06-12 Qualcomm Incorporated Time-multiplexed successive approximation register (SAR) analog-to-digital converter (ADC) circuits for multi-channel receivers
US10411917B2 (en) * 2017-12-04 2019-09-10 Credo Technology Group Limited Linear feedback equalization
US10447292B1 (en) 2018-08-27 2019-10-15 Qualcomm Incorporated Multiple-bit parallel successive approximation register (SAR) analog-to-digital converter (ADC) circuits
US10425095B1 (en) 2018-08-27 2019-09-24 Qualcomm Incorporated Multiple-bit parallel successive approximation (SA) flash analog-to-digital converter (ADC) circuits
US10333544B1 (en) 2018-09-19 2019-06-25 Qualcomm Incorporated Digital-to-analog converter (DAC) circuits employing resistor rotator circuits configured to be included in analog-to-digital converter (ADC) circuits
CN111988041B (zh) * 2020-07-03 2024-03-22 上海美仁半导体有限公司 模数转换的动态输出方法、装置、芯片及家用电器
CN115643819A (zh) * 2021-05-19 2023-01-24 京东方科技集团股份有限公司 模数转换电路、集成芯片、显示装置及模数转换方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751673A (en) 1982-03-22 1988-06-14 The Babcock & Wilcox Company System for direct comparison and selective transmission of a plurality of discrete incoming data
US5016018A (en) 1989-03-22 1991-05-14 Hughes Aircraft Company Aperture synthesized radiometer using digital beamforming techniques
US5581254A (en) 1994-03-30 1996-12-03 Burr-Brown Corporation Electric motor control chip and method
JP3272865B2 (ja) * 1994-05-17 2002-04-08 株式会社日立製作所 電力系統ディジタル保護制御装置のa/d変換方法
US7123894B2 (en) 2002-12-16 2006-10-17 Harris Corporation Dynamic range extension system and method
US7460615B2 (en) 2005-04-12 2008-12-02 Novatel, Inc. Spatial and time multiplexing of multi-band signals
US7411533B2 (en) 2006-10-05 2008-08-12 Intel Corporation ADC for simultaneous multiple analog inputs
US7515083B2 (en) * 2006-12-18 2009-04-07 Industrial Technology Research Institute Analog-to-digital converting system
US7796069B2 (en) * 2008-02-06 2010-09-14 02Micro International Limited Analog to digital converters
JP2010193089A (ja) 2009-02-17 2010-09-02 Toshiba Corp 離散時間系回路
US7916053B2 (en) 2009-03-30 2011-03-29 Freescale Semiconductor, Inc. Analog-to-digital conversion module adapted for irregular sampling sequences
CN101888247B (zh) * 2010-07-02 2013-04-03 北京工业大学 时间交替模数转换器失配误差的自适应校准装置
CN102420612B (zh) * 2011-12-16 2013-11-13 电子科技大学 一种可抑制采样时间失配的时间交织模数转换器
US8847811B2 (en) * 2012-02-08 2014-09-30 Semtech Corporation Serial-ripple analog-to-digital conversion
US9136857B2 (en) 2012-07-02 2015-09-15 Ifineon Technologies Ag ADC with sample and hold
CN103067006B (zh) * 2012-11-22 2015-07-29 北京工业大学 一种针对时间交替模数转换系统时间误差的实时校正方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202016105554U1 (de) * 2016-10-06 2018-01-09 Tridonic Gmbh & Co Kg Adaptive Analog-Digital-Umsetzerschaltung

Also Published As

Publication number Publication date
CN104852742A (zh) 2015-08-19
DE102015102050B4 (de) 2021-06-10
US20150236710A1 (en) 2015-08-20
US9236878B2 (en) 2016-01-12
CN104852742B (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
DE102015102050B4 (de) Analog-digital-umwandlung
DE102013106881A1 (de) Analog-Digital-Wandlung mit Abtast-Halte-Schaltungen
DE102004058749B4 (de) Vorrichtung zur Erfassung einer A/D-Wandler-Abnormität
DE102017102501B4 (de) ADC-Hintergrundkalibration mit zweifacher Umsetzung
DE69928057T2 (de) Komparator and DA-Umsetzer mit geschalteten Kapazitäten
EP1568138B1 (de) A/d-wandler mit minimiertem umschaltfehler
DE102008035215B4 (de) Elektronisches Bauelement und Verfahren zur Analog-Digital-Wandlung unter Verwendung von sukzessiver Approximation
DE102007033689B4 (de) Analog-Digital-Wandler mit sukzessivem Approximationsregister und großem Eingangsbereich
DE112016003065T5 (de) Verstärkungskalibrierung für AD-Wandler mit externer Referenz
DE102015121564B4 (de) Asynchroner SAR-ADU mit binär skalierter Redundanz
DE102011054873A1 (de) Mehrkanal-Digitalisierer und Digitalisierungsverfahren
DE102013109038B4 (de) Ratiometrische A/D-Wandler-Schaltungsanordnung
DE102011005325A1 (de) Zyklischer Analog/Digital-Wandler
DE102015107885A1 (de) Fehlermessung und Kalibrierung von Analog-Digital-Umsetzern
DE102017129062A1 (de) Analog/Digital-Umsetzer mit Hintergrundkalibrierungstechniken
DE102012019042A1 (de) Analog-Digital-Wandler
DE102019112542A1 (de) Reservoirkondensator-basierter analog-digital-wandler
DE102018109335B3 (de) Verfahren und Vorrichtung zur Analog-Digital-Wandlung
DE102010018042A1 (de) Analog-Digital-Wandler (A/D-Wandler) mit Vergleichsfunktion für analoge Signale
DE102006009033B4 (de) Signal-Wandel-Vorrichtung, insbesondere Analog-Digital-Wandel-Vorrichtung, und Verfahren zum Betreiben einer Signal-Wandel-Vorrichtung
DE102020112909A1 (de) Verbessertes verschachtelungsverfahren für analog-digital-wandler
DE102014200624B3 (de) Digital-Analog-Wandler, Analog-Digital-Wandlern und Verfahren zur Kalibrierung eines Digital-Analog-Wandlers
DE102018200379A1 (de) Sensoranordnung und Verfahren zum Betreiben einer Sensoranordnung
DE102013016830B4 (de) Analog-Digital-Wandlungseinheiten mit verzögerten Auslösesignalen
DE102016112516B3 (de) Signalumsetzer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final