CN111988041B - 模数转换的动态输出方法、装置、芯片及家用电器 - Google Patents
模数转换的动态输出方法、装置、芯片及家用电器 Download PDFInfo
- Publication number
- CN111988041B CN111988041B CN202010635732.3A CN202010635732A CN111988041B CN 111988041 B CN111988041 B CN 111988041B CN 202010635732 A CN202010635732 A CN 202010635732A CN 111988041 B CN111988041 B CN 111988041B
- Authority
- CN
- China
- Prior art keywords
- signal
- analog
- digital
- digital conversion
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 195
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000012937 correction Methods 0.000 claims description 44
- 230000001960 triggered effect Effects 0.000 claims description 13
- 238000001514 detection method Methods 0.000 abstract 1
- 238000013139 quantization Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/54—Input signal sampled and held with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本申请公开模数转换的动态输出方法、装置、芯片及家用电器,其中动态输出方法包括输出待处理信号至多个子模数转换单元,多个子模数转换单元被配置为转换不同相位处的待处理信号为多个第一数字信号;根据多个第一数字信号生成第二数字信号。本申请动态输出的方法通过多个子模数转换单元转换待处理信号,提高了单位时间内的转换速率,因此可以提高输出参数的精度,有利于动态指标的检测,更好地检测模数转换的动态指标。
Description
技术领域
本申请涉及芯片技术领域,特别是涉及模数转换的动态输出方法、装置、芯片及家用电器。
背景技术
目前,从民用产品到工业、军工等产品中,越来越多的芯片包括数模转换器(Analog to Digital Converte,ADC),模数转换器的作用是将时间连续、幅值也连续的模拟量转换为时间离散、幅值也离散的数字信号。模数转换一般要经过采样、保持、量化以及编码4个过程。
在现有技术中,评价模数转换的性能有静态指标和动态指标,其中静态指标可以利用主机和数模转换器配合模数转换器的单次转换来确保测试中的每个最低有效位的变化。动态指标可以采集正弦波信号进行动态输出。但是由于在动态输出中无法做到时钟同步,或是包含模数转换芯片本身与外界设备交互难以实现实时交互,导致输出参数的精度较低,不利于检测动态指标。
发明内容
本申请提供模数转换的动态输出方法、装置、芯片及家用电器,以解决现有技术中输出参数的精度较低,不利于检测动态指标的问题。
为解决上述技术问题,本申请提出一种模数转换的动态输出方法,包括:输出待处理信号至多个子模数转换单元,多个子模数转换单元被配置为转换不同相位处的待处理信号为多个第一数字信号;根据多个第一数字信号生成第二数字信号。
其中,进一步包括:输出多路启动信号至多个子模数转换单元,子模数转换单元被配置为响应一路启动信号,转换待处理信号为第一数字信号。
其中,进一步包括:输出初始信号至多个子模数转换单元,多个子模数转换单元被配置为转换初始信号为多个第三数字信号;根据多个第三数字信号生成多个校正信号。
其中,进一步包括:根据多个第三数字信号生成多个校正信号,包括:选择多个第三数字信号中的最小值作为校正参考值;确定第三数字信号与校正参考值的差值,作为对应的校正信号,第一数字信号匹配对应的校正信号。
其中,根据多个第一数字信号生成第二数字信号,包括:确定第一数字信号与匹配的校正信号的差值,作为对应的第四数字信号;按照待处理信号的不同相位处的时间顺序,组合多个第四数字信号,生成第二数字信号。
其中,一路启动信号至少先后一次触发:接收启动信号的子模数转换单元转换待处理信号为第一数字信号。
其中,一路启动信号至少先后两次触发:接收启动信号的子模数转换单元转换待处理信号为第一数字信号;其中,相邻的两次触发的时间间隔大于子模数转换单元完成一次模数转换所需的时间。
其中,一路启动信号至少先后两次触发:接收启动信号的子模数转换单元转换待处理信号为第一数字信号;其中,在相邻的两次触发的时间间隔内,剩余路启动信号触发剩余子模数转换单元。
其中,一路启动信号至少先后两次触发:接收启动信号的子模数转换单元转换待处理信号为第一数字信号;其中,相邻的两次触发的时间间隔,大于子模数转换单元发送第一数字信号至控制模块的时间。
其中,待处理信号为正弦波信号,相邻的两路启动信号触发不同子模数转换单元的时间间隔,等于一个正弦波周期除以在正弦波周期内的信号采集点个数的商。
其中,不同路启动信号触发不同子模数转换单元的时间间隔,小于子模数转换单元完成一次模数转换所需的时间。
为解决上述技术问题,本申请提出一种模数转换的动态输出方法,包括:获取控制模块发送的待处理信号;转换待处理信号为第一数字信号;输出第一数字信号至控制模块,控制模块被配置为根据多个第一数字信号生成第二数字信号。
其中,转换待处理信号为第一数字信号,包括:检测并确认接收到控制模块发送的启动信号,转换待处理信号为第一数字信号。
其中,进一步包括:获取控制模块发送的初始信号;转换初始信号为第三数字信号;输出第三数字信号至控制模块;其中,控制模块被配置为根据多个第三数字信号生成多个校正信号,确定第一数字信号与匹配的校正信号的差值,作为对应的第四数字信号,按照待处理信号的不同相位处的时间顺序,组合多个第四数字信号,生成第二数字信号。
为解决上述技术问题,本申请提出一种模数转换的动态输出装置,包括控制模块和模数转换模块,模数转换模块包括多个子模数转换单元,动态输出装置用于执行上述动态输出方法。
为解决上述技术问题,本申请提出一种芯片,芯片包括上述模数转换的动态输出装置。
为解决上述技术问题,本申请提出一种家用电器,家用电器包括上述的芯片。
本申请公开模数转换的动态输出方法、装置、芯片及家用电器,其中动态输出方法包括输出待处理信号至多个子模数转换单元,多个子模数转换单元被配置为转换不同相位处的待处理信号为多个第一数字信号;根据多个第一数字信号生成第二数字信号。本申请动态输出的方法通过多个子模数转换单元转换待处理信号,提高了单位时间内的转换速率,因此可以提高输出参数的精度,更好地检测模数转换的动态指标。
此外,本申请中子模数转换单元还被配置为响应一路启动信号,转换待处理信号为第一数字信号。在本申请中,启动信号和待处理信号均来自于控制模块,即来自于同一个时钟源系统,因此能够更容易以控制模块的时钟源的工作周期的整数倍来进行取值;并且,可以不再占用单个子模数转换单元的资源,也无需专门为单个子模数转换单元设计测试和输出电路,可以有效地减少芯片成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请模数转换的动态输出装置一实施例的结构示意图;
图2是本申请模数转换的动态输出方法一实施例的流程示意图;
图3是本申请模数转换的动态输出方法另一实施例的流程示意图;
图4是本申请模数转换的动态输出方法又一实施例的流程示意图;
图5是图1中启动信号脉冲时序一实施例的示意图;
图6是初始启动信号脉冲时序一实施例的示意图;
图7是本申请芯片一实施例的结构示意图;
图8是本申请家用电器一实施例的结构示意图。
具体实施方式
在本文中提及“被配置为”,用于对前述的执行主体或元器件,进行功能性限定或者连接性限定,也可以采用“被配置于”“用于”“能够”等词代替。
为使本领域的技术人员更好地理解本申请的技术方案,下面结合附图和具体实施方式对发明所提供的模数转换的动态输出方法、装置、芯片及家用电器进一步详细描述。
模拟信号只有转化为数字信号后才能用软件进行处理,上述操作可以通过模数转换器实现。因此,模数转换器广泛地应用在各种芯片、家用电器、电子设备中。模数转换器的类型有很多,例如逐次逼近型模数转换器、积分型转换器、并行模数转换器、流水线型模数转换器、折叠型模数转换器等。模数转换器可以是独立的芯片,也可以是包含于芯片中的某个单元。
其中,模拟信号为时间连续、幅值也连续的信号,数字信号为时间离散、幅值也离散的信号。为了将模拟信号转换为数字信号,模数转换器一般要经过采样、保持、量化和编码四个过程。模数转换器的转换精度越高,通过这四个过程实际得到的数字信号与理想的数字信号越接近。
理论上采样过程的样本数越多越接近实际值,基于此,本申请提出一种模数转换的动态输出装置及对应的方法,可以实现在采集样本的过程中即要保证单周期正弦波内采集足够的样本,又要保证采集多个周期的要求,以进一步提高采集样本数量的要求。
请参阅图1,图1是本申请模数转换的动态输出装置一实施例的结构示意图。在本实施例中,动态输出装置100可以包括控制模块110和模数转换模块120。
控制模块110可以用于输出多路启动信号TRIG0~TRIGn和待处理信号SIG。模数转换模块120可以包括多个子模数转换单元IC0~ICn。其中,动态输出装置100可以用于执行模数转换的动态输出方法。
具体地,多个子模数转换单元IC可以分别连接控制模块110,以接收一路对应的启动信号TRIG和待处理信号SIG,从而根据对应的启动信号TRIG的脉冲而开始工作以将待处理信号SIG中的当前待处理信号 SIG转换成相应的第一数字信号Cx(x=0…n),其中,控制模块110接收n个子模数转换单元IC0~ICn转换输出的第一数字信号Cx(x=0…n),并进行处理以生成相应的第二数字信号Px(x=0…n)。
其中,当待处理信号SIG为正弦波的电压信号时,待处理信号SIG 的电压幅值会随着时间而发生改变,不同相位处的待处理信号SIG的电压幅值并不相同。
基于上述模数转换的动态输出装置100,本申请还提出一种模数转换的动态输出方法。请参阅图1-2,图2是本申请模数转换的动态输出方法一实施例的流程示意图。本实施例中的动态输出方法可以由动态输出装置100中的控制模块110执行,具体可以包括以下步骤:
S11:输出待处理信号至多个子模数转换单元,多个子模数转换单元被配置为转换不同相位处的待处理信号为多个第一数字信号。
其中,待处理信号SIG可以为正弦波的电压信号或者其它形式的电压信号,因此,待处理信号SIG的电压幅值会随着时间而发生改变,不同相位处的待处理信号SIG的电压幅值并不相同。
为了使多个子模数转换单元IC0~ICn能够分别采集到不同相位处的待处理信号SIG,因此,控制模块110还进一步输出的多路启动信号 TRIG0~TRIGn分别至子模数转换单元IC0~ICn,多个子模数转换单元IC 可以分别接收一路对应的启动信号TRIG和待处理信号SIG,从而可以使子模数转换单元IC能够根据启动信号TRIG的触发而在不同的时刻采集不同相位处的待处理信号SIG。
当然,本领域技术人员可以理解的是,单个子模数转换单元IC也可以在其内部设置启动时钟,其可以根据内部的启动时钟被触发,采集不同相位处的待处理信号SIG。以下,以任一子模数转换单元IC可以接收一路从控制模块110输出的启动信号TRIG和待处理信号SIG为例来介绍本申请。
其中,启动信号TRIG0~TRIGn可以是时间间隔相等的脉冲信号,待处理信号SIG可以为正弦波的电压信号。启动信号TRIG是用于启动子模数转换单元IC,子模数转换单元IC接收到启动信号TRIG的脉冲后即开始工作。待处理信号SIG是需要处理成数字信号的模拟信号。
启动信号TRIG和待处理信号SIG都来自于控制模块110,即来自于同一个时钟源系统,因此能够更容易以控制模块110中的时钟源的工作周期的整数倍来选取启动信号TRIG中脉冲宽度和待处理信号SIG的工作周期;并且,可以不再局限于单个子模数转换单元IC的资源,也无需专门为单个子模数转换单元IC设计专门的测试或者输出电路,可以有效减少芯片成本。
也就是说,如图1所示,控制模块110分别输出的多路启动信号 TRIG0~TRIGn和待处理信号SIG。子模数转换单元IC0接收启动信号 TRIG0和待处理信号SIG,子模数转换单元IC1接收启动信号TRIG1和待处理信号SIG,……,子模数转换单元ICn接收启动信号TRIGn和待处理信号SIG,等等。
子模数转换单元IC根据对应的启动信号TRIG的脉冲而开始工作,以将不同相位处的待处理信号转换成多个第一数字信号Cx(x=0…n)。
也就是说,根据启动信号TRIG的触发,对应的子模数转换单元IC 工作,将当前相位处的待处理信号SIG转换成第一数字信号Cx(x=0… n)。具体地,每个子模数转换单元IC都会接收到的待处理信号SIG,但由于每路启动信号TRIG的脉冲都不在同一时间,待处理信号SIG是正弦波的电压信号,即待处理信号SIG在不同时间的幅值可能不同,因此,子模数转换单元IC被启动信号TRIG触发后,转换的待处理信号中的当前待处理信号也可能不同,从而会产生不同的第一数字信号Cx (x=0…n)。
其中,将当前相位处的待处理信号SIG转换成相应的第一数字信号 Cx(x=0…n)。的方法可以是将当前待处理信号SIG进行傅里叶转换,以得到相应的第一数字信号Cx(x=0…n)。
如图1所示,子模数转换单元IC0输出第一数字信号C0,子模数转换单元IC1输出第一数字信号C1,……,子模数转换单元ICn输出第一数字信号Cn。
S12:根据多个第一数字信号生成第二数字信号。控制模块110接收多个子模数转换单元IC转换输出的第一数字信号Cx(x=0…n),并进行处理以生成相应的第二数字信号Px(x=0…n)。其中,进行的处理可以是降噪处理或者是校正处理,以减少误差,提高第二数字信号Px (x=0…n)的准确度。
在本实施例中,第一数字信号Cx(x=0…n)是经过子模数转换单元IC的模数转换处理后的数字信号,但是由于第一数字信号Cx(x=0… n)中包括噪音,噪音可能是由于单个子模数转换单元IC的系统误差导致的,会干扰输出的数字信号的结果,导致经过子模数转换单元IC的模数转换后数字信号不准确,因此需要对第一数字信号Cx(x=0…n) 进行处理,以获得准确的第二数字信号Px(x=0…n)。第二数字信号Px (x=0…n)即为待处理信号SIG对应模数转换的数据信号。
子模数转换单元IC可以对待处理信号SIG进行模数转换,模数转换可以包括采样、保持、量化、编码四个过程。子模数转换单元IC可以根据启动信号TRIG给出的脉冲触发对待处理信号SIG进行测量,即完成采样。而本实施例中采用了多个子模数转换单元IC,因此可以有效提高采集的样本数量,从而提高模数转换的分辨度。
由于启动信号TRIG的脉冲的宽度是很短的,故采样输出的断续的窄脉冲。要把一个采样输出信号数字化,需要将采样输出所得的瞬时模拟信号保持一段时间,即完成保持。
量化是将连续幅度的抽样信号转换成离散时间、离散幅度的数字信号,量化的主要问题就是量化误差。假设噪声信号在量化电平中是均匀分布的,则量化噪声均方值与量化间隔和子模数转换单元IC的输入阻抗值有关。
编码是将量化后的信号编码成二进制代码输出。其中这四个过程有些是合并进行的,例如,采样和保持可以利用子模数转换单元IC中的同一个电路完成,量化和编码也可以是在转换过程中同时实现,且所用时间可以是保持时间的一部分。
在本实施例中,动态输出装置可以通过多个子模数转换单元将待处理信号转换成输出数字信号,利用多个子模数转换单元时序触发可以提高在单位时间内采集的样本数量,即可以提高动态输出装置的转换速率;并且在单个正弦波周期内采集的样本数量越多,动态输出的精度越高,即提高了输出参数的精度,可以更好地检测模数转换的动态指标。
请参阅图3,图3是本申请模数转换的动态输出方法另一实施例的流程示意图。本实施例与上述实施例相同的部分,在此不再赘述。
S21:输出待处理信号至多个子模数转换单元,多个子模数转换单元被配置为转换不同相位处的待处理信号为多个第一数字信号。
S22:输出初始信号至多个子模数转换单元,多个子模数转换单元被配置为转换初始信号为多个第三数字信号。
在本实施例中,动态输出装置100的任一子模数转换单元IC可以进一步接收一路相应的初始启动信号trig0~trign,从而根据对应初始启动信号trig0~trign的脉冲触发子模数转换单元IC工作,从而将初始信号转换成相应的多个第三数字信号Ax(x=0…n)。
其中,初始信号可以为直流信号DC,即,其电压幅值并不会随着时间而产生变化。初始启动信号trig0~trign的脉冲时序相同,即可以看作是一路初始启动信号trig,也就是说,多个子模数转换单元IC同时对初始信号进行采样,将同一电压幅值的初始信号转换成第三数字信号 Ax(x=0…n);在其他的实施例中,初始启动信号trig0~trign的脉冲时序也可以不同,即看作是存在多路初始启动信号trig0~trign,也就是说,多个子模数转换单元IC时序地对初始信号进行采样,将同一电压幅值的初始信号转换成第三数字信号Ax(x=0…n)。在多路初始启动信号 trig0~trign的情况下,多路初始启动信号trig0~trign的脉冲时序可以与多路启动信号TRIG0~TRIGn的脉冲时序相同,也可以不相同。
S23:多个第三数字信号生成多个校正信号。
选择多个第三数字信号Ax(x=0…n)中的最小值作为校正参考值;确定第三数字信号Ax(x=0…n)与校正参考值的差值,作为对应的校正信号,第一数字信号Cx(x=0…n)匹配对应的校正信号Bx(x=0…n)。
具体地,控制模块110可以从接收的多个子模数转换单元IC转换输出的多个第三数字信号Ax(x=0…n)中选取最小值以作为校正参考值MIN。
接着,控制模块110可以将多个子模数转换单元IC转换输出的第三数字信号Ax(x=0…n)减去校正参考值MIN,从产生多个校正信号 Bx(x=0…n)=Ax-MIN,其中,任一第一数字信号Cx(x=0…n)匹配一个相应的校正信号Bx(x=0…n),即任一子模数转换单元IC匹配一个校正信号Bx(x=0…n)。
S24:确定第一数字信号与匹配的校正信号的差值,作为对应的第四数字信号。
控制模块110可以将第一数字信号Cx(x=0…n)减去匹配的校正信号Bx(x=0…n),从而生成第四数字信号Mx(x=0…n)。具体地,控制模块110可以将接收的子模数转换单元IC转换输出的第一数字信号Cx (x=0…n)减去子模数转换单元IC所对应的校正信号Bx(x=0…n),以获取子模数转换单元IC所对应的第四数字信号Mx(x=0…n)=Cx-Bx。
S25:按照待处理信号的不同相位处的先后关系组合第四数字信号,生成第二数字信号。
需要说明的是,在本实施例,控制模块110可以根据待处理信号SIG 的不同相位处的先后关系组合第四数字信号Mx(x=0…n),也就是说,是根据子模数转换单元IC对应的启动信号TRIG0~TRIGn的先后触发组合子模数转换单元IC所对应的第四处理数字信号Mx(x=0…n),即生成相应的第二数字信号Px(x=0…n)。
此外,在本实施例中动态输出装置100是先生成第一数字信号Cx (x=0…n),再生成校正信号Bx(x=0…n);在其他的实施例中,也可以是先生成校正信号Bx(x=0…n),再生成第一数字信号Cx(x=0…n),即第一数字信号Cx(x=0…n)和校正信号Bx(x=0…n)生成的先后顺序并不影响本实施例的方法。
子模数转换单元IC转换信号的过程中会产生offset(偏移误差),并且多个子模数转换单元IC产生的offset都不相同,offset与输入子模数转换单元IC的信号无关。因此在本实施例中,动态输出装置100还可以生成校正信号Bx(x=0…n),并且用第一数字信号Cx(x=0…n) 减去相应的校正信号Bx(x=0…n),以得到第二数字信号Px(x=0…n)。经过上述方式处理得到的第二数字信号Px(x=0…n)可以消除多个子模数转换单元IC因为offset导致的不一致性,从而消除额外的噪音,以进一步提高输出数字信号的精度。
在本实施例中,S22~S25是执行系统初始化的步骤,系统初始化的目的是为了消除多个子模数转换单元IC所引入的噪音。其中,初始启动信号trig0~trign是用于启动子模数转换单元IC对初始校正信号进行转换;输入初始信号是为了检测每个子模数转换单元IC的噪音,因此可以是输入初始信号无需设置为正弦波信号,初始信号可以是简单的直流信号即可。
上述实施例中动态输出装置100是提高单周期正弦波内的采集数量,而为了进一步扩大采集数量,在一些实施例中,动态输出装置100还可以采集多个正弦波周期,即一路启动信号TRIG至少先后一次触发:接收启动信号TRIG的子模数转换单元IC转换待处理信号SIG为第一数字信号Cx(x=0…n),可以理解为接收启动信号TRIG的子模数转换单元 IC工作,将当前相位处的待处理信号SIG转换成相应的至少一个第一数字信号Cx(x=0…n),以得到第二数字信号P[mn+x](x=0…n) =C[mn+x]-Bx。
举个例子,若动态输出装置100根据多个正弦波周期时序生成第一数字信号分别记作C00、C01、C02、C10、C11、C12…Cm0、Cm1、Cm2,那么动态输出装置100可以时序得到输出数字信号P00=C00-B0、 P01=C01-B1、P02=C02-B2、P10=C10-B0、P11=C11-B1、P12=C12-B2… P20=C20-B0、P21=C21-B1、P22=C22-B2。
本申请还提出另一种模数转换的动态输出方法,请参阅图4,图4 是本申请模数转换的动态输出方法又一实施例的流程示意图。本实施例的动态输出方法可以由动态输出装置中的模数转换模块120执行,具体可以包括以下步骤:
S31:获取控制模块发送的待处理信号。
S32:转换待处理信号为第一数字信号。
其中,检测并确认接收到控制模块110发送的启动信号TRIG,转换待处理信号SIG为第一数字信号Cx(x=0…n)。
S33:输出第一数字信号至控制模块,控制模块被配置为根据多个第一数字信号生成第二数字信号。
可选地,动态输出方法进一步包括:获取控制模块110发送的初始信号;转换初始信号为第三数字信号Ax(x=0…n);输出第三数字信号 Ax(x=0…n)至控制模块110;其中,控制模块110被配置为根据多个第三数字信号Ax(x=0…n)生成多个校正信号Bx(x=0…n),确定第一数字信号Cx(x=0…n)与匹配的校正信号Bx(x=0…n)的差值,作为对应的第四数字信号Mx(x=0…n),按照待处理信号SIG的不同相位处的时间顺序,组合多个第四数字信号Mx(x=0…n),生成第二数字信号Px(x=0…n)。本实施例的原理在上述实施例中已详细介绍,在此不再赘述,具体可参阅上述实施例。
请参阅图5,图5是图1中启动信号脉冲时序一实施例的示意图。在本实施例中的启动信号可以是用于启动待处理信号转换的启动信号 TRIG0~TRIGn,也可以是用于初始信号转换的多路脉冲时序不相同初始启动信号trig0~trign。
由上述实施例可知设置多个子模块转换单元IC0~ICn可以提高采样效率,n值越大输出第二数字信号越准确,n值越小输出第二数字信号越方便,因此在满足输出信号准确度的情况下,n值越小越好。在本实施例中,n值需要满足以下式子:
t2-t0>Tc(1)
t2-t0=n*(t1-t0)(2)
Tc+Ts≤t2-t0+Tc,即Ts≤t2-t0 (3)
t1-t0=Tsin/L (4)
由式子(1)可知,一路启动信号TRIG至少先后两次触发:接收启动信号TRIG的子模数转换单元IC转换待处理信号SIG为第一数字信号 Cx(x=0…n),其中,相邻的两次触发的时间间隔(t2-t0)大于子模数转换单元IC完成一次模数转换所需的时间(Tc)。
即任一子模数转换单元IC所对应的启动信号TRIG中,上一脉冲与下一脉冲之间的间隔(t2-t0)大于子模数转换单元IC完成一次模数转换所需的时间(Tc)。
其中,如图4所示,对于任何一路启动信号TRIG而言,例如TRIG0,上一脉冲与下一脉冲的间隔(t2-t0)即是上一脉冲的上升沿(t0时刻) 与下一脉冲的上升沿(t2时刻)之间的间隔。也就是说,对于任何一个子模数转换单元IC而言,其启动执行两次模数转换之间的时间间隔 (t2-t0)应当大于其完成一次模数转换所需的时间(Tc)。
由式子(2)可知,任一子模数转换单元IC所对应的启动信号TRIG 中,上一脉冲与下一脉冲之间的间隔(t2-t0)等于n个相邻两个启动信号的相邻两脉冲之间的间隔时间(t1-t0)。其中,相邻两个启动信号的相邻两脉冲之间的间隔时间(t1-t0),例如图4所示,两个相邻的启动信号 TRIG0和启动信号TRIG1,其相邻的两脉冲之间的间隔时间(t1-t0),即启动信号TRIG0的脉冲的上升沿(t0时刻)和启动信号TRIG1的脉冲的上升沿(t1时刻)之间的时间间隔为(t1-t0);n即是多个子模数转换器IC0~ICn的个数。也就是说,在n个子模数转换器IC0~ICn都启动执行一次模数转换之后,循环返回,从第一个子模数转换器IC0开始,再次启动执行一次模数转换。换句话说,一路启动信号TRIG至少先后两次触发接收启动信号TRIG的子模数转换单元IC转换待处理信号为第一数字信号,其中,在相邻的两次触发的时间间隔(t2-t0)内,剩余路启动信号触发剩余子模数转换单元IC。
因此,任何启动信号TRIG的相邻两次触发的时间间隔内,其它路的启动信号会触发其它的子模数转换单元IC工作一次,依次循环,从而保证各个子模数转换单元IC都会参与对待处理信号SIG的处理。
由式子(3)可知,一路启动信号TRIG至少先后两次触发:接收启动信号TRIG的子模数转换单元IC转换待处理信号为第一数字信号,其中,相邻的两次触发的时间间隔(t2-t0)大于子模数转换单元IC将第一数字信号Cx(x=0…n)发送至控制模块110的时间Ts。
即任一子模数转换单元IC所对应的启动信号TRIG中,上一脉冲与下一脉冲之间的间隔(t2-t0)大于子模数转换单元IC将第一数字信号 Cx(x=0…n)发送至控制模块110的时间Ts。也就是说,对于任何一个子模数转换单元IC而言,其启动执行两次模数转换之间的时间间隔 (t2-t0)应当大于该子模数转换单元IC将转换出来的第一数字信号发送到控制模块110的时间Ts,保证子模数转换单元IC能将转换的第一数字信号Cx(x=0…n)发送出去。
由式子(4)可知,待处理信号为正弦波信号,相邻的两路启动信号TRIG触发不同子模数转换单元IC的时间间隔(t1-t0),等于一个正弦波周期Tsin除以在正弦波周期内的信号采集点的个数L的商。
即相邻两个启动信号的相邻两脉冲之间的间隔时间(t1-t0)等于一个正弦波周期Tsin除以在正弦波周期内的信号采集点的个数L。其中,在本实施例中,待处理信号SIG可以是一个正弦波的电压信号,满足精度要求下,需要的采集点的个数为L,因此,为了保证n个子模数转换器IC0~ICn正好能够完成一个正弦波周期Tsin的信号采集和模数转换,则相邻两个启动信号的相邻两脉冲之间的间隔时间(t1-t0)可以限定为等于一个正弦波周期Tsin除以在正弦波周期内的信号采集点的个数L。
优选地,在满足上列式子(1)~(4)的情况下,n可以取最小值,以方便测试。
另,不同路启动信号TRIG触发不同子模数转换单元IC的时间间隔,小于子模数转换单元IC完成一次模数转换所需的时间。也就是说,对于每个子模数转换单元IC而言,其完成一次模数转换所需的时间较长,采用单个的子模数转换单元IC能够采集到的数据不够多,本申请采用多个子模数转换单元IC配合在一起使用,对不同相位处的待处理信号 SIG进行采集,不同路启动信号TRIG触发的时间间隔也设定的较小,因此,可以尽可能多的采集到数据,进行模数转换,从而提高了动态精度。
此外,在另一些实施例中,当初始启动信号trig0~trign的脉冲时序相同时,请参阅图6,图6是初始启动信号脉冲时序一实施例的示意图。在本实施例中,由于初始启动信号trig0~trign是为了触发初始信号进行转换,而由于初始信号为直流信号DC,没有电压幅值随时间而变化的特性,因此对应这种情况,本实施例中的初始启动信号trig0~trign可以如图5所示。当然,本领域技术人员可以理解的是,初始启动信号 trig0~trign也可以采样如图4所示的不同时序的脉冲。
可选地,在本实施例中,是利用启动信号的TRIG的上升沿作为触发信号启动子转换单元IC的模数转换;在其他的实施例中,也可以是利用触发信号的下降沿作为触发信号启动子转换单元IC的模数转换,本申请对此不作限制。
模数转换的动态输出装置100可用于执行上述模数转换的动态输出方法。可选地,每个子模数转换单元IC时序接收一路相应的初始启动信号trig0~trign和初始信号,根据对应的初始启动信号trig0~trign的触发,将初始信号转换成相应的第三数字信号Ax(x=0…n);控制模块110 接收多个子模数转换单元IC转换输出的第三数字信号Ax(x=0…n),进行处理,生成多个校正信号Bx(x=0…n)。通过以上系统初始化的处理,可以消除子模数转换单元IC带来的噪音。
可选地,从接收的多个子模数转换单元IC转换输出的第三数字信号Ax(x=0…n)中选取最小值,将最小值作为校正参考值;将子模数转换单元IC转换输出的第三数字信号Ax(x=0…n)减去校正参考值,生成校正信号Bx(x=0…n)。通过从第三数字信号Ax(x=0…n)中选取最小值作为校正参考值,可以减少过度去噪的情况出现。
可选地,将子模数转换单元IC转换输出的第一数字信号Cx(x=0… n)减去匹配的校正信号Bx(x=0…n),获取子模数转换单元IC输出的第四数字信号;按照待处理信号SIG的不同相位处的先后关系组合第四数字信号,生成相应的输出数字信号Px(x=0…n)。
此外,本领域技术人员可以了解的是,本申请的模数转换的动态输出方法也可以作为测试方法,以预定形态的待处理信号来测试动态输出装置的参数,确定动态输出装置参数精度是否满足要求,当其满足场景的精度要求时,则可将本申请的模数转换的动态输出装置应该在该场景中。
基于上述模数转换的动态输出方法,本申请还提出一种芯片。请参阅图7,图7是本申请芯片一实施例的结构示意图。在本实施例中,芯片200可以包括上述动态输出装置100。
其中,芯片200可以为ADC,也可以是集成ADC的其他芯片。芯片200,也可以理解为微电路、微芯片、集成电路等,是半导体元件产品的统称。在本实施例中,芯片200可是是将动态输出装置100小型化处理,并制作在半导体晶圆表面上。
基于上述模数转换的动态输出方法,本申请还提出一种家用电器。请参阅图8,图8是本申请家用电器一实施例的结构示意图。在本实施例中,家用电器300可以包括上述实施例中的包括模数转换的动态输出装置100的芯片200,具体的原理和步骤在上述实施例中已详细介绍,在此不再赘述。在本实施例中,家用电器300可以为冰箱、电磁炉、空调等,在此不作限定。
可以理解的是,此处所描述的具体实施例仅用于解释本申请,而非对本申请的限定。另外为了便于描述,附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
以上仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (13)
1.一种模数转换的动态输出方法,应用于控制模块,其特征在于,包括:
输出待处理信号至多个子模数转换单元,所述多个子模数转换单元被配置为转换不同相位处的所述待处理信号为多个第一数字信号;
输出初始信号至所述多个子模数转换单元,所述多个子模数转换单元被配置为转换所述初始信号为多个第三数字信号;
选择所述多个第三数字信号中的最小值作为校正参考值;
确定所述第三数字信号与所述校正参考值的差值,作为对应的校正信号,所述第一数字信号匹配对应的所述校正信号;
确定所述第一数字信号与匹配的所述校正信号的差值,作为对应的第四数字信号;
按照所述待处理信号的所述不同相位处的时间顺序,组合多个所述第四数字信号,生成第二数字信号。
2.根据权利要求1所述的动态输出方法,其特征在于,
进一步包括:
输出多路启动信号至所述多个子模数转换单元,所述子模数转换单元被配置为响应一路所述启动信号,转换所述待处理信号为所述第一数字信号。
3.根据权利要求2所述的动态输出方法,其特征在于,
一路所述启动信号至少先后一次触发:接收所述启动信号的所述子模数转换单元转换所述待处理信号为所述第一数字信号。
4.根据权利要求2所述的动态输出方法,其特征在于,
一路所述启动信号至少先后两次触发:接收所述启动信号的所述子模数转换单元转换所述待处理信号为所述第一数字信号;
其中,相邻的两次所述触发的时间间隔大于所述子模数转换单元完成一次模数转换所需的时间。
5.根据权利要求2所述的动态输出方法,其特征在于,
一路所述启动信号至少先后两次触发:接收所述启动信号的所述子模数转换单元转换所述待处理信号为所述第一数字信号;
其中,在相邻的两次所述触发的时间间隔内,剩余路所述启动信号触发剩余所述子模数转换单元。
6.根据权利要求2所述的动态输出方法,其特征在于,
一路所述启动信号至少先后两次触发:接收所述启动信号的所述子模数转换单元转换所述待处理信号为所述第一数字信号;
其中,相邻的两次所述触发的时间间隔,大于所述子模数转换单元发送所述第一数字信号至所述控制模块的时间。
7.根据权利要求2所述的动态输出方法,其特征在于,
所述待处理信号为正弦波信号,相邻的两路所述启动信号触发不同所述子模数转换单元的时间间隔,等于一个正弦波周期除以在所述正弦波周期内的信号采集点个数的商。
8.根据权利要求2所述的动态输出方法,其特征在于,
不同路所述启动信号触发不同所述子模数转换单元的时间间隔,小于所述子模数转换单元完成一次模数转换所需的时间。
9.一种模数转换的动态输出方法,应用于子模数转换单元,模数转换模块包括多个所述子模数转换单元,其特征在于,包括:
获取控制模块发送的待处理信号;
转换所述待处理信号为第一数字信号;其中,多个子模数转换单元被配置为转换不同相位处的所述待处理信号为多个第一数字信号;
获取控制模块发送的初始信号;
转换所述初始信号为第三数字信号;
输出所述第一数字信号至所述控制模块,输出所述第三数字信号至所述控制模块,所述控制模块被配置为根据多个所述第三数字信号生成多个校正信号,确定所述第一数字信号与匹配的所述校正信号的差值,作为对应的第四数字信号,按照所述待处理信号的所述不同相位处的时间顺序,组合多个所述第四数字信号,生成第二数字信号。
10.根据权利要求9所述的动态输出方法,其特征在于,
所述转换所述待处理信号为第一数字信号,包括:
检测并确认接收到所述控制模块发送的启动信号,转换所述待处理信号为所述第一数字信号。
11.一种模数转换的动态输出装置,其特征在于,包括控制模块和模数转换模块,所述模数转换模块包括多个子模数转换单元;
其中,所述控制模块被配置为执行如权利要求1-8任意一项所述的动态输出方法,或所述子模数转换单元被配置为执行如权利要求9-10任意一项所述的动态输出方法。
12.一种芯片,其特征在于,所述芯片包括权利要求11所述的动态输出装置。
13.一种家用电器,其特征在于,所述家用电器包括权利要求12所述的芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010635732.3A CN111988041B (zh) | 2020-07-03 | 2020-07-03 | 模数转换的动态输出方法、装置、芯片及家用电器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010635732.3A CN111988041B (zh) | 2020-07-03 | 2020-07-03 | 模数转换的动态输出方法、装置、芯片及家用电器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111988041A CN111988041A (zh) | 2020-11-24 |
CN111988041B true CN111988041B (zh) | 2024-03-22 |
Family
ID=73438923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010635732.3A Active CN111988041B (zh) | 2020-07-03 | 2020-07-03 | 模数转换的动态输出方法、装置、芯片及家用电器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111988041B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103297055A (zh) * | 2013-03-19 | 2013-09-11 | 中国科学院声学研究所 | 一种采用fpga实现多路串行adc同步的装置 |
CN104852742A (zh) * | 2014-02-14 | 2015-08-19 | 英飞凌科技股份有限公司 | 模数转换 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6498851B1 (en) * | 1998-11-25 | 2002-12-24 | Sandisk Corporation | Data encryption and signal scrambling using programmable data conversion arrays |
WO2008072130A1 (en) * | 2006-12-14 | 2008-06-19 | Nxp B.V. | Data processing device comprising adc unit |
US8466818B1 (en) * | 2011-12-01 | 2013-06-18 | Crest Semiconductors, Inc. | Time-interleaved analog-to-digital converter bandwidth matching |
-
2020
- 2020-07-03 CN CN202010635732.3A patent/CN111988041B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103297055A (zh) * | 2013-03-19 | 2013-09-11 | 中国科学院声学研究所 | 一种采用fpga实现多路串行adc同步的装置 |
CN104852742A (zh) * | 2014-02-14 | 2015-08-19 | 英飞凌科技股份有限公司 | 模数转换 |
Also Published As
Publication number | Publication date |
---|---|
CN111988041A (zh) | 2020-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2236385C (en) | Self-calibration of an oscilloscope using a square-wave test signal | |
US7173443B1 (en) | Semiconductor test system | |
KR20090007291A (ko) | 타임 인터리브 아날로그 디지털 변환기 | |
KR100724098B1 (ko) | 조셉슨 dac를 이용한 아날로그 디지탈 변환장치 및 방법 | |
EP2965434A1 (en) | Efficient time-interleaved analog-to-digital converter | |
TW200601710A (en) | Test framework and test method of analog to digital converter | |
CN111988041B (zh) | 模数转换的动态输出方法、装置、芯片及家用电器 | |
EP3776865A1 (en) | Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages | |
US20210341524A1 (en) | Timing Difference Detection Circuit Capable of Detecting a Phase Difference Between Different Channels | |
WO2019185658A1 (en) | Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages | |
EP3618283B1 (en) | Method and system for a subsampling based system integrated scope to enhance sample rate and resolution | |
JP2000221248A (ja) | 半導体試験装置 | |
EP3776864A1 (en) | Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages | |
CN110487304B (zh) | 位置感测设备 | |
Wu et al. | Fast & accurate algorithm for jitter test with a single frequency test signal | |
CN111999559A (zh) | 一种基于双adc的数字化线性相位比对方法 | |
Bertocco et al. | Accuracy of effective bit estimation methods | |
CN110739971B (zh) | Adc采样点采样电压的确定方法、装置、设备及介质 | |
KR100775340B1 (ko) | 선간 전압 계측 장치 및 계측 방법 | |
Carni et al. | Static characterization of high resolution DAC based on over sampling and low resolution ADC | |
RU2404438C1 (ru) | Устройство для анализа сигналов в реальном масштабе времени | |
RU2563145C1 (ru) | Устройство автоматического поиска каналов радиосвязи | |
JP2011142443A (ja) | A/d変換器、信号処理装置、及びa/d変換方法 | |
JP5067385B2 (ja) | Ad変換装置、ad変換装置を用いた電流検出器及び電流検出器を用いたディジタルサーボ制御装置 | |
SU310384A1 (ru) | Способ определения динамических характеристик аналого-цифровых преобразователей |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |