JP2011142443A - A/d変換器、信号処理装置、及びa/d変換方法 - Google Patents
A/d変換器、信号処理装置、及びa/d変換方法 Download PDFInfo
- Publication number
- JP2011142443A JP2011142443A JP2010001209A JP2010001209A JP2011142443A JP 2011142443 A JP2011142443 A JP 2011142443A JP 2010001209 A JP2010001209 A JP 2010001209A JP 2010001209 A JP2010001209 A JP 2010001209A JP 2011142443 A JP2011142443 A JP 2011142443A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- converter
- conversion
- circuit
- sampling value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】同一アナログ信号の複数回測定に要する時間を短縮する。
【解決手段】A/D変換器10を構成するサンプリング回路200は、入力端子100に入力されたアナログ信号2を、予め定めた時間内の互いに異なる複数のタイミングでそれぞれサンプリングする。変換回路300は、各タイミングにおけるサンプリング値(3_1〜3_5)を、ディジタル信号(5_1〜5_5)に変換する。また、A/D変換器10を搭載する信号処理装置1内の信号処理回路20(又は、A/D変換器10内に設けた平均化回路)は、変換回路300から出力された複数のディジタル信号(5_1〜5_5)を平均化する。
【選択図】図1
【解決手段】A/D変換器10を構成するサンプリング回路200は、入力端子100に入力されたアナログ信号2を、予め定めた時間内の互いに異なる複数のタイミングでそれぞれサンプリングする。変換回路300は、各タイミングにおけるサンプリング値(3_1〜3_5)を、ディジタル信号(5_1〜5_5)に変換する。また、A/D変換器10を搭載する信号処理装置1内の信号処理回路20(又は、A/D変換器10内に設けた平均化回路)は、変換回路300から出力された複数のディジタル信号(5_1〜5_5)を平均化する。
【選択図】図1
Description
本発明は、A/D変換器、信号処理装置、及びA/D変換方法に関し、特にアナログ信号に含まれるノイズの除去等を行うのに好適なA/D変換器、信号処理装置、及びA/D変換方法に関する。
図7に、一般的なA/D変換器10xの構成例を示す。このA/D変換器10xは、入力端子100と、サンプリング回路200xと、変換回路300xとで構成される。
この内、サンプリング回路200xは、大略、入力端子100に入力されたアナログ信号2を一定時間に亘ってサンプリングし、これにより得たサンプリング値3を変換回路300xに与える。具体的には、サンプリング回路200xは、入力端子100に接続されたスイッチS1と、このスイッチS1に抵抗を介して接続されたコンデンサC1とを備えている。スイッチS1は、A/D変換器10xを搭載する装置内のプロセッサ(図示せず)等からの制御信号4に従い、入力端子100−コンデンサC1間の導通状態と非導通状態とを切り替える。また、コンデンサC1は、スイッチS1が導通状態に在る間、アナログ信号2の電圧に応じた電荷を蓄積し、以てサンプリング値3を取得する。
一方、変換回路300xは、サンプリング回路200xから出力されたサンプリング値3をディジタル信号5に変換する。ここで、変換回路300xには、一般に逐次比較型のA/D変換器が用いられる。逐次比較型のA/D変換器においては、複数ビットで表現されるディジタル信号5のD/A変換値がサンプリング値3と一致する迄、ディジタル信号5の変更処理、及びD/A変換値とサンプリング値3の比較処理が繰り返し実行される。
なお、以降の説明においては、コンデンサに電荷を蓄積させる時間を、サンプリング時間と呼称する。また、ディジタル信号への変換開始から出力値が確定される迄の時間を、コンパレータ時間と呼称する。
また、特許文献1には、並列入力されるアナログ信号を、高速にディジタル信号に変換するA/D変換器が記載されている。図8に、特許文献1に記載されるA/D変換器10yの構成例を示す。このA/D変換器10yは、複数の入力端子100A〜100Eと、入力端子100A〜100Eに入力された互いに異なるアナログ信号2A〜2Eをそれぞれサンプリングするサンプリング回路200A〜200Eと、サンプリング回路200A〜200Eからそれぞれ出力されたサンプリング値3A〜3Eをディジタル信号5A〜5Eに順次変換する変換回路300yとで構成される。
この内、サンプリング回路200A〜200Eは、それぞれ、入力端子100A〜100Eに接続されたスイッチS1〜S5と、これらのスイッチS1〜S5に抵抗を介して接続されたコンデンサC1〜C5とを備えている。各スイッチS1〜S5は、制御信号4に従い、各入力端子100A〜100E−各コンデンサC1〜C5間の導通状態と非導通状態とを切り替え、以て各コンデンサC1〜C5に、各アナログ信号2A〜2Eの電圧に応じた電荷を蓄積させる。
動作においては、まず、制御信号4の受信をトリガとして、サンプリング回路200A〜200E内のスイッチS1〜S5が一斉に導通状態となる。これにより、図9に示す如く、コンデンサC1〜C5によるサンプリング(サンプリング値3A〜3Eの取得)が並列に行われる。
次いで、変換回路300yは、コンデンサC1〜C5についての変換動作をパイプライン的に行い、以てディジタル信号5A〜5Eを順次出力する。
通常、A/D変換器においては、ノイズ除去等を目的として、同一のアナログ信号を複数回に亘って測定(サンプリング及び変換)する必要がある。しかしながら、上記のA/D変換器10x及び10yには、このような測定に長い時間を要するという課題があった。これは、A/D変換器10x及び10yのいずれにおいても、測定回数分のサンプリング時間とコンパレータ時間とが必要となるためである。
例えば5回分の測定を行う場合を例に取ると、A/D変換器10xにおける測定時間は、図10に示す如く、コンデンサC1によるサンプリング値3_1〜3_5各々についてのサンプリング時間と、各サンプリング値3_1〜3_5についてのコンパレータ時間の合計時間となる。一方、A/D変換器10yにおいても、1つの入力端子(例えば100A)に着目すると、他の入力端子(100B〜100E)は測定に際して無関係である。従って、A/D変換器10yは、A/D変換器10xと同様の測定時間を要する。
本発明の一態様に係るA/D変換器は、入力端子と、前記入力端子に入力されたアナログ信号を、予め定めた時間内の互いに異なる複数のタイミングでそれぞれサンプリングするサンプリング回路と、各タイミングにおけるサンプリング値を、ディジタル信号に変換する変換回路とを備える。
また、本発明の一態様に係る信号処理装置は、入力端子に入力されたアナログ信号を、予め定めた時間内の互いに異なる複数のタイミングでそれぞれサンプリングすると共に、各タイミングにおけるサンプリング値を、ディジタル信号に変換するA/D変換器と、前記A/D変換器から出力された複数のディジタル信号を平均化して処理に用いる処理回路とを備える。
さらに、本発明の一態様に係るA/D変換方法は、入力端子に入力されたアナログ信号を、予め定めた時間内の互いに異なる複数のタイミングでそれぞれサンプリングし、各タイミングにおけるサンプリング値を、ディジタル信号に変換する。
すなわち、本発明では、同一アナログ信号の複数回測定に際してのサンプリング時間を短縮し、以て当該測定に要する時間を、上記のA/D変換器10x及び10yと比較して大幅に短縮することが可能である。
本発明によれば、同一アナログ信号の複数回測定に要する時間を短縮でき、以てA/D変換処理の高速化を図ることが可能である。
以下、本発明に係るA/D変換器及びこれを適用する信号処理装置の実施の形態1及び2を、図1〜図6を参照して説明する。なお、各図面において同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
[実施の形態1]
図1に示す本実施の形態に係る信号処理装置1は、A/D変換器10と、プロセッサ等の処理回路20とで構成される。ここで、信号処理装置1は、例えばマイクロコンピュータとして動作させることができる。
図1に示す本実施の形態に係る信号処理装置1は、A/D変換器10と、プロセッサ等の処理回路20とで構成される。ここで、信号処理装置1は、例えばマイクロコンピュータとして動作させることができる。
また、A/D変換器10は、入力端子100と、サンプリング回路200と、変換回路300とを備えている。
この内、サンプリング回路200は、入力端子100に入力されたアナログ信号2を、所定時間内の互いに異なる複数(図示の例では"5つ")のタイミングでそれぞれサンプリングする。ここで、サンプリング回路200は、入力端子100に並列に接続されたスイッチS1〜S5と、これらのスイッチS1〜S5にそれぞれ抵抗を介して接続されたコンデンサC1〜C5とを用いて簡易に構成することができる。スイッチS1〜S5は、例えば処理回路20からの制御信号4に従い、入力端子100−各コンデンサC1〜C5間の導通状態と非導通状態とを互いに異なるタイミングで切り替える。また、コンデンサC1〜C5は、それぞれ、スイッチS1〜S5が導通状態に在る間、アナログ信号2の電圧に応じた電荷を蓄積し、以てサンプリング値3_1〜3_5を取得する。
ここで、上記の所定時間には、アナログ信号2中のノイズ成分をサンプリング可能な微小時間を予め設定しておく。これにより、周期の早いノイズ成分を、サンプリング値3_1〜3_5のいずれかとして確実に取得することができる。
一方、変換回路300は、サンプリング回路200から出力されたサンプリング値3_1〜3_5を、ディジタル信号5_1〜5_5にそれぞれ変換する。ここで、変換回路300は、逐次比較型のA/D変換器を用いて簡易に構成することができる。
さらに、処理回路20は、A/D変換器10から出力されたディジタル信号5_1〜5_5を平均化し、これにより得たノイズ成分が除去されたディジタル信号を所望の処理に利用する。ここで、A/D変換器10内に平均化回路を設け、以て処理回路20と同等の平均化処理を実行させるようにしても良い。
なお、サンプリングタイミング数(すなわち、スイッチ及びコンデンサの数)は、要求される平均化処理の精度(すなわち、ディジタル信号の必要点数)に応じて適宜変更することができる。
次に、A/D変換器10の動作例(1)〜(3)を、図2〜図4をそれぞれ参照して順に説明する。
[動作例(1)]
図2に示す時刻t0において、まずサンプリング回路200内のスイッチS1〜S5が、処理回路20からの制御信号4の受信をトリガとして一斉に導通状態となり、以てコンデンサC1〜C5によるサンプリング値3_1〜3_5の取得がそれぞれ開始される。なお、これらの開始タイミングは、互いに異なるタイミングであっても良い。
図2に示す時刻t0において、まずサンプリング回路200内のスイッチS1〜S5が、処理回路20からの制御信号4の受信をトリガとして一斉に導通状態となり、以てコンデンサC1〜C5によるサンプリング値3_1〜3_5の取得がそれぞれ開始される。なお、これらの開始タイミングは、互いに異なるタイミングであっても良い。
そして、時刻t1において、スイッチS1が、制御信号4の受信をトリガとして非導通状態に切り替わり、以てコンデンサC1によるサンプリングが停止される。この時、変換回路300は、コンデンサC1についての変換動作を開始する。
この後、時刻t2〜t5において、スイッチS2〜S5が、制御信号4の受信をトリガとして非導通状態に順次切り替わり、以てコンデンサC2〜C5によるサンプリングが順次停止される。
時刻t6においてコンデンサC1についての変換動作が終了すると、変換回路300は、ディジタル信号5_1を処理回路20に対して出力する。
以降、変換回路300は、コンデンサC2〜C5についての変換動作をパイプライン的に行い、以て時刻t7〜t10において、ディジタル信号5_2〜5_5を処理回路20に対して順次出力する。
このように、A/D変換器10におけるアナログ信号2の5回分の測定時間は、コンデンサC1によるサンプリング値3_1についてのサンプリング時間と、各サンプリング値3_1〜3_5についてのコンパレータ時間の合計時間となる。換言すると、コンデンサC2〜C5によるサンプリング時間が、コンデンサC1についての一連の処理サイクル中に隠蔽される(すなわち、図10に示した5回分のサンプリング時間を、1回分のサンプル時間に短縮できる)。
[動作例(2)]
上記の動作例(1)と異なり、サンプリング回路200は、図3に示す如く、コンデンサC2〜C5によるサンプリングを、コンデンサC2〜C5についての変換動作の開始タイミング(時刻t2〜t5)に合わせて終了する。
上記の動作例(1)と異なり、サンプリング回路200は、図3に示す如く、コンデンサC2〜C5によるサンプリングを、コンデンサC2〜C5についての変換動作の開始タイミング(時刻t2〜t5)に合わせて終了する。
この場合も、上記の動作例(1)と同様のサンプリング時間の短縮効果が得られる。加えて、アナログ信号2中のノイズ成分をより確実にサンプリングすることができる。この効果は、アナログ信号2が低周波信号である場合に顕著に現れる。
[動作例(3)]
図4に示すように、サンプリング回路200は、上記の動作例(1)と同様にして、コンデンサC1〜C5によるサンプリングを行う。但し、変換回路300は、コンデンサC5によるサンプリングの終了時刻t5において、コンデンサC1〜C5についての変換動作を並列に行い、以て時刻t6において、ディジタル信号5_1〜5_5を処理回路20に対して同時出力する。
図4に示すように、サンプリング回路200は、上記の動作例(1)と同様にして、コンデンサC1〜C5によるサンプリングを行う。但し、変換回路300は、コンデンサC5によるサンプリングの終了時刻t5において、コンデンサC1〜C5についての変換動作を並列に行い、以て時刻t6において、ディジタル信号5_1〜5_5を処理回路20に対して同時出力する。
この場合、アナログ信号2の5回分の測定時間を、上記の動作例(1)及び(2)より更に短縮できる。なお、上記の並列変換動作は、変換回路300内に逐次比較型のA/D変換器を並列に設けることにより実現できる。
[実施の形態2]
図5に示す本実施の形態に係るA/D変換器10aは、サンプリング回路200内に、入力端子100に並列に接続された一対のスイッチS1及びS2と、これらのスイッチS1〜S5にそれぞれ抵抗を介して接続された一対のコンデンサC1及びC2とを設けた点で、上記の実施の形態1と異なる。
図5に示す本実施の形態に係るA/D変換器10aは、サンプリング回路200内に、入力端子100に並列に接続された一対のスイッチS1及びS2と、これらのスイッチS1〜S5にそれぞれ抵抗を介して接続された一対のコンデンサC1及びC2とを設けた点で、上記の実施の形態1と異なる。
ここで、スイッチS1及びS2は、制御信号4に従い交互に導通状態となる。サンプリングタイミング数が"5"である場合を例に取ると、コンデンサC1がサンプリング値4_1、4_3、及び4_5を順次取得する一方、コンデンサC2がサンプリング値4_2及び4_4を順次取得する。
従って、コンデンサC1及びC2によるサンプリング時間を、変換回路300が要するコンパレータ時間以下の時間値に設定すれば、図6に示す如く、サンプリング回路200によるサンプリングと、変換回路300による変換とを並列に動作させることができる。この場合、アナログ信号2の5回分の測定に際して、サンプリング値3_2〜3_5についてのサンプリング時間が、サンプリング値3_1〜3_4についてのコンパレート時間にそれぞれ隠蔽される。
このように、本実施の形態においては、小さな回路リソース量で、上記の実施の形態1と同様のサンプリング時間の短縮効果を得ることができる。
なお、上記の実施の形態によって本発明は限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。
1 信号処理装置
2 アナログ信号
3, 3_1〜3_5 サンプリング値
4 制御信号
5, 5_1〜5_5 ディジタル信号
10, 10a A/D変換器
20 処理回路
100 入力端子
200 サンプリング回路
300 変換回路
S1〜S5 スイッチ
C1〜C5 コンデンサ
t0〜t10 時刻
2 アナログ信号
3, 3_1〜3_5 サンプリング値
4 制御信号
5, 5_1〜5_5 ディジタル信号
10, 10a A/D変換器
20 処理回路
100 入力端子
200 サンプリング回路
300 変換回路
S1〜S5 スイッチ
C1〜C5 コンデンサ
t0〜t10 時刻
Claims (15)
- 入力端子と、
前記入力端子に入力されたアナログ信号を、予め定めた時間内の互いに異なる複数のタイミングでそれぞれサンプリングするサンプリング回路と、
各タイミングにおけるサンプリング値を、ディジタル信号に変換する変換回路と、
を備えたA/D変換器。 - 請求項1において、
前記変換回路が、各サンプリング値を、サンプリング順にディジタル信号に変換することを特徴としたA/D変換器。 - 請求項2において、
前記サンプリング回路が、各サンプリングを、前記変換回路による各サンプリング値に対する変換の開始タイミングに合わせて終了することを特徴としたA/D変換器。 - 請求項1において、
前記変換回路が、各サンプリング値を、並列にディジタル信号に変換することを特徴としたA/D変換器。 - 請求項1〜4のいずれか一項において、
前記サンプリング回路が、
前記入力端子に並列に接続され、前記複数のタイミングでそれぞれ導通状態となる複数のスイッチと、
前記複数のスイッチと前記変換回路の間にそれぞれ設けられ、前記アナログ信号の電圧に応じた電荷を蓄積する複数のコンデンサと、
を含むことを特徴としたA/D変換器。 - 請求項1において、
前記サンプリング回路が、前記変換回路による第1のサンプリング値の変換中に、第2のサンプリング値を取得することを特徴としたA/D変換器。 - 請求項6において、
前記サンプリング回路が、
前記入力端子に並列に接続され、交互に導通状態となる一対のスイッチと、
両スイッチと前記変換回路の間にそれぞれ設けられ、前記アナログ信号の電圧に応じた電荷を蓄積する一対のコンデンサと、
を含むことを特徴としたA/D変換器。 - 請求項1〜7のいずれか一項において、
前記変換回路から出力された複数のディジタル信号を平均化する平均化回路を、さらに備えたことを特徴とするA/D変換器。 - 入力端子に入力されたアナログ信号を、予め定めた時間内の互いに異なる複数のタイミングでそれぞれサンプリングすると共に、各タイミングにおけるサンプリング値を、ディジタル信号に変換するA/D変換器と、
前記A/D変換器から出力された複数のディジタル信号を平均化して処理に用いる処理回路と、
を備えた信号処理装置。 - 入力端子に入力されたアナログ信号を、予め定めた時間内の互いに異なる複数のタイミングでそれぞれサンプリングし、
各タイミングにおけるサンプリング値を、ディジタル信号に変換する、
A/D変換方法。 - 請求項10において、
各サンプリング値を、サンプリング順にディジタル信号に変換することを特徴としたA/D変換方法。 - 請求項11において、
各サンプリングを、各サンプリング値に対する変換の開始タイミングに合わせて終了することを特徴としたA/D変換方法。 - 請求項10において、
各サンプリング値を、並列にディジタル信号に変換することを特徴としたA/D変換方法。 - 請求項10において、
第1のサンプリング値に対する変換と並行して、第2のサンプリング値を取得することを特徴としたA/D変換方法。 - 請求項10〜14のいずれか一項において、
前記変換により得た複数のディジタル信号を、さらに平均化することを特徴とするA/D変換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010001209A JP2011142443A (ja) | 2010-01-06 | 2010-01-06 | A/d変換器、信号処理装置、及びa/d変換方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010001209A JP2011142443A (ja) | 2010-01-06 | 2010-01-06 | A/d変換器、信号処理装置、及びa/d変換方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011142443A true JP2011142443A (ja) | 2011-07-21 |
Family
ID=44458002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010001209A Pending JP2011142443A (ja) | 2010-01-06 | 2010-01-06 | A/d変換器、信号処理装置、及びa/d変換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011142443A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012133853A (ja) * | 2010-12-22 | 2012-07-12 | Seiko Instruments Inc | サンプルホールド回路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5246656U (ja) * | 1975-09-30 | 1977-04-02 | ||
JPS6029028A (ja) * | 1983-07-22 | 1985-02-14 | Seiko Epson Corp | 高速アナログ・デジタル変換回路 |
JPH01197666A (ja) * | 1988-02-03 | 1989-08-09 | Hitachi Denshi Ltd | アナログディジタル変換器 |
JPH0563128U (ja) * | 1992-01-31 | 1993-08-20 | 横河電機株式会社 | 高速a/d変換回路 |
JPH0645937A (ja) * | 1992-07-24 | 1994-02-18 | Advantest Corp | サンプルホールド回路とこれを用いたa/d変換器 |
JPH08114632A (ja) * | 1994-10-14 | 1996-05-07 | Horiba Ltd | ノイズ除去装置 |
-
2010
- 2010-01-06 JP JP2010001209A patent/JP2011142443A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5246656U (ja) * | 1975-09-30 | 1977-04-02 | ||
JPS6029028A (ja) * | 1983-07-22 | 1985-02-14 | Seiko Epson Corp | 高速アナログ・デジタル変換回路 |
JPH01197666A (ja) * | 1988-02-03 | 1989-08-09 | Hitachi Denshi Ltd | アナログディジタル変換器 |
JPH0563128U (ja) * | 1992-01-31 | 1993-08-20 | 横河電機株式会社 | 高速a/d変換回路 |
JPH0645937A (ja) * | 1992-07-24 | 1994-02-18 | Advantest Corp | サンプルホールド回路とこれを用いたa/d変換器 |
JPH08114632A (ja) * | 1994-10-14 | 1996-05-07 | Horiba Ltd | ノイズ除去装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012133853A (ja) * | 2010-12-22 | 2012-07-12 | Seiko Instruments Inc | サンプルホールド回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108242927B (zh) | 模数转换器 | |
TWI488442B (zh) | 共用電容的積分電路與類比轉數位電路及其操作方法 | |
US8004435B2 (en) | Discrete-time circuit | |
JP6353267B2 (ja) | Ad変換器及びad変換方法 | |
US20160020777A1 (en) | Configurable time-interleaved analog-to-digital converter | |
TWI584599B (zh) | 連續逼近式類比數位轉換器之測試方法及測試電路 | |
JP2010263399A5 (ja) | ||
EP2744112A3 (en) | Anti-aliasing sampling circuits and analog-to-digital converters | |
JP6064500B2 (ja) | Ad変換回路、半導体装置及びad変換方法 | |
EP2677661A1 (en) | A/d converter, image sensor device, and method of generating digital signal from analog signal | |
KR20110083482A (ko) | Ad 변환 장치 및 제어 방법 | |
US8855181B2 (en) | Method and system for compensating a delay mismatch between a first measurement channel and a second measurement channel | |
CN107478883A (zh) | 一种实现任意n倍等效采样的方法和装置 | |
JP6050761B2 (ja) | データ処理方法、データ処理システム及び関連する装置 | |
KR20190021634A (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
JP2011142443A (ja) | A/d変換器、信号処理装置、及びa/d変換方法 | |
US10326465B1 (en) | Analog to digital converter device and method for generating testing signal | |
JP5526672B2 (ja) | Ad変換器 | |
JP2008249351A (ja) | 温度測定回路 | |
JP2018526868A (ja) | アナログ−デジタル変換器の入力信号をフィルタリングするためのフィルタの切り替え | |
JP2012156855A (ja) | サンプルホールド回路及びad変換器 | |
CN106257839B (zh) | 传感器装置以及检测方法 | |
US20130154860A1 (en) | Use of logic circuit embedded into comparator for foreground offset cancellation | |
JP2002152043A (ja) | シグマデルタ形ad変換装置 | |
US20240159805A1 (en) | Apparatus for measuring voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120820 |
|
A977 | Report on retrieval |
Effective date: 20130719 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A02 | Decision of refusal |
Effective date: 20131126 Free format text: JAPANESE INTERMEDIATE CODE: A02 |